[go: up one dir, main page]

JP2005159074A - Electrode for connection of via-hole having projected part at internal layer side - Google Patents

Electrode for connection of via-hole having projected part at internal layer side Download PDF

Info

Publication number
JP2005159074A
JP2005159074A JP2003396785A JP2003396785A JP2005159074A JP 2005159074 A JP2005159074 A JP 2005159074A JP 2003396785 A JP2003396785 A JP 2003396785A JP 2003396785 A JP2003396785 A JP 2003396785A JP 2005159074 A JP2005159074 A JP 2005159074A
Authority
JP
Japan
Prior art keywords
electrode
conductive paste
via hole
transfer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003396785A
Other languages
Japanese (ja)
Inventor
Hiromitsu Takashita
博光 高下
Daizo Baba
大三 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003396785A priority Critical patent/JP2005159074A/en
Publication of JP2005159074A publication Critical patent/JP2005159074A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent an increase in resistance in a via hole due to the contraction of conductive paste filling the via hole formed to electrically connect layers. <P>SOLUTION: A projected part toward a conductive paste side is formed to an electrode for connecting both ends of a via hole and thereby the contraction of the conductive paste is dispersed. The depth (height) of the projected part is set to 6 μm or more. The conductive paste of the electrode is roughed. For the manufacturing of the electrode having the projected part, a transfer foil process, plating, etching or the like are employed. A circuit is also manufactured together with a land and a pad to which electrodes are formed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、多層配線基板の層間接続用電極に関し、特に内層側(基板側、導電性ペース側)への凸部を有するビアホール接続用の電極に関する。   The present invention relates to an interlayer connection electrode of a multilayer wiring board, and more particularly to a via hole connection electrode having a convex portion toward an inner layer side (substrate side, conductive pace side).

近年の電子機器の小型、軽量、高機能化の急速な進展の下、配線基板も全層インナービア(via、「バイア」とも言われている)ホール構造の、樹脂を基材とする多層基板が実用化されている。以下、この基板の製造方法について概略説明する。
(1)アラミド基材エポキシ樹脂等のプリプレグよりなる樹脂製絶縁性基板の両面に、離型剤層が絶縁層側にのみ形成された離型性力バーフィルムをラミネートし、所定位置にレーザーにて貫通孔を開ける。
(2)貫通孔内に、樹脂中に金属フィラを混入した導電性ペーストをスキージ法等で充填する。その後両面の離型性カバーフィルムをプリプレグ表面から剥がす。
(3)プリプレグの両面に銅箔を配置し、離型性カバーフィルムの厚さの分だけプリプレグの表面から突出した導電性ペーストをプリプレグの貫通孔内へ押し込んだ状態で加圧し、更に加熱してプリプレグ、導電ペーストを硬化させ、併せて銅箔をプリプレグ表面に固着させ、銅箔張り積層基板とする。
(4)銅箔にフォットリソグラフィー等を使用して所定のエッチングをし、前記基板表面に配線パターンを形成する。
(5)更に(4)の処理の済んだ基板の両面、若しくは片面に上記(2)の処理後のプリプレグと銅箔をこの順に配置し、再度(3)の処理をし、その後上記(4)の処理をする。
(6)必要に応じて、以上の処理を繰り返す。
ただし、これらは既に以下の特許文献1で開示されている技術である。このため、これ以上の説明は省略する。
In recent years, with the rapid progress of miniaturization, light weight, and high functionality of electronic devices, the wiring board is also a multilayer board based on resin, with an all-layer inner via (also referred to as “via”) hole structure. Has been put to practical use. Hereafter, the manufacturing method of this board | substrate is demonstrated roughly.
(1) A release force bar film having a release agent layer formed only on the insulating layer side is laminated on both sides of a resin insulating substrate made of a prepreg such as an aramid base epoxy resin, and a laser is applied to a predetermined position. Open a through hole.
(2) A conductive paste in which a metal filler is mixed in a resin is filled in the through hole by a squeegee method or the like. Thereafter, the releasable cover films on both sides are peeled off from the prepreg surface.
(3) Copper foil is arranged on both sides of the prepreg, and the conductive paste protruding from the surface of the prepreg by the thickness of the releasable cover film is pressed into the through hole of the prepreg, and further heated. Then, the prepreg and the conductive paste are cured, and the copper foil is fixed to the prepreg surface to obtain a copper foil-clad laminated substrate.
(4) The copper foil is subjected to predetermined etching using photolithography or the like to form a wiring pattern on the substrate surface.
(5) Further, the prepreg and copper foil after the processing of (2) above are arranged in this order on both sides or one side of the substrate after the processing of (4), the processing of (3) is performed again, and then the above (4) ).
(6) The above processing is repeated as necessary.
However, these are techniques already disclosed in Patent Document 1 below. For this reason, further explanation is omitted.

特開2002−118338号公報 以上の他多層基板には、コストの削減等の他に各部の、特にビアホール部の電気的接続性を改良する目的で、以下の特許文献2から特許文献5に示すように様々な発明がなされている。ただし、それらは現時点ではいわゆる周知技術となっていること、本願発明と直接の関係がないことのため説明は省略する。JP, 2002-118338, A The above other multilayer boards are shown in following patent documents 2-patent documents 5 for the purpose of improving the electrical connection nature of each part, especially a via hole part besides cost reduction etc. Various inventions have been made. However, since these are so-called well-known technologies at the present time and are not directly related to the present invention, description thereof will be omitted. 特開2001−203459号公報JP 2001-203459 A 特開2003−188533号公報JP 2003-188533 A 特開2003−258013号公報Japanese Patent Laid-Open No. 2003-258013 特開2003−298240号公報JP 2003-298240 A

ところで、多層基板はその製造に際して何度も加圧下で加熱される。一方、導電ペーストは、多くの場合金属微粒孔(フィラ一等)の混入した樹脂である。このため、上述の背景技術欄の(4)の状態後の後工程での過熱やあるいは製造後の時間の経過による変質等で体積が縮小し、その結果ビア抵抗が増加することがある。この縮小の様子を図1に示す。
本図の(1)は製造直後のビアホール断面を示し、(2)は加速テストのため製造後加熱下で数百時間経過して導電ペーストが縮小した状態のビアホールの断面を示す。なお、本図の10は樹脂製絶縁性基板(回路基板の基材)である。27はビアホール内に柱状に充填された直後の導電性ペーストであり、28は後工程での加熱等のため縮小した導電性ペーストである。90は、導電性ペーストの収縮で生じたスペースである。48は電極(接続用の電極)である。このため、ビア抵抗は初期が2.7Ω〜4.5Ωであったのが、800〜950時間経過後には80Ω〜170Ωになったりもする。
By the way, the multilayer substrate is heated under pressure many times during its manufacture. On the other hand, in many cases, the conductive paste is a resin mixed with metal fine pores (such as filler). For this reason, the volume may be reduced due to overheating in the post-process after the state (4) in the background art column described above or due to deterioration due to the passage of time after manufacture, and as a result, the via resistance may increase. This reduction is shown in FIG.
(1) of this figure shows the cross section of the via hole immediately after manufacture, and (2) shows the cross section of the via hole in which the conductive paste is reduced after several hundred hours under heating after manufacture for the acceleration test. In addition, 10 of this figure is a resin-made insulating board (base material of a circuit board). 27 is a conductive paste immediately after being filled in a columnar shape in the via hole, and 28 is a conductive paste reduced due to heating in a later process. Reference numeral 90 denotes a space generated by contraction of the conductive paste. Reference numeral 48 denotes an electrode (connection electrode). For this reason, the via resistance was initially 2.7Ω to 4.5Ω, but it may become 80Ω to 170Ω after 800 to 950 hours.

以上は、加速試験のための加熱下、高温下での結果であり、現実には収縮量ひいてはビア抵抗の増加はずっと少ないが、やはり生じ得ることは生じ得る。このため、かかるビア抵抗の増加がない、たとえあったとしても従来のものより増加がずっと少ないビアホールの接続構造の開発が望まれていた。   The above is the result under high temperature and high temperature for the accelerated test. In reality, the shrinkage amount and thus the increase in via resistance are much smaller, but it may occur. For this reason, there has been a demand for the development of a via hole connection structure that does not increase such via resistance and, if any, increases much less than the conventional one.

本発明は、以上の課題を解決することを目的としてなされたものであり、ビアホールの端面の電極の内層側(基材側)に凸部を形成し、ビアホール内の導電性ペーストの経時による収縮分を分散させてその収縮量、収縮に伴う非接触箇所を小さくするようにしたものである。また、この凸部の深さ寸法に工夫を凝らしたものである。また、電極表面を粗化して電気的接触面の拡大と収縮による非接触の防止を図ったものである。また、凸部の形成方法にも転写を利用する、更にはめっきやエッチングを使用する等の工程(ステップ)、手段に工夫を凝らしたものである。具体的には、以下の構成としている。   The present invention has been made for the purpose of solving the above-described problems. A convex portion is formed on the inner layer side (base material side) of the electrode on the end face of the via hole, and the conductive paste in the via hole shrinks with time. The amount of shrinkage and the non-contact part accompanying shrinkage are made small by dispersing the minute. Further, the depth of the convex portion is devised. Further, the electrode surface is roughened to prevent non-contact due to expansion and contraction of the electrical contact surface. In addition, the method of forming the convex portion is devised with respect to processes and steps such as using transfer, and further using plating and etching. Specifically, the configuration is as follows.

基本的態様においては、ビアホールを塞ぐ位置にあるその両端面の電極の一部、原則として中央部に内層側へ凸出する部分を形成し、内部の導電ペーストの収縮力を分散させて収縮量を少なくし、収縮に伴い生じるスペースのため電極と導電性ペーストが離れてビア抵抗が増加することの防止を図っている。また、凸出部の在る分だけ導電ペーストは圧縮されていることとなるため、この面からも製造時以降の収縮を少なくしている。   In the basic mode, part of the electrodes on both end faces at the position where the via hole is blocked, as a rule, a part protruding in the inner layer side is formed at the center, and the contraction amount of the conductive paste inside is dispersed. In order to prevent the electrode and the conductive paste from separating and the via resistance from increasing due to the space generated by the shrinkage. Further, since the conductive paste is compressed by the amount of the protruding portion, the shrinkage after the manufacturing is reduced from this aspect.

別の態様においては、凸部を6μm以上、好ましくは10μm以上とし、通常の寸法のビアホールの場合の適度の収縮率の分散による減少を図っている。   In another aspect, the convex portion is set to 6 μm or more, preferably 10 μm or more, and reduction by dispersion of an appropriate shrinkage rate in the case of a via hole having a normal size is achieved.

別の態様においては、電極の少なくとも導電ペースト側の表面に微小な凹凸が形成され、導電ペーストとの良好な機械的接触の促進を図り、この面からも収縮の減少を図っている。   In another aspect, minute irregularities are formed on the surface of at least the conductive paste side of the electrode to promote good mechanical contact with the conductive paste, and also from this surface, shrinkage is reduced.

別の態様においては、電極は当該部に電気的に接続されるランド若しくはパッド等あるいは更に他の回路構成と同一工程で製造され、当然同一材料とされ、この面からも良好な作業性、電気的接触、工程の節約を図っている。   In another aspect, the electrode is manufactured in the same process as that of a land or pad that is electrically connected to the part or other circuit configuration, and is naturally made of the same material. To save contact and process.

別の態様においては、ビアホール内の導電性ペーストは、Au、Ag、Cr、Pb、Zn、Ni、Sn等の金属体と樹脂、特に熱硬化性の樹脂からなっており、これらにより良好な電気伝導と作業の容易性を図っている。そしてまた、本発明の効果が充分に発揮される。なお、金属体の形状は粒子、粉体、ファイバー(繊維)状のいずれでも良く、特に限定するものでもない。   In another embodiment, the conductive paste in the via hole is made of a metal body such as Au, Ag, Cr, Pb, Zn, Ni, and Sn, and a resin, particularly a thermosetting resin. It is designed to facilitate conduction and work. And the effect of this invention is fully exhibited. The shape of the metal body may be any of particles, powders, and fibers (fibers), and is not particularly limited.

別の態様においては、中央等に内層側へ向いた小さな凸部のある電極は、作業性と精度の確保のため、メッキかエッチングのいずれかを各少なくとも2段行うことにより形成されている。なお、以上の他必要に応じてフォトリソグラフィーやドライ若しくはウェットエッチングによる所定のレジスト膜の形成や洗浄、その他脱脂等の処理がなされるのは勿論である。   In another aspect, an electrode having a small convex portion directed toward the inner layer at the center or the like is formed by performing at least two steps of plating or etching in order to ensure workability and accuracy. In addition to the above, as a matter of course, a predetermined resist film is formed and cleaned by photolithography, dry or wet etching, and other processes such as degreasing are performed.

更に上記態様においては、電極の形成はコストや工程や作業の便宜のため、例えばステンレス等とされ、このため銅等の電極と異なる材料となる転写用基板の表面になされている。またこれにより、転写を容易にするだけでなく電極の導電ペースト側の粗化の容易をも図っている。   Further, in the above aspect, the electrode is formed of, for example, stainless steel for the convenience of cost, process and work, and is thus formed on the surface of the transfer substrate made of a material different from the electrode such as copper. This not only facilitates transfer, but also facilitates roughening of the conductive paste side of the electrode.

以上の手段を採ることにより、特に電極の内層側に凸部を形成することにより、導電性ペーストの後工程での加熱や回路基板完成後の時間の経過による収縮はなくなるか、あったとしても非常に少なくなり、ひいてはビアホールの接続抵抗の増加は、従来品に比べて非常に少なくなる。参考までに記すならば上述の加速試験後の電気抵抗は、凸部の形成で約4〜70Ωとなり、更に粗化を併用すると3〜30Ω程度となる。これらにより、プリプレグ、多層配線基板のみならず、電子機器の信頼性も向上する。   By adopting the above measures, especially by forming a convex part on the inner layer side of the electrode, even if there is no shrinkage due to heating in the subsequent process of the conductive paste or the passage of time after completion of the circuit board, As a result, the connection resistance of the via hole is greatly reduced compared to the conventional product. For reference, the electrical resistance after the acceleration test is about 4 to 70Ω when the convex portion is formed, and about 3 to 30Ω when further roughening is used. As a result, not only the prepreg and the multilayer wiring board but also the reliability of the electronic device is improved.

また、転写用基板に電極に併せて回路構成も同時に形成すれば、より工程、コストの削除が可能となり、基板も平坦化されて、薄くなり、この面からも優れたものとなる。   Further, if the circuit configuration is formed on the transfer substrate together with the electrodes, the process and cost can be further eliminated, and the substrate is flattened and thinned, which is excellent in this respect.

以下、本発明をその好ましい実施の形態(実施例)に基づいて説明する。
(第1の実施の形態)
本実施の形態は、ビアホールの両端(図上上下)に形成される電極の中心に、導電性ペースト方向への凸部を形成するものである。この凸部により、導電ペーストの収縮を分散させまた拘束し、また更にたとえ収縮したとしても電極と出来得る限りの接触の確保を図るものである。
図2に、この様子を示す。本図の(1)は初期あるいは製造直後のビアホールの接続部の断面を示し、導電ペースト20は収縮していない。(2)は、導電ペーストが凸部により拘束されつつも収縮した状態のビアホールの断面を示す。
Hereinafter, the present invention will be described based on preferred embodiments (examples).
(First embodiment)
In the present embodiment, convex portions in the direction of the conductive paste are formed at the centers of the electrodes formed at both ends (upper and lower in the figure) of the via hole. By this convex portion, the contraction of the conductive paste is dispersed and constrained, and even if it contracts, the contact with the electrode as much as possible can be ensured.
FIG. 2 shows this state. (1) of this figure shows the cross section of the connection part of the via hole in the initial stage or immediately after manufacture, and the conductive paste 20 is not contracted. (2) shows a cross section of the via hole in a state where the conductive paste is contracted while being constrained by the convex portion.

なお本図において、40は内層(基材)側の中心部に凸部が形成された電極である。42はその凸部である。26は、収縮した導電ペーストである。91は、導電ペーストの収縮により電極40内側との間に生じたスペース、すなわち電気的非接触部である。ただし、このスペースは、凸部による収縮の分散作用のみならず、これがある分導電ペーストが最初から余計に圧縮されている効果も加わって、図1の(2)に示す従来技術のもののスペース90に比較してずっと小さくなっているか、ほとんどない状態になる。   In this figure, reference numeral 40 denotes an electrode in which a convex portion is formed in the central portion on the inner layer (base material) side. 42 is the convex part. 26 is a contracted conductive paste. Reference numeral 91 denotes a space generated between the inside of the electrode 40 due to contraction of the conductive paste, that is, an electrical non-contact portion. However, this space is not only the dispersion action of the shrinkage due to the convex part, but also the effect that the conductive paste is excessively compressed from the beginning, so that the space 90 of the prior art shown in FIG. It is much smaller or almost absent.

以下、このビアホールの接続構造そのものの製造方法について、図3を参照しつつ説明する。
本図の(1)はビアホール内に導電ペースト25が充填された状態の樹脂製の絶縁性基板10に、中央に凸部42のある転写用の電極40と回路パターン49がその表面に形成された転写用金属箔50を絶縁性基板10に形成されているビアホールに丁度電極40が嵌まり込むように位置合せして、両面から付着しようとしている状態を示す。
本図の(2)は、この転写用金属箔50を樹脂製の絶縁基板10に正しく配置した状態で押圧し、更に加熱している状態を示す。
本図の(3)は、回路基板の基材10の表面に基板の表裏を貫通して形成されたビアホールを介しての電気的接続がなされた状態である。なお、転写用金属箔は既に除去されている。この後、ケースによっては上下に更に他の絶縁性基板や銅箔が加圧下での加熱等で付着され、銅箔へのエッチング等で回路パターンが形成され、これを繰り返して多層の回路パターンが形成されることととなる。
Hereinafter, a method of manufacturing the via hole connection structure itself will be described with reference to FIG.
(1) in this figure shows that a transfer electrode 40 and a circuit pattern 49 having a convex portion 42 in the center are formed on the surface of a resin insulating substrate 10 in which a conductive paste 25 is filled in a via hole. The transfer metal foil 50 is aligned so that the electrode 40 fits into the via hole formed in the insulating substrate 10 and is shown to be attached from both sides.
(2) of this figure shows the state which this metal foil for transfer 50 is pressed in the state arrange | positioned correctly at the resin-made insulating substrates 10, and is further heated.
(3) of this figure is a state in which electrical connection is made through a via hole formed through the front and back of the substrate on the surface of the substrate 10 of the circuit substrate. The transfer metal foil has already been removed. After that, depending on the case, another insulating substrate or copper foil is attached to the top and bottom by heating under pressure, etc., and a circuit pattern is formed by etching on the copper foil, etc., and this is repeated to form a multilayer circuit pattern. It will be formed.

なおまた、本図の(1)の最下段は、中央の凸部41の形成された電極40を上方より見た図であり、参考のためこの(1)にのみ示すものである。   In addition, the lowermost part of (1) in this drawing is a view of the electrode 40 on which the central convex portion 41 is formed as viewed from above, and is shown only in (1) for reference.

次に、順序は逆になったかもしれないが、ビアホールに対応する位置かつ樹脂製絶縁基板側に凸部のある銅箔の形成された転写用基板の製造方法について説明する。   Next, although the order may have been reversed, a method of manufacturing a transfer substrate in which a copper foil having a convex portion on the resin insulating substrate side at a position corresponding to the via hole is formed will be described.

(第1の製造方法)
本製造方法は、2段めっきを用いるものである。
この手順を図4を参照しつつ説明する。本図の(1)に示すように、先ず水洗、脱脂後のステンレス箔50上の電極の形成される位置を除く場所に35μmの厚さのめっき用レジスト膜60をフォトリソグラフィ等により形成する。なお、フォトリソグラフィそのものはいわゆる周知技術であり、またフォトレジストは多種市販されている(例えば、デュポンの品番FX−140)ものを適宜使用することができる。
本図の(2)に示すように、この状態のステンレス箔を7%塩酸水溶液にて45秒間酸処理を施した後硫酸銅を使用するめっき(電解銅めっき)を施して、めっき用レジスト膜が形成されていない部分に銅を付着させ、凸部41を形成する。なお、この凸部が電極本体となる。しかる後、めっき用レジスト膜を除去する。
本図の(3)に示すように、この凸部上の電極の凸部が形成される位置を除く場所に、再度新しくメッキ用レジスト膜61を形成する。なおこの形成は、スピンコート等で凸部と同じ高さに下層のレジスト膜を先ず形成し、その後、その上方で凸部に相当する位置以外の部分にフォトリソグラフィとエッチングにより上層のレジスト膜を形成した。
(First manufacturing method)
This manufacturing method uses two-step plating.
This procedure will be described with reference to FIG. As shown in (1) of this figure, a 35 μm-thick plating resist film 60 is first formed by photolithography or the like at a place other than the position where the electrode is formed on the stainless steel foil 50 after washing and degreasing. Note that photolithography itself is a so-called well-known technique, and various types of photoresists that are commercially available (for example, DuPont product number FX-140) can be used as appropriate.
As shown in (2) of this figure, the stainless steel foil in this state is subjected to an acid treatment with a 7% hydrochloric acid aqueous solution for 45 seconds, and then plated using copper sulfate (electrolytic copper plating), and then a resist film for plating Copper is adhered to a portion where no is formed, and the convex portion 41 is formed. This convex portion becomes the electrode body. Thereafter, the resist film for plating is removed.
As shown in (3) of this figure, a new plating resist film 61 is formed again at a location excluding the position where the convex portion of the electrode on the convex portion is formed. In this formation, the lower resist film is first formed at the same height as the convex part by spin coating or the like, and then the upper resist film is formed by photolithography and etching on the part other than the position corresponding to the convex part. Formed.

本図の(4)に示すように、この状態の銅箔を上述の条件で酸洗浄後更に同じ条件で再度めっきして、図上下方に在る広い凸部41の上方に更に35μm凸出した狭い凸部42を形成する。   As shown in (4) of this figure, the copper foil in this state is acid-washed under the above-mentioned conditions and then plated again under the same conditions, and further protruded by 35 μm above the wide convex part 41 located at the lower part of the figure The narrow convex portion 42 is formed.

最後に、本図の(5)に示すように、メッキ用のレジスト膜を洗浄、エッチング等で除去する。   Finally, as shown in FIG. 5 (5), the plating resist film is removed by cleaning, etching, or the like.

本実施の形態においては、この後図3に示す手順でこの電極が樹脂製絶縁基板に転写され、またこのため転写用基板そのものは溶解若しくは剥離にて除去等されることとなる。
ところでこの際、図3に示す様に、転写用の金属箔50にビアホール接続用の電極40のみならず回路パターン49をも併せて形成することも可能である。そしてこの様にすると、外表面に回路パターン分の肉厚さの凸出がない、その分平坦かつ薄い樹脂製絶縁基板を製造することが可能となる。
In the present embodiment, the electrode is transferred to the resin insulating substrate by the procedure shown in FIG. 3, and the transfer substrate itself is removed by dissolution or peeling.
At this time, as shown in FIG. 3, it is possible to form not only the via hole connection electrode 40 but also the circuit pattern 49 on the transfer metal foil 50. If it does in this way, it will become possible to manufacture the resin insulation board | substrate which is flat and thin so that there is no protrusion of the thickness for a circuit pattern on an outer surface.

(第2の製造方法)
本製造方法は、2段エッチングを採用するものである。この手順を図5を参照しつつ説明する。本図の(1)に示すように、転写用基板としてのステンレス箔50上に電極の凸部の厚さに適合した銅膜45をめっき等で付着形成した板を用意し、電極が形成される位置にのみエッチング用レジスト65をフォトリソグラフィ等により付着させる。なお、46は電極とその凸部を形成するための部分である。
(Second manufacturing method)
This manufacturing method employs two-stage etching. This procedure will be described with reference to FIG. As shown in (1) of this figure, a plate is prepared by depositing a copper film 45 conforming to the thickness of the convex portion of the electrode on the stainless steel foil 50 as a transfer substrate by plating or the like. An etching resist 65 is attached only to a position where the etching is performed by photolithography or the like. In addition, 46 is a part for forming an electrode and its convex part.

本図の(2)に示すように、ウェットエッチング若しくはドライエッチングで、レジスト65の形成されていない場所の銅箔を除去する。このため、転写用ステンレス箔50上に電極部の凸部に相当する肉厚部46が形成されることとなる。   As shown in (2) of this figure, the copper foil in the place where the resist 65 is not formed is removed by wet etching or dry etching. For this reason, a thick portion 46 corresponding to the convex portion of the electrode portion is formed on the transfer stainless steel foil 50.

本図の(3)に示すように、肉厚部46の上方かつ電極の凸部に相当しない位置を除いてエッチング用レジスト66、67を付着させる。このため、ケースによっては転写用ステンレス製基板50の上面にもエッチング用レジスト67が付着される。   As shown in (3) of this figure, etching resists 66 and 67 are attached except for the position above the thick portion 46 and not corresponding to the convex portion of the electrode. For this reason, depending on the case, the etching resist 67 is also attached to the upper surface of the transfer stainless steel substrate 50.

本図の(4)に示すように、再度エッチングでエッチング用レジストの形成されていない部分を、電極が突出しているのと同じ厚さ、本実施の形態では35μmとなるようにエッチングで除去する。   As shown in (4) of this figure, the portion where the resist for etching is not formed by etching again is removed by etching so that the thickness is the same as the electrode protrudes, in this embodiment 35 μm. .

最後に、本図の(5)に示すようにレジストを除去して、転写用ステンレス製基板50の表面に、中央に凸部42が形成された電極41が形成される。   Finally, as shown in (5) of this figure, the resist is removed, and an electrode 41 having a convex portion 42 formed at the center is formed on the surface of the stainless steel substrate 50 for transfer.

(第2の実施の形態)
本実施の形態は、先の実施の形態において、導電製ペーストに接触する電極の内層側を粗面化したものである。なお、粗面化の手段としては、電気抵抗を少しでも良好にするため、内層黒化処理でなく無電解銅めっき、マイクロエッチング等を採用した。ただし、これらはいわゆる周知の技術であるため、その説明は省略する。
(Second Embodiment)
In the present embodiment, the inner layer side of the electrode in contact with the conductive paste is roughened in the previous embodiment. As a means for roughening, electroless copper plating, micro-etching, etc. were adopted instead of the inner layer blackening treatment in order to make the electric resistance as good as possible. However, since these are so-called well-known techniques, description thereof is omitted.

以上、本発明をその幾つかの実施の形態に基づいて説明してきたが、本発明は何もそれらに限定されないのは勿論である。すなわち、例えば以下のようにしてもよい。
(1)基材や導電ペーストは他の材質を用いている。
(2)回路パターンは、図3の(2)に示す状態からこの電極を形成するための転写用の基板をエッチング等することにより形成されるようにしている。またこのため、本図の49で示す回路パターンは、電極とは別工程で形成されることとなる。
(3)電極の広さ、基板厚さによっては、凸部は中央のみならずその周辺にも、また、及び複数形成されていても良いし、環状やとぎれた環状などでも良い。
As mentioned above, although this invention has been demonstrated based on the some embodiment, it cannot be overemphasized that this invention is not limited to them. For example, the following may be performed.
(1) Other materials are used for the base material and the conductive paste.
(2) The circuit pattern is formed by etching the transfer substrate for forming this electrode from the state shown in (2) of FIG. For this reason, the circuit pattern indicated by 49 in this figure is formed in a separate process from the electrodes.
(3) Depending on the width of the electrode and the thickness of the substrate, the convex portion may be formed not only in the center but also in the periphery thereof, and a plurality of the convex portions may be formed, or may be an annular shape or a disconnected annular shape.

従来技術のビアホールにて、内部に充填された導電ペーストが収縮して、電極との界面にスペースが生じる様子を概念的に示す図である。It is a figure which shows notionally a mode that the electrically conductive paste with which the inside was shrink | contracted in the via hole of a prior art, and a space arises in the interface with an electrode. 本発明の第1の実施の形態のビアホールの接続構造にて、内部の導電ペーストの収縮が少なくなる様子を概念的に示す図である。It is a figure which shows notionally a mode that shrinkage | contraction of an internal electrically conductive paste decreases in the connection structure of the via hole of the 1st Embodiment of this invention. 上記実施の形態の接続構造のビアホールそのものの製造手順を示す図である。It is a figure which shows the manufacturing procedure of the via hole itself of the connection structure of the said embodiment. 上記実施の形態の中央部に凸部のある電極を、転写用基板上に2段めっき法で製造する手順を示す図である。It is a figure which shows the procedure which manufactures the electrode which has a convex part in the center part of the said embodiment on a transcription | transfer board | substrate by the two-step plating method. 上記実施の形態の中央部に凸部のある電極を、転写用基板上に2段エッチング法で製造する手順を示す図である。It is a figure which shows the procedure which manufactures the electrode which has a convex part in the center part of the said embodiment on a transfer substrate with a two-step etching method.

符号の説明Explanation of symbols

10 絶縁性樹脂製基板(回路基板の基材)
20 導電ペースト(初期状態)
25 導電ペースト(充填時)
26 導電ペースト(収縮後、実施例)
27 導電ペースト(初期時、従来技術)
28 導電ペースト(収縮後、従来技術)
40 接続用の電極(実施例)
41 接続用の電極(形成のための凸部)
42 接続用の電極の凸部
45 接続用電極形成用の銅の膜
46 電極部分のみ取り残された銅の膜
48 接続用の電極(従来技術)
49 回路パターン
50 転写用金属箔製造用の金属箔
60 めっき用レジスト膜(第1段目)
61 めっき用レジスト膜(第2段目)
65 エッチング用レジスト(第1段目)
66 エッチング用レジスト(2段目、電極凸部)
67 エッチング用レジスト(2段目、転写用基板上)
90 導電ペースト内のスペース(従来)
91 導電ペースト内のスペース(実施例)
10 Insulating resin substrate (base material for circuit boards)
20 Conductive paste (initial state)
25 Conductive paste (when filling)
26 Conductive paste (Example after shrinkage)
27 Conductive paste (initially, conventional technology)
28 Conductive paste (conventional technology after shrinkage)
40 Electrode for connection (Example)
41 Electrode for connection (convex part for formation)
42 Convex part of electrode for connection 45 Copper film for forming connection electrode 46 Copper film with only electrode part left 48 Connection electrode (conventional technology)
49 Circuit pattern 50 Metal foil for manufacturing transfer metal foil 60 Resist film for plating (first stage)
61 Plating resist film (second stage)
65 Etching resist (first stage)
66 Etching resist (second stage, electrode protrusion)
67 Etching resist (second stage, on transfer substrate)
90 Space in conductive paste (conventional)
91 Space in conductive paste (Example)

Claims (8)

基材に形成されたビアホール内に導電ペーストを充填してなる層間接続部の電極が、電気的に接続されるランド若しくはパッド部材と同じ材料からなり、更に導電ペースト側への凸部を有していることを特徴とするビアホールの接続構造。   The electrode of the interlayer connection portion formed by filling the via hole formed in the base material with the conductive paste is made of the same material as the land or pad member to be electrically connected, and further has a convex portion toward the conductive paste side. A via hole connection structure characterized by that. 前記凸部は、凸部が形成する凹凸の深さが6μm以上であることを特徴とする請求項1に記載のビアホールの接続構造。   2. The via hole connection structure according to claim 1, wherein the protrusions have a depth of unevenness of 6 μm or more formed by the protrusions. 前記電極は、その導電ペースト側への表面が粗化されていることを特徴とする請求項1若しくは請求項2に記載のビアホールの接続構造。   The via hole connection structure according to claim 1, wherein the electrode has a roughened surface toward the conductive paste. 上記ビアホール内に充填されている導電ペーストは、樹脂若しくはフィラーに金属体を分散させた導電材であることを特徴とする請求項1から請求項3のいずれか1項に記載のビアホールの接続構造。   The via hole connection structure according to any one of claims 1 to 3, wherein the conductive paste filled in the via hole is a conductive material in which a metal body is dispersed in a resin or a filler. . 基材に形成されたビアホール内に導電ペーストが充填され、更にその上下の端面には導電ペースト側への凸部を有する電極が装着されてなるビアホールの接続に使用する転写用の電極の製造方法であって、
転写用の基板に上記電極のその凸部を除く部分を形成するため、電極形成部を除く部分の転写用基板表面にめっきレジストとなる樹脂膜を形成する第1段目の樹脂膜形成ステップと、
該第1段目の樹脂膜形成ステップ後の転写用基板をめっきして凸部を除く電極を形成する第1段目のめっきステップと、
該第1段目のめっきステップで形成された電極部のその凸部となる部分を形成するため、該凸部の形成される部分を除く部分の転写用基板表面にめっきレジストとなる樹脂膜を形成する第2段目の樹脂膜形成ステップと、
該第2段目の樹脂膜形成ステップ後の転写用基板をめっきして凸部を形成する第2段目のめっきステップとを有していることを特徴とするビアホールの接続に使用する転写用電極の製造方法。
A method for producing a transfer electrode used for connecting a via hole in which a via hole formed in a base material is filled with a conductive paste, and electrodes having protrusions on the conductive paste side are mounted on upper and lower end faces thereof Because
A first-stage resin film forming step of forming a resin film serving as a plating resist on the surface of the transfer substrate excluding the electrode forming portion in order to form a portion excluding the convex portion of the electrode on the transfer substrate; ,
A first-stage plating step of plating the transfer substrate after the first-stage resin film formation step to form an electrode excluding the protrusions;
In order to form the convex portion of the electrode portion formed in the first plating step, a resin film serving as a plating resist is formed on the surface of the transfer substrate except the portion where the convex portion is formed. A second-stage resin film forming step to be formed;
And a second-stage plating step of forming a convex portion by plating the transfer substrate after the second-stage resin film formation step. Electrode manufacturing method.
前記樹脂膜形成とめっきにより転写用電極を形成する際、電極が形成されるランド部、パッド部と共に他の回路構成をも転写用に形成し、このため前記第1段目のめっきステップでは同時に形成される部分の転写用基板表面についても樹脂膜が形成されないことを特徴とする請求項5に記載のビアホールの接続に使用する転写用電極の製造方法。   When the transfer electrode is formed by the resin film formation and plating, other circuit configurations are also formed for transfer together with the land portion and pad portion on which the electrode is formed. For this reason, the first plating step is simultaneously performed. 6. The method for producing a transfer electrode used for connecting via holes according to claim 5, wherein a resin film is not formed on the surface of the transfer substrate at a portion to be formed. 基材に形成されたビアホール内に導電ペーストが充填され、更にその上下の端面には導電ペースト側への凸部を有する電極が装着されてなるビアホールの接続に使用する転写用の電極の製造方法であって、
表面に上記電極となる材料の層が形成された転写用基板から、電極となる部分以外の他の場所の材料の層を取り去る第1段目のエッチングステップと、
該最初のエッチングステップにて取り残された場所の材料の層から、上記電極の凸部となる部分以外の他の場所の材料の層を所定厚さだけ取り去る第2段目のエッチングステップとを有していることを特徴とするビアホールの接続に使用する転写用電極の製造方法。
A method for producing a transfer electrode used for connecting a via hole in which a via hole formed in a base material is filled with a conductive paste, and electrodes having protrusions on the conductive paste side are mounted on upper and lower end faces thereof Because
A first-stage etching step of removing a material layer in a location other than a portion serving as an electrode from a transfer substrate having a layer serving as an electrode formed on the surface;
A second-stage etching step of removing a predetermined thickness of the material layer at a location other than the portion that becomes the convex portion of the electrode from the material layer left at the first etching step. A method for producing a transfer electrode used for connecting via holes.
前記2段のエッチングにより転写用電極を形成する際、電極が形成されているランド部、パッド部と共に他の回路構成をも転写用に形成し、このためそれらの部分の材料も少なくとも前記最初のエッチングステップにて取り残されることを特徴とする請求項7に記載のビアホールの接続に使用する転写用電極の製造方法。   When forming the transfer electrode by the two-stage etching, other circuit configurations are also formed for transfer together with the land portion and the pad portion where the electrodes are formed. 8. The method for manufacturing a transfer electrode used for connecting via holes according to claim 7, wherein the transfer electrode is left behind in an etching step.
JP2003396785A 2003-11-27 2003-11-27 Electrode for connection of via-hole having projected part at internal layer side Pending JP2005159074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003396785A JP2005159074A (en) 2003-11-27 2003-11-27 Electrode for connection of via-hole having projected part at internal layer side

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003396785A JP2005159074A (en) 2003-11-27 2003-11-27 Electrode for connection of via-hole having projected part at internal layer side

Publications (1)

Publication Number Publication Date
JP2005159074A true JP2005159074A (en) 2005-06-16

Family

ID=34722130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396785A Pending JP2005159074A (en) 2003-11-27 2003-11-27 Electrode for connection of via-hole having projected part at internal layer side

Country Status (1)

Country Link
JP (1) JP2005159074A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263188A (en) * 2007-04-13 2008-10-30 Samsung Electro-Mechanics Co Ltd Circuit substrate manufacturing method
WO2009081853A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
JP2009239185A (en) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd Build-up multilayer wiring board and manufacturing method therefor
CN102244032A (en) * 2010-05-12 2011-11-16 台湾积体电路制造股份有限公司 Semiconductor device and manufacturing method thereof
JP2017174997A (en) * 2016-03-24 2017-09-28 株式会社村田製作所 Multilayer substrate and method of manufacturing multilayer substrate
JP2019080039A (en) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit board
JP2021108330A (en) * 2019-12-27 2021-07-29 日亜化学工業株式会社 Manufacturing method of wiring board and the wiring board
CN115428595A (en) * 2020-04-16 2022-12-02 Lg 伊诺特有限公司 circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263486A (en) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd Sintered conductor wiring board and manufacture thereof
JPH118472A (en) * 1997-06-18 1999-01-12 Kyocera Corp Multilayer wiring board
JP2000236166A (en) * 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd Via hole connection structure and wiring board
JP2003100146A (en) * 2001-09-25 2003-04-04 Kyocera Corp Conductive paste and method of manufacturing wiring board using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263486A (en) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd Sintered conductor wiring board and manufacture thereof
JPH118472A (en) * 1997-06-18 1999-01-12 Kyocera Corp Multilayer wiring board
JP2000236166A (en) * 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd Via hole connection structure and wiring board
JP2003100146A (en) * 2001-09-25 2003-04-04 Kyocera Corp Conductive paste and method of manufacturing wiring board using the same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263188A (en) * 2007-04-13 2008-10-30 Samsung Electro-Mechanics Co Ltd Circuit substrate manufacturing method
CN101911847B (en) * 2007-12-25 2012-07-18 株式会社村田制作所 Method for manufacturing multilayer wiring board
WO2009081853A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
JP4434315B2 (en) * 2007-12-25 2010-03-17 株式会社村田製作所 Manufacturing method of multilayer wiring board
US20100236698A1 (en) * 2007-12-25 2010-09-23 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring substrate
JPWO2009081853A1 (en) * 2007-12-25 2011-05-06 株式会社村田製作所 Manufacturing method of multilayer wiring board
US8419884B2 (en) 2007-12-25 2013-04-16 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring substrate
JP2009239185A (en) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd Build-up multilayer wiring board and manufacturing method therefor
CN102244032B (en) * 2010-05-12 2014-12-17 台湾积体电路制造股份有限公司 Semiconductor device and manufacturing method thereof
US20110277655A1 (en) * 2010-05-12 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Forming Interconnect Structures Using Pre-Ink-Printed Sheets
CN102244032A (en) * 2010-05-12 2011-11-16 台湾积体电路制造股份有限公司 Semiconductor device and manufacturing method thereof
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US9159673B2 (en) 2010-05-12 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
JP2017174997A (en) * 2016-03-24 2017-09-28 株式会社村田製作所 Multilayer substrate and method of manufacturing multilayer substrate
JP2019080039A (en) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit board
JP7214951B2 (en) 2017-10-20 2023-01-31 サムソン エレクトロ-メカニックス カンパニーリミテッド. printed circuit board
JP2021108330A (en) * 2019-12-27 2021-07-29 日亜化学工業株式会社 Manufacturing method of wiring board and the wiring board
JP7440744B2 (en) 2019-12-27 2024-02-29 日亜化学工業株式会社 Manufacturing method of wiring board
CN115428595A (en) * 2020-04-16 2022-12-02 Lg 伊诺特有限公司 circuit board

Similar Documents

Publication Publication Date Title
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
TW200301554A (en) Method of producing multilayered circuit board for semiconductor device
JP4597631B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2008016817A (en) Buried pattern substrate and its manufacturing method
JP2005236067A (en) Wiring board, method of manufacturing wiring board, and semiconductor package
JP2005159074A (en) Electrode for connection of via-hole having projected part at internal layer side
JP6166879B2 (en) Single-sided printed wiring board and manufacturing method thereof
JP4396493B2 (en) Wiring board manufacturing method
JP4598140B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP4161604B2 (en) Printed wiring board and manufacturing method thereof
JP2005268378A (en) Method of manufacturing substrate with incorporated components
CN201336772Y (en) Multilayered wiring board
JP4684454B2 (en) Printed wiring board manufacturing method and printed wiring board
JP4389756B2 (en) Manufacturing method of multilayer flexible printed wiring board
JP4479180B2 (en) Multilayer circuit board manufacturing method
JP4470465B2 (en) Electrode for connecting via holes with through holes
JP5419583B2 (en) Wiring board manufacturing method
JP2009130095A (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2010087222A (en) Method of manufacturing printed wiring board, and the printed wiring board
KR100468195B1 (en) A manufacturing process of multi-layer printed circuit board
JP5223893B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR100796981B1 (en) Printed Circuit Board Manufacturing Method
JP2002141637A (en) Printed wiring board and method of manufacturing the same
JP2005347308A (en) Method for manufacturing multilayer wiring board
JP4358059B2 (en) Circuit board manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080818

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081003