JP2005025514A - Conductive sheet for non-contact ic card with built-in antenna, and non-contact ic card with built-in antenna - Google Patents
Conductive sheet for non-contact ic card with built-in antenna, and non-contact ic card with built-in antenna Download PDFInfo
- Publication number
- JP2005025514A JP2005025514A JP2003190319A JP2003190319A JP2005025514A JP 2005025514 A JP2005025514 A JP 2005025514A JP 2003190319 A JP2003190319 A JP 2003190319A JP 2003190319 A JP2003190319 A JP 2003190319A JP 2005025514 A JP2005025514 A JP 2005025514A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating substrate
- antenna
- hole
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
- H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07777—Antenna details the antenna being of the inductive type
- G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07777—Antenna details the antenna being of the inductive type
- G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
- G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Details Of Aerials (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、アンテナ内蔵非接触型ICカード用の導電性シートおよびその導電性シートを用いたアンテナ内蔵非接触型ICカードに関する。
【0002】
【従来の技術】
近年、マイクロコンピュータや各種メモリ等の集積回路(ICチップやLSI)をプラスチック製カードに搭載し、外部機器とアンテナを介して非接触状態で信号、電源、クロック等の授受を行なう、アンテナ内蔵非接触型ICカードが種々の用途に利用されている。
【0003】
このようなアンテナ内蔵非接触型ICカードの基体として用いられる導電性シートは、通常、絶縁性基体の表裏両面に導電層を形成し、スルホールやビアホールを介してその表裏両面の導電層を電気的に接続するという構成を有している。たとえば、このような導電性シートとして、スルホールの壁面に対して蒸着法により導電層を形成させて、これにより絶縁性基体の表面に形成された銅箔等の導電層を電気的に接続した構成のものが知られている(特許文献1)。
【0004】
しかしながら、このような構成の導電性シートにおいては、導電層を構成する銅箔が接着剤により絶縁性基体に貼り合わされた構成となっているため、この接着剤の影響により電気的接続性が悪化したりパターンの形成性が悪化するという問題があった。
【0005】
また、このような導電性シートでは、絶縁性基体上の導電層とスルホール内の導電層との構成が全く異なり一体性に欠けるため、信頼性の高い電気的接続を保証することはできなかった。また、これら両導電層は全く独立した形成工程を経て製造されるものであるため、生産効率を悪化させていた。
【0006】
さらに、上記のような蒸着法によって効率的に厚い導電層を形成させることは困難であるため、その導電層の厚みがどうしても薄くなり、この点からも信頼性の高い電気的接続を保証することはできなかった。
【0007】
一方、これに対して電気的接続の信頼性を高めるために前記スルホール内の蒸着法による導電層上や、無電解めっき法またはカーボン処理法による下地層上にさらに電気めっき法により導電層を厚く積層形成することが試みられている。すなわち、まず絶縁性基体の表裏両面に銅箔等を接着剤により貼り合わせることにより導電層を形成させた後、パンチング、ドリル、プレス、レーザ等の公知の穴開け加工により開孔を施すことにより、絶縁性基体と導電層の両者を貫通するようにしてスルホールを形成させる。その後、蒸着法により導電層や無電解めっき法またはカーボン処理法による下地層を形成した後、電気めっき法によりスルホールの壁面に対してさらに導電層を積層形成させる方法が試みられている。
【0008】
しかしながら、この方法においても銅箔等が接着剤を介して絶縁性基体に貼り合わされているため前記同様の問題が生じるとともに、絶縁性基体の表裏両面の導電層(銅箔等)とスルホール内の導電層(めっき層等)の構成が全く異なり一体性に欠けることから、信頼性の高い電気的接続を保証することはできなかった。また、これら両導電層は上記のように全く独立した製造工程を経て製造されるものであるため生産効率を悪化させていた。
【0009】
他方、導電層として絶縁性基体に貼り合わせる銅箔に代えてアルミ箔を貼り合わせた導電性シートも知られているが、該貼り合わせに際しては上記同様の接着剤が用いられており、この点において上記と同様の問題を有するものであった。さらに、絶縁性基体の表裏に存在するアルミ箔は、カシメまたは超音波融着により電気的に接続されるが、アルミ箔の表面自体が酸化物で覆われていることと相俟って、信頼性の高い電気的接続効果を得ることはできなかった。
【0010】
【特許文献1】
特開平4−286394号公報
【0011】
【発明が解決しようとする課題】
本発明は、上述の現状に鑑みてなされたものであって、その目的とするところは、信頼性の高い電気的接続性を有し、かつ回路パターンの形成が良好であるとともに生産効率の良好なアンテナ内蔵非接触型ICカード用の導電性シートおよびそれを用いたアンテナ内蔵非接触型ICカードを提供することにある。
【0012】
【課題を解決するための手段】
本発明のアンテナ内蔵非接触型ICカード用の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールまたはビアホールを介して互いに電気的に接続されている導電性シートであって、該導電層は、該絶縁性基体上に直接形成されているとともに、該スルホールの壁面または該ビアホールの内部と、該絶縁性基体の表裏両面とにおいて同一の構成を有し、かつ該導電層は、アンテナを含む回路を構成することを特徴としている。
【0013】
上記導電層は、上記スルホールの壁面または上記ビアホールの内部と、上記絶縁性基体の表裏両面とにおいて、同一の工程で形成されることが好ましく、また、エッチングによりアンテナを含む回路を形成することができる。
【0014】
また、上記導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことができる。
【0015】
また、上記第1導電層上の部分をレジストによりマスクした後、該レジストによりマスクされていない部分に対して上記第2導電層を形成することにより、アンテナを含む回路を形成することができる。
【0016】
また、上記導電層の表面に、Sn、Ni、Au、Ag、ZnおよびCrからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により、厚み0.2〜15μmの接続層を形成することができる。
【0017】
また、上記導電層の表面に、Sn、Ni、Au、Ag、ZnおよびCrからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により、厚み0.01〜2μmの酸化防止層を形成することができる。
【0018】
また、本発明のアンテナ内蔵非接触型ICカードは、上記のアンテナ内蔵非接触型ICカード用の導電性シートを用いたものである。
【0019】
【発明の実施の形態】
<アンテナ内蔵非接触型ICカード用の導電性シート>
本発明のアンテナ内蔵非接触型ICカード用の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールまたはビアホールを介して互いに電気的に接続された構成を基本的構成としている。
【0020】
より具体的には、図1および図2に示すように、本発明のアンテナ内蔵非接触型ICカード用の導電性シート1は、絶縁性基体2の表裏両面に導電層3が形成されており、この導電層3はアンテナ4を含む回路を構成するとともに、スルホールまたはビアホール5を介してその表裏両面において互いに電気的に接続されている。また、該導電層3は、ICチップ6とも電気的に接続されている。
【0021】
ここでアンテナとは、主としてコイル状(渦巻き状)の形態をとり、外部機器に対して非接触状態で信号、電源、クロック等の授受や供給を受ける作用を有するものである。以下、本発明のアンテナ内蔵非接触型ICカード用の導電性シートの各構成についてさらに詳細に説明する。なお、本願において図面を用いて説明する場合、図面中に付された同一の参照符号は、同一部分または相当部分を表わしている。
【0022】
<絶縁性基体>
本発明のアンテナ内蔵非接触型ICカード用の導電性シートの基材として用いられる絶縁性基体としては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。特に、薄い厚みを有するフイルムの形状のものが好適である。後述の導電層の形成に適しているとともに、ロールのような長尺の連続状のものとして加工することが可能となり生産効率を向上させることができるからである。
【0023】
このような絶縁性基体の一例を挙げると、たとえばポリイミド、アラミド、PET等のポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、PEN、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルムを挙げることができる。これらの中でも特に柔軟性に優れ高性能化の可能なポリイミド、PETまたはガラス繊維強化エポキシ樹脂からなるフィルムを用いることが好ましい。
【0024】
なお、ここでいうフィルムとは、その厚みが4〜150μm、好ましくは25〜50μm程度のものが好適である。4μm未満では、強度が弱く加工に耐えられない場合があり、150μmを超えると柔軟性に欠けロール状にして取扱いができなくなる場合があるとともに、後述のようにスルホールの壁面やビアホールの内部に対して導電層を形成する際に支障をきたす場合があるからである。
【0025】
また、このように絶縁性基体の形状は、フィルム状のものが特に適しているが、フィルム状の形状であれば枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特にその生産における加工効率の観点からロールのような長尺の連続状のものを用いることが好適である。
【0026】
<スルホール>
本発明におけるスルホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であって、このスルホールを介して該絶縁性基体の表裏両面に形成される後述の導電層は互いに電気的に接続されることになる。
【0027】
本発明においては、絶縁性基体に対してこのスルホールを形成した後に後述の導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、信頼性の高い電気的接続を保証することができる。
【0028】
このようなスルホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはなく、たとえばその断面形状を円形のものや多角形状のものとすることができる。該形状が円形である場合、その内径は5μm〜3mm、好ましくは25〜300μmとすることが好適である。その内径が5μm未満である場合、開孔が困難となり加工コストが高くなるとともに、3mmを超えると絶縁性基体の全表面に占めるスルホールの面積が大きくなり過ぎ有効な回路スペースが確保できなくなる。
【0029】
また、このようなスルホールの開孔密度(数)は、特に限定されるものではないが、通常100cm2当り10個〜1000万個、より一般的には100個〜50万個、さらに一般的には100個〜10万個である。10個未満では、導電性シートの表裏の導電層をスルホールを介して電気的に接続するという実質的な機能が示されなくなるとともに、1000万個を超えると加工上絶縁性基体の強度が維持できなくなり精度が劣るため好ましくない。
【0030】
このようなスルホールは、従来公知の開孔方法(穴開け加工方法)であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば、CO2レーザ等の各種レーザ、ドリル、パンチ、プレスなどの開孔手段により絶縁性基体を貫通するようにして開孔される。特にスルホールの内径が80μmよりも小さくなる場合は、各種レーザにより開孔することが好ましい。
【0031】
<ビアホール>
本発明におけるビアホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であって、このビアホールを介して該絶縁性基体の表裏両面に形成される後述の導電層は互いに電気的に接続されることになる。このようにビアホールは、上記スルホールと同様の作用を有するものであるが、上記スルホールがその壁面のみに導電層が形成され中心部に空洞状の部分が残る形態をとるのに対して、このビアホールはホール内部が全て導電層により充填されて空洞状の部分を有さない点においてその形態が異なっている。
【0032】
絶縁性基体の表裏両面の導電層をスルホールを介して電気的に接続するか、あるいはビアホールを介して電気的に接続するかは、アンテナを含む回路パターンの形状や集積回路の大きさ等により任意に選択することができ、これら両者を各単独でまたは併用して形成することができる。
【0033】
本発明においては、絶縁性基体に対してこのビアホールを形成した後に後述の導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とビアホール内に充填される導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、信頼性の高い電気的接続を保証することができる。
【0034】
このようなビアホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはなく、たとえばその断面形状を円形のものや多角形状のものとすることができる。該形状が円形である場合、その内径は5〜100μm、好ましくは10〜25μmとすることが好適である。その内径が5μm未満である場合、開孔が困難となり加工コストが高くなるとともに、100μmを超えると導電層によりホール内部を充填するのに長時間を要し、生産効率を悪化させることになる。
【0035】
また、このようなビアホールの開孔密度(数)は、特に限定されるものではないが、通常100cm2当り10個〜1000万個、より一般的には100個〜50万個、さらに一般的には100個〜10万個である。10個未満では、導電性シートの表裏の導電層をビアホールを介して電気的に接続するという実質的な機能が示されなくなるとともに、1000万個を超えると加工上絶縁性基体の強度が維持できなくなり精度が劣るため好ましくない。
【0036】
このようなビアホールは、従来公知の開孔方法(穴開け加工方法)であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば、CO2レーザ、YAGレーザ、エキシマレーザ等の各種レーザにより絶縁性基体を貫通するようにして開孔される。
【0037】
<導電層>
本発明の導電層は、前記絶縁性基体の表裏両面に形成されるとともに、前記スルホールの壁面にも形成され、またビアホールに対してはその内部を充填するようにして形成されるものである。このような導電層は、前記絶縁性基体上に直接形成され、かつ該スルホールの壁面または該ビアホールの内部と、該絶縁性基体の表裏両面とにおいて同一の構成を有するようにして形成される。
【0038】
ここで、該導電層が絶縁性基体上に直接形成されるとは、接着剤などを介さずに直接絶縁性基体と接するようにして形成されることを意味し、絶縁性基体の表裏両面だけではなくスルホールやビアホールにおいても絶縁性基体と直接接するようにして形成されるものである。これにより、従来接着剤を使用することに起因して発生していた諸問題を解消することに成功したものである。
【0039】
このような絶縁性基体の表裏両面の導電層は、スルホールまたはビアホールを介して互いに電気的に接続されるものであるが、ここでスルホールを介して電気的に接続されるとは、具体的にはこのように絶縁性基体の表裏両面に形成されている導電層がスルホールの壁面に形成される同一構成の導電層により電気的に接続されていることを意味している。また、ビアホールを介して電気的に接続されるとは、このように絶縁性基体の表裏両面に形成されている導電層が、ビアホールの内部に充填される同一構成の導電層により電気的に接続されていることを意味している。このように、スルホールの壁面の導電層またはビアホールの内部に充填される導電層と、絶縁性基体の表裏両面の導電層とが同一の構成を有することにより、信頼性の高い電気的接続が可能となる。
【0040】
このような導電層は、電気導電性の作用を有する限りその組成が特に限定されるものではないが、Cu、Ni、Cr、Ag、Au、Zn、Ti、Pd、SnおよびCoからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により構成されることが好ましく、単一層として形成することができるとともに、同一組成のものあるいは異なった組成のものを複数層積層して形成することもできる。
【0041】
上記導電層がスルホールの壁面またはビアホールの内部と、絶縁性基体の表裏両面とにおいて同一の構成を有するとは、上記のような積層状態が同一であることを意味し、必ずしもその層の厚さまでもが同一であることを意味するものではない。
【0042】
また、上記導電層は、アンテナを含む回路を構成するものであり、このアンテナは非接触型ICカードに内蔵されるものとなる。このようなアンテナを含む回路の形成方法としては、後述のエッチング法またはアディティブ法によることが好ましい。
【0043】
また、上記導電層は、前記スルホールの壁面または前記ビアホールの内部と、前記絶縁性基体の表裏両面とにおいて、同一の工程で形成されることが好ましい。なお、同一の工程で形成する方法については、後述する。
【0044】
このような導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことができる。本発明においては、これらの第1導電層および第2導電層がそれぞれ単層または複数層積層されて、導電層を構成することができる。
【0045】
<第1導電層>
本発明の第1導電層は、前記絶縁性基体上に直接形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金、より好ましくはCu、Ni、Cr、Co、TiまたはZnから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金をスパッタリング法または蒸着法により形成することができる。この第1導電層は、後述の第2導電層を形成するための言わば下地層としての作用を有するものであり、第2導電層の絶縁性基体に対する密着性を向上させる作用を有するものである。
【0046】
このような第1導電層は、500〜5000Å、好ましくは1000〜3000Åの厚みで形成することが好適である。500Å未満では、後述の第2導電層の密着性を向上させる作用を十分に示すことができず、また5000Åを超えても第2導電層の密着性に大差なく却ってコスト的に不利となる。
【0047】
このような第1導電層は、前述の通り1層(単層)または2層以上(複数層)積層して形成することができ、2層以上積層される場合は全体として上記厚みを有するものとすることができる。
【0048】
なお、この第1導電層を2層以上積層する場合は、絶縁性基体上にまずNi、Cr、Ti等の金属や該金属を含む合金を積層し、その上にCu等の金属や該金属を含む合金を積層させることが好ましい。Cu等の金属は、良好な電気特性を有しかつ第2導電層との密着性にも優れ、また比較的安価であることからこのような用途に用いることが有利であるが、容易に酸化され電気特性が害されるという問題を有している。そこで、この酸化の問題を解消するためにこのようなCu等の金属層の下に(すなわち絶縁性基体との間に)耐酸化性を有する金属、たとえばNi、Cr、Ti等の金属からなる層を形成すれば、酸化による経時的な密着力の劣化を防止することができる。
【0049】
このような耐酸化性を有する金属からなる層は、その厚みを10〜200Å、好ましくは30〜70Åとすることが好適である。10Å未満の場合は、耐酸化性が充分作用しない場合があり、また200Åを超えると回路パターンを形成する際にエッチングが困難となる場合がある。
【0050】
<第2導電層>
本発明の第2導電層は、前記第1導電層上に形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金、より好ましくはCu、AgまたはZnから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金を無電解めっき法または電気めっき法により適用することにより形成されるものである。この第2導電層は、前記第1導電層よりも厚く形成することにより主として電気導電性を付与する作用を奏し、アンテナを含む回路の導通に資するものである。また、この第2導電層は、電気導電性を示すことから絶縁性基板の表裏両面で対向するように配置すればコンデンサとしての作用も示すことができる。
【0051】
このような第2導電層は、1〜100μm、好ましくは5〜40μmの厚みで形成することが好適である。1μm未満では、十分な電気導電性が得られず電気抵抗が大きくなり過ぎるという問題があり、また100μmを超えても電気導電性に大差なく却ってコスト的に不利となる。
【0052】
このような第2導電層は、前述の通り1層(単層)または2層以上(複数層)積層して形成することができ、2層以上積層される場合は全体として上記厚みを有するものとすることができる。
【0053】
なお、この第2導電層は、比較的厚く形成させる場合には電気めっき法を採用して形成することが好ましく、また比較的薄く形成させる場合には、無電解めっき法を採用して形成することが好ましい。
【0054】
<導電層の形成方法>
本発明の前記導電層は、前記絶縁性基体にスルホールまたはビアホールが開孔された後、該絶縁性基体の表裏両面と該スルホールの壁面またはビアホールの内部とにおいて同一工程で形成されるものとすることが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の壁面またはビアホールの内部の導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、信頼性の高い電気的接続を保証することができる。また、寸法精度の向上にも資するものとなる。
【0055】
ここで、導電層が同一工程で形成されるとは、該絶縁性基体の表裏両面と、該スルホールの壁面または該ビアホールの内部とにおいて該導電層が同時的かつ一体的に形成されることを意味している。
【0056】
すなわち、たとえば該導電層が第1導電層と第2導電層とを含む場合、まず第1導電層が該絶縁性基体の表裏両面と該スルホールの壁面または該ビアホールの内部とに対してスパッタリング法または蒸着法により同時的かつ一体的に形成され、続いて第2導電層が該第1導電層上に対して無電解めっき法または電気めっき法により同時的かつ一体的に形成されるような場合が含まれる。なお、該ビアホールの内部を該絶縁性基体の表裏両面と同時的かつ一体的に導電層により充填する場合、第1導電層は主としてビアホールの壁面に形成され、その第1導電層上に形成される第2導電層によりホール内が充填され、空洞部が埋められることになる。
【0057】
このように、導電層が第1導電層と第2導電層を含む場合や、それぞれの層が複数層積層される場合には、各層が上記のように同時的かつ一体的に形成される限り、導電層が同一工程で形成されるものとする。
【0058】
なお、該導電層がスパッタリング法や蒸着法により形成される場合であって、加工装置の特性等により絶縁性基体の表裏両面を一度に処理することができない場合において、表と裏それぞれについて二回の操作で導電層が形成されるとしても、表裏両面の導電層と、スルホールの壁面またはビアホールの内部の導電層とは同一工程で形成されるものとする。またこの場合、スルホールの壁面またはビアホールの内部の導電層は、この二回の操作のそれぞれの操作によりホールの中位の高さ(深さ)まで形成されると考えられ、結局二回の操作によりスルホールの壁面またはビアホールの内部全体に導電層が形成されるものと考えられる。また、該ホールの中位の高さ(深さ)部分において導電層が加重的に積層されていたとしても、その部分の構成は絶縁性基体の表面部の導電層の構成と同一の構成とみなすものとする。
【0059】
このように導電層を同一工程で形成することにより、従来、絶縁性基体の表裏両面にまず導電層を形成させた後、スルホールまたはビアホールを開孔させ、その後改めてそのスルホールの壁面またはビアホールの内部に対して導電層を形成させていた方法と比較して、導電層の形成工程の回数を半減化することができるため、生産効率を大きく向上させることが可能となった。しかも、同一工程で一体的に形成されるため、信頼性の高い接続効果が得られる。
【0060】
また、上記のような従来法においては、スルホールの壁面またはビアホールの内部のみに対して選択的に導電層を形成させることは困難であり、どうしても絶縁性基体上に予め形成されている導電層の上にまで回り込む形で導電層が形成されてしまう。しかし、これでは導電層の厚みが加重されて形成されることとなり、このように絶縁性基体上の導電層の厚みが厚くなると、回路を形成する加工が困難となり寸法精度そのものも悪化する。これに対して、本発明の上記形成方法によれば、導電層の厚みが加重されることがなく、もって可能な限り導電層の厚みを薄くすることが可能となり、回路を容易に形成することができるとともに寸法精度を悪化することもない。
【0061】
<導電層による回路等の形成方法>
本発明の導電層は、アンテナを含む回路を構成するものであるが、その回路形成方法としては次のような方法によることが好ましい。以下、図3および図4に基づいて説明する。
【0062】
まず、上述の様にしてスルホール5aを有する絶縁性基体2上に、第1導電層3aおよび第2導電層3bを形成する(図3(a)〜(c))。続いて、導電層3(第1導電層3aおよび第2導電層3bを含む)の全面に対して、レジスト7を塗布(ドライフィルムをラミネートする場合を含む。以下同じ)し(図3(d))、所望の回路パターンをあらわしたマスク8と重ね合わせた後、露光する(図3(e))。該図においては、マスク8の白抜きの部分が露光される態様を示している。
【0063】
次いで、現像して回路を形成しない部分9(上記で露光されなかった部分)のレジストを除去し(図3(f))、そのレジストが除去された部分の導電層をエッチングにより除去する(図3(g))。そして、エッチングされなかった導電層上に残存するレジストを剥離することにより、該導電層3による回路10が形成される(図3(h))。以上により、該導電層3は、エッチングによりアンテナを含む回路を形成することとなる。
【0064】
なお、上記においては、スルホール5aを例にとり説明したが、ビアホールの場合でも同様である。また、導電層3の全面にレジスト7を塗布しているが、この方法に代えてレジスト7を所望の回路パターンをあらわすように印刷塗布することもできる。この場合、上述のマスク8を用いた露光および現像処理は不要となる。
【0065】
一方、上記とは異なった方法によっても導電層による回路を形成することができる。すなわち、スルホール5aを有する絶縁性基体2に対して第1導電層3aを形成する(図4(a)〜(b))。続いて、この第1導電層3a上にレジスト7を塗布し(図4(c))、所望の回路パターンをあらわしたマスク8と重ね合わせた後、露光する(図4(d))。該図においては、マスク8の白抜きの部分が露光される態様を示している。
【0066】
次いで、現像して回路を形成する部分11(上記で露光されなかった部分)のレジストを除去し(図4(e))、そのレジストが除去された部分に第2導電層3bを形成する(図4(f))。そして、第2導電層3bが形成されなかった部分上に残存するレジストを剥離した後(図4(g))、そのレジストを剥離した部分の第1導電層3aをソフトエッチングすることにより、該導電層3による回路10が形成される(図4(h))。以上により、前記第1導電層上の部分をレジストによりマスクした後、該レジストによりマスクされていない部分に対して前記第2導電層を形成することにより、アンテナを含む回路を形成したことになる(以上の方法をアディティブ法と呼ぶ)。
【0067】
なお、上記においては、スルホール5aを例にとり説明したが、ビアホールの場合でも同様である。また、第1導電層3aの全面にレジスト7を塗布しているが、この方法に代えてレジスト7を所望の回路パターンをあらわすように印刷塗布することもできる。この場合、上述のマスク8を用いた露光および現像処理は不要となる。
【0068】
<接続層>
本発明の上記導電層上には、さらに接続層を形成することができる。該接続層は、集積回路(ICチップやLSI)を絶縁性基体に搭載させることを容易化する作用を有するものであり、上記導電層と集積回路を直接電気的に接続するものである。
【0069】
このような接続層は、Sn、Ni、Au、Ag、ZnおよびCrからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により構成することが好ましい。また、その厚みは0.2〜15μm、好ましくは0.5〜5μmとすることが好適である。0.2μm未満の場合には、集積回路の搭載容易化という効果が示されなくなるとともに、15μmを超えても集積回路の搭載容易化という効果に大差なく、却ってコストが高くなるため好ましくない。
【0070】
このような接続層は、無電解めっき法、電気めっき法またはクロメート法のいずれかの方法により、導電層上の全面またはバンプのように部分に、単層または複数層として形成することができる。
【0071】
<酸化防止層>
本発明の上記導電層上には、また酸化防止層を形成することができる。該酸化防止層は、導電層が酸化され導電性が示されなくなったり、絶縁性基体との密着性が不良となることを防止する作用を有するものである。
【0072】
このような酸化防止接続層は、Sn、Ni、Au、Ag、ZnおよびCrからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により構成することが好ましい。また、その厚みは0.01〜2μm、好ましくは0.05〜1μmとすることが好適である。0.01μm未満の場合には、上記のような作用が示されなくなるとともに、2μmを超えても上記作用に大差なく、却ってコストが高くなるため好ましくない。
【0073】
このような酸化防止層は、無電解めっき法、電気めっき法またはクロメート法のいずれかの方法により、導電層上の全面または部分に、単層または複数層として形成することができる。
【0074】
なお、このような酸化防止層および上記接続層は、実質的に同一の素材により構成することができるため、その厚みのみを調節することによりこれら両者を同時的かつ一体的に導電層上に形成することができる。すなわち、厚み0.01〜2μmのものを酸化防止層として導電層上の全面に形成し、そしてそのうち集積回路の搭載部分に該当する部分(バンプとなる部分)のみ、その厚みが0.2〜15μmとなる接続層として形成することができる。
【0075】
<アンテナ内蔵非接触型ICカード>
本発明のアンテナ内蔵非接触型ICカードは、上記で説明した導電性シートを用いるものであって、該導電性シートに集積回路(ICチップやLSI)を搭載し、最終的にこれらを樹脂で封止したり、合成樹脂フィルムに挟み込んだような形態とすることができるものである。
【0076】
このようなアンテナ内蔵非接触型ICカードは、たとえば各種IDカード、テレホンカード、トラフィックカード(乗車定期券とプリペイドカードの両機能を持つようなもの)、電子マネー等に利用することができる。
【0077】
<その他>
本発明の絶縁性基体には、アライメントマークを形成することができる。当該アライメントマークはスルホールやビアホールの所定の位置を決定する基準となるものであり、通常絶縁性基体の両端(スルホールの設けられていない位置)に形成するのが好適である。
【0078】
このようなアライメントマークは光学的、電子的、磁気的、目視的あるいはその他の読み取り手段によりスルホールやビアホールの所定の位置を決定できるものであればいかなるものであっても差し支えなく、またその形成方法としても特に限定されるものではない。たとえば、目視的に読み取る場合にはこのアライメントマークとして絶縁性基体の両端にこの基体を貫通させるようにしてホールを開けたものが好適である。そしてこのホール(アライメントホールと呼ぶ)はさらに好ましくは一定の間隔を持って連続的に開孔させるのが好適である。このような構成を取ることによりスルホールやビアホールの位置をさらに簡単に決定することができるようになるからである。
【0079】
このようなアライメントホールの大きさとしては、通常20μm〜3mm程度、好ましくは50μm〜2mmとするのが好適である。20μm未満では、位置決め精度は良好となる反面、高価な加工設備を要することとなり、また3mmを超えると良好な位置決め精度が得られなくなってしまう。
【0080】
このようなアライメントホールは、たとえば各種レーザ、ドリル、パンチ、プレスなどにより開孔させることが可能であり、特にその大きさが80μmよりも小さい場合には、各種レーザを用いることが好ましい。
【0081】
また、このようなアライメントホールは上記のスルホールと同様、その内壁面に導電層が形成されていても差し支えない。
【0082】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【0083】
<実施例1>
まず、絶縁性基体として、厚み50μm、幅250mm、長さ100mにスリットしたPETフィルム(商品名:エンプレット、ユニチカ(株)製)を、合成樹脂製のコアに巻き取った後、CO2レーザ加工機(三菱電機製)にセットした。そして、この加工機により、該PETフィルムの表裏両面を貫通するようにして内径100μmのスルホールと、内径1.0mmのアライメントホールをそれぞれ開孔させた。
【0084】
続いて、該PETフィルムを純水洗浄装置にセットし、2kg/cm2の水圧でシャワーリングすることにより、該PETフィルムの表裏両面の汚れを洗浄した。その後、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させた。
【0085】
次いで、このように洗浄された絶縁性基体の一端をスパッタリング装置の送出しシャフトにセットし、他端を巻取りシャフトにセットした。一方、このスパッタリング装置の4つのターゲットには、ターゲットNo.1としてNi/Cr合金(Ni/Cr=80/20)を、ターゲットNo.2〜4としてCuをそれぞれ取付けた。
【0086】
その後該スパッタリング装置のチャンバーを閉じ、真空ポンプにより真空度を1×10−4Paとした後、Ni/Cr合金を取付けたターゲットNo.1に対してはアルゴンガスの注入量100cc/分、ターゲット電流0.3A/dm2、およびCuを取付けたターゲットNo.2〜4に対してはアルゴンガスの注入量各200cc/分、ターゲット電流0.9A/dm2の条件下でこれらの金属をスパッタリングさせることにより、絶縁性基体の一方の表面上に第1導電層を形成した。その後、該スパッタリング装置の真空状態を解除した。
【0087】
続いて、上記の絶縁性基体の第1導電層が形成されていない方の表面に対して上記と同様の第1導電層が形成できるように、上記絶縁性基体の表裏を逆にして再度該スパッタリング装置にセットしなおした。そして、上記と同一の条件でスパッタリングを行なうことにより絶縁性基体のもう一方の表面に上記と同じ第1導電層を形成した。
【0088】
これにより、絶縁性基体の表裏両面とスルホールの壁面(およびアライメントホールの壁面)に対して第1導電層を直接形成することができた(図3(b)参照)。なお、図3(b)には示されていないが、第1導電層は絶縁性基体上にNi/Cr合金層がまず積層されその上にCu層が積層された構成となっている。そしてこの構成は絶縁性基体上の表裏両面とスルホールの壁面とにおいて同一の構成となっている。
【0089】
また、上記の絶縁性基体の一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットしその厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、Ni/Cr合金層が60Å、Cu層は2900Åであり、またスルホールの壁面においても同じ厚みであることが確認できた。
【0090】
続いて、数回の純水による洗浄を行なった後、表裏両面に上記のようにして第1導電層を形成した絶縁性基体を連続めっき装置にセットし、以下の条件で電気めっきを行なった。すなわち、まず7%の硫酸が充填されている酸活性化槽(30℃)に上記絶縁性基体を60秒間連続的に浸漬することにより、上記第1導電層に対して酸活性化処理を行なった。
【0091】
次いで、純水による水洗を3回繰り返した後、上記装置のめっき浴にめっき液(硫酸銅110g/l、硫酸160g/l、塩素60ppmおよびトップルチナ380H(奥野製薬工業(株)製)10cc/lからなるもの)を充填し、上記絶縁性基体を1.0m/分の移動速度で連続的に浸漬させ、液温30℃、電流密度4A/dm2の条件下で11分間電気めっきすることにより、前記第1導電層上にCuからなる第2導電層を形成した。
【0092】
これにより、絶縁性基体の表裏両面とスルホールの壁面(およびアライメントホールの壁面)に対して第1導電層が形成され、その第1導電層上に第2導電層を形成することができた(図3(c)参照)。なお、第2導電層の構成は絶縁性基体上の表裏両面とスルホールの壁面とにおいて同一の構成となっている。したがって、該導電層は第1導電層と第2導電層とを含み、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層が形成されていることになる。
【0093】
続いて、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。次いで、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させた。その後、このようにして第2導電層を形成した絶縁性基体の一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットし第2導電層の厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で10.2μmであり、スルホールの壁面では10.0μmであった。
【0094】
次いで、上記の絶縁性基体の第2導電層上の全面にレジストとしてドライフィルム(商品名:NIT215、ニチゴーモートン製)を、温度110℃、圧力2.5kg/cm2の条件下でラミネートさせたることにより、第2導電層上にレジストを形成した(図3(d))参照)。
【0095】
次いで、上記の絶縁性基体の表裏両面において所望の回路パターンをあらわしたマスクを上記のレジスト上に重ね合わせた後、平均露光機(自社製)を用いて光量120mJで露光した(図3(e)参照)。続いて、回路を形成しない部分のレジストを除去するため、現像装置を用いて炭酸ソーダ1g/l、温度30℃、スプレー圧1.5kg/cm2の条件下で現像することによりレジストを除去した(図3(f)参照)。
【0096】
次いで、レジストを除去した部分の導電層(第1導電層と第2導電層を含む)を除去するため、エッチング装置を用いて塩化第2鉄47%、温度48℃、スプレー圧2.5kg/cm2の条件下でエッチングすることにより導電層を除去した(図3(g)参照)。
【0097】
そして、上記でエッチングされていない導電層上のレジストを剥離するため、レジスト剥離装置を用いて苛性ソーダ100g/l、温度60℃、スプレー圧2.0kg/cm2の条件下でレジストを剥離することにより、本発明のアンテナ内蔵非接触型ICカード用の導電性シートを得た(図3(h)参照)。
【0098】
なお、引続き、上記の回路を形成した導電層(第2導電層)上に対して無電解Snめっき液(商品名:サブスターSn、奥野製薬工業(株)製)を用いて温度28℃で無電解めっき処理を施すことによってSnからなる酸化防止層を形成した。蛍光X線膜厚計(商品名:#3200、セイコー製)を用いてこの酸化防止層の厚みを測定したところ、酸化防止層の厚みは0.09μmであった。
【0099】
このようにして得られたアンテナ内蔵非接触型ICカード用の導電性シートは、上記導電層による回路の一部がコイル状のアンテナを構成し、また表裏両面において電気導電性には何等問題はなく信頼性の高い電気的接続性を示し、また良好な回路パターン形成性および良好な生産効率を有していた。
【0100】
<実施例2>
第1導電層を絶縁性基体の表裏両面に形成させるところまでは、実施例1と全く同様にして第1導電層を形成した絶縁性基体を得た。
【0101】
このようにして得た絶縁性基体を、100cc/lのパラジウム系触媒(商品名:アクセレータ、奥野製薬工業(株)製)の浸漬浴に室温で1分間浸漬させることにより、前記第1導電層上に対して触媒処理を施した。
【0102】
続いて、純水による水洗を5回繰り返した後、触媒処理された第1導電層上に対してスルホール用無電解銅めっき液(商品名:OPC−750無電解銅M(商品名)、奥野製薬工業(株)製)を用いて室温、pH12.9の条件下で無電解めっき処理を施すことによって銅からなる厚さ1μmの第2導電層を形成した。
【0103】
次いで、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。その後、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、絶縁性基体上に第1導電層と第2導電層とを含む導電層を形成した。
【0104】
その後、上記の実施例1と同様にして回路を形成し、また導電層上には酸化防止層を形成した。
【0105】
このようにして得られたアンテナ内蔵非接触型ICカード用の導電性シートは、信頼性の高い電気的接続性を示すとともに優れた回路パターン形成性を示し、また優れた生産効率を有していた。
【0106】
<実施例3>
まず、絶縁性基体として、厚み25μm、幅250mm、長さ100mにスリットしたPETフィルム(商品名:エンプレット、ユニチカ(株)製)を、合成樹脂製のコアに巻き取った後、YAGレーザ加工機(三菱電機製)にセットした。そして、この加工機により、該PETフィルムの表裏両面を貫通するようにして内径25μmのビアホールと、内径1.0mmのアライメントホールをそれぞれ開孔させた。
【0107】
続いて、該PETフィルムを純水洗浄装置にセットし、2kg/cm2の水圧でシャワーリングすることにより、該PETフィルムの表裏両面の汚れを洗浄した。その後、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させた。
【0108】
次いで、このように洗浄された絶縁性基体の一端をスパッタリング装置の送出しシャフトにセットし、他端を巻取りシャフトにセットした。一方、このスパッタリング装置の4つのターゲットには、ターゲットNo.1としてNi/Cr合金(Ni/Cr=80/20)を、ターゲットNo.2〜4としてCuをそれぞれ取付けた。
【0109】
その後該スパッタリング装置のチャンバーを閉じ、真空ポンプにより真空度を1×10−4Paとした後、Ni/Cr合金を取付けたターゲットNo.1に対してはアルゴンガスの注入量100cc/分、ターゲット電流0.3A/dm2、およびCuを取付けたターゲットNo.2〜4に対してはアルゴンガスの注入量各200cc/分、ターゲット電流0.9A/dm2の条件下でこれらの金属をスパッタリングさせることにより、絶縁性基体の一方の表面上に第1導電層を形成した。その後、該スパッタリング装置の真空状態を解除した。
【0110】
続いて、上記の絶縁性基体の第1導電層が形成されていない方の表面に対して上記と同様の第1導電層が形成できるように、上記絶縁性基体の表裏を逆にして再度該スパッタリング装置にセットしなおした。そして、上記と同一の条件でスパッタリングを行なうことにより絶縁性基体のもう一方の表面に上記と同じ第1導電層を形成した。
【0111】
これにより、絶縁性基体の表裏両面とビアホールの壁面(およびアライメントホールの壁面)に対して第1導電層を直接形成することができた(図4(b)参照)。なお、図4(b)には示されていないが、第1導電層は絶縁性基体上にNi/Cr合金層がまず積層されその上にCu層が積層された構成となっている。そしてこの構成は絶縁性基体上の表裏両面とビアホールの壁面とにおいて同一の構成となっている。
【0112】
また、上記の絶縁性基体の一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットしその厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、Ni/Cr合金層が50Å、Cu層は2500Åであり、またビアホールの壁面においても同じ厚みであることが確認できた。
【0113】
その後、数回の純水による洗浄を行なった後、上記の第1導電層上に所望の回路パターンを形成するようにしてレジストを印刷塗布した(図4(e)参照)。
【0114】
続いて、数回の純水による洗浄を行なった後、表裏両面に上記のようにしてレジストを印刷塗布した絶縁性基体を連続めっき装置にセットし、以下の条件で電気めっきを行なった。すなわち、まず7%の硫酸が充填されている酸活性化槽(30℃)に上記絶縁性基体を60秒間連続的に浸漬することにより、上記第1導電層に対して酸活性化処理を行なった。
【0115】
次いで、純水による水洗を3回繰り返した後、上記装置のめっき浴にめっき液(硫酸銅110g/l、硫酸160g/l、塩素60ppmおよびトップルチナ380H(奥野製薬工業(株)製)10cc/lからなるもの)を充填し、上記絶縁性基体を1.0m/分の移動速度で連続的に浸漬させ、液温30℃、電流密度4A/dm2の条件下で15分間電気めっきすることにより、前記第1導電層上のレジストが形成されていない部分にCuからなる第2導電層を形成した。
【0116】
これにより、絶縁性基体の表裏両面とビアホールの壁面(およびアライメントホールの壁面)に対して第1導電層が形成され、その第1導電層上のレジストが形成されていない部分に第2導電層を形成することができた(図4(f)参照、ただしホール部の構成が異なる)。なお、第2導電層の構成は絶縁性基体上の表裏両面とビアホールの内部とにおいて同一の構成となっている。したがって、該導電層は第1導電層と第2導電層とを含み、該絶縁性基体の表裏両面と該ビアホールの内部とにおいて同一の構成を有する導電層が形成されていることになる。
【0117】
続いて、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。次いで、高性能フィルタを通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させた。その後、このようにして第2導電層を形成した絶縁性基体の一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットし第2導電層の厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で13.5μmであり、ビアホールの内部は全て充填されており空洞部は存在しなかった。
【0118】
次いで、上記のレジストを剥離するため、レジスト剥離装置を用いて苛性ソーダ100g/l、温度60℃、スプレー圧2.0kg/cm2の条件下でレジストを剥離させた(図4(g)参照、前記同様ホール部の構成が異なる)。
【0119】
続いて、レジストを除去した部分の第1導電層を除去するため、エッチング装置を用いて過硫酸アンモニウム50g/l、温度35℃、スプレー圧1.5kg/cm2の条件下でソフトエッチングすることにより上記第1導電層を除去することにより、本発明のアンテナ内蔵非接触型ICカード用の導電性シートを得た(図4(h)参照、上記同様ホール部の構成が異なる)。
【0120】
なお、引続き、上記の回路を形成した導電層上に対して無電解Snめっき液(商品名:サブスターSn、奥野製薬工業(株)製)を用いて温度28℃で無電解めっき処理を施すことによってSnからなる酸化防止層を形成した。蛍光X線膜厚計(商品名:#3200、セイコー製)を用いてこの酸化防止層の厚みを測定したところ、酸化防止層の厚みは0.09μmであった。
【0121】
さらに引続き、上記の酸化防止層上の集積回路と接続させる部分に対して無電解Snめっき液(商品名:サブスターSn、奥野製薬工業(株)製)を用いて温度28℃で無電解めっき処理を施すことによってSnからなる接続層を形成した。蛍光X線膜厚計(商品名:#3200、セイコー製)を用いてこの接続層の厚みを測定したところ、その厚みは5μmであった。
【0122】
このようにして得られたアンテナ内蔵非接触型ICカード用の導電性シートは、上記導電層による回路の一部がコイル状のアンテナを構成し、表裏両面において電気導電性には何等問題はなく信頼性の高い電気的接続性を示し、また良好な回路パターン形成性および良好な生産効率を有していた。
【0123】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0124】
【発明の効果】
本発明のアンテナ内蔵非接触型ICカード用の導電性シートは、信頼性の高い電気的接続性を有し、かつ良好な回路パターン形成性および良好な生産効率を有するものである。また、導電層が接着剤を介さずに直接絶縁性基体上に形成されるものであるため、接着剤の使用に起因する一切の問題を解消したものである。
【図面の簡単な説明】
【図1】アンテナ内蔵非接触型ICカード用の導電性シートの概略平面図である。
【図2】上記概略平面図のII−II線の概略断面図である。
【図3】アンテナ内蔵非接触型ICカード用の導電性シートの製造工程図である。
【図4】アンテナ内蔵非接触型ICカード用の導電性シートの別の製造工程図である。
【符号の説明】
1 アンテナ内蔵非接触型ICカード用の導電性シート、2 絶縁性基体、3導電層、3a 第1導電層、3b 第2導電層、4 アンテナ、5 スルホールまたはビアホール、5a スルホール、6 集積回路、7 レジスト、8 マスク、9 回路を形成しない部分、10 回路、11 回路を形成する部分。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a conductive sheet for a non-contact type IC card with a built-in antenna and a non-contact type IC card with a built-in antenna using the conductive sheet.
[0002]
[Prior art]
In recent years, integrated circuits (IC chips and LSIs) such as microcomputers and various memories are mounted on plastic cards, and signals, power supplies, clocks, etc. are exchanged in a non-contact state with external devices via antennas. Contact IC cards are used for various purposes.
[0003]
The conductive sheet used as the base of such a non-contact IC card with a built-in antenna usually forms a conductive layer on both the front and back sides of the insulating base, and the conductive layers on both the front and back sides are electrically connected via through holes and via holes. It has the structure of connecting to. For example, as such a conductive sheet, a structure in which a conductive layer is formed on the wall surface of the through hole by a vapor deposition method, and thereby a conductive layer such as a copper foil formed on the surface of the insulating base is electrically connected. Is known (Patent Document 1).
[0004]
However, in the conductive sheet having such a configuration, since the copper foil constituting the conductive layer is bonded to the insulating substrate with an adhesive, the electrical connectivity deteriorates due to the influence of the adhesive. There is a problem that the pattern formability deteriorates.
[0005]
Further, in such a conductive sheet, the configuration of the conductive layer on the insulating substrate and the conductive layer in the through hole is completely different and lacks in unity, so that reliable electrical connection could not be guaranteed. . Moreover, since these both conductive layers are manufactured through completely independent forming steps, the production efficiency is deteriorated.
[0006]
Furthermore, since it is difficult to efficiently form a thick conductive layer by the vapor deposition method as described above, the thickness of the conductive layer is inevitably reduced, and also from this point, a reliable electrical connection is guaranteed. I couldn't.
[0007]
On the other hand, in order to increase the reliability of the electrical connection, on the other hand, the conductive layer is further thickened by electroplating on the conductive layer by vapor deposition in the through hole or on the underlying layer by electroless plating or carbon treatment. Attempts have been made to form layers. That is, by first forming a conductive layer by bonding copper foil or the like on both the front and back sides of an insulating substrate with an adhesive, and then opening the holes by known punching such as punching, drilling, pressing, or laser. A through hole is formed so as to penetrate both the insulating substrate and the conductive layer. After that, a method of forming a conductive layer, an electroless plating method or a base layer by a carbon treatment method by an evaporation method, and further laminating a conductive layer on the wall surface of the through hole by an electroplating method has been attempted.
[0008]
However, in this method as well, since copper foil or the like is bonded to the insulating substrate via an adhesive, the same problem as described above occurs, and the conductive layers (copper foil and the like) on both the front and back surfaces of the insulating substrate and the through holes Since the configuration of the conductive layer (plating layer or the like) is completely different and lacks in unity, reliable electrical connection could not be guaranteed. In addition, since both the conductive layers are manufactured through completely independent manufacturing processes as described above, the production efficiency is deteriorated.
[0009]
On the other hand, a conductive sheet in which an aluminum foil is bonded instead of a copper foil bonded to an insulating substrate as a conductive layer is also known, but the same adhesive as described above is used for the bonding. In this case, the same problems as described above were observed. Furthermore, the aluminum foil present on the front and back of the insulating substrate is electrically connected by caulking or ultrasonic fusion, but the reliability of the aluminum foil itself is covered by the fact that the surface of the aluminum foil is covered with oxide. A highly efficient electrical connection effect could not be obtained.
[0010]
[Patent Document 1]
JP-A-4-286394
[0011]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described present situation, and the object of the present invention is to have highly reliable electrical connectivity, good circuit pattern formation, and good production efficiency. Another object is to provide a conductive sheet for a non-contact type IC card with a built-in antenna and a non-contact type IC card with a built-in antenna using the same.
[0012]
[Means for Solving the Problems]
The conductive sheet for a non-contact IC card with a built-in antenna of the present invention has conductive layers formed on both front and back surfaces of an insulating substrate, and the conductive layers on both surfaces are opened so as to penetrate the insulating substrate. A conductive sheet electrically connected to each other through a through hole or a via hole, wherein the conductive layer is formed directly on the insulating substrate, and the wall surface of the through hole or the inside of the via hole And the both sides of the insulating substrate have the same configuration, and the conductive layer constitutes a circuit including an antenna.
[0013]
The conductive layer is preferably formed in the same process on the wall surface of the through hole or the inside of the via hole and on both the front and back surfaces of the insulating substrate, and a circuit including an antenna can be formed by etching. it can.
[0014]
The conductive layer may include a first conductive layer formed by a sputtering method or an evaporation method and a second conductive layer formed by an electroless plating method or an electroplating method.
[0015]
Further, after a portion on the first conductive layer is masked with a resist, the second conductive layer is formed on a portion not masked with the resist, whereby a circuit including an antenna can be formed.
[0016]
Further, a connection layer having a thickness of 0.2 to 15 μm is formed on the surface of the conductive layer by at least one metal selected from the group consisting of Sn, Ni, Au, Ag, Zn, and Cr, or an alloy containing at least one metal. Can be formed.
[0017]
Further, the surface of the conductive layer is prevented from being oxidized with a thickness of 0.01 to 2 μm by at least one metal selected from the group consisting of Sn, Ni, Au, Ag, Zn and Cr or an alloy containing at least one metal. A layer can be formed.
[0018]
The non-contact IC card with a built-in antenna of the present invention uses the conductive sheet for the non-contact IC card with a built-in antenna.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
<Conductive sheet for non-contact IC card with built-in antenna>
The conductive sheet for a non-contact IC card with a built-in antenna of the present invention has conductive layers formed on both front and back surfaces of an insulating substrate, and the conductive layers on both surfaces are opened so as to penetrate the insulating substrate. A basic configuration is a configuration in which they are electrically connected to each other through through holes or via holes.
[0020]
More specifically, as shown in FIGS. 1 and 2, the
[0021]
Here, the antenna is mainly in the form of a coil (spiral), and has the function of receiving and supplying signals, power supplies, clocks and the like in a non-contact state with respect to external devices. Hereinafter, each configuration of the conductive sheet for the non-contact IC card with a built-in antenna according to the present invention will be described in more detail. In the description of the present application using the drawings, the same reference numerals given in the drawings represent the same or corresponding portions.
[0022]
<Insulating substrate>
As the insulating base used as the base of the conductive sheet for the non-contact type IC card with a built-in antenna of the present invention, any conventionally known base that can be used for this kind of application is used without any limitation. be able to. In particular, a film having a thin thickness is preferable. This is because it is suitable for forming a conductive layer described later, and can be processed as a long continuous material such as a roll, thereby improving production efficiency.
[0023]
Examples of such an insulating substrate include, for example, polyesters such as polyimide, aramid, and PET, polysulfone, polyetherimide, polyphenylene oxide, PEN, liquid crystal polymer, glass fiber reinforced epoxy resin, phenol resin, and acrylic resin. A film can be mentioned. Among these, it is particularly preferable to use a film made of polyimide, PET, or glass fiber reinforced epoxy resin that has excellent flexibility and high performance.
[0024]
In addition, the film here has a thickness of 4 to 150 μm, preferably about 25 to 50 μm. If it is less than 4 μm, the strength may be weak and it may not be able to withstand processing, and if it exceeds 150 μm, it may not be flexible and cannot be handled. This is because it may hinder the formation of the conductive layer.
[0025]
In addition, the shape of the insulating substrate is particularly suitable for the shape of the insulating substrate as described above. However, if the shape is a film shape, even if it is in the form of a single wafer, it is a long continuous shape like a roll. It may be in the form. In the present invention, it is particularly preferable to use a long continuous material such as a roll from the viewpoint of processing efficiency in production.
[0026]
<Through hole>
The through-hole in the present invention is a small hole provided so as to physically penetrate the front and back of the insulating substrate, and the conductive material described later is formed on both the front and back surfaces of the insulating substrate through the through-hole. The layers will be electrically connected to each other.
[0027]
In the present invention, it is preferable to form a conductive layer, which will be described later, after forming this through hole on the insulating substrate. As a result, the conductive layers on both sides of the insulating substrate and the conductive layer in the through hole can be integrally formed, which can contribute to the improvement of production efficiency and guarantee a highly reliable electrical connection. can do.
[0028]
The shape of such a through hole is not particularly limited as long as it penetrates the front and back of the insulating substrate. For example, the cross-sectional shape thereof can be circular or polygonal. When the shape is circular, the inner diameter is 5 μm to 3 mm, preferably 25 to 300 μm. When the inner diameter is less than 5 μm, it is difficult to open the hole and the processing cost is increased, and when it exceeds 3 mm, the area of the through hole on the entire surface of the insulating substrate becomes too large to secure an effective circuit space.
[0029]
Further, the hole density (number) of such through holes is not particularly limited, but is usually 100 cm. 2 The number is 10 to 10 million per unit, more generally 100 to 500,000, and more generally 100 to 100,000. If the number is less than 10, the substantial function of electrically connecting the conductive layers on the front and back of the conductive sheet through the through hole is not shown, and if the number exceeds 10 million, the strength of the insulating substrate can be maintained for processing. It is not preferable because the accuracy is lost.
[0030]
Such a through hole can be formed by any method without particular limitation as long as it is a conventionally known opening method (drilling method). For example, CO 2 Opening is performed by penetrating the insulating substrate by various opening means such as various lasers such as lasers, drills, punches and presses. In particular, when the through hole has an inner diameter of less than 80 μm, it is preferable to open the holes with various lasers.
[0031]
<Beer Hall>
The via hole in the present invention is a small hole provided so as to physically penetrate the front and back surfaces of the insulating substrate, and the conductive material described later is formed on both the front and back surfaces of the insulating substrate through the via hole. The layers will be electrically connected to each other. In this way, the via hole has the same function as the through hole. However, the via hole has a form in which a conductive layer is formed only on the wall surface and a hollow portion remains in the central portion. Is different in that the inside of the hole is completely filled with a conductive layer and does not have a hollow portion.
[0032]
Whether the conductive layers on the front and back surfaces of the insulating substrate are electrically connected via through holes or via holes is determined depending on the shape of the circuit pattern including the antenna, the size of the integrated circuit, etc. These two can be formed singly or in combination.
[0033]
In the present invention, it is preferable to form a conductive layer described later after forming the via hole in the insulating substrate. As a result, the conductive layers on both sides of the insulating substrate and the conductive layers filled in the via holes can be integrally formed, which can contribute to improvement of production efficiency and highly reliable electrical Connection can be guaranteed.
[0034]
The shape of such a via hole is not particularly limited as long as it penetrates the front and back surfaces of the insulating substrate. For example, the cross-sectional shape can be circular or polygonal. When the shape is circular, the inner diameter is 5 to 100 μm, preferably 10 to 25 μm. When the inner diameter is less than 5 μm, it is difficult to open the hole and the processing cost is increased, and when it exceeds 100 μm, it takes a long time to fill the inside of the hole with the conductive layer, thereby deteriorating the production efficiency.
[0035]
Further, the opening density (number) of such via holes is not particularly limited, but is usually 100 cm. 2 The number is 10 to 10 million per unit, more generally 100 to 500,000, and more generally 100 to 100,000. If the number is less than 10, the substantial function of electrically connecting the conductive layers on the front and back sides of the conductive sheet through via holes is not shown, and if the number exceeds 10 million, the strength of the insulating substrate can be maintained for processing. It is not preferable because the accuracy is lost.
[0036]
Such a via hole can be opened by any method without particular limitation as long as it is a conventionally known opening method (drilling method). For example, CO 2 A hole is formed by penetrating the insulating substrate by various lasers such as a laser, a YAG laser, and an excimer laser.
[0037]
<Conductive layer>
The conductive layer of the present invention is formed on both the front and back surfaces of the insulating substrate, is also formed on the wall surface of the through hole, and is formed so as to fill the inside of the via hole. Such a conductive layer is formed directly on the insulating substrate, and is formed so as to have the same configuration on the wall surface of the through hole or the inside of the via hole and on both the front and back surfaces of the insulating substrate.
[0038]
Here, that the conductive layer is directly formed on the insulating substrate means that the conductive layer is formed so as to be in direct contact with the insulating substrate without using an adhesive or the like, and only the front and back surfaces of the insulating substrate are formed. Instead, the through holes and via holes are formed so as to be in direct contact with the insulating substrate. As a result, the inventors have successfully solved various problems that have been caused by the use of conventional adhesives.
[0039]
The conductive layers on both the front and back surfaces of such an insulating substrate are electrically connected to each other through a through hole or a via hole. Means that the conductive layers formed on both the front and back surfaces of the insulating base are electrically connected by the conductive layers having the same configuration formed on the wall surface of the through hole. In addition, being electrically connected through a via hole means that the conductive layers formed on both the front and back surfaces of the insulating base are electrically connected by a conductive layer having the same configuration filled in the via hole. It means that In this way, a highly reliable electrical connection is possible because the conductive layer on the wall surface of the through hole or the conductive layer filled in the via hole and the conductive layer on both the front and back surfaces of the insulating substrate have the same configuration. It becomes.
[0040]
The composition of such a conductive layer is not particularly limited as long as it has an electrical conductivity effect, but it is from the group consisting of Cu, Ni, Cr, Ag, Au, Zn, Ti, Pd, Sn, and Co. It is preferably composed of at least one selected metal or an alloy containing at least one of the above metals, and can be formed as a single layer and formed by laminating a plurality of layers having the same composition or different compositions. You can also
[0041]
That the conductive layer has the same configuration in the wall surface of the through hole or the via hole and both the front and back surfaces of the insulating substrate means that the stacked state is the same, and the thickness of the layer is not necessarily the same. But it doesn't mean that they are the same.
[0042]
The conductive layer constitutes a circuit including an antenna, and the antenna is built in the non-contact type IC card. As a method for forming a circuit including such an antenna, an etching method or an additive method described later is preferably used.
[0043]
Moreover, it is preferable that the said conductive layer is formed in the same process in the wall surface of the said through hole or the inside of the said via hole, and the front and back both surfaces of the said insulating base | substrate. Note that a method of forming in the same process will be described later.
[0044]
Such a conductive layer can include a first conductive layer formed by a sputtering method or an evaporation method and a second conductive layer formed by an electroless plating method or an electroplating method. In the present invention, each of the first conductive layer and the second conductive layer may be laminated as a single layer or a plurality of layers to constitute a conductive layer.
[0045]
<First conductive layer>
The first conductive layer of the present invention is formed directly on the insulating substrate, and is preferably a metal or an alloy containing at least one of the above metals, more preferably Cu, Ni, Cr, Co, Ti or At least one metal selected from Zn or an alloy containing at least one metal can be formed by sputtering or vapor deposition. This first conductive layer has a function as a so-called underlayer for forming a second conductive layer to be described later, and has a function of improving the adhesion of the second conductive layer to the insulating substrate. .
[0046]
Such a first conductive layer is preferably formed with a thickness of 500 to 5000 mm, preferably 1000 to 3000 mm. If it is less than 500 mm, the effect of improving the adhesion of the second conductive layer, which will be described later, cannot be sufficiently exhibited, and if it exceeds 5000 mm, the adhesion of the second conductive layer is not greatly different, and it is disadvantageous in terms of cost.
[0047]
Such a first conductive layer can be formed by laminating one layer (single layer) or two or more layers (multiple layers) as described above. When two or more layers are laminated, the first conductive layer has the above thickness as a whole. It can be.
[0048]
When two or more layers of the first conductive layer are laminated, a metal such as Ni, Cr, Ti or an alloy containing the metal is first laminated on the insulating substrate, and a metal such as Cu or the metal is laminated thereon. It is preferable to laminate an alloy containing A metal such as Cu is advantageous for use in such applications because it has good electrical characteristics, is excellent in adhesion to the second conductive layer, and is relatively inexpensive. In addition, there is a problem that the electrical characteristics are impaired. Therefore, in order to solve this problem of oxidation, a metal having oxidation resistance, for example, a metal such as Ni, Cr, Ti, etc., is formed under such a metal layer such as Cu (that is, between the insulating base). If the layer is formed, it is possible to prevent deterioration of the adhesion force over time due to oxidation.
[0049]
Such a layer made of a metal having oxidation resistance has a thickness of 10 to 200 mm, preferably 30 to 70 mm. If the thickness is less than 10 mm, the oxidation resistance may not be sufficient, and if it exceeds 200 mm, etching may be difficult when forming a circuit pattern.
[0050]
<Second conductive layer>
The second conductive layer of the present invention is formed on the first conductive layer, and is at least one selected from the metals shown above or an alloy containing at least one of the metals, more preferably Cu, Ag or Zn. This metal or an alloy containing at least one of the metals is applied by an electroless plating method or an electroplating method. By forming the second conductive layer to be thicker than the first conductive layer, the second conductive layer mainly has an effect of imparting electrical conductivity and contributes to conduction of a circuit including the antenna. In addition, since the second conductive layer exhibits electrical conductivity, if it is disposed so as to face both the front and back surfaces of the insulating substrate, it can also function as a capacitor.
[0051]
Such a second conductive layer is preferably formed with a thickness of 1 to 100 μm, preferably 5 to 40 μm. If the thickness is less than 1 μm, there is a problem that sufficient electric conductivity cannot be obtained and the electric resistance becomes too large, and if it exceeds 100 μm, there is no great difference in electric conductivity, which is disadvantageous in cost.
[0052]
Such a second conductive layer can be formed by laminating one layer (single layer) or two or more layers (multiple layers) as described above. When two or more layers are laminated, the second conductive layer has the above thickness as a whole. It can be.
[0053]
The second conductive layer is preferably formed by employing an electroplating method when formed to be relatively thick, and is formed by employing an electroless plating method when formed to be relatively thin. It is preferable.
[0054]
<Method for forming conductive layer>
The conductive layer of the present invention is formed in the same process on both the front and back surfaces of the insulating substrate and the wall surface of the through hole or the inside of the via hole after through holes or via holes are formed in the insulating substrate. It is preferable. As a result, it is possible to integrally form the conductive layers on both sides of the insulating substrate and the wall surface in the through hole or the conductive layer in the via hole, which can contribute to improvement of production efficiency and reliability. High electrical connection can be guaranteed. It also contributes to improvement of dimensional accuracy.
[0055]
Here, the conductive layer is formed in the same process means that the conductive layer is formed simultaneously and integrally on both the front and back surfaces of the insulating substrate and the wall surface of the through hole or the inside of the via hole. I mean.
[0056]
That is, for example, when the conductive layer includes a first conductive layer and a second conductive layer, the first conductive layer is first sputtered onto both the front and back surfaces of the insulating substrate and the wall surface of the through hole or the inside of the via hole. Alternatively, when the second conductive layer is formed simultaneously and integrally by vapor deposition, and then the second conductive layer is formed simultaneously and integrally on the first conductive layer by electroless plating or electroplating. Is included. When the inside of the via hole is filled with the conductive layer simultaneously and integrally with both the front and back surfaces of the insulating substrate, the first conductive layer is mainly formed on the wall surface of the via hole and formed on the first conductive layer. The inside of the hole is filled with the second conductive layer, and the cavity is filled.
[0057]
As described above, when the conductive layer includes the first conductive layer and the second conductive layer, or when each layer is stacked in plural layers, as long as each layer is formed simultaneously and integrally as described above. The conductive layer is formed in the same process.
[0058]
In the case where the conductive layer is formed by sputtering or vapor deposition, and the front and back surfaces of the insulating substrate cannot be processed at a time due to the characteristics of the processing apparatus, etc., each of the front and back surfaces is performed twice. Even if the conductive layer is formed by the above operation, the conductive layers on both the front and back surfaces and the conductive layer inside the through-hole wall or the via hole are formed in the same process. In this case, it is considered that the wall of the through hole or the conductive layer inside the via hole is formed up to the middle height (depth) of the hole by each of these two operations. Thus, it is considered that the conductive layer is formed on the entire wall surface of the through hole or the inside of the via hole. Further, even if the conductive layer is weightedly stacked in the middle height (depth) portion of the hole, the configuration of the portion is the same as the configuration of the conductive layer on the surface portion of the insulating substrate. Shall be deemed.
[0059]
By forming the conductive layer in the same process in this manner, conventionally, after first forming the conductive layer on both the front and back surfaces of the insulating substrate, a through hole or a via hole is opened, and then the wall surface of the through hole or the inside of the via hole is again formed. Compared with the method in which the conductive layer is formed, the number of steps of forming the conductive layer can be halved, so that the production efficiency can be greatly improved. And since it forms integrally in the same process, a highly reliable connection effect is acquired.
[0060]
Further, in the conventional method as described above, it is difficult to selectively form the conductive layer only on the wall surface of the through hole or the inside of the via hole, and the conductive layer formed on the insulating substrate is inevitably formed. The conductive layer is formed so as to wrap around to the top. However, in this case, the thickness of the conductive layer is formed by weighting, and when the thickness of the conductive layer on the insulating substrate is increased as described above, it is difficult to form a circuit and the dimensional accuracy itself deteriorates. On the other hand, according to the above-described formation method of the present invention, the thickness of the conductive layer is not weighted, and thus the thickness of the conductive layer can be reduced as much as possible, thereby easily forming a circuit. And dimensional accuracy is not deteriorated.
[0061]
<Method for forming a circuit or the like using a conductive layer>
The conductive layer of the present invention constitutes a circuit including an antenna, and the circuit forming method is preferably according to the following method. Hereinafter, description will be given based on FIG. 3 and FIG.
[0062]
First, the first
[0063]
Next, the resist is removed from the
[0064]
In the above description, the through
[0065]
On the other hand, a circuit using a conductive layer can be formed by a method different from the above. That is, the first
[0066]
Next, development is performed to remove the resist in the portion 11 (the portion not exposed above) that forms the circuit (FIG. 4E), and the second
[0067]
In the above description, the through
[0068]
<Connection layer>
A connection layer can be further formed on the conductive layer of the present invention. The connection layer has an effect of facilitating mounting of an integrated circuit (IC chip or LSI) on an insulating substrate, and directly connects the conductive layer and the integrated circuit.
[0069]
Such a connection layer is preferably composed of at least one metal selected from the group consisting of Sn, Ni, Au, Ag, Zn and Cr, or an alloy containing at least one of the above metals. Moreover, the thickness is 0.2-15 micrometers, Preferably it is 0.5-5 micrometers. If the thickness is less than 0.2 μm, the effect of facilitating the mounting of the integrated circuit is not shown, and if it exceeds 15 μm, the effect of facilitating the mounting of the integrated circuit is not greatly different, and the cost increases.
[0070]
Such a connection layer can be formed as a single layer or a plurality of layers on the entire surface of the conductive layer or a portion like a bump by any one of an electroless plating method, an electroplating method, and a chromate method.
[0071]
<Antioxidation layer>
An antioxidant layer can also be formed on the conductive layer of the present invention. The anti-oxidation layer has a function of preventing the conductive layer from being oxidized so that the conductivity is not exhibited, or the adhesion with the insulating substrate is deteriorated.
[0072]
Such an antioxidant connection layer is preferably composed of at least one metal selected from the group consisting of Sn, Ni, Au, Ag, Zn and Cr, or an alloy containing at least one of the above metals. Moreover, the thickness is 0.01-2 micrometers, Preferably it is 0.05-1 micrometer. When the thickness is less than 0.01 μm, the above-described effects are not exhibited, and when the thickness exceeds 2 μm, the above-described effects are not significantly different, and the cost increases.
[0073]
Such an antioxidant layer can be formed as a single layer or a plurality of layers on the entire surface or part of the conductive layer by any one of electroless plating, electroplating, or chromate.
[0074]
In addition, since such an antioxidant layer and the connection layer can be made of substantially the same material, both of them are formed on the conductive layer simultaneously and integrally by adjusting only the thickness thereof. can do. That is, a layer having a thickness of 0.01 to 2 μm is formed on the entire surface of the conductive layer as an anti-oxidation layer, and only a portion corresponding to the mounting portion of the integrated circuit (a portion serving as a bump) has a thickness of 0.2 to It can be formed as a connection layer having a thickness of 15 μm.
[0075]
<Non-contact IC card with built-in antenna>
The non-contact IC card with a built-in antenna of the present invention uses the conductive sheet described above, and an integrated circuit (IC chip or LSI) is mounted on the conductive sheet, and finally these are made of resin. It can be made into a form that is sealed or sandwiched between synthetic resin films.
[0076]
Such a contactless IC card with a built-in antenna can be used for various ID cards, telephone cards, traffic cards (having both functions of boarding pass and prepaid card), electronic money, and the like.
[0077]
<Others>
An alignment mark can be formed on the insulating substrate of the present invention. The alignment mark serves as a reference for determining a predetermined position of the through hole or the via hole, and is usually preferably formed at both ends (positions where no through hole is provided) of the insulating substrate.
[0078]
Any alignment mark may be used as long as it can determine a predetermined position of a through hole or a via hole by optical, electronic, magnetic, visual, or other reading means. However, it is not particularly limited. For example, in the case of visual reading, it is preferable that the alignment mark has a hole opened through both ends of the insulating substrate. The holes (referred to as alignment holes) are more preferably opened continuously with a constant interval. This is because the positions of through holes and via holes can be determined more easily by adopting such a configuration.
[0079]
The size of such an alignment hole is usually about 20 μm to 3 mm, preferably 50 μm to 2 mm. If it is less than 20 μm, the positioning accuracy is good, but expensive processing equipment is required. If it exceeds 3 mm, good positioning accuracy cannot be obtained.
[0080]
Such an alignment hole can be opened by, for example, various lasers, drills, punches, presses, and the like. In particular, when the size is smaller than 80 μm, it is preferable to use various lasers.
[0081]
Further, such an alignment hole may have a conductive layer formed on its inner wall surface, similar to the above-mentioned through hole.
[0082]
【Example】
EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.
[0083]
<Example 1>
First, as an insulating substrate, a PET film (trade name: Emplet, manufactured by Unitika Co., Ltd.) slit to a thickness of 50 μm, a width of 250 mm, and a length of 100 m is wound around a synthetic resin core, and then CO 2 It was set on a laser processing machine (Mitsubishi Electric). Then, with this processing machine, a through hole having an inner diameter of 100 μm and an alignment hole having an inner diameter of 1.0 mm were opened so as to penetrate both the front and back surfaces of the PET film.
[0084]
Subsequently, the PET film was set in a pure water cleaning apparatus, and 2 kg / cm. 2 The surface of the PET film was cleaned on both sides by showering at a water pressure of. Then, it drained with the dry air of 105 degreeC which passed the high performance filter (The magnitude | size of the aperture part of a filter is 0.5 micrometer or less), and made it fully dry.
[0085]
Next, one end of the insulating substrate cleaned in this way was set on the delivery shaft of the sputtering apparatus, and the other end was set on the winding shaft. On the other hand, the target No. 1 and Ni / Cr alloy (Ni / Cr = 80/20). Cu was attached as 2-4, respectively.
[0086]
Then, the chamber of the sputtering apparatus is closed, and the degree of vacuum is set to 1 × 10 using a vacuum pump. -4 After setting to Pa, the target No. with the Ni / Cr alloy attached was set. 1, the argon gas injection rate is 100 cc / min, and the target current is 0.3 A / dm. 2 , And a target No. attached with Cu. For 2-4, argon gas injection rate 200cc / min each, target current 0.9A / dm 2 The first conductive layer was formed on one surface of the insulating substrate by sputtering these metals under the conditions described above. Thereafter, the vacuum state of the sputtering apparatus was released.
[0087]
Subsequently, the insulating base is turned upside down again so that a first conductive layer similar to the above can be formed on the surface of the insulating base on which the first conductive layer is not formed. It was set in the sputtering apparatus again. Then, the same first conductive layer as described above was formed on the other surface of the insulating substrate by performing sputtering under the same conditions as described above.
[0088]
As a result, the first conductive layer could be directly formed on both the front and back surfaces of the insulating substrate and the wall surface of the through hole (and the wall surface of the alignment hole) (see FIG. 3B). Although not shown in FIG. 3B, the first conductive layer has a structure in which a Ni / Cr alloy layer is first laminated on an insulating substrate and a Cu layer is laminated thereon. And this structure is the same structure in the front and back both surfaces on an insulating base | substrate, and the wall surface of a through hole.
[0089]
In addition, sampling was performed at points 10 m, 50 m, and 90 m from one end of the insulating base, and the cross-section was cut using a FIB apparatus and the thickness thereof was measured. Thus, it was confirmed that the Ni / Cr alloy layer was 60 mm, the Cu layer was 2900 mm, and the wall thickness of the through hole was the same.
[0090]
Subsequently, after washing with pure water several times, the insulating substrate having the first conductive layer formed on both the front and back surfaces as described above was set in a continuous plating apparatus and electroplated under the following conditions. . That is, first, the first conductive layer is subjected to an acid activation treatment by continuously immersing the insulating substrate in an acid activation tank (30 ° C.) filled with 7% sulfuric acid for 60 seconds. It was.
[0091]
Subsequently, washing with pure water was repeated three times, and then the plating solution (copper sulfate 110 g / l, sulfuric acid 160 g / l, chlorine 60 ppm and Top Lucina 380H (Okuno Pharmaceutical Co., Ltd.) 10 cc / l was added to the plating bath of the above apparatus. And the above-mentioned insulating substrate is continuously dipped at a moving speed of 1.0 m / min, a liquid temperature of 30 ° C., and a current density of 4 A / dm. 2 A second conductive layer made of Cu was formed on the first conductive layer by electroplating for 11 minutes under the above conditions.
[0092]
Thereby, the first conductive layer was formed on both the front and back surfaces of the insulating base and the wall surface of the through hole (and the wall surface of the alignment hole), and the second conductive layer could be formed on the first conductive layer ( (See FIG. 3 (c)). The second conductive layer has the same configuration on both the front and back surfaces of the insulating substrate and the wall surface of the through hole. Therefore, the conductive layer includes the first conductive layer and the second conductive layer, and the conductive layer having the same configuration is formed on both the front and back surfaces of the insulating base and the wall surface of the through hole.
[0093]
Subsequently, the insulating substrate on which the second conductive layer was thus formed was repeatedly washed with pure water five times. Next, draining was performed with 105 ° C. dry air that passed through a high-performance filter (the aperture size of the filter was 0.5 μm or less), and the film was sufficiently dried. Thereafter, sampling is performed at points 10 m, 50 m, and 90 m from one end of the insulating substrate on which the second conductive layer is formed in this way, and the cross section is cut using a FIB apparatus to measure the thickness of the second conductive layer. As a result, it was 10.2 μm on both the front and back surfaces of the insulating substrate at each point, and 10.0 μm on the wall surface of the through hole.
[0094]
Next, a dry film (trade name: NIT215, manufactured by Nichigo Morton) is applied as a resist over the entire surface of the second conductive layer of the insulating base, at a temperature of 110 ° C. and a pressure of 2.5 kg / cm. 2 By laminating under the above conditions, a resist was formed on the second conductive layer (see FIG. 3D).
[0095]
Next, a mask showing a desired circuit pattern on both the front and back surfaces of the insulating substrate was overlaid on the resist, and then exposed with a light amount of 120 mJ using an average exposure machine (manufactured in-house) (FIG. 3 (e )reference). Subsequently, in order to remove the resist in the portion where the circuit is not formed, sodium carbonate 1 g / l, temperature 30 ° C., spray pressure 1.5 kg / cm using a developing device. 2 The resist was removed by developing under the conditions (see FIG. 3F).
[0096]
Next, in order to remove the conductive layer (including the first conductive layer and the second conductive layer) from which the resist has been removed,
[0097]
Then, in order to remove the resist on the conductive layer which has not been etched, caustic soda 100 g / l, temperature 60 ° C., spray pressure 2.0 kg / cm using a resist peeling apparatus. 2 By stripping the resist under the above conditions, a conductive sheet for a non-contact type IC card with a built-in antenna of the present invention was obtained (see FIG. 3 (h)).
[0098]
In addition, the electroless Sn plating solution (trade name: Substar Sn, manufactured by Okuno Pharmaceutical Co., Ltd.) is used on the conductive layer (second conductive layer) on which the above circuit is formed at a temperature of 28 ° C. An anti-oxidation layer made of Sn was formed by performing electroless plating. When the thickness of the antioxidant layer was measured using a fluorescent X-ray film thickness meter (trade name: # 3200, manufactured by Seiko), the thickness of the antioxidant layer was 0.09 μm.
[0099]
The conductive sheet for the non-contact type IC card with a built-in antenna thus obtained has a part of the circuit formed by the conductive layer as a coiled antenna, and there is no problem with the electrical conductivity on both the front and back sides. In addition, it showed highly reliable electrical connectivity, good circuit pattern formability and good production efficiency.
[0100]
<Example 2>
The insulating base on which the first conductive layer was formed was obtained in the same manner as in Example 1 until the first conductive layer was formed on both the front and back surfaces of the insulating base.
[0101]
The insulating substrate thus obtained is immersed in an immersion bath of a 100 cc / l palladium catalyst (trade name: Accelerator, manufactured by Okuno Pharmaceutical Co., Ltd.) for 1 minute at room temperature, thereby the first conductive layer. Catalyst treatment was applied to the top.
[0102]
Subsequently, after washing with pure water five times, the electroless copper plating solution for through-holes (trade name: OPC-750 electroless copper M (trade name), Okuno on the first conductive layer treated with the catalyst. A second conductive layer made of copper and having a thickness of 1 μm was formed by performing electroless plating treatment at room temperature and pH 12.9 using a pharmaceutical industry).
[0103]
Next, the insulating substrate on which the second conductive layer was formed in this manner was repeatedly washed with pure water five times. Thereafter, the first conductive layer and the first conductive layer are formed on the insulating substrate by draining with 105 ° C. dry air that has passed through a high-performance filter (the aperture size of the filter is 0.5 μm or less) and sufficiently drying. A conductive layer including the second conductive layer was formed.
[0104]
Thereafter, a circuit was formed in the same manner as in Example 1, and an antioxidant layer was formed on the conductive layer.
[0105]
The conductive sheet for the non-contact IC card with a built-in antenna thus obtained exhibits highly reliable electrical connectivity, excellent circuit pattern formability, and excellent production efficiency. It was.
[0106]
<Example 3>
First, as an insulating substrate, a PET film (trade name: Emplet, manufactured by Unitika Co., Ltd.) slit to a thickness of 25 μm, a width of 250 mm, and a length of 100 m is wound around a synthetic resin core, and then a YAG laser processing machine. (Mitsubishi Electric). And with this processing machine, a via hole with an inner diameter of 25 μm and an alignment hole with an inner diameter of 1.0 mm were respectively opened so as to penetrate both the front and back surfaces of the PET film.
[0107]
Subsequently, the PET film was set in a pure water cleaning apparatus, and 2 kg / cm. 2 The surface of the PET film was cleaned on both sides by showering at a water pressure of. Then, it drained with the dry air of 105 degreeC which passed the high performance filter (The magnitude | size of the aperture part of a filter is 0.5 micrometer or less), and made it fully dry.
[0108]
Next, one end of the insulating substrate cleaned in this way was set on the delivery shaft of the sputtering apparatus, and the other end was set on the winding shaft. On the other hand, the target No. 1 and Ni / Cr alloy (Ni / Cr = 80/20). Cu was attached as 2-4, respectively.
[0109]
Then, the chamber of the sputtering apparatus is closed, and the degree of vacuum is set to 1 × 10 using a vacuum pump. -4 After setting to Pa, the target No. with the Ni / Cr alloy attached was set. 1, the argon gas injection rate is 100 cc / min, and the target current is 0.3 A / dm. 2 , And a target No. attached with Cu. For 2-4, argon gas injection rate 200cc / min each, target current 0.9A / dm 2 The first conductive layer was formed on one surface of the insulating substrate by sputtering these metals under the conditions described above. Thereafter, the vacuum state of the sputtering apparatus was released.
[0110]
Subsequently, the insulating base is turned upside down again so that a first conductive layer similar to the above can be formed on the surface of the insulating base on which the first conductive layer is not formed. It was set in the sputtering apparatus again. Then, the same first conductive layer as described above was formed on the other surface of the insulating substrate by performing sputtering under the same conditions as described above.
[0111]
As a result, the first conductive layer could be directly formed on both the front and back surfaces of the insulating substrate and the wall surface of the via hole (and the wall surface of the alignment hole) (see FIG. 4B). Although not shown in FIG. 4B, the first conductive layer has a configuration in which a Ni / Cr alloy layer is first laminated on an insulating substrate and a Cu layer is laminated thereon. And this structure is the same structure in the front and back both surfaces on an insulating base | substrate, and the wall surface of a via hole.
[0112]
In addition, sampling was performed at points 10 m, 50 m, and 90 m from one end of the insulating base, and the cross-section was cut using a FIB apparatus and the thickness thereof was measured. Thus, the Ni / Cr alloy layer was 50 mm, the Cu layer was 2500 mm, and the wall thickness of the via hole was confirmed to be the same thickness.
[0113]
Thereafter, after cleaning with pure water several times, a resist was printed and applied so as to form a desired circuit pattern on the first conductive layer (see FIG. 4E).
[0114]
Subsequently, after cleaning with pure water several times, the insulating substrate on which the resist was printed and applied on both the front and back surfaces was set in a continuous plating apparatus, and electroplating was performed under the following conditions. That is, first, the first conductive layer is subjected to an acid activation treatment by continuously immersing the insulating substrate in an acid activation tank (30 ° C.) filled with 7% sulfuric acid for 60 seconds. It was.
[0115]
Subsequently, washing with pure water was repeated three times, and then the plating solution (copper sulfate 110 g / l, sulfuric acid 160 g / l, chlorine 60 ppm and Top Lucina 380H (Okuno Pharmaceutical Co., Ltd.) 10 cc / l was added to the plating bath of the above apparatus. And the above-mentioned insulating substrate is continuously dipped at a moving speed of 1.0 m / min, a liquid temperature of 30 ° C., and a current density of 4 A / dm. 2 The second conductive layer made of Cu was formed on the portion where the resist on the first conductive layer was not formed by electroplating for 15 minutes under the above conditions.
[0116]
As a result, the first conductive layer is formed on both the front and back surfaces of the insulating base and the wall surface of the via hole (and the wall surface of the alignment hole), and the second conductive layer is formed on the portion where the resist on the first conductive layer is not formed. (See FIG. 4 (f), however, the configuration of the hole portion is different). The configuration of the second conductive layer is the same on both the front and back surfaces of the insulating substrate and the inside of the via hole. Therefore, the conductive layer includes the first conductive layer and the second conductive layer, and the conductive layer having the same configuration is formed on both the front and back surfaces of the insulating base and the inside of the via hole.
[0117]
Subsequently, the insulating substrate on which the second conductive layer was thus formed was repeatedly washed with pure water five times. Next, draining was performed with 105 ° C. dry air passed through a high-performance filter, and the film was sufficiently dried. Thereafter, sampling is performed at points 10 m, 50 m, and 90 m from one end of the insulating substrate on which the second conductive layer is formed in this way, and the cross section is cut using a FIB apparatus to measure the thickness of the second conductive layer. As a result, each point was 13.5 μm in common on both the front and back surfaces of the insulating substrate, and the inside of the via hole was completely filled and there was no cavity.
[0118]
Next, in order to remove the resist, caustic soda 100 g / l, temperature 60 ° C., spray pressure 2.0 kg / cm using a resist peeling apparatus. 2 The resist was peeled off under the conditions (see FIG. 4G, the configuration of the hole portion is different as described above).
[0119]
Subsequently, in order to remove the first conductive layer in the portion where the resist is removed, ammonium persulfate 50 g / l, temperature 35 ° C., spray pressure 1.5 kg / cm using an etching apparatus. 2 By removing the first conductive layer by soft etching under the conditions of the above, the conductive sheet for the antenna non-contact type IC card of the present invention was obtained (see FIG. Is different).
[0120]
In addition, the electroless plating process is performed on the conductive layer on which the above circuit is formed using an electroless Sn plating solution (trade name: Substar Sn, manufactured by Okuno Pharmaceutical Co., Ltd.) at a temperature of 28 ° C. Thus, an antioxidant layer made of Sn was formed. When the thickness of the antioxidant layer was measured using a fluorescent X-ray film thickness meter (trade name: # 3200, manufactured by Seiko), the thickness of the antioxidant layer was 0.09 μm.
[0121]
Subsequently, electroless plating is performed at a temperature of 28 ° C. using an electroless Sn plating solution (trade name: Substar Sn, manufactured by Okuno Pharmaceutical Co., Ltd.) on the portion to be connected to the integrated circuit on the above antioxidant layer. By performing the treatment, a connection layer made of Sn was formed. When the thickness of this connection layer was measured using a fluorescent X-ray film thickness meter (trade name: # 3200, manufactured by Seiko), the thickness was 5 μm.
[0122]
In the conductive sheet for the non-contact type IC card with a built-in antenna obtained in this way, a part of the circuit of the conductive layer constitutes a coiled antenna, and there is no problem in electrical conductivity on both the front and back sides. It showed highly reliable electrical connectivity, and had good circuit pattern formability and good production efficiency.
[0123]
It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0124]
【The invention's effect】
The conductive sheet for a non-contact IC card with a built-in antenna of the present invention has highly reliable electrical connectivity, good circuit pattern formability and good production efficiency. In addition, since the conductive layer is formed directly on the insulating substrate without using an adhesive, all problems resulting from the use of the adhesive are eliminated.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a conductive sheet for a non-contact IC card with a built-in antenna.
FIG. 2 is a schematic cross-sectional view taken along line II-II in the schematic plan view.
FIG. 3 is a manufacturing process diagram of a conductive sheet for a non-contact IC card with a built-in antenna.
FIG. 4 is another manufacturing process diagram of a conductive sheet for a non-contact IC card with a built-in antenna.
[Explanation of symbols]
DESCRIPTION OF
【0012】
【課題を解決するための手段】
本発明のアンテナ内蔵非接触型ICカード用の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールまたはビアホールを介して互いに電気的に接続されている導電性シートであって、該導電層は、該絶縁性基体上に直接形成されているとともに、該スルホールの壁面または該ビアホールの内部と、該絶縁性基体の表裏両面とにおいて同一の構成を有し、また該導電層は、アンテナを含む回路を構成し、かつ該導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含み、さらに該第1導電層は、該絶縁性基体上に密着力の劣化を防止する層と、該密着力の劣化を防止する層上に形成される良好な電気特性を有し該第2導電層との密着性に優れる層とを含むことを特徴としている。[0012]
[Means for Solving the Problems]
The conductive sheet for a non-contact IC card with a built-in antenna of the present invention has conductive layers formed on both front and back surfaces of an insulating substrate, and the conductive layers on both surfaces are opened so as to penetrate the insulating substrate. A conductive sheet electrically connected to each other through a through hole or a via hole, wherein the conductive layer is formed directly on the insulating substrate, and the wall surface of the through hole or the inside of the via hole If has the same configuration in the front and back surfaces of the insulative substrate and the conductive layer constitutes a circuit including the antenna, and the conductive layer, the first conductive formed by the sputtering method or the vapor deposition method And a second conductive layer formed by an electroless plating method or an electroplating method. The first conductive layer further includes a layer for preventing deterioration of adhesion strength on the insulating substrate, and the adhesion strength. Inferiority Is characterized by comprising a layer which is excellent in adhesion between the second conductive layer has good electrical properties, which is formed on the layer to prevent.
【0048】
なお、この第1導電層は、絶縁性基体上にまずNi、Cr、Ti等の金属や該金属を含む合金を積層し、その上にCu等の金属や該金属を含む合金を積層させることが好ましい。Cu等の金属は、良好な電気特性を有しかつ第2導電層との密着性にも優れ、また比較的安価であることからこのような用途に用いることが有利であるが、容易に酸化され電気特性が害されるという問題を有している。そこで、この酸化の問題を解消するためにこのようなCu等の金属層の下に(すなわち絶縁性基体との間に)耐酸化性を有する金属、たとえばNi、Cr、Ti等の金属からなる層を形成すれば、酸化による経時的な密着力の劣化を防止することができる。[0048]
The first conductive layer is formed by first laminating a metal such as Ni, Cr, Ti or an alloy containing the metal on an insulating substrate, and laminating a metal such as Cu or an alloy containing the metal on the metal. Is preferred. A metal such as Cu is advantageous for use in such applications because it has good electrical characteristics, is excellent in adhesion to the second conductive layer, and is relatively inexpensive. In addition, there is a problem that the electrical characteristics are impaired. Therefore, in order to solve this problem of oxidation, a metal having oxidation resistance, for example, a metal such as Ni, Cr, Ti, etc., is formed under such a metal layer such as Cu (that is, between the insulating base). If the layer is formed, it is possible to prevent deterioration of the adhesion force over time due to oxidation.
【0012】
【課題を解決するための手段】
本発明のアンテナ内蔵非接触型ICカード用の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールまたはビアホールを介して互いに電気的に接続されている導電性シートであって、該導電層は、該絶縁性基体上に直接形成されているとともに、該スルホールの壁面または該ビアホールの内部と、該絶縁性基体の表裏両面とにおいて同一の構成を有し、また該導電層は、アンテナを含む回路を構成し、かつ該導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含み、さらに該第1導電層は、500〜5000Åの厚みで形成され、該絶縁性基体上にNi、Cr、Tiまたはこれらの金属を含む合金により構成される厚み10〜200Åの密着力の劣化を防止する層と、該密着力の劣化を防止する層上に形成されるCuまたはCu合金により構成される良好な電気特性を有し該第2導電層との密着性に優れる層とを含むことを特徴としている。[0012]
[Means for Solving the Problems]
The conductive sheet for a non-contact IC card with a built-in antenna of the present invention has conductive layers formed on both front and back surfaces of an insulating substrate, and the conductive layers on both surfaces are opened so as to penetrate the insulating substrate. A conductive sheet electrically connected to each other through a through hole or a via hole, wherein the conductive layer is formed directly on the insulating substrate, and the wall surface of the through hole or the inside of the via hole And the front and back surfaces of the insulating substrate have the same configuration, the conductive layer constitutes a circuit including an antenna, and the conductive layer is formed by a sputtering method or a vapor deposition method. And a second conductive layer formed by an electroless plating method or an electroplating method, and the first conductive layer is formed to a thickness of 500 to 5000 mm, and Ni is formed on the insulating substrate. Consists of a layer that prevents deterioration of the adhesion force having a thickness of 10 to 200 mm composed of Cr, Ti, or an alloy containing these metals, and Cu or Cu alloy formed on the layer that prevents the deterioration of adhesion force It is characterized by comprising a layer which is excellent in adhesion between the second conductive layer has good electrical properties are.
Claims (8)
該導電層は、該絶縁性基体上に直接形成されているとともに、該スルホールの壁面または該ビアホールの内部と、該絶縁性基体の表裏両面とにおいて同一の構成を有し、
かつ該導電層は、アンテナを含む回路を構成することを特徴とする、
アンテナ内蔵非接触型ICカード用の導電性シート。Conductive layers are formed on both front and back surfaces of the insulating substrate, and the conductive layers on both front and back surfaces are electrically connected to each other through through holes or via holes that are opened so as to penetrate the insulating substrate. Sex sheet,
The conductive layer is directly formed on the insulating substrate, and has the same configuration on the wall surface of the through hole or the inside of the via hole and on both the front and back surfaces of the insulating substrate,
And the conductive layer constitutes a circuit including an antenna,
Conductive sheet for non-contact IC card with built-in antenna.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190319A JP2005025514A (en) | 2003-07-02 | 2003-07-02 | Conductive sheet for non-contact ic card with built-in antenna, and non-contact ic card with built-in antenna |
| PCT/JP2004/009108 WO2005004050A1 (en) | 2003-07-02 | 2004-06-28 | Conductive sheet for non-contact type ic card having built-in antenna and non-contact type ic card having built-in antenna |
| TW093119857A TW200509770A (en) | 2003-07-02 | 2004-06-30 | Conductive sheet for non-contact type IC card having built-in antenna and non-contact type IC card having built-in antenna |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190319A JP2005025514A (en) | 2003-07-02 | 2003-07-02 | Conductive sheet for non-contact ic card with built-in antenna, and non-contact ic card with built-in antenna |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005025514A true JP2005025514A (en) | 2005-01-27 |
Family
ID=33562326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003190319A Pending JP2005025514A (en) | 2003-07-02 | 2003-07-02 | Conductive sheet for non-contact ic card with built-in antenna, and non-contact ic card with built-in antenna |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2005025514A (en) |
| TW (1) | TW200509770A (en) |
| WO (1) | WO2005004050A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007125948A1 (en) * | 2006-04-28 | 2009-09-10 | パナソニック株式会社 | Electronic circuit module with built-in antenna and manufacturing method thereof |
| US8528827B2 (en) | 2010-06-18 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Antenna, semiconductor device, and method of manufacturing antenna |
| JP2015231240A (en) * | 2014-06-05 | 2015-12-21 | ▲啓▼碁科技股▲ふん▼有限公司 | Antenna structure and mobile apparatus |
| JP2016516613A (en) * | 2013-04-02 | 2016-06-09 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Layer structure containing conductive polymer for recognition of operation and process for its production |
| CN112164861A (en) * | 2020-08-24 | 2021-01-01 | 南京航空航天大学 | A Miniaturized Folding UHF Anti-Metal Anti-Liquid Tag Antenna |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762418A (en) * | 2014-01-09 | 2014-04-30 | 东莞晶汇半导体有限公司 | Antenna sputtering on the surface of RF modules |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02301187A (en) * | 1989-05-16 | 1990-12-13 | Casio Comput Co Ltd | Manufacture of both-sided wiring board |
| JP2001223243A (en) * | 2000-02-14 | 2001-08-17 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
| JP2001325573A (en) * | 2000-05-15 | 2001-11-22 | Kyodo Printing Co Ltd | IC card substrate and method of manufacturing the same |
| JP4491986B2 (en) * | 2001-03-29 | 2010-06-30 | 宇部興産株式会社 | Surface treatment method and polyimide film having metal thin film |
| JP2003016407A (en) * | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | Non-contact type IC card and manufacturing method thereof |
| JP3921991B2 (en) * | 2001-10-23 | 2007-05-30 | 宇部興産株式会社 | Copper laminated board |
| JP2004014550A (en) * | 2002-06-03 | 2004-01-15 | Fcm Kk | Conductive sheet |
-
2003
- 2003-07-02 JP JP2003190319A patent/JP2005025514A/en active Pending
-
2004
- 2004-06-28 WO PCT/JP2004/009108 patent/WO2005004050A1/en not_active Ceased
- 2004-06-30 TW TW093119857A patent/TW200509770A/en unknown
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007125948A1 (en) * | 2006-04-28 | 2009-09-10 | パナソニック株式会社 | Electronic circuit module with built-in antenna and manufacturing method thereof |
| US8528827B2 (en) | 2010-06-18 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Antenna, semiconductor device, and method of manufacturing antenna |
| US9111195B2 (en) | 2010-06-18 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Antenna, semiconductor device, and method of manufacturing antenna |
| JP2016516613A (en) * | 2013-04-02 | 2016-06-09 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Layer structure containing conductive polymer for recognition of operation and process for its production |
| US9996787B2 (en) | 2013-04-02 | 2018-06-12 | Heraeus Deutschland GmbH & Co. KG | Layered structure with conductive polymer for recognition of manipulation and process for the production thereof |
| JP2019188812A (en) * | 2013-04-02 | 2019-10-31 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Layered structure containing conductive polymer for recognition of operation and process for generation thereof |
| JP2015231240A (en) * | 2014-06-05 | 2015-12-21 | ▲啓▼碁科技股▲ふん▼有限公司 | Antenna structure and mobile apparatus |
| CN112164861A (en) * | 2020-08-24 | 2021-01-01 | 南京航空航天大学 | A Miniaturized Folding UHF Anti-Metal Anti-Liquid Tag Antenna |
| CN112164861B (en) * | 2020-08-24 | 2021-09-17 | 南京航空航天大学 | Miniaturized foldable ultrahigh-frequency anti-metal anti-liquid tag antenna |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005004050A1 (en) | 2005-01-13 |
| TW200509770A (en) | 2005-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| US7681310B2 (en) | Method for fabricating double-sided wiring board | |
| KR100427794B1 (en) | Method of manufacturing multilayer wiring board | |
| CN102763494B (en) | Conductor structural element and manufacturing method thereof | |
| TWI400024B (en) | Wiring substrate and its manufacturing process | |
| JP3655915B2 (en) | Conductive sheet and product containing the same | |
| US20080236872A1 (en) | Printed Wiring Board, Process For Producing the Same and Semiconductor Device | |
| JP2006108613A (en) | Printed board and its manufacturing method | |
| JP2005025514A (en) | Conductive sheet for non-contact ic card with built-in antenna, and non-contact ic card with built-in antenna | |
| JP2005032901A (en) | Conductive sheet | |
| JPH1154930A (en) | Method for manufacturing multilayer wiring board | |
| KR910000079B1 (en) | Circuit formation | |
| JP6098118B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP5467009B2 (en) | RESIST-FORMED WIRING BOARD AND ELECTRONIC CIRCUIT MANUFACTURING METHOD | |
| JP2004095983A (en) | Manufacturing method of printed wiring board | |
| JP3747897B2 (en) | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same | |
| JPH08148810A (en) | Manufacture of printed wiring board | |
| JPH10270630A (en) | Semiconductor device substrate and method of manufacturing the same | |
| JPH0194695A (en) | Manufacture of conductive circuit board | |
| JPH1168308A (en) | Manufacturing method of wiring board | |
| JPH05325669A (en) | Manufacture of anisotropic conductive film | |
| JP2005019513A (en) | Conductive sheet | |
| KR100665367B1 (en) | Printed Circuit Board with Embedded Thin Film Capacitor and Manufacturing Method Thereof | |
| JPS62291089A (en) | Manufacture of circuit board | |
| JP2002110900A (en) | Semiconductor package unit and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |