[go: up one dir, main page]

JP2005086074A - Transfer method of semiconductor wafer - Google Patents

Transfer method of semiconductor wafer Download PDF

Info

Publication number
JP2005086074A
JP2005086074A JP2003318180A JP2003318180A JP2005086074A JP 2005086074 A JP2005086074 A JP 2005086074A JP 2003318180 A JP2003318180 A JP 2003318180A JP 2003318180 A JP2003318180 A JP 2003318180A JP 2005086074 A JP2005086074 A JP 2005086074A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
protective tape
tape
dicing
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003318180A
Other languages
Japanese (ja)
Inventor
Yoshihiro Tsutsumi
義弘 堤
Akiji Daii
暁治 台井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2003318180A priority Critical patent/JP2005086074A/en
Publication of JP2005086074A publication Critical patent/JP2005086074A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】表面に保護テープが貼着された半導体ウェーハの裏面をダイシングテープに貼着して表面から保護テープを剥離させる場合において、半導体ウェーハを破損させることなく保護テープの剥離を容易に行う。
【解決手段】外的刺激を受けて粘着力が低下する保護テープ2を半導体ウェーハ1の表面に貼着した状態で半導体ウェーハ1の裏面を研削し、同様の外的刺激を受けて粘着力が低下するダイシングテープ4に研削後の半導体ウェーハ1の裏面を貼着してダイシングフレームと一体化し、保護テープ2側にその外的刺激を与えてから保護テープ2を半導体ウェーハの表面から剥離する。
【選択図】図10
In a case where a back surface of a semiconductor wafer having a protective tape attached to the front surface is attached to a dicing tape and the protective tape is peeled off from the front surface, the protective tape is easily peeled off without damaging the semiconductor wafer.
A back surface of a semiconductor wafer is ground in a state where a protective tape that decreases in adhesive strength upon receiving an external stimulus is adhered to the surface of the semiconductor wafer, and the adhesive strength is affected by receiving the same external stimulus. The back surface of the ground semiconductor wafer 1 is adhered to the dicing tape 4 to be lowered and integrated with the dicing frame, and the protective tape 2 is peeled off from the surface of the semiconductor wafer after applying external stimulus to the protective tape 2 side.
[Selection] Figure 10

Description

本発明は、表面に保護テープが貼着された状態で裏面が研削された半導体ウェーハの当該裏面をダイシングテープに貼着し、表面に貼着された保護テープを剥離する方法に関する。   The present invention relates to a method of sticking the back surface of a semiconductor wafer whose back surface is ground in a state where the protective tape is stuck on the surface to a dicing tape, and peeling the protective tape stuck on the surface.

表面側に複数の回路が形成された半導体ウェーハは、裏面を研削することにより所定の厚さに形成される。近年は、半導体チップの薄型化を図るために、ウェーハの段階において厚さが100μm以下、50μm以下というように極めて薄くなるまで裏面を研削することが求められている。   A semiconductor wafer having a plurality of circuits formed on the front surface side is formed to a predetermined thickness by grinding the back surface. In recent years, in order to reduce the thickness of a semiconductor chip, it is required to grind the back surface until the thickness becomes extremely thin such as 100 μm or less and 50 μm or less at the wafer stage.

裏面の研削時は、表面側を研削装置のチャックテーブルに載置するため、回路を保護するために表面には保護テープが貼着される。そして、表面側をチャックテーブルに載置した状態で裏面を研削して半導体ウェーハを所望の厚さに形成した後に、半導体ウェーハの裏面をダイシングテープに貼り替えてダイシングフレームと一体とし、表面から保護テープを剥離してからダイシングを行うことにより個々の半導体チップに分割される。その後、半導体チップは裏面がダイシングテープに貼着された状態で個々にピックアップされる。   When grinding the back surface, the front side is placed on the chuck table of the grinding device, and thus a protective tape is attached to the surface to protect the circuit. Then, after grinding the back side with the front side placed on the chuck table to form the semiconductor wafer to the desired thickness, the back side of the semiconductor wafer is replaced with dicing tape and integrated with the dicing frame to protect it from the front side After the tape is peeled off, the wafer is divided into individual semiconductor chips by dicing. Thereafter, the semiconductor chips are individually picked up with the back surface attached to a dicing tape.

また、半導体ウェーハの表面に半導体チップの厚さに相当する深さの溝を形成しておき、裏面を研削して裏面から当該溝を表出させることにより個々の半導体チップに分割するいわゆる先ダイシングと称される技術においては、表面に保護テープを貼着した状態で裏面を研削して溝を表出させて半導体チップに分割した後に、表面が保護テープに貼着され全体として半導体ウェーハの形態を維持した半導体チップをダイシングテープに貼り替えた後に、複数の半導体チップを個々にピックアップする(例えば特許文献1参照)。
特開2003−7653号公報
In addition, so-called first dicing is performed in which a groove having a depth corresponding to the thickness of the semiconductor chip is formed on the surface of the semiconductor wafer, and the back surface is ground and the groove is exposed from the back surface to be divided into individual semiconductor chips. In the technology called, after the back surface is ground and the groove is exposed to divide into semiconductor chips with the protective tape attached to the surface, the surface is attached to the protective tape and the semiconductor wafer as a whole After the semiconductor chip maintaining the above is replaced with a dicing tape, a plurality of semiconductor chips are individually picked up (see, for example, Patent Document 1).
JP 2003-7653 A

しかしながら、半導体ウェーハの外周部を確実に保護するために保護テープの外径が半導体ウェーハの外径より若干大きく形成されていると、研削により半導体ウェーハが薄くなるために、半導体ウェーハの裏面をダイシングテープに貼着した際に、保護テープが半導体ウェーハを外周側から包み込むような状態となり、保護テープの外周部分がダイシングテープに貼着されてしまい、保護テープを剥離できなくなるという問題がある。また、無理に剥離しようとすると、保護テープがダイシングテープを引っ張り上げてしまい、半導体ウェーハが破損するという問題がある。しかも、裏面研削後の半導体ウェーハは、例えば厚みが100μm以下というように薄く形成されているため、破損しやすい。   However, if the outer diameter of the protective tape is slightly larger than the outer diameter of the semiconductor wafer in order to reliably protect the outer periphery of the semiconductor wafer, the semiconductor wafer becomes thinner by grinding, so the back surface of the semiconductor wafer is diced. There is a problem that when the tape is attached to the tape, the protective tape wraps the semiconductor wafer from the outer peripheral side, the outer peripheral portion of the protective tape is attached to the dicing tape, and the protective tape cannot be peeled off. In addition, if the separation is forced, the protective tape pulls up the dicing tape, and the semiconductor wafer is damaged. In addition, the semiconductor wafer after the back surface grinding is formed to be thin, for example, with a thickness of 100 μm or less, and thus is easily damaged.

また、加工の過程において欠け等が生じるのを防止するべく、外周側面が円弧状に面取りされている半導体ウェーハにおいては、裏面を研削すると半導体ウェーハの外径が小さくなるため、この場合も保護テープが半導体ウェーハの外周側から突出し、保護テープの外径と半導体ウェーハの外径との差が大きくなるため、この場合も保護テープの外周部分がダイシングテープに貼着されてしまい、保護テープを剥離できなくなるという問題がある。   In addition, in the case of a semiconductor wafer whose outer peripheral side surface is chamfered in an arc shape in order to prevent chipping or the like in the process of processing, the outer diameter of the semiconductor wafer becomes smaller when the back surface is ground. Protrudes from the outer peripheral side of the semiconductor wafer, and the difference between the outer diameter of the protective tape and the outer diameter of the semiconductor wafer becomes large. In this case, the outer peripheral portion of the protective tape is stuck to the dicing tape, and the protective tape is peeled off. There is a problem that it cannot be done.

このような問題は、先ダイシングの技術を利用する場合において、裏面研削後、全体として半導体ウェーハの形態を維持した複数の半導体チップを個々にピックアップするためにダイシングテープに貼り替える際にも同様に起こる問題である。   Such a problem also occurs when using a tip dicing technique, when a plurality of semiconductor chips that maintain the shape of the semiconductor wafer as a whole are picked up individually and then replaced with dicing tape after the backside grinding. It is a problem that occurs.

このように、表面に保護テープが貼着された半導体ウェーハの裏面をダイシングテープに貼着して表面から保護テープを剥離させる場合においては、保護テープの剥離を容易に行い半導体ウェーハの破損を防止することに課題を有しており、本発明は、かかる課題を解決するものである。   In this way, when the back surface of the semiconductor wafer with the protective tape attached to the front surface is attached to the dicing tape and the protective tape is peeled off from the front surface, the protective tape is easily peeled off to prevent damage to the semiconductor wafer. Therefore, the present invention solves this problem.

上記課題を解決するために本発明は、表面に回路が形成された半導体ウェーハの裏面を研削した後にその半導体ウェーハをダイシングフレームに移し替える半導体ウェーハの移し替える場合において、外的刺激を受けて粘着力が低下する保護テープを半導体ウェーハの表面に貼着した状態で半導体ウェーハの裏面を研削し、同様の外的刺激を受けて粘着力が低下するダイシングテープに研削後の半導体ウェーハの裏面を貼着してダイシングフレームと一体化し、保護テープ側にその外的刺激を与えてから保護テープを半導体ウェーハの表面から剥離することを要旨とする。保護テープとダイシングテープとは、全く同一の材質により構成されていてもよいし、材質が異なっていても同様の外的刺激によって粘着力が低下するものであればよい。   In order to solve the above-mentioned problems, the present invention provides an adhesive that is externally stimulated when a semiconductor wafer is transferred to a dicing frame after the back surface of the semiconductor wafer having a circuit formed on the front surface is ground. Grind the backside of the semiconductor wafer with a protective tape that reduces the adhesive strength applied to the surface of the semiconductor wafer, and apply the backside of the ground semiconductor wafer to a dicing tape that has the same adhesive force to reduce the adhesive force. The gist is that the protective tape is peeled off from the surface of the semiconductor wafer after being attached to the dicing frame and applied with an external stimulus to the protective tape side. The protective tape and the dicing tape may be made of the same material, or may have different adhesive strength even if the materials are different, as long as the adhesive force is reduced by the same external stimulus.

半導体ウェーハは、外周側面が円弧状に面取りされているものであってもよいし、面取りされてないものであってもよい。また、保護テープの外径が半導体ウェーハの外径と等しくてもよいし、保護テープの外径の方が大きく形成されていてもよい。   The semiconductor wafer may be one whose outer peripheral side surface is chamfered in an arc shape or may not be chamfered. Further, the outer diameter of the protective tape may be equal to the outer diameter of the semiconductor wafer, or the outer diameter of the protective tape may be formed larger.

外的刺激としては、例えば紫外線があるが、加熱等の他の刺激であってもよい。また、半導体ウェーハには、先ダイシングの手法により半導体チップに分割される半導体ウェーハも含まれる。先ダイシングの場合には、研削工程において裏面が研削されることにより溝が表出して個々の半導体チップに分割されるが、表面に保護テープが貼着されているため、全体としてウェーハの形状を維持しており、分割後もその形状を維持したものが半導体ウェーハとなる。   As an external stimulus, for example, there is ultraviolet light, but other stimulus such as heating may be used. Further, the semiconductor wafer includes a semiconductor wafer that is divided into semiconductor chips by a method of prior dicing. In the case of tip dicing, the back surface is ground in the grinding process, so that grooves are exposed and divided into individual semiconductor chips, but since the protective tape is stuck on the surface, the shape of the wafer as a whole The semiconductor wafer is the one that maintains its shape after the division.

本発明においては、半導体ウェーハの表面に貼着する保護テープとして外的刺激を受けることにより粘着力が低下するタイプのものを使用すると共に、半導体ウェーハの裏面に貼着するダイシングテープにも同様のものを使用し、半導体ウェーハの表面に保護テープが貼着されたままの状態で半導体ウェーハの裏面をダイシングテープに貼着して保護テープ側に外的刺激を与えるようにしたため、保護テープとダイシングテープとが貼合されていても、その貼合部分について、双方のテープの粘着力を低下させることができる。しかも、半導体ウェーハとダイシングテープとが貼着されている部分については半導体ウェーハによって外的刺激が遮蔽されてダイシングテープの粘着力が低下しない。従って、保護テープ剥離工程では、半導体ウェーハの裏面がダイシングテープにしっかりと保持された状態であると共に、保護テープとダイシングテープとの貼合部分の粘着力は低下しているため、保護テープを容易かつ円滑に剥離することができ、半導体ウェーハが破損するのを防止することができる。特に、研削工程によって半導体ウェーハの厚みが100μm以下のように極めて薄く形成されていても半導体ウェーハを破損させることなくダイシングテープへの貼り替えを行うことができる。   In the present invention, a protective tape that adheres to the surface of a semiconductor wafer is used as a protective tape whose adhesive strength is reduced by receiving an external stimulus, and the same applies to a dicing tape that is attached to the back surface of a semiconductor wafer. Since the surface of the semiconductor wafer is attached to the surface of the semiconductor wafer and the back surface of the semiconductor wafer is attached to the dicing tape to give external stimulus to the protective tape, the protective tape and dicing are used. Even if the tape is bonded, the adhesive strength of both tapes can be reduced for the bonded portion. In addition, external stimuli are shielded by the semiconductor wafer at the portion where the semiconductor wafer and the dicing tape are adhered, and the adhesive strength of the dicing tape does not decrease. Therefore, in the protective tape peeling process, the back surface of the semiconductor wafer is firmly held by the dicing tape, and the adhesive strength of the bonding portion between the protective tape and the dicing tape is reduced, so the protective tape is easy to use. And it can peel smoothly and can prevent a semiconductor wafer from being damaged. In particular, even if the thickness of the semiconductor wafer is extremely thin such as 100 μm or less by the grinding process, the semiconductor wafer can be attached to the dicing tape without damaging it.

また、半導体ウェーハの外周側面が円弧状に形成されている場合や、保護テープの外径が半導体ウェーハの外径より大きく形成されている場合、半導体ウェーハの厚みが100μm以下のように極めて薄く形成される場合は、半導体ウェーハをダイシングテープに貼着する際に保護テープとダイシングテープとが貼合されてしまうことが多いため、保護テープ側から外的刺激を与えて貼合部を形成する双方のテープの粘着力を低下させることは効果的である。   Also, when the outer peripheral side surface of the semiconductor wafer is formed in an arc shape, or when the outer diameter of the protective tape is larger than the outer diameter of the semiconductor wafer, the thickness of the semiconductor wafer is extremely thin, such as 100 μm or less. When the semiconductor wafer is bonded to the dicing tape, the protective tape and the dicing tape are often bonded to each other. It is effective to reduce the adhesive strength of the tape.

更に、半導体ウェーハに半導体チップの厚みに相当する深さの溝が形成されており、研削工程においてその溝が裏面から表出するまで裏面を研削して個々の半導体チップに分割する場合においても、半導体チップを破損させることなく保護テープを容易に剥離することができる。   Furthermore, a groove having a depth corresponding to the thickness of the semiconductor chip is formed on the semiconductor wafer, and when the back surface is ground and divided into individual semiconductor chips until the groove is exposed from the back surface in the grinding process, The protective tape can be easily peeled off without damaging the semiconductor chip.

図1に示す半導体ウェーハ1の表面10には、所定間隔を置いて格子状に配列された複数の直線状領域であるストリート11が存在し、ストリート11によって区画された多数の矩形領域にはそれぞれ回路が形成されている。そして、ストリート11を切削することにより、各矩形領域が半導体チップ12となる。また、図2に示すように、本実施形態においては半導体ウェーハ10の外周側部13は円弧状に面取りされている。   On the surface 10 of the semiconductor wafer 1 shown in FIG. 1, there are streets 11 that are a plurality of linear regions arranged in a grid at predetermined intervals. Each of the rectangular regions partitioned by the streets 11 includes A circuit is formed. Then, by cutting the street 11, each rectangular area becomes the semiconductor chip 12. Further, as shown in FIG. 2, in the present embodiment, the outer peripheral side portion 13 of the semiconductor wafer 10 is chamfered in an arc shape.

図3に示すように、半導体ウェーハ1の表面10に保護テープ2を貼着し、図4及び図5に示す状態とし、半導体ウェーハ1の裏面14が露出した状態とする(保護テープ貼着工程)。保護テープ2は、外的刺激により粘着力が低下するタイプのもので、本実施形態における外的刺激は紫外線である。   As shown in FIG. 3, the protective tape 2 is attached to the front surface 10 of the semiconductor wafer 1 to obtain the state shown in FIGS. 4 and 5, and the back surface 14 of the semiconductor wafer 1 is exposed (protective tape attaching step). ). The protective tape 2 is of a type whose adhesive force is reduced by an external stimulus, and the external stimulus in this embodiment is ultraviolet light.

図4及び図5に示したように表面10に透明または半透明の保護テープ2が貼着された半導体ウェーハ1の裏面14を、例えば図6に示す研削装置3を用いて研削する。この研削装置3には、表面に保護テープ2が貼着された研削前の半導体ウェーハ1を複数収容した第一のカセット300と研削後の半導体ウェーハ1を複数収容可能な第二のカセット310とがそれぞれ第一のカセット載置領域30及び第二のカセット載置領域31にそれぞれ載置されている。なお、以下においては、表面に保護テープ2が貼着された半導体ウェーハ1のことを単に半導体ウェーハ1と記す場合がある。   As shown in FIGS. 4 and 5, the back surface 14 of the semiconductor wafer 1 with the transparent or translucent protective tape 2 attached to the front surface 10 is ground using, for example, the grinding apparatus 3 shown in FIG. 6. The grinding apparatus 3 includes a first cassette 300 that accommodates a plurality of unground semiconductor wafers 1 having a protective tape 2 attached to a surface thereof, and a second cassette 310 that can accommodate a plurality of ground semiconductor wafers 1. Are respectively placed on the first cassette placement area 30 and the second cassette placement area 31. In the following description, the semiconductor wafer 1 having the protective tape 2 attached to the surface may be simply referred to as the semiconductor wafer 1.

第一のカセット載置領域30及び第二のカセット載置領域31の近傍には搬出入手段32が配設されている。搬出入手段32には、上下動及び進退可能な保持部320を備えており、保持部320が第一のカセット300に進入して半導体ウェーハ1を取り出して位置合わせテーブル33に載置する。   A loading / unloading means 32 is disposed in the vicinity of the first cassette placement area 30 and the second cassette placement area 31. The carry-in / out means 32 includes a holding unit 320 that can move up and down, and the holding unit 320 enters the first cassette 300 to take out the semiconductor wafer 1 and place it on the alignment table 33.

位置合わせテーブル33においては半導体ウェーハ1が一定の位置に位置合わせされ、その後、第一の搬送手段340に吸着されてチャックテーブル350に搬送される。チャックテーブル350においては保護テープ2側が載置されて保持され、半導体ウェーハ1の裏面14が上を向いて露出した状態となる。   On the alignment table 33, the semiconductor wafer 1 is aligned at a certain position, and is then sucked by the first transfer means 340 and transferred to the chuck table 350. In the chuck table 350, the protective tape 2 side is placed and held, and the back surface 14 of the semiconductor wafer 1 is exposed upward.

チャックテーブル350は、自転可能であると共に、ターンテーブル35によって公転可能となっている。ターンテーブル35は、自身が回転することによりチャックテーブル350、351、352、353をそれぞれ公転させることができると共に、これらのチャックテーブルを自転可能に支持している。   The chuck table 350 can rotate and can be revolved by the turntable 35. The turntable 35 can revolve the chuck tables 350, 351, 352, and 353 by rotating itself, and supports these chuck tables so that they can rotate.

研削装置3の基台の端部からは壁部36が起立して設けられている。壁部の内側の面には一対のレール360a、360bがそれぞれ垂直方向に配設されており、駆動源361aに駆動されレール360aに沿って支持板362aが上下動するのに伴い、支持板362aに固定された第一の研削手段37が昇降し、駆動源361bに駆動されてレール360bに沿って支持板362bが上下動するのに伴い、支持板362bに固定された第二の研削手段38が昇降する構成となっている。   A wall 36 is erected from the end of the base of the grinding device 3. A pair of rails 360a and 360b are vertically arranged on the inner surface of the wall, and the support plate 362a is driven by the drive source 361a to move up and down along the rail 360a. The first grinding means 37 fixed to the upper and lower parts is driven up and down and driven by the drive source 361b to move the support plate 362b up and down along the rail 360b, so that the second grinding means 38 fixed to the support plate 362b. Is configured to move up and down.

第一の研削手段37においては、垂直方向の軸心を有し回転可能なスピンドル370の先端にマウンタ371を介して研削ホイール372が装着されており、研削ホイール372の下部には研削砥石373が固着されている。研削砥石373としては、例えば粗研削用の砥石が用いられ、スピンドル370の回転に伴って研削砥石373が回転する構成となっている。   In the first grinding means 37, a grinding wheel 372 is attached to the tip of a rotatable spindle 370 having a vertical axis center via a mounter 371, and a grinding wheel 373 is disposed below the grinding wheel 372. It is fixed. As the grinding wheel 373, for example, a rough grinding wheel is used, and the grinding wheel 373 rotates with the rotation of the spindle 370.

第二の研削手段38においては、垂直方向に軸心を有し回転可能なスピンドル380の先端にマウンタ381を介して研削ホイール382が装着されており、研削ホイール382の下部には研削砥石383が固着されている。研削砥石383としては、例えば仕上げ研削用の砥石が用いられ、スピンドル380の回転に伴って研削砥石383が回転する構成となっている。   In the second grinding means 38, a grinding wheel 382 is mounted on the tip of a rotatable spindle 380 having an axial center in the vertical direction via a mounter 381, and a grinding wheel 383 is disposed below the grinding wheel 382. It is fixed. As the grinding wheel 383, for example, a grinding wheel for finish grinding is used, and the grinding wheel 383 rotates with the rotation of the spindle 380.

半導体ウェーハ1がチャックテーブル350に保持されると、ターンテーブル35が反時計回りに所定角度回転することによって半導体ウェーハ1が第一の研削手段37の直下に位置付けられる。そして、研削砥石373が回転しながら第一の研削手段37が下降して半導体ウェーハ1の裏面に接触することにより、当該裏面が粗研削される。   When the semiconductor wafer 1 is held on the chuck table 350, the turntable 35 rotates at a predetermined angle counterclockwise so that the semiconductor wafer 1 is positioned directly below the first grinding means 37. Then, the first grinding means 37 descends and contacts the back surface of the semiconductor wafer 1 while the grinding wheel 373 rotates, whereby the back surface is roughly ground.

次に、ターンテーブル35が反時計回りに所定角度回転することによって半導体ウェーハ1が第二の研削手段38の直下に位置付けられ、研削砥石383が回転しながら第二の研削手段38が下降して半導体ウェーハ1の裏面に接触することにより、当該裏面が仕上げ研削される。   Next, the turntable 35 is rotated counterclockwise by a predetermined angle so that the semiconductor wafer 1 is positioned immediately below the second grinding means 38, and the second grinding means 38 is lowered while the grinding wheel 383 is rotated. By contacting the back surface of the semiconductor wafer 1, the back surface is finish ground.

仕上げ研削された半導体ウェーハ1は、ターンテーブル35が反時計回りに所定角度回転することによって洗浄手段39の近傍に位置付けられた後、第二の搬送手段341に吸着されて洗浄手段39を構成する保持テーブル390に搬送され、保持される。そして、洗浄により研削屑が除去された後に、搬出入手段32を構成する保持部320に保持され、表面に保護テープ2が表面に貼着されたままの状態で半導体ウェーハ1が第二のカセット310に収容される。このようにして裏面が研削された半導体ウェーハ1が順次第二のカセット310に収容される。   The finish-ground semiconductor wafer 1 is positioned in the vicinity of the cleaning unit 39 by rotating the turntable 35 by a predetermined angle in the counterclockwise direction, and is then adsorbed by the second transfer unit 341 to form the cleaning unit 39. It is conveyed to the holding table 390 and held. Then, after the grinding scraps are removed by cleaning, the semiconductor wafer 1 is held in the holding unit 320 constituting the carry-in / out means 32, and the protective tape 2 is stuck on the surface while the semiconductor wafer 1 is in the second cassette. 310. The semiconductor wafers 1 whose back surfaces have been ground in this way are sequentially accommodated in the second cassette 310.

裏面研削後の半導体ウェーハ1においては、図7に示すように、2点鎖線で示す部分が研削されて除去されると、外周側面にナイフのように尖った鋭利部130が形成され、半導体ウェーハ1の外径が保護テープ2の外径より小さくなっているため、保護テープ2が半導体ウェーハ1の外周側に突出する(研削工程)。裏面研削後の半導体ウェーハ1の厚みは、例えば100μm以下である。   In the semiconductor wafer 1 after the back surface grinding, as shown in FIG. 7, when the portion indicated by the two-dot chain line is ground and removed, a sharp portion 130 like a knife is formed on the outer peripheral side surface, and the semiconductor wafer Since the outer diameter of 1 is smaller than the outer diameter of the protective tape 2, the protective tape 2 protrudes to the outer peripheral side of the semiconductor wafer 1 (grinding step). The thickness of the semiconductor wafer 1 after back grinding is, for example, 100 μm or less.

次に、図8に示すように、半導体ウェーハ1を裏返し、半導体ウェーハ1の裏面14をダイシングテープ4の粘着面40に貼着する。ダイシングテープ4の粘着面40はダイシングフレーム5の裏面に貼着されているため、半導体ウェーハ1がダイシングテープ4を介してダイシングフレーム5と一体化される(ダイシングテープ貼着工程)。このダイシングテープ4は、半導体ウェーハ1の表面に貼着された保護テープ2と同様に、外的刺激(本実施形態では紫外線)により粘着力が低下するタイプのものである。   Next, as shown in FIG. 8, the semiconductor wafer 1 is turned over, and the back surface 14 of the semiconductor wafer 1 is attached to the adhesive surface 40 of the dicing tape 4. Since the adhesive surface 40 of the dicing tape 4 is attached to the back surface of the dicing frame 5, the semiconductor wafer 1 is integrated with the dicing frame 5 through the dicing tape 4 (dicing tape attaching step). The dicing tape 4 is of a type in which the adhesive strength is reduced by an external stimulus (ultraviolet rays in the present embodiment), like the protective tape 2 adhered to the surface of the semiconductor wafer 1.

図7に示したように、半導体ウェーハ1の外径が保護テープ2の外径より小さくなっているため、保護テープ2及び半導体ウェーハ1をダイシングテープ4に対して押圧することにより、図9に示すように、保護テープ2のうち、半導体ウェーハ1の外周部から突出した突出部分20がダイシングテープ4に貼り合わされて貼合部6が形成され、半導体ウェーハ1がダイシングテープ4及び保護テープ2によって包み込まれた状態になることがある。   As shown in FIG. 7, since the outer diameter of the semiconductor wafer 1 is smaller than the outer diameter of the protective tape 2, the protective tape 2 and the semiconductor wafer 1 are pressed against the dicing tape 4. As shown, a protruding portion 20 protruding from the outer peripheral portion of the semiconductor wafer 1 in the protective tape 2 is bonded to the dicing tape 4 to form a bonded portion 6, and the semiconductor wafer 1 is formed by the dicing tape 4 and the protective tape 2. It may become encased.

図10に示すように、保護テープ2側に外的刺激である紫外線を照射する(外的刺激付与工程)。保護テープ2は紫外線により粘着力が低下するタイプのものであるため、保護テープ2の粘着力は低下し、半導体ウェーハ1の表面から剥離しやすくなる。   As shown in FIG. 10, the protective tape 2 side is irradiated with ultraviolet rays that are external stimuli (external stimulus applying step). Since the protective tape 2 is of a type in which the adhesive strength is reduced by ultraviolet rays, the adhesive strength of the protective tape 2 is reduced and is easily peeled off from the surface of the semiconductor wafer 1.

一方、ダイシングテープ4も保護テープ2と同様に紫外線を受けることによって粘着力が低下するタイプのものであるため、紫外線を受けた部分については粘着力が低下する。即ち、図11に示すように、保護テープ2とダイシングテープ4とが貼り合わされた部分である貼合部6については、保護テープ2の粘着力が低下するだけでなく、外的刺激である紫外線が保護テープ2を透過してダイシングテープ4にも作用して貼合部6におけるダイシングテープ4の粘着力も低下させるため、双方のテープの粘着力が低下することにより、貼合部6における貼着力は低下する。一方、ダイシングテープ4のうち、半導体ウェーハ1が貼着されている部分及びダイシングフレーム5が貼着されている部分については半導体ウェーハ1及びダイシングフレーム5が紫外線を遮蔽するため、粘着力が低下しない。従って、半導体ウェーハ1及びダイシングフレーム5がダイシングテープ4にしっかりと貼着された状態が維持されると共に、保護テープ2は半導体ウェーハ1及びダイシングテープ4から剥離しやすい状態となる。   On the other hand, since the dicing tape 4 is of a type in which the adhesive strength is reduced by receiving ultraviolet rays as in the case of the protective tape 2, the adhesive strength is reduced in the portion receiving the ultraviolet rays. That is, as shown in FIG. 11, not only the adhesive strength of the protective tape 2 is reduced but also the ultraviolet ray that is an external stimulus for the bonding portion 6 that is a portion where the protective tape 2 and the dicing tape 4 are bonded together. Passes through the protective tape 2 and also acts on the dicing tape 4 to reduce the adhesive strength of the dicing tape 4 in the bonding portion 6, so that the adhesive strength of both tapes decreases, so that the adhesive strength in the bonding portion 6 is reduced. Will decline. On the other hand, since the semiconductor wafer 1 and the dicing frame 5 shield ultraviolet rays in the portion of the dicing tape 4 where the semiconductor wafer 1 is adhered and the portion where the dicing frame 5 is adhered, the adhesive strength does not decrease. . Accordingly, the state in which the semiconductor wafer 1 and the dicing frame 5 are firmly attached to the dicing tape 4 is maintained, and the protective tape 2 is easily peeled from the semiconductor wafer 1 and the dicing tape 4.

このようにして保護テープ2の粘着力及び貼合部6における貼着力を低下させた後に、半導体ウェーハ1の表面から保護テープ2を剥離する(保護テープ剥離工程)。紫外線の照射によって保護テープ2の粘着力が低下していると共に、貼合部6における貼着力も低下しており、更には半導体ウェーハ1が貼着された部分におけるダイシングテープ4の貼着力は低下しないため、図12に示すように保護テープ2を剥離する際には、保護テープ2を容易に剥離でき、半導体ウェーハ1はダイシングテープ4から剥離されない。従って、半導体ウェーハ1の保護テープ2からダイシングテープ4への貼り替えが円滑に行われる。   Thus, after reducing the adhesive force of the protective tape 2 and the adhesive force in the bonding part 6, the protective tape 2 is peeled from the surface of the semiconductor wafer 1 (protective tape peeling process). While the adhesive strength of the protective tape 2 is reduced by the irradiation of ultraviolet rays, the adhesive force in the bonding part 6 is also reduced, and further the adhesive force of the dicing tape 4 in the portion where the semiconductor wafer 1 is attached is reduced. Therefore, as shown in FIG. 12, when the protective tape 2 is peeled off, the protective tape 2 can be easily peeled off, and the semiconductor wafer 1 is not peeled off from the dicing tape 4. Therefore, the semiconductor wafer 1 can be smoothly replaced from the protective tape 2 to the dicing tape 4.

また、保護テープ2の剥離時にダイシングテープ4を保護テープ2が引っ張り上げてしまうことがないため、半導体ウェーハの割れや欠けを防止することができる。   Further, since the protective tape 2 does not pull up the dicing tape 4 when the protective tape 2 is peeled off, it is possible to prevent the semiconductor wafer from being cracked or chipped.

上記の例では通常の半導体ウェーハをダイシングテープに貼り替えてダイシングフレームに移し替える場合について説明したが、いわゆる先ダイシングの技術により研削工程において半導体ウェーハが半導体チップに分割されている場合も同様である。先ダイシングの場合は、半導体ウェーハがすでに半導体チップに分割されているためダイシングテープに貼り替えてからダイシングする必要はないが、個々の半導体チップをピックアップするためにダイシングテープに貼り替えてダイシングフレームに移し替えることになる。   In the above example, a case where a normal semiconductor wafer is pasted on a dicing tape and transferred to a dicing frame has been described, but the same applies when the semiconductor wafer is divided into semiconductor chips in a grinding process by a so-called dicing technique. . In the case of first dicing, the semiconductor wafer is already divided into semiconductor chips, so it is not necessary to dice after pasting to the dicing tape, but in order to pick up individual semiconductor chips, the dicing tape is pasted to the dicing frame. It will be transferred.

本発明は、半導体ウェーハをダイシングする前に、半導体ウェーハを破損させることなくダイシングフレームに移し替えるのに利用することができる。   The present invention can be used to transfer a semiconductor wafer to a dicing frame without damaging the semiconductor wafer before dicing the semiconductor wafer.

半導体ウェーハを示す斜視図である。It is a perspective view which shows a semiconductor wafer. 半導体ウェーハを示す正面図である。It is a front view which shows a semiconductor wafer. 半導体ウェーハの表面を保護テープに貼着する様子を示す斜視図である。It is a perspective view which shows a mode that the surface of a semiconductor wafer is stuck on a protective tape. 表面に保護テープが貼着された半導体ウェーハを示す斜視図である。It is a perspective view which shows the semiconductor wafer by which the protective tape was stuck on the surface. 表面に保護テープが貼着された半導体ウェーハを示す正面図である。It is a front view which shows the semiconductor wafer by which the protective tape was stuck on the surface. 研削装置の一例を示す斜視図である。It is a perspective view which shows an example of a grinding device. 裏面研削後の半導体ウェーハ及び保護テープを示す一部拡大正面図である。It is a partially expanded front view which shows the semiconductor wafer and back surface tape after back grinding. 半導体ウェーハの裏面をダイシングテープに貼着する様子を示す斜視図である。It is a perspective view which shows a mode that the back surface of a semiconductor wafer is stuck on a dicing tape. 半導体ウェーハの裏面がダイシングテープに貼着された状態を示す一部拡大断面図である。It is a partially expanded sectional view which shows the state by which the back surface of the semiconductor wafer was stuck on the dicing tape. 保護テープ側に紫外線を照射する様子を示す斜視図である。It is a perspective view which shows a mode that an ultraviolet-ray is irradiated to the protective tape side. 保護テープ側に紫外線を照射する様子を示す断面図である。It is sectional drawing which shows a mode that an ultraviolet-ray is irradiated to the protective tape side. 保護テープを剥離する様子を示す斜視図である。It is a perspective view which shows a mode that a protective tape is peeled.

符号の説明Explanation of symbols

1:半導体ウェーハ
10:表面 11:ストリート 12:半導体チップ 13:外周側部 14:裏面
130:鋭利部
2:保護テープ
20:突出部
3:研削装置
30:第一のカセット載置領域 31:第二のカセット載置領域
300:第一のカセット 310:第二のカセット
32:搬出入手段
320:保持部
33:位置合わせテーブル
340:第一の搬送手段 341:第二の搬送手段
35:ターンテーブル
350、351、352、353:チャックテーブル
36:壁部
360a、360b:レール 361a、361b:駆動源
362a、362b:支持板
37:第一の研削手段
370:スピンドル 371:マウンタ 372:研削ホイール
373:研削砥石
38:第二の研削手段
380:スピンドル 381:マウンタ 382:研削ホイール
383:研削砥石
39:洗浄手段
390:保持テーブル
4:ダイシングテープ
40:粘着面
5:ダイシングフレーム
6:貼合部
DESCRIPTION OF SYMBOLS 1: Semiconductor wafer 10: Front surface 11: Street 12: Semiconductor chip 13: Peripheral side part 14: Back surface 130: Sharp part 2: Protection tape 20: Protrusion part 3: Grinding device 30: 1st cassette mounting area 31: 1st Second cassette placement area 300: First cassette 310: Second cassette 32: Loading / unloading means 320: Holding section 33: Positioning table 340: First transport means 341: Second transport means 35: Turntable 350, 351, 352, 353: Chuck table 36: Wall portion 360a, 360b: Rail 361a, 361b: Drive source 362a, 362b: Support plate 37: First grinding means 370: Spindle 371: Mounter 372: Grinding wheel 373: Grinding wheel 38: Second grinding means 380: Spindle 381: Mounter 382: Sharp Grinding wheel 383: grinding wheel 39: cleaning means 390: holding table 4: dicing tape 40: adhesive surface 5: dicing frame 6: bonding part

Claims (6)

表面に回路が形成された半導体ウェーハの裏面を研削した後に、該半導体ウェーハをダイシングフレームに移し替える半導体ウェーハの移し替え方法であって、
外的刺激を受けて粘着力が低下する保護テープを半導体ウェーハの表面に貼着する保護テープ貼着工程と、
該保護テープ側を研削装置のチャックテーブルに載置して該半導体ウェーハの裏面を研削する研削工程と、
該外的刺激を受けて粘着力が低下するダイシングテープに研削後の該半導体ウェーハの裏面を貼着してダイシングフレームと一体化するダイシングテープ貼着工程と、
該保護テープ側に該外的刺激を与える外的刺激付与工程と、
該保護テープを該半導体ウェーハの表面から剥離する保護テープ剥離工程と
から構成される半導体ウェーハの移し替え方法。
A method for transferring a semiconductor wafer, wherein the semiconductor wafer is transferred to a dicing frame after grinding the back surface of the semiconductor wafer having a circuit formed on the surface,
A protective tape attaching process for attaching a protective tape whose adhesive strength is reduced by external stimulation to the surface of the semiconductor wafer;
A grinding step of grinding the back surface of the semiconductor wafer by placing the protective tape side on a chuck table of a grinding device;
A dicing tape adhering step for adhering the back surface of the semiconductor wafer after grinding to a dicing tape whose adhesive force is reduced by receiving the external stimulus and integrating with the dicing frame;
An external stimulus applying step for applying the external stimulus to the protective tape side;
A method for transferring a semiconductor wafer comprising a protective tape peeling step for peeling the protective tape from the surface of the semiconductor wafer.
前記外的刺激は紫外線である
請求項1に記載の半導体ウェーハの移し替え方法。
The semiconductor wafer transfer method according to claim 1, wherein the external stimulus is ultraviolet light.
前記半導体ウェーハの外周側面は円弧状に形成されている請求項1または2に記載の半導体ウェーハの移し替え方法。   The method for transferring a semiconductor wafer according to claim 1, wherein an outer peripheral side surface of the semiconductor wafer is formed in an arc shape. 前記保護テープは前記半導体ウェーハより外径が大きく形成される請求項1または2に記載の半導体ウェーハの移し替え方法。   The method for transferring a semiconductor wafer according to claim 1, wherein the protective tape has a larger outer diameter than the semiconductor wafer. 前記研削工程において、前記半導体ウェーハは、厚みが100μm以下になるように研削される
請求項1、2、3または4に記載の半導体ウェーハの移し替え方法。
5. The method for transferring a semiconductor wafer according to claim 1, wherein the semiconductor wafer is ground in the grinding step so that the thickness is 100 [mu] m or less.
前記半導体ウェーハの表面には、半導体チップの厚みに相当する深さの溝が形成されており、
前記研削工程においては、該溝が裏面から表出するまで該裏面を研削して個々の半導体チップに分割する
請求項1、2、3、4または5に記載の半導体ウェーハの移し替え方法。
A groove having a depth corresponding to the thickness of the semiconductor chip is formed on the surface of the semiconductor wafer,
6. The method for transferring a semiconductor wafer according to claim 1, wherein in the grinding step, the back surface is ground and divided into individual semiconductor chips until the groove is exposed from the back surface.
JP2003318180A 2003-09-10 2003-09-10 Transfer method of semiconductor wafer Pending JP2005086074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003318180A JP2005086074A (en) 2003-09-10 2003-09-10 Transfer method of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318180A JP2005086074A (en) 2003-09-10 2003-09-10 Transfer method of semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2005086074A true JP2005086074A (en) 2005-03-31

Family

ID=34417532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318180A Pending JP2005086074A (en) 2003-09-10 2003-09-10 Transfer method of semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2005086074A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300521A (en) * 2007-05-30 2008-12-11 Disco Abrasive Syst Ltd Semiconductor wafer and processing method thereof
JP2008311404A (en) * 2007-06-14 2008-12-25 Disco Abrasive Syst Ltd Wafer processing method
JP2010140977A (en) * 2008-12-10 2010-06-24 Lintec Corp Sheet pasting machine and paste method as well as washing method of semiconductor wafer
JP2011124261A (en) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd Wafer processing method
JP2011124260A (en) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd Wafer processing method
CN102157449A (en) * 2010-01-27 2011-08-17 株式会社迪思科 Wafer processing method
WO2012153749A1 (en) * 2011-05-09 2012-11-15 シャープ株式会社 Management device, management method, management program, solar cell module, and solar generator
CN104552631A (en) * 2013-10-21 2015-04-29 先进科技新加坡有限公司 Singulation apparatus and method
US9082712B2 (en) 2013-09-12 2015-07-14 Disco Corporation Device wafer processing method
JP2017092125A (en) * 2015-11-05 2017-05-25 株式会社ディスコ Wafer processing method
WO2020153499A1 (en) * 2019-01-25 2020-07-30 古河電気工業株式会社 Ultraviolet light-curable pressure-sensitive adhesive tape for semiconductor wafer processing, method for manufacturing semiconductor chip and method for using ultraviolet light-curable pressure-sensitive adhesive tape
KR20200101282A (en) 2019-02-19 2020-08-27 가부시기가이샤 디스코 Processing method of a wafer
JP2021015894A (en) * 2019-07-12 2021-02-12 株式会社ディスコ Processing method of wafer
JP2022064089A (en) * 2020-10-13 2022-04-25 株式会社ディスコ Wafer processing method and processing device
CN118366918A (en) * 2024-06-14 2024-07-19 深圳天唯智能有限公司 Semiconductor packaging device and manufacturing method thereof
KR102923473B1 (en) * 2020-10-13 2026-02-04 가부시기가이샤 디스코 Processing method of a wafer and grinding apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310480A (en) * 1993-04-27 1994-11-04 Fuji Film Micro Device Kk Grinding method for rear of semiconductor wafer and protective tape applicating machine
JP2003077869A (en) * 2001-06-18 2003-03-14 Disco Abrasive Syst Ltd Semiconductor wafer processing method and supporting substrate used therefor
JP2003152058A (en) * 2001-11-13 2003-05-23 Lintec Corp Wafer transfer device
JP2003209082A (en) * 2002-01-15 2003-07-25 Nitto Denko Corp Method and device for attaching protective tape and method for removing protective tape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310480A (en) * 1993-04-27 1994-11-04 Fuji Film Micro Device Kk Grinding method for rear of semiconductor wafer and protective tape applicating machine
JP2003077869A (en) * 2001-06-18 2003-03-14 Disco Abrasive Syst Ltd Semiconductor wafer processing method and supporting substrate used therefor
JP2003152058A (en) * 2001-11-13 2003-05-23 Lintec Corp Wafer transfer device
JP2003209082A (en) * 2002-01-15 2003-07-25 Nitto Denko Corp Method and device for attaching protective tape and method for removing protective tape

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300521A (en) * 2007-05-30 2008-12-11 Disco Abrasive Syst Ltd Semiconductor wafer and processing method thereof
JP2008311404A (en) * 2007-06-14 2008-12-25 Disco Abrasive Syst Ltd Wafer processing method
JP2010140977A (en) * 2008-12-10 2010-06-24 Lintec Corp Sheet pasting machine and paste method as well as washing method of semiconductor wafer
JP2011124261A (en) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd Wafer processing method
JP2011124260A (en) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd Wafer processing method
CN102157449A (en) * 2010-01-27 2011-08-17 株式会社迪思科 Wafer processing method
WO2012153749A1 (en) * 2011-05-09 2012-11-15 シャープ株式会社 Management device, management method, management program, solar cell module, and solar generator
US9082712B2 (en) 2013-09-12 2015-07-14 Disco Corporation Device wafer processing method
CN104552631A (en) * 2013-10-21 2015-04-29 先进科技新加坡有限公司 Singulation apparatus and method
CN106935548A (en) * 2015-11-05 2017-07-07 株式会社迪思科 The processing method of chip
JP2017092125A (en) * 2015-11-05 2017-05-25 株式会社ディスコ Wafer processing method
WO2020153499A1 (en) * 2019-01-25 2020-07-30 古河電気工業株式会社 Ultraviolet light-curable pressure-sensitive adhesive tape for semiconductor wafer processing, method for manufacturing semiconductor chip and method for using ultraviolet light-curable pressure-sensitive adhesive tape
JPWO2020153499A1 (en) * 2019-01-25 2021-12-02 古河電気工業株式会社 Manufacturing method of UV curable adhesive tape for semiconductor wafer processing and semiconductor chip, and method of using this tape
TWI846807B (en) * 2019-01-25 2024-07-01 日商古河電氣工業股份有限公司 Ultraviolet curing adhesive tape for semiconductor wafer processing, method for manufacturing semiconductor chip, and method for using the tape
KR20200101282A (en) 2019-02-19 2020-08-27 가부시기가이샤 디스코 Processing method of a wafer
JP2021015894A (en) * 2019-07-12 2021-02-12 株式会社ディスコ Processing method of wafer
JP7325903B2 (en) 2019-07-12 2023-08-15 株式会社ディスコ Wafer processing method
TWI868180B (en) * 2019-07-12 2025-01-01 日商迪思科股份有限公司 Wafer processing method
JP2022064089A (en) * 2020-10-13 2022-04-25 株式会社ディスコ Wafer processing method and processing device
JP7551439B2 (en) 2020-10-13 2024-09-17 株式会社ディスコ Wafer processing method and processing apparatus
KR102923473B1 (en) * 2020-10-13 2026-02-04 가부시기가이샤 디스코 Processing method of a wafer and grinding apparatus
CN118366918A (en) * 2024-06-14 2024-07-19 深圳天唯智能有限公司 Semiconductor packaging device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7051428B2 (en) In line system used in a semiconductor package assembling
JPWO2003049164A1 (en) Manufacturing method of semiconductor chip
JP2005086074A (en) Transfer method of semiconductor wafer
US20040007327A1 (en) Dicing tape applying apparatus and back-grinding/dicing tape applying system
JP4741332B2 (en) Wafer processing method
JP4731050B2 (en) Processing method of semiconductor wafer
JP3993918B2 (en) Manufacturing method of semiconductor device
KR102216978B1 (en) Support plate, method of forming same, and wafer processing method
JP2010186971A (en) Wafer processing method
KR20150131964A (en) Wafer processing method and intermediate member
JP2003209080A (en) Semiconductor wafer protection member and semiconductor wafer grinding method
JP2001284303A (en) Grinding equipment
KR100816641B1 (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP4074758B2 (en) Processing method of semiconductor wafer
JP4741331B2 (en) Wafer processing method
JP2003077869A5 (en)
JP2005123653A (en) Taping/peering apparatus and taping system
JP2005175136A (en) Method for dividing semiconductor wafer
JP4026680B2 (en) Plate support member and method of using the same
JP4681704B2 (en) Method for dividing semiconductor wafer
JP2002334857A (en) Semiconductor wafer grinding method and ultraviolet irradiation apparatus used in the grinding method
JP3982572B2 (en) Plate protection tape and semiconductor wafer polishing method
JPH06224299A (en) Semiconductor wafer dividing method and dividing system
JPS61141142A (en) Method for grinding semiconductor wafer
JP2010186972A (en) Method for processing wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214