[go: up one dir, main page]

JP2005072295A - Tape carrier structure and manufacturing method thereof - Google Patents

Tape carrier structure and manufacturing method thereof Download PDF

Info

Publication number
JP2005072295A
JP2005072295A JP2003300821A JP2003300821A JP2005072295A JP 2005072295 A JP2005072295 A JP 2005072295A JP 2003300821 A JP2003300821 A JP 2003300821A JP 2003300821 A JP2003300821 A JP 2003300821A JP 2005072295 A JP2005072295 A JP 2005072295A
Authority
JP
Japan
Prior art keywords
adhesive
tape
tape carrier
conductor pattern
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003300821A
Other languages
Japanese (ja)
Inventor
Kinya Sugie
欣也 杉江
Kenichi Fuse
憲一 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanzacc Co Ltd
Original Assignee
Kyowa Electric Wire Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyowa Electric Wire Co Ltd filed Critical Kyowa Electric Wire Co Ltd
Priority to JP2003300821A priority Critical patent/JP2005072295A/en
Publication of JP2005072295A publication Critical patent/JP2005072295A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 本発明は、製造段階において省資源・低コスト化が図れ、電子部品の小型・薄型化のニーズにも対応できるテープキャリア構造であって、特に、電子部品実装時におけるキャリアテープからの取り外しが容易で、高密度実装が可能な下面電極型電子部品用のテープキャリア、或いは、はんだバンプ電極の形成を容易としたWSP用のテープキャリア、及びこれらに用いるテープキャリア基材、並びにそれらの作製方法を提供することを目的とする。
【解決手段】 金属層5を構成する金属箔4と、金属箔4の表面に形成されるめっき層6と、めっき層6のめっき面6aに貼着される粘着層8aを備える粘着テープ8とを含んで成り、金属箔4及びめっき層6がエッチングされて下面電極片10が形成されたテープキャリア基材2及びその作製方法である。また、電子素子12が、導電性接着剤14を介して下面電極片10に接合されたテープキャリア18及びその作製方法である。
【選択図】 図1
PROBLEM TO BE SOLVED: To provide a tape carrier structure capable of saving resources and reducing costs in the manufacturing stage and responding to the needs for downsizing and thinning of electronic parts, Tape carrier for bottom electrode type electronic parts that can be easily removed and mounted with high density, or tape carrier for WSP that facilitates formation of solder bump electrodes, tape carrier base material used for these, and their An object is to provide a manufacturing method.
SOLUTION: An adhesive tape 8 comprising a metal foil 4 constituting a metal layer 5, a plating layer 6 formed on the surface of the metal foil 4, and an adhesive layer 8a adhered to a plating surface 6a of the plating layer 6. The tape carrier substrate 2 in which the metal foil 4 and the plating layer 6 are etched to form the lower surface electrode piece 10 and the manufacturing method thereof. In addition, the tape carrier 18 in which the electronic element 12 is bonded to the lower surface electrode piece 10 through the conductive adhesive 14 and the manufacturing method thereof.
[Selection] Figure 1

Description

本発明は、電子素子がテープ上に列配されたテープキャリア構造に関し、特に、電子部品や、電極を有する各種の基板の電極上にはんだバンプを形成する際に好適に用いられるテープキャリア及びそのテープキャリアに用いるテープキャリア基材、並びにそれらの作製方法に関する。   The present invention relates to a tape carrier structure in which electronic elements are arranged on a tape, and in particular, a tape carrier suitably used for forming solder bumps on electrodes of various components having electronic components and electrodes, and the same. It is related with the tape carrier base material used for a tape carrier, and those preparation methods.

携帯型のデジタルAV機器や情報端末機器等では、機器の小型・薄型化が進んでおり、これら小型電子機器のプリント基板に実装される抵抗、コンデンサ等の電子部品にも小型・薄型化へのニーズが益々高まっている。   In portable digital AV devices and information terminal devices, the devices are becoming smaller and thinner, and electronic components such as resistors and capacitors mounted on the printed circuit boards of these small electronic devices are also becoming smaller and thinner. Needs are increasing.

半導体パッケージにおいては、その小型化に伴って、BGA(Ball Grid Array)やLGA(Land Grid Array)、CSP(Chip Size Package)といったエリア実装型のパッケージ方式が提案されている。更には、シリコンウエハから切り取られた状態のままで実装されるWSP(Wafer Scale Package)等が多く用いられるようになってきている。これらのパッケージにおいては、特にFC(Flip Chip)接続方式を採用したはんだバンプの構造が盛んに提案されている。また、BGAやCSPのプリント配線板への実装には、はんだボールで形成されたバンプによるはんだ接合が主に採用されている。   With semiconductor packages, area mounting type package systems such as BGA (Ball Grid Array), LGA (Land Grid Array), and CSP (Chip Size Package) have been proposed along with miniaturization. Furthermore, a WSP (Wafer Scale Package) or the like that is mounted while being cut from a silicon wafer is often used. In these packages, particularly, a structure of a solder bump adopting an FC (Flip Chip) connection method has been actively proposed. Also, solder bonding using bumps formed of solder balls is mainly used for mounting BGA and CSP on printed wiring boards.

一方、従来のコンデンサとしては、図7(a)に示したコンデンサ20があり、コンデンサ20は、以下に示す工程によって得られる。同図(b)に示すように、まず、電子素子22の陽極棒24とリードフレーム26に設けられた端子部28aとを溶接等によって接合し、電子素子22と端子部28bとをワイヤ30によってボンディングする。次いで、電子素子22、端子部28a及び28bをモールド樹脂32で樹脂封止した後、電子素子22をリードフレーム26から、端子部28a及び28bの所定の部位で切断することによって切り離し、モールド樹脂32から突出した端子部28a及び28bの部分を、モールド樹脂32に沿うようにしてコンデンサ20の底面方向に折り曲げる(例えば、特許文献1参照。)。   On the other hand, as a conventional capacitor, there is the capacitor 20 shown in FIG. 7A, and the capacitor 20 is obtained by the following steps. As shown in FIG. 2B, first, the anode rod 24 of the electronic element 22 and the terminal portion 28a provided on the lead frame 26 are joined by welding or the like, and the electronic element 22 and the terminal portion 28b are connected by the wire 30. Bond. Next, after the electronic element 22 and the terminal portions 28a and 28b are resin-sealed with the mold resin 32, the electronic element 22 is separated from the lead frame 26 by cutting at predetermined portions of the terminal portions 28a and 28b, and the mold resin 32 is removed. The portions of the terminal portions 28a and 28b protruding from the capacitor 20 are bent toward the bottom surface of the capacitor 20 along the mold resin 32 (see, for example, Patent Document 1).

しかし、このようにして得られたコンデンサ20は、部品高さが高くなると共に、基板実装時において、はんだフィレットが形成されるため高密度実装が出来ず、小型・薄型化へのニーズに対応出来ない。   However, the capacitor 20 obtained in this manner has a high component height, and a solder fillet is formed at the time of mounting on the board, so that high-density mounting cannot be performed, and the need for miniaturization and thinning can be met. Absent.

そこで、小型・薄型化へのニーズに対応すべく、図8に示すような下面電極構造を有するチップコンデンサ40が開示されている(例えば、非特許文献1参照。)。チップコンデンサ40では、下面電極型めっき充てんテープ42(図9(d))が用いられている。めっき充てんテープ42の製造工程は、図9(a)〜(d)に示すように、まず、接着剤付きポリイミドテープ44(厚さ62μm)にパンチング法で所望の形状の微細開口46を設けた後、ポリイミドテープ44と銅箔48がロールラミネータで熱圧着される(同図(a))。そしてポリイミドテープ44の微細開口46内を銅めっき50で厚さ約50μm充てんする(同図(b))。次いでフォトエッチング法で銅箔48を加工し微細配線52を形成する(同図(c))。最後に微細配線52の形成面と下面電極となる銅めっき50の充てん面に、チップ搭載とプリント配線板実装のために、鉛フリー対応のスズ−銀合金めっき54を行う(同図(d))。   Therefore, a chip capacitor 40 having a bottom electrode structure as shown in FIG. 8 is disclosed in order to meet the needs for miniaturization and thinning (see, for example, Non-Patent Document 1). In the chip capacitor 40, a bottom electrode type plating filling tape 42 (FIG. 9D) is used. As shown in FIGS. 9A to 9D, in the manufacturing process of the plating filling tape 42, first, a fine opening 46 having a desired shape is provided in a polyimide tape 44 with an adhesive (thickness: 62 μm) by a punching method. Thereafter, the polyimide tape 44 and the copper foil 48 are thermocompression-bonded with a roll laminator ((a) in the figure). Then, the inside of the fine opening 46 of the polyimide tape 44 is filled with a copper plating 50 to a thickness of about 50 μm ((b) in the figure). Next, the copper foil 48 is processed by a photoetching method to form the fine wiring 52 ((c) in the figure). Finally, a lead-free tin-silver alloy plating 54 is applied to the formation surface of the fine wiring 52 and the filling surface of the copper plating 50 serving as the lower surface electrode for chip mounting and printed wiring board mounting ((d) in the figure). ).

このようにして得られためっき充てんテープ42を用いて組立てたチップコンデンサ40は、図7に示した従来のリードフレーム26を用いたコンデンサ20に比べて、コンデンサ自体の小型化が可能となる。また、チップコンデンサ40は下面電極構造であるため、チップコンデンサ40とプリント配線板との実装距離が近接し、その結果として電気特性も良好となる。   The chip capacitor 40 assembled using the plated filling tape 42 obtained in this way can be downsized compared to the capacitor 20 using the conventional lead frame 26 shown in FIG. Further, since the chip capacitor 40 has a bottom electrode structure, the mounting distance between the chip capacitor 40 and the printed wiring board is close, and as a result, the electrical characteristics are also good.

特開平09−092585号公報(第2頁、第5−6図)Japanese Unexamined Patent Publication No. 09-092585 (2nd page, Fig. 5-6) 珍田聡、外3名,「下面電極型電子部品用銅めっき充てんテープ基材」,MES2 002 第12回マイクロエレクトロニクスシンポジウム論文集,社団法人エレクト ロニクス実装学会,2002年10月,p.327−330Satoshi Chinda, 3 others, “Copper-plated tape base material for bottom electrode type electronic parts”, MES2002, 12th Microelectronics Symposium Proceedings, Japan Institute of Electronics Packaging, October 2002, p. 327-330

しかし、チップコンデンサ40に用いられるめっき充てんテープ42の製造には、多くの工程を必要とするため製造コストが高くなる。また、従来のコンデンサ20及びチップコンデンサ40は、部品の完成後、基板への実装前段階において、図10に示すようなキャリアテープ60のエンボス空部62に、トップテープ64によって封入しなければならず、実装時には、封入されたコンデンサ20等をキャリアテープ60から再び取り出す必要があり、これら封入及び取り出しといった作業は煩雑なものであった。   However, since the plating filling tape 42 used for the chip capacitor 40 requires many steps, the manufacturing cost increases. Further, the conventional capacitor 20 and the chip capacitor 40 must be sealed with the top tape 64 in the embossed empty portion 62 of the carrier tape 60 as shown in FIG. However, at the time of mounting, it is necessary to take out the enclosed capacitor 20 and the like again from the carrier tape 60, and the work of enclosing and taking out was complicated.

更に、従来のコンデンサ20の製造工程において、リードフレーム26に形成される所望の端子部28a、28bのパターンは、リードフレーム26の打ち抜きにより形成されるが、打ち抜かれた部分は無駄となる。また、端子部28a、28bで電子素子22を切り離した後にも、リードフレーム26に無駄が生じることとなる。   Furthermore, in the conventional manufacturing process of the capacitor 20, the pattern of desired terminal portions 28a and 28b formed on the lead frame 26 is formed by punching the lead frame 26, but the punched portion is wasted. Further, even after the electronic element 22 is cut off by the terminal portions 28a and 28b, the lead frame 26 is wasted.

また更に、BGAやCSPといった半導体パッケージは、プリント配線板への実装時にはんだボールで形成されたバンプによるはんだ接合が主に採用されているが、半導体パッケージの小型化に伴ってはんだボールピッチも極小となり、プリント配線板と半導体パッケージとの狭い間隙にアンダーフィル剤を注入することが非常に困難となっている。   In addition, semiconductor packages such as BGA and CSP mainly employ solder bonding by bumps formed with solder balls when mounted on a printed wiring board, but with the miniaturization of semiconductor packages, the solder ball pitch is also minimized. Therefore, it is very difficult to inject the underfill agent into a narrow gap between the printed wiring board and the semiconductor package.

そこで、本発明は、製造段階において省資源・低コスト化が図れ、電子部品の小型・薄型化のニーズにも対応できるテープキャリア構造であって、特に、電子部品実装時におけるキャリアテープからの取り外しが容易で、高密度実装が可能な下面電極型電子部品用のテープキャリア、或いは、はんだバンプ電極の形成を容易としたWSP用のテープキャリア、及びこれに用いるテープキャリア基材、並びにそれらの作製方法を提供することを目的とする。   Therefore, the present invention provides a tape carrier structure that can save resources and reduce costs at the manufacturing stage and can meet the needs for downsizing and thinning of electronic components. In particular, the tape carrier structure can be detached from the carrier tape when mounting electronic components. Tape carrier for bottom electrode type electronic components that can be mounted easily and with high density, or tape carrier for WSP that facilitates formation of solder bump electrodes, tape carrier substrate used therefor, and production thereof It aims to provide a method.

即ち、本発明の要旨とするところは、少なくとも一方の面に粘着層を備える粘着テープと、
該粘着層の表面に粘着した金属層とを含んで成り、
該金属層が導体パターンを構成するテープキャリア基材であることにある。
That is, the gist of the present invention is an adhesive tape having an adhesive layer on at least one surface;
A metal layer adhered to the surface of the adhesive layer,
The metal layer is a tape carrier base material constituting a conductor pattern.

また、かかるテープキャリア基材において、前記金属層は、銅、銀、スズ、ニッケル、アルミニウム、及びこれらのうちの少なくとも一つを含む合金から選択される金属から成り得る。   In the tape carrier substrate, the metal layer may be made of a metal selected from copper, silver, tin, nickel, aluminum, and an alloy containing at least one of them.

また、かかるテープキャリア基材において、前記金属層は、銅箔、銀箔、スズ箔、ニッケル箔、アルミニウム箔、及び前記合金から成る合金箔から選択される金属箔から構成され得る。   In the tape carrier substrate, the metal layer may be composed of a metal foil selected from a copper foil, a silver foil, a tin foil, a nickel foil, an aluminum foil, and an alloy foil made of the alloy.

また、かかるテープキャリア基材において、前記金属箔の前記粘着層と面する面にめっき層を備え得ることにある。   Moreover, in this tape carrier base material, there exists in having a plating layer in the surface which faces the said adhesion layer of the said metal foil.

更に、かかるテープキャリア基材において、前記めっき層がスズめっき又はスズ合金めっきから成ること、及び前記スズ合金が、スズ−銅、スズ−ビスマス、スズ−銀、スズ−銀−銅、スズ−亜鉛のいずれかから成ることにある。   Further, in the tape carrier substrate, the plating layer is made of tin plating or tin alloy plating, and the tin alloy is tin-copper, tin-bismuth, tin-silver, tin-silver-copper, tin-zinc. It is to consist of either.

また、かかるテープキャリア基材において、前記粘着層が、紫外線の照射により粘着力が低下する粘着剤から成り得ることにある。   In the tape carrier substrate, the adhesive layer may be made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays.

また、かかるテープキャリア基材において、前記導体パターンが電極及び/又は電子回路であること、更に、前記電極が下面電極片であることにある。   In the tape carrier substrate, the conductor pattern is an electrode and / or an electronic circuit, and the electrode is a bottom electrode piece.

本発明の他の要旨とするところは、前記テープキャリア基材と、
電子素子とを含んで成り、
該電子素子が、前記導体パターンに接合されたテープキャリアであることにある。
Another aspect of the present invention is the tape carrier substrate,
Comprising an electronic element,
The electronic element is a tape carrier bonded to the conductor pattern.

また、かかるテープキャリアにおいて、前記電子素子が、粘着性フラックスを介して前記導体パターンに接合されたことにある。   In the tape carrier, the electronic element is bonded to the conductor pattern via an adhesive flux.

本発明の更に他の要旨とするところは、前記テープキャリア基材の作製方法であって、
粘着層を備える粘着テープを準備する工程と、
該粘着層の表面に、金属層で導体パターンを形成する工程とを含むことにある。
Still another aspect of the present invention is a method for producing the tape carrier substrate,
Preparing an adhesive tape comprising an adhesive layer;
Forming a conductor pattern with a metal layer on the surface of the adhesive layer.

本発明のまた更に他の要旨とするところは、前記テープキャリア基材の作製方法であって、
金属箔と、粘着層を備える粘着テープとを準備する工程と、
該金属箔に該粘着テープを貼着する工程と、
該金属箔をエッチングして導体パターンを形成する工程とを含むことにある。
Still another aspect of the present invention is a method for producing the tape carrier substrate,
Preparing a metal foil and an adhesive tape comprising an adhesive layer;
Attaching the adhesive tape to the metal foil;
And etching the metal foil to form a conductor pattern.

また、かかるテープキャリア基材の作製方法において、前記導体パターンが電極及び/又は電子回路であること、更に、前記粘着層が、紫外線の照射により粘着力が低下する粘着剤から成り得ることにある。   In the method for producing a tape carrier substrate, the conductor pattern may be an electrode and / or an electronic circuit, and the adhesive layer may be made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays. .

また、本発明の別の要旨とするところは、前記テープキャリアの作製方法であって、
粘着層を備える粘着テープと、電子素子とを準備する工程と、
該粘着層の表面に、金属層で導体パターンを形成する工程と、
該電子素子を、該導体パターンに接合する工程とを含むことにある。
Further, another gist of the present invention is a method for producing the tape carrier,
Preparing an adhesive tape having an adhesive layer and an electronic element;
Forming a conductive pattern with a metal layer on the surface of the adhesive layer;
Joining the electronic element to the conductor pattern.

また、前記テープキャリアの作製方法であって、
金属箔と、粘着層を備える粘着テープと、電子素子とを準備する工程と、
該金属箔に該粘着テープを貼着する工程と、
該金属箔をエッチングして導体パターンを形成する工程と、
該下面電極片と該電子素子とを接合する工程とを含むことにある。
Also, a method for producing the tape carrier,
Preparing a metal foil, an adhesive tape including an adhesive layer, and an electronic element;
Attaching the adhesive tape to the metal foil;
Etching the metal foil to form a conductor pattern;
And a step of bonding the lower surface electrode piece and the electronic element.

更に、かかるテープキャリアの作製方法における前記電子素子を、前記導体パターンに接合する工程が、
前記導体パターンに粘着性フラックスを塗布する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに接合する工程とを含み得ることにある。
Furthermore, the step of joining the electronic element in the method for producing the tape carrier to the conductor pattern,
Applying adhesive flux to the conductor pattern;
Joining the electronic element to the conductor pattern via the adhesive flux.

また更に、前記電子素子を、前記導体パターンに接合する工程が、
前記導体パターンが形成された面に、テープ状に成形した粘着性フラックスを粘着する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに圧着する工程とを含み得ることにある。
Still further, the step of bonding the electronic element to the conductor pattern comprises:
Adhering the adhesive flux formed into a tape shape on the surface on which the conductor pattern is formed;
A step of crimping the electronic element to the conductor pattern via the adhesive flux.

また、かかるテープキャリアの作製方法において、前記導体パターンが電極及び/又は電子回路であること、更に、前記粘着層が、紫外線の照射により粘着力が低下する粘着剤から成り得ることにある。   Further, in the method for producing the tape carrier, the conductor pattern is an electrode and / or an electronic circuit, and further, the adhesive layer can be made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays.

また、本発明の別の要旨とするところは、前記テープキャリア基材と、電子素子とを準備する工程と、
該電子素子を、前記導体パターンに接合してテープキャリアを得る工程と、
該テープキャリアを構成する前記粘着テープに紫外線を照射する工程と、
該電子素子が接合された前記導体パターンを、前記粘着テープから分離する工程とを含む電子素子の実装方法であることにある。
In addition, another gist of the present invention is the step of preparing the tape carrier substrate and the electronic element,
Bonding the electronic element to the conductor pattern to obtain a tape carrier;
Irradiating the adhesive tape constituting the tape carrier with ultraviolet rays;
And a step of separating the conductive pattern to which the electronic element is bonded from the adhesive tape.

また、かかる電子素子の実装方法において、前記テープキャリアを得る工程が、
前記導体パターンに粘着性フラックスを塗布する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに接合する工程とを含み得ることにある。
Further, in the electronic device mounting method, the step of obtaining the tape carrier,
Applying adhesive flux to the conductor pattern;
Joining the electronic element to the conductor pattern via the adhesive flux.

更に、かかる電子素子の実装方法において、前記テープキャリアを得る工程が、
前記導体パターンが形成された面に、テープ状に成形した粘着性フラックスを粘着する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに圧着する工程とを含み得ることにある。
Furthermore, in the electronic device mounting method, the step of obtaining the tape carrier includes:
Adhering the adhesive flux formed into a tape shape on the surface on which the conductor pattern is formed;
A step of crimping the electronic element to the conductor pattern via the adhesive flux.

また、かかる電子素子の実装方法において、前記粘着性フラックスが、熱可塑性樹脂又は熱硬化性樹脂の前駆体を含み、
更に、前記粘着テープから分離された、前記電子素子が接合された前記導体パターンを加熱する工程を含むことにある。
Further, in the electronic device mounting method, the adhesive flux includes a thermoplastic resin or a precursor of a thermosetting resin,
Further, the method includes a step of heating the conductor pattern separated from the adhesive tape and bonded to the electronic element.

本発明のテープキャリア基材は、テープキャリア基材自体の構造を単純化することによって、低コスト化、省資源化を図ることができ、製造段階においても、低コスト化、省資源化、及び製造効率の向上を図ることが出来る。   The tape carrier base material of the present invention can achieve cost reduction and resource saving by simplifying the structure of the tape carrier base material itself, and cost reduction, resource saving, and The production efficiency can be improved.

また、本発明のテープキャリア基材に形成された導体パターン、例えば、下面電極片に電子素子を接合することによって、容易にテープキャリアを得ることが出来る。従って、電子部品の製造後、キャリアテープに封入する工程を必要とせず、製造工程における低コスト化、省資源化を図ることが出来る。   Moreover, a tape carrier can be easily obtained by joining an electronic element to the conductor pattern formed on the tape carrier substrate of the present invention, for example, the lower surface electrode piece. Therefore, after manufacturing the electronic component, a process of encapsulating in the carrier tape is not required, and cost reduction and resource saving in the manufacturing process can be achieved.

更に、電子素子の接合工程において、導体パターンに粘着性フラックスを塗布することにより、電子素子の位置決め及び固定を容易に行うことが出来る。また、電子素子と導体パターンをはんだ接合する際、金属表面の酸化膜の除去、はんだ付け中の加熱による再酸化の防止、はんだの表面張力を小さくして濡れを向上するといった効果も得られる。特に、テープ状に成形した粘着性フラックスを適用すれば、基板への実装時に、電子部品と基板との間隙を粘着性フラックスで充填することが出来ると共に、アンダーフィル剤を別途注入することなく基板と電子部品との接合強度を向上することが出来る。   Furthermore, in the bonding step of the electronic element, the electronic element can be easily positioned and fixed by applying an adhesive flux to the conductor pattern. In addition, when soldering the electronic element and the conductor pattern, effects such as removal of the oxide film on the metal surface, prevention of reoxidation by heating during soldering, and improvement of wetting by reducing the surface tension of the solder can be obtained. In particular, when adhesive tape shaped tape is applied, the gap between the electronic component and the substrate can be filled with the adhesive flux when mounted on the substrate, and the substrate is not injected separately. And the bonding strength between the electronic parts can be improved.

また、粘着テープをキャリアテープとして利用することにより、基板実装時において、直接、或いは紫外線の照射のみでテープキャリアから電子部品を分離ことができ、実装時における実装効率の向上を図ることが出来る。   Further, by using the adhesive tape as the carrier tape, the electronic components can be separated from the tape carrier directly or only by irradiation with ultraviolet rays at the time of mounting the substrate, and the mounting efficiency at the time of mounting can be improved.

更に、本発明のテープキャリア基材を用いることによって、下面電極構造を有する電子部品やはんだバンプ電極を有するWSPを容易に得ることが出来るため、電子部品自体の小型・薄型化のニーズに対応出来ると共に、高密度実装が可能となり、携帯型パソコンや携帯電話、デジタルカメラ、PDA(Personal Digital Assistant)等の電子機器の小型・薄型化へのニーズにも対応出来ることとなる。   Furthermore, by using the tape carrier substrate of the present invention, it is possible to easily obtain an electronic component having a bottom electrode structure or a WSP having a solder bump electrode, so that the needs for miniaturization and thinning of the electronic component itself can be met. At the same time, high-density mounting becomes possible, and it is possible to meet the needs for miniaturization and thinning of electronic devices such as portable personal computers, mobile phones, digital cameras, and PDAs (Personal Digital Assistants).

更にまた、本発明に係るめっき層において、鉛フリー対応スズ合金めっきを使用することによって、近年の環境問題における鉛フリー化に容易に対応することが出来る。   Furthermore, in the plating layer according to the present invention, by using lead-free tin alloy plating, it is possible to easily cope with lead-free in recent environmental problems.

以下、本発明の態様について説明するが、本発明の態様は以下に示したものに限定されない。   Hereinafter, although the aspect of this invention is demonstrated, the aspect of this invention is not limited to what was shown below.

図1に、本発明に係るテープキャリア基材(以下、「テープ基材」という。)であって、特に、下面電極型電子部品用として好適に用いられ得る態様を示す。テープ基材2は、同図(a)から(c)の製造工程を経て得られる。まず、金属層5を構成する金属箔4、例えば、銅箔等の表面に、スズ等のめっきを施してめっき層6を形成する(同図(a))。次いで、めっき層6のめっき面6aに、粘着層8aを有する粘着テープ8を貼着する(同図(b))。最後に、フォトエッチング法によって金属箔4及びめっき層6を加工し、下面電極片10を形成する(同図(c))。同図(d)は、下面電極片10にタンタル電解コンデンサ素子等の電子素子12が、導電性接着剤14を介して接合されたテープキャリア18を示す断面図である。また、図2(b)には、粘着テープ8から分離された、電子素子12に、金属箔4から成る下面電極及びめっき層6から成る実装基板との電気的接続を準備するはんだ部で構成される下面電極片10を備える下面電極型電子部品(以下、「電子部品」という。)16の断面図を示す。   FIG. 1 shows a tape carrier base material (hereinafter referred to as “tape base material”) according to the present invention, which can be suitably used particularly for a bottom electrode type electronic component. The tape base material 2 is obtained through the manufacturing steps shown in FIGS. First, the surface of a metal foil 4 constituting the metal layer 5, for example, a copper foil, is plated with tin or the like to form a plating layer 6 ((a) in the figure). Next, the adhesive tape 8 having the adhesive layer 8a is adhered to the plating surface 6a of the plating layer 6 ((b) in the figure). Finally, the metal foil 4 and the plating layer 6 are processed by a photoetching method to form the lower surface electrode piece 10 ((c) in the figure). FIG. 4D is a cross-sectional view showing a tape carrier 18 in which an electronic element 12 such as a tantalum electrolytic capacitor element is joined to the lower surface electrode piece 10 via a conductive adhesive 14. 2B, the electronic element 12 separated from the adhesive tape 8 is composed of a solder portion for preparing an electrical connection between the lower surface electrode made of the metal foil 4 and the mounting board made of the plating layer 6. 1 is a cross-sectional view of a lower surface electrode type electronic component (hereinafter referred to as “electronic component”) 16 including the lower surface electrode piece 10 to be manufactured.

ここで、金属層5を構成する金属箔4としては、銅箔、銀箔、スズ箔、ニッケル箔、アルミニウム箔の他、銅、銀、スズ、ニッケル、アルミニウムのうちから選択される二以上の金属を含む合金や、銅、銀、スズ、ニッケル、アルミニウムのうちの少なくとも一つと他の金属とを含む合金から成る合金箔から選択して使用することができ、中でも導電率の高い銅箔は、低ESR(equivalent series resistance:等価直列抵抗)化及び薄膜化によって好適に使用し得る。なお、金属箔4は、ステンレス、チタン等から成るカソードドラムを使用する連続めっき方式等によって得られる。   Here, as the metal foil 4 constituting the metal layer 5, in addition to copper foil, silver foil, tin foil, nickel foil, aluminum foil, two or more metals selected from copper, silver, tin, nickel, and aluminum are used. Or an alloy foil made of an alloy containing at least one of copper, silver, tin, nickel, and aluminum and another metal, and a copper foil having a high conductivity can be used. It can be suitably used by reducing ESR (equivalent series resistance) and thinning. The metal foil 4 is obtained by a continuous plating method using a cathode drum made of stainless steel, titanium or the like.

また、めっき層6は、下面電極片10に電子素子12が接合された電子部品16(図2(b))を基板上へ実装する際、金属箔4から成る電極と実装用基板とを接続するために設けられる基板実装用のめっき層である。このめっき層6は必ずしも設ける必要はないが、金属箔4の表面にめっき層6を設けておくことによって、実装用基板への接続が容易となる点で好ましい。更に、めっき層6は、スズめっき又はスズ合金めっきから成り、スズ合金めっきとしては、例えば、スズ−銅めっき、スズ−ビスマスめっき、スズ−銀めっき、スズ−銀−銅めっき、スズ−亜鉛めっき等を使用することが出来る。なお、スズ−鉛めっき等の鉛を含有するめっきも使用可能ではあるが、近年の環境問題における鉛フリー化に対応すべく、本発明ではスズ−銅めっきを始めとする鉛フリー対応スズ合金めっきが使用されることが好ましい。   The plating layer 6 connects the electrode made of the metal foil 4 and the mounting substrate when the electronic component 16 (FIG. 2B) having the electronic element 12 bonded to the lower surface electrode piece 10 is mounted on the substrate. It is the plating layer for board | substrate mounting provided in order to do. Although this plating layer 6 is not necessarily provided, it is preferable that the plating layer 6 is provided on the surface of the metal foil 4 in order to facilitate connection to the mounting substrate. Furthermore, the plating layer 6 is composed of tin plating or tin alloy plating. Examples of the tin alloy plating include tin-copper plating, tin-bismuth plating, tin-silver plating, tin-silver-copper plating, and tin-zinc plating. Etc. can be used. In addition, although plating containing lead such as tin-lead plating can be used, in order to cope with lead-free in recent environmental problems, in the present invention, tin-plated tin alloy plating including tin-copper plating is used. Is preferably used.

粘着テープ8は、例えば、ポリエステル、ポリ塩化ビニル、ポリオレフィン等の合成樹脂から成るテープ状部材21の片面に粘着層8aを備えている。この粘着層8aには、例えば、フェノール樹脂系接着剤、ポリウレタン系接着剤、ポリ酢酸ビニル系接着剤、ゴム系接着剤等が適用できる。但し、これらの各種接着剤の接着力は、下面電極片10が粘着テープ8から分離容易であることが好ましい。つまり、下面電極片10に電子素子12が接合された電子部品16は、基板実装時に粘着テープ8から分離して実装用基板に実装されるため、粘着テープ8から電子部品16が分離可能でなければならない。従って、上記の各種接着剤は、粘着テープ8上に下面電極片10を含む電子部品16が固定でき、且つ電子部品16の実装時には下面電極片10が粘着テープ8から容易に分離可能な仮接着性を有していることが好ましい。   The adhesive tape 8 includes an adhesive layer 8a on one surface of a tape-like member 21 made of a synthetic resin such as polyester, polyvinyl chloride, or polyolefin. For example, a phenol resin adhesive, a polyurethane adhesive, a polyvinyl acetate adhesive, a rubber adhesive, or the like can be applied to the adhesive layer 8a. However, the adhesive strength of these various adhesives is preferably such that the bottom electrode piece 10 can be easily separated from the adhesive tape 8. That is, the electronic component 16 in which the electronic element 12 is bonded to the lower surface electrode piece 10 is separated from the adhesive tape 8 and mounted on the mounting substrate when mounted on the substrate, and therefore the electronic component 16 must be separable from the adhesive tape 8. I must. Therefore, the above-mentioned various adhesives can temporarily bond the electronic component 16 including the lower surface electrode piece 10 on the pressure-sensitive adhesive tape 8 and can temporarily separate the lower surface electrode piece 10 from the pressure-sensitive adhesive tape 8 when the electronic component 16 is mounted. It is preferable to have the property.

また、粘着テープ8が、紫外線を照射することによって粘着力が低下、若しくは消失する性質を有する粘着剤から成る粘着層8bを備えていてもよい。この粘着層8bには、紫外線の照射によって粘着力が低下する公知のあらゆる粘着剤が適用でき、この粘着剤は、例えば、アクリル酸エステル系、メタクリル酸エステル系等のポリマー又はオリゴマーと、稀釈剤や架橋剤として作用するモノマー、及びベンゾイン、ハロゲン化合物等の紫外線増感剤、その他、安定剤、酸化防止剤等を含んで成る組成物である。   Moreover, the adhesive tape 8 may be provided with an adhesive layer 8b made of an adhesive having a property that the adhesive strength is reduced or disappears by irradiating ultraviolet rays. Any known pressure-sensitive adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays can be applied to the pressure-sensitive adhesive layer 8b. Examples of the pressure-sensitive adhesive include polymers or oligomers such as acrylate esters and methacrylate esters, and diluents. And a monomer that acts as a crosslinking agent, an ultraviolet sensitizer such as benzoin and a halogen compound, a stabilizer, an antioxidant, and the like.

ここで、本発明に係る粘着層8bを備える粘着テープ8の具体例としては、古河電気工業(株)製のバックグラインディング&エッチング用UVテープ、SP−552M及びSP−594Mが挙げられる。いずれのUVテープも、テープ状部材21がポリオレフィンから成り、粘着層8bがアクリル系樹脂の粘着剤から成る、耐エッチング性に優れた粘着テープ8である。また、例えばSiウエハミラー面にこれらのUVテープ(粘着テープ8)を貼着した場合の粘着力は、紫外線照射前で1.4〜1.5N/25mm、紫外線照射後で0.03〜0.08N/25mmである。つまり、粘着層8bを備える粘着テープ8は、紫外線照射前には強力な粘着力によって粘着テープ8上に電子部品16を確実に固定することが出来る一方、紫外線照射後は粘着力が急激に弱くなり、電子部品16を容易に剥離することが出来る特性を有している。   Here, specific examples of the pressure-sensitive adhesive tape 8 including the pressure-sensitive adhesive layer 8b according to the present invention include back grinding and etching UV tapes, SP-552M and SP-594M manufactured by Furukawa Electric Co., Ltd. Each of the UV tapes is an adhesive tape 8 having excellent etching resistance, in which the tape-like member 21 is made of polyolefin and the adhesive layer 8b is made of an acrylic resin adhesive. For example, the adhesive strength when these UV tapes (adhesive tape 8) are attached to the Si wafer mirror surface is 1.4 to 1.5 N / 25 mm before ultraviolet irradiation, and 0.03 to 0 after ultraviolet irradiation. 0.08 / 25 mm. That is, the adhesive tape 8 having the adhesive layer 8b can securely fix the electronic component 16 on the adhesive tape 8 with a strong adhesive force before the ultraviolet irradiation, while the adhesive force sharply weakens after the ultraviolet irradiation. Thus, the electronic component 16 can be easily peeled off.

以上の構成から成るテープ基材2(図1(c))は、図9(d)に示すめっき充てんテープ42に比べ製造段階における工程が少なく、低コスト化を図ることが出来る。   The tape base material 2 (FIG. 1 (c)) having the above configuration has fewer steps in the manufacturing stage than the plating filling tape 42 shown in FIG. 9 (d), and the cost can be reduced.

更に、図1(d)に示すように、テープ基材2の金属箔4及びめっき層6から成る下面電極片10に、導電性接着剤14で電子素子12を接合することによって、テープキャリア18を得ることが出来る。導電性接着剤14は、エポキシ樹脂系やフェノール樹脂系の接着剤中に、銀粉や銅粉、アルミニウム粉等の導電フィラー、及び必要に応じて溶剤、添加剤等が配合されたものであり、金属箔4と電子素子12との接合においては、公知のあらゆる導電性接着剤が適用でき、特に限定されるものではない。   Further, as shown in FIG. 1D, a tape carrier 18 is obtained by bonding an electronic element 12 with a conductive adhesive 14 to a lower surface electrode piece 10 composed of a metal foil 4 and a plating layer 6 of a tape substrate 2. Can be obtained. The conductive adhesive 14 is an epoxy resin-based or phenol resin-based adhesive, in which a conductive filler such as silver powder, copper powder, aluminum powder, and a solvent, an additive, etc. are blended as necessary. In joining the metal foil 4 and the electronic element 12, any known conductive adhesive can be applied and is not particularly limited.

また、下面電極片10と電子素子12は、はんだにより接合されてもよい。なお、接合に使用されるはんだには、フラックスを含有するはんだ、例えば、はんだクリーム、やに入りはんだ等が好適に使用される。フラックスには、金属表面の酸化膜の除去、はんだ付け中の加熱による再酸化の防止、はんだの表面張力を小さくして濡れを向上するといった効果がある。従って、フラックスを含有するはんだを使用することにより、下面電極片10と電子素子12との接合作業において、作業性の向上を図ることが出来る。   Moreover, the lower surface electrode piece 10 and the electronic element 12 may be joined by solder. In addition, as solder used for joining, solder containing flux, for example, solder cream, cored solder, or the like is preferably used. The flux has effects such as removal of an oxide film on the metal surface, prevention of reoxidation by heating during soldering, and improvement of wetting by reducing the surface tension of the solder. Therefore, by using solder containing flux, workability can be improved in the joining work between the lower surface electrode piece 10 and the electronic element 12.

ここで、本発明における下面電極片10と電子素子12との接合には、粘着性を有するフラックスのファインボンドFB50−A(ハリマ化成(株))のSSタイプ及びSZ−101タイプの2種類を使用した。SSタイプは、フラックスのハロゲン含有率が0.18〜0.22%、水溶液抵抗が75±25kΩ・cmであり、SZタイプは、ハロゲン含有率が0.15〜0.25%、水溶液抵抗が18±5kΩ・cmである。これを下面電極片10に塗布し、電子素子12を接合した結果、十分な接合強度が得られ、且つ接合作業の効率化を図ることが出来た。なお、ファインボンドの塗布方法としては、ディスペンス法、スクリーン印刷、スタンピング、転写法、タンポ印刷等が適用でき、特に限定されるものではない。   Here, in joining of the lower surface electrode piece 10 and the electronic element 12 in the present invention, there are two types, SS type and SZ-101 type of fine flux FB50-A (Harima Kasei Co., Ltd.) of adhesive flux. used. The SS type has a flux halogen content of 0.18 to 0.22% and an aqueous solution resistance of 75 ± 25 kΩ · cm. The SZ type has a halogen content of 0.15 to 0.25% and an aqueous solution resistance of 18 ± 5 kΩ · cm. As a result of applying this to the lower surface electrode piece 10 and bonding the electronic element 12, sufficient bonding strength was obtained and the efficiency of the bonding operation could be improved. In addition, as a fine bond coating method, a dispensing method, a screen printing, a stamping, a transfer method, a tampo printing, and the like can be applied, and there is no particular limitation.

図2(a)に示すテープキャリア18aは、基板への実装時におけるテープキャリアの一例であり、テープキャリア18aにおける粘着テープ8は、紫外線の照射によって粘着力が低下する粘着剤から成る粘着層8b(不図示)を備えているものとする。粘着テープ8上に形成された下面電極片10に電子素子12が接合されたテープキャリア18aに、紫外線を照射することによって、粘着層8bの粘着力が低下し、電子素子12が接合された下面電極片10は粘着テープ8から分離可能となって、同図(b)に示すような電子部品16を容易に得ることが出来る。従って、図7に示す態様におけるリードフレーム26からの切断工程や、端子部28a、28bの折り曲げ工程を要せず、リードフレーム26に生じていた無駄が省け、低コスト化、省資源化を図ることが出来る。   A tape carrier 18a shown in FIG. 2A is an example of a tape carrier when mounted on a substrate, and the adhesive tape 8 in the tape carrier 18a is an adhesive layer 8b made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays. (Not shown). By irradiating the tape carrier 18a having the electronic element 12 bonded to the lower surface electrode piece 10 formed on the adhesive tape 8 with ultraviolet rays, the adhesive force of the adhesive layer 8b is reduced, and the lower surface to which the electronic element 12 is bonded. The electrode piece 10 can be separated from the adhesive tape 8, and an electronic component 16 as shown in FIG. Therefore, the cutting process from the lead frame 26 and the bending process of the terminal portions 28a and 28b in the embodiment shown in FIG. 7 are not required, and waste that has occurred in the lead frame 26 can be eliminated, thereby reducing costs and resources. I can do it.

また、粘着テープ8から分離された電子部品16における下面電極片10は、実装用基板への接続用のめっき層6を備えているため、電子部品16を実装用基板へ実装する際、基板上に容易に接続することが出来る。   Moreover, since the lower surface electrode piece 10 in the electronic component 16 separated from the adhesive tape 8 includes the plating layer 6 for connection to the mounting substrate, when the electronic component 16 is mounted on the mounting substrate, Can be easily connected.

更に、従来は、コンデンサ20等の電子部品を実装する前段階において、図10に示すキャリアテープ60のエンボス空部62に、電子部品を予め封入しておく工程が必要であったが、テープキャリア18aでは、電子部品16の封入工程を省くことが出来る。特に、粘着層8bを備える粘着テープ8をキャリアテープとして利用する場合、紫外線の照射前には強力な粘着力によって電子部品16が固定されているため粘着テープ8から電子部品16が脱落する恐れがなく、基板への実装前段階における電子部品16の封入工程を要せずとも、取り扱いが容易なテープキャリア18aを得ることが出来る。一方、電子部品16の実装時には、紫外線を照射するのみで簡単に粘着テープ8から電子部品16を外して実装することができ、実装効率の向上を図ることが出来ると共に、電子部品16の実装時まで粘着テープ8が貼着されているため、めっき層6のめっき面6aの酸化を防止することも出来る。   Furthermore, in the prior art, a step of pre-encapsulating the electronic components in the embossed voids 62 of the carrier tape 60 shown in FIG. In 18a, the encapsulation process of the electronic component 16 can be omitted. In particular, when the pressure-sensitive adhesive tape 8 having the pressure-sensitive adhesive layer 8b is used as a carrier tape, the electronic component 16 may be dropped from the pressure-sensitive adhesive tape 8 because the electronic component 16 is fixed with a strong adhesive force before irradiation with ultraviolet rays. In addition, the tape carrier 18a that can be easily handled can be obtained without the need to enclose the electronic component 16 in the stage before mounting on the substrate. On the other hand, when the electronic component 16 is mounted, the electronic component 16 can be easily detached from the adhesive tape 8 by simply irradiating ultraviolet rays, so that the mounting efficiency can be improved and the electronic component 16 can be mounted. Since the pressure-sensitive adhesive tape 8 is pasted up to this point, oxidation of the plating surface 6a of the plating layer 6 can be prevented.

また、テープ基材2を用いることによって、下面電極構造を有する電子部品16を容易に得ることが出来るため、電子部品自体の小型・薄型化へのニーズに対応出来ると共に、基板実装時において高密度実装が可能であるため、電子機器の小型・薄型化へのニーズにも対応出来ることとなる。つまり、本発明によって得られる電子部品16を、更なる小型・薄型化が望まれる携帯型パソコンや携帯電話、デジタルカメラ、PDA(Personal Digital Assistant)等に適用することによって、極めて小型・薄型化された電子機器を得ることが出来る。   In addition, since the electronic component 16 having the bottom electrode structure can be easily obtained by using the tape base material 2, it is possible to meet the needs for miniaturization and thinning of the electronic component itself, and at the time of mounting on the substrate, it has a high density. Since mounting is possible, it will be possible to meet the needs for downsizing and thinning electronic devices. That is, by applying the electronic component 16 obtained by the present invention to a portable personal computer, a mobile phone, a digital camera, a PDA (Personal Digital Assistant), etc. that are desired to be further reduced in size and thickness, it is extremely reduced in size and thickness. Can be obtained.

なお、粘着層8aを備える粘着テープ8をキャリアテープとして利用することも可能であるが、粘着層8aには、上述の通り、粘着テープ8から電子部品16を容易に分離可能な仮接着性を有する接着剤が適用されている。そのため、電子部品16の実装時に粘着テープ8からの分離が容易な点では優れているが、テープキャリア18aの取り扱いの容易性、及び実装前段階における粘着テープ8への電子部品16の固定性を考慮すると、粘着層8bを備える粘着テープ8を使用することが好ましい。また、粘着テープ8をキャリアテープとして利用する場合、粘着テープ8の長手方向の端部には、粘着テープ8の送出用スプロケットホール19が設けられることとなる。   In addition, although it is also possible to utilize the adhesive tape 8 provided with the adhesive layer 8a as a carrier tape, the adhesive layer 8a has temporary adhesiveness that can easily separate the electronic component 16 from the adhesive tape 8 as described above. The adhesive which has is applied. Therefore, although it is excellent in that it can be easily separated from the adhesive tape 8 when the electronic component 16 is mounted, it is easy to handle the tape carrier 18a and fix the electronic component 16 to the adhesive tape 8 in the stage before mounting. Considering, it is preferable to use the adhesive tape 8 provided with the adhesive layer 8b. When the adhesive tape 8 is used as a carrier tape, a sprocket hole 19 for delivery of the adhesive tape 8 is provided at the longitudinal end of the adhesive tape 8.

以上、本発明のテープ基材2について、製造工程を踏まえて詳述したが、本発明の態様は、上記のものに限定されない。   As mentioned above, although the tape base material 2 of this invention was explained in full detail based on the manufacturing process, the aspect of this invention is not limited to said thing.

例えば、図3に示すように、スズ等から成る金属箔4の表面に、粘着層8a又は8bを備える粘着テープ8を貼着し(同図(a))、金属箔4をフォトエッチング法により加工して、下面電極片10aが形成されたテープ基材2aであってもよい(同図(b))。テープ基材2aは、製造工程においてめっき層6を形成する工程(図1(a))を要しないため、テープ基材2に比べて、更なる低コスト化、省資源化、製造効率の向上を図ることが出来る。但し、テープ基材2aはめっき層6を備えていないため、テープ基材2aを用いて得られる電子部品16a(図4(b))の基板への実装に際しては、別途、はんだ又はこれに相当する接着剤が用いられることとなる。   For example, as shown in FIG. 3, an adhesive tape 8 having an adhesive layer 8a or 8b is attached to the surface of a metal foil 4 made of tin or the like (FIG. 3A), and the metal foil 4 is photoetched. It may be the tape base material 2a in which the lower surface electrode piece 10a is formed by processing ((b) in the figure). Since the tape base material 2a does not require the step of forming the plating layer 6 in the manufacturing process (FIG. 1A), further cost reduction, resource saving, and improvement in manufacturing efficiency are possible as compared with the tape base material 2. Can be planned. However, since the tape base material 2a does not include the plating layer 6, when mounting the electronic component 16a (FIG. 4B) obtained using the tape base material 2a on the substrate, it is separately soldered or equivalent to this. The adhesive to be used will be used.

また、図4(a)に示すように、テープ基材2aに形成された下面電極片10aに、導電性接着剤14、或いははんだクリーム等により電子素子12を接合することによって、テープキャリア18bを得ることが出来る。つまり、下面電極片10aと電子素子12から成る電子部品16a(同図(b))を基板へ実装する際、粘着テープ8が粘着層8aを備える場合には直接、粘着テープ8が粘着層8bを備える場合には紫外線を照射することによって、粘着テープ8から容易に電子部品16aを分離することができ、実装効率の向上が図られる。更に、従来のような電子部品の封入工程を必要としないため、低コスト化、省資源化を図ることが出来る。   Further, as shown in FIG. 4A, the tape carrier 18b is bonded to the lower surface electrode piece 10a formed on the tape base 2a by bonding the electronic element 12 with a conductive adhesive 14 or a solder cream. Can be obtained. That is, when the electronic component 16a (FIG. 5B) composed of the lower surface electrode piece 10a and the electronic element 12 is mounted on the substrate, when the adhesive tape 8 includes the adhesive layer 8a, the adhesive tape 8 is directly attached to the adhesive layer 8b. In the case where the electronic component 16 is provided, the electronic component 16a can be easily separated from the adhesive tape 8 by irradiating ultraviolet rays, and the mounting efficiency is improved. Furthermore, since a conventional electronic component sealing step is not required, cost reduction and resource saving can be achieved.

以上、本発明について、金属層5が銅箔等の金属箔4から構成され、且つ粘着テープ8上に形成される導体パターンが下面電極片10である態様について説明したが、本発明の態様はこれに限定されるものではない。   As mentioned above, although the metal layer 5 was comprised from metal foil 4, such as copper foil, and the conductor pattern formed on the adhesive tape 8 was the bottom electrode piece 10 about this invention, the aspect of this invention was demonstrated. It is not limited to this.

例えば、粘着テープ8上に金属層5により形成される導体パターンは、図示した下面電極片10の他、電子素子の形状及び構造に適合した電極や電子回路等の導体パターンであってもよい。一方、粘着テープ8上に形成された導体パターンに接合される電子素子12としてはコンデンサ等に限定されず、ウエハーチップ等であってもよい。更には、BGA、LGA、CSPといった半導体パッケージにおけるプラスチック等の樹脂、セラミック等から成る半導体搭載用パッケージ基板の導体パターンや電極、或いは半導体ベアチップのパターンや電極が、粘着テープ8上に形成された導体パターンに接合されてもよい。   For example, the conductor pattern formed of the metal layer 5 on the adhesive tape 8 may be a conductor pattern such as an electrode or an electronic circuit suitable for the shape and structure of the electronic element in addition to the illustrated bottom electrode piece 10. On the other hand, the electronic element 12 bonded to the conductor pattern formed on the adhesive tape 8 is not limited to a capacitor or the like, and may be a wafer chip or the like. In addition, a conductor pattern or electrode of a semiconductor mounting package substrate made of a resin such as plastic, ceramic, or the like in a semiconductor package such as BGA, LGA, or CSP, or a conductor in which a pattern or electrode of a semiconductor bare chip is formed on an adhesive tape 8 It may be joined to the pattern.

本発明の他の態様として、図5に示すように、紫外線を照射することによって粘着力が低下、若しくは消失する性質を有する粘着剤から成る粘着層8bを備える粘着テープ8の粘着面に、銅、スズ等のめっき層6を無電解めっき法等によって形成し(同図(a))、次いでめっき面6bに、図1(a)に示す金属層5を構成する金属箔4の代わりとして、電気めっき法等によってスズ、スズ−銀、スズ−銅等のはんだ層9を形成する(図5(b))。フォトエッチング法によってめっき層6及びはんだ層9を加工することにより、はんだ電極10bの導体パターンが形成されたテープ基材2bが得られる(同図(c))。   As another embodiment of the present invention, as shown in FIG. 5, the adhesive surface of the adhesive tape 8 having an adhesive layer 8 b made of an adhesive having a property that the adhesive strength is reduced or disappears by irradiating ultraviolet rays is applied to the adhesive surface of the adhesive tape 8. In addition, a plating layer 6 of tin or the like is formed by an electroless plating method or the like (the same figure (a)), and then, instead of the metal foil 4 constituting the metal layer 5 shown in FIG. A solder layer 9 of tin, tin-silver, tin-copper, or the like is formed by electroplating or the like (FIG. 5B). By processing the plating layer 6 and the solder layer 9 by the photoetching method, the tape base material 2b on which the conductor pattern of the solder electrode 10b is formed is obtained ((c) in the figure).

更に、本態様では、このようにして得られたはんだ電極10bの表面に、粘着性フラックス11を塗布し(同図(d))、この塗布された粘着性フラックス11を介して半導体搭載用パッケージ基板13に設けられた電極15を接合することによって、容易にBGA等の半導体パッケージが搭載されたテープキャリア18cを得ることが出来る(同図(e))。なお、同図(f)は、テープキャリア18cから粘着テープ8が分離された状態を示す断面図である。   Further, in this embodiment, the adhesive flux 11 is applied to the surface of the solder electrode 10b thus obtained (FIG. 4D), and the semiconductor mounting package is provided via the applied adhesive flux 11. By joining the electrodes 15 provided on the substrate 13, a tape carrier 18c on which a semiconductor package such as a BGA is mounted can be easily obtained ((e) in the figure). In addition, the figure (f) is sectional drawing which shows the state from which the adhesive tape 8 was isolate | separated from the tape carrier 18c.

従って、テープキャリア18cに搭載された半導体パッケージは、プリント配線板等への実装の際に、はんだボールで形成されるバンプを設ける必要がない。従来のWSPでは、チップ電極上にバンプを形成する際、蒸着法やイオンプレーティングによって形成するか、或いはマスクをした後、電気めっきやクリームはんだの印刷によって形成されていたが、前者の方法を実施するためには高価な装置を要するため製造コストが高くなり、一方、後者の方法では、電極ピッチが100μm以下の場合にバンプが形成出来ず、また、はんだブリッジが発生するという問題もあった。しかし、本発明に係るテープキャリア18cを作成することによって、100μm以下の微細なピッチ電極が得られると共に、低コスト化を図ることが出来る。   Therefore, the semiconductor package mounted on the tape carrier 18c does not need to be provided with bumps formed of solder balls when mounted on a printed wiring board or the like. In the conventional WSP, when bumps are formed on the chip electrodes, they are formed by vapor deposition or ion plating, or after masking, by electroplating or cream solder printing. The manufacturing cost is high because an expensive apparatus is required to carry out, while the latter method has a problem that bumps cannot be formed when the electrode pitch is 100 μm or less, and solder bridges are generated. . However, by producing the tape carrier 18c according to the present invention, a fine pitch electrode of 100 μm or less can be obtained and the cost can be reduced.

また、紫外線の照射のみによってテープキャリア18cから半導体パッケージを容易に分離することが出来るため(図5(f))、実装効率の向上を図ることが出来る。一方、粘着性フラックス11は、通常のフラックスと同様、金属表面の酸化膜の除去等の機能を有すると共に、その粘着性によって、別途接着剤を用いることなくはんだ電極10bのような導体パターンに半導体搭載用パッケージ基板13を固定することが出来る。   Further, since the semiconductor package can be easily separated from the tape carrier 18c only by ultraviolet irradiation (FIG. 5 (f)), the mounting efficiency can be improved. On the other hand, the adhesive flux 11 has a function such as removal of an oxide film on the metal surface in the same manner as a normal flux, and due to its adhesiveness, a semiconductor pattern such as a solder electrode 10b is used without a separate adhesive. The mounting package substrate 13 can be fixed.

本発明の更に他の態様として、図6に示すテープキャリア18dは、図6(a)〜(c)(上記、図5(a)〜(c)の工程と同じ)の工程を経て得られたテープ基材2bにおけるはんだ電極10bが形成された面に、テープ状に成形した粘着性フラックス11を貼着し(図6(d))、この貼着されたテープ状の粘着性フラックス11を介して半導体搭載用パッケージ基板13を接合することにより、はんだ電極10bと半導体搭載用パッケージ基板13とが固定される。更に、隣接するはんだ電極10bの間隙には、余分な粘着性フラックス11が半導体搭載用パッケージ基板13で押しつけられることによって充填されることとなる(同図(e))。   As still another aspect of the present invention, a tape carrier 18d shown in FIG. 6 is obtained through the steps of FIGS. 6 (a) to 6 (c) (the same as the steps of FIGS. 5 (a) to 5 (c)). A tape-shaped adhesive flux 11 is attached to the surface of the tape substrate 2b on which the solder electrode 10b is formed (FIG. 6 (d)), and the attached tape-like adhesive flux 11 is attached. The package substrate 13 for semiconductor mounting is joined to the solder electrode 10b and the package substrate 13 for semiconductor mounting. Further, the gap between the adjacent solder electrodes 10b is filled by pressing the excess adhesive flux 11 with the semiconductor mounting package substrate 13 ((e) in the figure).

従って、このようにして得られたテープキャリア18dに搭載されたBGA等の半導体パッケージを実装用基板17に実装した際(同図(f))、従来では、100μm以下の間隙にアンダーフィル剤を注入することは困難であったが、本態様では、テープキャリア18dが得られた際に、導体パターンの間隙に粘着性フラックス11が充填されることとなるため、実装用基板17と半導体パッケージの間隙にアンダーフィル剤を注入する手間を省くことが出来る。   Therefore, when the semiconductor package such as BGA mounted on the tape carrier 18d obtained in this way is mounted on the mounting substrate 17 (figure (f)), conventionally, an underfill agent is applied to the gap of 100 μm or less. Although it was difficult to inject, in this embodiment, when the tape carrier 18d is obtained, the adhesive flux 11 is filled in the gap between the conductor patterns. The trouble of injecting an underfill agent into the gap can be saved.

更に、上記の態様における粘着性フラックス11には、公知のあらゆる粘着性フラックスが適用できるが、特に、粘着性フラックス11が熱可塑性樹脂又は熱硬化性樹脂の前駆体を含む場合には、テープキャリア18dの粘着テープ8に紫外線を照射してはんだ電極10bを分離し、実装用基板17へ実装する際に加熱することによって、半導体搭載用パッケージ基板13の電極15とはんだ電極10bとのはんだ接合と、半導体搭載用パッケージ基板13と実装用基板17との粘着性フラックス11による接着とを同時に行うことが出来る。つまり、アンダーフィル剤を用いることなく半導体搭載用パッケージ基板13を有する半導体パッケージと実装用基板17との接合強度を向上することが可能となる。   Furthermore, any known adhesive flux can be applied to the adhesive flux 11 in the above-described embodiment. In particular, when the adhesive flux 11 includes a thermoplastic resin or a precursor of a thermosetting resin, a tape carrier. By irradiating the adhesive tape 8d of 18d with ultraviolet rays to separate the solder electrode 10b and mounting it on the mounting substrate 17, solder bonding between the electrode 15 of the semiconductor mounting package substrate 13 and the solder electrode 10b is performed. The semiconductor mounting package substrate 13 and the mounting substrate 17 can be bonded simultaneously with the adhesive flux 11. That is, it is possible to improve the bonding strength between the semiconductor package having the semiconductor mounting package substrate 13 and the mounting substrate 17 without using an underfill agent.

なお、粘着性フラックス11としては、上記の他、無洗浄型や昇華型の粘着性フラックスも、フラックス残渣の洗浄工程を省くことが出来る点で好適に使用され得る。   As the adhesive flux 11, in addition to the above, a non-cleaning type or sublimation type adhesive flux can also be suitably used in that the step of cleaning the flux residue can be omitted.

また、上記の図5及び図6に示した態様では、はんだ電極10bに半導体搭載用パッケージ基板13を接合しているが、上述の電子素子12やウエハーチップ等を接合して、はんだ電極10bを有する電子部品16b(不図示)を得ることも出来る。更には、はんだ電極10bを、実装用基板17a(不図示)に形成された導体パターンや電極に接合することによって、実装用基板17a上にはんだ電極10bを容易に形成することができ、半導体パッケージを実装用基板17aに実装する際、はんだボールで形成されるバンプを設けなくとも容易に実装することが可能となる。   5 and 6, the semiconductor mounting package substrate 13 is joined to the solder electrode 10b. However, the solder electrode 10b is joined by joining the electronic element 12, the wafer chip, or the like. It is also possible to obtain the electronic component 16b (not shown). Furthermore, the solder electrode 10b can be easily formed on the mounting substrate 17a by joining the solder electrode 10b to a conductor pattern or an electrode formed on the mounting substrate 17a (not shown). Can be easily mounted without providing bumps formed by solder balls.

その他、電極や電子回路といった導体パターンの形成方法としては、上記のフォトエッチング法の他、アディティブ法、ビルドアップ法等を適用することも可能であり、形成方法は特に限定されず、金属層5も、金属箔4で構成する態様に限定されず、例えば、めっき法、蒸着法、イオンプレート法等により、銅、銀、スズ、ニッケル、アルミニウム等から選択される金属から成る金属層5や、銅、銀、スズ、ニッケル、アルミニウムのうちから選択される二以上の金属を含む合金、或いは、銅、銀、スズ、ニッケル、アルミニウムのうちの少なくとも一つと他の金属とを含む合金から成る金属層5が形成されてもよい。   In addition, as a method for forming a conductor pattern such as an electrode or an electronic circuit, an additive method, a build-up method, or the like can be applied in addition to the above-described photoetching method. The forming method is not particularly limited, and the metal layer 5 Is not limited to the embodiment constituted by the metal foil 4, for example, a metal layer 5 made of a metal selected from copper, silver, tin, nickel, aluminum, etc. by a plating method, a vapor deposition method, an ion plate method or the like, An alloy containing two or more metals selected from copper, silver, tin, nickel, and aluminum, or a metal made of an alloy containing at least one of copper, silver, tin, nickel, and aluminum and another metal Layer 5 may be formed.

粘着テープ8についても、片面にのみ粘着層8a又は8bを備える態様に限定されず、粘着層8a又は8bを両面に備える粘着テープが使用されてもよい。また、粘着層8a等を両面に備える粘着テープを本発明に適用する際には、金属層5、めっき層6等で構成される導体パターンが、粘着テープの片面のみならず、両面に形成されてもよい。   Also about the adhesive tape 8, it is not limited to the aspect provided with the adhesion layer 8a or 8b only on one side, The adhesive tape provided with the adhesion layer 8a or 8b on both surfaces may be used. When applying an adhesive tape having an adhesive layer 8a or the like on both sides to the present invention, a conductor pattern composed of the metal layer 5, the plating layer 6 and the like is formed not only on one side of the adhesive tape but also on both sides. May be.

また、電子部品16、16aは、基板への実装時において、テープキャリア18a、18bから直接、或いは紫外線の照射によって外すことにより、粘着テープ8を従来のキャリアテープ60として利用することが出来る点で好ましいが、実装の前段階において、予めテープキャリア18a、18bから電子部品16、16aを外し、従来のキャリアテープ60のエンボス空部62に封入されてもよい。   The electronic parts 16 and 16a can be used as the conventional carrier tape 60 by removing the electronic parts 16 and 16a directly from the tape carriers 18a and 18b or by irradiating ultraviolet rays when mounted on the substrate. Although it is preferable, the electronic components 16 and 16a may be removed from the tape carriers 18a and 18b in advance and may be enclosed in the embossed empty portion 62 of the conventional carrier tape 60 in a stage before mounting.

更に、上述したテープキャリア18、18a、18b、18c、18dにおいて、各テープキャリアに形成される導体パターンである下面電極片10、10aやはんだ電極10bを粘着テープ8から分離する工程は、基板への実装直前に限定されず、例えば、粘着テープ8上に形成された導体パターンに電子素子12等を接合した時点で粘着テープ8から分離してもよい。但し、基板への実装直前に粘着テープ8から導体パターンを分離することにより、粘着テープ8の粘着層8a、8bの粘着面に面する金属層5やめっき層6の酸化を防止することが出来る点で、実装直前の分離がより好ましい。   Further, in the above-described tape carriers 18, 18a, 18b, 18c, 18d, the process of separating the lower surface electrode pieces 10, 10a and the solder electrodes 10b, which are conductor patterns formed on each tape carrier, from the adhesive tape 8 is performed on the substrate. For example, it may be separated from the adhesive tape 8 when the electronic element 12 or the like is joined to the conductor pattern formed on the adhesive tape 8. However, by separating the conductor pattern from the adhesive tape 8 immediately before mounting on the substrate, oxidation of the metal layer 5 and the plating layer 6 facing the adhesive surfaces of the adhesive layers 8a and 8b of the adhesive tape 8 can be prevented. In this respect, separation immediately before mounting is more preferable.

以上、本発明の態様について説明したが、本発明はその趣旨を逸脱しない範囲で、当業者の知識に基づき種々の改良、修正、変形を加えた態様で実施し得るものであり、これらの態様はいずれも本発明の範囲に属するものである。   Although the embodiments of the present invention have been described above, the present invention can be implemented in various modifications, modifications, and variations based on the knowledge of those skilled in the art without departing from the spirit thereof. All belong to the scope of the present invention.

(a)〜(c)は、本発明のテープ基材の製造工程を示す断面図であり、(d)は、(c)に示すテープ基材の下面電極片に電子素子が接合されたテープキャリアを示す断面図である。(A)-(c) is sectional drawing which shows the manufacturing process of the tape base material of this invention, (d) is the tape by which the electronic element was joined to the lower surface electrode piece of the tape base material shown to (c). It is sectional drawing which shows a carrier. (a)は、本発明のテープキャリアの一例を示す斜視図であり、(b)は、(a)に示すテープキャリアから分離された電子部品の断面図である。(A) is a perspective view which shows an example of the tape carrier of this invention, (b) is sectional drawing of the electronic component isolate | separated from the tape carrier shown to (a). (a)及び(b)は、本発明のテープ基材の他の製造工程を示した断面図であり、(c)は、(b)に示すテープ基材の下面電極片に電子素子が接合されたテープキャリアを示す断面図である。(A) And (b) is sectional drawing which showed the other manufacturing process of the tape base material of this invention, (c) is an electronic element joined to the lower surface electrode piece of the tape base material shown to (b). It is sectional drawing which shows the done tape carrier. (a)は、本発明のテープキャリアの他の例を示す斜視図であり、(b)は、(a)に示すテープキャリアから分離された電子部品の断面図である。(A) is a perspective view which shows the other example of the tape carrier of this invention, (b) is sectional drawing of the electronic component isolate | separated from the tape carrier shown to (a). (a)〜(c)は、本発明のテープ基材の製造工程を示す断面図であり、(d)及び(e)は、(c)に示すテープ基材のはんだ電極に半導体搭載用パッケージ基板を接合してテープキャリアを得る工程を示す断面図であり、(f)は、(e)に示すテープキャリアから分離された半導体パッケージを示す断面図である。(A)-(c) is sectional drawing which shows the manufacturing process of the tape base material of this invention, (d) And (e) is a package for semiconductor mounting to the solder electrode of the tape base material shown to (c). It is sectional drawing which shows the process of joining a board | substrate and obtaining a tape carrier, (f) is sectional drawing which shows the semiconductor package isolate | separated from the tape carrier shown to (e). (a)〜(c)は、本発明のテープ基材の製造工程を示す断面図であり、(d)及び(e)は、(c)に示すテープ基材のはんだ電極に半導体搭載用パッケージ基板を接合してテープキャリアを得る工程を示す断面図であり、(f)は、(e)に示すテープキャリアから分離された半導体パッケージを実装用基板に実装した状態を示す断面図である。(A)-(c) is sectional drawing which shows the manufacturing process of the tape base material of this invention, (d) And (e) is a package for semiconductor mounting to the solder electrode of the tape base material shown to (c). It is sectional drawing which shows the process of joining a board | substrate and obtaining a tape carrier, (f) is sectional drawing which shows the state which mounted the semiconductor package isolate | separated from the tape carrier shown in (e) on the mounting board | substrate. (a)は従来のコンデンサの一態様を示す模式図であり、(b)は従来のコンデンサの製造方法を示す斜視図である。(A) is a schematic diagram which shows the one aspect | mode of the conventional capacitor | condenser, (b) is a perspective view which shows the manufacturing method of the conventional capacitor | condenser. 従来のチップコンデンサの一態様を示す断面図である。It is sectional drawing which shows the one aspect | mode of the conventional chip capacitor. (a)〜(d)は、下面電極型めっき充てんテープの製造工程を示す断面図である。(A)-(d) is sectional drawing which shows the manufacturing process of a lower surface electrode type plating filling tape. コンデンサがキャリアテープに封入された状態を示す模式図である。It is a schematic diagram which shows the state with which the capacitor | condenser was enclosed with the carrier tape.

符号の説明Explanation of symbols

2、2a、2b:テープキャリア基材(テープ基材)
4:金属箔
6:めっき層
6a、6b:めっき面
8:粘着テープ
8a、8b:粘着層
10、10a:下面電極片
10b:はんだ電極
11:粘着性フラックス
12、22:電子素子
13:半導体搭載用パッケージ基板
14:導電性接着剤
16、16a:下面電極型電子部品(電子部品)
17:実装用基板
18、18a、18b、18c、18d:テープキャリア
19:送出用スプロケットホール
20:コンデンサ
26:リードフレーム
28a、28b:端子部
40:チップコンデンサ
42:めっき充てんテープ
60:キャリアテープ
62:エンボス空部
2, 2a, 2b: Tape carrier substrate (tape substrate)
4: Metal foil 6: Plating layer 6a, 6b: Plating surface 8: Adhesive tape 8a, 8b: Adhesive layer 10, 10a: Bottom electrode piece 10b: Solder electrode 11: Adhesive flux 12, 22: Electronic device 13: Semiconductor mounting Package substrate 14: conductive adhesive 16, 16a: bottom electrode type electronic component (electronic component)
17: Mounting substrate 18, 18a, 18b, 18c, 18d: Tape carrier 19: Sending sprocket hole 20: Capacitor 26: Lead frame 28a, 28b: Terminal portion 40: Chip capacitor 42: Plating filling tape 60: Carrier tape 62 : Embossed sky

Claims (25)

少なくとも一方の面に粘着層を備える粘着テープと、
該粘着層の表面に粘着した金属層と
を含んで成り、
該金属層が導体パターンを構成するテープキャリア基材。
An adhesive tape having an adhesive layer on at least one surface;
A metal layer adhered to the surface of the adhesive layer,
A tape carrier base material in which the metal layer constitutes a conductor pattern.
前記金属層が、銅、銀、スズ、ニッケル、アルミニウム、及びこれらのうちの少なくとも一つを含む合金から選択される金属から成ることを特徴とする請求項1に記載のテープキャリア基材。   The tape carrier substrate according to claim 1, wherein the metal layer is made of a metal selected from copper, silver, tin, nickel, aluminum, and an alloy containing at least one of them. 前記金属層が、銅箔、銀箔、スズ箔、ニッケル箔、アルミニウム箔、及び前記合金から成る合金箔から選択される金属箔から構成されることを特徴とする請求項1又は2に記載のテープキャリア基材。   The tape according to claim 1 or 2, wherein the metal layer is composed of a metal foil selected from a copper foil, a silver foil, a tin foil, a nickel foil, an aluminum foil, and an alloy foil made of the alloy. Carrier substrate. 前記金属層の前記粘着層と面する面にめっき層を備えることを特徴とする請求項1乃至3に記載のテープキャリア基材。   The tape carrier base material according to claim 1, wherein a plating layer is provided on a surface of the metal layer facing the adhesive layer. 前記めっき層が、スズめっき又はスズ合金めっきから成ることを特徴とする請求項4に記載のテープキャリア基材。   The tape carrier substrate according to claim 4, wherein the plating layer is made of tin plating or tin alloy plating. 前記スズ合金が、スズ−銅、スズ−ビスマス、スズ−銀、スズ−銀−銅、スズ−亜鉛のいずれかから成ることを特徴とする請求項5に記載のテープキャリア基材。   6. The tape carrier substrate according to claim 5, wherein the tin alloy is composed of any one of tin-copper, tin-bismuth, tin-silver, tin-silver-copper, and tin-zinc. 前記粘着層が、紫外線の照射により粘着力が低下する粘着剤から成ることを特徴とする請求項1乃至6に記載のテープキャリア基材。   The tape carrier substrate according to any one of claims 1 to 6, wherein the adhesive layer is made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays. 前記導体パターンが、電極及び/又は電子回路であることを特徴とする請求項1乃至7に記載のテープキャリア基材。   The tape carrier base material according to claim 1, wherein the conductor pattern is an electrode and / or an electronic circuit. 前記電極が下面電極片であることを特徴とする請求項8に記載のテープキャリア基材。   The tape carrier substrate according to claim 8, wherein the electrode is a bottom electrode piece. 請求項1乃至9に記載のテープキャリア基材と、
電子素子と
を含んで成り、
該電子素子が、前記導体パターンに接合されたことを特徴とするテープキャリア。
A tape carrier substrate according to claims 1 to 9,
Comprising an electronic element,
A tape carrier, wherein the electronic element is bonded to the conductor pattern.
前記電子素子が、粘着性フラックスを介して前記導体パターンに接合されたことを特徴とする請求項10に記載のテープキャリア。   The tape carrier according to claim 10, wherein the electronic element is bonded to the conductor pattern via an adhesive flux. 粘着層を備える粘着テープを準備する工程と、
該粘着層の表面に、金属層で導体パターンを形成する行程と
を含むことを特徴とするテープキャリア基材の作製方法。
Preparing an adhesive tape comprising an adhesive layer;
And a step of forming a conductive pattern with a metal layer on the surface of the adhesive layer.
金属箔と、粘着層を備える粘着テープとを準備する工程と、
該金属箔に該粘着テープを貼着する工程と、
該金属箔をエッチングして導体パターンを形成する工程と
を含むことを特徴とするテープキャリア基材の作製方法。
Preparing a metal foil and an adhesive tape comprising an adhesive layer;
Attaching the adhesive tape to the metal foil;
And a step of forming a conductive pattern by etching the metal foil.
前記導体パターンが電極及び/又は電子回路であることを特徴とする請求項13に記載のテープキャリア基材の作製方法。   The method for producing a tape carrier substrate according to claim 13, wherein the conductor pattern is an electrode and / or an electronic circuit. 前記粘着層が、紫外線の照射により粘着力が低下する粘着剤から成ることを特徴とする請求項12乃至14のいずれかに記載のテープキャリア基材の作製方法。   The method for producing a tape carrier substrate according to any one of claims 12 to 14, wherein the adhesive layer is made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays. 粘着層を備える粘着テープと、電子素子とを準備する工程と、
該粘着層の表面に、金属層で導体パターンを形成する行程と、
該電子素子を、該導体パターンに接合する工程と
を含むことを特徴とするテープキャリアの作製方法。
Preparing an adhesive tape having an adhesive layer and an electronic element;
Forming a conductor pattern with a metal layer on the surface of the adhesive layer;
A step of bonding the electronic element to the conductor pattern.
金属箔と、粘着層を備える粘着テープと、電子素子とを準備する工程と、
該金属箔に該粘着テープを貼着する工程と、
該金属箔をエッチングして導体パターンを形成する工程と、
該電子素子を、該導体パターンに接合する工程と
を含むことを特徴とするテープキャリアの作製方法。
Preparing a metal foil, an adhesive tape including an adhesive layer, and an electronic element;
Attaching the adhesive tape to the metal foil;
Etching the metal foil to form a conductor pattern;
A step of bonding the electronic element to the conductor pattern.
前記電子素子を、前記導体パターンに接合する工程が、
前記導体パターンに粘着性フラックスを塗布する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに接合する工程と
を含むことを特徴とする請求項16又は17に記載のテープキャリアの作製方法。
The step of bonding the electronic element to the conductor pattern comprises:
Applying adhesive flux to the conductor pattern;
The method for producing a tape carrier according to claim 16, further comprising a step of bonding the electronic element to the conductor pattern via the adhesive flux.
前記電子素子を、前記導体パターンに接合する工程が、
前記導体パターンが形成された面に、テープ状に成形した粘着性フラックスを粘着する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに圧着する工程と
を含むことを特徴とする請求項16又は17に記載のテープキャリアの作製方法。
The step of bonding the electronic element to the conductor pattern comprises:
Adhering the adhesive flux formed into a tape shape on the surface on which the conductor pattern is formed;
The method for producing a tape carrier according to claim 16, further comprising a step of crimping the electronic element to the conductor pattern via the adhesive flux.
前記導体パターンが電極及び/又は電子回路であることを特徴とする請求項16乃至19のいずれかに記載のテープキャリアの作製方法。   20. The method for producing a tape carrier according to claim 16, wherein the conductor pattern is an electrode and / or an electronic circuit. 前記粘着層が、紫外線の照射により粘着力が低下する粘着剤から成ることを特徴とする請求項16乃至20のいずれかに記載のテープキャリアの作製方法。   21. The method for producing a tape carrier according to claim 16, wherein the adhesive layer is made of an adhesive whose adhesive strength is reduced by irradiation with ultraviolet rays. 請求項1乃至9に記載のテープキャリア基材と、電子素子とを準備する工程と、
該電子素子を、前記導体パターンに接合してテープキャリアを得る工程と、
該テープキャリアを構成する前記粘着テープに紫外線を照射する工程と、
該電子素子が接合された前記導体パターンを、前記粘着テープから分離する工程と
を含むことを特徴とする電子素子の実装方法。
Preparing the tape carrier substrate according to claim 1 and an electronic element;
Bonding the electronic element to the conductor pattern to obtain a tape carrier;
Irradiating the adhesive tape constituting the tape carrier with ultraviolet rays;
Separating the conductive pattern to which the electronic element is bonded from the adhesive tape.
前記テープキャリアを得る工程が、
前記導体パターンに粘着性フラックスを塗布する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに接合する工程と
を含むことを特徴とする請求項22に記載の電子素子の実装方法。
Obtaining the tape carrier,
Applying adhesive flux to the conductor pattern;
The method for mounting an electronic device according to claim 22, further comprising a step of bonding the electronic device to the conductor pattern through the adhesive flux.
前記テープキャリアを得る工程が、
前記導体パターンが形成された面に、テープ状に成形した粘着性フラックスを粘着する工程と、
前記電子素子を、該粘着性フラックスを介して前記導体パターンに圧着する工程と
を含むことを特徴とする請求項22に記載の電子素子の実装方法。
Obtaining the tape carrier,
Adhering the adhesive flux formed into a tape shape on the surface on which the conductor pattern is formed;
The method for mounting an electronic device according to claim 22, further comprising a step of crimping the electronic device to the conductor pattern through the adhesive flux.
前記粘着性フラックスが、熱可塑性樹脂又は熱硬化性樹脂の前駆体を含み、
更に、前記粘着テープから分離された、前記電子素子が接合された前記導体パターンを加熱する工程を含むことを特徴とする請求項24に記載の電子素子の実装方法。
The adhesive flux includes a precursor of a thermoplastic resin or a thermosetting resin,
The method for mounting an electronic device according to claim 24, further comprising a step of heating the conductor pattern separated from the adhesive tape and bonded to the electronic device.
JP2003300821A 2003-08-26 2003-08-26 Tape carrier structure and manufacturing method thereof Withdrawn JP2005072295A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003300821A JP2005072295A (en) 2003-08-26 2003-08-26 Tape carrier structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300821A JP2005072295A (en) 2003-08-26 2003-08-26 Tape carrier structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2005072295A true JP2005072295A (en) 2005-03-17

Family

ID=34405618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300821A Withdrawn JP2005072295A (en) 2003-08-26 2003-08-26 Tape carrier structure and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2005072295A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170340A (en) * 2017-03-29 2018-11-01 古河電気工業株式会社 Electronic device packaging tape
WO2023096312A1 (en) * 2021-11-26 2023-06-01 Point Engineering Co., Ltd. Micro bump array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170340A (en) * 2017-03-29 2018-11-01 古河電気工業株式会社 Electronic device packaging tape
WO2023096312A1 (en) * 2021-11-26 2023-06-01 Point Engineering Co., Ltd. Micro bump array

Similar Documents

Publication Publication Date Title
JP5649805B2 (en) Manufacturing method of semiconductor device
JPH1012765A (en) Semiconductor package and manufacturing method
JPH098451A (en) Method of manufacturing chip mounted circuit card
CN101136344A (en) Method for manufacturing semiconductor device
US20080315412A1 (en) Package Structure with Flat Bumps for Integrate Circuit or Discrete Device and Method of Manufacture the Same
US6864168B2 (en) Bump and fabricating process thereof
JP2005095977A (en) Circuit equipment
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP2006093575A (en) Semiconductor device and manufacturing method thereof
JP2004281556A (en) Manufacturing method of semiconductor device
KR20100080352A (en) Semiconductor package substrate with metal bumps
CN107507781B (en) A kind of preparation method of chip package structure
JP2005072295A (en) Tape carrier structure and manufacturing method thereof
JP2001223287A (en) Method for manufacturing interposer
US10750609B2 (en) Structure and method for mounting shielded module on printed wiring board, and shielded module
JP3726891B2 (en) Mounting structure of film carrier tape for mounting electronic components and manufacturing method of film carrier tape for mounting electronic components
JP2021027122A (en) Semiconductor device
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
JP2651608B2 (en) Substrate for mounting electronic components
JP2000151086A (en) Printed circuit unit and method of manufacturing the same
US20040217380A1 (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device
JP4940662B2 (en) Solder bump, method of forming solder bump, and semiconductor device
JP2002246510A (en) Wiring board, tape carrier, and semiconductor device using the same
JP2010010611A (en) Printed circuit board and electronic equipment
JP3204142B2 (en) Semiconductor device manufacturing method and lead frame

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107