JP2004334061A - 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法 - Google Patents
表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法 Download PDFInfo
- Publication number
- JP2004334061A JP2004334061A JP2003132534A JP2003132534A JP2004334061A JP 2004334061 A JP2004334061 A JP 2004334061A JP 2003132534 A JP2003132534 A JP 2003132534A JP 2003132534 A JP2003132534 A JP 2003132534A JP 2004334061 A JP2004334061 A JP 2004334061A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- display device
- pixel electrode
- section
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 239000003990 capacitor Substances 0.000 claims description 129
- 239000000758 substrate Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000010292 electrical insulation Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】開口率を維持しつつ点欠陥を修復できる画素電極の滅点化方法を提供する。
【解決手段】蓄積容量部１２の第１の蓄積容量部１３および第２の蓄積容量部１４と画素電極８との間でショートして画素電極８が輝点となる。第１の切断可能部１１を切断して共通容量配線７と補助容量部９とを電気的に絶縁する。第２の切断可能部１５を切断して第１の蓄積容量部１３と第２の蓄積容量部１４とを電気的に絶縁する。第３の切断可能部２４を切断して走査配線４と薄膜トランジスタ６とを電気的に絶縁する。接続可能部２２を突出片部２１に電気的に接続して、走査配線４を画素電極８に電気的に接続する。画素電極８の輝点を滅点化できる。
【選択図】 図１
【解決手段】蓄積容量部１２の第１の蓄積容量部１３および第２の蓄積容量部１４と画素電極８との間でショートして画素電極８が輝点となる。第１の切断可能部１１を切断して共通容量配線７と補助容量部９とを電気的に絶縁する。第２の切断可能部１５を切断して第１の蓄積容量部１３と第２の蓄積容量部１４とを電気的に絶縁する。第３の切断可能部２４を切断して走査配線４と薄膜トランジスタ６とを電気的に絶縁する。接続可能部２２を突出片部２１に電気的に接続して、走査配線４を画素電極８に電気的に接続する。画素電極８の輝点を滅点化できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、互いに交差して配設されて絶縁された複数本の信号線および走査線の交点に対応してスイッチング素子が配設された表示装置の表示回路、これを備えた液晶表示装置、および表示装置の表示回路の制御方法に関する。
【０００２】
【従来の技術】
近年、この種の表示装置の表示回路を備えた液晶表示装置を代表とするフラットパネルディスプレイの普及に伴い、このフラットパネルディスプレイの表示品位に対する要求が高まっている。そして、このなかでも液晶テレビモニタに対しては、無輝点化および高輝度化の要求が強くなっている。このため、この要求を満たすためには、フラットパネルディスプレイの高い開口率を維持しつつ、無輝点化のための修復リペアパターンを形成する必要がある。
【０００３】
従来、この種の液晶表示装置は、透光性を有する絶縁基板を有するアレイ基板を備えており、このアレイ基板に対向して対向基板が配設されている。そして、これらアレイ基板と対向基板との間には、液晶が介挿されて封止されている。さらに、このアレイ基板の絶縁基板上には、複数本の信号配線および走査配線が互いに交差して絶縁されて配設されている。また、この絶縁基板上には、信号配線および走査配線に対応してマトリクス状に画素電極が配設されている。さらに、これら信号配線および走査配線の交点には、薄膜トランジスタ（ＴＦＴ）が対応して配設されている。
【０００４】
また、各走査配線間には、これら各走査配線に対して平行に複数本の共通容量配線が配設されている。この共通容量配線は、走査配線とともに第一レイヤでの導電性膜にて形成されている。また、これら共通容量配線に対向して蓄積容量部が配設されている。この蓄積容量部は、信号配線とともに第二レイヤでの導電性膜にて形成されている。さらに、この蓄積容量部は、画素電極に対向して配設されている。すなわち、この蓄積容量部は、画素電極の開口率を優先させるために、コンタクトホールを介してこの画素電極に電気的に接続されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２０００−１８７２４８号公報（第４−６頁および図１ないし図３）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の液晶表示装置では、蓄積容量部を形成する部分に層間の欠陥によるショートが発生した場合に、この蓄積容量部が輝点となってしまい、この蓄積容量部での輝点の発生を修理することができない。また、共通容量配線と蓄積容量部との間で欠陥によるショートが発生した場合にも同様に、画素電極と共通容量配線とを切断して、これら画素電極と共通容量配線との間を電気的に絶縁できないから、この画素電極などの修復ができないという問題を有している。
【０００７】
本発明は、このような点に鑑みなされたもので、開口率を維持しつつ点欠陥が修復可能な表示装置の表示回路、これを備えた液晶表示装置、および表示装置の表示回路の制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、互いに絶縁されて交差して配設された複数本の信号線および走査線と、これら信号線および走査線の交点に対応して配設されたスイッチング素子と、これらスイッチング素子にて制御されマトリクス状に配設された画素電極と、前記走査線に沿って配設された複数本の補助容量線と、これら補助容量線に電気的に接続された補助容量部と、前記補助容量線に対向して配設された第１の蓄積容量部、およびこの第１の蓄積容量部に電気的に接続され前記補助容量部に対向して配設された第２の蓄積容量部を備えた補助容量電極と、前記第２の蓄積容量部と前記画素電極とを電気的に接続させる導通部とを具備したものである。
【０００９】
そして、補助容量電極の第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方が補助容量配線および補助容量部のいずれかに短絡して画素電極が輝点となった際に、これら補助容量線と補助容量部との間、および補助容量電極の第１の蓄積容量部と第２の蓄積容量部との間のそれぞれを電気的に絶縁させるとともに、走査線と画素電極とを電気的に接続させる。この結果、これら第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方が短絡したことにより画素電極での輝点を滅点化できるので、この画素電極の開口率を維持しつつ、この画素電極の点欠陥が修復可能となる。
【００１０】
【発明の実施の形態】
以下、本発明の液晶表示装置の一実施の形態の画素構成を図１ないし図４を参照して説明する。
【００１１】
図１ないし図４に示す表示装置は、容量結合駆動アクティブマトリクス液晶表示装置である。そして、この液晶表示装置は、略矩形平板状のアレイ基板１を備えている。このアレイ基板１には、対向して図示しない対向基板が配設されている。さらに、これらアレイ基板１と対向基板との間には、図示しない液晶としての液晶組成物が介挿されて封止されて配設されている。
【００１２】
さらに、このアレイ基板１は、透光性を有する絶縁基板２を備えている。この絶縁基板２の一主面上には、液晶表示装置に画像を表示させる駆動回路としての表示回路３が形成されている。この表示回路３は、走査線としての複数本の走査配線４と、信号線としての複数本の信号配線５とのそれぞれを備えている。ここで、この走査配線４と対向基板との間の電圧である電位差は、液晶組成物の黒表示に必要な電圧以上に設定されている。
【００１３】
そして、これら走査配線４および信号配線５のそれぞれは、絶縁基板２の一主面上に形成されている。また、これら走査配線４および信号配線５のそれぞれは、互いに直角に交差して格子状に配設されている。さらに、これら走査配線４および信号配線５との間の互いの交点は、絶縁性膜としての図示しない層間絶縁膜により電気的に絶縁されている。
【００１４】
また、これら走査配線４と信号配線５との交点に対応した位置には、スイッチング素子としての画素トランジスタである上面視Ｌ字状の薄膜トランジスタ（ＴＦＴ）６がそれぞれ形成されている。ここで、これら薄膜トランジスタ６の一端縁であるソース領域およびドレイン領域のいずれか一方は、信号配線５に電気的に接続されている。
【００１５】
さらに、絶縁基板２上における各走査配線４の間には、複数本の補助容量線である共通容量配線７が形成されている。そして、これら共通容量配線７は、各走査配線４に対して平行に配設されている。また、これら共通容量配線７は、各信号配線５それぞれに対して直角に交差するように配設されている。また、これら共通容量配線７と信号配線５との交点には、層間絶縁膜が介在されて電気的に絶縁されている。
【００１６】
そして、これら共通容量配線７と信号配線５とで形成される矩形状の領域には、この領域を覆うように細長矩形平板状の画素電極８がマトリクス状に形成されている。この画素電極８は、共通容量配線７および信号配線５それぞれとの間に層間絶縁膜が介在されて電気的に絶縁されている。また、この画素電極８は、薄膜トランジスタ６の中央部であるソース領域およびドレイン領域のいずれか他方に電気的に接続されて、この薄膜トランジスタ６により制御されている。
【００１７】
さらに、共通容量配線７上から走査配線４側に向けて垂直に突き出た部分には、細長矩形状の補助容量部９が形成されている。この補助容量部９は、共通容量配線７および走査配線４とともに第一レイヤでの導電性膜により形成されている。すなわち、この補助容量部９は、共通容量配線７および走査配線４のそれぞれに対して同一の層に形成されている。
【００１８】
そして、この補助容量部９は、共通容量配線７に電気的に接続されている。また、この補助容量部９の長手方向は、共通容量配線７の長手方向に沿っている。
さらに、この補助容量部９は、画素電極８との間に層間絶縁膜が介在されて対向されており、この画素電極８に対して電気的に絶縁されている。
【００１９】
また、この補助容量部９と共通容量配線７との間には、絶縁可能部としての細長帯状の第１の切断可能部１１が設けられている。この第１の切断可能部１１は、補助容量部９と共通容量配線７とを電気的に絶縁可能に接続する。また、この第１の切断可能部１１は、補助容量部９と共通容量配線７とを電気的に導通させる。そして、この第１の切断可能部１１は、補助容量部９と共通容量配線７との間を電気的に切断可能な部分である。
【００２０】
さらに、この第１の切断可能部１１は、補助容量部９の幅方向における一側縁と、共通容量配線７の幅方向における一側縁とを電気的に接続させている。また、この第１の切断可能部１１は、補助容量部９の一側縁の長手方向における一端側に設けられている。そして、この第１の切断可能部１１は、補助容量部９の幅方向に沿った長手方向を有している。
【００２１】
一方、これら補助容量部９および共通容量配線７それぞれの上方には、補助容量電極としての蓄積容量部１２が対向して配設されている。この蓄積容量部１２は、画素電極８との間に補助容量を蓄積させる。ここで、この蓄積容量部１２は、信号配線５とともに第二レイヤでの導電性膜にて形成されている。また、この蓄積容量部１２は、共通容量配線７との間に層間絶縁膜を介在させて挟みつつ、この共通容量配線７の上方に位置している。
【００２２】
さらに、この蓄積容量部１２は、細長略矩形状の第１の蓄積容量部１３を備えている。この第１の蓄積容量部１３は、各信号配線５間における共通容量配線７の上方に位置している。また、この第１の蓄積容量部１３は、共通容量配線７との間に層間絶縁膜が介在されて電気的に絶縁されつつ、この共通容量配線７に対向している。さらに、この第１の蓄積容量部１３は、補助容量部９の幅寸法よりも大きな幅寸法を有しており、この補助容量部９を幅方向に亘って覆っている。
【００２３】
そして、この第１の蓄積容量部１３には、細長略矩形状の第２の蓄積容量部１４が電気的に接続されている。この第２の蓄積容量部１４は、第１の蓄積容量部１３と同一の層に形成されている。また、この第２の蓄積容量部１４は、補助容量部９との間に層間絶縁膜が介在されて挟まれて電気的に絶縁されつつ、この補助容量部９に対向している。
【００２４】
さらに、この第２の蓄積容量部１４の長手方向は、第１の蓄積容量部１３の長手方向に沿っている。また、この第２の蓄積容量部１４は、補助容量部９の幅寸法よりも大きな幅寸法を有しており、この補助容量部９を幅方向に亘って覆っている。
さらに、この第２の蓄積容量部１４は、補助容量部９の長手寸法よりも大きな長手寸法を有しており、この補助容量部９を長手方向に亘って覆っている。
【００２５】
そして、この第２の蓄積容量部１４と第１の蓄積容量部１３との間には、絶縁可能部としての細長帯状の第２の切断可能部１５が設けられている。この第２の切断可能部１５は、第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に絶縁可能に接続する。また、この第２の切断可能部１５は、第１の蓄積容量部１３および第２の蓄積容量部１４それぞれと同一の層に形成されている。さらに、この第２の切断可能部１５は、第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に導通させる。
【００２６】
また、この第２の切断可能部１５は、第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に切断可能な部分である。さらに、この第２の切断可能部１５は、第１の蓄積容量部１３の幅方向における一側縁と、第２の蓄積容量部１４の幅方向における一側縁との間を電気的に絶縁可能、すなわち切断可能となるように電気的に接続させている。また、この第２の切断可能部１５は、第１の蓄積容量部１３および第２の蓄積容量部１４それぞれの幅方向に沿った長手方向を有している。
【００２７】
さらに、第２の蓄積容量部１４と画素電極８との間に介在された層間絶縁膜には、導通部としてのコンタクトホール１６が形成されている。このコンタクトホール１６は、第２の蓄積容量部１４と画素電極８とを電気的に接続させる。また、このコンタクトホール１６は、第２の蓄積容量部１４および画素電極８それぞれの中央部に設けられている。さらに、このコンタクトホール１６は、上面視略楕円形状に形成されている。また、このコンタクトホール１６の長軸方向は、第２の蓄積容量部１４の長手方向および画素電極８の幅方向のそれぞれに沿っている。
【００２８】
一方、走査配線４には、この走査配線４から補助容量部９側に向けて垂直に突き出した突出片部２１が設けられている。この突出片部２１は、細長矩形平板状であり、信号配線５間における中央部に形成されている。そして、この突出片部２１は、走査配線４と画素電極８とを電気的に接続可能にさせる部分である。また、この突出片部２１に対向した位置には矩形平板状の接続可能部２２が形成されている。
この接続可能部２２は、走査配線４の突出片部２１の長手寸法よりも大きな長手寸法を有しており、この突出片部２１を長手方向に亘って覆っている。また、この接続可能部２２は、突出片部２１の幅寸法よりも大きな幅寸法を有しており、この突出片部２１を幅方向に亘って覆っている。
【００２９】
さらに、この接続可能部２２は、蓄積容量部１２と同一の層に一体的に形成されている。また、この接続可能部２２は、蓄積容量部１２の第２の蓄積容量部１４に対して細長帯状の接続片部２３を介して電気的に接続されている。この接続片部２３は、各信号配線５の長手方向に沿った長手方向を有している。
【００３０】
また、この接続片部２３は、第２の蓄積容量部１４の幅方向における他側縁と、突出片部２１の幅方向における一側縁とを電気的に接続させている。さらに、この接続片部２３は、第２の蓄積容量部１４の他側縁の長手方向における中央部と、突出片部２１の一側縁の長手方向における中央部とを電気的に接続させている。
【００３１】
ここで、接続可能部２２は、突出片部２１を介して走査配線４に電気的に接続可能に設けられている。また、この接続可能部２２は、接続片部２３、第２の蓄積容量部１４およびコンタクトホール１６を介して画素電極８に電気的に接続されている。この結果、この接続可能部２２は、この接続可能部２２を突出片部２１に電気的に接続させることにより、走査配線４と画素電極８とを電気的に接続させるように構成されている。
【００３２】
さらに、この接続可能部２２の長手方向における一端縁には、絶縁可能部としての細長帯状の第３の切断可能部２４が設けられている。この第３の切断可能部２４は、接続可能部２２と同一の層に一体的に形成されている。そして、この第３の切断可能部２４は、走査配線４と薄膜トランジスタ６とを電気的に接続させて導通させる。
【００３３】
すなわち、この第３の切断可能部２４は、走査配線４と薄膜トランジスタ６との間を電気的に切断可能な部分である。また、この第３の切断可能部２４は、接続可能部２２の一端縁の幅方向における一側縁から、この接続可能部２２の長手方向に沿って突出している。さらに、この第３の切断可能部２４の先端部は、薄膜トランジスタ６の他端縁であるゲート領域に対して電気的に絶縁可能に接続されて導通されている。
【００３４】
次に、上記一実施の形態の表示装置の制御方法について説明する。
【００３５】
まず、図１および図２に示す液晶表示装置の第１の蓄積容量部１３および第２の蓄積容量部１４の少なくともいずれか一方と画素電極８との間で、層間の欠陥による短絡、すなわちショートが発生して、この画素電極８が輝点となった場合には、第１の切断可能部１１を切断して共通容量配線７と補助容量部９との間を電気的に絶縁させる。
【００３６】
次いで、第２の切断可能部１５を切断して蓄積容量部１２の第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に絶縁させる。また、第３の切断可能部２４を切断して走査配線４の突出片部２１と薄膜トランジスタ６のゲート領域との間を電気的に絶縁させる。さらに、接続可能部２２を走査配線４の突出片部２１に電気的に接続させて、この走査配線４を画素電極８に電気的に接続させて修復する。
【００３７】
この結果、図３および図４に示すように、この画素電極８へと印加される電位が、走査配線４と同電位になる。このため、この走査配線４と対向基板との間の電位差が液晶組成物の黒表示に必要な電圧以上に設定したことにより、この画素電極８の輝点が滅点となる。
【００３８】
したがって、蓄積容量部１２の第１の蓄積容量部１３および第２の蓄積容量部１４の少なくともいずれか一方と画素電極８との間での層間の欠陥によるショートが発生して、この画素電極８が輝点となってしまった場合であっても、この画素電極８が滅点化できるので、この画素電極８の輝点を改善できる。
【００３９】
また、薄膜トランジスタ６の異常などによる層間の欠陥が不明な場合であっても、走査配線４の突出片部２１と薄膜トランジスタ６のゲート領域との間を第３の切断可能部２４にて電気的に絶縁させるので、画素電極８の輝点が滅点化される。
【００４０】
上述したように、上記一実施の形態によれば、蓄積容量部１２の第１の蓄積容量部１３および第２の蓄積容量部１４の少なくともいずれか一方と画素電極８との間で層間ショートが発生して、この画素電極８が輝点となっても、共通容量配線７と補助容量部９との間を第１の切断可能部１１にて電気的に絶縁させる。
【００４１】
同時に、蓄積容量部１２の第１の蓄積容量部１３と第２の蓄積容量部１４との間を第２の切断可能部１５にて電気的に絶縁させるとともに、走査配線４と薄膜トランジスタ６との間を第３の切断可能部２４にて電気的に絶縁させる。さらに、接続可能部２２を走査配線４の突出片部２１に電気的に接続させて、この走査配線４を画素電極８に電気的に接続させることにより、この画素電極８の輝点を滅点化できる。
【００４２】
よって、この画素電極８と蓄積容量部１２との間の蓄積容量、およびこの画素電極８の開口率のそれぞれを維持しつつ、この画素電極８の点欠陥を修復可能にできる。このため、無輝点が要望される液晶表示装置であっても、この液晶表示装置の画素電極８の輝点を滅点化して良品化できる。したがって、この液晶表示装置の商品価値を下げることなく歩留まりを向上できる。
【００４３】
なお、上記一実施の形態では、液晶表示装置のアレイ基板１の絶縁基板２上に形成した表示回路３について説明したが、液晶表示装置以外の表示装置であっても対応させて用いることができる。
【００４４】
【発明の効果】
本発明によれば、補助容量線と補助容量部との間、および第１の蓄積容量部と第２の蓄積容量部との間のそれぞれを電気的に絶縁させ、走査線と画素電極とを電気的に接続させる。この結果、これら第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方の短絡による画素電極での輝点を滅点化できるから、この画素電極の開口率を維持しつつ、この画素電極の点欠陥を修復できる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施の形態の一部を示す説明平面図である。
【図２】同上液晶表示装置の一部を示す等価回路図である。
【図３】同上液晶表示装置の修復後の一部を示す説明平面図である。
【図４】同上液晶表示装置の一部を示す等価回路図である。
【符号の説明】
１ アレイ基板
３ 表示回路
４ 走査線としての走査配線
５ 信号線としての信号配線
６ スイッチング素子としての薄膜トランジスタ
７ 補助容量線としての共通容量配線
８ 画素電極
９ 補助容量部
１１ 絶縁可能部としての第１の切断可能部
１２ 補助容量電極としての蓄積容量部
１３ 第１の蓄積容量部
１４ 第２の蓄積容量部
１５ 絶縁可能部としての第２の切断可能部
１６ 導通部としてのコンタクトホール
２２ 接続可能部
２４ 絶縁可能部としての第３の切断可能部
【発明の属する技術分野】
本発明は、互いに交差して配設されて絶縁された複数本の信号線および走査線の交点に対応してスイッチング素子が配設された表示装置の表示回路、これを備えた液晶表示装置、および表示装置の表示回路の制御方法に関する。
【０００２】
【従来の技術】
近年、この種の表示装置の表示回路を備えた液晶表示装置を代表とするフラットパネルディスプレイの普及に伴い、このフラットパネルディスプレイの表示品位に対する要求が高まっている。そして、このなかでも液晶テレビモニタに対しては、無輝点化および高輝度化の要求が強くなっている。このため、この要求を満たすためには、フラットパネルディスプレイの高い開口率を維持しつつ、無輝点化のための修復リペアパターンを形成する必要がある。
【０００３】
従来、この種の液晶表示装置は、透光性を有する絶縁基板を有するアレイ基板を備えており、このアレイ基板に対向して対向基板が配設されている。そして、これらアレイ基板と対向基板との間には、液晶が介挿されて封止されている。さらに、このアレイ基板の絶縁基板上には、複数本の信号配線および走査配線が互いに交差して絶縁されて配設されている。また、この絶縁基板上には、信号配線および走査配線に対応してマトリクス状に画素電極が配設されている。さらに、これら信号配線および走査配線の交点には、薄膜トランジスタ（ＴＦＴ）が対応して配設されている。
【０００４】
また、各走査配線間には、これら各走査配線に対して平行に複数本の共通容量配線が配設されている。この共通容量配線は、走査配線とともに第一レイヤでの導電性膜にて形成されている。また、これら共通容量配線に対向して蓄積容量部が配設されている。この蓄積容量部は、信号配線とともに第二レイヤでの導電性膜にて形成されている。さらに、この蓄積容量部は、画素電極に対向して配設されている。すなわち、この蓄積容量部は、画素電極の開口率を優先させるために、コンタクトホールを介してこの画素電極に電気的に接続されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２０００−１８７２４８号公報（第４−６頁および図１ないし図３）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の液晶表示装置では、蓄積容量部を形成する部分に層間の欠陥によるショートが発生した場合に、この蓄積容量部が輝点となってしまい、この蓄積容量部での輝点の発生を修理することができない。また、共通容量配線と蓄積容量部との間で欠陥によるショートが発生した場合にも同様に、画素電極と共通容量配線とを切断して、これら画素電極と共通容量配線との間を電気的に絶縁できないから、この画素電極などの修復ができないという問題を有している。
【０００７】
本発明は、このような点に鑑みなされたもので、開口率を維持しつつ点欠陥が修復可能な表示装置の表示回路、これを備えた液晶表示装置、および表示装置の表示回路の制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、互いに絶縁されて交差して配設された複数本の信号線および走査線と、これら信号線および走査線の交点に対応して配設されたスイッチング素子と、これらスイッチング素子にて制御されマトリクス状に配設された画素電極と、前記走査線に沿って配設された複数本の補助容量線と、これら補助容量線に電気的に接続された補助容量部と、前記補助容量線に対向して配設された第１の蓄積容量部、およびこの第１の蓄積容量部に電気的に接続され前記補助容量部に対向して配設された第２の蓄積容量部を備えた補助容量電極と、前記第２の蓄積容量部と前記画素電極とを電気的に接続させる導通部とを具備したものである。
【０００９】
そして、補助容量電極の第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方が補助容量配線および補助容量部のいずれかに短絡して画素電極が輝点となった際に、これら補助容量線と補助容量部との間、および補助容量電極の第１の蓄積容量部と第２の蓄積容量部との間のそれぞれを電気的に絶縁させるとともに、走査線と画素電極とを電気的に接続させる。この結果、これら第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方が短絡したことにより画素電極での輝点を滅点化できるので、この画素電極の開口率を維持しつつ、この画素電極の点欠陥が修復可能となる。
【００１０】
【発明の実施の形態】
以下、本発明の液晶表示装置の一実施の形態の画素構成を図１ないし図４を参照して説明する。
【００１１】
図１ないし図４に示す表示装置は、容量結合駆動アクティブマトリクス液晶表示装置である。そして、この液晶表示装置は、略矩形平板状のアレイ基板１を備えている。このアレイ基板１には、対向して図示しない対向基板が配設されている。さらに、これらアレイ基板１と対向基板との間には、図示しない液晶としての液晶組成物が介挿されて封止されて配設されている。
【００１２】
さらに、このアレイ基板１は、透光性を有する絶縁基板２を備えている。この絶縁基板２の一主面上には、液晶表示装置に画像を表示させる駆動回路としての表示回路３が形成されている。この表示回路３は、走査線としての複数本の走査配線４と、信号線としての複数本の信号配線５とのそれぞれを備えている。ここで、この走査配線４と対向基板との間の電圧である電位差は、液晶組成物の黒表示に必要な電圧以上に設定されている。
【００１３】
そして、これら走査配線４および信号配線５のそれぞれは、絶縁基板２の一主面上に形成されている。また、これら走査配線４および信号配線５のそれぞれは、互いに直角に交差して格子状に配設されている。さらに、これら走査配線４および信号配線５との間の互いの交点は、絶縁性膜としての図示しない層間絶縁膜により電気的に絶縁されている。
【００１４】
また、これら走査配線４と信号配線５との交点に対応した位置には、スイッチング素子としての画素トランジスタである上面視Ｌ字状の薄膜トランジスタ（ＴＦＴ）６がそれぞれ形成されている。ここで、これら薄膜トランジスタ６の一端縁であるソース領域およびドレイン領域のいずれか一方は、信号配線５に電気的に接続されている。
【００１５】
さらに、絶縁基板２上における各走査配線４の間には、複数本の補助容量線である共通容量配線７が形成されている。そして、これら共通容量配線７は、各走査配線４に対して平行に配設されている。また、これら共通容量配線７は、各信号配線５それぞれに対して直角に交差するように配設されている。また、これら共通容量配線７と信号配線５との交点には、層間絶縁膜が介在されて電気的に絶縁されている。
【００１６】
そして、これら共通容量配線７と信号配線５とで形成される矩形状の領域には、この領域を覆うように細長矩形平板状の画素電極８がマトリクス状に形成されている。この画素電極８は、共通容量配線７および信号配線５それぞれとの間に層間絶縁膜が介在されて電気的に絶縁されている。また、この画素電極８は、薄膜トランジスタ６の中央部であるソース領域およびドレイン領域のいずれか他方に電気的に接続されて、この薄膜トランジスタ６により制御されている。
【００１７】
さらに、共通容量配線７上から走査配線４側に向けて垂直に突き出た部分には、細長矩形状の補助容量部９が形成されている。この補助容量部９は、共通容量配線７および走査配線４とともに第一レイヤでの導電性膜により形成されている。すなわち、この補助容量部９は、共通容量配線７および走査配線４のそれぞれに対して同一の層に形成されている。
【００１８】
そして、この補助容量部９は、共通容量配線７に電気的に接続されている。また、この補助容量部９の長手方向は、共通容量配線７の長手方向に沿っている。
さらに、この補助容量部９は、画素電極８との間に層間絶縁膜が介在されて対向されており、この画素電極８に対して電気的に絶縁されている。
【００１９】
また、この補助容量部９と共通容量配線７との間には、絶縁可能部としての細長帯状の第１の切断可能部１１が設けられている。この第１の切断可能部１１は、補助容量部９と共通容量配線７とを電気的に絶縁可能に接続する。また、この第１の切断可能部１１は、補助容量部９と共通容量配線７とを電気的に導通させる。そして、この第１の切断可能部１１は、補助容量部９と共通容量配線７との間を電気的に切断可能な部分である。
【００２０】
さらに、この第１の切断可能部１１は、補助容量部９の幅方向における一側縁と、共通容量配線７の幅方向における一側縁とを電気的に接続させている。また、この第１の切断可能部１１は、補助容量部９の一側縁の長手方向における一端側に設けられている。そして、この第１の切断可能部１１は、補助容量部９の幅方向に沿った長手方向を有している。
【００２１】
一方、これら補助容量部９および共通容量配線７それぞれの上方には、補助容量電極としての蓄積容量部１２が対向して配設されている。この蓄積容量部１２は、画素電極８との間に補助容量を蓄積させる。ここで、この蓄積容量部１２は、信号配線５とともに第二レイヤでの導電性膜にて形成されている。また、この蓄積容量部１２は、共通容量配線７との間に層間絶縁膜を介在させて挟みつつ、この共通容量配線７の上方に位置している。
【００２２】
さらに、この蓄積容量部１２は、細長略矩形状の第１の蓄積容量部１３を備えている。この第１の蓄積容量部１３は、各信号配線５間における共通容量配線７の上方に位置している。また、この第１の蓄積容量部１３は、共通容量配線７との間に層間絶縁膜が介在されて電気的に絶縁されつつ、この共通容量配線７に対向している。さらに、この第１の蓄積容量部１３は、補助容量部９の幅寸法よりも大きな幅寸法を有しており、この補助容量部９を幅方向に亘って覆っている。
【００２３】
そして、この第１の蓄積容量部１３には、細長略矩形状の第２の蓄積容量部１４が電気的に接続されている。この第２の蓄積容量部１４は、第１の蓄積容量部１３と同一の層に形成されている。また、この第２の蓄積容量部１４は、補助容量部９との間に層間絶縁膜が介在されて挟まれて電気的に絶縁されつつ、この補助容量部９に対向している。
【００２４】
さらに、この第２の蓄積容量部１４の長手方向は、第１の蓄積容量部１３の長手方向に沿っている。また、この第２の蓄積容量部１４は、補助容量部９の幅寸法よりも大きな幅寸法を有しており、この補助容量部９を幅方向に亘って覆っている。
さらに、この第２の蓄積容量部１４は、補助容量部９の長手寸法よりも大きな長手寸法を有しており、この補助容量部９を長手方向に亘って覆っている。
【００２５】
そして、この第２の蓄積容量部１４と第１の蓄積容量部１３との間には、絶縁可能部としての細長帯状の第２の切断可能部１５が設けられている。この第２の切断可能部１５は、第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に絶縁可能に接続する。また、この第２の切断可能部１５は、第１の蓄積容量部１３および第２の蓄積容量部１４それぞれと同一の層に形成されている。さらに、この第２の切断可能部１５は、第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に導通させる。
【００２６】
また、この第２の切断可能部１５は、第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に切断可能な部分である。さらに、この第２の切断可能部１５は、第１の蓄積容量部１３の幅方向における一側縁と、第２の蓄積容量部１４の幅方向における一側縁との間を電気的に絶縁可能、すなわち切断可能となるように電気的に接続させている。また、この第２の切断可能部１５は、第１の蓄積容量部１３および第２の蓄積容量部１４それぞれの幅方向に沿った長手方向を有している。
【００２７】
さらに、第２の蓄積容量部１４と画素電極８との間に介在された層間絶縁膜には、導通部としてのコンタクトホール１６が形成されている。このコンタクトホール１６は、第２の蓄積容量部１４と画素電極８とを電気的に接続させる。また、このコンタクトホール１６は、第２の蓄積容量部１４および画素電極８それぞれの中央部に設けられている。さらに、このコンタクトホール１６は、上面視略楕円形状に形成されている。また、このコンタクトホール１６の長軸方向は、第２の蓄積容量部１４の長手方向および画素電極８の幅方向のそれぞれに沿っている。
【００２８】
一方、走査配線４には、この走査配線４から補助容量部９側に向けて垂直に突き出した突出片部２１が設けられている。この突出片部２１は、細長矩形平板状であり、信号配線５間における中央部に形成されている。そして、この突出片部２１は、走査配線４と画素電極８とを電気的に接続可能にさせる部分である。また、この突出片部２１に対向した位置には矩形平板状の接続可能部２２が形成されている。
この接続可能部２２は、走査配線４の突出片部２１の長手寸法よりも大きな長手寸法を有しており、この突出片部２１を長手方向に亘って覆っている。また、この接続可能部２２は、突出片部２１の幅寸法よりも大きな幅寸法を有しており、この突出片部２１を幅方向に亘って覆っている。
【００２９】
さらに、この接続可能部２２は、蓄積容量部１２と同一の層に一体的に形成されている。また、この接続可能部２２は、蓄積容量部１２の第２の蓄積容量部１４に対して細長帯状の接続片部２３を介して電気的に接続されている。この接続片部２３は、各信号配線５の長手方向に沿った長手方向を有している。
【００３０】
また、この接続片部２３は、第２の蓄積容量部１４の幅方向における他側縁と、突出片部２１の幅方向における一側縁とを電気的に接続させている。さらに、この接続片部２３は、第２の蓄積容量部１４の他側縁の長手方向における中央部と、突出片部２１の一側縁の長手方向における中央部とを電気的に接続させている。
【００３１】
ここで、接続可能部２２は、突出片部２１を介して走査配線４に電気的に接続可能に設けられている。また、この接続可能部２２は、接続片部２３、第２の蓄積容量部１４およびコンタクトホール１６を介して画素電極８に電気的に接続されている。この結果、この接続可能部２２は、この接続可能部２２を突出片部２１に電気的に接続させることにより、走査配線４と画素電極８とを電気的に接続させるように構成されている。
【００３２】
さらに、この接続可能部２２の長手方向における一端縁には、絶縁可能部としての細長帯状の第３の切断可能部２４が設けられている。この第３の切断可能部２４は、接続可能部２２と同一の層に一体的に形成されている。そして、この第３の切断可能部２４は、走査配線４と薄膜トランジスタ６とを電気的に接続させて導通させる。
【００３３】
すなわち、この第３の切断可能部２４は、走査配線４と薄膜トランジスタ６との間を電気的に切断可能な部分である。また、この第３の切断可能部２４は、接続可能部２２の一端縁の幅方向における一側縁から、この接続可能部２２の長手方向に沿って突出している。さらに、この第３の切断可能部２４の先端部は、薄膜トランジスタ６の他端縁であるゲート領域に対して電気的に絶縁可能に接続されて導通されている。
【００３４】
次に、上記一実施の形態の表示装置の制御方法について説明する。
【００３５】
まず、図１および図２に示す液晶表示装置の第１の蓄積容量部１３および第２の蓄積容量部１４の少なくともいずれか一方と画素電極８との間で、層間の欠陥による短絡、すなわちショートが発生して、この画素電極８が輝点となった場合には、第１の切断可能部１１を切断して共通容量配線７と補助容量部９との間を電気的に絶縁させる。
【００３６】
次いで、第２の切断可能部１５を切断して蓄積容量部１２の第１の蓄積容量部１３と第２の蓄積容量部１４との間を電気的に絶縁させる。また、第３の切断可能部２４を切断して走査配線４の突出片部２１と薄膜トランジスタ６のゲート領域との間を電気的に絶縁させる。さらに、接続可能部２２を走査配線４の突出片部２１に電気的に接続させて、この走査配線４を画素電極８に電気的に接続させて修復する。
【００３７】
この結果、図３および図４に示すように、この画素電極８へと印加される電位が、走査配線４と同電位になる。このため、この走査配線４と対向基板との間の電位差が液晶組成物の黒表示に必要な電圧以上に設定したことにより、この画素電極８の輝点が滅点となる。
【００３８】
したがって、蓄積容量部１２の第１の蓄積容量部１３および第２の蓄積容量部１４の少なくともいずれか一方と画素電極８との間での層間の欠陥によるショートが発生して、この画素電極８が輝点となってしまった場合であっても、この画素電極８が滅点化できるので、この画素電極８の輝点を改善できる。
【００３９】
また、薄膜トランジスタ６の異常などによる層間の欠陥が不明な場合であっても、走査配線４の突出片部２１と薄膜トランジスタ６のゲート領域との間を第３の切断可能部２４にて電気的に絶縁させるので、画素電極８の輝点が滅点化される。
【００４０】
上述したように、上記一実施の形態によれば、蓄積容量部１２の第１の蓄積容量部１３および第２の蓄積容量部１４の少なくともいずれか一方と画素電極８との間で層間ショートが発生して、この画素電極８が輝点となっても、共通容量配線７と補助容量部９との間を第１の切断可能部１１にて電気的に絶縁させる。
【００４１】
同時に、蓄積容量部１２の第１の蓄積容量部１３と第２の蓄積容量部１４との間を第２の切断可能部１５にて電気的に絶縁させるとともに、走査配線４と薄膜トランジスタ６との間を第３の切断可能部２４にて電気的に絶縁させる。さらに、接続可能部２２を走査配線４の突出片部２１に電気的に接続させて、この走査配線４を画素電極８に電気的に接続させることにより、この画素電極８の輝点を滅点化できる。
【００４２】
よって、この画素電極８と蓄積容量部１２との間の蓄積容量、およびこの画素電極８の開口率のそれぞれを維持しつつ、この画素電極８の点欠陥を修復可能にできる。このため、無輝点が要望される液晶表示装置であっても、この液晶表示装置の画素電極８の輝点を滅点化して良品化できる。したがって、この液晶表示装置の商品価値を下げることなく歩留まりを向上できる。
【００４３】
なお、上記一実施の形態では、液晶表示装置のアレイ基板１の絶縁基板２上に形成した表示回路３について説明したが、液晶表示装置以外の表示装置であっても対応させて用いることができる。
【００４４】
【発明の効果】
本発明によれば、補助容量線と補助容量部との間、および第１の蓄積容量部と第２の蓄積容量部との間のそれぞれを電気的に絶縁させ、走査線と画素電極とを電気的に接続させる。この結果、これら第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方の短絡による画素電極での輝点を滅点化できるから、この画素電極の開口率を維持しつつ、この画素電極の点欠陥を修復できる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施の形態の一部を示す説明平面図である。
【図２】同上液晶表示装置の一部を示す等価回路図である。
【図３】同上液晶表示装置の修復後の一部を示す説明平面図である。
【図４】同上液晶表示装置の一部を示す等価回路図である。
【符号の説明】
１ アレイ基板
３ 表示回路
４ 走査線としての走査配線
５ 信号線としての信号配線
６ スイッチング素子としての薄膜トランジスタ
７ 補助容量線としての共通容量配線
８ 画素電極
９ 補助容量部
１１ 絶縁可能部としての第１の切断可能部
１２ 補助容量電極としての蓄積容量部
１３ 第１の蓄積容量部
１４ 第２の蓄積容量部
１５ 絶縁可能部としての第２の切断可能部
１６ 導通部としてのコンタクトホール
２２ 接続可能部
２４ 絶縁可能部としての第３の切断可能部
Claims (7)
- 互いに絶縁されて交差して配設された複数本の信号線および走査線と、
これら信号線および走査線の交点に対応して配設されたスイッチング素子と、
これらスイッチング素子にて制御されマトリクス状に配設された画素電極と、
前記走査線に沿って配設された複数本の補助容量線と、
これら補助容量線に電気的に接続された補助容量部と、
前記補助容量線に対向して配設された第１の蓄積容量部、およびこの第１の蓄積容量部に電気的に接続され前記補助容量部に対向して配設された第２の蓄積容量部を備えた補助容量電極と、
前記第２の蓄積容量部と前記画素電極とを電気的に接続させる導通部とを具備したことを特徴とした表示装置の表示回路。 - 補助容量線と補助容量部との間、および補助容量電極の第１の蓄積容量部と第２の蓄積容量部との間のそれぞれに設けられ、これら補助容量線と補助容量部との間、および前記補助容量電極の第１の蓄積容量部と第２の蓄積容量部とのそれぞれを電気的に絶縁可能にする絶縁可能部を具備したことを特徴とした請求項１記載の表示装置の表示回路。
- 走査線と画素電極との間に設けられ、これら走査線と画素電極とを電気的に接続可能にする接続可能部を具備したことを特徴とした請求項１または２記載の表示装置の表示回路。
- 絶縁可能部は、スイッチング素子と走査配線との間に設けられ、これらスイッチング素子と走査配線との間を電気的に絶縁可能にすることを特徴とした請求項１ないし３いずれか記載の表示装置の表示回路。
- 請求項１ないし４いずれか記載の表示装置の表示回路が配設されたアレイ基板と、
このアレイ基板に対向する対向基板と、
前記アレイ基板と対向基板との間に配設される液晶とを具備したことを特徴とした液晶表示装置。 - 走査配線と対向基板との間の電圧は、液晶の黒表示に必要な電圧に設定されていることを特徴とした請求項５記載の液晶表示装置。
- 互いに絶縁されて交差して配設された複数本の信号線および走査線と、
これら信号線および走査線の交点に対応して配設されたスイッチング素子と、これらスイッチング素子にて制御されマトリクス状に配設された画素電極と、
前記走査線に沿って配設された複数本の補助容量線と、
これら補助容量線に電気的に接続された補助容量部と、
前記補助容量線に対向して配設された第１の蓄積容量部、およびこの第１の蓄積容量部に電気的に接続され前記補助容量部に対向して配設された第２の蓄積容量部を備えた補助容量電極と、
前記第２の蓄積容量部と前記画素電極とを電気的に接続させる導通部と
を具備した表示装置の表示回路の制御方法であって、
前記補助容量電極の第１の蓄積容量部および第２の蓄積容量部の少なくともいずれか一方が短絡した際に、前記補助容量線と前記補助容量部との間、および前記補助容量電極の第１の蓄積容量部と第２の蓄積容量部との間のそれぞれを電気的に絶縁させるとともに、前記走査線と前記画素電極との間を電気的に接続させることを特徴とする表示装置の表示回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132534A JP4454961B2 (ja) | 2003-05-12 | 2003-05-12 | 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132534A JP4454961B2 (ja) | 2003-05-12 | 2003-05-12 | 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004334061A true JP2004334061A (ja) | 2004-11-25 |
| JP4454961B2 JP4454961B2 (ja) | 2010-04-21 |
Family
ID=33507350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003132534A Expired - Fee Related JP4454961B2 (ja) | 2003-05-12 | 2003-05-12 | 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4454961B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006054386A1 (ja) * | 2004-11-17 | 2008-05-29 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| US8049700B2 (en) | 2005-09-12 | 2011-11-01 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| US8514338B2 (en) | 2010-09-30 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor array panel, liquid crystal display, and method to repair the same |
| CN105158994A (zh) * | 2015-09-30 | 2015-12-16 | 武汉华星光电技术有限公司 | 像素单元及阵列基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102899459B1 (ko) | 2021-04-27 | 2025-12-12 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 리페어 방법 |
-
2003
- 2003-05-12 JP JP2003132534A patent/JP4454961B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006054386A1 (ja) * | 2004-11-17 | 2008-05-29 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| US8049700B2 (en) | 2005-09-12 | 2011-11-01 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| TWI413827B (zh) * | 2005-09-12 | 2013-11-01 | Samsung Display Co Ltd | 液晶顯示器及其驅動方法 |
| US8514338B2 (en) | 2010-09-30 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor array panel, liquid crystal display, and method to repair the same |
| US9274393B2 (en) | 2010-09-30 | 2016-03-01 | Samsung Display Co., Ltd. | Thin film transistor array panel, liquid crystal display, and method to repair the same |
| US10007158B2 (en) | 2010-09-30 | 2018-06-26 | Samsung Display Co., Ltd. | Thin film transistor array panel, liquid crystal display, and method to repair the same |
| US10209588B2 (en) | 2010-09-30 | 2019-02-19 | Samsung Display Co., Ltd. | Thin film transistor array panel, liquid crystal display, and method to repair the same |
| CN105158994A (zh) * | 2015-09-30 | 2015-12-16 | 武汉华星光电技术有限公司 | 像素单元及阵列基板 |
| CN105158994B (zh) * | 2015-09-30 | 2018-03-06 | 武汉华星光电技术有限公司 | 像素单元及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4454961B2 (ja) | 2010-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282219B2 (ja) | 画素暗点化方法 | |
| US7847914B2 (en) | Thin film transistor array panel and method for repairing liquid crystal display including the same | |
| CN101059636B (zh) | 液晶显示装置 | |
| JP2011191791A (ja) | 液晶表示装置の欠陥修正方法 | |
| JP2009048189A (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 | |
| JPH0439055B2 (ja) | ||
| US20050162599A1 (en) | Active matrix substrate and display device | |
| KR100313245B1 (ko) | 리페어 기능을 갖는 액정표시소자 | |
| CN100370343C (zh) | 液晶显示装置 | |
| JPWO2009037892A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法 | |
| CN108198863A (zh) | 一种薄膜晶体管及其维修方法、阵列基板和显示装置 | |
| CN103605243B (zh) | 一种薄膜晶体管阵列基板及修补方法 | |
| JP4454961B2 (ja) | 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法 | |
| JPH0279026A (ja) | 液晶表示素子 | |
| KR100919192B1 (ko) | 리페어 배선을 포함하는 액정표시장치와 그 제조방법 | |
| KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| US20150137128A1 (en) | Thin-film transistor array substrate and method for repairing the same | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP2006126772A (ja) | 液晶ディスプレイ装置 | |
| JP2007041432A (ja) | 電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4454961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |