[go: up one dir, main page]

JP2004356340A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004356340A
JP2004356340A JP2003151596A JP2003151596A JP2004356340A JP 2004356340 A JP2004356340 A JP 2004356340A JP 2003151596 A JP2003151596 A JP 2003151596A JP 2003151596 A JP2003151596 A JP 2003151596A JP 2004356340 A JP2004356340 A JP 2004356340A
Authority
JP
Japan
Prior art keywords
base
electrode
semiconductor element
lead terminal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003151596A
Other languages
English (en)
Inventor
Takeo Satake
猛夫 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003151596A priority Critical patent/JP2004356340A/ja
Publication of JP2004356340A publication Critical patent/JP2004356340A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】高周波信号を良好に入出力できるとともに、内部を気密に保持できる半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】上面に形成された凹部の底面に半導体素子6を載置するための載置部1aが設けられた絶縁体から成る直方体状の基体1と、この基体1の側壁部の外面に形成された電極7と、凹部の底面から側壁部を貫通して電極7に接続された線路導体と、上側が電極7にロウ付けされたリード端子5とを具備した半導体素子収納用パッケージにおいて、電極7は、下端部が基体1の下面の外周部に延出しており、リード端子5は、下側の下面が基体1の下面と同じ面内に位置するように外側に向けて曲げられている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、特に、外部電気回路基板との接続を良好に行なうことのできる半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野等で使用されるマイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ(以下、単にパッケージともいう)としては、例えば、半導体素子として半導体レーザ(LD)やフォトダイオード(PD)等の光半導体素子を用いた場合、図4に斜視図で示すようなものが用いられている。
【0003】
このパッケージは、上面に形成された凹部の底面に半導体素子106を載置するための載置部101aが設けられたセラミックスやプラスチックス等の絶縁体から成る直方体状の基体101と、この基体101の側壁部の外面に形成された電極107と、凹部の底面から側壁部を貫通して電極107に接続された線路導体108と、側壁部の外面に沿って下方に延びるように上端部が電極107に接合されたリード端子105とを具備している。
【0004】
これにより、線路導体108から電極107にかけて基体101内部に形成される内層導体の長さを最短として、高周波信号が内層導体を伝送するときに発生する誘電体損失を最小限に抑え、高周波信号を効率よく伝送させることができる。
【0005】
側壁部には貫通孔101bが形成されている。この貫通孔101bに筒状の光ファイバ固定部材(以下、単に固定部材ともいう)102が嵌着される、または貫通孔101bの側壁部の外面側開口の周囲に固定部材102の一端が接合される。
【0006】
側壁部の上面には、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属から成るシールリング103が銀(Ag)ロウ等のロウ材を介して接合され、蓋体104を強固に接合するための部材となる。
【0007】
このようなパッケージの載置部101aに半導体素子106を載置固定するとともに、半導体素子106の各電極と線路導体108とをボンディングワイヤを介して電気的に接続し、シールリング103の上面にFe−Ni−Co合金等から成る蓋体104をロウ付け法やシームウェルド法等の溶接法により接合することにより、半導体素子106を気密に封止する。そして、固定部材102に光ファイバを固定し、リード端子105を外部電気回路基板の外部電気回路に電気的に接続することによって、製品としての半導体装置となる。(例えば、下記の特許文献1参照)。
【0008】
【特許文献1】
特開2001−127371号公報
【0009】
【発明が解決しようとする課題】
しかしながら、特許文献1に示されるようなパッケージにおいて、半導体素子106から発生する熱を外部に効率よく発散させるために、基体101の下面を外部電気回路基板の上面に載置させ、リード端子105をパッケージの下面で外側に向けて折り曲げて外部電気回路基板に電気的に接続すると、リード端子105が折り曲げられる際にリード端子105が電極107から剥がれてパッケージに高周波信号を入出力できなくなったり、電極107の基体101下面側に局所的に大きな外力が加わり基体101にクラック等の破損が生じてパッケージの内部を気密に保持できなくなるという問題点があった。
【0010】
また、このようなパッケージを外部電気回路基板に実装させた場合、作動時に生じる熱等により生じた外部電気回路基板とパッケージとの熱膨張差によって、リード端子105を基体101の側壁部から引き離すような応力が加わり、リード端子105がその付け根から剥離したり基体101にクラックが生じ易くなり、その結果、高周波信号の伝送性が低下したり、パッケージの気密性が低下するという問題点があった。
【0011】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、高周波信号を良好に入出力できるとともに、内部を気密に保持できる半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置するための載置部が設けられた絶縁体から成る直方体状の基体と、該基体の側壁部の外面に形成された電極と、前記凹部の底面から前記側壁部を貫通して前記電極に接続された線路導体と、上側が前記電極にロウ付けされたリード端子とを具備した半導体素子収納用パッケージにおいて、前記電極は、下端部が前記基体の下面の外周部に延出しており、前記リード端子は、下側の下面が前記基体の下面と同じ面内に位置するように外側に向けて曲げられていることを特徴とする。
【0013】
本発明の半導体素子収納用パッケージは、電極は、下端部が基体の下面の外周部に延出しており、リード端子は、下側の下面が基体の下面と同じ面内に位置するように外側に向けて曲げられていることから、半導体素子から発生する熱を外部に効率よく発散させるために、基体の下面を外部電気回路基板の上面に載置しても、リード端子をさらに曲げる必要がなく、リード端子を曲げる際の応力でリード端子が剥がれたり基体にクラックが生じるのを有効に抑制できる。
【0014】
また、電極の下端部が基体の下面の外周部に延出しているので、電極とリード端子とを接合するためのロウ材の大きなメニスカスをリード端子から基体の下面の外周部に延出した電極にかけて設けることができ、リード端子と電極との接合強度を著しく向上させることができる。その結果、リード端子を基体の側壁部から引き離すような外力が加わってもリード端子が剥離したり基体にクラックが生じたりするのを有効に抑制できる。
【0015】
その結果、半導体素子収納用パッケージを外部電気回路基板に接続する際に、リード端子が電極から剥がれるのを防止して、常に高周波信号を確実に入出力できる半導体素子収納用パッケージとするとともに、電極に外力が加わって基体にクラック等の破損が生じるのを防止して、内部を気密に保持できる半導体素子収納用パッケージとすることができる。
【0016】
本発明の半導体装置は、上記の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記線路導体に電気的に接続された半導体素子と、前記凹部を塞ぐように前記側壁部の上面に接合された蓋体とを具備していることを特徴とする。
【0017】
本発明の半導体装置は、上記の構成により、高周波信号の伝送性信頼性に優れるとともに、内部を気密に保持することが可能な半導体装置となる。
【0018】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明のパッケージについて実施の形態の例を示し、(a)はパッケージの側面図、(b)はパッケージの正面図である。また、図2は図1のパッケージの斜視図である。同図において、1は上面に形成された凹部の底面に半導体素子6を載置する載置部1aが設けられた絶縁体から成る直方体状の基体、7は基体1の側壁部の外面に形成された電極、7aは基体1の下面の外周部に延出した電極7の延出部、8は凹部の底面から基体1の側壁部を貫通して電極7に接続された線路導体、5は下側の下面が基体1の下面と同じ面内に位置するように外側に向けて曲げられているリード端子5であり、主にこれらで内部に半導体素子6を収納するためのパッケージが構成される。
【0019】
また、このパッケージの載置部1aに半導体素子6を搭載固定し、半導体素子6と線路導体8とを電気的に接続し、基体1の側壁部の上面に、凹部を塞ぐように蓋体4を接合することにより半導体装置となる。
【0020】
本発明の基体1は、アルミナ質焼結体(Alセラミックス),窒化アルミニウム質焼結体(AlNセラミックス)等のセラミックスやエポキシ樹脂,液晶ポリマー等の樹脂等から成る絶縁体から成り、その誘電率や熱膨張係数等の特性に応じて適宜選定される。
【0021】
このような基体1は、例えばAlセラミックスから成る場合、以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状に成形することによって複数枚のセラミックグリーンシートを得る。しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施し凹部1aや貫通孔1bとなる貫通孔や切欠きを形成するとともに、線路導体8,電極7,延出部7aとなる金属ペーストを印刷塗布して積層する。最後に、この積層体の側壁部の上面に必要に応じてシールリング3を接合させるためのメタライズ金属層となる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【0022】
基体1の側壁部の外面に形成された電極7は、基体1の下面の外周部に延出した延出部7aを有している。そして、基体1の側壁部の外面の電極7にリード端子5がAgロウ等のロウ材を介してロウ付け接合されている。なお、リード端子5は、下側の下面が基体1の下面と同じ面内に位置するように外側に向けて曲げられている。
【0023】
このような構成により、半導体素子6から発生する熱を外部に効率よく発散させるために、基体1の下面を外部電気回路基板の上面に載置しても、リード端子5をさらに曲げる必要がなく、リード端子5を曲げる際の応力でリード端子5が剥がれたり基体1にクラックが生じるのを有効に抑制でき、また、電極5の下端部が基体1の下面の外周部に延出しているので、電極7とリード端子5とを接合するためのロウ材の大きなメニスカスをリード端子5から基体1の下面の外周部に延出した電極(延出部7a)にかけて設けることができ、リード端子5と電極7との接合強度を著しく向上させることができる。その結果、リード端子5を基体1の側壁部から引き離すような外力が加わってもリード端子5が剥離したり基体1にクラックが生じたりするのを有効に抑制できる。
【0024】
このようなリード端子5は、基体1との熱膨張係数差による熱歪みを有効に抑制するとともに高周波信号を伝送させるために、基体1の熱膨張係数に近似した金属から成るのがよい。その金属としては、Fe−Ni合金やFe−Ni−Co合金等がよく、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0025】
また、リード端子5は、基体1の下面よりも上側で屈曲しているとともに、下側の下面の先端が基体1の下面と同じ面内に位置するのがよい。これにより、基体1の側面と、リード端子5の下面(リード端子5の屈曲部と先端との間の部位の下面)との間にロウ材を溜めることができ、リード端子5をより強固に接合できるとともに、リード端子5に応力が加わった場合に、このロウ材の溜まりによって応力を緩和することができ、リード端子5の接合信頼性を向上させることができる。
【0026】
延出部7aの幅A(図1(b)参照)は、好ましくは、0.2〜1mmであるのがよい。この構成により、リード端子5と電極7とを接合するためのロウ材のメニスカスをリード端子5から延出部7aにかけて良好に形成することができ、リード端子5と電極7とを非常に強固に接合することができる。その結果、リード端子5に外力が加わっても基体1の下面側に局所的に大きな応力が加わるのを防止し、基体1にクラック等の破損が発生することを有効に防止できる。
【0027】
A<0.2mmの場合、延出部7aの幅が狭くなってロウ材と延出部7aとの接合面積を増加させることができず、その結果、リード端子5に外力が加わった場合、基体1の下面側に局所的に大きな応力が加わって、基体1にクラック等の破損が発生し易くなる。また、A>1mmの場合、延出部7aの幅が広くなりすぎてリード端子5と電極7とを接合するためのロウ材が延出部7aに流出し、リード端子5と電極7との間に適度にロウ材を溜めることができず良好なロウ材のメニスカスを形成できなくなり、その結果、リード端子5と電極7とを強固に接合するのが困難になる。
【0028】
また、延出部7aは、図3(a)にパッケージの下面図を示すように、電極7が基体1の下面の外周部に延出されて形成されている。隣り合う電極7が接地用の電極である場合は、図3(b)にパッケージの下面図を示すように、隣り合う延出部7a同士が連結されて設けられていてもよい。図3(b)の構成により、接地電位の面積を大きくすることができ、接地電位の強化が可能となる。
【0029】
線路導体8は凹部の底面から基体1の側壁部を貫通して電極7に接続されている。このような線路導体8および電極7は、タングステン(W),モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た導体ペーストを、基体1となるセラミックグリーンシートの積層体に、従来周知のスクリーン印刷法により所定パターンで印刷塗布した後焼成することによって基体1に被着される。または、基体1となるセラミックグリーンシートの積層体を焼成した後に、導体ペーストを所定パターンに印刷塗布し焼成することによって基体1に被着される。
【0030】
なお、線路導体8は、図2に示すように、基体1の凹部に形成された基体1の一部から成る棚部の上面に設けられていてもよい。これにより載置部1aに搭載される半導体素子6の電極の高さと線路導体8の高さとを近づけることができ、半導体素子6の電極と線路導体8とを電気的に接続するボンディングワイヤの長さが短くなって高周波信号の伝送特性が向上する。
【0031】
また、基体1の上面には、基体1と蓋体4との熱膨張係数差による熱歪みを有効に抑制するとともに基体1の側壁部の上面に蓋体4をシーム溶接等の溶接等により強固に接合するために金属製のシールリング3が、Agロウ等のロウ材を介して接合されているのがよい。その金属としてはFe−Ni合金やFe−Ni−Co合金等がよく、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0032】
シールリング3は、基体1の側壁部の上面にW,Mo,Mn等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た導体ペーストを塗布し、焼成することによって得られたメタライズ金属層にAgロウ等のロウ材を介して接合される。
【0033】
また、載置部1aに載置される半導体素子6がLD,PD等の光半導体素子である場合、光ファイバをパッケージ内部に導入して半導体素子6と光ファイバ(図示せず)とを光結合させるため、図1に示すように基体1の側壁部に形成された貫通孔1bに嵌着されるかまたは貫通孔1bの側壁部の外面側の開口の周囲に一端が接合された筒状の固定部材2を有している。
【0034】
固定部材2は軸方向に貫通孔が形成されている。この固定部材2の貫通孔のパッケージの外側の一端に光ファイバが金属ホルダ(図示せず)を介して接合固定され、固定部材2の貫通孔の他端の内周面に光を集光するためのガラス,サファイア等から成るレンズ等の透光性部材(図示せず)が接合される。これにより、光ファイバと半導体素子6とが透光性部材を介して効率よく光信号の授受を行なうことができる。
【0035】
このような固定部材2は、半導体素子6の熱により基体1が加熱されて基体1の側壁部との熱膨張係数差によって生じる歪を有効に抑制するために、基体1の熱膨張係数に近似した金属等が用いられる。その金属としては、Fe−Ni合金やFe−Ni−Co合金等がよく、例えばFe−Ni−Co合金のインゴットに圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0036】
本発明の半導体装置は、上記本発明のパッケージと、載置部1aに載置固定されるとともに線路導体8に電気的に接続された半導体素子6と、基体1の側壁部の上面に凹部を塞ぐように接合された蓋体4とを具備している。
【0037】
このような半導体装置は、パッケージの載置部1aに半導体素子6をガラス,樹脂,ロウ材等の接着剤を介して接着固定し、半導体素子6の各電極をボンディングワイヤを介して凹部の底面に設けられた線路導体8に電気的に接続し、しかる後、基体1の側壁部の上面にFe−Ni合金やFe−Ni−Co合金等の金属やセラミックス、樹脂等から成る蓋体4をシーム溶接等の溶接やロウ付け等により接合して半導体素子6を内部に気密に封止することにより作製される。
【0038】
かくして、本発明の半導体装置は、リード端子5が外部電気回路基板の外部電気回路に電気的に接続されることにより、外部電気回路から供給される電気信号によって半導体素子6が駆動され、大容量の情報を高速に処理することが可能となる。これにより、常に高周波信号を確実に入出力できるとともに、内部を気密に保持できるものとなる。
【0039】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【0040】
【発明の効果】
本発明の半導体素子収納用パッケージは、電極は、下端部が基体の下面の外周部に延出しており、リード端子は、下側の下面が基体の下面と同じ面内に位置するように外側に向けて曲げられていることから、半導体素子から発生する熱を外部に効率よく発散させるために、基体の下面を外部電気回路基板の上面に載置しても、リード端子をさらに曲げる必要がなく、リード端子を曲げる際の応力でリード端子が剥がれたり基体にクラックが生じるのを有効に抑制できる。
【0041】
また、電極の下端部が基体の下面の外周部に延出しているので、電極とリード端子とを接合するためのロウ材の大きなメニスカスをリード端子から基体の下面の外周部に延出した電極にかけて設けることができ、リード端子と電極との接合強度を著しく向上させることができる。その結果、リード端子を基体の側壁部から引き離すような外力が加わってもリード端子が剥離したり基体にクラックが生じたりするのを有効に抑制できる。
【0042】
その結果、半導体素子収納用パッケージを外部電気回路基板に接続する際に、リード端子が電極から剥がれるのを防止して、常に高周波信号を確実に入出力できる半導体素子収納用パッケージとするとともに、電極に外力が加わって基体にクラック等の破損が生じるのを防止して、内部を気密に保持できる半導体素子収納用パッケージとすることができる。
【0043】
本発明の半導体装置は、上記の半導体素子収納用パッケージと、載置部に載置されるとともに線路導体に電気的に接続された半導体素子と、凹部を塞ぐように側壁部の上面に接合された蓋体とを具備していることにより、高周波信号の伝送性信頼性に優れるとともに、内部を気密に保持することが可能な半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示し、(a)はパッケージの側面図、(b)はパッケージの正面図である。
【図2】図1の半導体素子収納用パッケージの斜視図である。
【図3】(a),(b)は本発明の半導体素子収納用パッケージにおける基体の下面の外周部に延出した電極について実施の形態の各種例を示す下面図である。
【図4】従来の半導体素子収納用パッケージの斜視図である。
【符号の説明】
1:基体
1a:載置部
4:蓋体
5:リード端子
6:半導体素子
7:電極
8:線路導体

Claims (2)

  1. 上面に形成された凹部の底面に半導体素子を載置するための載置部が設けられた絶縁体から成る直方体状の基体と、該基体の側壁部の外面に形成された電極と、前記凹部の底面から前記側壁部を貫通して前記電極に接続された線路導体と、上側が前記電極にロウ付けされたリード端子とを具備した半導体素子収納用パッケージにおいて、前記電極は、下端部が前記基体の下面の外周部に延出しており、前記リード端子は、下側の下面が前記基体の下面と同じ面内に位置するように外側に向けて曲げられていることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記線路導体に電気的に接続された半導体素子と、前記凹部を塞ぐように前記側壁部の上面に接合された蓋体とを具備していることを特徴とする半導体装置。
JP2003151596A 2003-05-28 2003-05-28 半導体素子収納用パッケージおよび半導体装置 Pending JP2004356340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003151596A JP2004356340A (ja) 2003-05-28 2003-05-28 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003151596A JP2004356340A (ja) 2003-05-28 2003-05-28 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004356340A true JP2004356340A (ja) 2004-12-16

Family

ID=34047066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003151596A Pending JP2004356340A (ja) 2003-05-28 2003-05-28 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004356340A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012047823A (ja) * 2010-08-24 2012-03-08 Opnext Japan Inc 光モジュール及び高周波モジュール
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
WO2014069123A1 (ja) * 2012-10-30 2014-05-08 京セラ株式会社 電子部品収納用容器および電子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012047823A (ja) * 2010-08-24 2012-03-08 Opnext Japan Inc 光モジュール及び高周波モジュール
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
WO2014069123A1 (ja) * 2012-10-30 2014-05-08 京セラ株式会社 電子部品収納用容器および電子装置
CN104428888A (zh) * 2012-10-30 2015-03-18 京瓷株式会社 电子部件收纳用容器以及电子装置
JP5898332B2 (ja) * 2012-10-30 2016-04-06 京セラ株式会社 電子部品収納用容器および電子装置
US9603274B2 (en) 2012-10-30 2017-03-21 Kyocera Corporation Container for housing electronic component and electronic device
CN104428888B (zh) * 2012-10-30 2017-09-22 京瓷株式会社 电子部件收纳用容器以及电子装置
US9852958B2 (en) 2012-10-30 2017-12-26 Kyocera Corporation Container for housing electronic component and electronic device

Similar Documents

Publication Publication Date Title
JP2004356340A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4373831B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4594073B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5235612B2 (ja) パッケージ及び電子装置
JP2004349567A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4041394B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004134614A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003249584A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004349565A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3914764B2 (ja) 光半導体装置
JP3696817B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP3974865B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3924451B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004327685A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2003224324A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3898571B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002222884A (ja) 半導体素子収納用パッケージ
JP2002222886A (ja) 半導体素子収納用パッケージ
JP2003218445A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004296576A (ja) 半導体素子収納用パッケージおよび半導体装置