JP2004235648A - 光電子デバイス用の半導体基板及びその製造方法 - Google Patents
光電子デバイス用の半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004235648A JP2004235648A JP2004021827A JP2004021827A JP2004235648A JP 2004235648 A JP2004235648 A JP 2004235648A JP 2004021827 A JP2004021827 A JP 2004021827A JP 2004021827 A JP2004021827 A JP 2004021827A JP 2004235648 A JP2004235648 A JP 2004235648A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- semiconductor
- layer
- layer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
Landscapes
- Led Devices (AREA)
Abstract
【課題】生じた放射線を反射しかつそれにより侵入する放射線の吸収を抑制する、特に光電子デバイス用の改善された半導体基板を提供すること
【解決手段】半導体基板(1)内に反射性の層状区域(3)が配置されていて、前記の層状区域(3)は半導体基板(1)内へ導入されかつその区域で層状に分配された異種材料を含有する半導体基板(1)。
【選択図】図1
【解決手段】半導体基板(1)内に反射性の層状区域(3)が配置されていて、前記の層状区域(3)は半導体基板(1)内へ導入されかつその区域で層状に分配された異種材料を含有する半導体基板(1)。
【選択図】図1
Description
本発明は光電子デバイス用の半導体基板及びその製造方法に関する。
本願特許明細書は、ドイツ連邦共和国特許出願番号10308646.3〜33及び10303967.8〜11の優先権を主張し、これらの出願明細書の開示内容はこの引用により本願明細書に開示されているものとする。
放射線を発するいくつかの光学デバイスの場合、特に高効率のLEDの場合に、放射線を発する構造体内で作成された光は、全ての空間方向へ放射され、それにより基板方向へも放射されるため、吸収性の基板を使用した場合に光の大部分は失われてしまうという問題がある。この問題は透明な基板を使用することにより回避することができる。しかしながら、いくつかの透明な基板の欠点は、わずかな導電性しか示さず、かつ/又は放射線を発する構造体のエピタキシャル堆積が、格子整合がないために不可能であることにある。エピタキシャル層の堆積のための格子整合がないという問題は、発せられる放射線が基板内へ侵入すること回避するために、吸収性の半導体基板の上面側に薄い層、例えば金属層を設置することにより鏡面加工する場合にも生じる。
この問題を回避する方法はUS 5,376,580から公知である。この明細書に記載された方法の場合には、放射線を発するLED構造体をまず格子整合の成長基板上にエピタキシャル成長させ、その後、この吸収性の基板を取り除き、ウェハ貼り合わせ法を用いて良好な導電性でかつ該当する放射線に対して光学的に透明な基板と結合させる。しかしながら、この公知の方法の場合に、エピタキシャル成長させるLED構造体は、その電気的及び光学的特性が、エピタキシャル層の結晶品質に著しく依存することは公知であり、吸収性の基板の除去の際に付加的に機械的方法工程(例えば研磨、又はポリシング等)及び/又は化学的方法工程(例えばエッチング)にさらされ、これらの方法工程が構造体を損傷させかねない。
半導体サブストレートをエピタキシャル成長させることができる光学的に透明な基板を製造し、この製造時にエピタキシャル成長した半導体構造体の機械的及び/又は化学的負荷を十分に抑制する方法は、DE 100 08 583 A1に記載されている。この明細書に記載された方法の場合には、まず最初にサブストレート層を格子整合のある基板上に成長させる。このサブストレート層を格子整合のある基板の側とは反対側に透明な基板とウェハ貼り合わせ法によって結合させる。引き続き、この格子整合のある基板を、サブストレート層と透明な基板とからなる結合体から取り除き、このサブストレート層の露出した側に放射線を発する半導体構造体をエピタキシャル成長させる。
その都度当初の基板を除去するこの公知の方法は、しかしながら比較的高い工業的コストを必要とする。さらに、透明な基板は吸収性の半導体基板よりも部分的に極めて高価であるため、吸収性の基板の使用が経済的に有利であることが多い。
US 5,376,580
DE 100 08 583 A1
従って本発明の根底をなす課題は、生じた放射線を反射しかつそれにより侵入する放射線の吸収を抑制する、特に光電子デバイス用の改善された半導体基板を提供することである。
さらに、有利にコストの安い吸収性の基板をベースとした、この製造方法を提供すべきである。
前記の課題は、本発明の場合に請求項1の特徴部に記載された半導体基板により解決される。本発明の有利な実施態様は、引用形式請求項に記載されている。請求項8には本発明による半導体基板の製造方法が記載されている。この方法の有利な実施態様は、引用形式請求項に記載されている。
本発明の場合に、この半導体基板は反射性の層状区域を有し、この区域が半導体基板内へ導入された異種材料を含有する。この反射性の層状区域は有利に半導体基板内へ異種材料を注入することにより製造される。
高い反射性を保証するために、異種材料は有利に金属、特にアルミニウム又は銀を使用する。
この半導体基板は半導体チップの製造のために適した基板であることができ、これは特にシリコン、シリコンカーバイド又はIII−V−半導体材料を含むことができる。
異種材料を含有する層状区域を基板の内部に製造する本発明の方法において、この異種材料は基板内へ注入される。引き続き、この基板は、異種材料の少なくとも部分的な結晶化のため又はさらに単結晶層を形成させるために、温度T2で熱処理するのが有利である。
異種材料の少なくとも部分的な結晶化のために必要な温度T2は材料に依存するが、例えばアルミニウムについては200℃〜1000℃、特に約350℃である。
本発明の実施態様の場合には、第1の方法工程においてシリコンカーバイドを含有する層状区域を製造する。このためにシリコン基板内へ炭素を注入する。引き続き、シリコンカーバイドを含有する層状区域を作成するために、この基板を500℃〜2000℃、有利に約1000℃の温度T1で熱処理する。この熱処理は有利にSi分圧の下で行う。引き続き、反射性の層状区域を形成するために用いる異種材料を、シリコンカーバイドを含有する層状区域の下方にある、半導体基板の領域内へと注入する。さらに、この異種材料の少なくとも部分的な結晶化のために他の熱処理工程を行う。
異種材料の注入の後に、シリコンカーバイドを含有する層状区域の上側にあるシリコン層は除去するか又は取り去るのが有利である。このシリコン層は、例えば湿式化学エッチングすることができ、その際に、このシリコン層は有利にエッチングの前に非晶質にするために高エネルギーイオン衝撃されているのが有利である。
次に、本発明を2つの実施例を用いて図1及び2と関連づけて詳細に説明する。
図1a〜cは、3段階による本発明による製造方法の実施例を図示していて、図1cでは本発明による半導体基板の実施態様が図示されている。
図2a〜eは、5段階による本発明による製造方法の実施例を図示していて、図2eでは本発明による半導体基板の実施態様が図示されている。
図1aは、半導体基板1を示し、この基板1は例えばシリコン(Si)、シリコンカーバイド(SiC)又はIII−V−半導体、例えばGaAsであることができる。この半導体基板1内へ異種材料を含有する層状区域2を注入する。この異種材料は、有利に金属、特に有利にアルミニウム又は銀である。
図1bに図示された熱処理工程により、異種材料を含有する多結晶の層状区域2が、少なくとも部分的に結晶性の、又はさらに単結晶の層状区域3へ変換される。異種材料を含有する層3の上方には、半導体基板1の基本材料からなる薄層4が残留する。
図1cに図示されているように、例えばこのように変性された半導体基板1上に、例えばエピタキシャル成長によって放射線を発する層構造体5が設けられる。例えば、この放射線を発する層構造体5は窒化物半導体を含むことができる。この窒化物半導体とは、第3主族及び/又は第5主族の元素の窒化物、特にGaN、AlGaN、InGaN、AlInGaN、AlN又はInNであると解釈される。
この層構造体5から半導体基板方向に発せられる放射線は、異種材料を含有する層状区域3で反射される。異種材料を含有する層状区域3の上方に存在する、半導体基板1の出発材料からなる層4は、従って、放射線を発する層5から出た放射線の吸収が極めて小さくなる程度に薄いのが好ましい。
図2aは、シリコン基板の形の半導体基板1を図示する。シリコン基板内へ炭素、例えば熱により分解可能な化合物、例えばCO又はCO2を用いて注入する。
図2bに図示された熱処理工程により、結晶性のSiC層が作成される。この熱処理工程は500℃〜2000℃、有利に約1000℃の温度T1で実施される。
次に、図2cに図示された方法工程の場合に、有利に金属、特に有利にアルミニウム又は銀である異種材料を、半導体基板1のSiC含有の層状区域8の下方にある領域に注入する。
このように製造された、異種材料2の多結晶層を、図2dに図示した熱処理工程により、温度T2(その際T2<T1である)で、少なくとも部分的に結晶の、又はさらに単結晶の層状区域3に変換する。このSiCを含有しかつ異種材料を含有する層状区域3と8との間は、約50nmまでの厚さの、薄いシリコン層10が残留することができる。
SiCを含有する層状区域8の上方に残留するシリコン層9は、有利に次のプロセス工程で除去される。シリコン層9の除去は、例えば湿式化学エッチングにより行うことができ、この場合に、シリコン層9は高エネルギーイオンで衝撃し予め非晶質にされるのが有利である。同様に、水素を注入し、引き続き熱処理して微細亀裂を生じさせ、その微細亀裂に沿ってシリコン層9を切除する、いわゆる「スマートカット」プロセスが適している。
こうして変性された半導体基板1上に、例えば図2eに図示したように、例えばエピタキシャル堆積により、放射線を発する層構造体5を設けることができる。放射線を発する層構造体5から生じた放射線6は、部分結晶したSiCを含有する層状区域8及び異種材料を含有する層状区域3の上方に存在するシリコン層10を通過して、異種材料を含有する層状区域3で反射する。半導体基板1の方向へ発せられた放射線6の吸収損失は、それにより慣用の吸収性の半導体基板と比較して著しく減少する。
また、本発明による半導体基板1は、最初に他の基板上に製造されたLED用の支持体としても利用できる。例えば、サファイア基板上に製造されたLEDを、透明で、有利に導電性の結合により、本発明による半導体基板1上に設けることができる。その後、サファイア基板を、例えばレーザーアブレーションプロセスにより損傷なく除去する。これは、経済的な観点から有利である、それというのも高価なサファイア基板を再使用できるためである。
本発明の保護範囲は、実施例を用いた本発明の記載によって制限されるものではない。むしろ、本発明はそれぞれの新規の特徴並びに特徴のそれぞれの組み合わせを包括し、この組み合わせが特許請求の範囲内に明示的に記載されていない場合であっても、特に特許請求の範囲内の特徴の各組み合わせを包含する。
1 半導体基板、 3 反射性の層状区域、 5 層構造体
Claims (17)
- 半導体基板(1)内に反射性の層状区域(3)が配置されていて、前記の層状区域(3)は、半導体基板(1)内へ導入されかつその区域で層状に分配された異種材料を含有することを特徴とする、半導体基板(1)。
- 異種材料が半導体基板(1)内へ注入されていることを特徴とする、請求項1記載の半導体基板(1)。
- 異種材料が金属であることを特徴とする、請求項1又は2記載の半導体基板(1)。
- 金属がアルミニウム又は銀であることを特徴とする、請求項3記載の半導体基板(1)。
- 半導体基板(1)がシリコン、シリコンカーバイド、ゲルマニウム又はIII−V−半導体材料を含むことを特徴とする、請求項1記載の半導体基板(1)。
- 半導体基板(1)上に放射線を発するか又は放射線を検出する半導体層構造体(5)が配置されていることを特徴とする、請求項1記載の半導体基板(1)。
- 半導体層構造体(5)が窒化物半導体を含むことを特徴とする、請求項6記載の半導体基板(1)。
- 半導体基板(1)内へ導入されている異種材料を含有する、反射性の層状区域(3)を備えた半導体基板(1)の製造方法において、異種材料を基板(1)内へ注入することを特徴とする、反射性の層状区域(3)を備えた半導体基板(1)の製造方法。
- 異種材料の少なくとも部分的な結晶化のために、基板(1)を熱処理することを特徴とする、請求項8記載の方法。
- 異種材料がアルミニウムであり、熱処理は200℃〜1000℃、有利に約350℃で行うことを特徴とする、請求項9記載の方法。
- 次の方法工程:
a) シリコン基板(1)内へ炭素を注入する工程、
b) シリコンカーバイドを含有する層(8)の作成のために基板を熱処理する工程、
c) 反射性を高める層(3)の作成のために使用する異種材料を注入する工程、及び
d) 異種材料を少なくとも部分的に結晶化させるために基板(1)を熱処理する工程
を特徴とする、基板の基本材料がシリコンである、請求項8記載の方法。 - 基板(1)の熱処理を、シリコンカーバイドを含有する層(8)の作成のために、500℃〜2000℃、有利に約1000℃の温度で行うことを特徴とする、請求項11記載の方法。
- 異種材料の注入後に、シリコンカーバイドを含有する層(8)の上方に存在するシリコン層(9)を除去するか又は取り去ることを特徴とする、請求項11又は12記載の方法。
- シリコン層(9)を高エネルギーイオンで衝撃し、引き続き湿式エッチングにより除去することを特徴とする、請求項13記載の方法。
- シリコンカーバイドを含有する層(8)がエピタキシャル表面として形成されていて、引き続き半導体層構造体(5)をこのエピタキシャル表面上に堆積させることを特徴とする、請求項13記載の方法。
- 半導体層構造体(5)が放射線を発する半導体層構造体である、請求項15記載の方法。
- 半導体層構造体(5)が窒化物半導体を含むことを特徴とする、請求項16記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10303967 | 2003-01-31 | ||
| DE10308646A DE10308646B4 (de) | 2003-01-31 | 2003-02-27 | Halbleitersubstrat für optoelektronische Bauelemente und Verfahren zu dessen Herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235648A true JP2004235648A (ja) | 2004-08-19 |
Family
ID=32909521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004021827A Pending JP2004235648A (ja) | 2003-01-31 | 2004-01-29 | 光電子デバイス用の半導体基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7446346B2 (ja) |
| JP (1) | JP2004235648A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005061346A1 (de) * | 2005-09-30 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| CN101385145B (zh) | 2006-01-05 | 2011-06-08 | 伊鲁米特克斯公司 | 用于引导来自led的光的分立光学装置 |
| US7789531B2 (en) | 2006-10-02 | 2010-09-07 | Illumitex, Inc. | LED system and method |
| KR20100122485A (ko) | 2008-02-08 | 2010-11-22 | 일루미텍스, 인크. | 발광체층 쉐이핑을 위한 시스템 및 방법 |
| TW201034256A (en) | 2008-12-11 | 2010-09-16 | Illumitex Inc | Systems and methods for packaging light-emitting diode devices |
| US8585253B2 (en) | 2009-08-20 | 2013-11-19 | Illumitex, Inc. | System and method for color mixing lens array |
| US8449128B2 (en) | 2009-08-20 | 2013-05-28 | Illumitex, Inc. | System and method for a lens and phosphor layer |
| CN117878215A (zh) * | 2023-12-26 | 2024-04-12 | 福建晶安光电有限公司 | 一种图形化衬底结构及制备方法、led外延结构、led芯片 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103271A (en) * | 1989-09-28 | 1992-04-07 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method of fabricating the same |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| JP3717196B2 (ja) * | 1994-07-19 | 2005-11-16 | 豊田合成株式会社 | 発光素子 |
| DE4440072C1 (de) | 1994-11-10 | 1996-02-22 | Inst Halbleiterphysik Gmbh | Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht |
| JPH10125753A (ja) * | 1996-09-02 | 1998-05-15 | Murata Mfg Co Ltd | 半導体のキャリア濃度測定方法、半導体デバイス製造方法及び半導体ウエハ |
| JPH1138192A (ja) * | 1997-07-17 | 1999-02-12 | Nikon Corp | 多層膜反射鏡 |
| TW381345B (en) * | 1998-06-15 | 2000-02-01 | United Microelectronics Corp | CMOS semiconductor sensor structure and the manufacturing method thereof |
| US20010042866A1 (en) | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
| US6323951B1 (en) * | 1999-03-22 | 2001-11-27 | Boxer Cross Incorporated | Apparatus and method for determining the active dopant profile in a semiconductor wafer |
| DE10008583A1 (de) * | 2000-02-24 | 2001-09-13 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optisch transparenten Substrates und Verfahren zum Herstellen eines lichtemittierenden Halbleiterchips |
-
2004
- 2004-01-29 JP JP2004021827A patent/JP2004235648A/ja active Pending
- 2004-02-02 US US10/770,698 patent/US7446346B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169179A1 (en) | 2004-09-02 |
| US7446346B2 (en) | 2008-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008861B2 (en) | Semiconductor substrate assemblies and methods for preparing and dicing the same | |
| US8216867B2 (en) | Front end scribing of light emitting diode (LED) wafers and resulting devices | |
| JP5167384B2 (ja) | 基板の分割方法 | |
| US6607931B2 (en) | Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip | |
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| US8163582B2 (en) | Method for fabricating a light emitting diode chip including etching by a laser beam | |
| KR101454821B1 (ko) | 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법 | |
| JP4334321B2 (ja) | 窒化物半導体発光ダイオードチップの作製方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| JP2010103424A (ja) | 半導体発光素子の製造方法 | |
| JP2001085736A (ja) | 窒化物半導体チップの製造方法 | |
| JP2013518411A (ja) | 固体照明デバイスおよび関連する製造方法。 | |
| JP2009032970A (ja) | 窒化物半導体素子の製造方法 | |
| JP2007214500A (ja) | 半導体部材及びその製造方法 | |
| US7968430B2 (en) | Compound semiconductor device and method for manufacturing same | |
| JP2002252185A (ja) | 窒化物半導体チップの製造方法 | |
| JP2010056485A (ja) | 発光素子、発光装置およびサファイア基板の加工方法 | |
| JP2004235648A (ja) | 光電子デバイス用の半導体基板及びその製造方法 | |
| JP2006237339A (ja) | 窒化物系半導体素子の作製方法 | |
| JP2005001974A (ja) | 窒化ガリウム系の単結晶基板の製造方法 | |
| KR101308127B1 (ko) | 발광 다이오드의 제조 방법 | |
| CN120391101A (zh) | 从衬底分离半导体器件的方法 | |
| JP2002009003A (ja) | 半導体基板およびその作製方法および発光素子 | |
| US20100038656A1 (en) | Nitride LEDs based on thick templates | |
| KR20090096759A (ko) | 그룹 3족 질화물계 반도체 박막 성장용 기판, 그의 제조방법 및 이를 이용한 광전자 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100324 |