JP2004228219A - Driver circuit of mos transistor - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To reduce loss of a driver circuit while considering both loss in an MOS and loss in the driver circuit. <P>SOLUTION: In a driver means 1 for outputting a drive signal to a gate of the MOS, a gate voltage is switched to a high voltage V1 or a low voltage V2 according to an operation mode of the MOS. It is selected that the gate voltage is made high and heat generation of the MOS is lowered or that the gate voltage is made low, and heat generation of the driver circuit is lowered, according to the operation mode of the MOS. As a result, while the loss of the driver circuit is reduced by making the gate voltage low, the amount of heat generation of the whole of ICs containing the MOS and the driver circuit is reduced. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

したがって、ＩＣの発熱は、＋３５°Ｃとなる。
【０００４】
ＭＯＳのドライバ回路において、ゲート電圧を調整することにより、ドライバ回路の損失を低減することは既に提案されている（例えば、特許文献１参照。）。このドライバ回路は、ＭＯＳのゲート電圧を設定する回路を設けることにより、ＭＯＳの駆動電圧を最適にしている。
【０００５】
【特許文献１】
特開平６−３１５２６３号公報
【０００６】
【発明が解決しようとする課題】
ＭＯＳ回路においては、ドライバ回路の損失による発熱だけでなく、ＭＯＳ自体の損失による発熱も生じる。ゲート電圧を高くすると、ドライバ回路の損失は大きくなるが、ＭＯＳのオン抵抗は小さくなるため、ＭＯＳの損失は少なくなる。ゲート電圧を低くすると、ドライバ回路の損失は小さくなるが、ＭＯＳのオン抵抗が大きくなるため、ＭＯＳの損失は大きくなる。
【０００７】
上記従来のドライバ回路においては、ＭＯＳ側の損失が考慮されておらず、ゲート電圧が固定値であった。このため、ＭＯＳの動作モードが変化をして、ＭＯＳ側における発熱が無視できなくなった場合などに対応することができない。したがって、従来のドライバ回路では、ゲート電圧が常に最適に調整がされるとは限らなかった。
【０００８】
本発明は、ＭＯＳにおける損失とドライバ回路における損失の両方を考慮に入れた上で、ドライバ回路の損失を低減し、発熱量を低減することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。本発明は、ＭＯＳのゲートにドライブ信号を出力するドライバ回路において、ＭＯＳの動作モードに応じてドライブ信号の電圧（ゲート電圧）を切り換える。すなわち、ＭＯＳの動作モードに応じて、ゲート電圧を高くしてＭＯＳの発熱を低くするか、ゲート電圧を低くしてドライバ手段の発熱を低くするかのいずれかを選択できるようにする。
【００１０】
これにより、ゲート電圧を低くすることによりドライバ手段の損失を低減すると共に、ＭＯＳとドライバ回路を含むＩＣ全体としての発熱量を低減することができる。
【００１１】
本発明の別の態様においては、ＭＯＳのゲートにドライブ信号を出力するドライバ回路において、ドライバ手段の出力段に時定数回路を挿入し、ＭＯＳの動作モードに応じて時定数を切り換える。時定数を小とするとドライブ信号は急速に立ち上がり又は立下り、時定数を大とする立ち上がり及び立下りが緩やかになる。したがって、時定数を切り換えることによりゲート電圧を最適な値に調整することができる。
【００１２】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。なお、以下の説明においては、同一の機能を有するものには同一の参照符号を付して、重複する説明は省略する。
【００１３】
（実施形態１）
図１を用いて本発明の実施形態１を説明する。
電源に対して、ＭＯＳと負荷２とが直列に接続される。ドライバ手段１は、マイコン４からの指令信号に基づいてドライブ信号をＭＯＳのゲートに対して出力する。ＭＯＳは、ドライブ信号に従って負荷電流をオン、オフする。なお、ＭＯＳは、Ｐ型、Ｎ型のどちらも使用できる。
【００１４】
ドライバ手段１は、２種類以上のゲート電圧でドライブ信号を出力するように構成される。図には、ドライバ手段１は、高電圧Ｖ１、低電圧Ｖ２の２種類の電圧でドライブ信号を出力することが示されている。ゲート電圧は、ゲート電圧切換回路３により切り換えられる。ゲート電圧切換回路３は、マイコン４からの指令信号によりゲート電圧を切り換える。
【００１５】
マイコン４は、ドライバ手段１に対してドライブ信号の出力を指令すると同時に、ゲート電圧切換回路３に対して、ＭＯＳの動作モードに応じた指令信号を出力する。マイコン４は、通常の動作モードでは、ゲート電圧を低電圧Ｖ２に切り換える指令信号を出力する。既に説明したように、ゲート電圧を低くすることにより、ドライバ手段１の損失を低下させることができる。そして、マイコン４は、動作モードの変化に応じて、ゲート電圧を高電圧Ｖ１に切り換える指令信号を出力する。
【００１６】
マイコン４がゲート電圧を高電圧Ｖ１に切り換える動作モードとしては、例えば次のものがある。負荷電流が大である動作モードでは、ＭＯＳのオン抵抗を低くして、ＭＯＳにおける発熱を低く抑える必要がある。また、負荷２がインダクタンス負荷である場合、その通電開始初期には、ＭＯＳのオン抵抗を小さくして、負荷電流を急速に立ち上げる必要がある。このような場合に、ゲート電圧を高電圧Ｖ１とすることで、ＭＯＳのオン抵抗を低くする。
【００１７】
ドライバ手段１を以上説明したように構成することにより、ＭＯＳとドライバ手段１の両方を含むＩＣの全体の発熱量を考慮しながら、ドライバ手段１の損失を低減することができる。
なお、図１に示した例では、マイコン４により動作モードの切り換えを指示しているが、マイコン４以外の外部回路からゲート電圧切換回路３に指令信号を出力するようにすることもできる。
【００１８】
（実施形態２）
動作モードの切り換えは、外部回路からの指令だけではなく、ドライバ回路の内部信号を利用して行うこともできる。
動作モードの切り換えを、ドライバ手段１からのドライブ信号出力開始からの経過時間に基づいて行う例を実施形態２として説明する。
【００１９】
図２に示す例では、ゲート電圧切換回路３は、タイマ５からの指令により切り換え動作を行う。タイマ５には、マイコンからドライバ手段１に入力されるドライブ信号出力の指令信号が入力される。したがって、タイマ５は、ドライブ信号出力からの経過時間をカウントすることになる。
【００２０】
タイマ５は、所定時間が経過すると、ゲート電圧切換回路３に信号を出力し、ゲート電圧を低電圧Ｖ２に切り換える。
本例は、インダクタンス負荷などに適用することが好適なものである。インダクタンス負荷の場合、ＭＯＳオン開始時は負荷電流を急速に立ち上げるためＭＯＳのオン抵抗を低くする必要があるが、負荷電流が立ち上がった後はその必要はない。したがって、本例では、ＭＯＳオン時の開始時を除いて、ゲート電圧を低電圧Ｖ２として、ドライバ手段１の損失を抑える。
【００２１】
なお、ドライブ信号が無くなってからの時間をタイマ５によりカウントし、所定時間経過後に、ゲート電圧を高電圧Ｖ１に切り換えるようにすることもできる。この場合、次にドライバ手段１がドライブ信号の出力を開始するときに、高いゲート電圧でドライブ信号を出力することができる。
【００２２】
（実施形態３）
動作モードの切り換えを、ドライバ手段１の発熱量に基づいて行う例を説明する。
図３に示す例では、ドライバ手段１の発熱量を検知する温度検出部６が設けられ、その出力信号がゲート電圧切換回路３に入力される。温度検出部６は、ドライバ手段１の温度をモニタし、温度が所定値を超えると、ゲート電圧切換回路３に信号を出力し、ゲート電圧を低電圧Ｖ２に切り換える。また、温度が所定値以下になると、ゲート電圧を高電圧Ｖ１に切り換える。
【００２３】
本例によれば、ドライバ手段１の発熱量が大きくなったときに、ゲート電圧が低くなり、ドライバ手段１の損失が低減される。一方、ドライバ手段１の発熱量が大きくなければ、ゲート電圧を大きくすることによりＭＯＳのオン抵抗を小さくして、ＭＯＳの損失を抑制する。
【００２４】
ドライバ手段１の発熱量を検知する代わりに、ドライブ信号の周波数を検知してゲート電圧を切り換えるようにすることもできる。
既に説明したように、ドライブ信号の周波数が高い場合も、ドライバ手段１の損失は大きくなる。したがって、図３の熱検知部６に代えて、周波数検出部を設け、ドライブ信号の周波数をモニタすることにより、ゲート電圧を切り換えるようにすることもできる。
【００２５】
周波数検出部は、例えば、ドライバ手段１の入力側又は出力側に接続したカウンタにより構成する。このカウンタは、所定期間ごとにパルス数をカウントし、カウント値が所定値を超えると、ゲート電圧切換回路３に信号を出力する。これにより、ドライブ信号の周波数が高くなるとゲート電圧が低電圧Ｖ２に切り換えられる。
【００２６】
（実施形態４）
動作モードの切り換えを、負荷電流値に基づいて行う例を説明する。図４、図５は、それぞれ異なる例を示す。
図４の例においては、負荷２と直列にシャント抵抗７が接続され、負荷電流モニタ部８が接続される。シャント抵抗７に負荷電流が流れると、負荷電流に比例した電圧降下が発生する。負荷電流モニタ部８は、この電圧が所定値を超えると、ゲート電圧を高電圧Ｖ１に切り換え、所定値以下であれば、低電圧Ｖ２に切り換える。
【００２７】
図５の例においては、負荷電流モニタ部８は、ＭＯＳのソース、ドレイン間に接続される。負荷電流が流れることにより、ＭＯＳのオン抵抗による電圧降下が発生する。負荷電流モニタ部８は、この電圧が所定値を超えると、ゲート電圧を高電圧Ｖ１に切り換え、所定値以下であれば、低電圧Ｖ２に切り換える。
【００２８】
図４、図５の回路によれば、負荷電流が所定値を超えると、ゲート電圧が高電圧Ｖ１に切り換えられる。これにより、ＭＯＳのオン抵抗が小さくなり、ＭＯＳの発熱が抑えられる。負荷電流が小であれば、低いゲート電圧側に切り換えることにより、ドライバ手段１の損失を抑えることができる。
なお、図４、図５の負荷電流モニタ部８を使用する代わりに、センスＭＯＳを用いて、負荷電流をモニタすることもできる。
【００２９】
（実施形態５）
動作モードの切り換えを、ドライブ信号のパルス数に基づいて行う例を説明する。
図６は、ドライブ回路の各部の信号波形を示す。
ドライブ回路としては、図１に示した回路が使用される。
負荷２がインダクタンスなどである場合、負荷駆動タイミングが（Ａ）に示すとおりであると、マイコン４からドライバ手段１に出力されるスイッチングタイミングは（Ｂ）に示すようになる。
【００３０】
スイッチングタイミング（Ｂ）としては、最初の１パルス目は継続時間の長いパルスを出力して、インダクタンス負荷が迅速に所期の動作を行うようにする。その後は、インダクタンス負荷には小電流を継続して流すだけで良いので、スイッチング動作によりオン時間の短いパルスが繰り返し出力される。
【００３１】
ドライバ手段１から出力されるドライブ信号が（Ｃ）に示されている。ここでは、１パルス目はゲート電圧が高電圧Ｖ１とされるが、スイッチング動作に移行するとゲート電圧が低電圧Ｖ２に切り換えられる。
負荷電流は、（Ｄ）に示すように変化する。
本例によれば、最初の１パルスに続くスイッチング動作時に、ゲート電圧を低電圧Ｖ２に切り換えるので、ドライバ手段１の損失を抑制することができる。
【００３２】
また、本例では、負荷駆動タイミングの終了時（（Ａ）の丸印部分）に、ゲート電圧を初期設定値の高電圧Ｖ１に戻す。これにより、次のＭＯＳオン開始時に、速やかに高いゲート電圧を出力することができる。
なお、このように、負荷駆動タイミングの終了時にゲート電圧を初期設定値の高電圧側に戻すことは、本例に限らず、そのほかの例にも適用可能なものである。
【００３３】
図６（Ｅ）は、ドライブ信号の変形例を示す。本例は、最初の数パルスが出力されてからゲート電圧を低電圧側に切り換える例である。
（Ｃ）のように１パルスだけでゲート電圧を切り換えるようにすると、ノイズで誤動作をし、予期しないタイミングでゲート電圧が低電圧Ｖ２に切り換えられる可能性がある。これに対して、本例では、ｎ回（図示の例では３回）のパルスを検知したときに、初めてゲート電圧を切り換える。これにより、確実にスイッチング動作に入った後にゲート電圧の切り換えを行うことができる。
【００３４】
（実施形態６）
ドライバ手段１により２種類以上のゲート電圧を出力するための具体例をについて説明する。
図７に示すリミット回路９は、ドライバ手段１のバッファ内のゲート電圧を決めるために設けられているものである。本例では、リミット回路９に、２つのリミットレベル１０、１１を設定する。このリミットレベル１０、１１のいずれかを切り換え選択することにより、ドライバ手段１は、高低２種類のドライブ信号を出力できる。
【００３５】
リミットレベル１０、１１の切り換えは、動作モードに応じてマイコン４から出力される信号に基づいて行われる。なお、この切り換えの指令は、マイコン４からの信号に限らず、上記の各実施形態で説明したような各種の回路からの信号により行うことができる。
【００３６】
本例では、更に、ゲート最小電圧ガード部１２を付加している。これは、リミットレベル１０、１１に異常が発生し、ゲート電圧が下がりすぎた場合であっても、ゲート最小電圧ガード部１２から最小補償ゲート電圧を供給することによって、ＭＯＳを正常にオンオフ動作させるものである。
【００３７】
（実施形態７）
ゲート電圧の調整方法について説明をする。
図８（Ａ）（Ｂ）の波形は、図６で説明済みである。本例のドライブ信号は（Ｃ）に示すように制御される。また、負荷電流は、（Ｄ）に示すようになる。
【００３８】
ドライブ信号（Ｃ）は、図６の例と同様に、最初の１パルスについてはゲート電圧が高電圧Ｖ１とされ、スイッチング動作に入ると低電圧Ｖ２に切り換えられる。ただし、本例では、スイッチング動作に入ったときに、適当な頻度でもって高電圧Ｖ１に切り換えることが行われる。
この高電圧Ｖ１に切り換える頻度を変えることにより、実質的なゲート電圧を微調整することができる。
【００３９】
（実施形態８）
ゲート電圧の異なる調整方法について説明する。
図９（Ａ）（Ｂ）は、共にドライブ信号波形を示す。ドライブ信号とそのほかの信号との関係については図６を参照されたい。
ドライブ信号は、（Ａ）（Ｂ）共に、最初にゲート電圧を高電圧Ｖ１として１パルス出力する。
【００４０】
スイッチング動作に入ると、ゲート電圧の切り換えとデューティ比制御が行われる。（Ａ）は、高ゲート電圧Ｖ１でデューティ比大、（Ｂ）は、低ゲート電圧Ｖ２でデューティ比小となっている。
本例によれば、ゲート電圧の調整を、高低の切り換えと、デューティ比の制御により、広範囲に精度良く調整できる。
【００４１】
（実施形態９）
２つのドライバ手段を用いてゲート電圧を切り換える例を説明する。図１０は回路構成を示し、図１１は信号波形を示す。
図１０に示すように、１つのＭＯＳに対して２つのドライバ手段１３、１４を設け、その出力側が、切換スイッチ１５、１６を介してＭＯＳのゲートに接続される。切換スイッチ１５、１６は、ゲート電圧切換回路３により切り換え制御される。ゲート電圧切換回路３は、上記の各実施形態で説明した任意の手段によりＭＯＳの動作モードに応じて制御される。
【００４２】
２つのドライバ手段１３、１４は、互いに異なるゲート電圧のドライブ信号を出力する。ドライバ手段１３が高電圧Ｖ１を出力し、ドライバ手段１４が低電圧Ｖ２を出力する。
図１１において、（Ａ）は動作モードの切り換えタイミングであり、（Ｂ）はドライバ手段１３及び１４に対するスイッチタイミングである。
【００４３】
（Ａ）の動作モード切り換えタイミングが高電圧Ｖ１を選択すると、ゲート電圧切換回路３がスイッチ１５をオンし、ドライバ手段１３から高ゲート電圧Ｖ１が出力される。動作モードが切り換えられると、スイッチ１６がオンされ、ドライバ手段１４から低ゲート電圧Ｖ２が出力される。この結果、ＭＯＳに出力されるドライバ信号は、（Ｃ）に示すようになる。
【００４４】
（実施形態１０）
ＭＯＳ及びそのドライバ手段が複数ある場合に、駆動されているＭＯＳの数によりゲート電圧を切り換えてドライブ回路の損失を低減する例を説明する。
図１２は、ＭＯＳが２チャネル設けられ、ＭＯＳごとにドライバ手段１、１が設けられていることを示している。ドライバ手段１、１は、高低２種類のゲート電圧でドライブ信号が出力可能であり、ゲート電圧切換回路３により、いずれかの電圧が選択される。
【００４５】
図１３の波形図では、（Ａ）に第１チャネルの負荷駆動タイミングが示され、（Ｂ）に第２チャネルの負荷駆動タイミングが示されている。（Ｃ）は、１、２チャネルが同時に駆動されたタイミングを示している。このときは、各ドライバ手段１、１が同時にドライブ信号を出力するため、ドライバ手段１、１の発熱量が大きくなる。
【００４６】
これに対して、本例では、ドライバ手段１、１が出力するドライブ信号を、（Ｄ）（Ｅ）に示すように、重複する駆動期間において、低ゲート電圧Ｖ２に切り換える。
これにより、複数のドライバ手段１、１が同時に駆動されているときであっても、その発熱量を低減することができる。
【００４７】
（実施形態１１）
ドライバ手段の出力段の時定数を切り換えることにより、ドライバ手段の損失を低減する例を説明する。
図１４は回路図を示す。ドライバ手段１、ＭＯＳなどについては、図１の例と同様である。ただし、ドライバ手段１は、高電圧Ｖ１のみのドライブ信号を出力する。
【００４８】
本例では、ドライバ手段１の出力段に、直列に接続された２つの抵抗Ｒ１，Ｒ２が挿入される。抵抗Ｒ１，Ｒ２は、ＭＯＳゲートに発生する容量と直列に接続されることになり、時定数回路を構成する。抵抗Ｒ２の両端を短絡又は開放するスイッチ１７が設けられる。スイッチ１７がオンとなると、時定数回路の時定数は小となり、オフとなると時定数は大となる。
【００４９】
スイッチ１７は、ゲート電圧モニタ部１９により開閉される。ゲート電圧モニタ部１９は、ＭＯＳゲートに出力されるドライブ信号をモニタする。
図１５に各信号の波形を示す。（Ａ）は、マイコン４から出力されるスイッチングタイミング信号を示す。この波形については図６で説明済みである。（Ｂ）は、ＭＯＳゲートに出力されるドライブ信号を示す。
【００５０】
ゲート電圧モニタ部１９は、ゲート電圧が低い（Ｖ２以下）場合は、スイッチ１７をオンとして時定数を小とする。また、ゲート電圧が高い（Ｖ２以上）場合は、スイッチ１７をオフとして時定数を大とする。
したがって、（Ｂ）から明らかなように、１パルス目の初期には、時定数が小となるため、ドライブ信号が急速に立ち上がる。これによりＭＯＳは急速にオン状態に達する。ゲート電圧がＶ２を超えると、ドライブ信号は緩やかに出力レベルのＶ１まで上昇していく。
【００５１】
スイッチング動作に入ったときも、スイッチタイミングの初期はドライブ信号が急速に立ち上がる。Ｖ２を超えると時定数が大きくなって、ゲート電圧は緩やかに上昇する。スイッチング動作では、すぐにスイッチングタイミングがオフとなるため、ゲート電圧はＶ１に到達する前にオフとなる。
【００５２】
本例によれば、時定数を変えることによりゲート電圧を低くして、ドライバ手段１の損失を抑制することができる。
さらに、本例によれば、初期通電時にＭＯＳのオン抵抗を低くできるので、負荷２がインダクタンス負荷である場合でも、負荷電流を急速に立ち上げることができる。
【００５３】
（実施形態１２）
時定数の切り換えを、ＭＯＳのオン、オフ状態に基づいて行う例を説明する。
図１６に示す回路においては、負荷２とＭＯＳのドレイン端子との間に印加される電圧を検知するスイッチングモニタ部２１により、スイッチ１７が切り換えられる。そのほかの部分については、上記の図１５と同様である。
【００５４】
ＭＯＳは、オン抵抗が低く、オフ抵抗は高い。このため、スイッチングモニタ部２１は、ＭＯＳのオフ時には高電圧を検知し、オン時には低電圧を検知する。
ＭＯＳは、初期通電時にはオフであるので、スイッチングモニタ部２１は、高電圧を検知する。すると、スイッチ１７がオンされて、時定数が小になる。これにより、ドライブ信号が急速に立ち上がり、ＭＯＳは急速にオンされることになる。
【００５５】
ＭＯＳがオン状態になると、スイッチングモニタ部２１は低電圧（接地側電位）を検知する。すると、スイッチング１７がオフされて時定数が大となる。したがって、ゲート電圧の波形は上記の図１５と同様になる。
これにより、上記の実施形態１１と同様の理由で、ドライバ手段１の損失を低減することができ、ＭＯＳを確実かつ急速にオンさせることができる。
【００５６】
（実施形態１３）
時定数の切り換えを、ＭＯＳの通電開始からの時間経過に基づいて行う例を説明する。
図１７に示す回路においては、タイマ５によりスイッチ１７がオンオフ制御される。タイマ５には、マイコン４からドライバ手段１に出力される信号が入力される。そのほかの点は上記の図１６と同様である。
【００５７】
タイマ５は、ドライバ手段１からドライブ信号が出力されるとカウントを開始する。タイマ５には、ＭＯＳが、ドライブ信号の供給からオン状態になるまでに要する時間が設定されている。即ち、このタイマ５による時間計測によってＭＯＳがオン状態になったことを推測する。つまりＭＯＳがオンしたこと（推測も含む）に基いて時定数を切り換える。
【００５８】
したがって、タイマ５は、ドライブ信号の出力後、ＭＯＳがオン状態になったと予測された時点で信号を時定数切換回路１８に出力する。
時定数切換回路１８は、タイマ５のカウント開始前はスイッチ１７をオンして時定数を小とし、タイマ５のカウントアップ後は、スイッチ１７をオフして時定数を大とする。
本例においても、上記の実施形態１２と同様の作用、効果が得られる。
【００５９】
（実施形態１４）
時定数の切り換えを、ドライブ信号がオフされる時点で行う例を説明する。
図１８において、（Ａ）はスイッチングタイミングを示し、（Ｂ）はドライブ信号を示す。
（Ａ）に矢印を付した時点で、ドライブ信号がオンからオフに切り換わる。本例では、この時に時定数を小に切り換える。これにより、ドライブ信号が急速に０になり、確実にＭＯＳゲートに蓄積された電荷を放電することができる。
【００６０】
本例によれば、次のスイッチングタイミングがオンとなるときのために、時定数を小としておくこともできる。
なお、本例のオフ時の制御は、上記の実施形態１１−１３のいずれに対しても適用採用できる。
【００６１】
【発明の効果】
本発明によれば、ＭＯＳにおける損失とドライバ回路における損失の両方を考慮に入れた上で、ドライバ回路の損失を低減し、発熱量を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の回路構成を示す図である。
【図２】本発明の実施形態２の回路構成を示す図である。
【図３】本発明の実施形態３の回路構成を示す図である。
【図４】本発明の実施形態４の回路構成（その１）を示す図である。
【図５】本発明の実施形態４の回路構成（その２）を示す図である。
【図６】本発明の実施形態５における波形を示す図である。
【図７】本発明の実施形態６の回路構成を示す図である。
【図８】本発明の実施形態７における波形を示す図である。
【図９】本発明の実施形態８における波形を示す図である。
【図１０】本発明の実施形態９の回路構成を示す図である。
【図１１】本発明の実施形態９における波形を示す図である。
【図１２】本発明の実施形態１０の回路構成を示す図である。
【図１３】本発明の実施形態１０における波形を示す図である。
【図１４】本発明の実施形態１１の回路構成を示す図である。
【図１５】本発明の実施形態１１における波形を示す図である。
【図１６】本発明の実施形態１２の回路構成を示す図である。
【図１７】本発明の実施形態１３の回路構成を示す図である。
【図１８】本発明の実施形態１４における波形を示す図である。
【符号の説明】
１…ドライバ手段
２…負荷
３…ゲート電圧切換回路
４…マイコン
５…タイマ
６…熱検知部
７…シャント抵抗
８…負荷電流モニタ部
９…リミット回路
１０、１１…リミットレベル
１２…ゲート最小電圧ガード部
１３、１４…ドライバ手段
１５、１６…切換スイッチ
１７…スイッチ
１９…ゲート電圧モニタ部
２１…スイッチングモニタ部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driver circuit that outputs a drive signal to the gate of a MOS transistor.
In the following description, “MOS transistor” is abbreviated as “MOS”.
[0002]
[Prior art]
The loss in the driver circuit that drives the MOS is expressed by the following equation.
P = Qg × Vgs × f
Here, P is a loss (W), Qg is a gate charge (C) required for turning on and off the MOS, Vgs is a gate voltage (V), and f is a drive frequency (Hz).
The above equation shows that the higher the output gate voltage Vgs and the driving frequency f, the greater the loss (heat generation) of the driver circuit. Therefore, it is difficult to incorporate a plurality of MOS driver circuits having a high drive frequency f into a package IC having a large thermal resistance.
[0003]
The actual calculation example is as follows.
The MOS of Qg = 60 nC is driven by four channels at a driving frequency f = 50 kHz and a gate voltage Vgs = 12 V, and both the on-side and off-side of the MOS are controlled by an IC circuit. The thermal resistance of the IC is 120 ° C.

Therefore, the heat generated by the IC is + 35 ° C.
[0004]
In a MOS driver circuit, it has been already proposed to reduce the loss of the driver circuit by adjusting the gate voltage (for example, see Patent Document 1). This driver circuit optimizes the MOS drive voltage by providing a circuit for setting the MOS gate voltage.
[0005]
[Patent Document 1]
JP-A-6-315263
[Problems to be solved by the invention]
In the MOS circuit, not only heat generation due to the loss of the driver circuit but also heat generation due to the loss of the MOS itself occurs. When the gate voltage is increased, the loss of the driver circuit increases, but the ON resistance of the MOS decreases, so that the loss of the MOS decreases. When the gate voltage is reduced, the loss in the driver circuit is reduced, but the on-resistance of the MOS is increased, so the loss in the MOS is increased.
[0007]
In the above-described conventional driver circuit, the loss on the MOS side is not considered, and the gate voltage is a fixed value. Therefore, it is not possible to cope with a case where the operation mode of the MOS changes and the heat generation on the MOS side cannot be ignored. Therefore, in the conventional driver circuit, the gate voltage is not always adjusted optimally.
[0008]
An object of the present invention is to reduce the loss of a driver circuit and reduce the amount of heat generation, taking into account both the loss in a MOS and the loss in a driver circuit.
[0009]
[Means for Solving the Problems]
The present invention has been made to achieve the above object. According to the present invention, in a driver circuit that outputs a drive signal to the gate of a MOS, the voltage (gate voltage) of the drive signal is switched according to the operation mode of the MOS. That is, depending on the operation mode of the MOS, it is possible to select either to increase the gate voltage to lower the heat generation of the MOS or to lower the gate voltage to lower the heat generation of the driver means.
[0010]
As a result, the loss of the driver means can be reduced by lowering the gate voltage, and the calorific value of the entire IC including the MOS and the driver circuit can be reduced.
[0011]
In another aspect of the present invention, in a driver circuit that outputs a drive signal to a gate of a MOS, a time constant circuit is inserted in an output stage of the driver means, and the time constant is switched according to the operation mode of the MOS. When the time constant is reduced, the drive signal rises or falls rapidly, and the rise and fall when the time constant is increased become gradual. Therefore, the gate voltage can be adjusted to an optimum value by switching the time constant.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings. In the following description, those having the same functions are denoted by the same reference numerals, and overlapping description will be omitted.
[0013]
(Embodiment 1)
Embodiment 1 of the present invention will be described with reference to FIG.
The MOS and the load 2 are connected in series to the power supply. The driver 1 outputs a drive signal to the gate of the MOS based on a command signal from the microcomputer 4. The MOS turns on and off the load current according to the drive signal. The MOS can be either a P-type or an N-type.
[0014]
The driver means 1 is configured to output a drive signal with two or more types of gate voltages. The figure shows that the driver 1 outputs a drive signal at two types of voltages, a high voltage V1 and a low voltage V2. The gate voltage is switched by the gate voltage switching circuit 3. The gate voltage switching circuit 3 switches a gate voltage according to a command signal from the microcomputer 4.
[0015]
The microcomputer 4 instructs the driver 1 to output a drive signal, and at the same time, outputs to the gate voltage switching circuit 3 an instruction signal according to the operation mode of the MOS. In the normal operation mode, the microcomputer 4 outputs a command signal for switching the gate voltage to the low voltage V2. As described above, the loss of the driver 1 can be reduced by reducing the gate voltage. Then, the microcomputer 4 outputs a command signal for switching the gate voltage to the high voltage V1 according to the change of the operation mode.
[0016]
The operation modes in which the microcomputer 4 switches the gate voltage to the high voltage V1 include, for example, the following. In the operation mode in which the load current is large, it is necessary to reduce the on-resistance of the MOS to suppress the heat generation in the MOS. Further, when the load 2 is an inductance load, it is necessary to reduce the ON resistance of the MOS and increase the load current quickly at the beginning of the current application. In such a case, the ON voltage of the MOS is reduced by setting the gate voltage to the high voltage V1.
[0017]
By configuring the driver unit 1 as described above, it is possible to reduce the loss of the driver unit 1 while considering the total heat generation of the IC including both the MOS and the driver unit 1.
In the example shown in FIG. 1, the switching of the operation mode is instructed by the microcomputer 4. However, a command signal may be output from an external circuit other than the microcomputer 4 to the gate voltage switching circuit 3.
[0018]
(Embodiment 2)
The switching of the operation mode can be performed using not only a command from an external circuit but also an internal signal of the driver circuit.
An example in which the operation mode is switched based on the elapsed time from the start of the drive signal output from the driver 1 will be described as a second embodiment.
[0019]
In the example shown in FIG. 2, the gate voltage switching circuit 3 performs a switching operation in accordance with a command from the timer 5. A command signal for a drive signal output from the microcomputer to the driver 1 is input to the timer 5. Therefore, the timer 5 counts the elapsed time from the output of the drive signal.
[0020]
When a predetermined time has elapsed, the timer 5 outputs a signal to the gate voltage switching circuit 3 to switch the gate voltage to the low voltage V2.
This example is preferably applied to an inductance load or the like. In the case of an inductance load, it is necessary to lower the ON resistance of the MOS in order to rapidly increase the load current at the start of turning on the MOS, but this is not necessary after the load current has started. Therefore, in this example, except for the start time when the MOS is turned on, the gate voltage is set to the low voltage V2 to suppress the loss of the driver unit 1.
[0021]
The time after the drive signal disappears may be counted by the timer 5, and the gate voltage may be switched to the high voltage V1 after a lapse of a predetermined time. In this case, when the driver 1 starts outputting the drive signal next time, the drive signal can be output with a high gate voltage.
[0022]
(Embodiment 3)
An example in which the operation mode is switched based on the amount of heat generated by the driver 1 will be described.
In the example shown in FIG. 3, a temperature detector 6 for detecting the amount of heat generated by the driver 1 is provided, and its output signal is input to the gate voltage switching circuit 3. The temperature detecting section 6 monitors the temperature of the driver 1, and when the temperature exceeds a predetermined value, outputs a signal to the gate voltage switching circuit 3 to switch the gate voltage to the low voltage V2. When the temperature falls below a predetermined value, the gate voltage is switched to the high voltage V1.
[0023]
According to this example, when the amount of heat generated by the driver 1 increases, the gate voltage decreases, and the loss of the driver 1 is reduced. On the other hand, if the amount of heat generated by the driver 1 is not large, the gate voltage is increased to reduce the ON resistance of the MOS, thereby suppressing the loss of the MOS.
[0024]
Instead of detecting the amount of heat generated by the driver 1, the gate voltage can be switched by detecting the frequency of the drive signal.
As described above, even when the frequency of the drive signal is high, the loss of the driver 1 increases. Therefore, it is also possible to provide a frequency detection unit instead of the heat detection unit 6 of FIG. 3 and switch the gate voltage by monitoring the frequency of the drive signal.
[0025]
The frequency detection unit is configured by, for example, a counter connected to the input side or the output side of the driver unit 1. This counter counts the number of pulses every predetermined period, and outputs a signal to the gate voltage switching circuit 3 when the count value exceeds a predetermined value. Thus, when the frequency of the drive signal increases, the gate voltage is switched to the low voltage V2.
[0026]
(Embodiment 4)
An example in which the operation mode is switched based on the load current value will be described. 4 and 5 show different examples.
In the example of FIG. 4, a shunt resistor 7 is connected in series with the load 2, and a load current monitor 8 is connected. When a load current flows through the shunt resistor 7, a voltage drop proportional to the load current occurs. The load current monitoring unit 8 switches the gate voltage to the high voltage V1 when the voltage exceeds a predetermined value, and switches to the low voltage V2 when the voltage is equal to or less than the predetermined value.
[0027]
In the example of FIG. 5, the load current monitor 8 is connected between the source and the drain of the MOS. When the load current flows, a voltage drop occurs due to the ON resistance of the MOS. The load current monitoring unit 8 switches the gate voltage to the high voltage V1 when the voltage exceeds a predetermined value, and switches to the low voltage V2 when the voltage is equal to or less than the predetermined value.
[0028]
According to the circuits of FIGS. 4 and 5, when the load current exceeds a predetermined value, the gate voltage is switched to the high voltage V1. As a result, the ON resistance of the MOS is reduced, and the heat generation of the MOS is suppressed. If the load current is small, the loss of the driver means 1 can be suppressed by switching to a lower gate voltage side.
Note that, instead of using the load current monitoring unit 8 shown in FIGS. 4 and 5, the load current can be monitored using a sense MOS.
[0029]
(Embodiment 5)
An example in which the operation mode is switched based on the number of pulses of the drive signal will be described.
FIG. 6 shows a signal waveform of each part of the drive circuit.
As the drive circuit, the circuit shown in FIG. 1 is used.
In the case where the load 2 is an inductance or the like, if the load drive timing is as shown in (A), the switching timing output from the microcomputer 4 to the driver 1 is as shown in (B).
[0030]
As the switching timing (B), a pulse having a long duration is output as the first pulse, so that the inductance load performs the intended operation quickly. After that, it is only necessary to continuously supply a small current to the inductance load, so that a pulse having a short on-time is repeatedly output by the switching operation.
[0031]
The drive signal output from the driver 1 is shown in FIG. Here, the gate voltage is set to the high voltage V1 in the first pulse, but the gate voltage is switched to the low voltage V2 when the switching operation starts.
The load current changes as shown in (D).
According to the present example, the gate voltage is switched to the low voltage V2 during the switching operation following the first one pulse, so that the loss of the driver 1 can be suppressed.
[0032]
Further, in this example, at the end of the load drive timing (the circled portion of (A)), the gate voltage is returned to the initial set value of the high voltage V1. As a result, a high gate voltage can be output immediately when the next MOS is started.
Note that returning the gate voltage to the high voltage side of the initial set value at the end of the load drive timing is not limited to this example, but can be applied to other examples.
[0033]
FIG. 6E shows a modified example of the drive signal. In this example, the gate voltage is switched to the low voltage side after the first few pulses are output.
If the gate voltage is switched by only one pulse as in (C), a malfunction may occur due to noise, and the gate voltage may be switched to the low voltage V2 at an unexpected timing. On the other hand, in the present example, the gate voltage is switched for the first time when n (three in the illustrated example) pulses are detected. Thereby, the switching of the gate voltage can be performed after the switching operation is surely started.
[0034]
(Embodiment 6)
A specific example for outputting two or more types of gate voltages by the driver 1 will be described.
The limit circuit 9 shown in FIG. 7 is provided for determining the gate voltage in the buffer of the driver 1. In this example, two limit levels 10 and 11 are set in the limit circuit 9. By switching and selecting one of the limit levels 10 and 11, the driver 1 can output two kinds of high and low drive signals.
[0035]
Switching between the limit levels 10 and 11 is performed based on a signal output from the microcomputer 4 according to the operation mode. Note that this switching command is not limited to a signal from the microcomputer 4 but can be performed by a signal from various circuits as described in the above embodiments.
[0036]
In this example, a gate minimum voltage guard unit 12 is further added. That is, even if an abnormality occurs in the limit levels 10 and 11 and the gate voltage becomes too low, the MOS is normally turned on and off by supplying the minimum compensation gate voltage from the gate minimum voltage guard unit 12. Things.
[0037]
(Embodiment 7)
A method for adjusting the gate voltage will be described.
The waveforms in FIGS. 8A and 8B have already been described with reference to FIG. The drive signal of this example is controlled as shown in FIG. The load current is as shown in (D).
[0038]
As for the drive signal (C), as in the example of FIG. 6, the gate voltage is set to the high voltage V1 for the first one pulse, and is switched to the low voltage V2 when the switching operation starts. However, in this example, when the switching operation starts, switching to the high voltage V1 is performed at an appropriate frequency.
By changing the frequency of switching to the high voltage V1, the substantial gate voltage can be finely adjusted.
[0039]
(Embodiment 8)
Different adjustment methods of the gate voltage will be described.
FIGS. 9A and 9B both show the drive signal waveform. See FIG. 6 for the relationship between the drive signal and other signals.
In both the drive signals (A) and (B), one pulse is output with the gate voltage initially set to the high voltage V1.
[0040]
When the switching operation starts, the switching of the gate voltage and the duty ratio control are performed. (A) has a high duty ratio at a high gate voltage V1, and (B) has a low duty ratio at a low gate voltage V2.
According to the present example, the adjustment of the gate voltage can be accurately performed over a wide range by switching between high and low and controlling the duty ratio.
[0041]
(Embodiment 9)
An example in which the gate voltage is switched using two driver means will be described. FIG. 10 shows a circuit configuration, and FIG. 11 shows a signal waveform.
As shown in FIG. 10, two driver means 13 and 14 are provided for one MOS, and the output side is connected to the gate of the MOS via changeover switches 15 and 16. The switches 15 and 16 are controlled by the gate voltage switching circuit 3. The gate voltage switching circuit 3 is controlled by the arbitrary means described in each of the above embodiments according to the operation mode of the MOS.
[0042]
The two driver means 13 and 14 output drive signals having different gate voltages. The driver 13 outputs a high voltage V1, and the driver 14 outputs a low voltage V2.
In FIG. 11, (A) shows the switching timing of the operation mode, and (B) shows the switching timing for the driver means 13 and 14.
[0043]
When the operation mode switching timing of (A) selects the high voltage V1, the gate voltage switching circuit 3 turns on the switch 15, and the driver means 13 outputs the high gate voltage V1. When the operation mode is switched, the switch 16 is turned on, and the driver unit 14 outputs the low gate voltage V2. As a result, the driver signal output to the MOS is as shown in FIG.
[0044]
(Embodiment 10)
An example will be described in which when there are a plurality of MOSs and their driver means, the gate voltage is switched according to the number of MOSs being driven to reduce the loss of the drive circuit.
FIG. 12 shows that two MOS channels are provided, and driver means 1 and 1 are provided for each MOS. The driver means 1 and 1 can output a drive signal with two kinds of high and low gate voltages, and one of the voltages is selected by the gate voltage switching circuit 3.
[0045]
In the waveform diagram of FIG. 13, (A) shows the load drive timing of the first channel, and (B) shows the load drive timing of the second channel. (C) shows the timing at which the first and second channels are simultaneously driven. In this case, since each of the driver units 1 and 1 simultaneously outputs a drive signal, the amount of heat generated by the driver units 1 and 1 increases.
[0046]
On the other hand, in the present example, the drive signals output by the driver means 1 and 1 are switched to the low gate voltage V2 during the overlapping drive periods as shown in (D) and (E).
This makes it possible to reduce the amount of heat generated even when the plurality of driver means 1 and 1 are simultaneously driven.
[0047]
(Embodiment 11)
An example in which the loss of the driver means is reduced by switching the time constant of the output stage of the driver means will be described.
FIG. 14 shows a circuit diagram. The driver means 1, MOS, and the like are the same as in the example of FIG. However, the driver 1 outputs a drive signal of only the high voltage V1.
[0048]
In this example, two resistors R1 and R2 connected in series are inserted into the output stage of the driver means 1. The resistors R1 and R2 are connected in series with the capacitance generated in the MOS gate, and form a time constant circuit. A switch 17 for short-circuiting or opening both ends of the resistor R2 is provided. When the switch 17 is turned on, the time constant of the time constant circuit becomes small, and when it is turned off, the time constant becomes large.
[0049]
The switch 17 is opened and closed by a gate voltage monitor 19. The gate voltage monitor 19 monitors a drive signal output to the MOS gate.
FIG. 15 shows the waveform of each signal. (A) shows a switching timing signal output from the microcomputer 4. This waveform has already been described with reference to FIG. (B) shows the drive signal output to the MOS gate.
[0050]
When the gate voltage is low (V2 or less), the gate voltage monitoring unit 19 turns on the switch 17 to reduce the time constant. When the gate voltage is high (V2 or higher), the switch 17 is turned off to increase the time constant.
Therefore, as is apparent from FIG. 7B, the drive signal rises rapidly at the beginning of the first pulse because the time constant is small. As a result, the MOS quickly reaches the ON state. When the gate voltage exceeds V2, the drive signal gradually rises to the output level V1.
[0051]
When the switching operation starts, the drive signal rapidly rises at the beginning of the switch timing. When the voltage exceeds V2, the time constant increases, and the gate voltage gradually increases. In the switching operation, the switching timing is immediately turned off, so that the gate voltage is turned off before reaching V1.
[0052]
According to this example, the gate voltage can be reduced by changing the time constant, and the loss of the driver 1 can be suppressed.
Further, according to the present example, the ON resistance of the MOS can be reduced at the time of initial energization, so that the load current can be rapidly raised even when the load 2 is an inductance load.
[0053]
(Embodiment 12)
An example in which the switching of the time constant is performed based on the ON / OFF state of the MOS will be described.
In the circuit shown in FIG. 16, the switch 17 is switched by the switching monitor 21 which detects the voltage applied between the load 2 and the drain terminal of the MOS. Other parts are the same as those in FIG.
[0054]
MOS has low on-resistance and high off-resistance. For this reason, the switching monitor 21 detects a high voltage when the MOS is off, and detects a low voltage when the MOS is on.
Since the MOS is off at the time of initial energization, the switching monitor 21 detects a high voltage. Then, the switch 17 is turned on, and the time constant becomes small. As a result, the drive signal rapidly rises, and the MOS is rapidly turned on.
[0055]
When the MOS is turned on, the switching monitor 21 detects a low voltage (ground potential). Then, the switching 17 is turned off and the time constant becomes large. Therefore, the waveform of the gate voltage is similar to that of FIG.
Thus, for the same reason as that of the eleventh embodiment, the loss of the driver means 1 can be reduced, and the MOS can be reliably and rapidly turned on.
[0056]
(Embodiment 13)
An example in which the switching of the time constant is performed based on the passage of time from the start of energization of the MOS will be described.
In the circuit shown in FIG. 17, the switch 17 is on / off controlled by the timer 5. A signal output from the microcomputer 4 to the driver 1 is input to the timer 5. Other points are the same as those in FIG.
[0057]
The timer 5 starts counting when a drive signal is output from the driver 1. In the timer 5, the time required for the MOS to be turned on after the supply of the drive signal is set. That is, it is inferred that the MOS is turned on by the time measurement by the timer 5. That is, the time constant is switched based on the fact that the MOS is turned on (including the estimation).
[0058]
Therefore, the timer 5 outputs a signal to the time constant switching circuit 18 when it is predicted that the MOS is turned on after the output of the drive signal.
The time constant switching circuit 18 turns on the switch 17 to reduce the time constant before the timer 5 starts counting, and turns off the switch 17 to increase the time constant after the timer 5 counts up.
In this example, the same operation and effect as those of the twelfth embodiment can be obtained.
[0059]
(Embodiment 14)
An example in which the time constant is switched when the drive signal is turned off will be described.
In FIG. 18, (A) shows the switching timing, and (B) shows the drive signal.
When the arrow is attached to (A), the drive signal switches from on to off. In this example, the time constant is switched to a small value at this time. As a result, the drive signal quickly becomes 0, and the electric charge accumulated in the MOS gate can be reliably discharged.
[0060]
According to this example, the time constant can be set small for the time when the next switching timing is turned on.
Note that the off-time control of this example can be applied to any of Embodiments 11 to 13 described above.
[0061]
【The invention's effect】
According to the present invention, it is possible to reduce the loss in the driver circuit and reduce the amount of heat generated, taking into account both the loss in the MOS and the loss in the driver circuit.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a circuit configuration according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a circuit configuration according to a second embodiment of the present invention.
FIG. 3 is a diagram illustrating a circuit configuration according to a third embodiment of the present invention.
FIG. 4 is a diagram showing a circuit configuration (part 1) of a fourth embodiment of the present invention.
FIG. 5 is a diagram illustrating a circuit configuration (part 2) according to a fourth embodiment of the present invention.
FIG. 6 is a diagram illustrating a waveform according to a fifth embodiment of the present invention.
FIG. 7 is a diagram illustrating a circuit configuration according to a sixth embodiment of the present invention.
FIG. 8 is a diagram showing waveforms according to a seventh embodiment of the present invention.
FIG. 9 is a diagram showing a waveform according to the eighth embodiment of the present invention.
FIG. 10 is a diagram illustrating a circuit configuration according to a ninth embodiment of the present invention.
FIG. 11 is a diagram showing a waveform according to a ninth embodiment of the present invention.
FIG. 12 is a diagram illustrating a circuit configuration according to a tenth embodiment of the present invention.
FIG. 13 is a diagram showing a waveform according to the tenth embodiment of the present invention.
FIG. 14 is a diagram illustrating a circuit configuration according to an eleventh embodiment of the present invention.
FIG. 15 is a diagram showing a waveform according to the eleventh embodiment of the present invention.
FIG. 16 is a diagram illustrating a circuit configuration according to a twelfth embodiment of the present invention.
FIG. 17 is a diagram illustrating a circuit configuration according to a thirteenth embodiment of the present invention.
FIG. 18 is a diagram showing a waveform according to the fourteenth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Driver means 2 ... Load 3 ... Gate voltage switching circuit 4 ... Microcomputer 5 ... Timer 6 ... Heat detecting unit 7 ... Shunt resistor 8 ... Load current monitoring unit 9 ... Limit circuits 10, 11 ... Limit level 12 ... Gate minimum voltage guard Units 13 and 14 Driver means 15 and 16 Changeover switch 17 Switch 19 Gate voltage monitoring unit 21 Switching monitoring unit

Claims (24)

A driver circuit that outputs a drive signal to a gate of a MOS transistor,
Driver means capable of outputting a drive signal at a plurality of gate voltages,
Switching means for switching and outputting a gate voltage of the drive signal according to an operation mode of the MOS transistor;
A driver circuit for a MOS transistor, comprising: 2. The MOS transistor driver circuit according to claim 1, wherein the operation mode is switched by an external input signal. 2. The MOS transistor driver circuit according to claim 1, further comprising means for switching the operation mode based on an elapsed time from the start of the drive signal output. 2. The MOS transistor driver circuit according to claim 1, further comprising: means for switching the operation mode based on the amount of heat generated by the driver means. 2. The MOS transistor driver circuit according to claim 1, further comprising means for switching the operation mode based on a load current value of the MOS transistor. 6. The MOS transistor driver circuit according to claim 5, wherein the detection of the load current value is performed by detecting a voltage applied to a shunt resistor connected to the MOS transistor. 7. The MOS transistor driver circuit according to claim 6, wherein the detection of the load current value is performed by detecting an on-resistance value of the MOS transistor. 7. The MOS transistor driver circuit according to claim 6, wherein the detection of the load current is performed using a sense MOS transistor. 2. The MOS transistor driver circuit according to claim 1, further comprising means for switching the operation mode based on the number of times the drive signal is turned on or off. 2. The MOS transistor driver circuit according to claim 1, further comprising means for switching the operation mode based on a switching frequency. The MOS transistor driver circuit according to any one of claims 1 to 10, wherein the switching of the gate voltage by the switching means increases the gate voltage during initial energization and thereafter reduces the gate voltage. 12. The MOS transistor driver circuit according to claim 1, wherein said switching means returns the gate voltage to an initial value when said drive signal is stopped. 13. The MOS transistor driver circuit according to claim 1, wherein the switching of the gate voltage is performed by switching a set value of a gate voltage limit circuit of the driver unit. 14. The MOS transistor driver circuit according to claim 13, wherein the switching of the gate voltage is performed based on an operation mode switching signal from an external circuit. 14. The MOS transistor driver circuit according to claim 13, wherein a minimum voltage guard value is provided in the limit circuit. The MOS transistor driver circuit according to any one of claims 1 to 12, wherein the switched gate voltage is adjusted by a frequency of repetition of a high voltage and a low voltage. The MOS transistor driver circuit according to claim 1, wherein the switched gate voltage is adjusted by switching a duty ratio. 2. A plurality of MOS transistors each having the driver circuit according to claim 1, wherein the switching means of each driver circuit switches the operation mode based on the number of MOS transistors being driven. Transistor driver circuit. A driver circuit that outputs a drive signal to a gate of a MOS transistor,
A plurality of driver means connected to the gate of one MOS transistor and having different gate voltages of drive signals;
Switching means for switching to one of the two driver means and outputting a drive signal to the MOS in accordance with an operation mode of the MOS;
A driver circuit for a MOS transistor, comprising: A driver circuit that outputs a drive signal to a gate of a MOS transistor,
Driver means for outputting a drive signal;
A time constant circuit provided at an output stage of the driver means and capable of switching to a plurality of time constants;
Switching means for switching a time constant of the time constant circuit according to an operation mode of the MOS transistor;
A driver circuit for a MOS transistor, comprising: 21. The MOS transistor driver circuit according to claim 20, wherein the switching unit switches the operation mode based on a gate voltage. 21. The MOS transistor driver circuit according to claim 20, wherein the switching means switches the operation mode based on a voltage between a MOS transistor and a load connected to the MOS transistor. 21. The MOS transistor driver circuit according to claim 20, wherein the switching unit switches the operation mode based on the turning on of the MOS transistor. 24. The MOS transistor driver circuit according to claim 20, wherein said switching means switches said time constant to a small value when a drive signal is turned off.

Images