JP2004281951A - Semiconductor wafer - Google Patents
Semiconductor wafer Download PDFInfo
- Publication number
- JP2004281951A JP2004281951A JP2003074680A JP2003074680A JP2004281951A JP 2004281951 A JP2004281951 A JP 2004281951A JP 2003074680 A JP2003074680 A JP 2003074680A JP 2003074680 A JP2003074680 A JP 2003074680A JP 2004281951 A JP2004281951 A JP 2004281951A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- outer peripheral
- grinding
- chamfered
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 146
- 230000000052 comparative effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000994 depressogenic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】ノッチ付ウェハの表裏を、より容易に識別することが可能な半導体ウェハの構造を提供することにある。
【解決手段】ウェハ外周部20の面取部分21の表面テーパー部あるいは裏面テーパー部のいずれか一方を凹面24にするか、又はウェハノッチ部30の面取部分21の表面テーパー部あるいは裏面テーパー部のいずれか一方を凹面24にする。
【選択図】 図1An object of the present invention is to provide a structure of a semiconductor wafer that can more easily identify the front and back of a notched wafer.
A chamfered portion of a wafer outer peripheral portion has a concave surface formed on one of a front surface tapered portion and a back surface tapered portion, or a wafer notch has a chamfered portion formed on a chamfered portion of a wafer notch. One of them is a concave surface 24.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は、ノッチを有する化合物半導体ウェハに関するものである。
【0002】
【従来の技術】
GaAsウェハは、受光、発光素子、高周波素子等の基板として幅広く使われている。これらGaAsウェハにイオンを打ち込んだり、エピタキシャル層を形成して半導体素子を製作するには、その製作コストを考えた場合、Siウェハと同様に、より大口径のウェハを使用した方が、製造コストを抑えることができる。このため、GaAsウェハでも6インチ(約150mm)径のウェハを使用する場合が多くなってきている。
【0003】
Siウェハでは、大口径化が進むにつれて、ウェハの方向性を特定するオリエンテーションフラット、及びインデクスフラットをウェハに付ける代わりに、ウェハの外周部に図2に示すように、V型のノッチと呼ばれる切欠を付けたノッチ付ウェハが、デバイスメーカで使用されるようになった。GaAsウェハでも、φ6”(6インチ径)ウェハの登場に伴い、Siウェハと同様に、ノッチ付ウェハがデバイスメーカで使用されるようになってきている。これは、ウェハの径が大きくなるとその分、オリエンテーションフラット、インデクスフラットの長さが長くなり、使用可能なウェハの面積が減るためである。また素子作製のプロセスで、ウェハを回転させたりした場合、ウェハ径が大きくなると回転時の慣性モーメントが大きくなることで、位置がずれるためである。
【0004】
こうしたノッチ付ウェハの加工は以下のような順序でなされる。
【0005】
(1) 成長した結晶の表面を研削し、円筒状のインゴットに加工する。
【0006】
(2) インゴットの側面の特定の方向に、V型の溝を付ける(この溝がウェハをスライスしたときの仮のノッチとなる)。
【0007】
(3) インゴットをスライサ、ワイヤーソー等で所定の厚さのウェハにスライスする。
【0008】
(4) 仮ノッチのついたウェハを、ウェハ端面研削機(面取機)で、ノッチ部及びその他の端面の面取りを行う。
【0009】
(5) 面取りしたウェハを研磨し、研削面を鏡面に仕上げる。
【0010】
ここで、一般的なウェハ端面研削機(面取機)では、ノッチ部30の付いたウェハ10(図2参照)を加工用台に真空吸着し、図6(a)に示すように高速で回転する砥石50に、ウェハ10自体を回転させながら当てることによって、ウェハ外周部20の面取加工を行う。ノッチ付きウェハ10を加工する場合、面取機には、2つの研削用砥石があり、一方の砥石でウェハ外周部20全体の端面の面取り加工をして、次いでノッチ部研削用の砥石にてノッチ部30の面取り加工を行う。それぞれの部分の面幅、面取形状(テーパー部角度、R(アール)形状)は、端面研削機がNC機であるため数値データを入力することで調節が可能である。
【0011】
端面を研削する砥石(ウェハ外周部面取加工用砥石又はノッチ部研削用砥石)50は、図6(a)に示したように研削溝51の付いた形状をしており、この研削溝51の部分はテーパー部52とR(アール)部55とで構成されている。これらの部分に特定の粒度のダイヤモンド砥粒がついている。
【0012】
この研削溝51の部分にウェハ外周部20を当てることによりウェハが面取りされる。ウェハ外周部20の上側の面は溝の上側のテーパー部(上側研削面53)に、また下側の面は溝の下側のテーパー部(下側研削面54)に当てることにより、図6(b)に示すように面取りされ、研削面に倣ったテーパー部22が形成される。
【0013】
ノッチ部30は、研削用の砥石径がウェハ外周用の面取砥石に比べ、かなり細いことのみが異なり、その面取り方法、手順や、ウェハと砥石との位置関係は、上記ウェハ外周部の面取り加工の場合と同様である。
【0014】
ノッチ付ウェハを加工する場合、Siウェハを始めとして、上記の順序で加工がなされる。ここで、ノッチの付いたウェハはウェハ表(オモテ)面と裏(ウラ)面との形状がまったく同一であるため、表裏の区別が必要であるウェハでは、各工程において表裏を間違えないようにする注意が必要である。
【0015】
面取り加工までの工程ではウェハの一方の面に薬品で印をつける等、表裏の識別を可能にする方法があるが、面取加工後に研磨してしまえばこうした方策はなく、表裏の区別が付かなくなり研磨以降の工程でウェハの表裏を取り違える可能性はかなり高い。
【0016】
こうしたウェハ表裏の取り違え防止の方法として、従来、表裏の面取部分の形状が異なるウェハが提案されている(例えば、特許文献1、2参照)。
【0017】
【特許文献1】
特開2001−53084号公報
【0018】
【特許文献2】
特開2002−15966号公報
【0019】
【発明が解決しようとする課題】
上記特許文献1は、ウェハの縁部の厚さ方向の断面において、端面加工部の表側に、角度22.5゜のテーパー部とR300μmの丸面取部分を形成し、一方、その裏側に、角度30゜のテーパー部と150μmの丸面取部分を設けたものであり、角度とRの違いから表裏の識別を可能とするものである。また、特許文献2は、ノッチを有するウェハにおいて、一方の面側の面取部分に対するノッチの傾斜角度を22.5゜、他方の面側のノッチの傾斜角度を54゜として、異なる角度に形成するものであり、表裏の見た目の形状及び光が当たったときの光沢の相違から、ウェハの表裏を識別可能とするものである。
【0020】
しかしながら、これら従来技術におけるウェハの面取部分は数百μmの長さであるので、一瞥したただけでは、ウェハの表裏を見分けることが比較的困難である。
【0021】
そこで、本発明の目的は、上記した従来技術の欠点を解消して、ノッチ付ウェハの表裏を、より容易に識別することが可能な半導体ウェハの構造を提供することにある。
【0022】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0023】
請求項1の発明に係る半導体ウェハは、半導体結晶を切断して得られる半導体ウェハにウェハの方位を識別するためのノッチを付けたウェハにおいて、ウェハ表面(オモテ面)のウェハ外周部あるいはウェハ裏面(ウラ面)のウェハ外周部のいずれかの面取部分のテーパー部が凹面となっていることを特徴とする。
【0024】
請求項2の発明に係る半導体ウェハは、半導体結晶を切断して得られる半導体ウェハにウェハの方位を識別するためのノッチを付けたウェハにおいて、ウェハ表面のノッチ部の面取部分あるいはウェハ裏面のノッチ部の面取部分のいずれかのテーパー部が凹面となっていることを特徴とする。
【0025】
請求項3の発明は、請求項1又は2記載の半導体ウェハにおいて、上記ウェハが化合物半導体ウェハから成り、その材料がGaAs、InP、InSb、InAs、又はGaPのいずれかであることを特徴とする。
【0026】
<発明の要点>
本発明の要点は、ノッチ付ウェハの表と裏の識別を可能にするために、ウェハ外周部の面取部分の表面テーパー部あるいは裏面テーパー部のいずれか一方を凹面状に整形加工するか、あるいはウェハノッチ部の面取部分の表面テーパー部あるいは裏面テーパー部のいずれか一方を凹面状に整形加工する点にある。これは、ウェハ外周部を研削する砥石、あるいはノッチ部を研削する砥石のいずれかの砥石として、図3に示すように、面取部分のテーパー部を研削整形するための上側研削面又は下側研削面のいずれか一方が凸面形状となっているものを用いることで達成される。このようにウェハ外周部の面取部分を凹面状に形成すると、比較的大きな面領域において面取部分の光の反射が異なって来ることから、従来技術よりも容易に、ウェハの表面、裏面を識別することができる。
【0027】
なお、テーパー部を凹面にすると言った場合、ウェハ外周部又はノッチ部の断面で見て、そのテーパー部輪郭線が窪んだ状態を意味し、必ずしも一定曲率の曲面であることを意味しない。
【0028】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【0029】
図2に、GaAs、InP、InSb、InAs、又はGaP等の化合物半導体結晶を切断して得られる化合物半導体ウェハ10に、ウェハの方位を識別するためのノッチ部30を付けた半導体ウェハを示す。
【0030】
本発明の第一の実施形態においては、この化合物半導体ウェハにおいて、図1の如く、ウェハ表面(オモテ面)のウェハ外周部20あるいはウェハ裏面(ウラ面)のウェハ外周部20の面取部分21のテーパー部22のうち、いずれか一方(図1では下側テーパー部)を凹面24に形成し、他方を平坦面(直線面)23に形成して、ノッチ付ウェハの表と裏の識別を可能にする。
【0031】
本発明の第二の実施形態においては、図2のノッチ部30を付けた化合物半導体ウェハ10において、ウェハ表面(オモテ面)のノッチ部30の面取部分31か、あるいはウェハ裏面(ウラ面)のノッチ部30の面取部分31につき、そのいずれか一方のテーパー部22を凹面24に形成し、他方を平坦面23に形成して、ノッチ付ウェハの表と裏の識別を可能にする。
【0032】
第一の実施形態の例について説明する。図3に、端面研削機(面取機)に備えられたウェハ外周部を研削する砥石40を示す。このウェハ外周部面取加工用砥石40には、図3に示すように、砥石本体40aの側面に研削溝41が形成されている。この研削溝41は、ウェハ10の外周部20(図2)を断面テーパー状に研削する上側研削面43及び下側研削面44と、ウェハの外周縁を所定の曲率で研削するR(アール)部45とで構成されている。そして、このウェハの面取部分21のテーパー部22を研削、整形するための上側研削面43及び下側研削面44のうち、いずれか一方の部分(この例では下側研削面44)が、凸状の曲面46に形成されている。
【0033】
この下側研削面44を凸面形状とした砥石40を用いて、ウェハ外周部20を研削することで、ウェハ10の外周部の面取部分21につき、図4に示すように、表面側テーパー部22については直線的な斜面(平坦面23)に形成し、また裏面側テーパー部22については凹面24に整形・加工する。この実施形態の場合、凹面24は、ウェハ外周部の断面で見て、そのテーパー部輪郭線が窪んだ状態となる一定曲率の曲面で形成している。
【0034】
このようにウェハ10の面取部分21を凹面状に形成すると、従来より比較的大きな面領域において面取部分の光の反射が異なって来ることから、従来よりも容易に、表面、裏面を識別することができる。
【0035】
第二の実施形態の場合も、上記第一の実施形態と同様であって、ノッチ付ウェハの表と裏の識別を可能にするために、ウェハ10のノッチ部30を研削する砥石として、図3で説明したように、砥石本体40aの側面に設けた研削溝41に関し、その上側研削面43及び下側研削面44のうち、いずれか一方の部分(この例では下側研削面44)を、凸面形状(凸状の曲面)にしたものを用いる。これにより、ウェハノッチ部30の面取部分の表面側テーパー部22あるいは裏面側テーパー部22のいずれか一方を凹面24に整形加工する。
【0036】
このようにウェハノッチ部30の面取部分21の表面側テーパー部あるいは裏面側テーパー部のいずれか一方を凹面状に形成すると、従来より比較的大きな面領域において面取部分21の光の反射が異なって来ることから、従来よりも容易に、ウェハの表面、裏面を識別することができる。
【0037】
以下に本発明の実施例について説明する。
【0038】
(実施例)
(100)方向に仮のノッチの付いた、厚さ750μm、直径152mmの(100)GaAsウェハを1000枚準備し、これらのウェハに対する端面形状研削機(面取機)の砥石として、図3に示すように、ウェハ裏面の外周部の端面をテーパー部22に面取り加工する上側研削面43及び下側研削面44を有し、そのうち下側研削面(下側テーパー部)44の断面形状が凸面46として形成された外周研削用砥石40を用い、ノッチの付いた直径150mm径の(100)ウェハ10に整形加工を行った。このときのウェハ10の外周部20の断面部分を拡大したものを図4に示す。
【0039】
これら1000枚のウェハを面取りした後に、研磨工程に送り加工したが、これ以降の工程でのウェハの表、裏の取り違いは皆無であった。
【0040】
これは、図4に示すように、表面側の外周部20のテーパー部22が平坦な面23であるのに比べ、ウェハの裏面側の外周部20のテーパー部22は凹面24であり、可視光が当たったときの反射のされ方が両者で異なるためであると考えられる。尚、このように外周部を加工したことでウェハの破損等は発生しなかった。
【0041】
(比較例)
比較例として、(100)方向に、仮のノッチを付けた厚さ750μm、直径152mmの(100)GaAsウェハ1000枚を準備し、これらウェハを、端面形状研削機で、図6に示す断面形状の外周研削用砥石を用いて、ノッチの付いた直径150mm径の(100)ウェハに整形加工を行った。このときのウェハの外周部の断面部分を拡大したものを図5に示す。この比較例のウェハ10は、表、裏のテーパー部22が共に平坦面23であり、上記実施例(図4)のように凹面24は形成されていない。
【0042】
これら比較例の1000枚のウェハを面取り後に研磨したところ、これ以降の工程で、ウェハの表、裏の取り違いが10枚発生した。
【0043】
上記した本実施例と比較例との結果から、ノッチ付ウェハで、ウェハ外周部20の面取部分21のテーパー部22の形状のいずれかを凹面24にすることは、ウェハの表面、裏面を識別する方法として非常に有効で、ウェハ製造でのウェハ表裏の管理を確実に行なえることが判る。
【0044】
上記の実施例では、ウェハ裏面のウェハ外周部の面取部分のテーパー部を凹面とした形態について述べたが、(1) ウェハ表面のウェハ外周部の面取部分のテーパー部を凹面とした形態や、(2) ウェハ表面のノッチ部の面取部分のテーパー部を凹面とした形態や、(3) ウェハ裏面のノッチ部の面取部分のテーパー部を凹面とした形態にすることもでき、これらの形態においても、上記実施例と比較例とで述べたのと同様に、ウェハ表裏の取り違い防止効果を得ることができる。
【0045】
【発明の効果】
以上説明したように本発明の半導体ウェハは、ウェハ外周部の面取部分の表面テーパー部あるいは裏面テーパー部のいずれか一方を凹面状にするか、又はウェハノッチ部の面取部分の表面テーパー部あるいは裏面テーパー部のいずれか一方を凹面状にした構成のものであり、この凹面状に形成した比較的大きな面領域のウェハ外周部の面取部分において光の反射が異なって来ることから、本発明の半導体ウェハによれば、従来技術の半導体ウェハよりも容易に、表面、裏面を識別することができる。
【0046】
また本発明の半導体ウェハによれば、ウェハ製造工程でのノッチ付ウェハの表面と裏面を容易に識別することが可能であることから、ウェハの表面と裏面を取り違えることによる歩留の低下を防止することができる。
【図面の簡単な説明】
【図1】本発明の半導体ウェハにおけるウェハ外周部の面取り部の形状を示した拡大断面図である。
【図2】本発明を適用したノッチ付ウェハの外観を示したもので、(a)は平面図、(b)は断面図である。
【図3】本発明の実施例でウェハ外周部を面取加工する際に用いた砥石の部分拡大断面図である。
【図4】本発明の実施例に係る図3の砥石で面取加工したウェハ外周部の拡大断面を示した図である。
【図5】比較例に係るウェハの外周部の断面を示した図である。
【図6】従来の砥石の断面図及びウェハ外周部を面取りするときの様子を示したもので、(a)は面取加工前、(b)は面取加工後を示した図である。
【符号の説明】
10 ウェハ
20 ウェハ外周部
21 面取部分
22 テーパー部
23 平坦面
24 凹面
30 ノッチ部
31 面取部分[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a compound semiconductor wafer having a notch.
[0002]
[Prior art]
GaAs wafers are widely used as substrates for light receiving, light emitting devices, high frequency devices and the like. In order to manufacture semiconductor devices by implanting ions or forming epitaxial layers on these GaAs wafers, considering the manufacturing cost, it is better to use a larger-diameter wafer like a Si wafer. Can be suppressed. For this reason, a 6-inch (about 150 mm) diameter wafer is often used as a GaAs wafer.
[0003]
With Si wafers, as the diameter increases, instead of attaching an orientation flat and an index flat for specifying the direction of the wafer to the wafer, a notch called a V-shaped notch is formed on the outer periphery of the wafer as shown in FIG. Notched wafers marked with have been used by device manufacturers. With the advent of φ6 ″ (6 inch diameter) wafers, notched wafers have been used by device manufacturers as well as Si wafers. As the diameter of the wafer increases, the size of the wafer increases. In addition, the length of the orientation flat and the index flat becomes longer, which reduces the usable area of the wafer.In addition, when the wafer is rotated in the device manufacturing process, if the wafer diameter is increased, the inertia during rotation is increased. This is because the position is shifted due to the increase in the moment.
[0004]
The processing of such a notched wafer is performed in the following order.
[0005]
(1) The surface of the grown crystal is ground and processed into a cylindrical ingot.
[0006]
(2) A V-shaped groove is formed in a specific direction on the side surface of the ingot (this groove becomes a temporary notch when the wafer is sliced).
[0007]
(3) Slice the ingot into wafers of a predetermined thickness using a slicer, wire saw, or the like.
[0008]
(4) The wafer with the temporary notch is chamfered at the notch portion and other end surfaces by a wafer end surface grinding machine (chamfering machine).
[0009]
(5) The chamfered wafer is polished and the ground surface is mirror-finished.
[0010]
Here, in a general wafer end surface grinding machine (chamfering machine), the
[0011]
A grindstone (a grindstone for chamfering a wafer outer peripheral portion or a grindstone for a notch portion) 50 for grinding an end face has a shape with a grinding groove 51 as shown in FIG. Is composed of a
[0012]
The wafer is chamfered by applying the wafer outer
[0013]
The
[0014]
When processing a notched wafer, the processing is performed in the order described above, starting with the Si wafer. Here, the notched wafer has exactly the same shape of the front (front) surface and the back (back) surface, so for a wafer that needs to be distinguished between the front and back, be careful not to mistake the front and back in each process. You need to be careful.
[0015]
In the process up to chamfering, there is a method that enables identification of the front and back, such as marking one side of the wafer with a chemical, but if polishing is done after chamfering, there is no such method, and the front and back can be distinguished. It is very likely that the front and back of the wafer will be mistaken in the post-polishing process.
[0016]
Conventionally, as a method for preventing the mixing of the front and back of a wafer, wafers having different shapes of chamfered portions on the front and back have been proposed (for example, see
[0017]
[Patent Document 1]
JP 2001-53084 A
[Patent Document 2]
JP-A-2002-15966
[Problems to be solved by the invention]
In the
[0020]
However, since the chamfered portion of the wafer in these conventional techniques is several hundred μm long, it is relatively difficult to distinguish between the front and back of the wafer at a glance.
[0021]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor wafer structure capable of easily recognizing the front and back of a notched wafer by overcoming the above-mentioned disadvantages of the prior art.
[0022]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0023]
The semiconductor wafer according to the first aspect of the present invention is a semiconductor wafer obtained by cutting a semiconductor crystal, in which a notch for identifying the orientation of the wafer is provided. The tapered portion of any one of the chamfered portions on the outer peripheral portion of the wafer (the back surface) is concave.
[0024]
A semiconductor wafer according to the second aspect of the present invention is a semiconductor wafer obtained by cutting a semiconductor crystal, in which a notch for identifying the orientation of the wafer is provided, wherein a chamfered portion of a notch portion on the wafer surface or a back surface of the wafer is provided. One of the tapered portions of the chamfered portion of the notch portion has a concave surface.
[0025]
According to a third aspect of the present invention, in the semiconductor wafer according to the first or second aspect, the wafer is made of a compound semiconductor wafer, and the material is any one of GaAs, InP, InSb, InAs, and GaP. .
[0026]
<The gist of the invention>
The gist of the present invention is to form one of the surface taper portion or the rear surface taper portion of the chamfered portion of the wafer outer peripheral portion into a concave shape in order to enable identification of the front and back of the notched wafer, Alternatively, one of the chamfered portions of the wafer notch portion is formed into a concave shape on either the front surface tapered portion or the rear surface tapered portion. As shown in FIG. 3, an upper grinding surface or a lower grinding surface for grinding and shaping a tapered portion of a chamfered portion, as either a grinding wheel for grinding a wafer outer peripheral portion or a grinding stone for grinding a notch portion, as shown in FIG. This is achieved by using one having one of the ground surfaces having a convex shape. When the chamfered portion of the outer peripheral portion of the wafer is formed in a concave shape in this way, the light reflection of the chamfered portion differs in a relatively large surface area, so that the front and back surfaces of the wafer can be more easily formed than in the related art. Can be identified.
[0027]
When the tapered portion is referred to as a concave surface, it means that the tapered portion contour is depressed when viewed in the cross section of the wafer outer peripheral portion or the notch portion, and does not necessarily mean that the tapered portion has a constant curvature.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described based on the illustrated embodiments.
[0029]
FIG. 2 shows a
[0030]
In the first embodiment of the present invention, as shown in FIG. 1, in this compound semiconductor wafer, a chamfered
[0031]
In the second embodiment of the present invention, in the
[0032]
An example of the first embodiment will be described. FIG. 3 shows a
[0033]
By grinding the outer
[0034]
When the chamfered
[0035]
Also in the case of the second embodiment, the same as in the first embodiment described above, in order to make it possible to identify the front and back of the notched wafer, as a grindstone for grinding the
[0036]
If either the front side tapered portion or the back side tapered portion of the chamfered
[0037]
Hereinafter, examples of the present invention will be described.
[0038]
(Example)
1000 (100) GaAs wafers with a temporary notch in the (100) direction and a thickness of 750 μm and a diameter of 152 mm were prepared, and these wafers were used as a grindstone of an end face shape grinder (chamfering machine) as shown in FIG. As shown in the figure, the wafer has an upper grinding surface 43 and a lower grinding surface 44 for chamfering the end surface of the outer peripheral portion of the back surface of the wafer into the tapered
[0039]
After chamfering these 1000 wafers, the wafers were sent to a polishing process, but there was no misunderstanding of the front and back of the wafers in the subsequent processes.
[0040]
This is because, as shown in FIG. 4, the tapered
[0041]
(Comparative example)
As a comparative example, 1,000 (100) GaAs wafers each having a thickness of 750 μm and a diameter of 152 mm with provisional notches in the (100) direction were prepared, and these wafers were cross-sectionally shaped as shown in FIG. Was shaped into a (100) wafer having a diameter of 150 mm with a notch by using the grinding wheel for outer circumference grinding. FIG. 5 shows an enlarged cross section of the outer peripheral portion of the wafer at this time. In the
[0042]
When 1000 wafers of these comparative examples were polished after chamfering, in the subsequent steps, 10 front and back wafers were misplaced.
[0043]
From the results of the present embodiment and the comparative example described above, in the notched wafer, setting any one of the shapes of the tapered
[0044]
In the above embodiment, the tapered portion of the chamfered portion of the wafer outer peripheral portion on the back surface of the wafer is described as a concave surface. (1) The tapered portion of the chamfered portion of the wafer outer peripheral portion of the wafer surface is formed as a concave surface Also, (2) a configuration in which the tapered portion of the chamfered portion of the notch portion on the wafer surface is concave, and (3) a configuration in which the tapered portion of the chamfered portion of the notch portion on the back surface of the wafer is concave. Also in these embodiments, the effect of preventing the wafer from being interchanged between the front and back sides can be obtained as described in the above embodiment and comparative example.
[0045]
【The invention's effect】
As described above, the semiconductor wafer of the present invention may be configured such that one of the surface taper portion and the back surface taper portion of the chamfered portion of the wafer outer peripheral portion is concave, or the surface taper portion of the chamfered portion of the wafer notch or The present invention has a configuration in which one of the back side tapered portions is formed in a concave shape, and light reflection is different at a chamfered portion of a wafer outer peripheral portion in a relatively large surface area formed in the concave shape. According to the semiconductor wafer described above, the front surface and the back surface can be distinguished more easily than the semiconductor wafer of the related art.
[0046]
Further, according to the semiconductor wafer of the present invention, since the front surface and the back surface of the notched wafer can be easily distinguished in the wafer manufacturing process, the reduction of the yield due to the mistake of the front surface and the back surface of the wafer is prevented. can do.
[Brief description of the drawings]
FIG. 1 is an enlarged sectional view showing a shape of a chamfered portion on an outer peripheral portion of a semiconductor wafer of the present invention.
2A and 2B show the appearance of a notched wafer to which the present invention is applied, wherein FIG. 2A is a plan view and FIG. 2B is a cross-sectional view.
FIG. 3 is a partially enlarged sectional view of a grindstone used for chamfering an outer peripheral portion of a wafer in an embodiment of the present invention.
FIG. 4 is an enlarged cross-sectional view of an outer peripheral portion of a wafer chamfered with the grindstone of FIG. 3 according to the embodiment of the present invention.
FIG. 5 is a diagram showing a cross section of an outer peripheral portion of a wafer according to a comparative example.
6A and 6B are cross-sectional views of a conventional grindstone and a state of chamfering an outer peripheral portion of a wafer, wherein FIG. 6A is a diagram before chamfering and FIG. 6B is a diagram after chamfering.
[Explanation of symbols]
Claims (3)
ウェハ表面のウェハ外周部あるいはウェハ裏面のウェハ外周部のいずれかの面取部分のテーパー部が凹面となっていることを特徴とする半導体ウェハ。In a notched wafer to identify the orientation of the wafer in the semiconductor wafer obtained by cutting the semiconductor crystal,
A semiconductor wafer characterized in that a tapered portion of a chamfered portion of either a wafer outer peripheral portion on a wafer front surface or a wafer outer peripheral portion on a wafer back surface is concave.
ウェハ表面のノッチ部の面取部分あるいはウェハ裏面のノッチ部の面取部分のいずれかのテーパー部が凹面となっていることを特徴とする半導体ウェハ。In a notched wafer to identify the orientation of the wafer in the semiconductor wafer obtained by cutting the semiconductor crystal,
A semiconductor wafer characterized in that either a chamfered portion of a notch portion on the wafer surface or a chamfered portion of a notch portion on the back surface of the wafer has a concave surface.
上記ウェハが化合物半導体ウェハから成り、その材料がGaAs、InP、InSb、InAs、又はGaPのいずれかであることを特徴とする半導体ウェハ。The semiconductor wafer according to claim 1 or 2,
A semiconductor wafer, wherein the wafer is a compound semiconductor wafer, and the material is any of GaAs, InP, InSb, InAs, or GaP.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074680A JP2004281951A (en) | 2003-03-19 | 2003-03-19 | Semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074680A JP2004281951A (en) | 2003-03-19 | 2003-03-19 | Semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281951A true JP2004281951A (en) | 2004-10-07 |
Family
ID=33290205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074680A Withdrawn JP2004281951A (en) | 2003-03-19 | 2003-03-19 | Semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004281951A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018119844A (en) * | 2017-01-24 | 2018-08-02 | 住友金属鉱山株式会社 | Front/back determination device of piezoelectric wafer, and chamfering device |
| US11984313B2 (en) | 2019-09-04 | 2024-05-14 | Kioxia Corporation | Semiconductor wafer, manufacturing method for semiconductor wafer, and manufacturing method for semiconductor device |
-
2003
- 2003-03-19 JP JP2003074680A patent/JP2004281951A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018119844A (en) * | 2017-01-24 | 2018-08-02 | 住友金属鉱山株式会社 | Front/back determination device of piezoelectric wafer, and chamfering device |
| US11984313B2 (en) | 2019-09-04 | 2024-05-14 | Kioxia Corporation | Semiconductor wafer, manufacturing method for semiconductor wafer, and manufacturing method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4742845B2 (en) | Method for processing chamfered portion of semiconductor wafer and method for correcting groove shape of grindstone | |
| TWI445125B (en) | A method of manufacturing a two-head grinding apparatus and a wafer | |
| KR101645634B1 (en) | Bonded wafer production method | |
| TW200935575A (en) | Wafer | |
| US20120187547A1 (en) | Semiconductor wafer and semiconductor device wafer | |
| CN118402045A (en) | Method and apparatus for manufacturing semiconductor crystal wafer | |
| JP2007306000A (en) | Method for fabricating a semiconductor wafer with a profiled edge | |
| JPH0624200B2 (en) | Semiconductor device substrate processing method | |
| US8092278B2 (en) | Reclamation method of semiconductor wafer | |
| JP6879223B2 (en) | Manufacturing method of bonded wafer | |
| EP1484792A1 (en) | Method for grinding rear surface of semiconductor wafer | |
| JP2010040549A (en) | Semiconductor wafer and manufacturing method thereof | |
| US20020115294A1 (en) | Epitaxial semiconductor wafer manufacturing method | |
| JP2008177287A (en) | Compound semiconductor wafer | |
| JPH03177023A (en) | Preparation of epitaxial wafer | |
| JP2004281951A (en) | Semiconductor wafer | |
| JP2015153999A (en) | Manufacturing method of semiconductor wafer | |
| JP2005205543A (en) | Wafer grinding method and wafer | |
| JP5343400B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2001167993A (en) | Compound semiconductor wafer | |
| JP2001044084A (en) | Semiconductor wafer | |
| JP2012019126A (en) | Wafer processing method | |
| JP2007266043A (en) | Compound semiconductor wafer | |
| JP2013131588A (en) | Wafer manufacturing method and semiconductor device manufacturing method | |
| US20090286047A1 (en) | Semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |