JP2004273640A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004273640A JP2004273640A JP2003060328A JP2003060328A JP2004273640A JP 2004273640 A JP2004273640 A JP 2004273640A JP 2003060328 A JP2003060328 A JP 2003060328A JP 2003060328 A JP2003060328 A JP 2003060328A JP 2004273640 A JP2004273640 A JP 2004273640A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor region
- receiving sensor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ノイズ特性及び読み出し特性をバランスよく向上することにより、良好なノイズ特性及び読み出し特性を有する固体撮像素子を提供する。
【解決手段】画素を構成する受光センサ部１１の一側に、信号電荷を読み出すための電極８が設けられ、撮像領域の受光センサ部１１以外を覆って形成された遮光膜９に所定の電圧信号Ｖを印加するように構成され、受光センサ部１１の光電変換領域を構成する第１導電型の半導体領域２の表面の中央部に第２導電型の半導体領域６が形成され、第１導電型の半導体領域２の表面の電極８側の端部及びその反対側の画素分離領域３側の端部に第２導電型の半導体領域６よりも不純物濃度の低い領域１０（１０Ａ，１０Ｂ）が形成されている固体撮像素子を構成する。
【選択図】 図１
【解決手段】画素を構成する受光センサ部１１の一側に、信号電荷を読み出すための電極８が設けられ、撮像領域の受光センサ部１１以外を覆って形成された遮光膜９に所定の電圧信号Ｖを印加するように構成され、受光センサ部１１の光電変換領域を構成する第１導電型の半導体領域２の表面の中央部に第２導電型の半導体領域６が形成され、第１導電型の半導体領域２の表面の電極８側の端部及びその反対側の画素分離領域３側の端部に第２導電型の半導体領域６よりも不純物濃度の低い領域１０（１０Ａ，１０Ｂ）が形成されている固体撮像素子を構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に係わる。
【０００２】
【従来の技術】
ＣＣＤ固体撮像素子やＣＭＯＳ型固体撮像素子等において、Ｎ型不純物領域が形成された受光センサ部の表面に、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域が形成されている構成、即ちいわゆるＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｅｄ Ｄｉｏｄｅ）センサが用いられている。
【０００３】
このＨＡＤセンサを採用した従来のＣＣＤ固体撮像素子の概略断面図を図１６に示す。
このＣＣＤ固体撮像素子は、シリコン基板等の半導体基体５１に、光電変換領域となるＮ型半導体領域５２、Ｐ型のチャネルストップ領域（画素分離領域）５３、Ｐ型半導体ウエル領域５４、Ｎ型の転送チャネル領域５５、Ｐ型の読み出しゲート部６２が形成され、さらに光電変換領域のＮ型半導体領域５２の表面にＰＰ＋（Ｐ型の高不純物濃度）の正電荷蓄積領域（ホールアキュムレート層）５６が形成されてなる。これらＮ型半導体領域５２及び正電荷蓄積領域（ホールアキュムレート層）５６ことにより受光センサ部６１が構成される。
半導体基体５１上には、ゲート絶縁膜を介して電荷転送電極５８が形成されている。
さらに、電荷転送電極５８の上方には、層間絶縁膜を介して電荷転送電極５８を覆うように遮光膜５９が形成され、垂直転送レジスタ６３に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜５９は、受光センサ部６１に光が入射するように、受光センサ部６１上に開口を有している。
そして、Ｐ型半導体ウエル領域５４及びＮ型の転送チャネル領域５５とその上方の電荷転送電極５８により垂直転送レジスタ６３が構成される。電荷転送電極５８は、この垂直転送レジスタ６３から読み出しゲート部６２にわたって形成されている。
【０００４】
垂直転送レジスタ６３は、垂直方向（図１６中紙面に垂直な方向）に並んだ受光センサ部６１の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ６３の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部６１間にもチャネルストップ領域（画素分離領域）５３が同様に形成されることによって各画素の受光センサ部６１が分離される。
そして、多数の受光センサ部６１がマトリックス状に配列されて、ＣＣＤ固体撮像素子が構成される（例えば特許文献１参照）。
【０００５】
このような固体撮像素子では、通常、読み出しゲート部６２及び垂直転送レジスタ６３に、多結晶シリコン等により成る電荷転送電極５８を、１層又は複数層形成している。
そして、読み出しゲート部６２のポテンシャルと垂直転送レジスタ６３のポテンシャルとを制御して、受光センサ部６１（特にその光電変換領域５２）から垂直転送レジスタ６３への信号電荷の読み出し及び垂直転送レジスタ６３における信号電荷の転送をそれぞれ行っている。
このとき、水平方向即ち図中左右方向に隣り合う画素に電荷が読み出されないように、チャネルストップ領域（画素分離領域）５３のポテンシャルが制御される。
入射光は、光電変換領域（Ｎ型半導体領域）５２において、信号電荷に変換されて蓄積される。
【０００６】
しかしながら、近年画素サイズの縮小化に伴って、チャネルストップ領域（画素分離領域）５３、垂直転送レジスタ６３、読み出しゲート部６２、光電変換領域（Ｎ型半導体領域）５２のそれぞれのポテンシャルが、相互に２次元モジュレーションの影響を受けて、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性の全てを従来と同等のレベルで保持することが困難になってきている。
【０００７】
例えば読み出しゲート部６２の幅が狭くなると、垂直転送レジスタ６３、光電変換領域５２の影響を受けて読み出しゲート部６２のポテンシャルが低くなる。そのためブルーミング特性の悪化を招く。これを防ぐために、光電変換領域５２のポテンシャルを深くすると読み出し電圧が高くなってしまい、電荷読み出し特性が悪化してしまう。
また、例えばチャネルストップ領域（画素分離領域）５３が狭くなると、読み出しゲート部６２のポテンシャルと同様に、２次元モジュレーションの影響でポテンシャルが低くなり、その結果として画素分離特性が悪化してしまう。
【０００８】
さらに、光電変換領域５２のサイズ縮小に伴い、飽和信号量の特性の確保が困難になるため、より浅く光電変換領域５２を作製する必要があるが、その場合光電変換領域５２の表面にある正電荷蓄積領域（ホールアキュムレート層）５６のポテンシャルが低くなり、ホールに対するノイズ成分であるエレクトロンのトラップ確率が下がり、ノイズ成分の増加を招く。
これを防ぐために、正電荷蓄積領域（ホールアキュムレート層）４のＰ型不純物の濃度を大きくすると、隣の読み出しゲート部６２のポテンシャルが高くなってしまい、読み出し特性が悪化する。また同時にチャネルストップ領域（画素分離領域）５３のポテンシャルも高くなってしまい、電荷読み出し時においてチャネルストップ領域（画素分離領域）５３と垂直転送レジスタ６３間の電界が強くなり、アバランシェブレークダウン等によりノイズ成分が増加することが考えられる。
【０００９】
上述の問題に対して、例えば、遮光膜５９に所定の電圧信号を印加することによって、チャネルストップ領域（画素分離領域）５３、読み出しゲート部６２、正電荷蓄積領域（ホールアキュムレート層）５６のそれぞれのポテンシャルの深さを可変し得るように構成し、例えばブルーミング特性、画素分離特性、ノイズ特性が悪化している際には遮光膜５９にマイナスの電圧信号を印加し、読み出し特性が悪化している際には遮光膜５９にプラスの電圧信号を印加することにより、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保できる方法が考え出されている（例えば特許文献２参照）。
【００１０】
【特許文献１】
特開２００２−２５２３４２号公報（段落番号［００２１］、図３）
【特許文献２】
特開２００２−５１２６７号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図１６に示したＣＣＤ固体撮像素子において、遮光膜５９に電圧信号を印加する構成とした場合に、各部分の設計条件（幅・深さ・不純物濃度等）によっては、ノイズ特性と読み出し特性とを共に満足させることが難しくなることがある。
【００１２】
これは、前述したように垂直転送レジスタ６３への光の入射を防ぐ目的で、遮光膜５９が受光センサ部６１の表面のＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６上に張り出して形成されているからである。
これにより、例えば遮光膜５９にマイナスの電圧信号を印加することにより正電荷蓄積領域（ホールアキュムレート層）５６のポテンシャルを高くして、ホールに対するノイズ成分であるエレクトロンのトラップ確率を上げることによってノイズ特性の改善を図った場合において、チャネルストップ領域（画素分離領域）５３側でＮ型の転送チャネル領域５５とＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６との間、もしくはＮ型半導体領域５２とＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６との間に大きな電界が生じることにより、アバランシェブレークダウン等によるノイズ成分が多く発生して、充分なノイズ特性が得られないことが有りうる。
一方、読み出しゲート部６２側においても、遮光膜５９にマイナスの電圧信号を印加することにより読み出しゲート部６２のポテンシャルが上がってしまい、読み出し電圧が大きくなって、充分な読み出し特性が得られないことが懸念される。
【００１３】
また、例えば正電荷蓄積領域（ホールアキュムレート層）５６のＰ型不純物濃度を薄くすると、読み出し特性は向上するがノイズ特性は悪化してしまう。
【００１４】
上述した問題の解決のために、本発明においては、ノイズ特性及び読み出し特性をバランスよく向上することにより、充分なノイズ特性及び読み出し特性を有する固体撮像素子及びその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【００１６】
上述の本発明の固体撮像素子の構成によれば、遮光膜に所定の電圧信号を印加するように構成していることにより、遮光膜から補助的な電界を生じさせて、受光センサ部から及ぶ２次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【００１７】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、電極の受光センサ部側に、第１の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の第１の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【００１８】
上述の本発明の固体撮像素子の構成によれば、第１の電極の受光センサ部側に設けられた他の電極に所定の電圧信号を印加するように構成していることにより、この他の電極から、第１の電極と受光センサ部との間に補助的な電界を生じさせて、受光センサ部から及ぶ２次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【００１９】
本発明の固体撮像素子の製造方法は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成された固体撮像素子を製造する際に、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成するものである。
【００２０】
上述の本発明の固体撮像素子の製造方法によれば、遮光膜に所定の電圧信号を印加するように構成され、上述のように各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能である固体撮像素子を製造するときに、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成することにより、前述したように受光センサ部の表面の端部のポテンシャル深さを補正することができ、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することが可能な構成の固体撮像素子を製造することができる。
【００２１】
【発明の実施の形態】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【００２２】
また本発明は、上記固体撮像素子において、電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【００２３】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、電極が電荷転送部における電荷転送電極を兼ねる構成とする。
【００２４】
また本発明は、上記固体撮像素子において、受光センサ部の第２導電型の半導体領域が、受光センサ部上の遮光膜の開口と自己整合して形成されている構成とする。
【００２５】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、電極の受光センサ部側に、第１の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の第１の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【００２６】
また本発明は、上記固体撮像素子において、電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【００２７】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、第１の電極が電荷転送部における電荷転送電極である構成とする。
【００２８】
また本発明は、上記固体撮像素子において、受光センサ部の第２導電型の半導体領域が、他の電極の端縁と自己整合して形成されている構成とする。
【００２９】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成された固体撮像素子を製造する際に、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する固体撮像素子の製造方法である。
【００３０】
また本発明は、上記固体撮像素子の製造方法において、第２導電型の半導体領域及びこの第２導電型の半導体領域よりも不純物濃度の低い領域をそれぞれ形成する際に、電極側の端部に向けたイオン注入と、その反対側の画素分離領域側の端部に向けたイオン注入とに分けてイオン注入を行う。
【００３１】
また本発明は、上記固体撮像素子の製造方法において、第１導電型の半導体領域を形成した後に遮光膜を形成し、受光センサ部上の遮光膜に開口部を形成し、遮光膜をマスクとして用いてイオン注入を行って第２導電型の半導体領域を形成する。
【００３２】
図１は、本発明の一実施の形態として、固体撮像素子の概略構成図（断面図）を示す。本実施の形態は、本発明をＣＣＤ固体撮像素子に適用したものである。
この固体撮像素子は、シリコン基板等の半導体基体１に、光電変換領域となる第１導電型の半導体領域即ち例えばＮ型半導体領域２、第２導電型即ち例えばＰ型のチャネルストップ領域（画素分離領域）３、Ｐ型半導体ウエル領域４、第１導電型即ち例えばＮ型の転送チャネル領域５、第２導電型即ち例えばＰ型の読み出しゲート部１２が形成され、さらに光電変換領域のＮ型半導体領域２の表面に第２導電型即ち例えばＰ型の正電荷蓄積領域（ホールアキュムレート層）が形成されてなる。これらＮ型半導体領域２及び正電荷蓄積領域（ホールアキュムレート層）とにより受光センサ部１１が構成される。
半導体基体１上には、ゲート絶縁膜を介して電荷転送電極８が形成されている。さらに、この電荷転送電極８の上方には、層間絶縁膜を介して電荷転送電極８を覆うように遮光膜９が形成され、転送チャネル領域５等に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜９は、受光センサ部１１に光が入射するように、受光センサ部１１上に開口を有している。
そして、Ｐ型半導体ウエル領域４及びＮ型の転送チャネル領域５とその上方の電荷転送電極８により垂直転送レジスタ１３が構成される。電荷転送電極８は、この垂直転送レジスタ１３から読み出しゲート部１２にわたって形成されている。
【００３３】
垂直転送レジスタ１３は、垂直方向（図１中紙面に垂直な方向）に並んだ受光センサ部１１の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ１３の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部１１間にもチャネルストップ領域（画素分離領域）３が同様に形成されることによって各画素の受光センサ部１１が分離される。
そして、多数の受光センサ部１１がマトリックス状に配列されて、固体撮像素子が構成される。
【００３４】
また、必要に応じて、遮光膜９の上方に、カラーフィルタやオンチップマイクロレンズ等が形成される。
【００３５】
本実施の形態では、遮光膜９に電圧Ｖを印加することが可能な構成とする。
この遮光膜９に印加する電圧Ｖとしては、例えばパルス電圧や一定のバイアス電圧等が考えられ、必要とされる特性に応じて、正電位、接地電位、もしくは負電位が印加される。
なお、図１では模式的に各遮光膜９に電圧Ｖを印加するように示しているが、実際には各遮光膜９はつながって形成されているため、撮像領域の周辺部で配線を接続すればよい。
【００３６】
さらに、本実施の形態の固体撮像素子においては、特に受光センサ部１１を構成する表面の正電荷蓄積領域（ホールアキュムレート層）を、中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）４と、読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０とにより構成する。
【００３７】
正電荷蓄積領域全体のＰ型不純物濃度を単純に薄くすると、前述したように読み出し特性は向上するがノイズ特性は悪化してしまう。
これに対して、本実施の形態のように、読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域のＰ型不純物濃度を薄くして、低不純物濃度（Ｐ−）の正電荷蓄積領域１０とすることにより、読み出し特性及びノイズ特性を共に向上することが可能になる。
【００３８】
読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度は、読み出し電圧の低減効果が得られる程度まで薄くする。
これにより、読み出しゲート部１２のポテンシャルが、正電荷蓄積領域６，１０（１０Ａ）の影響を受けにくくなり、読み出し特性が向上する。
また、ノイズ特性も、遮光膜９に電圧Ｖを印加することにより、ごく表面の正電荷蓄積領域１０（１０Ａ）のポテンシャルを固定するので、ノイズ特性の悪化は生じない。
【００３９】
また、チャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域のＰ型不純物濃度を薄くして、低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ｂ）とすることにより、信号電荷の読み出し時においてチャネルストップ領域（画素分離領域）３から垂直転送レジスタ８への電界が弱くなり、アバランシェブレークダウン等によるノイズ成分の発生が抑えられる。
【００４０】
なお、図示しない垂直方向に隣接する画素間（図１の手前側及び奥側）にも、電荷転送電極８及びチャネルストップ領域（画素分離領域）３があるが、この部分には電荷転送部（垂直転送レジスタ１３）が設けられていないため、２次元モジュレーションの影響によるポテンシャル変動による特性の悪化が少ない。このことから、垂直方向に隣接する画素間のチャネルストップ領域（画素分離領域）３側には、必ずしも低不純物濃度の正電荷蓄積領域（ホールアキュムレート層）１０を形成しなくても良い。
【００４１】
遮光膜９に印加する電圧Ｖとしては、前述したように、一定のバイアス電圧やパルス電圧が挙げられる。
【００４２】
この遮光膜９に実際に印加する電圧Ｖとして、一定のバイアス電圧を印加するときには、常に接地電位（グラウンドレベル）で固定する場合、常に＋電位（正電位）に固定する場合、常に−電位（負電位）に固定する場合と、３つのパターンが可能である。
常に接地電位（グラウンドレベル）に固定する場合には、周辺のポテンシャル変動の影響を例えば正電荷蓄積領域６，１０が受ける場合に、遮光膜９を接地電位に固定しているため、このポテンシャル変動の影響を抑制して、ノイズの悪化を抑制することができる。
また、常に−電位に固定する場合は、ノイズの更なる低減が期待される。この場合には遮光膜９を−電位にすることによる読み出し電圧の悪化が懸念されるが、上述したように読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度を薄くしているため、読み出し電圧の悪化を防ぐことができる。さらに、チャネルストップ領域（画素分離領域）３からのノイズについても、チャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域１０（１０Ｂ）のＰ型不純物濃度が薄くなっているため、電界が緩和されてノイズの発生が抑制される。
また、常に＋電位に固定する場合は、読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度を薄くしているので、読み出し電圧の更なる向上が期待されるが、遮光膜９を＋電位にすることによるノイズの悪化が懸念されるため、逆に中央部の高濃度の正電荷蓄積領域６のＰ型不純物濃度を濃くしてノイズの悪化を防ぐ。この点は、ノイズ特性と読み出し特性とがトレードオフの関係にあるため、それぞれ良好な特性とするために高濃度の正電荷蓄積領域６のＰ型不純物濃度を最適化する。チャネルストップ領域（画素分離領域）３からのノイズと読み出し特性とについても同様の関係がある。
【００４３】
次に、遮光膜９に実際に印加する電圧Ｖとして、パルス電圧を印加するときには、例えば電荷蓄積時には−電位もしくは接地電位で固定しておいて、電荷を読み出す際にはそのレベルよりも＋電位側に変化させるパターンとすることにより、読み出し特性、ノイズ特性の向上を図ることが考えられる。
この際、正電荷蓄積領域６，１０のポテンシャルが変動するが、パルスの時間が非常に短いため、前述した要因によるノイズが発生する確率は非常に少ないと考えられる。
【００４４】
本実施の形態の固体撮像素子は、例えば次のようにして製造することができる。
半導体基体１に、Ｎ型半導体領域２、Ｐ型半導体ウエル領域４、Ｎ型の転送チャネル領域５、Ｐ−の読み出しゲート部１２、Ｐ＋のチャネルストップ領域（画素分離領域）３をそれぞれ形成する。
また、Ｎ型半導体領域２の表面付近に、Ｐ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０を形成する。
次に、半導体基体１上に絶縁膜を介して電荷転送電極８となる電極層を形成し、この電極層を読出しゲート部１２及び転送チャネル領域５上に残るようにパターニングして電荷転送電極８を形成する（以上図２Ａ参照）。
【００４５】
続いて、レジスト等のマスク２１を用いて、Ｎ型半導体領域２の表面のＰ−の正電荷蓄積領域１０の中央部以外を覆い、その後この中央部を高不純物濃度（Ｐ＋）となるようにＰ型不純物のイオン注入２２を行って、Ｎ型半導体領域２の表面の中央部にＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６を形成する（以上図２Ｂ参照）。このとき、Ｎ型半導体領域２の表面の中央部以外（端部）はマスク２１により覆われているため、低不純物濃度の正電荷蓄積領域１０が残る。
次に、マスク２１を除去して、層間絶縁層を形成し、その上に遮光膜９を形成する。
その後は、必要に応じて、遮光膜９の上方に、絶縁層を形成し、表面を平坦化した後にカラーフィルタやオンチップマイクロレンズ等を形成する。
このようにして、図１に示した本実施の形態の固体撮像素子を製造することができる。
【００４６】
なお、図２Ｂに示したように、マスク２１を用いてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成する代わりに、例えば図３に示すように、遮光膜９を形成した後に、遮光膜９をマスクとしてイオン注入を行って形成してもよい。これにより、遮光膜９の開口９Ａに自己整合させてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成することができる。
この場合は、垂直方向に隣接する画素間のチャネルストップ領域（画素分離領域）側にも低不純物濃度（Ｐ−）の正電荷蓄積領域１０が残ることになる。
【００４７】
また、図２Ｂに示したように、マスク２１を用いてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成する代わりに、例えば図４Ａ〜図４Ｃに示すように、Ｐ型のイオン注入の方向を、前記電極方向と、その反対側の画素分離領域側の端部に分けて注入することによっても、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６と低不純物濃度の正電荷蓄積領域１０を分けて形成することができる。
【００４８】
即ち図４Ａの状態（図２Ａの状態と同じ）から、図４Ｂに示すように、チャネルストップ領域（画素分離領域）３に向けて、斜めにＰ型不純物のイオン注入２５を行う。このとき、電荷転送電極８が、イオン注入のマスクの役割を果たす。
これにより、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部とチャネルストップ領域（画素分離領域）３側の端部とが、Ｐ型不純物の濃度が上がって、Ｐ−の領域１０からＰ型の領域２６に変わる。一方、電荷転送電極８側の端部は、Ｐ−の領域１０のままである。
さらに、図４Ｃに示すように、電荷転送電極８に向けて、斜めにＰ型不純物のイオン注入２７を行う。このときも、電荷転送電極８がイオン注入のマスクの役割を果たす。
【００４９】
これにより、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部と電荷転送電極８側の端部とにおいてＰ型不純物の濃度が上がるので、電荷転送電極８側の端部はＰ−の領域１０からＰ型の領域２８に変わり、中央部はＰ型の領域２６からＰ＋の領域２９に変わり、チャネルストップ領域（画素分離領域）３側の端部はＰ型の領域２６のままである。
従って、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部はＰ＋の領域２９で高不純物濃度であり、電荷転送電極８側の端部及びチャネルストップ領域（画素分離領域）３側の端部はＰ型の領域２８でありＰ＋の領域２９よりも低不純物濃度となっている。
【００５０】
上述の本実施の形態によれば、遮光膜９に電圧Ｖを印加することにより、チャネルストップ領域（画素分離領域）３、読み出しゲート部１２、正電荷蓄積領域６，１０に補助的な電界が生じて、Ｎ型半導体領域（光電変換領域）２等から及ぶ二次元変調の影響を低減することができるので、チャネルストップ領域（画素分離領域）３、読み出しゲート部１２、正電荷蓄積領域６，１０におけるポテンシャル深さを可変とすることができる。
また、受光センサ部１１の表面の正電荷蓄積領域６，１０の水平方向の不純物濃度を変化させて、中央部に高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成し、読み出しゲート部１２側及びチャネルストップ領域（画素分離領域）３側の端部に低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ａ，１０Ｂ）を形成したことにより、各部のポテンシャルの深さを適切に補正することが可能になる。
【００５１】
従って、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保することが可能になる。
これにより、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【００５２】
なお、低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０と高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６とは、Ｐ型不純物の濃度差が少しでもあれば、上述した作用効果が得られる。
【００５３】
なお、上述の実施の形態では、遮光膜９が１つにつながっていて、同一の電圧Ｖが印加される構成であるが、例えば互いに電気的に独立した複数の遮光膜により遮光膜を構成して、各遮光膜にそれぞれ異なる電圧を印加できるようにしてもよい。
【００５４】
上述の実施の形態では、遮光膜９に電圧Ｖを印加する構成としているが、その代わりに、電荷転送電極の横に導電性のサイドウォールを設け、このサイドウォールに電圧を印加する構成としても、同様の効果を得ることが可能である。
その場合の実施の形態を次に示す。
【００５５】
本発明の固体撮像素子の他の実施の形態の概略構成図（断面図）を図５に示す。
本実施の形態の固体撮像素子は、特に、電荷転送電極８の横に導電性のサイドウォール１５（１５Ａ，１５Ｂ）が設けられ、このサイドウォール１５（１５Ａ，１５Ｂ）に電圧ＶＡ，ＶＢを印加することが可能な構成となっている。電荷転送電極８の読出しゲート部１２側のサイドウォール１５Ａには電圧ＶＡが印加され、チャネルストップ領域３型のサイドウォール１５Ｂには電圧ＶＢが印加される。
これらサイドウォール１５Ａ，１５Ｂは、電荷転送電極８とは絶縁膜により絶縁されており、また互いに電気的に独立して異なる電圧ＶＡ，ＶＢを印加できるように構成されている。
遮光膜９は、電荷転送電極８と、その横のサイドウォール１５Ａ，１５Ｂとを覆って形成されている。
なお、本実施の形態では、遮光膜９には電圧を印加する構成とはしていない。
そして、サイドウォール１５Ａ，１５Ｂ近傍の、受光センサ部１１の表面の端部に、先の実施の形態と同様のＰ型の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０（１０Ａ，１０Ｂ）が形成されている。
その他の構成は、図１に示した先の実施の形態の固体撮像素子と同様であるので、同一符号を付して重複説明を省略する。
【００５６】
サイドウォール１５Ａ，１５Ｂにそれぞれ印加する電圧ＶＡ，ＶＢとしては、前述した遮光膜９に印加する電圧Ｖと同様に、例えば一定のバイアス電圧やパルス電圧を印加することが可能である。
【００５７】
そして、良好な読み出し特性及び良好なノイズ特性が得られるように、印加する電圧ＶＡ，ＶＢを設定する。
例えば、読み出しゲート部１２側のサイドウォール１５Ａに印加する電圧ＶＡを、接地電位（０電位）〜負電位の一定のバイアス電圧とすることにより、読み出し特性を良好にする。一方で、チャネルストップ領域３側のサイドウォール１５Ｂに印加する電圧ＶＢを、負電位の一定のバイアス電圧とすることにより、電界強度を緩和して周辺のポテンシャルをピンニングする。
【００５８】
上述の導電性のサイドウォール１５（１５Ａ，１５Ｂ）は、例えば次のようにして形成することができる。
まず、電荷転送電極８を形成した後、その表面に絶縁膜を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックしてサイドウォールを形成する。
さらに、図６Ａに平面図を示すように、受光センサ部１１の周囲に形成されたサイドウォール（図中斜線を付した部分）１５に対して、図６Ｂに示すようにパターニングして、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとを電気的に分離する。なお、図６Ａ及び図６Ｂにおいて、電荷転送電極８（８Ａ，８Ｂ）とサイドウォール１５Ａ，１５Ｂとの間の絶縁膜は、図示を省略しており、電荷転送電極８とサイドウォール１５Ａ，１５Ｂとの間を詰めて表示している。
このようにして、サイドウォール１５Ａ，１５Ｂを形成することができる。
【００５９】
さらに、サイドウォール１５Ａ，１５Ｂを形成した後に、表面を覆って絶縁膜を形成し、この絶縁膜にコンタクトホールを形成する。
そして、コンタクトホールを通じて、配線層とサイドウォール１５Ａ，１５Ｂとを接続することができる。
【００６０】
ここで、図６Ｂのサイドウォール１５Ａ，１５Ｂ上に、直接コンタクトホールを形成すると、サイドウォールの幅が狭いことから、コンタクトホールの形成が難しくなる。
そこで、エッチバックによりサイドウォールを形成する際に、電荷転送電極の上に導電膜が一部残るようにして、電荷転送電極上に残った導電膜に対してコンタクトホールを形成して、配線層との接続を行うことが考えられる。
【００６１】
即ち、例えば、図７Ａに示すように、エッチバックによりサイドウォール１５を形成する際に、電荷転送電極８の一部、この場合は下層の電荷転送電極８Ａの一部上に導電膜１５を残す。例えば導電膜１５の残す部分をマスクによって覆った状態でエッチバックを行えばよい。
その後、図７Ｂに示すように、サイドウォール１５をパターニングして、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとを電気的に分離する。
次に、サイドウォール１５Ａ，１５Ｂの上に図示しないが層間絶縁膜を成膜した後に、電荷転送電極８上のサイドウォール１５Ａ，１５Ｂの直上の層間絶縁膜にエッチングによりコンタクトホールを形成する。
そして、コンタクトホールに導電層を埋めてコンタクト部１６Ａ，１６Ｂを形成すると共に、これらコンタクト部１６Ａ，１６Ｂに接続して配線１７Ａ，１７Ｂを形成する。
このようにして、サイドウォール１５Ａ，１５Ｂを駆動させる電極を形成することができる。
【００６２】
なお、サイドウォール１５を、読出しゲート部１２側とチャネルストップ領域３側とで電気的に分離しない場合には、図７Ａの状態から、例えば図９に示すように、電荷転送電極８上に残した導電膜１５のほぼ中央に、コンタクト部１６を形成し、このコンタクト部１６に接続して配線１７を形成する。
【００６３】
本実施の形態の構成によれば、電荷転送電極８の横に設けられた導電性のサイドウォール１５（１５Ａ，１５Ｂ）に電圧ＶＡ，ＶＢを印加することが可能な構成とされ、さらにこのサイドウォール１５の近傍の受光センサ部１１の表面の端部に、Ｐ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ａ，１０Ｂ）が形成されていることにより、先の実施の形態と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域３付近の電界によるノイズの発生を抑制することが可能になる。
【００６４】
これにより、読み出し特性とノイズ特性を共に良好とすることができる。
そして、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【００６５】
なお、本実施の形態において、さらにサイドウォール１５（１５Ａ，１５Ｂ）の先端部と、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６とを自己整合させた構成とすることも可能である。
【００６６】
次に、本発明の固体撮像素子のさらに他の実施の形態として、図５に示した構成を変形した構成の固体撮像素子の概略構成図（断面図）を図１０に示す。
本実施の形態は、特に、読出しゲート部１２側のサイドウォール１５Ａが、読み出しゲート部１２にも亘って形成されている。電荷転送電極８は、その分垂直転送レジスタ１３の部分に形成されている。
その他の構成は、図５と同様であるので、同一符号を付して重複説明を省略する。
【００６７】
本実施の形態においても、図５に示した構成と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域３付近の電界によるノイズの発生を抑制することが可能になり、読み出し特性とノイズ特性を共に良好とすることができる。
なお、本実施の形態では、読み出しゲート部１２側のサイドウォール１５Ａが読み出しゲート部１２にも亘って形成されているため、このサイドウォール１５Ａに印加する電圧ＶＢの最適値は、図５に示した先の実施の形態における電圧ＶＢ最適値とは異なることも有りうる。
【００６８】
また、この場合も、さらにサイドウォール１５（１５Ａ，１５Ｂ）の先端部と、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６とを自己整合させた構成とすることが可能である。
【００６９】
上述の図５又は図１０に示した各実施の形態では、電荷転送電極８の横に設けたサイドウォール１５（１５Ａ，１５Ｂ）が、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとで電気的に独立していて異なる電圧が印加される構成となっている。
本発明は、このような構成に限定されず、これらのサイドウォールが例えば図示しない手前側や奥側でつながっていて、電気的にも接続されている構成（例えば図６Ａに示した状態でパターニングしない場合）も可能である。この場合には、遮光膜に電圧を印加する構成と同様に、読出しゲート部側とチャネルストップ領域側に対して同一の電圧が印加される。
【００７０】
また、上述の図５又は図１０に示した各実施の形態の構成において、さらに遮光膜９に電圧Ｖを印加する構成としてもよい。この場合、それぞれの電圧ＶＡ，ＶＢ，Ｖを調節することにより、各部のポテンシャルの制御をより効果的に最適化することができる。
【００７１】
上述の各実施の形態では、受光センサ部１１表面の読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍にＰ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０を形成しているが、本発明では、この受光センサ部表面の読み出しゲート部近傍及びチャネルストップ領域（画素分離領域）近傍に形成する半導体領域を、Ｐ− 即ち受光センサ部表面の中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域と同じ導電型に限定するものではない。
例えば真性に近い半導体領域や、中央部（Ｐ＋）とは反対導電型の低不純物濃度の領域（Ｎ−又はＮ）としてもよい。いずれにしても、中央部（Ｐ＋）よりも不純物濃度の低い半導体領域とする。
【００７２】
この領域をＮ型とする場合には、例えば図１１に示すように、Ｎ型半導体領域２を形成した後に、より開口の狭いマスク３１を用いて中央部の表面付近のみに高濃度のＰ型不純物（Ｐ＋）を注入する形成方法も考えられる。この形成方法を採る場合には、Ｐ＋がＮ側に拡散しやすいため、拡散する分を見越してマスク３１の開口を小さ目にしておくとよい。
【００７３】
上述の各実施の形態では、ＣＣＤ固体撮像素子に本発明を適用した場合を説明したが、その他の構成の固体撮像素子にも本発明を適用することができる。
例えばＣＣＤ型構造以外の電荷転送部を有する固体撮像素子にも本発明を適用することができる。
また、例えばＣＭＯＳ型固体撮像素子においても、受光センサ部の光電変換領域を構成するＮ型半導体領域の表面にＰ＋の正電荷蓄積領域を設けてＨＡＤセンサを構成することがある。
このＨＡＤセンサを採用したＣＭＯＳ型固体撮像素子に対しても、本発明を適用して、受光センサ部から信号線に電荷を読み出すゲートに対して、導電性のサイドウォールを設けて、このサイドウォールに電圧を印加する構成とすると共に、サイドウォール近傍の受光センサ部表面を、受光センサ部の表面の中央部よりも低不純物濃度の半導体領域とすることにより、ノイズ特性及び読み出し特性を向上する効果を得ることが可能になる。
その場合を次に示す。
【００７４】
図１２は、本発明の別の実施の形態として、固体撮像素子の概略構成図（平面図）を示す。本実施の形態は、本発明をＣＭＯＳ型固体撮像素子に適用したものである。また、図１２のＡ−Ａ´における断面図を図１３に、Ｂ−Ｂ´における断面図を図１４に、Ｃ−Ｃ´における断面図を図１５にそれぞれ示す。
この固体撮像素子は、Ｐ型半導体領域１０１に、光電変換領域となる第１導電型の半導体領域即ち例えばＮ型半導体領域１０２、第２導電型即ち例えばＰ型のチャネルストップ領域１０３、チャネルストップ領域１０３上にある厚い絶縁層から成る画素分離領域１０４、第１導電型の不純物領域即ち例えばＮ＋の領域によるＦＤ（フローティングディフュージョン）部１１２が形成され、さらに光電変換領域のＮ型半導体領域１０２の表面に第２導電型即ち例えばＰ型の正電荷蓄積領域（ホールアキュムレート層）が形成されてなる。これらＮ型半導体領域１０２及び正電荷蓄積領域（ホールアキュムレート層）とにより受光センサ部１１１が構成される。
Ｐ型半導体領域１０１上には、ゲート絶縁膜を介して、電荷読み出し電極１０５が形成されている。
また、電荷読み出し電極１０５の側壁には、薄い絶縁膜１０７を介して導電性のサイドウォール１０６が形成されている。なお、図１２の平面図では絶縁膜１０７の図示を省略している。この導電性のサイドウォール１０６は、電荷読み出し電極１０５に印加される読み出し電圧とは独立した電圧を印加することができるように構成する。
【００７５】
電荷読み出し電極１０５は、受光センサ部１１１とＦＤ部１１２の間に設けられ、また受光センサ部１１１及びＦＤ部１１２の外側の画素分離領域１０４上に亘って形成されている。そして、図１２の下方の画素分離領域１０４上の部分において、コンタクト部１０８が形成されている。
図中１１３は、サイドウォールコンタクト用バッファ層であり、例えば電荷読み出し電極１０５と同じ材料を使用して、電荷読み出し電極１０５と同時にパターニングにより形成することができる。図中１１４は、サイドウォール１０６と配線とのコンタクト部を示している。図中１２１は、電荷読み出し電極１０５用の配線を示している。図中１２２は、サイドウォール１０６用の配線を示している。
このように、電荷読み出し電極１０５と、サイドウォール１０６に、それぞれ別にコンタクト部及び配線を接続することにより、電荷読み出し電極１０５及びサイドウォール１０６を別々に駆動することが可能になる。
なお、図示しないが、受光センサ部１１１以外の部分上を覆って、遮光膜を形成することにより、電荷読み出し電極１０５下のチャネル領域やＦＤ部１１２等に光が入射することを防止することができる。
【００７６】
そして、本実施の形態においては、受光センサ部１１１を構成する表面の正電荷蓄積領域（ホールアキュムレート層）を、中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）１０９と、電荷読み出し電極１０５（及びサイドウォール１０６）側の端部の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１１０とにより構成する。
これにより、先に示したＣＣＤ固体撮像素子に適用した場合と同様に、読み出し特性及びノイズ特性を共に向上することが可能になる。
なお、本実施の形態において、画素分離領域１０４側の端部を低不純物濃度（Ｐ−）の正電荷蓄積領域にしてもよい。
【００７７】
本実施の形態の固体撮像素子は、例えば次のように製造することができる。
画素分離領域１０４、チャネルストップ領域１０３、受光センサ部１１１、ＦＤ部１１２、電荷読み出し電極１０５、サイドウォールコンタクト用バッファ層１１３の各部をそれぞれ形成した後に、電荷読み出し電極１０５及びバッファ層１１３の表面に薄い絶縁膜１０７を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックして、電荷読み出し電極１０５及びバッファ層１１３の側壁に、サイドウォール１０６を形成する。
その後、電荷読み出し層１０５、バッファ層１１３、サイドウォール１０６の表面に絶縁膜１１５を形成し、さらに全体を厚い層間絶縁膜１１６で覆う。
続いて、電荷読み出し電極１０５上の層間絶縁膜１１６にコンタクトホールを開けた後、コンタクトホール内に導電層を形成して、コンタクト部１０８を形成する。そして、このコンタクト部１０８に接続して配線１２１を形成する。
さらに、表面を層間絶縁膜１１７で覆った後、電荷読み出し電極１０５と同時に形成しておいたサイドウォールコンタクト用バッファ層１１３と、その周囲に形成されたサイドウォール１０６との両方に跨る形で、上の層間絶縁膜１１７及び下の層間絶縁膜１１６にコンタクトホールを開ける。その後このコンタクトホール内に導電層を形成して、コンタクト部１１４を形成する。そして、このコンタクト部１１４に接続して配線１２２を形成する。
【００７８】
さらに、上述の各実施の形態では、Ｎ型半導体領域２の表面の中央部にＰ＋の正電荷蓄積領域６を形成しているが、本発明において光電変換領域の導電型は限定されるものではなく、Ｐ型半導体領域の表面の中央部にＮ型の高不純物濃度の領域を形成して受光センサ部を構成してもよい。
即ち、本発明においては、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の高不純物濃度の領域を形成し、一方表面の端部に中央部よりも低不純物濃度の領域を形成する。そして、遮光膜や導電性のサイドウォールに印加する電圧も受光センサ部の導電型に対応して、電圧の正負等を選定すればよい。
【００７９】
また、図５と図１０にそれぞれ示した各実施の形態では、電荷転送電極の両側に導電性のサイドウォールが形成されているが、本発明では、サイドウォールに限らず、第１の電極、例えば電荷転送電極やＣＭＯＳ型固体撮像素子の電荷読み出し用のゲート電極に対して、その両側に、電荷転送電極やゲート電極と同様の膜厚の導電膜から成る他の電極を設けて、この他の電極に電荷転送電極やゲート電極とは独立した電圧を印加できるように構成して、ポテンシャルを調整してもよい。
【００８０】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００８１】
【発明の効果】
上述の本発明の固体撮像素子によれば、遮光膜や第１の電極に対して電気的に独立した他の電極に所定の電圧信号を印加することができる構成とすることにより、各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
これにより、ポテンシャルを補正して、ブルーミング特性、読み出し特性、画素分離特性やノイズ特性を改善することができる。
【００８２】
また、本発明の固体撮像素子及びその製造方法によれば、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及び画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域を形成することにより、受光センサ部の表面の端部のポテンシャル深さを補正して、電極側で読み出し電圧を低減すると共に、画素分離領域側でのノイズの発生を抑制することができる。
これにより、より効果的に読み出し特性及びノイズ特性を向上することができる。
【００８３】
従って、本発明により、良好なノイズ特性及び読み出し特性を有する固体撮像素子を実現することができる。
また、本発明により、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本発明の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の一実施の形態の概略構成図（断面図）である。
【図２】Ａ、Ｂ 図１の固体撮像素子の製造方法を説明する工程図である。
【図３】遮光膜と自己整合して正電荷蓄積領域を形成する方法を示す図である。
【図４】Ａ〜Ｃ 正電荷蓄積領域を形成する他の製造方法を示す図である。
【図５】本発明の固体撮像素子の他の実施の形態の概略構成図（断面図）である。
【図６】Ａ、Ｂ サイドウォールのパターニングを説明する図である。
【図７】Ａ、Ｂ サイドウォールに接続する配線の形成方法を示す図である。
【図８】サイドウォールに接続する配線の形成方法を示す図である。
【図９】サイドウォールに接続する配線の形成方法を示す図である。
【図１０】本発明の固体撮像素子のさらに他の実施の形態の概略構成図（断面図）である。
【図１１】正電荷蓄積領域を形成する他の方法を示す図である。
【図１２】本発明の固体撮像素子の別の実施の形態の概略構成図（平面図）である。
【図１３】図１２のＡ−Ａ´における断面図である。
【図１４】図１２のＢ−Ｂ´における断面図である。
【図１５】図１２のＣ−Ｃ´における断面図である。
【図１６】ＨＡＤセンサを採用した従来のＣＣＤ固体撮像素子の断面図である。
【符号の説明】
１ 半導体基体、２ Ｎ型半導体領域、３ チャネルストップ領域（画素分離領域）、５ 転送チャネル領域、６，１０９ 高不純物濃度の正電荷蓄積領域、８電荷転送電極、９ 遮光膜、１０，１０Ａ，１０Ｂ，１１０ 低不純物濃度の正電荷蓄積領域、１１，１１１ 受光センサ部、１２ 読み出しゲート部、１３垂直転送レジスタ、１５，１５Ａ，１５Ｂ，１０６ （導電性の）サイドウォール、１０５ 電荷読み出し電極、１１２ ＦＤ部
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に係わる。
【０００２】
【従来の技術】
ＣＣＤ固体撮像素子やＣＭＯＳ型固体撮像素子等において、Ｎ型不純物領域が形成された受光センサ部の表面に、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域が形成されている構成、即ちいわゆるＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｅｄ Ｄｉｏｄｅ）センサが用いられている。
【０００３】
このＨＡＤセンサを採用した従来のＣＣＤ固体撮像素子の概略断面図を図１６に示す。
このＣＣＤ固体撮像素子は、シリコン基板等の半導体基体５１に、光電変換領域となるＮ型半導体領域５２、Ｐ型のチャネルストップ領域（画素分離領域）５３、Ｐ型半導体ウエル領域５４、Ｎ型の転送チャネル領域５５、Ｐ型の読み出しゲート部６２が形成され、さらに光電変換領域のＮ型半導体領域５２の表面にＰＰ＋（Ｐ型の高不純物濃度）の正電荷蓄積領域（ホールアキュムレート層）５６が形成されてなる。これらＮ型半導体領域５２及び正電荷蓄積領域（ホールアキュムレート層）５６ことにより受光センサ部６１が構成される。
半導体基体５１上には、ゲート絶縁膜を介して電荷転送電極５８が形成されている。
さらに、電荷転送電極５８の上方には、層間絶縁膜を介して電荷転送電極５８を覆うように遮光膜５９が形成され、垂直転送レジスタ６３に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜５９は、受光センサ部６１に光が入射するように、受光センサ部６１上に開口を有している。
そして、Ｐ型半導体ウエル領域５４及びＮ型の転送チャネル領域５５とその上方の電荷転送電極５８により垂直転送レジスタ６３が構成される。電荷転送電極５８は、この垂直転送レジスタ６３から読み出しゲート部６２にわたって形成されている。
【０００４】
垂直転送レジスタ６３は、垂直方向（図１６中紙面に垂直な方向）に並んだ受光センサ部６１の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ６３の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部６１間にもチャネルストップ領域（画素分離領域）５３が同様に形成されることによって各画素の受光センサ部６１が分離される。
そして、多数の受光センサ部６１がマトリックス状に配列されて、ＣＣＤ固体撮像素子が構成される（例えば特許文献１参照）。
【０００５】
このような固体撮像素子では、通常、読み出しゲート部６２及び垂直転送レジスタ６３に、多結晶シリコン等により成る電荷転送電極５８を、１層又は複数層形成している。
そして、読み出しゲート部６２のポテンシャルと垂直転送レジスタ６３のポテンシャルとを制御して、受光センサ部６１（特にその光電変換領域５２）から垂直転送レジスタ６３への信号電荷の読み出し及び垂直転送レジスタ６３における信号電荷の転送をそれぞれ行っている。
このとき、水平方向即ち図中左右方向に隣り合う画素に電荷が読み出されないように、チャネルストップ領域（画素分離領域）５３のポテンシャルが制御される。
入射光は、光電変換領域（Ｎ型半導体領域）５２において、信号電荷に変換されて蓄積される。
【０００６】
しかしながら、近年画素サイズの縮小化に伴って、チャネルストップ領域（画素分離領域）５３、垂直転送レジスタ６３、読み出しゲート部６２、光電変換領域（Ｎ型半導体領域）５２のそれぞれのポテンシャルが、相互に２次元モジュレーションの影響を受けて、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性の全てを従来と同等のレベルで保持することが困難になってきている。
【０００７】
例えば読み出しゲート部６２の幅が狭くなると、垂直転送レジスタ６３、光電変換領域５２の影響を受けて読み出しゲート部６２のポテンシャルが低くなる。そのためブルーミング特性の悪化を招く。これを防ぐために、光電変換領域５２のポテンシャルを深くすると読み出し電圧が高くなってしまい、電荷読み出し特性が悪化してしまう。
また、例えばチャネルストップ領域（画素分離領域）５３が狭くなると、読み出しゲート部６２のポテンシャルと同様に、２次元モジュレーションの影響でポテンシャルが低くなり、その結果として画素分離特性が悪化してしまう。
【０００８】
さらに、光電変換領域５２のサイズ縮小に伴い、飽和信号量の特性の確保が困難になるため、より浅く光電変換領域５２を作製する必要があるが、その場合光電変換領域５２の表面にある正電荷蓄積領域（ホールアキュムレート層）５６のポテンシャルが低くなり、ホールに対するノイズ成分であるエレクトロンのトラップ確率が下がり、ノイズ成分の増加を招く。
これを防ぐために、正電荷蓄積領域（ホールアキュムレート層）４のＰ型不純物の濃度を大きくすると、隣の読み出しゲート部６２のポテンシャルが高くなってしまい、読み出し特性が悪化する。また同時にチャネルストップ領域（画素分離領域）５３のポテンシャルも高くなってしまい、電荷読み出し時においてチャネルストップ領域（画素分離領域）５３と垂直転送レジスタ６３間の電界が強くなり、アバランシェブレークダウン等によりノイズ成分が増加することが考えられる。
【０００９】
上述の問題に対して、例えば、遮光膜５９に所定の電圧信号を印加することによって、チャネルストップ領域（画素分離領域）５３、読み出しゲート部６２、正電荷蓄積領域（ホールアキュムレート層）５６のそれぞれのポテンシャルの深さを可変し得るように構成し、例えばブルーミング特性、画素分離特性、ノイズ特性が悪化している際には遮光膜５９にマイナスの電圧信号を印加し、読み出し特性が悪化している際には遮光膜５９にプラスの電圧信号を印加することにより、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保できる方法が考え出されている（例えば特許文献２参照）。
【００１０】
【特許文献１】
特開２００２−２５２３４２号公報（段落番号［００２１］、図３）
【特許文献２】
特開２００２−５１２６７号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図１６に示したＣＣＤ固体撮像素子において、遮光膜５９に電圧信号を印加する構成とした場合に、各部分の設計条件（幅・深さ・不純物濃度等）によっては、ノイズ特性と読み出し特性とを共に満足させることが難しくなることがある。
【００１２】
これは、前述したように垂直転送レジスタ６３への光の入射を防ぐ目的で、遮光膜５９が受光センサ部６１の表面のＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６上に張り出して形成されているからである。
これにより、例えば遮光膜５９にマイナスの電圧信号を印加することにより正電荷蓄積領域（ホールアキュムレート層）５６のポテンシャルを高くして、ホールに対するノイズ成分であるエレクトロンのトラップ確率を上げることによってノイズ特性の改善を図った場合において、チャネルストップ領域（画素分離領域）５３側でＮ型の転送チャネル領域５５とＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６との間、もしくはＮ型半導体領域５２とＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６との間に大きな電界が生じることにより、アバランシェブレークダウン等によるノイズ成分が多く発生して、充分なノイズ特性が得られないことが有りうる。
一方、読み出しゲート部６２側においても、遮光膜５９にマイナスの電圧信号を印加することにより読み出しゲート部６２のポテンシャルが上がってしまい、読み出し電圧が大きくなって、充分な読み出し特性が得られないことが懸念される。
【００１３】
また、例えば正電荷蓄積領域（ホールアキュムレート層）５６のＰ型不純物濃度を薄くすると、読み出し特性は向上するがノイズ特性は悪化してしまう。
【００１４】
上述した問題の解決のために、本発明においては、ノイズ特性及び読み出し特性をバランスよく向上することにより、充分なノイズ特性及び読み出し特性を有する固体撮像素子及びその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【００１６】
上述の本発明の固体撮像素子の構成によれば、遮光膜に所定の電圧信号を印加するように構成していることにより、遮光膜から補助的な電界を生じさせて、受光センサ部から及ぶ２次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【００１７】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、電極の受光センサ部側に、第１の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の第１の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【００１８】
上述の本発明の固体撮像素子の構成によれば、第１の電極の受光センサ部側に設けられた他の電極に所定の電圧信号を印加するように構成していることにより、この他の電極から、第１の電極と受光センサ部との間に補助的な電界を生じさせて、受光センサ部から及ぶ２次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【００１９】
本発明の固体撮像素子の製造方法は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成された固体撮像素子を製造する際に、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成するものである。
【００２０】
上述の本発明の固体撮像素子の製造方法によれば、遮光膜に所定の電圧信号を印加するように構成され、上述のように各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能である固体撮像素子を製造するときに、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成することにより、前述したように受光センサ部の表面の端部のポテンシャル深さを補正することができ、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することが可能な構成の固体撮像素子を製造することができる。
【００２１】
【発明の実施の形態】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【００２２】
また本発明は、上記固体撮像素子において、電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【００２３】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、電極が電荷転送部における電荷転送電極を兼ねる構成とする。
【００２４】
また本発明は、上記固体撮像素子において、受光センサ部の第２導電型の半導体領域が、受光センサ部上の遮光膜の開口と自己整合して形成されている構成とする。
【００２５】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、電極の受光センサ部側に、第１の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の第１の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【００２６】
また本発明は、上記固体撮像素子において、電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【００２７】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、第１の電極が電荷転送部における電荷転送電極である構成とする。
【００２８】
また本発明は、上記固体撮像素子において、受光センサ部の第２導電型の半導体領域が、他の電極の端縁と自己整合して形成されている構成とする。
【００２９】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成された固体撮像素子を製造する際に、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する固体撮像素子の製造方法である。
【００３０】
また本発明は、上記固体撮像素子の製造方法において、第２導電型の半導体領域及びこの第２導電型の半導体領域よりも不純物濃度の低い領域をそれぞれ形成する際に、電極側の端部に向けたイオン注入と、その反対側の画素分離領域側の端部に向けたイオン注入とに分けてイオン注入を行う。
【００３１】
また本発明は、上記固体撮像素子の製造方法において、第１導電型の半導体領域を形成した後に遮光膜を形成し、受光センサ部上の遮光膜に開口部を形成し、遮光膜をマスクとして用いてイオン注入を行って第２導電型の半導体領域を形成する。
【００３２】
図１は、本発明の一実施の形態として、固体撮像素子の概略構成図（断面図）を示す。本実施の形態は、本発明をＣＣＤ固体撮像素子に適用したものである。
この固体撮像素子は、シリコン基板等の半導体基体１に、光電変換領域となる第１導電型の半導体領域即ち例えばＮ型半導体領域２、第２導電型即ち例えばＰ型のチャネルストップ領域（画素分離領域）３、Ｐ型半導体ウエル領域４、第１導電型即ち例えばＮ型の転送チャネル領域５、第２導電型即ち例えばＰ型の読み出しゲート部１２が形成され、さらに光電変換領域のＮ型半導体領域２の表面に第２導電型即ち例えばＰ型の正電荷蓄積領域（ホールアキュムレート層）が形成されてなる。これらＮ型半導体領域２及び正電荷蓄積領域（ホールアキュムレート層）とにより受光センサ部１１が構成される。
半導体基体１上には、ゲート絶縁膜を介して電荷転送電極８が形成されている。さらに、この電荷転送電極８の上方には、層間絶縁膜を介して電荷転送電極８を覆うように遮光膜９が形成され、転送チャネル領域５等に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜９は、受光センサ部１１に光が入射するように、受光センサ部１１上に開口を有している。
そして、Ｐ型半導体ウエル領域４及びＮ型の転送チャネル領域５とその上方の電荷転送電極８により垂直転送レジスタ１３が構成される。電荷転送電極８は、この垂直転送レジスタ１３から読み出しゲート部１２にわたって形成されている。
【００３３】
垂直転送レジスタ１３は、垂直方向（図１中紙面に垂直な方向）に並んだ受光センサ部１１の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ１３の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部１１間にもチャネルストップ領域（画素分離領域）３が同様に形成されることによって各画素の受光センサ部１１が分離される。
そして、多数の受光センサ部１１がマトリックス状に配列されて、固体撮像素子が構成される。
【００３４】
また、必要に応じて、遮光膜９の上方に、カラーフィルタやオンチップマイクロレンズ等が形成される。
【００３５】
本実施の形態では、遮光膜９に電圧Ｖを印加することが可能な構成とする。
この遮光膜９に印加する電圧Ｖとしては、例えばパルス電圧や一定のバイアス電圧等が考えられ、必要とされる特性に応じて、正電位、接地電位、もしくは負電位が印加される。
なお、図１では模式的に各遮光膜９に電圧Ｖを印加するように示しているが、実際には各遮光膜９はつながって形成されているため、撮像領域の周辺部で配線を接続すればよい。
【００３６】
さらに、本実施の形態の固体撮像素子においては、特に受光センサ部１１を構成する表面の正電荷蓄積領域（ホールアキュムレート層）を、中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）４と、読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０とにより構成する。
【００３７】
正電荷蓄積領域全体のＰ型不純物濃度を単純に薄くすると、前述したように読み出し特性は向上するがノイズ特性は悪化してしまう。
これに対して、本実施の形態のように、読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域のＰ型不純物濃度を薄くして、低不純物濃度（Ｐ−）の正電荷蓄積領域１０とすることにより、読み出し特性及びノイズ特性を共に向上することが可能になる。
【００３８】
読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度は、読み出し電圧の低減効果が得られる程度まで薄くする。
これにより、読み出しゲート部１２のポテンシャルが、正電荷蓄積領域６，１０（１０Ａ）の影響を受けにくくなり、読み出し特性が向上する。
また、ノイズ特性も、遮光膜９に電圧Ｖを印加することにより、ごく表面の正電荷蓄積領域１０（１０Ａ）のポテンシャルを固定するので、ノイズ特性の悪化は生じない。
【００３９】
また、チャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域のＰ型不純物濃度を薄くして、低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ｂ）とすることにより、信号電荷の読み出し時においてチャネルストップ領域（画素分離領域）３から垂直転送レジスタ８への電界が弱くなり、アバランシェブレークダウン等によるノイズ成分の発生が抑えられる。
【００４０】
なお、図示しない垂直方向に隣接する画素間（図１の手前側及び奥側）にも、電荷転送電極８及びチャネルストップ領域（画素分離領域）３があるが、この部分には電荷転送部（垂直転送レジスタ１３）が設けられていないため、２次元モジュレーションの影響によるポテンシャル変動による特性の悪化が少ない。このことから、垂直方向に隣接する画素間のチャネルストップ領域（画素分離領域）３側には、必ずしも低不純物濃度の正電荷蓄積領域（ホールアキュムレート層）１０を形成しなくても良い。
【００４１】
遮光膜９に印加する電圧Ｖとしては、前述したように、一定のバイアス電圧やパルス電圧が挙げられる。
【００４２】
この遮光膜９に実際に印加する電圧Ｖとして、一定のバイアス電圧を印加するときには、常に接地電位（グラウンドレベル）で固定する場合、常に＋電位（正電位）に固定する場合、常に−電位（負電位）に固定する場合と、３つのパターンが可能である。
常に接地電位（グラウンドレベル）に固定する場合には、周辺のポテンシャル変動の影響を例えば正電荷蓄積領域６，１０が受ける場合に、遮光膜９を接地電位に固定しているため、このポテンシャル変動の影響を抑制して、ノイズの悪化を抑制することができる。
また、常に−電位に固定する場合は、ノイズの更なる低減が期待される。この場合には遮光膜９を−電位にすることによる読み出し電圧の悪化が懸念されるが、上述したように読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度を薄くしているため、読み出し電圧の悪化を防ぐことができる。さらに、チャネルストップ領域（画素分離領域）３からのノイズについても、チャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域１０（１０Ｂ）のＰ型不純物濃度が薄くなっているため、電界が緩和されてノイズの発生が抑制される。
また、常に＋電位に固定する場合は、読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度を薄くしているので、読み出し電圧の更なる向上が期待されるが、遮光膜９を＋電位にすることによるノイズの悪化が懸念されるため、逆に中央部の高濃度の正電荷蓄積領域６のＰ型不純物濃度を濃くしてノイズの悪化を防ぐ。この点は、ノイズ特性と読み出し特性とがトレードオフの関係にあるため、それぞれ良好な特性とするために高濃度の正電荷蓄積領域６のＰ型不純物濃度を最適化する。チャネルストップ領域（画素分離領域）３からのノイズと読み出し特性とについても同様の関係がある。
【００４３】
次に、遮光膜９に実際に印加する電圧Ｖとして、パルス電圧を印加するときには、例えば電荷蓄積時には−電位もしくは接地電位で固定しておいて、電荷を読み出す際にはそのレベルよりも＋電位側に変化させるパターンとすることにより、読み出し特性、ノイズ特性の向上を図ることが考えられる。
この際、正電荷蓄積領域６，１０のポテンシャルが変動するが、パルスの時間が非常に短いため、前述した要因によるノイズが発生する確率は非常に少ないと考えられる。
【００４４】
本実施の形態の固体撮像素子は、例えば次のようにして製造することができる。
半導体基体１に、Ｎ型半導体領域２、Ｐ型半導体ウエル領域４、Ｎ型の転送チャネル領域５、Ｐ−の読み出しゲート部１２、Ｐ＋のチャネルストップ領域（画素分離領域）３をそれぞれ形成する。
また、Ｎ型半導体領域２の表面付近に、Ｐ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０を形成する。
次に、半導体基体１上に絶縁膜を介して電荷転送電極８となる電極層を形成し、この電極層を読出しゲート部１２及び転送チャネル領域５上に残るようにパターニングして電荷転送電極８を形成する（以上図２Ａ参照）。
【００４５】
続いて、レジスト等のマスク２１を用いて、Ｎ型半導体領域２の表面のＰ−の正電荷蓄積領域１０の中央部以外を覆い、その後この中央部を高不純物濃度（Ｐ＋）となるようにＰ型不純物のイオン注入２２を行って、Ｎ型半導体領域２の表面の中央部にＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６を形成する（以上図２Ｂ参照）。このとき、Ｎ型半導体領域２の表面の中央部以外（端部）はマスク２１により覆われているため、低不純物濃度の正電荷蓄積領域１０が残る。
次に、マスク２１を除去して、層間絶縁層を形成し、その上に遮光膜９を形成する。
その後は、必要に応じて、遮光膜９の上方に、絶縁層を形成し、表面を平坦化した後にカラーフィルタやオンチップマイクロレンズ等を形成する。
このようにして、図１に示した本実施の形態の固体撮像素子を製造することができる。
【００４６】
なお、図２Ｂに示したように、マスク２１を用いてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成する代わりに、例えば図３に示すように、遮光膜９を形成した後に、遮光膜９をマスクとしてイオン注入を行って形成してもよい。これにより、遮光膜９の開口９Ａに自己整合させてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成することができる。
この場合は、垂直方向に隣接する画素間のチャネルストップ領域（画素分離領域）側にも低不純物濃度（Ｐ−）の正電荷蓄積領域１０が残ることになる。
【００４７】
また、図２Ｂに示したように、マスク２１を用いてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成する代わりに、例えば図４Ａ〜図４Ｃに示すように、Ｐ型のイオン注入の方向を、前記電極方向と、その反対側の画素分離領域側の端部に分けて注入することによっても、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６と低不純物濃度の正電荷蓄積領域１０を分けて形成することができる。
【００４８】
即ち図４Ａの状態（図２Ａの状態と同じ）から、図４Ｂに示すように、チャネルストップ領域（画素分離領域）３に向けて、斜めにＰ型不純物のイオン注入２５を行う。このとき、電荷転送電極８が、イオン注入のマスクの役割を果たす。
これにより、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部とチャネルストップ領域（画素分離領域）３側の端部とが、Ｐ型不純物の濃度が上がって、Ｐ−の領域１０からＰ型の領域２６に変わる。一方、電荷転送電極８側の端部は、Ｐ−の領域１０のままである。
さらに、図４Ｃに示すように、電荷転送電極８に向けて、斜めにＰ型不純物のイオン注入２７を行う。このときも、電荷転送電極８がイオン注入のマスクの役割を果たす。
【００４９】
これにより、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部と電荷転送電極８側の端部とにおいてＰ型不純物の濃度が上がるので、電荷転送電極８側の端部はＰ−の領域１０からＰ型の領域２８に変わり、中央部はＰ型の領域２６からＰ＋の領域２９に変わり、チャネルストップ領域（画素分離領域）３側の端部はＰ型の領域２６のままである。
従って、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部はＰ＋の領域２９で高不純物濃度であり、電荷転送電極８側の端部及びチャネルストップ領域（画素分離領域）３側の端部はＰ型の領域２８でありＰ＋の領域２９よりも低不純物濃度となっている。
【００５０】
上述の本実施の形態によれば、遮光膜９に電圧Ｖを印加することにより、チャネルストップ領域（画素分離領域）３、読み出しゲート部１２、正電荷蓄積領域６，１０に補助的な電界が生じて、Ｎ型半導体領域（光電変換領域）２等から及ぶ二次元変調の影響を低減することができるので、チャネルストップ領域（画素分離領域）３、読み出しゲート部１２、正電荷蓄積領域６，１０におけるポテンシャル深さを可変とすることができる。
また、受光センサ部１１の表面の正電荷蓄積領域６，１０の水平方向の不純物濃度を変化させて、中央部に高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成し、読み出しゲート部１２側及びチャネルストップ領域（画素分離領域）３側の端部に低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ａ，１０Ｂ）を形成したことにより、各部のポテンシャルの深さを適切に補正することが可能になる。
【００５１】
従って、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保することが可能になる。
これにより、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【００５２】
なお、低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０と高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６とは、Ｐ型不純物の濃度差が少しでもあれば、上述した作用効果が得られる。
【００５３】
なお、上述の実施の形態では、遮光膜９が１つにつながっていて、同一の電圧Ｖが印加される構成であるが、例えば互いに電気的に独立した複数の遮光膜により遮光膜を構成して、各遮光膜にそれぞれ異なる電圧を印加できるようにしてもよい。
【００５４】
上述の実施の形態では、遮光膜９に電圧Ｖを印加する構成としているが、その代わりに、電荷転送電極の横に導電性のサイドウォールを設け、このサイドウォールに電圧を印加する構成としても、同様の効果を得ることが可能である。
その場合の実施の形態を次に示す。
【００５５】
本発明の固体撮像素子の他の実施の形態の概略構成図（断面図）を図５に示す。
本実施の形態の固体撮像素子は、特に、電荷転送電極８の横に導電性のサイドウォール１５（１５Ａ，１５Ｂ）が設けられ、このサイドウォール１５（１５Ａ，１５Ｂ）に電圧ＶＡ，ＶＢを印加することが可能な構成となっている。電荷転送電極８の読出しゲート部１２側のサイドウォール１５Ａには電圧ＶＡが印加され、チャネルストップ領域３型のサイドウォール１５Ｂには電圧ＶＢが印加される。
これらサイドウォール１５Ａ，１５Ｂは、電荷転送電極８とは絶縁膜により絶縁されており、また互いに電気的に独立して異なる電圧ＶＡ，ＶＢを印加できるように構成されている。
遮光膜９は、電荷転送電極８と、その横のサイドウォール１５Ａ，１５Ｂとを覆って形成されている。
なお、本実施の形態では、遮光膜９には電圧を印加する構成とはしていない。
そして、サイドウォール１５Ａ，１５Ｂ近傍の、受光センサ部１１の表面の端部に、先の実施の形態と同様のＰ型の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０（１０Ａ，１０Ｂ）が形成されている。
その他の構成は、図１に示した先の実施の形態の固体撮像素子と同様であるので、同一符号を付して重複説明を省略する。
【００５６】
サイドウォール１５Ａ，１５Ｂにそれぞれ印加する電圧ＶＡ，ＶＢとしては、前述した遮光膜９に印加する電圧Ｖと同様に、例えば一定のバイアス電圧やパルス電圧を印加することが可能である。
【００５７】
そして、良好な読み出し特性及び良好なノイズ特性が得られるように、印加する電圧ＶＡ，ＶＢを設定する。
例えば、読み出しゲート部１２側のサイドウォール１５Ａに印加する電圧ＶＡを、接地電位（０電位）〜負電位の一定のバイアス電圧とすることにより、読み出し特性を良好にする。一方で、チャネルストップ領域３側のサイドウォール１５Ｂに印加する電圧ＶＢを、負電位の一定のバイアス電圧とすることにより、電界強度を緩和して周辺のポテンシャルをピンニングする。
【００５８】
上述の導電性のサイドウォール１５（１５Ａ，１５Ｂ）は、例えば次のようにして形成することができる。
まず、電荷転送電極８を形成した後、その表面に絶縁膜を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックしてサイドウォールを形成する。
さらに、図６Ａに平面図を示すように、受光センサ部１１の周囲に形成されたサイドウォール（図中斜線を付した部分）１５に対して、図６Ｂに示すようにパターニングして、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとを電気的に分離する。なお、図６Ａ及び図６Ｂにおいて、電荷転送電極８（８Ａ，８Ｂ）とサイドウォール１５Ａ，１５Ｂとの間の絶縁膜は、図示を省略しており、電荷転送電極８とサイドウォール１５Ａ，１５Ｂとの間を詰めて表示している。
このようにして、サイドウォール１５Ａ，１５Ｂを形成することができる。
【００５９】
さらに、サイドウォール１５Ａ，１５Ｂを形成した後に、表面を覆って絶縁膜を形成し、この絶縁膜にコンタクトホールを形成する。
そして、コンタクトホールを通じて、配線層とサイドウォール１５Ａ，１５Ｂとを接続することができる。
【００６０】
ここで、図６Ｂのサイドウォール１５Ａ，１５Ｂ上に、直接コンタクトホールを形成すると、サイドウォールの幅が狭いことから、コンタクトホールの形成が難しくなる。
そこで、エッチバックによりサイドウォールを形成する際に、電荷転送電極の上に導電膜が一部残るようにして、電荷転送電極上に残った導電膜に対してコンタクトホールを形成して、配線層との接続を行うことが考えられる。
【００６１】
即ち、例えば、図７Ａに示すように、エッチバックによりサイドウォール１５を形成する際に、電荷転送電極８の一部、この場合は下層の電荷転送電極８Ａの一部上に導電膜１５を残す。例えば導電膜１５の残す部分をマスクによって覆った状態でエッチバックを行えばよい。
その後、図７Ｂに示すように、サイドウォール１５をパターニングして、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとを電気的に分離する。
次に、サイドウォール１５Ａ，１５Ｂの上に図示しないが層間絶縁膜を成膜した後に、電荷転送電極８上のサイドウォール１５Ａ，１５Ｂの直上の層間絶縁膜にエッチングによりコンタクトホールを形成する。
そして、コンタクトホールに導電層を埋めてコンタクト部１６Ａ，１６Ｂを形成すると共に、これらコンタクト部１６Ａ，１６Ｂに接続して配線１７Ａ，１７Ｂを形成する。
このようにして、サイドウォール１５Ａ，１５Ｂを駆動させる電極を形成することができる。
【００６２】
なお、サイドウォール１５を、読出しゲート部１２側とチャネルストップ領域３側とで電気的に分離しない場合には、図７Ａの状態から、例えば図９に示すように、電荷転送電極８上に残した導電膜１５のほぼ中央に、コンタクト部１６を形成し、このコンタクト部１６に接続して配線１７を形成する。
【００６３】
本実施の形態の構成によれば、電荷転送電極８の横に設けられた導電性のサイドウォール１５（１５Ａ，１５Ｂ）に電圧ＶＡ，ＶＢを印加することが可能な構成とされ、さらにこのサイドウォール１５の近傍の受光センサ部１１の表面の端部に、Ｐ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ａ，１０Ｂ）が形成されていることにより、先の実施の形態と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域３付近の電界によるノイズの発生を抑制することが可能になる。
【００６４】
これにより、読み出し特性とノイズ特性を共に良好とすることができる。
そして、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【００６５】
なお、本実施の形態において、さらにサイドウォール１５（１５Ａ，１５Ｂ）の先端部と、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６とを自己整合させた構成とすることも可能である。
【００６６】
次に、本発明の固体撮像素子のさらに他の実施の形態として、図５に示した構成を変形した構成の固体撮像素子の概略構成図（断面図）を図１０に示す。
本実施の形態は、特に、読出しゲート部１２側のサイドウォール１５Ａが、読み出しゲート部１２にも亘って形成されている。電荷転送電極８は、その分垂直転送レジスタ１３の部分に形成されている。
その他の構成は、図５と同様であるので、同一符号を付して重複説明を省略する。
【００６７】
本実施の形態においても、図５に示した構成と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域３付近の電界によるノイズの発生を抑制することが可能になり、読み出し特性とノイズ特性を共に良好とすることができる。
なお、本実施の形態では、読み出しゲート部１２側のサイドウォール１５Ａが読み出しゲート部１２にも亘って形成されているため、このサイドウォール１５Ａに印加する電圧ＶＢの最適値は、図５に示した先の実施の形態における電圧ＶＢ最適値とは異なることも有りうる。
【００６８】
また、この場合も、さらにサイドウォール１５（１５Ａ，１５Ｂ）の先端部と、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６とを自己整合させた構成とすることが可能である。
【００６９】
上述の図５又は図１０に示した各実施の形態では、電荷転送電極８の横に設けたサイドウォール１５（１５Ａ，１５Ｂ）が、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとで電気的に独立していて異なる電圧が印加される構成となっている。
本発明は、このような構成に限定されず、これらのサイドウォールが例えば図示しない手前側や奥側でつながっていて、電気的にも接続されている構成（例えば図６Ａに示した状態でパターニングしない場合）も可能である。この場合には、遮光膜に電圧を印加する構成と同様に、読出しゲート部側とチャネルストップ領域側に対して同一の電圧が印加される。
【００７０】
また、上述の図５又は図１０に示した各実施の形態の構成において、さらに遮光膜９に電圧Ｖを印加する構成としてもよい。この場合、それぞれの電圧ＶＡ，ＶＢ，Ｖを調節することにより、各部のポテンシャルの制御をより効果的に最適化することができる。
【００７１】
上述の各実施の形態では、受光センサ部１１表面の読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍にＰ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０を形成しているが、本発明では、この受光センサ部表面の読み出しゲート部近傍及びチャネルストップ領域（画素分離領域）近傍に形成する半導体領域を、Ｐ− 即ち受光センサ部表面の中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域と同じ導電型に限定するものではない。
例えば真性に近い半導体領域や、中央部（Ｐ＋）とは反対導電型の低不純物濃度の領域（Ｎ−又はＮ）としてもよい。いずれにしても、中央部（Ｐ＋）よりも不純物濃度の低い半導体領域とする。
【００７２】
この領域をＮ型とする場合には、例えば図１１に示すように、Ｎ型半導体領域２を形成した後に、より開口の狭いマスク３１を用いて中央部の表面付近のみに高濃度のＰ型不純物（Ｐ＋）を注入する形成方法も考えられる。この形成方法を採る場合には、Ｐ＋がＮ側に拡散しやすいため、拡散する分を見越してマスク３１の開口を小さ目にしておくとよい。
【００７３】
上述の各実施の形態では、ＣＣＤ固体撮像素子に本発明を適用した場合を説明したが、その他の構成の固体撮像素子にも本発明を適用することができる。
例えばＣＣＤ型構造以外の電荷転送部を有する固体撮像素子にも本発明を適用することができる。
また、例えばＣＭＯＳ型固体撮像素子においても、受光センサ部の光電変換領域を構成するＮ型半導体領域の表面にＰ＋の正電荷蓄積領域を設けてＨＡＤセンサを構成することがある。
このＨＡＤセンサを採用したＣＭＯＳ型固体撮像素子に対しても、本発明を適用して、受光センサ部から信号線に電荷を読み出すゲートに対して、導電性のサイドウォールを設けて、このサイドウォールに電圧を印加する構成とすると共に、サイドウォール近傍の受光センサ部表面を、受光センサ部の表面の中央部よりも低不純物濃度の半導体領域とすることにより、ノイズ特性及び読み出し特性を向上する効果を得ることが可能になる。
その場合を次に示す。
【００７４】
図１２は、本発明の別の実施の形態として、固体撮像素子の概略構成図（平面図）を示す。本実施の形態は、本発明をＣＭＯＳ型固体撮像素子に適用したものである。また、図１２のＡ−Ａ´における断面図を図１３に、Ｂ−Ｂ´における断面図を図１４に、Ｃ−Ｃ´における断面図を図１５にそれぞれ示す。
この固体撮像素子は、Ｐ型半導体領域１０１に、光電変換領域となる第１導電型の半導体領域即ち例えばＮ型半導体領域１０２、第２導電型即ち例えばＰ型のチャネルストップ領域１０３、チャネルストップ領域１０３上にある厚い絶縁層から成る画素分離領域１０４、第１導電型の不純物領域即ち例えばＮ＋の領域によるＦＤ（フローティングディフュージョン）部１１２が形成され、さらに光電変換領域のＮ型半導体領域１０２の表面に第２導電型即ち例えばＰ型の正電荷蓄積領域（ホールアキュムレート層）が形成されてなる。これらＮ型半導体領域１０２及び正電荷蓄積領域（ホールアキュムレート層）とにより受光センサ部１１１が構成される。
Ｐ型半導体領域１０１上には、ゲート絶縁膜を介して、電荷読み出し電極１０５が形成されている。
また、電荷読み出し電極１０５の側壁には、薄い絶縁膜１０７を介して導電性のサイドウォール１０６が形成されている。なお、図１２の平面図では絶縁膜１０７の図示を省略している。この導電性のサイドウォール１０６は、電荷読み出し電極１０５に印加される読み出し電圧とは独立した電圧を印加することができるように構成する。
【００７５】
電荷読み出し電極１０５は、受光センサ部１１１とＦＤ部１１２の間に設けられ、また受光センサ部１１１及びＦＤ部１１２の外側の画素分離領域１０４上に亘って形成されている。そして、図１２の下方の画素分離領域１０４上の部分において、コンタクト部１０８が形成されている。
図中１１３は、サイドウォールコンタクト用バッファ層であり、例えば電荷読み出し電極１０５と同じ材料を使用して、電荷読み出し電極１０５と同時にパターニングにより形成することができる。図中１１４は、サイドウォール１０６と配線とのコンタクト部を示している。図中１２１は、電荷読み出し電極１０５用の配線を示している。図中１２２は、サイドウォール１０６用の配線を示している。
このように、電荷読み出し電極１０５と、サイドウォール１０６に、それぞれ別にコンタクト部及び配線を接続することにより、電荷読み出し電極１０５及びサイドウォール１０６を別々に駆動することが可能になる。
なお、図示しないが、受光センサ部１１１以外の部分上を覆って、遮光膜を形成することにより、電荷読み出し電極１０５下のチャネル領域やＦＤ部１１２等に光が入射することを防止することができる。
【００７６】
そして、本実施の形態においては、受光センサ部１１１を構成する表面の正電荷蓄積領域（ホールアキュムレート層）を、中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）１０９と、電荷読み出し電極１０５（及びサイドウォール１０６）側の端部の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１１０とにより構成する。
これにより、先に示したＣＣＤ固体撮像素子に適用した場合と同様に、読み出し特性及びノイズ特性を共に向上することが可能になる。
なお、本実施の形態において、画素分離領域１０４側の端部を低不純物濃度（Ｐ−）の正電荷蓄積領域にしてもよい。
【００７７】
本実施の形態の固体撮像素子は、例えば次のように製造することができる。
画素分離領域１０４、チャネルストップ領域１０３、受光センサ部１１１、ＦＤ部１１２、電荷読み出し電極１０５、サイドウォールコンタクト用バッファ層１１３の各部をそれぞれ形成した後に、電荷読み出し電極１０５及びバッファ層１１３の表面に薄い絶縁膜１０７を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックして、電荷読み出し電極１０５及びバッファ層１１３の側壁に、サイドウォール１０６を形成する。
その後、電荷読み出し層１０５、バッファ層１１３、サイドウォール１０６の表面に絶縁膜１１５を形成し、さらに全体を厚い層間絶縁膜１１６で覆う。
続いて、電荷読み出し電極１０５上の層間絶縁膜１１６にコンタクトホールを開けた後、コンタクトホール内に導電層を形成して、コンタクト部１０８を形成する。そして、このコンタクト部１０８に接続して配線１２１を形成する。
さらに、表面を層間絶縁膜１１７で覆った後、電荷読み出し電極１０５と同時に形成しておいたサイドウォールコンタクト用バッファ層１１３と、その周囲に形成されたサイドウォール１０６との両方に跨る形で、上の層間絶縁膜１１７及び下の層間絶縁膜１１６にコンタクトホールを開ける。その後このコンタクトホール内に導電層を形成して、コンタクト部１１４を形成する。そして、このコンタクト部１１４に接続して配線１２２を形成する。
【００７８】
さらに、上述の各実施の形態では、Ｎ型半導体領域２の表面の中央部にＰ＋の正電荷蓄積領域６を形成しているが、本発明において光電変換領域の導電型は限定されるものではなく、Ｐ型半導体領域の表面の中央部にＮ型の高不純物濃度の領域を形成して受光センサ部を構成してもよい。
即ち、本発明においては、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の高不純物濃度の領域を形成し、一方表面の端部に中央部よりも低不純物濃度の領域を形成する。そして、遮光膜や導電性のサイドウォールに印加する電圧も受光センサ部の導電型に対応して、電圧の正負等を選定すればよい。
【００７９】
また、図５と図１０にそれぞれ示した各実施の形態では、電荷転送電極の両側に導電性のサイドウォールが形成されているが、本発明では、サイドウォールに限らず、第１の電極、例えば電荷転送電極やＣＭＯＳ型固体撮像素子の電荷読み出し用のゲート電極に対して、その両側に、電荷転送電極やゲート電極と同様の膜厚の導電膜から成る他の電極を設けて、この他の電極に電荷転送電極やゲート電極とは独立した電圧を印加できるように構成して、ポテンシャルを調整してもよい。
【００８０】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００８１】
【発明の効果】
上述の本発明の固体撮像素子によれば、遮光膜や第１の電極に対して電気的に独立した他の電極に所定の電圧信号を印加することができる構成とすることにより、各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
これにより、ポテンシャルを補正して、ブルーミング特性、読み出し特性、画素分離特性やノイズ特性を改善することができる。
【００８２】
また、本発明の固体撮像素子及びその製造方法によれば、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及び画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域を形成することにより、受光センサ部の表面の端部のポテンシャル深さを補正して、電極側で読み出し電圧を低減すると共に、画素分離領域側でのノイズの発生を抑制することができる。
これにより、より効果的に読み出し特性及びノイズ特性を向上することができる。
【００８３】
従って、本発明により、良好なノイズ特性及び読み出し特性を有する固体撮像素子を実現することができる。
また、本発明により、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本発明の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の一実施の形態の概略構成図（断面図）である。
【図２】Ａ、Ｂ 図１の固体撮像素子の製造方法を説明する工程図である。
【図３】遮光膜と自己整合して正電荷蓄積領域を形成する方法を示す図である。
【図４】Ａ〜Ｃ 正電荷蓄積領域を形成する他の製造方法を示す図である。
【図５】本発明の固体撮像素子の他の実施の形態の概略構成図（断面図）である。
【図６】Ａ、Ｂ サイドウォールのパターニングを説明する図である。
【図７】Ａ、Ｂ サイドウォールに接続する配線の形成方法を示す図である。
【図８】サイドウォールに接続する配線の形成方法を示す図である。
【図９】サイドウォールに接続する配線の形成方法を示す図である。
【図１０】本発明の固体撮像素子のさらに他の実施の形態の概略構成図（断面図）である。
【図１１】正電荷蓄積領域を形成する他の方法を示す図である。
【図１２】本発明の固体撮像素子の別の実施の形態の概略構成図（平面図）である。
【図１３】図１２のＡ−Ａ´における断面図である。
【図１４】図１２のＢ−Ｂ´における断面図である。
【図１５】図１２のＣ−Ｃ´における断面図である。
【図１６】ＨＡＤセンサを採用した従来のＣＣＤ固体撮像素子の断面図である。
【符号の説明】
１ 半導体基体、２ Ｎ型半導体領域、３ チャネルストップ領域（画素分離領域）、５ 転送チャネル領域、６，１０９ 高不純物濃度の正電荷蓄積領域、８電荷転送電極、９ 遮光膜、１０，１０Ａ，１０Ｂ，１１０ 低不純物濃度の正電荷蓄積領域、１１，１１１ 受光センサ部、１２ 読み出しゲート部、１３垂直転送レジスタ、１５，１５Ａ，１５Ｂ，１０６ （導電性の）サイドウォール、１０５ 電荷読み出し電極、１１２ ＦＤ部
Claims (11)
- 画素を構成する受光センサ部の一側に、前記受光センサ部から信号電荷を読み出すための電極が設けられ、
撮像領域の前記受光センサ部以外を覆って遮光膜が形成され、
前記遮光膜に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の半導体領域が形成され、
前記第１導電型の半導体領域の表面の、前記電極側の端部及びその反対側の画素分離領域側の端部に、前記第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることを特徴とする固体撮像素子。 - 前記電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加することを特徴とする請求項１に記載の固体撮像素子。
- 前記受光センサ部の一側に読み出した前記信号電荷を転送する電荷転送部が設けられ、前記電極が前記電荷転送部における電荷転送電極を兼ねることを特徴とする請求項１に記載の固体撮像素子。
- 前記受光センサ部の前記第２導電型の半導体領域が、前記受光センサ部上の遮光膜の開口と自己整合して形成されていることを特徴とする請求項１に記載の固体撮像素子。
- 画素を構成する受光センサ部の一側に、前記受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、
前記電極の前記受光センサ部側に、前記第１の電極とは電気的に独立した他の電極が設けられ、
前記他の電極に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の半導体領域が形成され、
前記第１導電型の半導体領域の表面の、前記第１の電極側の端部及びその反対側の画素分離領域側の端部に、前記第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている
ことを特徴とする固体撮像素子。 - 前記電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加することを特徴とする請求項５に記載の固体撮像素子。
- 前記受光センサ部の一側に読み出した前記信号電荷を転送する電荷転送部が設けられ、前記第１の電極が前記電荷転送部における電荷転送電極であることを特徴とする請求項５に記載の固体撮像素子。
- 前記受光センサ部の前記第２導電型の半導体領域が、前記他の電極の端縁と自己整合して形成されていることを特徴とする請求項５に記載の固体撮像素子。
- 画素を構成する受光センサ部の一側に、前記受光センサ部から信号電荷を読み出すための電極が設けられ、
撮像領域の前記受光センサ部以外を覆って遮光膜が形成され、
前記遮光膜に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の半導体領域が形成された固体撮像素子を製造する方法であって、
前記第１導電型の半導体領域を形成した後に、前記第１導電型の半導体領域の表面の中央部に前記第２導電型の半導体領域を、前記第１導電型の半導体領域の表面の前記電極側の端部及びその反対側の画素分離領域側の端部に、前記第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する
ことを特徴とする固体撮像素子の製造方法。 - 前記第２導電型の半導体領域及び前記第２導電型の半導体領域よりも不純物濃度の低い領域をそれぞれ形成する際に、前記電極側の端部に向けたイオン注入と、その反対側の画素分離領域側の端部に向けたイオン注入とに分けてイオン注入を行うことを特徴とする請求項９に記載の固体撮像素子の製造方法。
- 前記第１導電型の半導体領域を形成した後に、前記遮光膜を形成し、前記受光センサ部上の前記遮光膜に開口部を形成し、前記遮光膜をマスクとして用いてイオン注入を行って前記第２導電型の半導体領域を形成することを特徴とする請求項９に記載の固体撮像素子の製造方法。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060328A JP2004273640A (ja) | 2003-03-06 | 2003-03-06 | 固体撮像素子及びその製造方法 |
| US10/548,182 US7473977B2 (en) | 2003-03-06 | 2004-03-05 | Method of driving solid state image sensing device |
| PCT/JP2004/002817 WO2004079825A1 (ja) | 2003-03-06 | 2004-03-05 | 固体撮像素子及びその製造方法、並びに固体撮像素子の駆動方法 |
| TW093105886A TWI241711B (en) | 2003-03-06 | 2004-03-05 | Solid state image sensing device, production method thereof, and method of driving solid state image sensing device |
| CNB2004800118169A CN100481482C (zh) | 2003-03-06 | 2004-03-05 | 固态成像装置和制造与驱动其的方法 |
| EP04717820A EP1608023B1 (en) | 2003-03-06 | 2004-03-05 | Solid state image sensing device and production method therefor |
| KR1020057016554A KR20050106495A (ko) | 2003-03-06 | 2004-03-05 | 고체촬상소자 및 그 제조방법과 고체촬상소자의 구동방법 |
| US12/200,424 US7928487B2 (en) | 2003-03-06 | 2008-08-28 | Solid-state imaging device and driving method of solid-state imaging device |
| US12/277,982 US7791118B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device |
| US12/277,958 US7821093B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device with biased light shielding film |
| US12/323,006 US8017984B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device |
| US12/323,019 US7935563B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device and method for manufacturing thereof as well as driving method of solid-state imaging device |
| US13/211,362 US8598640B2 (en) | 2003-03-06 | 2011-08-17 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060328A JP2004273640A (ja) | 2003-03-06 | 2003-03-06 | 固体撮像素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273640A true JP2004273640A (ja) | 2004-09-30 |
Family
ID=33122903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003060328A Pending JP2004273640A (ja) | 2003-03-06 | 2003-03-06 | 固体撮像素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004273640A (ja) |
| CN (1) | CN100481482C (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221560A (ja) * | 2006-02-17 | 2007-08-30 | Fujifilm Corp | 固体撮像素子及びその駆動方法並びに撮像装置 |
| JP2008072046A (ja) * | 2006-09-15 | 2008-03-27 | Fujifilm Corp | 固体撮像素子およびその駆動方法 |
| JP2008166607A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
| JP2010010487A (ja) * | 2008-06-27 | 2010-01-14 | Sony Corp | 固体撮像装置及び電子機器 |
| JP2010067774A (ja) * | 2008-09-10 | 2010-03-25 | Canon Inc | 光電変換装置及び撮像システム |
| JP2010219563A (ja) * | 2010-06-25 | 2010-09-30 | Sony Corp | 固体撮像装置及び電子機器 |
| JP2018088488A (ja) * | 2016-11-29 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | センサチップおよび電子機器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5194419B2 (ja) * | 2006-10-04 | 2013-05-08 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP4305516B2 (ja) * | 2007-01-30 | 2009-07-29 | ソニー株式会社 | 固体撮像素子及び固体撮像装置 |
| JP4759590B2 (ja) * | 2008-05-09 | 2011-08-31 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP5493430B2 (ja) * | 2009-03-31 | 2014-05-14 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5251736B2 (ja) * | 2009-06-05 | 2013-07-31 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| JP5564874B2 (ja) | 2009-09-25 | 2014-08-06 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| US9848142B2 (en) * | 2015-07-10 | 2017-12-19 | Semiconductor Components Industries, Llc | Methods for clocking an image sensor |
| CN107046046B (zh) * | 2017-04-14 | 2019-08-16 | 中国电子科技集团公司第四十四研究所 | Ccd像元结构 |
| JP7671766B2 (ja) * | 2020-08-27 | 2025-05-02 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 画像処理装置、機械学習モデルの訓練方法、識別装置、及び、画像処理方法 |
| CN113066810B (zh) * | 2021-03-25 | 2022-09-06 | 中国科学院半导体研究所 | 像素器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259063B1 (ko) * | 1992-06-12 | 2000-06-15 | 김영환 | Ccd 영상소자 |
| JP2002198510A (ja) * | 2000-12-27 | 2002-07-12 | Sony Corp | 固体撮像素子およびその製造方法 |
-
2003
- 2003-03-06 JP JP2003060328A patent/JP2004273640A/ja active Pending
-
2004
- 2004-03-05 CN CNB2004800118169A patent/CN100481482C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221560A (ja) * | 2006-02-17 | 2007-08-30 | Fujifilm Corp | 固体撮像素子及びその駆動方法並びに撮像装置 |
| JP2008072046A (ja) * | 2006-09-15 | 2008-03-27 | Fujifilm Corp | 固体撮像素子およびその駆動方法 |
| JP2008166607A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
| JP2010010487A (ja) * | 2008-06-27 | 2010-01-14 | Sony Corp | 固体撮像装置及び電子機器 |
| US8169523B2 (en) | 2008-06-27 | 2012-05-01 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US8593553B2 (en) | 2008-06-27 | 2013-11-26 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| JP2010067774A (ja) * | 2008-09-10 | 2010-03-25 | Canon Inc | 光電変換装置及び撮像システム |
| JP2010219563A (ja) * | 2010-06-25 | 2010-09-30 | Sony Corp | 固体撮像装置及び電子機器 |
| JP2018088488A (ja) * | 2016-11-29 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | センサチップおよび電子機器 |
| JP7055544B2 (ja) | 2016-11-29 | 2022-04-18 | ソニーセミコンダクタソリューションズ株式会社 | センサチップおよび電子機器 |
| US11411032B2 (en) | 2016-11-29 | 2022-08-09 | Sony Semiconductor Solutions Corporation | Sensor chip and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100481482C (zh) | 2009-04-22 |
| CN1781192A (zh) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8598640B2 (en) | Solid-state imaging device | |
| US7595214B2 (en) | Solid-state image pickup device and manufacturing method for the same | |
| JP4976273B2 (ja) | シーモスイメージセンサ及びその製造方法 | |
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| JP5537523B2 (ja) | 固体撮像装置 | |
| CN102800684B (zh) | 固态图像拾取器件及其制造方法、图像拾取系统 | |
| US8593553B2 (en) | Solid-state imaging device and electronic apparatus | |
| CN100580942C (zh) | 光电转换器件和具有光电转换器件的摄像系统 | |
| JP2004273640A (ja) | 固体撮像素子及びその製造方法 | |
| US20230005981A1 (en) | Solid-state image sensor and electronic device | |
| US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
| TWI525801B (zh) | 具有經摻雜之傳輸閘極的影像感測器 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2013211295A (ja) | 固体撮像装置及びその製造方法、電子機器 | |
| US20060081956A1 (en) | Solid-state image sensor | |
| JP2005093915A (ja) | 固体撮像素子 | |
| JPH09307092A (ja) | 増幅型固体撮像素子 | |
| JPH07297378A (ja) | 固体撮像装置およびその製造方法 | |
| JP2004087514A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |