[go: up one dir, main page]

CN113066810B - 像素器件 - Google Patents

像素器件 Download PDF

Info

Publication number
CN113066810B
CN113066810B CN202110323016.6A CN202110323016A CN113066810B CN 113066810 B CN113066810 B CN 113066810B CN 202110323016 A CN202110323016 A CN 202110323016A CN 113066810 B CN113066810 B CN 113066810B
Authority
CN
China
Prior art keywords
region
ion implantation
layer
pixel device
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110323016.6A
Other languages
English (en)
Other versions
CN113066810A (zh
Inventor
顾超
冯鹏
郭振华
尹韬
于双铭
窦润江
刘力源
刘剑
吴南健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN202110323016.6A priority Critical patent/CN113066810B/zh
Publication of CN113066810A publication Critical patent/CN113066810A/zh
Application granted granted Critical
Publication of CN113066810B publication Critical patent/CN113066810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种像素器件，包括：衬底；光电二极管，形成于衬底上，光电二极管包括P型外延层，以及形成于P型外延层内的N型埋层和表面P+层，其中，表面P+层形成于N型埋层上；N型埋层包括第一离子注入区和第二离子注入区，第一离子注入区至少部分地形成于第二离子注入区上，其中，第一离子注入区包括中心区域及位于中心区域外缘的多个尖形区域；浮置扩散区，形成于P型外延层的除表面P+层以外的区域内；环形传输晶体管栅极，至少部分地形成于光电二极管的上表面，且环形传输晶体管栅极环绕浮置扩散区。由于光电二极管的N型埋层包括具有中心区域及位于中心区域外缘的多个尖形区域的第一离子注入区，加速了光生电荷从N型埋层向浮置扩散区的转移。

Description

像素器件
技术领域
本发明涉及图像传感器技术领域，更具体地涉及一种像素器件。
背景技术
适用于微光、超高时间分辨率的CMOS图像传感器被广泛应用于科学研究，如荧光成像。由于高时间分辨率CMOS图像传感器的曝光时间在1us以下，因此像素尺寸需要足够大来满足较高的灵敏度。而大尺寸像素器件下光生电荷转移速度和转移效率严重影响着图像传感器的时间分辨率。
现有技术中的像素器件，随着器件尺寸的增大，光生电荷的转移速度已无法满足应用其的CMOS图像传感器实现纳秒级高时间分辨率的成像；并且由于尺寸的增大，在传输晶体管与光电二极管重叠的区域易出现势垒或势阱，进而降低光生电荷的转移效率。
因此，为了实现纳秒级时间分辨率的成像，需要一种新型的像素结构，在保证较高转移效率的同时，达到极高的光生电荷转移速度，从而实现CMOS图像传感器高时间分辨率成像。
发明内容
有鉴于此，本发明的主要目的在于提供一种像素器件，以期至少部分地解决上述提及的技术问题中的至少之一。
为实现上述目的，本发明的技术方案包括：
提供一种像素器件，其特征在于，包括：
衬底；
光电二极管，形成于衬底上，光电二极管包括P型外延层，以及形成于P型外延层内的N型埋层和表面P+层，其中，表面P+层形成于N型埋层上；
N型埋层包括第一离子注入区和第二离子注入区，第一离子注入区至少部分地形成于第二离子注入区上，其中，第一离子注入区包括中心区域及位于中心区域外缘的多个尖形区域；
浮置扩散区，形成于P型外延层的除表面P+层以外的区域内；
环形传输晶体管栅极，至少部分地形成于光电二极管的上表面，且环形传输晶体管栅极环绕浮置扩散区。
基于上述技术方案，本发明相较于现有技术至少具有以下有益效果的其中之一或其中一部分：
由于光电二极管的N型埋层包括具有中心区域及位于中心区域外缘的多个尖形区域的第一离子注入区，有效地增强了光生电荷传输路径的电势梯度，加速光生电荷从N型埋层向浮置扩散区的转移，可用于实现面向微光环境下纳秒级高时间分辨率成像应用的CMOS图像传感器；
通过对沟道区域进行沟道区域梯度掺杂，从而减少了沟道区域反弹电荷的数量，有效提升了光生电荷转移效率。
附图说明
图1为本发明实施例提供的像素器件的主视图；
图2为本发明实施例提供的像素器件沿图1中c-c’方向的剖面示意图(从N型埋层边界至像素器件中间位置)；
图3为本发明实施例提供的像素器件在完全耗尽状态下沿图1中a-a’方向的静电势分布；
图4为本发明实施例提供的像素器件在完全耗尽状态下沿图1中b-b’方向的静电势分布；
图5为本发明实施例提供的像素器件的仿真时序示意图；
图6本发明实施例提供的对比例1的像素器件的结构示意图。
【附图标记说明】
1、衬底 2、浮置扩散区
3、环形传输晶体管栅极 4、P型外延层
5、N型埋层 6、表面P+层
7、沟道区域 8、防穿通区
9、阈值调整区 10、浅槽隔离区
N1、第一离子注入区 N2、第二离子注入区
13、衬底 14、传输晶体管栅极
15、P型外延层 16、N型埋层
17、第一离子注入区 18、第二离子注入区
19、防穿通区域 20、阈值调整区域
21、复位晶体管的漏极 22、第一浅槽隔离区域
23、第二浅槽隔离区域 24、复位晶体管栅极
25、电荷存储区域 26、P阱注入区
具体实施方式
本发明提供了一种像素器件，包括衬底、光电二极管、浮置扩散区和环形传输晶体管栅极。
衬底；
光电二极管，形成于衬底上，光电二极管包括P型外延层，以及形成于P型外延层内的N型埋层和表面P+层，其中，表面P+层形成于N型埋层上；N型埋层包括第一离子注入区和第二离子注入区，第一离子注入区至少部分地形成于第二离子注入区上，其中，第一离子注入区包括中心区域及位于中心区域外缘的多个尖形区域。
浮置扩散区，形成于P型外延层的除表面P+层以外的区域内；
环形传输晶体管栅极，至少部分地形成于光电二极管的上表面，且环形传输晶体管栅极环绕浮置扩散区。
由于光电二极管的N型埋层包括具有中心区域及位于中心区域外缘的多个尖形区域的第一离子注入区，有效地增强了光生电荷传输路径的电势梯度，加速光生电荷从N型埋层感光区域向浮置扩散区的转移，可用于实现面向微光环境下纳秒级高时间分辨率成像应用的CMOS图像传感器。
下面结合附图对本发明的像素器件具体部件和结构做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
如图1、图2所示，本发明提供了一种像素器件，包括衬底1、光电二极管、浮置扩散区2和环形传输晶体管栅极3。
衬底1。
根据本发明的实施例，衬底1的材料可以为P型多晶硅。
光电二极管，形成于衬底1上，光电二极管包括P型外延层4，以及形成于P型外延层4内的N型埋层5和表面P+层6，其中，表面P+层6形成于N型埋层5上；N型埋层5包括第一离子注入区N1和第二离子注入区N2，第一离子注入区N1至少部分地形成于第二离子注入区N2上，其中，第一离子注入区N1包括中心区域及位于中心区域外缘的多个尖形区域。
根据本发明的实施例，光电二极管可以为圆形。
根据本发明的实施例，光电二极管可以为掩埋型光电二极管。
根据本发明的实施例，表面P+层6可以包括通过离子注入的方式注入的P型掺杂离子。根据本发明的实施例，P型掺杂离子可以为二氟化硼。
根据本发明的实施例，光电二极管N型埋层5的第一离子注入区N1和第二离子注入区N2可以为光电二极管的感光区域，用于接收入射光，并产生光生电荷。
根据本发明的实施例，第二次离子注入区可以完全覆盖N型埋层5，从而使N型埋层5的感光区域达到最大。
根据本发明的实施例，由于第一离子注入区N1至少部分地形成于第二离子注入区N2上，从而在第一离子注入区N1与第二离子注入区N2的重叠部分形成梯度掺杂，从而形成横向电场。
根据本发明的实施例，由第一离子注入区N1与第二离子注入区N2的重叠部分形成的横向电场可以加速光生电荷的转移。
根据本发明的实施例，虽然通过第一离子注入区N1与第二离子注入区N2的重叠部分形成的梯度掺杂可以加速光生电荷的转移，但是当光电二极管的尺寸较大时，通过梯度掺杂加速光生电荷转移已无法满足较大尺寸的光电二极管对电荷转移速度的需求。
根据本发明的实施例，像素器件的尺寸可以为14um*14um。
根据本发明的实施例，尺寸为14um*14um的像素器件需求的光生电荷转移速度仅通过梯度掺杂已无法满足，因此需要采用形状掺杂进一步加快光生电荷的转移。
根据本发明的实施例，通过将第一离子注入区N1中心区域外缘的区域设置成尖形区域以形成形状掺杂，从而可以在第一离子注入区N1形成内建电场，增强光生电荷转移路径上的电势梯度，进而实现进一步加速光生电荷转移的技术效果。
根据本发明的实施例，由于第一离子注入区N1至少部分地形成于第二离子注入区N2上，因此可以在第一离子注入区N1和第二离子注入区N2通过重叠形成梯度掺杂的基础上，还可以叠加由于第一离子注入区N1的形状掺杂所形成的内建电场，从而进一步加速光生电荷的转移。
根据本发明的实施例，中心区域的包括圆形、正方形或矩形；尖形区域的形状包括三角形。
根据本发明的实施例，第一离子注入区N1的中心区域可以为圆形，但不限于此，还可以为正方形或矩形；但是，当第一离子注入区N1的中心区域为圆形时，由于圆形的边界到圆心的距离等长，更有利于光生电荷的转移。
根据本发明的实施例，第一离子注入区N1中心区域外缘的尖形区域可以为三角形区域。
根据本发明的实施例，由于第一离子注入区N1包括中心区域及由中心区域类似树枝向外突出的三角形区域，因此第一离子注入区N1可以为三角形枝状的第一离子注入区N1。
根据本发明的实施例，尖形区域的数量可以大于或等于4个，本发明实施例对尖形区域的数量不做具体限制，可以根据实际情况灵活调整。
根据本发明的实施例，尖形区域的数量过少将会导致内建电场强度过低，加速光生电荷转移的效果差，而尖形区域的数量过多将会导致制备工艺上的难以实现。
根据本发明的可选实施例，尖形区域的数量可以为18个。
浮置扩散区2，形成于P型外延层4的除表面P+层6以外的区域内。
根据本发明的实施例，浮置扩散区2可以用于储存第一离子注入区N1和第二离子注入区N2产生的光生电荷。
环形传输晶体管栅极3，至少部分地形成于光电二极管的上表面，且环形传输晶体管栅极3环绕浮置扩散区2。
根据本发明的实施例，环形传输晶体管栅极3用于将光生电荷由N型埋层5传输到浮置扩散区2。
根据本发明的实施例，环形传输晶体管栅极3和光电二极管可以采用CIS工艺设计。
根据本发明的实施例，浮置扩散区位于像素器件的几何中心。
根据本发明的实施例，参照图1和图2，浮置扩散区2可以位于像素器件的几何中心，更为具体的，浮置扩散区2可以位于光电二极管N型埋层5的几何中心。
根据本发明的实施例，可以将第一离子注入区N1的中心区域设置为圆形，从而浮置扩散区2可以位于第一离子注入区N1的中心区域的圆心处。
根据本发明的实施例，浮置扩散区2位于像素器件的几何中心，从而可以缩短光生电荷从N型埋层5向浮置扩散区2的转移路径，进一步加快了光生电荷的转移速度。
根据本发明的实施例，像素器件还包括沟道区域。
沟道区域，位于环形传输晶体管栅极下方，沟道区域与表面P+层有第一重叠区域，以形成梯度掺杂。
根据本发明的实施例，由于沟道区域7与表面P+层6有第一重叠区域，在沟道区域7中形成沟道区域梯度掺杂，从而实现了减少浮置扩散区2向光电二极管反弹的电荷数量的效果。
根据本发明的实施例，沟道区域与第一离子注入区有第二重叠区域。
根据本发明的实施例，由于沟道区域7与第一离子注入区N1存在部分重叠，从而可以在浮置扩散区2与光电二极管N型埋层5之间形成有效的光生电荷转移通道，并消除势垒和势阱。
根据本发明的实施例，第二重叠区域的长度可以根据实际情况而灵活设置，本申请实施例不对第二重叠区域的长度做具体限制。
根据本发明的实施例，第二重叠区域的长度过长将会导致传输晶体管沟道区域7的长度过长，不利于光生电荷的快速转移；而第二重叠区域的长度过短则会导致存在不能完全消除势垒和势阱的风险。
根据本发明的实施例，第二重叠区域的长度可以为0.2-0.5um。
根据本发明的实施例，第一重叠区域的长度大于第二重叠区域的长度。
根据本发明的实施例，由于沟道区域7与表面P+层6的重叠长度大于沟道区域7与第一离子注入区N1的重叠长度，从而在光电二极管到沟道区域7形成阶梯式的沟道区域梯度掺杂，进而进一步实现了减少浮置扩散区2向光电二极管反弹的电荷数量的效果。
根据本发明的实施例，用于生成光生电荷的N型埋层5和用于储存光生电荷的浮置扩散区2应当被隔离开来，否则，若浮置扩散区2和N型埋层5之间发生横向穿通，光生电荷将不受环形传输晶体管3的控制从N型埋层5流向浮置扩散区2，导致像素器件无法正常工作。
根据本发明的实施例，像素器件还包括防穿通区。
防穿通区，形成于P型外延层的除表面P+层及浮置扩散区以外的区域内，位于N型埋层与浮置扩散区之间。
根据本发明的实施例，防穿通区8用于隔离浮置扩散区2和N型埋层5，具体而言，将防穿通区8设置于隔离浮置扩散区2和N型埋层5之间，防止了浮置扩散区2和N型埋层5之间的横向穿通。
根据本发明的实施例，防穿通区8可以包括通过离子注入的方式注入的P型掺杂离子。根据本发明的实施例，P型掺杂离子可以为硼。
根据本发明的实施例，在制备像素器件的过程中，由于制备工艺的波动，会导致第一离子注入区N1和/或第二离子注入区N2变窄，从而导致第一离子注入区N1和/或第二离子注入区N2的感光以及加速光生电荷转移的效果的减弱。
根据本发明的实施例，防穿通区至少部分地与表面P+层有重叠；防穿通区至少部分地与浮置扩散区有重叠；防穿通区至少部分地与沟道区域有重叠。
根据本发明的实施例，由于防穿通区8至少部分地与表面P+层6有重叠、防穿通区8至少部分地与浮置扩散区2有重叠、防穿通区8至少部分地与沟道区域7有重叠，从而可以避免由于制备工艺上的波动而导致第一离子注入区N1和/或第二离子注入区N2变窄，使第一离子注入区N1和/或第二离子注入区N2的感光以及加速光生电荷转移的效果得到保证。
根据本发明的实施例，像素器件还包括阈值调整区。
阈值调整区，位于环形传输晶体管栅极下方，阈值调整区的长度大于环形传输晶体管栅极的长度。
根据本发明的实施例，通过改变值调整区通过离子注入方式注入的二氟化硼的浓度，可以改变环形传输晶体管栅极3导通的阈值电压值。
根据本发明的实施例，由于阈值调整区9的长度大于环形传输晶体管栅极3的长度，可以避免由于制备工艺上的波动而导致第一离子注入区N1和/或第二离子区变窄，使一离子注入区和/或第二离子区变窄的感光以及加速光生电荷转移的效果得到保证。
根据本发明的实施例，阈值调整区9可以包括通过离子注入的方式注入的P型掺杂离子，根据本发明的实施例，P型掺杂离子可以包括二氟化硼。
阈值调整区至少部分地与表面P+层有重叠；
阈值调整区至少部分地与沟道区域有重叠；
阈值调整区至少部分地与防穿通区有重叠；
阈值调整区至少部分地与浮置扩散区有重叠。
根据本发明的实施例，第一离子注入区包括通过离子注入方式注入的P型掺杂离子；其中，P型掺杂离子包括磷离子。
通过离子注入方式注入的磷离子的注入能量包括30KeV-60KeV。
通过离子注入方式注入的磷离子的注入剂量包括1.0e12/cm2-2.5e12/cm2。
根据本发明的实施例，第二离子注入区包括通过离子注入方式注入的P型掺杂离子；其中，P型掺杂离子包括磷离子。
通过离子注入方式注入的磷离子的注入能量和包括50KeV-90KeV。
通过离子注入方式注入的磷离子的注入剂量包括0.5e12/cm2-1.5e12/cm2。
根据本发明的实施例，第一离子注入区N1通过离子注入方式注入的P型掺杂离子的能量可以小于第二离子注入区N2通过离子注入方式注入的P型掺杂离子的能量，从而使第二离子注入区N2在N型埋层5中的纵向深度深于第一离子注入区N1。
根据本发明的实施例，第一离子注入区N1通过离子注入方式注入P型掺杂离子可以在环形传输晶体管栅极3形成前注入；第二离子注入区N2通过离子注入方式注入P型掺杂离子可以在环形传输晶体管栅极3形成后注入，从而可以使第一离子注入区N1和环形传输晶体管栅极3的沟道区域7存在交叠，而第二离子注入区N2和环形传输晶体管栅极3的沟道区域7不存在交叠。
根据本发明的实施例，第二离子注入区的形状包括圆形或正方形。
根据本发明的实施例，第二离子注入区N2的形状为圆形或正方形。由于光电二极管为圆形，因此当第二离子注入区N2的形状为圆形时，可以使第二离子注入区N2完全覆盖光电二极管的N型埋层5，从而最大化光电二极管的感光区域。
根据本发明的实施例，当第二离子区的形状为圆形时，第二离子区的半径可以为7um。
根据本发明的实施例，像素器件还可以包括浅槽隔离区10。
根据本发明的实施例，浅槽隔离区10可以形成于P型外延层4内，位于光电二极管和P型外延层4的侧边界之间，用于防止N型埋层产生的光生电荷向P型外延层4泄露。
根据本发明的实施例，参照图3，横坐标距离可以为到浮置扩散区的距离；由于第二离子注入区到第一离子注入区的浓度变化，电势产生了梯度；同时由于第一离子注区的三角形枝状掺杂，形成了较为线性的电势分布，从而可以达到较好的光生电荷的加速效果。
根据本发明的实施例，参照图4，横坐标距离可以为到浮置扩散区的距离；三角形枝状结构的凸侧的电子电势高于三角形枝状结构的凹侧的电子电势，从而加速光生电荷向三角形枝状结构的中心，即浮置扩散区转移。
根据本发明的实施例，像素器件可以外接复位晶体管13，复位晶体管13用于将光电二极管和浮置扩散区进行复位。
根据本发明的实施例，参照图5，VR是复位晶体管栅极输入信号，VTX为环形传输晶体管栅极输入信号。仿真开始时，VTX置为高电平，VR置为高电平，从而对光电二极管和浮置扩散区进行复位；随后将VTX置为低电平，并加入光照，此时像素器件处于曝光阶段，光子在光电二极管中转换为光生电荷；曝光阶段结束前将VR置为低电平，曝光阶段结束后将VTX置为高电平，此时像素器件处于光生电荷转移阶段，光电二极管中的电荷在电势梯度下被快速读出到浮置扩散区；随后将VTX置为低电平，从而完成一个周期的工作。
根据本发明的实施例，像素器件在积累30000个光生电荷的情况下，并且在电荷转移效率达到99.9％时，电荷转移时间为1ns，同时其反弹电荷水平在1个电荷以下，因此，本发明实施例提供的像素器件可用于微光环境下高时间分辨率的成像。
对比例1。
参照图6，本发明提供了一种像素器件的对比例，包括衬底13、传输晶体管栅极14、P型外延层15、光电二极管的N型埋层16、光电二极管的第一离子注入区17、光电二极管的第二离子注入区18、防穿通区域19、阈值调整区域20、复位晶体管的漏极21、第一浅槽隔离区域22、第二浅槽隔离区域23、复位晶体管栅极24、电荷存储区域25、P阱注入区26。
根据本发明的对比例提供的像素器件的工作过程为，首先对电荷存储区域27进行复位操作，使其具有一定的复位电压；随后入射光通过光电二极管完成光子到光生电荷的转换；然后再打开传输晶体管栅极26，通过电荷存储区域27与光电二极管的电势差将光生电荷转移到电荷存储区域27，完成光信号到电压信号的转换。
根据本发明的对比例提供的像素器件，对光电二极管的N型埋层进行梯度掺杂可以有效地形成横向电场，加速光生电荷转移。但当光电二极管的尺寸进一步增大时，仅采用梯度掺杂设计的像素器件完全耗尽时，由于N型埋层掺杂浓度梯度的存在，像素器件内部电势在浓度发生变化的区域出现了提升，但在光电二极管的N型埋层17内其余掺杂区域仍然存在大部分平坦电势的区域。虽然通过更多次的梯度掺杂可以在像素器件中形成多处梯度电势，但增加了工艺设计的复杂度。
根据本发明的对比例提供的像素器件存在以下缺点：当光电二极管尺寸继续增大时，尽管光电二极管N型埋层17采用梯度掺杂的设计，也难以通过调整其离子注入的能量或剂量加速光生电荷的转移，实现纳秒级高时间分辨率的成像；并且由于尺寸的增大，在传输晶体管与光电二极管重叠的区域易出现势垒或势阱，从而降低光生电荷的转移效率。
综上所述，本发明实施例提供的像素器件可以采用CIS工艺定制完成，在尽可能简单的工艺设计下，本发明实施例提供的像素器件通过光电二极管的N型埋层的形状掺杂和梯度掺杂设计，增强了了光生电荷传输路径的电势梯度，加速光生电荷从N型埋层的感光区域向浮置扩散区的转移；同时通过对环形传输晶体管的沟道区域进行的沟道区域梯度掺杂，减小了沟道区域反弹电荷的数量，有效提升了光生电荷转移效率，可用于纳秒级高时间分辨率成像。
以上的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素器件，其特征在于，包括：
衬底；
光电二极管，形成于所述衬底上，所述光电二极管包括P型外延层，以及形成于所述P型外延层内的N型埋层和表面P+层，其中，所述表面P+层形成于所述N型埋层上；
所述N型埋层包括第一离子注入区和第二离子注入区，所述第一离子注入区至少部分地形成于所述第二离子注入区上，其中，所述第一离子注入区包括中心区域及位于中心区域外缘的多个尖形区域；
浮置扩散区，形成于所述P型外延层的除所述表面P+层以外的区域内；
环形传输晶体管栅极，至少部分地形成于所述光电二极管的上表面，且所述环形传输晶体管栅极环绕所述浮置扩散区。
2.如权利要求1所述的像素器件，其特征在于，
所述中心区域的形状包括圆形或矩形；
所述尖形区域的形状包括三角形。
3.如权利要求1的像素器件，其特征在于，
所述浮置扩散区位于所述像素器件的几何中心。
4.如权利要求1的像素器件，其特征在于，还包括：
沟道区域，位于所述环形传输晶体管栅极下方，所述沟道区域与所述表面P+层有第一重叠区域，以形成梯度掺杂。
5.根据权利要求4的像素器件，其特征在于，
所述沟道区域与所述第一离子注入区有第二重叠区域；
其中，所述第一重叠区域的长度大于所述第二重叠区域的长度。
6.如权利要求4的像素器件，其特征在于，还包括：
防穿通区，形成于所述P型外延层的除所述表面P+层及所述浮置扩散区以外的区域内，位于所述N型埋层与所述浮置扩散区之间；
所述防穿通区至少部分地与所述表面P+层有重叠；
所述防穿通区至少部分地与所述浮置扩散区有重叠；
所述防穿通区至少部分地与所述沟道区域有重叠。
7.根据权利要求6的像素器件，其特征在于，还包括：
阈值调整区，位于所述环形传输晶体管栅极下方，所述阈值调整区的长度大于所述传输晶体管栅极的长度；
所述阈值调整区至少部分地与所述表面P+层有重叠；
所述阈值调整区至少部分地与所述沟道区域有重叠；
所述阈值调整区至少部分地与所述防穿通区有重叠；
所述阈值调整区至少部分地与所述浮置扩散区有重叠。
8.如权利要求1的像素器件，其特征在于，
所述第一离子注入区包括通过离子注入方式注入的P型掺杂离子；
其中，所述P型掺杂离子包括磷离子；
通过离子注入方式注入的所述磷离子的注入能量包括30KeV-60KeV；
通过离子注入方式注入的所述磷离子的注入剂量包括1.0e12/cm2-2.5e12/cm2。
9.根据权利要求1的像素器件，其特征在于，
所述第二离子注入区包括通过离子注入方式注入的P型掺杂离子；
其中，所述P型掺杂离子包括磷离子；
通过离子注入方式注入的磷离子的注入能量包括50KeV-90KeV；
通过离子注入方式注入的磷离子的注入剂量包括0.5e12/cm2-1.5e12/cm2。
10.如权利要求1的像素器件，其特征在于，
所述第二离子注入区的形状包括圆形或正方形。
CN202110323016.6A 2021-03-25 2021-03-25 像素器件 Active CN113066810B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110323016.6A CN113066810B (zh) 2021-03-25 2021-03-25 像素器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110323016.6A CN113066810B (zh) 2021-03-25 2021-03-25 像素器件

Publications (2)

Publication Number Publication Date
CN113066810A CN113066810A (zh) 2021-07-02
CN113066810B true CN113066810B (zh) 2022-09-06

Family

ID=76563647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110323016.6A Active CN113066810B (zh) 2021-03-25 2021-03-25 像素器件

Country Status (1)

Country Link
CN (1) CN113066810B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725147B (zh) * 2022-05-16 2022-08-26 晶芯成(北京)科技有限公司 一种图像传感器及其制造方法
CN119947289A (zh) * 2025-01-22 2025-05-06 上海华力微电子有限公司 Cmos图像传感器及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781192A (zh) * 2003-03-06 2006-05-31 索尼株式会社 固态成像装置和制造与驱动其的方法
WO2008029772A1 (en) * 2006-09-06 2008-03-13 Sharp Kabushiki Kaisha Solid-state imaging element and electronic information device
CN101211832A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器的制造方法
CN104469199A (zh) * 2013-09-18 2015-03-25 索尼公司 成像设备、成像方法、制造设备、制造方法和电子设备
CN107615504A (zh) * 2015-05-29 2018-01-19 索尼半导体解决方案公司 光电转换元件和固体摄像装置
CN109841641A (zh) * 2017-11-27 2019-06-04 台湾积体电路制造股份有限公司 半导体装置与影像感测器集成芯片的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781192A (zh) * 2003-03-06 2006-05-31 索尼株式会社 固态成像装置和制造与驱动其的方法
WO2008029772A1 (en) * 2006-09-06 2008-03-13 Sharp Kabushiki Kaisha Solid-state imaging element and electronic information device
CN101211832A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器的制造方法
CN104469199A (zh) * 2013-09-18 2015-03-25 索尼公司 成像设备、成像方法、制造设备、制造方法和电子设备
CN107615504A (zh) * 2015-05-29 2018-01-19 索尼半导体解决方案公司 光电转换元件和固体摄像装置
CN109841641A (zh) * 2017-11-27 2019-06-04 台湾积体电路制造股份有限公司 半导体装置与影像感测器集成芯片的形成方法

Also Published As

Publication number Publication date
CN113066810A (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN102324430B (zh) 电荷快速转移的四管有源像素及其制作方法
CN100578799C (zh) 具有非对称传输栅沟道掺杂的像素及制造该像素的方法
CN102544042B (zh) 高速cmos图像传感器的像素单元及其制作方法
KR100959435B1 (ko) 이미지 센서 및 그 제조방법
CN102544041B (zh) Cmos图像传感器的像素单元及其制作方法
CN103500750B (zh) 一种cmos图像传感器有源像素的结构及其制造方法
CN113066810B (zh) 像素器件
CN102683372B (zh) 小尺寸cmos图像传感器像素结构及生成方法
TW202139445A (zh) 用於像素裝置之負偏壓隔離結構
US10340304B2 (en) CMOS image sensor
CN103413816B (zh) Cmos图像传感器的像素结构及其形成方法
CN110534537A (zh) 一种cmos图像传感器像素结构及其制作方法
CN102332458B (zh) 图像传感器和图像传感器的使用方法、制造方法
KR100868646B1 (ko) 이미지 센서 및 그 제조방법
CN110176467A (zh) Cmos图像传感器及其制造方法
CN103872064B (zh) 一种抗辐照的4t有源像素及制备方法
Li et al. Collection efficiency and charge transfer optimization for a 4-T pixel with multi n-type implants
CN111403426A (zh) 一种降低扩散暗电流的cmos图像传感器像素结构
CN112447776A (zh) 一种降低电荷回流的cmos图像传感器像素制作方法
KR950005469B1 (ko) 고체영상소자
CN112885912B (zh) 一种光电转换装置
CN104201185B (zh) 图像传感器及其形成方法
WO2024221622A1 (zh) 一种前照式图像传感器实现方法及前照式图像传感器
CN121510691A (zh) 埋沟式结型场效应管源极跟随器的像素单元及图像传感器
CN119677199A (zh) 小尺寸垂直像素结构以及图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant