JP2004128290A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置において、熱応力によって生じる、はんだ接続部断線を防止する。
【解決手段】ランド配線の引出し方向を、例えば図１のように、少なくとも、チップ輪郭コーナー部のランドの配線をランド中心とチップ搭載エリアの中心とを結ぶ線分となす角９０度以内の方向へ引出すことにより、はんだ部のひずみおよびランド配線部の応力を低減し、断線を防止する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、半導体素子とそれを搭載する基板を備えた半導体装置に関する。
【０００２】
【従来の技術】
高性能、高機能、小型化が加速されている電子情報機器に搭載される半導体パッケージには、従来以上に動作周波数の高速化、実装面積の小型化が求められており、半導体装置が搭載されるマザーボードとの間のはんだ接続部は、多ピン、狭ピッチ化が進んで、微細化している。さらに、マザーボードに搭載される、半導体パッケージ他、様々な電子部品の搭載密度も高くなる一方で、はんだ接続部への負荷が増加し、信頼性確保が重要な課題となっている。
【０００３】
これを解決して、さらに高信頼化を図るために、例えば、以下の公知例がある。
特開平１１−９７５７５号公報では、最外周に沿って位置する最外周電極について、隣接する最外周電を結んでできる多角形の内側から引き出すようにする形態が開示され、半導体装置が搭載された機器が落下した際の衝撃など、外力による外周部はんだ接続部の破壊を防止しようとしている。
【０００４】
前記特開２０００−２６１１１０号公報では、基板６０上の変形中心０を基点として、各電極パッド６０１から放射方向に沿って内側に引き出されるように形成された、基板６０を備えた半導体素子を搭載する搭載基板の構造が開示されており、電極パッドの強い接合強度を得ようとするものである。
【特許文献１】
特開平１１−９７５７５号公報（図２、及びその説明）
【特許文献２】
特開２０００−２６１１１０号公報（図１、及びその説明）
【０００５】
【発明が解決しようとする課題】
しかし、特開平１１−９７５７５号公報に記載の形態では、環境温度の変化などによって生じる熱応力による疲労破壊は、破壊メカニズムが外力による破壊とは異なるため防止することができない。例えば、実際に、信頼性評価のために、１２５℃〜−５５℃の温度サイクル試験を実施した場合、内周部のバンプでも断線不良が生じる場合がある。内周部のバンプの断線は、ほとんどの場合、はんだに生じるき裂によるものではなく、ランド配線に生じたき裂による断線である。
【０００６】
また、特開２０００−２６１１１０号公報に記載の形態では、基板６０が搭載される搭載基板上の構造を開示しているが、基板６０の搭載面でのランド構造の開示はない。このため半導体が搭載された基板とそれを搭載する搭載基板との間の接続部が熱応力による損傷を効果的に抑制することは困難である。
【０００７】
本発明は、前記従来技術で十分解決できなかった上記課題を解決することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によって前記課題を解決し、この熱応力によるはんだ接続部断線を抑制する。
以下にその具体的形態例を記載する。
（１）半導体素子の外縁コーナ部の外部端子の配線を内側に引き出す形態に関する。具体的には、半導体素子と、前記半導体素子が搭載された第一の基板と、前記第一の基板の前記半導体素子搭載面と反対側面に形成された複数の外部端子と、前記反対側面に形成され、前記外部端子に連絡する配線と、を有し、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって、前記外縁の主辺に沿って仮想した線が交わる位置に最も近い領域に位置する第一の外部端子から伸びる前記配線は、前記第一の外部端子の中心から前記基板の前記半導体素子の中心を結ぶ線分となす角が９０度以下になるように前記第一の外部端子からの引出し部が位置することを特徴とする半導体装置である。
（２）第一の基板の最内周の外部端子の配線の引き出す形態に関する。具体的には、半導体素子と、前記半導体素子が搭載された第一の基板と、前記第一の基板の前記半導体素子搭載面と反対側面に形成された複数の外部端子と、前記反対側面に形成され、前記外部端子に連絡する配線と、を有し、前記第一の基板の最も中心側に配列される第一外部端子から伸びる前記配線は、前記第一の外部端子の中心から前記基板の前記半導体素子の中心を結ぶ線分となす角が９０度以下になるように前記第一の外部端子からの引出し部が位置することを特徴とする半導体装置である。
（３）ビアホールの配置に関するものである。具体的には、半導体素子と、前記半導体素子が搭載された第一の基板と、前記第一の基板の前記半導体素子搭載面と反対側面に形成された複数の外部端子を備え、第一の外部端子は、前記第一の外部端子に電気的に連絡され、前記反対側面に沿って形成される第一の配線と、前記配線に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、第二の外部端子は、前記外部端子の前記第一の基板側主面に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって、前記外縁の辺に沿って引いた線が交わる位置に最も近い領域に位置する外部端子或いは前記第一の基板の最も中心側に配列される前記外部端子には前記第一の外部端子が配置されることを特徴とする半導体装置である。
（４）前記（１）から（２）の何れかにおいて、前記半導体素子の前記外縁に位置する領域より外側に位置する第二の外部端子の配線は、前記第一の外部端子で形成されるのと異なる角度を形成する方向になるように前記第一の外部端子からの引出し部が位置することを特徴とする。
（５）多角形状の半導体素子と、前記半導体素子が接着剤を介して搭載される多角形状の第一の基板と、前記第一の基板の前記半導体素子が配置される面の反対側の面に外部との電気的接続のための複数の外部端子、前記外部端子に連絡する配線及び前記配線を被う絶縁膜を有し、前記外部端子から間隔を介して前記絶縁膜の端が形成され、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって前記半導体素子の外縁における隣接する主辺の交点に最も近い第一の外部端子の配線は、前記第一の外部端子の中心と前記半導体素子の中心に対応する位置とを結ぶ線分となす第一の角度の方向から前記第一の外部端子に連絡されており、前記第一の基板の外縁における隣接する主辺の交点に最も近い第二の外部端子の配線は、前記第一の外部端子より大きい第二の角度を形成する方向から前記第二の外部端子に連絡されていることを特徴とする半導体装置である。
【０００９】
なお、例えば、前記第一の角度は９０度以内の方向である。前記第二角度は９０度以上の方向である。
【００１０】
また、前記構成は、前記外部端子とソルダレジスト等の前記絶縁膜との重なりがないように、外部端子の上部面の端部と間隔を介して前記絶縁膜の表面端部（表面の開口端部）が形成される。
（６）多角形状の半導体素子と、前記半導体素子が接着剤を介して搭載される多角形状の第一の基板と、前記第一の基板の前記半導体素子が配置される面の反対側の面に外部との電気的接続のための複数の外部端子、前記外部端子に連絡する配線及び前記配線を被う絶縁膜を有し、前記外部端子から間隔を介して前記絶縁膜の端が形成され、前記第一の基板の最も中心側に配列される第一の外部端子の配線は、前記第一の外部端子の中心と前記半導体素子の中心に対応する位置とを結ぶ線分となす第一の角度の方向から前記第一の外部端子に連絡されており、前記第一の基板の外縁における隣接する主辺の交点に最も近い第二の外部端子の配線は、前記第一の外部端子より大きい第二の角度を形成する方向から前記第二の外部端子に連絡されていることを特徴とする半導体装置である。
（７）多角形状の半導体素子と、前記半導体素子が接着剤を介して搭載される多角形状の第一の基板と、前記第一の基板の前記半導体素子が配置される面の反対側の面に外部との電気的接続のための複数の外部端子、前記外部端子に連絡する配線及び前記配線を被う絶縁膜を有し、前記外部端子から間隔を介して前記絶縁膜の端が形成され、第一の外部端子は、前記第一の外部端子に電気的に連絡され、前記反対側面に沿って形成される第一の配線と、前記配線に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、第二の外部端子は、前記外部端子の前記第一の基板側主面に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって前記代位置の基板の外縁における隣接する主辺の交点に最も近い領域に位置する外部端子及び、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって、前記外縁の延長線が交わる位置に最も近い領域に位置する外部端子或いは前記第一の基板の最も中心側に配列される前記外部端子には前記第一の外部端子が配置されることを特徴とする半導体装置である。
【００１１】
前記（１）他で記載した、中心、とは、例えば、半導体素子の中心とは素子の角を結ぶ最も長い２つの対角線の交点であり、外部端子の中心とは円形の場合は直径を形成する線の中央であり、多角形の場合は最も長い２つの対角線の交点である。
【００１２】
また、前記（５）他で記載した、多角形状、とは、例えば、四角形状の場合であれば、四角形を形成する４つの主辺が必ずしも直線でなくとも曲率を有しても良く、隣接する主辺の交点の角部は直交していなくとも、曲率を有しても良く、角部を切り落として隣接する主辺を結ぶ前記主辺より短い辺を形成していても良く、全体形状としては四角形と判別できる形状をなしていればよい。
【００１３】
また、前記で記載した、（）前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって前記代位置の基板の外縁における隣接する主辺の交点に最も近い領域に位置する外部端子と、前記第一の基板の外縁における隣接する主辺の交点に最も近い外部端子とが同じ外部端子を指すことになる場合は、前記した前者（外縁コーナーの外部端子）についての規定に従うようにする。
【００１４】
【発明の実施の形態】
以下、本発明を採用した半導体装置の実施例を詳しく説明する。なお、本発明は、本明細書に記載した形態に限定するものではなく、開示した形態から周知技術、或は新たに生じた技術に基づく変形を許容するものである。
図１に、本発明の第１の実施例の半導体装置の形態の概要を示す。各々、断面模式図（ａ）、およびはんだボール取付前の基板１の底面（搭載基板との接続面）の平面模式図（ｂ）を示す。基板（インターポーザ）１上にエポキシ樹脂系接着材２などを介して半導体チップ３を搭載し、Ａｕなどのワイヤ４を使用して、基板とチップとをボンディング接続して電気的接続を図った後、エポキシ樹脂系封止材５などにより半導体チップ３を被うように封止される。例えば、半導体チップ３の基板１に面する主面以外の面にかかるように形成される。
【００１５】
半導体チップ３は、インターポーザである基板１と対向する主面と反対側主面にトランジスタ回路が形成されている。
【００１６】
基板１は、ガラスエポキシなどの樹脂材料をコア材料として形成される。基板１には、Ｃｕなどの導電材料により配線が施されており、表面には接続用のＣｕなどの導電材料から成るランド６が外部端子として設けられる。
【００１７】
熱応力による接続部の断線防止のため、少なくとも、チップ輪郭コーナー部のランドの配線は、ランド中心とチップ搭載領域の中心とを結ぶ線分となす角９０度以内の方向へ引出される（図１では、チップコーナー部のランド配線のみ、部分的に図示した）。これによって、半導体装置の熱応力に伴う断線を抑制して、高性能の半導体装置を形成することができる。ランドに、Ｓｎ−Ｐｂまたは環境問題を考慮したＰｂフリー（Ｓｎ−Ａｇ−Ｃｕなど）のはんだボール９が取付けられ、搭載基板１０に取付けられる。なお、本発明の本質とは関係ない、詳細な配線構造などの説明は省略する。
【００１８】
なお、本実施例のランド６の構造の具体例、図２１に示す。絶縁層２２の上に形成されたランド６から基板表面に沿って配線であるランドからの引き出し線８が形成されている。ランド６から離れた位置に、引き出し線８に連絡するように導電性部材を備えたビアホール１４が設けられ、基板１内部と電気的に連絡している。一例としては、前記ビアホール１４は基板内部に形成される内部配線２１に連絡していてもよい。絶縁膜としてのソルダレジスト７が絶縁層２２の上に形成される。ソルダレジスト７の端部はランド６の端部に対して間隔を介して配置されている。好ましくは、ランド６付近のランド全体が露出するように開口部を設けて、基板表面は絶縁のため樹脂であるソルダレジスト７で覆われる。ランドから引出される配線８は、少なくとも一部がソルダレジスト７開口部から露出しており、ソルダレジスト７開口端が位置している。
【００１９】
また、基板１の最も外周に位置するランド６のうち、チップ搭載中心から最も離れた領域のランド６の配線８について、そのランド６中心と半導体チップ３中心に相当する位置を結ぶ線分となす角が９０度以下になるようにランド６からの引き出し配線８を形成する。前記のランド６は、言い換えれば基板６での半導体チップ３の外縁に対応する位置（破線で記載）より内側であって、前記外縁に沿った線が交わる位置に最も近い領域に位置するランド６から伸びる前記配線に適用する。このようにすることにより、熱応力に伴う外周のランド付近の配線の断線を抑制することができる。
【００２０】
また、半導体チップ３の外縁部コーナに形成されるランドから引き出される配線８において、チップ中心に相当する位置とランド中心とのなす角より、基板１の最外周に位置のコーナに形成されるランドから引き出される配線８における前記なす角の方が大きくなる。これにより、熱応力によって影響の大きい領域においてその応力に適切に対応した対策を施すことができるので、装置全体としての熱応力にともなう破損を効果的に抑制することができる。具体的には以下のようになる。
【００２１】
半導体チップ３の外縁部のコーナに位置するランド６から引き出される配線を、チップ中心に相当する位置とランド中心とのなす角（θ１〜θ４）が９０度以内になるようにすることが好ましい。また、基板１の最外周に位置するランドのうちコーナーに位置するランド６から引き出される配線を、チップ中心に相当する位置とランド中心とのなす角（θ５〜θ８）が９０度以上になるようにすることが好ましい。なお、図２４に図１の（ｂ）の詳述した一例を示す。基本的な構成は図１（ｂ）と同様である。前記した半導体チップの外縁のコーナ部に最も近いランドの近傍には前記最も近いランドの配線引き出し方向と同様の方向に配線を引き出すランドを備える。その場合、最外周のコーナーのランドの近傍のランドも同様である。
【００２２】
一方、半導体チップ３の外縁の外側に配置されるランドであって、前記規定したランド以外のランド（例えばランドのうち最外周あるいは最内周のランドとの間に位置するランド）は、前記規定したランドから引き出される配線方向とは異なる方向に引き出される配線を有する。前記熱応力による配線の断線を抑制しつつ、基板の小型化を図るためである。
【００２３】
熱応力による、はんだ接続部の破壊メカニズムを解明するため、３次元モデルを用いた有限要素解析を行った。図５に、解析モデルの概略構造を示す。搭載基板上に基板に半導体素子を搭載した半導体装置が配置されている。破線はチップの外縁の位置を示し、ランドをアレイ状に配置する形態とする。本解析では、全体の１／４の領域について解析を行った。なお、本解析では、はんだ接続部界面における最大応力発生位置が明確となり、応力発生メカニズムの把握に都合が良いため、ランド構造はＳＭＤとした。図６に、１２５℃〜−５５℃の温度サイクルを弾塑性解析したときの、１サイクル当たりはんだに生じるひずみ振幅Ｄｅ_ｐｅｑ（相当塑性ひずみ範囲）（６ａ）と、ランドに生じる応力振幅Ｄｓ（冷却過程で引張応力が増加する場合を正、減少する場合を負とした）の分布図（６ｂ）をそれぞれ示す。なお、はんだのひずみは、最外周コーナー部で大きくなった。また、チップ（半導体素子）輪郭コーナー部に近いランドで、同様に大きくなった。一方、ランドに生じる応力は、チップコーナー部のランドで最大となり、外周コーナー部の応力は、その半分程度であった。特に、チップコーナ部のランドでは半導体チップ中心側がに比べて外側が非常に大きな応力が生じ、一方、最外周コーナー部のランドでは、反対に、中心側の方が外側より大きな応力を生じた。
【００２４】
図７に、はんだ接続部の熱応力発生メカニズムを模式的に示す。半導体装置は昇温して搭載用基板と溶融接合（リフロー）されるので（一例としては約２５０℃）、１２５℃の高温時には熱応力はゼロに近く、冷却過程で、線膨張係数差に起因して、図７のような熱変形を伴い、熱応力が発生すると考えられる（一例としては、基板の線膨張係数が通常、１２〜１８　ｐｐｍ／Ｋ程度であるのに対して、封止樹脂は９〜１２　ｐｐｍ／Ｋ程度、チップは３　ｐｐｍ／Ｋ程度である。）。外周コーナー部のバンプには、主に、せん断変形によるせん断力が負荷され、熱応力が発生するのに対し、チップコーナー部のバンプには、せん断力に加えて、半導体装置の反り変形による回転力（モーメント力）が負荷され、熱応力が生じていると考えられる。この回転力により、チップコーナー部バンプのランドに、特に大きな応力が生じると考える。図８のように、バンプ１個とその近傍のみを取出したモデルを用いて、せん断力および回転力を負荷し、その影響を調べた。せん断力のみを負荷した場合と、せん断力、回転力両方を負荷した場合とで比較した結果、はんだのひずみの差に比べて、ランドに生じる応力は、回転力が加わった方が、大幅に大きくなった。このように、熱応力による接続不良防止するためには、まず、再内周側のランドまたは、半導体チップの外縁の内側であって、外縁の線の交点に最も近いランドについて対策することにより効果的な対策を図ることができる。
【００２５】
ＳＭＤ構造でははんだにクラックが発生して接続不良になる傾向が高いのに対して、ＮＳＭＤ構造では、配線の断線により接続不良になる傾向が高く、配線の断線にはひずみよりも応力の影響が大きい。ＮＳＭＤ構造とした場合、ランド配線は、チップコーナー部のバンプで最も断線が生じやすく、それを本発明で効果的に対策することにより、他のランド配線の引回しの自由度を高めることができ、小型化などに寄与することができる。
【００２６】
熱応力によるはんだ接続部断線を防止するために、この領域のランドから引き出される配線の向きを、大きな応力が発生する方向を避けて配向させることが有効であることを見出した。例えば、ランド部の応力が最も大きくなるチップコーナー部では、図６（ｂ）のように、ランドの半導体装置コーナー側に近い位置で最大応力が生じるため、これを避けた位置に配線を引出すようにする。ランド配線の引き出し部は、ランド中心とチップ搭載エリアの中心とを結ぶ線分となす角９０度以内の方向へ引出されることが望ましい。
【００２７】
図９に、ランドからの配線引出し方向と応力の関係を示す。横軸は、応力が最大となる引き出し方向からの傾きとし、縦軸は、最大応力（配線傾き０度のときの応力）を１とした場合の、配線部の応力である。ランドからの引き出し方向を応力が大きくなる方向を避けて、特に、９０度以上避けることによって応力を効果的に低減することができる。好ましくは、１８０度に近い方が良い。製造制度などの観点から１３５度以上避けることが好ましい。よって、言い換えれば、ランド中心とチップ搭載エリアの中心などの基板中心側とを結ぶ線分とのなす角は、半導体チップ外縁内の外縁コーナー部、或は最内周ランドのコーナ部では４５度以内の方向であることが好ましい。一方、最外周ランドのコーナー部では、１３５度以上の方向であることが好ましいということになる。
【００２８】
また、はんだを起点とした破壊の防止に関しては、最大ひずみが生じる方向に配線が引き出され、同位置で配線とはんだが接触すると、はんだへのひずみ集中が助長され、寿命が低下するため、最大ひずみ発生位置を避けた方向にランド配線を引き出すことが有効である。図６より、ランド部内の最大応力が生じる位置と、はんだ内の最大ひずみが生じる位置は比較的一致しているため、前述のような方向へランド配線を引出すことによって、配線の断線を防止し、はんだの断線を抑制できる。チップの輪郭線の近傍数列分のバンプでは、応力発生メカニズムを考慮すれば、ランド部の応力は、チップコーナー部と同レベルに大きくなることが予測されるため、チップ輪郭線近傍数列のバンプのランド配線は、同様に、ランド中心とチップ搭載エリアの中心とを結ぶ線分となす角９０度以内の方向へ引出されることが望ましい。
【００２９】
さらに、外周コーナー部のバンプに関して、はんだ内の最大ひずみが生じている位置から判断して、ランド中心とチップ搭載エリアの中心とを結ぶ線分となす角９０度以上の方向へ引出されることが望ましい。より好ましくは、最外周部バンプのランド配線を、ランド中心とチップ搭載エリアの中心とを結ぶ線分となす角９０度以上の方向へ引出されるよう形成することが望ましい。過半数以上、より好ましくは８割以上形成されることが好ましい。最外周部に位置するバンプのはんだ内のひずみは、大きな応力レベル下にあると予測されるためである。
【００３０】
本発明の前記形態を適応するに好適なランド構成としては、ランドの側壁に接着剤であるはんだが及ぶように接続されているものである。また、言い換えれば、ランドの上部主面端部まではんだが及ぶタイプである。前記配線の引き出し方向による作用と相まって、熱応力による接触不良を効果的に抑制できるからである。図２に、比較例の半導体装置のはんだ接続部構造を模式的に示す。図２のように、はんだと接続するランドの端部が絶縁樹脂（ソルダーレジスト）で覆われたＳＭＤ（Ｓｏｌｄｅｒ　Ｍａｓｋ　Ｄｅｆｉｎｅｄ）と呼ばれる構造では、例えば、環境温度の変化によって生じる熱ひずみは、はんだとソルダーレジストとが接触する点（図２中Ａ点）に集中する。これに対し、図３に示す、ランドがソルダーレジストから露出したＮＳＭＤ（Ｎｏｎ−　Ｓｏｌｄｅｒ　Ｍａｓｋ　Ｄｅｆｉｎｅｄ）と呼ばれる構造では、ひずみの集中部が基板部（図３中Ｂ点）となるため、はんだ部のひずみは軽減され、高信頼化が実現できる。一方、通常、ランドには、図４のように配線が接続されているため、配線とはんだの接触部（図４中Ｃ点）にひずみが集中し、配線側にき裂が発生する場合があるため、前述の引き出し線の方向を適正化することにより効果的に不良を抑制することができる。
【００３１】
図１０に、ランド部応力のはんだ接続高さ依存性を示す。ここでの、はんだ接続部径は、０．３５　ｍｍである。ランド部に生じる応力は、はんだ接続高さが低くなるほど低下している。ランド部応力は、半導体装置の反り変形による回転力の影響が大きいと前述したが、はんだ接続高さが低くなることにより、回転力の作用点と回転中心との距離が小さくなるため、回転力が低下すると考えられる。従って、ランド配線断線を防止するためには、はんだ接続高さは低い方が有利であり、はんだボールを使用せずはんだペースト剤のみで半導体装置を接続する、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）方式が有利といえる（ＬＧＡの場合、通常、はんだ接続高さは０．１ｍｍ以下となる）。また、ランド配線断線を防止する観点から、よりき裂進展寿命を長くするため、配線幅は広い方が良い。
【００３２】
図１２に、本発明の第２の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第１の実施例と同様であるが、第２の実施例においては、チップがパッケージサイズに比して小さく、チップ搭載領域内にバンプが存在しない形態である点が特徴の１つである。なお、それ以外の構造、材料構成、製造方法は、第１の実施例と同一である。しかし、さらに熱応力による接続部の断線を防止し、寿命向上を図るため、少なくとも、最内周コーナー部のランドの配線において、第１の実施例同様にランド中心と半導体装置の中心とを結ぶ線分となす角９０度以内の方向へ引出される。なお、チップ搭載領域内にバンプが存在しない構造の半導体装置の場合は、最内周のランドに生じる熱応力が最も大きくなるため、はんだ接続部断線防止のため、最内周のランド配線を前記のように引出すことが有効である。
【００３３】
第２の実施例により、第１の実施例の作用効果に加えて、応力の大きいチップ外縁の内側にランドを配置しないようにすることにより、更に第１の実施例の形態より寿命を向上させることができる。
図１３に、本発明の第３の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第１の実施例と同様であるが、第３の実施例では、基板１上に、接続用バンプ１１を介して半導体チップ３が搭載される点が特徴の一つである。半導体チップ３基板１との間に、半導体チップ３と基板１との電気的接続を図る接続部である接続用バンプ１１と、その接続部の周囲に半導体チップ３と基板１とを連結する樹脂を有している。
【００３４】
接続用バンプ１１として、チップ３の端子から再配線してはんだが取付けられる場合は、溶融接合後、アンダーフィルと呼ばれるエポキシ樹脂系の材料１２がチップと基板の間に挿入される。接続用バンプとして、低コスト化のためチップの端子に直接Ａｕまたは、デバイス配線材が現在のＡｌからより電気特性の良いＣｕへ変わったときに、Ａｕよりも接続性の良いＣｕが取付けられる場合は、フリップチップ接続用接着材（ＡＣＦ：　Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　ＦｉｌｍまたはＮＣＦ：　Ｎｏｎ−　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）１３を介して熱圧着されるか、または、より接続信頼性の高い方法として、はんだを解して溶融接続され、チップと基板の間にアンダーフィル１２が挿入される方法がある。封止樹脂は、通常使用されない。熱応力による接続部の断線防止のため、少なくとも、チップ輪郭コーナー部のランドの配線は、ランド中心とチップ搭載領域の中心とを結ぶ線分となす角９０度以内の方向へ引出される。それ以外の構造、材料構成、製造方法は、第１の実施例と同一である。
【００３５】
第３の実施例によって、前記第１の実施例の作用効果に加えて、半導体素子と基板１との間に接続部を形成するので、ワイヤボンディングによる接続と比して、配線長が短くなるため、電気特性が向上する。また、第１の実施例の封止樹脂に代えて、半導体チップの前記基板１側と反対側面に封止樹脂を設けず露出させえる形態にすることにより、パッケージの薄型化に有利である。
【００３６】
図１４に、本発明の第４の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第３の実施例と同様であるが、第４の実施例では、チップ３がパッケージサイズに比して小さく、基板１のチップの外縁の外側に最内周のランドが形成される点が特徴の１つである。熱応力による接続部の断線防止のため、少なくとも、最内周コーナー部のランドの配線は、ランド中心と半導体装置の中心とを結ぶ線分となす角９０度以内の方向へ引出される。それ以外の構造、材料構成、製造方法は、第３の実施例と同一である。
【００３７】
第４の実施例によって、前記第３の実施例の作用効果に加えて、チップ搭載領域内にバンプが存在しないため、第３の実施例よりも寿命を向上させることができる。
図１５に、本発明の第５の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第１の実施例と同様であるが、第５の実施例では、基板１上に、複数個の半導体チップ３が搭載される点が特徴の１つである。本実施例では、一例として、複数の半導体チップ３を共通する封止樹脂で封止した形態を示している。チップの搭載方法は、第１または第３の実施例と同様である。熱応力による接続部の断線防止のため、少なくとも、チップ輪郭コーナー部のランドの配線は、ランド中心と各チップ搭載領域の中心とを結ぶ線分となす角９０度以内の方向へ引出される。それ以外の構造、材料構成、製造方法は、第１または第３の実施例と同一である。
【００３８】
なお、第１の実施例において、解析例として図５のようなチップ１個が搭載され樹脂封止された半導体装置を挙げたが、熱応力発生メカニズムを考慮すれば、ベアチップがフリップチップ実装された半導体装置や、複数チップが実装されたＭＣＭ（Ｍｕｌｔｉ−　Ｃｈｉｐ　Ｍｏｄｕｌｅ）についても、半導体チップの下までランドが形成される場合は、各半導体チップの外縁コーナ部について第１の実施例同様のはんだ接続部断線防止のための構造が有効である。一方、最外周のランドのコーナ部については、複数の半導体素子の中心の変わりに、基板１の中心に対しての角度を同様に求めることで対応の容易化を図ることができる。
【００３９】
第５の実施例により、前記第１の実施例の作用効果に加えて、高いパッケージ性能を得ることができる。
【００４０】
図１６に、本発明の第６の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第５の実施例と同様であるが、第６の実施例では、チップがパッケージサイズに比して小さく、各チップの外縁の外側に最内周のランドが形成されている点が特徴の１つである。熱応力による接続部の断線防止のため、少なくとも、最内周コーナー部のランドの配線は、ランド中心と基板１の中心とを結ぶ線分となす角９０度以内の方向へ引出される。それ以外の構造、材料構成、製造方法は、第５の実施例と同一である。
【００４１】
第６の実施例により、前記第５の実施例の作用効果に加えて、チップ搭載領域内にバンプが存在しないので第５の実施例よりも寿命を向上することができる。
【００４２】
図１７に、本発明の第７の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第１の実施例と同様であるが、第７の実施例では、基板１上に、複数の半導体チップが積層して搭載される点が特徴の１つである。半導体チップ３の基板１側と反対側主面側に、基板１に電気的に接続する他の半導体素子を配置している。
【００４３】
第１の実施例と同様な方法で搭載されたチップ上に、もう１個のチップが搭載されている。これは、接着剤を介して固定する形態であってもよい。なお、最下段のチップの基板との接続は、第３の実施例のように、フリップチップ接続される場合であってもよい。また、上段のチップは、下段チップに設けられた接続用端子にフリップチップ接続される場合もある。その場合、一例としては、上段チップと基板との電気的接続は、下段チップの接続用端子と接続するように下段チップ内に設けられた貫通孔を通して行われるようにすることができる。図１７は、代表例として、２個のチップが積層され、それぞれワイヤボンディング接続された例を示すが、さらに複数個のチップが積層される場合も有り得る。熱応力による接続部の断線防止のため、少なくとも、最下段チップ輪郭コーナー部のランドの配線は、ランド中心とチップ搭載領域の中心とを結ぶ線分となす角９０度以内の方向へ引出される。それ以外の構造、材料構成、製造方法は、第１の実施例と同一である。
【００４４】
第７の実施例により、前記第１の実施例の作用効果に加えて、平面上にチップを配した第５の実施例と比して、パッケージサイズの小型化を図ることができる。
【００４５】
なお、解析例として図５のようなチップ１個が搭載され樹脂封止された半導体装置を挙げたが、熱応力発生メカニズムを考慮すれば、ベアチップがフリップチップ実装された半導体装置や、複数チップが実装されたＭＣＭ（Ｍｕｌｔｉ−　Ｃｈｉｐ　Ｍｏｄｕｌｅ）についても、同様のはんだ接続部断線防止のための構造が有効であるといえ、実際、解析により効果は確認済みである。なお、チップが積層されたタイプのＭＣＭでは、最も基板（インターポーザ）に近い位置にあるチップが、ランド部応力へ最も影響するため、基板に近いチップ輪郭線に沿った位置のバンプのランド配線について、ランド中心とチップ搭載エリアの中心とを結ぶ線分となす角９０度以内の方向へ引出すなど、これまで述べた対策を施すことが有効である。
【００４６】
図１８に、本発明の第８の実施例の半導体装置の断面模式図および底面（搭載基板との接続面）の平面模式図を示す。基本的には第７の実施例と同様であるが、第８の実施例では、チップがパッケージサイズに比して小さく、基板１のチップの搭載領域の外側に最内周のランドが配置されている点が特徴の一つである。
熱応力による接続部の断線防止のため、少なくとも、最内周コーナー部のランドの配線は、ランド中心と半導体装置の中心とを結ぶ線分となす角９０度以内の方向へ引出される。それ以外の構造、材料構成、製造方法は、第７の実施例と同一である。
【００４７】
第８の実施例によって、第７の実施例よりも寿命を向上することができる。
【００４８】
図１９に、本発明の第９の実施例の半導体装置の底面（搭載基板との接続面）の平面模式図、及び搭載基板１０の接続面の平面模式図を示す。基本的には第１の実施例と同様であるが、第９の実施例で搭載基板１０の形態を具体化した点が特徴の一つである。ランドに形成されたはんだバンプなどの接続部には、半導体素子を搭載する基板１側とそれを搭載する搭載基板側の両方に大きなひずみが生じる場合、両者の発生位置がランド中心に対して反対側となる。バンプ中心に対称な領域に生じる。このため前述した基板１におけるチップ外縁コーナー部のランドに対応する搭載基板側のランドの引き出し配線の方向は、ランド中心とチップの中心に対応する位置とを結ぶ線分となす角度９０度以上の方向へ引き出す。また、基板１の最外周部のコーナーに最も近いランドに対応する搭載基板側のランドの引き出し配線の方向は、同角度９０度以内の方向に引き出す。
【００４９】
または、基板１における前記半導体チップの外縁内側であって外縁部コーナーに最も近い第一のランドの配線は、その第一のランドの中心と前記半導体チップの中心に対応する位置とを結ぶ線分となす第一の角度の方向からその第一のランドに連絡されており、前記基板１の外縁における隣接する主辺の交点に最も近い第二のランドの配線は、前記第一のランドより大きい第二の角度を形成する方向から前記第二のランドに連絡されていることを特徴とし、基板１が搭載される搭載基板に形成されるランドであって、前記第一のランドに対応する第三のランドの配線は、その第一のランドの中心と前記半導体チップの中心に対応する位置とを結ぶ線分となす第三の角度の方向からその第三のランドに連絡されており、第二のランドに対応する第四のランドの配線は、前記第三のランドより小さい第四の角度を形成する方向から前記第四のランドに連絡されている。または、さらに、前記第一の角度より第三の角度の方が大きい。また、さらに、第二の角度より第四の角度の方が小さい。それ以外の構造、材料構成、製造方法は、第１から第８の実施例のうちいずれかと同一である。
【００５０】
第９の実施例によって、前記第１の実施例の作用効果に加えて、搭載基板側の構成と相まってより効果的に熱応力による接続不良を抑制することができる。なお、第２の実施例などのように、ランドの最内周が半導体チップの外縁より外側の場合は、最内周のランドのコーナーについて前述の規定を適応することができる。
図２０に、本発明の第１０の実施例の半導体装置のランド部構造を模式的に示す。基本的には第１から第９の実施例のうちいずれかの半導体装置と同様であるが、第１０実施例において、ランド配線方向を規定したランドを、図２０のように、Ｃｕなどの導電性材を備えるビアホール１４に直接接続して基板内部の配線と接続させ、基板表面にランド配線が露出しない構造としている。なお、ビアホール中心部は、樹脂材料で埋められる場合も有り得る。このように、ランドの外部との電気的接触する主面と反対側の主面に導電性部材を備えたビアホール１４を配置する。少なくとも、前述の、チップコーナー部に位置するランド（チップ搭載領域内にバンプが存在しない場合は、最内周のランド）や、外周コーナー部のランドのいずれかは、図２０のように、ランドに導電性のビアホールを設けて、直接下層部の配線との接続を図ることが有効である。また、それ以外の領域には基板１表面に沿って形成される配線が連絡されている図２１のようなランドを配置することができる。
【００５１】
このように、はんだ接続部信頼性を低下させる原因である、ランドからの引出し配線を露出させない構造とすることも有効である。
【００５２】
第１０の実施例によって、第１の実施例の作用効果に加えて、配線の引き回しの自由度を高めることができる。
図２２に、本発明の第１１の実施例の半導体装置のランド部の形状を模式的に示す。ランド配線断線を防止する観点から、よりき裂進展寿命を長くするため、配線幅は広い方が良い。図２２のような、ランドと配線が交わる部分の形状が、滑らかに幅広にされたティアドロップ形状が有利と考える。このため、配線幅は、連絡する外部端子であるランドの中心に近い領域より離れた領域の方が幅が狭くなるよう形成されていることが好ましい。それ以外の構造、材料構成、製造方法は、第１から第９の実施例のうちいずれかと同一である。
【００５３】
図２３に、本発明の第１２の実施例の半導体装置の断面模式図を示す。基本構成は第１〜第９の実施例のいずれかを基本とし、基板１と搭載基板１０とが基板１のランド幅に対して、搭載基板１０と基板１との外部端子であるランド間の接着剤の高さが薄いタイプを示す。熱応力による接続部の断線防止のため、ランド部に、はんだボールは取付けず、はんだペースト１５で接続されるＬＧＡ方式で、搭載基板との接続が行われることができる。それ以外の構造、材料構成、製造方法は、第１から第１１の実施例のうちいずれかと同一である。
【００５４】
【発明の効果】
本発明によれば、　熱応力による半導体装置のはんだ接続部断線を防止することができ、高信頼構造の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図２】はんだ接続部構造がＳＭＤ構造である半導体装置の模式図。
【図３】はんだ接続部構造がＮＳＭＤ構造である半導体装置の模式図。
【図４】ＮＳＭＤ構造のランドおよび配線構造の模式図。
【図５】本発明を行う過程において、解析に用いたモデルの一例を示す模式図。
【図６】熱応力、熱ひずみ分布の解析結果の一例。
【図７】熱応力発生メカニズムを説明するための模式図。
【図８】熱応力発生メカニズムの解明のために行った解析結果の一例。
【図９】応力方向に対してランドの引き出し線方向を変化させた場合の応力変化概要図。
【図１０】ランド部熱応力のはんだ接続高さ依存性の傾向を示す図。
【図１１】本発明の第１の実施例の形態に係る半導体装置の底面の説明図。
【図１２】本発明の第２の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１３】本発明の第３の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１４】本発明の第４の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１５】本発明の第５の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１６】本発明の第６の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１７】本発明の第７の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１８】本発明の第８の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図１９】本発明の第９の実施例の形態に係る半導体装置の断面模式図およびはんだボール取付前の底面（搭載基板との接続面）の平面模式図。
【図２０】本発明の第１０の実施例の形態に係る半導体装置のランド部構造の模式図。
【図２１】ランドと基板内部配線との結線構造の模式図。
【図２２】本発明の第１１の実施例の形態に係る半導体装置のランド部構造の模式図。
【図２３】本発明の第１２の実施例の形態に係る半導体装置の断面模式図。
【符号の説明】
１…基板（インターポーザ）、２…接着材、３…半導体素子（チップ）、４…ワイヤ、５…封止樹脂、６…接続用ランド、７…ソルダレジスト、８…ランドからの引出し配線、９…はんだボール、１０…搭載基板、１１…接続用バンプ、１２…アンダーフィル、１３…フリップチップ接続用接着剤（ＡＣＦ：　Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　ＦｉｌｍまたはＮＣＦ：　Ｎｏｎ−　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）、１４…導電性ビア、１５…はんだペースト、２１…配線、２２…絶縁層。

Claims (13)

1. 半導体素子と、
   前記半導体素子が搭載された第一の基板と、
   前記第一の基板の前記半導体素子搭載面の反対側面に形成された複数の外部端子と、
   前記反対側面に形成され、前記外部端子に連絡する配線と、を有し、
   前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって、前記外縁の主辺に沿って引いた線が交わる位置に最も近い領域に位置する第一の外部端子から伸びる前記配線は、前記第一の外部端子の中心から前記基板の前記半導体素子の中心を結ぶ線分となす角が９０度以下になるように前記第一の外部端子からの引出し部が位置することを特徴とする半導体装置。
2. 半導体素子と、
   前記半導体素子が搭載された第一の基板と、
   前記第一の基板の前記半導体素子搭載面の反対側面に形成された複数の外部端子と、
   前記反対側面に形成され、前記外部端子に連絡する配線と、を有し、
   前記第一の基板の最も中心側に配列される第一外部端子から伸びる前記配線は、前記第一の外部端子の中心から前記基板の前記半導体素子の中心を結ぶ線分となす角が９０度以下になるように前記第一の外部端子からの引出し部が位置することを特徴とする半導体装置。
3. 半導体素子と、
   前記半導体素子が搭載された第一の基板と、
   前記第一の基板の前記半導体素子搭載面の反対側面に形成された複数の外部端子を備え、
   第一の外部端子は、前記第一の外部端子に電気的に連絡され、前記反対側面に沿って形成される第一の配線と、前記配線に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、
   第二の外部端子は、前記外部端子の前記第一の基板側主面に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、
   前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって、前記外縁の主辺に沿った線が交わる位置に最も近い領域に位置する外部端子或いは前記第一の基板の最も中心側に配列される前記外部端子には前記第一の外部端子が配置されることを特徴とする半導体装置。
4. 請求項１において、前記半導体素子の前記外縁に位置する領域より外側に位置する第二の外部端子の配線は、前記第一の外部端子で形成されるのと異なる角度を形成する方向になるように前記第一の外部端子からの引出し部が位置することを特徴とする半導体装置。
5. 多角形状の半導体素子と、前記半導体素子が接着剤を介して搭載される多角形状の第一の基板と、前記第一の基板の前記半導体素子が配置される面の反対側の面に外部との電気的接続のための複数の外部端子、前記外部端子に連絡する配線及び前記配線を被う絶縁膜を有し、前記外部端子から間隔を介して前記絶縁膜の端が形成され、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって前記半導体素子の外縁における隣接する主辺の交点に最も近い第一の外部端子の配線は、前記第一の外部端子の中心と前記半導体素子の中心に対応する位置とを結ぶ線分となす第一の角度の方向から前記第一の外部端子に連絡されており、前記第一の基板の外縁における隣接する主辺の交点に最も近い第二の外部端子の配線は、前記第一の外部端子より大きい第二の角度を形成する方向から前記第二の外部端子に連絡されていることを特徴とする半導体装置。
6. 多角形状の半導体素子と、前記半導体素子が接着剤を介して搭載される多角形状の第一の基板と、前記第一の基板の前記半導体素子が配置される面の反対側の面に外部との電気的接続のための複数の外部端子、前記外部端子に連絡する配線及び前記配線を被う絶縁膜を有し、前記外部端子から間隔を介して前記絶縁膜の端が形成され、
   前記第一の基板の最も中心側に配列される第一の外部端子の配線は、前記第一の外部端子の中心と前記半導体素子の中心に対応する位置とを結ぶ線分となす第一の角度の方向から前記第一の外部端子に連絡されており、前記第一の基板の外縁における隣接する主辺の交点に最も近い第二の外部端子の配線は、前記第一の外部端子より大きい第二の角度を形成する方向から前記第二の外部端子に連絡されていることを特徴とする半導体装置。
7. 多角形状の半導体素子と、前記半導体素子が接着剤を介して搭載される多角形状の第一の基板と、前記第一の基板の前記半導体素子が配置される面の反対側の面に外部との電気的接続のための複数の外部端子、前記外部端子に連絡する配線及び前記配線を被う絶縁膜を有し、前記外部端子から間隔を介して前記絶縁膜の端が形成され、
   第一の外部端子は、前記第一の外部端子に電気的に連絡され、前記反対側面に沿って形成される第一の配線と、前記配線に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、
   第二の外部端子は、前記外部端子の前記第一の基板側主面に電気的に連絡される前記基板の厚さ方向に形成される第一のビアホールを有し、
   前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって前記第一の基板の外縁における隣接する主辺の交点に最も近い領域に位置する外部端子及び、前記第一の基板での前記半導体素子の外縁に対応する位置より内側であって、前記外縁の延長線が交わる位置に最も近い領域に位置する外部端子或いは前記第一の基板の最も中心側に配列される前記外部端子には前記第一の外部端子が配置されることを特徴とする半導体装置。
8. 請求項１において、前記半導体素子は、前記第一の基板と対向する主面と反対側主面にトランジスタ回路が形成されていることを特徴とする半導体装置。
9. 請求項１において、前記半導体素子と前記第一の基板との間に、前記半導体素子と前記第一の基板との電気的接続を図る接続部と、前記接続部の周囲に前記半導体素子と前記第一の基板とを連結する樹脂を有することを特徴とする半導体装置。
10. 請求項１において、複数の前記半導体素子が前記第一の基板に搭載されていることを特徴とする半導体装置。
11. 請求項１において、前記半導体素子の前記第一の基板側と反対側主面側に位置し、前記第一の基板に電気的に接続する第二の半導体素子を有することを特徴とする半導体装置。
12. 請求項１において、前記配線は、連絡する外部端子の中心に近い領域より離れた領域の方が幅が狭くなるよう形成されていることを特徴とする半導体装置。
13. 請求項１において、前記半導体素子を被う封止樹脂を備えていることを特徴とする半導体装置。

Images