JP2004119969A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2004119969A JP2004119969A JP2003305028A JP2003305028A JP2004119969A JP 2004119969 A JP2004119969 A JP 2004119969A JP 2003305028 A JP2003305028 A JP 2003305028A JP 2003305028 A JP2003305028 A JP 2003305028A JP 2004119969 A JP2004119969 A JP 2004119969A
- Authority
- JP
- Japan
- Prior art keywords
- reinforcing
- layer
- plug
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】低比誘電率膜内に発生する熱応力による負荷に対する導電部の耐久性の向上が図られて、信頼性が向上された半導体装置を提供する。
【解決手段】Ｓｉ基板１上に２層に積層されて設けられた比誘電率が３．４以下である低比誘電率膜４のそれぞれの下側に、ヤング率が３０ＧＰａ以上であるＳｉＣＮ膜３が設けられている。各低比誘電率膜４の内部にＣｕ導電層１４，２６が設けられている。Ｃｕ導電層１４，２６には、Ｃｕ導電プラグ１５，２７が電気的に接続されており、通電経路を構成している。また、Ｃｕ導電層１４，２６には、これらＣｕ導電層１４，２６に接続されるとともに、各低比誘電率膜４のそれぞれの下側のＳｉＣＮ膜３を貫通してＣｕ補強プラグ１６，２８が設けられている。各Ｃｕ補強プラグ１６，２８は、バリアメタル膜９，２１を介して、実質的にＳｉＣＮ膜３に接続されている。
【選択図】 図８Provided is a semiconductor device in which the durability of a conductive portion is improved with respect to a load due to a thermal stress generated in a low dielectric constant film, and the reliability is improved.
An SiCN film having a Young's modulus of 30 GPa or more is provided under each of low dielectric constant films 4 having a relative dielectric constant of 3.4 or less provided in two layers on a Si substrate 1. 3 are provided. Cu conductive layers 14 and 26 are provided inside each low relative dielectric constant film 4. The Cu conductive plugs 15 and 27 are electrically connected to the Cu conductive layers 14 and 26 to form a current path. Further, the Cu conductive layers 14 and 26 are connected to the Cu conductive layers 14 and 26 and penetrate through the SiCN film 3 under each of the low relative dielectric constant films 4 so as to have Cu reinforcing plugs 16 and 28. Is provided. Each of the Cu reinforcing plugs 16 and 28 is substantially connected to the SiCN film 3 via the barrier metal films 9 and 21.
[Selection diagram] FIG.
Description
本発明は、半導体装置の信頼性を向上させる技術に係り、特に低比誘電率膜からなる絶縁膜内に発生する熱応力に対する導電部の耐久性の向上を図った半導体装置に関する。 The present invention relates to a technology for improving the reliability of a semiconductor device, and more particularly to a semiconductor device for improving the durability of a conductive portion against thermal stress generated in an insulating film made of a low dielectric constant film.
近年、ＬＳＩをはじめとする半導体装置の高速化のため、配線抵抗の低抵抗化や、層間絶縁膜の低誘電率化などが進められている。具体的には、配線の材料がアルミニウム（Ａｌ）から銅（Ｃｕ）へ移行されている。また、層間絶縁膜も単純なＳｉＯ2膜からフッ素をドープしたＳｉＯ2膜や、あるいは有機成分を含むＳｉＯ2膜をはじめとする低比誘電率膜（low−ｋ膜）の採用が図られている。 In recent years, in order to increase the speed of semiconductor devices such as LSIs, reduction in wiring resistance and reduction in dielectric constant of interlayer insulating films have been promoted. Specifically, the material of the wiring has been shifted from aluminum (Al) to copper (Cu). As the interlayer insulating film, a low relative dielectric constant film (low-k film) such as a SiO 2 film doped with fluorine from a simple SiO 2 film, or an SiO 2 film containing an organic component has been adopted. I have.
低比誘電率膜は、その材料の密度を低下させたり、あるいは材料中の極性を排除したりすることなどにより形成する。例えば、材料密度の低下を図るために、一般的に材料の多孔質化（ポーラス化）が行われる。このように、低比誘電率膜は膜密度が低いので、一般的にヤング率などの機械的物性値が低い。すなわち、低比誘電率膜は、その材料自体の強度が弱い。これに加えて、低比誘電率膜は、膜中の誘電率を下げるために極性の低い膜構造を有している。このため、低比誘電率膜同士、あるいは低比誘電率膜と他の膜とを積層した積層膜の積層界面における密着強度が弱い。具体的には、低比誘電率膜にヴィアホールや配線用溝などを加工形成する際に用いるガスの浸透や、加工プロセスなどによって膜の材料が変質する。これにより、低比誘電率膜の材料自体の機械的強度が劣化したり、あるいは低比誘電率膜を含む積層膜の界面における密着強度が劣化したりするおそれがある。 The low relative dielectric constant film is formed by reducing the density of the material or eliminating the polarity in the material. For example, in order to decrease the material density, the material is generally made porous. As described above, the low relative dielectric constant film has a low film density, and thus generally has low mechanical properties such as Young's modulus. That is, the low dielectric constant film has low strength of the material itself. In addition, the low dielectric constant film has a film structure with low polarity in order to lower the dielectric constant in the film. For this reason, the adhesion strength at the lamination interface of the low relative dielectric constant films or between the low relative dielectric constant film and another laminated film is low. Specifically, the material of the film is degraded by the permeation of a gas used when forming a via hole or a wiring groove in the low relative dielectric constant film, a processing process, or the like. As a result, the mechanical strength of the material of the low relative dielectric constant film itself may be deteriorated, or the adhesion strength at the interface of the laminated film including the low relative dielectric constant film may be deteriorated.
これら低比誘電率膜の膜強度の弱さや、低比誘電率膜を含む積層膜の界面における密着強度の弱さは、特に半導体装置の配線を多層構造に形成する多層化プロセスにおいて大きな障害となっている。この障害を克服するために、界面処理技術やＲＩＥ加工時のプロセスの最適化などによって、低比誘電率膜の膜強度や、低比誘電率膜を含む多層配線構造における密着強度の向上が図られている（例えば特許文献１参照）。
前述したように、低比誘電率膜の材料は一般的なＳｉＯ2系の絶縁膜の材料に比べて本質的にヤング率が低い。これに加えて、低比誘電率膜の材料は一般的なＳｉＯ2系の絶縁膜の材料に比べて線膨張係数が高いことが分かっている。これら低比誘電率膜のヤング率の低さ、およびその線膨張係数の高さが半導体装置およびその製造プロセスにおいて未知の不良を引き起こす可能性は高い。ところが、低比誘電率膜のヤング率の低さ、およびその線膨張係数の高さに対する本格的な検討および対策は、未だ殆どなされていない。 As described above, the material of the low relative dielectric constant film has a substantially lower Young's modulus than the material of a general SiO 2 -based insulating film. In addition, it has been found that the material of the low relative dielectric constant film has a higher linear expansion coefficient than the material of a general SiO 2 -based insulating film. The low Young's modulus of these low dielectric constant films and the high linear expansion coefficient thereof are highly likely to cause unknown defects in the semiconductor device and its manufacturing process. However, serious studies and countermeasures against the low Young's modulus of the low relative dielectric constant film and the high linear expansion coefficient thereof have not been made yet.
本発明者らは、そのような点に鑑みてシミュレーションを行った。その結果、次に述べる問題が生じるおそれがあることがはじめて明らかにされた。配線が形成される層間絶縁膜のヤング率が小さくなると、例えば多層配線形成プロセス中に金属配線に生じる熱による歪を抑えていた力が弱くなる。すると、配線自体に生じる熱応力は低下するが、配線の伸縮が自由になる。この結果、配線の端部に形成されているヴィアプラグに、配線の変位分の負荷が掛かる。以下、図４１〜図４３を参照しつつ具体的に説明する。図４１および図４２には、ヤング率の異なる材料からなる層間絶縁膜を約４００℃まで加熱した状態を想定した際の、ヴィアプラグにおけるバリアメタル膜に掛かる応力の大きさ、およびそれぞれの形状をシミュレーションした結果を示す。 The present inventors performed a simulation in view of such a point. As a result, it was first clarified that the following problem might occur. When the Young's modulus of the interlayer insulating film on which the wiring is formed becomes small, for example, the force for suppressing the distortion due to heat generated in the metal wiring during the multilayer wiring forming process becomes weak. Then, the thermal stress generated in the wiring itself decreases, but the expansion and contraction of the wiring become free. As a result, a load corresponding to the displacement of the wiring is applied to the via plug formed at the end of the wiring. Hereinafter, a specific description will be given with reference to FIGS. FIG. 41 and FIG. 42 show the magnitude of the stress applied to the barrier metal film in the via plug and the respective shapes when assuming a state in which the interlayer insulating films made of materials having different Young's moduli are heated to about 400 ° C. The result of the simulation is shown.
図４１（ａ），（ｂ）には、層間絶縁膜として、ヤング率が約６０ＧＰａである一般的なＴＥＯＳ膜２０１を用いた場合のシミュレーションの結果を示す。この場合、図４１（ａ）に示すように、ヴィアプラグ２０２においてバリアメタル膜（ＴａＮ膜）２０３の左側部（Left side）および右側部（Right side）には、大きな応力集中は生じていない。特に、図４１（ａ）中実線矢印で示すように、応力が掛かり易いヴィアプラグ２０２におけるバリアメタル膜（ＴａＮ膜）２０３の上端部（Top部）および下端部（Bottom部）には、左側部、右側部とも大きな応力集中は生じていない。ひいては、ヴィアプラグ２０２全体およびバリアメタル膜２０３全体にも、大きな応力集中は生じていない。
FIGS. 41 (a) and 41 (b) show simulation results when a general TEOS
また、歪量を１０倍に拡大したうえで断面形状をさらにシミュレーションした場合にも、図４１（ｂ）に示すように、ヴィアプラグ２０２およびバリアメタル膜２０３には、金属配線２０４の応力による変形は殆ど確認されない。なお、図４１（ａ）に示すグラフは、ヴィアプラグ２０２およびバリアメタル膜２０３の界面付近における、ヴィアプラグ２０２の高さ方向に沿った垂直方向応力（σｚ）の分布をシミュレーションした結果を示すものである。このシミュレーションを行う際、図４１（ｂ）においてトップバリア層としてのＳｉＣ層２０５の下面を原点に、またヴィアプラグ２０２の高さ方向をＺ軸としてそれぞれ設定した。これは、次に説明する図４２（ａ），（ｂ）に示すシミュレーションおよびその結果についても同様である。
Also, in the case where the cross-sectional shape is further simulated after increasing the distortion amount by 10 times, as shown in FIG. Is hardly confirmed. The graph shown in FIG. 41A shows the result of simulating the distribution of the vertical stress (σz) along the height direction of the
図４２（ａ），（ｂ）には、層間絶縁膜として、ヤング率が約１１ＧＰａである低比誘電率膜（low−ｋ膜）２０６を用いた場合のシミュレーション結果を示す。この場合、熱による金属配線２０４の長手方向に沿った伸びを抑える力が弱くなっているので、図４２（ａ）中の実線矢印に示すように、ヴィアプラグ２０２におけるバリアメタル膜（ＴａＮ膜）２０３には、その左側部（Left side）および右側部（Right side）の下端部（Bottom部）または上端部（Top部）に大きな応力集中が生じている。以下、配線の長手方向に沿ってヴィアプラグ２０２に掛かる応力を水平負荷応力と称することとする。また、図４２（ｂ）に示すように、配線２０４に生じた水平負荷応力によってヴィアプラグ２０２およびバリアメタル膜２０３は大きく変形している。
FIGS. 42 (a) and 42 (b) show simulation results when a low relative dielectric constant film (low-k film) 206 having a Young's modulus of about 11 GPa is used as an interlayer insulating film. In this case, since the force for suppressing the elongation of the
これらの結果によれば、水平負荷応力が原因となってヴィアプラグの側壁であるバリアメタル膜が破壊される可能性が高いことが危惧される。バリアメタル膜が破壊されると、破壊された部分から例えばＣｕなどの配線用の金属材料が層間絶縁膜内に突出するおそれがある。配線用金属がヴィアプラグ内から層間絶縁膜内に突出すると、ヴィアプラグ内の金属不足による導電層のオープン不良が生じたり、突出した配線用金属が隣接する導電部とショートを起こしたり、さらには配線用金属がデバイス部まで拡散してデバイス不良などを起こしたりする可能性が高くなる。このように、配線用金属がヴィアプラグ内から層間絶縁膜内に突出すると、致命的なヴィアプラグ欠陥につながる可能性が高い。 According to these results, there is a concern that there is a high possibility that the barrier metal film which is the side wall of the via plug is destroyed due to the horizontal load stress. When the barrier metal film is broken, a metal material for wiring such as Cu may protrude into the interlayer insulating film from the broken portion. When the wiring metal protrudes from the via plug into the interlayer insulating film, a shortage of the conductive layer occurs due to insufficient metal in the via plug, or the protruding wiring metal causes a short circuit with an adjacent conductive part, and furthermore, The possibility that the metal for wiring diffuses to the device portion to cause device failure or the like increases. Thus, when the wiring metal protrudes from the via plug into the interlayer insulating film, there is a high possibility that a fatal via plug defect is caused.
また、前述したように、低比誘電率膜は、その機械的強度が一般的な層間絶縁膜の機械的強度に比べて１〜２０ＧＰａ程度と低い。これに加えて、低比誘電率膜は、その線膨張係数が一般的な層間絶縁膜や配線材料の膨張係数に比べて２０〜７０ｐｐｍ程度と高い。例えば、配線の材料となるＣｕの膨張係数は１６ｐｐｍ程度である。このため、図４３に示すように、低比誘電率膜２０６は、例えばその厚さ方向に沿っても熱膨張し易く、その内部に厚さ方向に沿った熱応力による負荷が生じ易い。すなわち、低比誘電率膜２０６には、基板の表面に対して垂直な方向、あるいは膜中のヴィアプラグ２０２の高さ方向に沿って熱応力による負荷が生じ易い。以下、低比誘電率膜の厚さ方向に沿ってヴィアプラグ２０２に掛かる応力を垂直負荷応力と称することとする。
As described above, the mechanical strength of the low relative dielectric constant film is as low as about 1 to 20 GPa as compared with the mechanical strength of a general interlayer insulating film. In addition, the low relative dielectric constant film has a linear expansion coefficient as high as about 20 to 70 ppm as compared with the expansion coefficient of general interlayer insulating films and wiring materials. For example, the expansion coefficient of Cu, which is a material for wiring, is about 16 ppm. For this reason, as shown in FIG. 43, the low relative dielectric
低比誘電率膜２０６に生じた垂直負荷応力は、例えば膜２０６中のヴィアプラグ２０２に掛かり易い。特に、ヴィアプラグ２０２が孤立して配設されている場合、孤立ヴィアプラグ２０２を取り囲むヴィアプラグ周辺領域全体の低比誘電率膜２０６の垂直負荷応力が孤立ヴィアプラグ２０２に一極集中する。この結果、半導体装置の製造プロセスの高温加熱時に低比誘電率膜２０６内に発生する垂直負荷応力が、孤立ヴィアプラグ２０２の破壊につながることは容易に想定される。このような現象は、主にヴィアプラグ２０２の疎密な配設に起因して発生することは明らかである。特に、配線２０４などが形成されていない広いスペース部（フィールド部）２０７に隣接して配設されたヴィアプラグ２０２に、そのような現象が顕著に現われることが危惧される。
(4) The vertical load stress generated in the low dielectric
以上説明したように、層間絶縁膜に低比誘電率膜を採用した場合、熱工程において配線に生じる水平負荷応力および膜内に発生する垂直負荷応力によって、ヴィアプラグをはじめとする導電部に致命的な欠陥が生じるおそれが非常に高い。これにより、半導体装置およびその製造プロセスにおいて致命的な不具合が生じるおそれが非常に高い。すなわち、半導体装置の性能や品質などが低下し、半導体装置の信頼性が低下するおそれがある。それとともに、不良な半導体装置が製造されて半導体装置の歩留まりが低下し、半導体装置の生産効率が低下するおそれがある。 As described above, when a low dielectric constant film is used as the interlayer insulating film, the horizontal load stress generated in the wiring in the thermal process and the vertical load stress generated in the film cause fatal damage to conductive parts such as via plugs. It is very likely that mechanical defects will occur. As a result, there is a very high possibility that a fatal defect will occur in the semiconductor device and its manufacturing process. That is, the performance and quality of the semiconductor device may be reduced, and the reliability of the semiconductor device may be reduced. At the same time, a defective semiconductor device is manufactured, the yield of the semiconductor device is reduced, and the production efficiency of the semiconductor device may be reduced.
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、低比誘電率膜からなる絶縁膜を具備する半導体装置において、導電部および低比誘電率膜内に発生する熱応力による負荷に対する導電部の耐久性の向上が図られて、信頼性が向上された半導体装置を提供することにある。 The present invention has been made to solve the problems as described above, and an object of the present invention is to provide a semiconductor device having an insulating film made of a low dielectric constant film, a conductive part and a low dielectric constant film. An object of the present invention is to provide a semiconductor device in which the durability of a conductive portion with respect to a load due to thermal stress generated in a refractive index film is improved and reliability is improved.
前記課題を解決するために、本発明の一態様に係る半導体装置は、基板上に少なくとも１層設けられ、比誘電率が３．４以下である絶縁膜と、前記絶縁膜の内部に設けられた少なくとも１個の導電層と、前記絶縁膜の内部に前記導電層に電気的に接続されて形成され、通電経路を構成する少なくとも１個の導電プラグと、前記導電層の少なくとも下側に少なくとも１つ設けられ、ヤング率が３０ＧＰａ以上である補強材と、前記導電層に接続されるとともに、前記補強材に接して形成された少なくとも１個の第１の補強プラグと、を具備することを特徴とするものである。 In order to solve the above-described problem, a semiconductor device according to one embodiment of the present invention includes at least one layer provided over a substrate and having an insulating film having a relative dielectric constant of 3.4 or less and an insulating film provided inside the insulating film. At least one conductive layer, at least one conductive plug formed inside the insulating film and electrically connected to the conductive layer, and forming an energization path; One reinforcing member having a Young's modulus of 30 GPa or more, and at least one first reinforcing plug connected to the conductive layer and formed in contact with the reinforcing member. It is a feature.
また、前記課題を解決するために、本発明の他の態様に係る半導体装置は、基板上に設けられ、比誘電率が３．４以下である絶縁膜と、前記絶縁膜の内部に設けられた導電層と、前記絶縁膜の内部に前記導電層に電気的に接続されて形成され、通電経路を構成する導電プラグと、前記絶縁膜の内部に、前記導電層および前記導電プラグからなる配線層と電気的に切断されて設けられた補強金属層と、前記絶縁膜の内部に前記補強金属層の下面に接続されて形成された補強プラグと、を具備する半導体装置であって、前記絶縁膜が前記基板上に２層以上設けられているとともに、前記配線層から５μｍ以内に、前記各絶縁膜の表面に沿って前記補強プラグの径よりも長く延ばされて形成され、かつ、前記各絶縁膜の積層方向で互いに重なり合いつつ、前記各絶縁膜の積層方向とは垂直な方向に沿って互いにずらされて、前記各絶縁膜のうち少なくとも異なる２層の前記絶縁膜内に少なくとも１個ずつ設けられた前記補強金属層と、これら少なくとも２個の前記補強金属層同士を前記絶縁膜の積層方向に沿って接続するために少なくとも１層の前記絶縁膜内に形成された少なくとも１個の前記補強プラグとから構成されるダミーヴィアチェーンが、前記基板上に少なくとも１本設けられていることを特徴とするものである。 According to another embodiment of the present invention, there is provided a semiconductor device provided over a substrate and having an insulating film having a relative dielectric constant of 3.4 or less, and a semiconductor device provided inside the insulating film. Conductive layer, a conductive plug formed inside the insulating film and electrically connected to the conductive layer to form a current path, and a wiring made of the conductive layer and the conductive plug inside the insulating film A semiconductor device comprising: a reinforcing metal layer provided by being electrically cut off from a layer; and a reinforcing plug formed inside the insulating film and connected to a lower surface of the reinforcing metal layer, A film is provided on the substrate in two or more layers, and is formed so as to be longer than a diameter of the reinforcing plug along a surface of each of the insulating films within 5 μm from the wiring layer, and Overlap each other in the stacking direction of each insulating film And the reinforcing metal layers provided at least one each in at least two different insulating films of the insulating films so as to be shifted from each other along a direction perpendicular to the laminating direction of the insulating films. A dummy comprising at least one reinforcing plug formed in at least one layer of the insulating film for connecting the at least two reinforcing metal layers to each other along the direction of lamination of the insulating film. At least one via chain is provided on the substrate.
本発明に係る半導体装置によれば、導電層および導電プラグなどの導電部および低比誘電率膜の内部に生じる熱応力による負荷に対する、導電部の耐久性の向上が図られており、信頼性が向上されている。 ADVANTAGE OF THE INVENTION According to the semiconductor device which concerns on this invention, the improvement of the durability of the conductive part with respect to the load by the thermal stress which generate | occur | produces inside a conductive part and a low dielectric constant film, such as a conductive layer and a conductive plug, is achieved. Have been improved.
以下、本発明に係る各実施形態を図面を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図９を参照しつつ説明する。図１〜図７は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。図８は、本実施形態に係る半導体装置を示す断面図である。また、図９は、本実施形態に係る半導体装置の内部の配線構造および装置内部に生じる熱応力を模式的に示す断面図である。
(First Embodiment)
First, a first embodiment according to the present invention will be described with reference to FIGS. 1 to 7 are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present embodiment. FIG. 8 is a cross-sectional view illustrating the semiconductor device according to the present embodiment. FIG. 9 is a cross-sectional view schematically showing the wiring structure inside the semiconductor device according to the present embodiment and the thermal stress generated inside the device.
この第１実施形態では、層間絶縁膜として低比誘電率膜（low-k膜）を採用した半導体装置において、配線等の熱膨張によって半導体装置の内部に生じる応力を抑制する技術について説明する。また、本実施形態では、半導体装置が備える配線層を２層に積層して設ける。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。 In the first embodiment, a description will be given of a technique for suppressing a stress generated inside a semiconductor device due to thermal expansion of a wiring or the like in a semiconductor device employing a low dielectric constant film (low-k film) as an interlayer insulating film. In the present embodiment, the wiring layers included in the semiconductor device are provided in two layers. Hereinafter, the semiconductor device and the method of manufacturing the semiconductor device according to the present embodiment will be collectively described in the order of the manufacturing steps.
先ず、図１（ａ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたシリコン基板（半導体基板）１上に、絶縁膜３、層間絶縁膜（ＩＬＤ：Inter-level Dielectrics）４、および他の絶縁膜２を順次積層して設ける。具体的には、先ずＳｉ基板１の表面上に、例えばＣＶＤ法を用いてヤング率が約３０ＧＰａ以上である絶縁膜３をその膜厚が約５０ｎｍとなるまで堆積させる。この絶縁膜３は、第１の補強膜（補強材）として機能するものであり、本実施形態では、絶縁膜３として、例えばＳｉＣＮ膜を採用する。続けて、このＳｉＣＮ膜３の表面上に、ＣＶＤ法を用いて第１層目の層間絶縁膜４をその膜厚が約３００ｎｍとなるまで堆積させる。
First, as shown in FIG. 1A, an insulating
層間絶縁膜４には、比誘電率が約３．４以下である、いわゆる低比誘電率膜（low-k膜）を採用する。このような低比誘電率膜４としては、例えば、ＳｉＯＣ組成のＭＳＱ（Methyl-Polysiloxane）系のlow-k膜、あるいはＰＡＥ（ポリアリーレンエーテル）系のlow-k膜などが挙げられる。本実施形態では、層間絶縁膜４として、特にヤング率が約５ＧＰａであるとともに、線膨張係数が約４０ｐｐｍであるＰＡＥ系の低比誘電率膜４を採用する。したがって、本実施形態では、ヤング率が約３０ＧＰａ以上であるＳｉＣＮ膜３が、比誘電率が約３．４以下であり、ヤング率が約５ＧＰａであり、かつ線膨張係数が約４０ｐｐｍであるＰＡＥ系の低比誘電率膜４の下側（裏面）に直接接触して設けられている。続けて、この低比誘電率膜４の表面上に、ＣＶＤ法を用いてヤング率が約３０ＧＰａ以上である第１層目の絶縁膜２をその膜厚が約５０ｎｍとなるまで堆積させる。この低比誘電率膜４の表面上の絶縁膜２は、第１層目のキャッピング層（キャッピング膜）として機能する。また、前述したＳｉＣＮ膜３を第１の補強膜とすると、この低比誘電率膜４上の絶縁膜２は、第２の補強膜として機能する。本実施形態では、絶縁膜２として、例えばＳｉＣ膜を採用する。
い わ ゆ る A so-called low relative dielectric constant film (low-k film) having a relative dielectric constant of about 3.4 or less is used as the
次に、図１（ｂ）に示すように、低比誘電率膜４上のＳｉＣ膜２から低比誘電率膜４の直下のＳｉＣＮ膜３にかけて、後述する第１層目の導電層１４および導電プラグ１５を形成するための第１層目の配線層用凹部５を形成する。導電プラグ１５は導電層１４に電気的に接続されるように形成され、導電層１４とともに実際に通電される通電経路を構成する。すなわち、導電層１４および導電プラグ１５は、実際に通電されることにより本来の配線として機能する配線層（実効配線層）１３を構成する。本実施形態では、配線層１３は、導電層１４と導電プラグ１５とが一体に形成される。すなわち、配線層１３は、いわゆるデュアルダマシン構造に形成される。したがって、配線層用凹部５を、その上側が導電層用凹部６、その下側が導電プラグ用凹部７からなる２段構造に形成する。この際、導電層用凹部６と導電プラグ用凹部７とを一体に形成する。なお、第１層目の導電プラグ１５は、Ｓｉ基板１に形成されている電子回路などとの導通を確保するためのコンタクトプラグ１５として形成される。したがって、第１層目の導電プラグ用凹部７は、通常のコンタクトプラグ用凹部７として形成される。
Next, as shown in FIG. 1B, from the
配線層用凹部５は、例えばＲＩＥ法を用いて形成される。この際、コンタクトプラグ用凹部７は、コンタクトプラグ１５とＳｉ基板１に形成されている電子回路などとの導通を確保するために、Ｓｉ基板１の表面を露出するように、第１層目のＳｉＣＮ膜３などを貫通して形成される。
凹 部 The wiring layer
また、配線層１３（導電層１４）には、後述するように、導電部としての配線層１３および絶縁膜としての低比誘電率膜４の内部に発生する熱応力に対する配線層１３の耐久性の向上を図るための、第１の補強プラグ（機械的補強プラグ）１６が接続される。本実施形態では、１個の第１の補強プラグ１６を、その上端部（トップ部）を導電層１４の下面（裏面）に直接接続して形成する。すなわち、前述した導電層１４および導電プラグ１５と同様に、導電層１４と第１の補強プラグ１６とは、一体構造であるデュアルダマシン構造に形成される。したがって、第１の補強プラグ１６を形成するための第１補強プラグ用凹部８は、導電層用凹部６と一体に形成される。実際には、第１補強プラグ用凹部８は、ＲＩＥ法を用いてコンタクトプラグ用凹部７と並行して形成される。したがって、第１補強プラグ用凹部８は、Ｓｉ基板１の表面を露出するように、第１層目のＳｉＣＮ膜３などを貫通して形成される。
As described later, the wiring layer 13 (conductive layer 14) has durability against thermal stress generated inside the
次に、図２（ａ）に示すように、第１層目のＳｉＣ膜（第１層目のキャッピング層）２の表面上、配線層用凹部５の内側、および第１補強プラグ用凹部８の内側に、バリアメタル膜９を設ける。バリアメタル膜９には、金属層であるＴａ膜１０および導電性を有する層であるＴａＮ膜１１からなるＴａ／ＴａＮ積層膜９を採用する。具体的には、バリアメタル膜９を、配線層１３に直接接触する内側がＴａ膜１０であり、このＴａ膜１０の外側がＴａＮ膜１１である２層構造に形成する。バリアメタル膜９は、その膜厚が約１０ｎｍとなるまで、例えばバイアス印加形式のスパッタリング成膜方法を用いて成膜される。
Next, as shown in FIG. 2A, the surface of the first-layer SiC film (first-layer capping layer) 2, the inside of the
続けて、バリアメタル膜９が形成されたＳｉ基板１が大気に晒されることのないようにＳｉ基板１を高真空中で搬送して、導電層１４の基礎（下地）となるめっきシード層（膜）１２ａを形成するための図示しないスパッタリング装置の処理室内に搬入する。この後、Ｔａ膜１０の表面上に、導電層１４、導電プラグ１５、および第１の補強プラグ１６の形成材料を設ける。本実施形態では、導電層１４、導電プラグ１５、および第１の補強プラグ１６を、銅（Ｃｕ）を用いて一体に形成する。具体的には、先ずＴａ膜１０の表面上に、Ｃｕからなるめっきシード層（膜）１２ａを設ける。このＣｕめっきシード層１２ａは、その膜厚がべた膜換算で約７０ｎｍとなるまで、例えば自己イオン化方式のスパッタリング法（ＳＩＳ法：Self Ionized Sputtering Method）を用いて成膜される。
Subsequently, the
次に、図２（ｂ）に示すように、Ｃｕめっきシード層１２ａの表面上に、Ｃｕめっき膜１２ｂを設ける。このＣｕめっき膜１２ｂは、例えば電解めっき法を用いて成膜される。Ｃｕめっき膜１２ｂは、Ｃｕめっきシード層１２ａと一体化されつつ成膜される。これにより、Ｔａ膜１０の表面上に、導電層１４、導電プラグ１５、および第１の補強プラグ１６のそれぞれの形成材料となるＣｕ膜１２が成膜される。
Next, as shown in FIG. 2B, a
次に、図３（ａ）に示すように、不要なバリアメタル膜９およびＣｕ膜１２を除去する。具体的には、ＣＭＰ法を用いて、第１層目のＳｉＣ膜（第１層目のキャッピング層）２の表面上のバリアメタル膜９およびＣｕ膜１２を研磨して除去する。これにより、配線層用凹部５および第１補強プラグ用凹部８の外側の不要なバリアメタル膜９およびＣｕ膜１２をキャッピング層２上から除去して、配線層用凹部５および第１補強プラグ用凹部８の内側にのみ、バリアメタル膜９およびＣｕ膜１２を残す。すなわち、配線層用凹部５および第１補強プラグ用凹部８の内側にのみ、Ｔａ膜１０およびＴａＮ膜１１の積層膜からなるバリアメタル膜９、ならびに導電層１４、導電プラグ１５、および第１の補強プラグ１６となるＣｕ膜１２が埋め込まれる。この結果、第１層目のＳｉＣ膜２から第１層目のＳｉＣＮ膜３にかけて、Ｃｕ導電層１４およびＣｕ導電プラグ（Ｃｕ導電コンタクトプラグ）１５からなる第１層目のＣｕ配線層１３、ならびに第１層目のＣｕ第１補強プラグ１６が形成される。Ｃｕ配線層１３は、いわゆるＣｕデュアルダマシン配線である。
Next, as shown in FIG. 3A, the unnecessary
Ｃｕ第１補強プラグ１６は、Ｃｕコンタクトプラグ１５と同様に、Ｓｉ基板１の表面にバリアメタル膜９を介して間接的に接触するように、ヤング率が約３０ＧＰａ以上である第１層目のＳｉＣＮ膜３を貫通して形成されている。すなわち、Ｃｕ第１補強プラグ１６は、その下端部（ボトム部）において、Ｓｉ基板１および第１層目のＳｉＣＮ膜３にバリアメタル膜９を介して実質的に接続されるように形成されている。Ｃｕ第１補強プラグ１６は、実質的に配線として機能しない、いわゆるダミープラグ（犠牲プラグ）である。また、第１層目のＣｕ第１補強プラグ１６は、Ｃｕ補強コンタクトプラグ、あるいはＣｕ犠牲コンタクトプラグとも称することができる。
Like the
次に、図３（ｂ）に示すように、第１層目のＳｉＣ膜２および第１層目のＣｕ配線層１３などの上に、第２層目のＳｉＣＮ膜３、第２層目の低比誘電率膜４、および第２層目のＳｉＣ膜（第２層目のキャッピング層）２を順次積層して設ける。具体的には、先ず第１層目のＳｉＣ膜２および第１層目のＣｕ配線層１３などのそれぞれの表面上に、ＣＶＤ法を用いて第２層目のＳｉＣＮ膜３をその膜厚が約５０ｎｍとなるまで堆積させる。この第２層目のＳｉＣＮ膜３は、第１層目のトップバリア層（トップバリア膜）として機能する。続けて、第２層目のＳｉＣＮ膜３の表面上に、ＣＶＤ法を用いて第２層目の低比誘電率膜４をその膜厚が約３００ｎｍとなるまで堆積させる。続けて、第２層目の低比誘電率膜４の表面上に、ＣＶＤ法を用いて第２層目のＳｉＣ膜２をその膜厚が約５０ｎｍとなるまで堆積させる。
Next, as shown in FIG. 3B, a second-
次に、図４に示すように、第２層目のＳｉＣ膜２から第２層目のＳｉＣＮ膜３にかけて、後述する第２層目の導電層２６および導電プラグ２７を形成するための第２層目の配線層用凹部１７を形成する。第１層目の導電層１４および導電プラグ１５と同様に、第２層目の導電プラグ２７は第２層目の導電層２６に電気的に接続されるように形成され、導電層２６とともに実際に通電される通電経路を構成する。すなわち、導電層２６および導電プラグ２７は、実際に通電されることにより本来の配線として機能する配線層（実効配線層）２５を構成する。また、第１層目の配線層１３と同様に、第２層目の配線層２５は、導電層２６と導電プラグ２７とが一体に形成される。すなわち、配線層２５はデュアルダマシン構造に形成される。したがって、配線層用凹部１７を、その上側が導電層用凹部１８、その下側が導電プラグ用凹部１９からなる２段構造に形成する。この際、導電層用凹部１８と導電プラグ用凹部１９とを一体に形成する。なお、第２層目の導電プラグ２７は、第１層目の低比誘電率膜４内に形成されている第１層目の配線層１３との導通を確保するためのヴィアプラグ２７として形成される。したがって、第２層目の導電プラグ用凹部１９は、通常のヴィアプラグ用凹部１９として形成される。
Next, as shown in FIG. 4, a second
配線層用凹部１７は、例えばＲＩＥ法を用いて形成される。この際、ヴィアプラグ用凹部１９は、ヴィアプラグ２７と第１層目の配線層１３との導通を確保するために、第１層目の配線層１３の表面を露出するように、第２層目のＳｉＣＮ膜３などを貫通して形成される。
凹 部 The wiring layer
また、第１層目の配線層１３と同様に、第２層目の配線層２５（導電層２６）には、配線層２５および低比誘電率膜４の内部に発生する熱応力に対する配線層２５の耐久性の向上を図るための、第２層目の第１の補強プラグ２８（機械的補強プラグ）が接続される。本実施形態では、３個の第１の補強プラグ２８を、それらの上端部（トップ部）を導電層２６の下面（裏面）に直接接続して形成する。すなわち、前述した導電層２６および導電プラグ２７と同様に、導電層２６と３個の第１の補強プラグ２８とは、一体構造であるデュアルダマシン構造に形成される。したがって、第１の補強プラグ２８を形成するための３個の第２層目の第１補強プラグ用凹部２０は、導電層用凹部１８と一体に形成される。実際には、各第１補強プラグ用凹部２０は、ＲＩＥ法を用いてヴィアプラグ用凹部１９と並行して形成される。したがって、各第１補強プラグ用凹部２０は、第１層目のＳｉＣ膜２の表面を露出するように、第２層目のＳｉＣＮ膜３などを貫通して形成される。
Similarly to the
なお、実際のＲＩＥ工程においては、図４に示すように、第１補強プラグ用凹部２０の底部が第１層目のＳｉＣ膜２の表面よりも下側に達する、いわゆるオーバーエッチング現象が生じる可能性がある。このオーバーエッチング現象が生じた場合でも、第１補強プラグ用凹部２０の深さが、その内部に形成される第２層目の第１の補強プラグ２８がその下方の図示しない本来の配線層などに電気的に接続されない深さであれば、何ら問題はない。
In the actual RIE step, as shown in FIG. 4, a so-called over-etching phenomenon, in which the bottom of the first reinforcing
次に、図５に示すように、第２層目のＳｉＣ膜（第２層目のキャッピング層）２の表面上、配線層用凹部１７の内側、および各第１補強プラグ用凹部２０の内側に、第２層目のバリアメタル膜２１を設ける。第１層目のバリアメタル膜９と同様に、第２層目のバリアメタル膜２１には、Ｔａ膜２２およびＴａＮ膜２３からなるＴａ／ＴａＮ積層膜２１を採用する。具体的には、バリアメタル膜２１を、配線層２５に直接接触する内側がＴａ膜２２であり、このＴａ膜２２の外側がＴａＮ膜２３である２層構造に形成する。バリアメタル膜２１は、その膜厚が約１０ｎｍとなるまで、バイアス印加形式のスパッタリング成膜方法を用いて成膜される。
Next, as shown in FIG. 5, on the surface of the second-layer SiC film (second-layer capping layer) 2, inside the
続けて、バリアメタル膜２１が形成されたＳｉ基板１が大気に晒されることのないように、Ｓｉ基板１を高真空中で搬送してスパッタリング装置の処理室内に搬入する。この後、Ｔａ膜２２の表面上に、導電層２６、導電プラグ２７、および第１の補強プラグ２８の形成材料を設ける。第１層目の導電層１４、導電プラグ１５、および第１の補強プラグ１６と同様に、第２層目の導電層２６、導電プラグ２７、および第１の補強プラグ２８を、Ｃｕを用いて一体に形成する。具体的には、先ずＴａ膜２２の表面上に、Ｃｕからなるめっきシード層（膜）２４ａを設ける。このＣｕめっきシード層２４ａは、その膜厚がべた膜換算で約７０ｎｍとなるまで、ＳＩＳ法を用いて成膜される。
Continuously, the
次に、図６に示すように、Ｃｕめっきシード層２４ａの表面上に、Ｃｕめっき膜２４ｂを設ける。第１層目のＣｕめっき膜１２ｂと同様に、Ｃｕめっき膜２４ｂは、電解めっき法を用いて成膜される。Ｃｕめっき膜２４ｂは、Ｃｕめっきシード層２４ａと一体化されつつ成膜される。これにより、Ｔａ膜２２の表面上に、導電層２６、導電プラグ２７、および第１の補強プラグ２８の形成材料となる第２層目のＣｕ膜２４が成膜される。
Next, as shown in FIG. 6, a
次に、図７に示すように、不要なバリアメタル膜２１およびＣｕ膜２４を除去する。具体的には、ＣＭＰ法を用いて、第２層目のＳｉＣ膜（第２層目のキャッピング層）２の表面上のバリアメタル膜２１およびＣｕ膜２４を研磨して除去する。これにより、配線層用凹部１７および第１補強プラグ用凹部２０の外側の不要なバリアメタル膜２１およびＣｕ膜２４をキャッピング層２上から除去して、配線層用凹部１７および第１補強プラグ用凹部２０の内側にのみ、バリアメタル膜２１およびＣｕ膜２４を残す。すなわち、配線層用凹部１７および第１補強プラグ用凹部２０の内側にのみ、Ｔａ膜２２およびＴａＮ膜２３の積層膜からなるバリアメタル膜２１、ならびに導電層２６、導電プラグ２７、および第１の補強プラグ２８となるＣｕ膜２４が埋め込まれる。この結果、第２層目のＳｉＣ膜２から第２層目のＳｉＣＮ膜３にかけて、Ｃｕ導電層２６およびＣｕ導電プラグ（Ｃｕ導電ヴィアプラグ）２７からなる第２層目のＣｕ配線層２５、ならびに第２層目の３個のＣｕ第１補強プラグ２８が形成される。Ｃｕ配線層２５は、いわゆるＣｕデュアルダマシン配線である。
Next, as shown in FIG. 7, the unnecessary
３個のＣｕ第１補強プラグ２８は、第２層目のＳｉＣＮ膜３を略貫通して、第１層目のＳｉＣ膜２にバリアメタル膜２１を介して間接的に接触するように形成されている。すなわち、各Ｃｕ第１補強プラグ２８は、その下端部（ボトム部）において、ヤング率が約３０ＧＰａ以上である第２層目のＳｉＣＮ膜３および第１層目のＳｉＣ膜２にバリアメタル膜２１を介して実質的に接続されるように形成されている。第１層目のＣｕ第１補強プラグ１６と同様に、第２層目の各Ｃｕ第１補強プラグ２８は、実質的に配線として機能しないダミープラグ（犠牲プラグ）である。また、第２層目の各Ｃｕ第１補強プラグ２８は、Ｃｕ補強ヴィアプラグ、あるいはＣｕ犠牲ヴィアプラグとも称することができる。
The three Cu first reinforcing
これまでの工程により、第１層目のＣｕ配線層１３および第２層目のＣｕ配線層２５などから構成され、実際に配線として機能する２層構造の実効配線部２９がＳｉ基板１上に形成される。
By the steps so far, an
次に、図８に示すように、第２層目のＳｉＣ膜２および第２層目のＣｕ配線層２５などの上に、第３層目のＳｉＣＮ膜３およびパッシベーション膜３０を順次積層して設ける。具体的には、先ず第２層目のＳｉＣ膜２および第２層目のＣｕ配線層２５のそれぞれの表面上に、ＣＶＤ法を用いて第３層目のＳｉＣＮ膜３をその膜厚が約５０ｎｍとなるまで堆積させる。この第３層目のＳｉＣＮ膜３は、第２層目のトップバリア層（トップバリア膜）として機能する。続けて、この第２層目のトップバリア層（ＳｉＣＮ膜）３の表面上に、例えばＣＶＤ法を用いて所定の材料および膜厚からなるパッシベーション膜３０を成膜する。以後、予め決められている所定の工程を経て、図８に示す所望の半導体装置３１を得る。すなわち、２層の積層配線構造を有する本実施形態の半導体装置３１を得る。
Next, as shown in FIG. 8, a third-
次に、半導体装置３１に熱を加えた際に、２層構造の低比誘電率膜４、第１層目のＣｕ配線層１３およびＣｕ補強コンタクトプラグ１６、ならびに第２層目のＣｕ配線層２５およびＣｕ補強ヴィアプラグ２８などに生じる熱応力、ならびにこの熱応力に起因する負荷などについて、図９を参照しつつ説明する。なお、図９においては、半導体装置３１の内部に生じる主な熱応力の向きを見易くするために、低比誘電率膜４、Ｃｕ配線層１３、Ｃｕ補強コンタクトプラグ１６、Ｃｕ配線層２５、およびＣｕ補強ヴィアプラグ２８のハッチングを省略して描いている。
Next, when heat is applied to the
図９において、各実線矢印および各破線矢印は、半導体装置３１の内部に生じる主な熱応力の向きを示す。具体的には、図９中破線矢印は、半導体装置３１に熱を加えた際に、低比誘電率膜４、Ｃｕ配線層１３、およびＣｕ配線層２５に発生する熱応力、およびこの熱応力に起因する負荷の向きを示す。また、図９中実線矢印は、半導体装置３１に熱を加えた際に、前記熱応力および熱応力負荷に抗してＣｕ導電コンタクトプラグ１５、Ｃｕ補強コンタクトプラグ１６、Ｃｕ導電ヴィアプラグ２７、およびＣｕ補強ヴィアプラグ２８に生じる応力（抗力）の向きを示す。以下の説明において、図９中破線矢印で示される前記熱応力および熱応力負荷のうち、Ｃｕ配線層１３（Ｃｕ導電層１４）およびＣｕ配線層２５（Ｃｕ導電層２６）の長手方向に沿った向きの熱応力および熱応力負荷を、水平負荷応力と総称することとする。同様に、図９中破線矢印で示される前記熱応力および熱応力負荷のうち、低比誘電率膜４の厚さ方向に沿った向きの熱応力および熱応力負荷を、垂直負荷応力と総称することとする。
In FIG. 9, each solid arrow and each broken arrow indicate the direction of the main thermal stress generated inside the
図９に示すように、第１層目のＣｕ配線層１３（Ｃｕ導電層１４）の下側に設けられたＣｕ補強コンタクトプラグ１６は、Ｓｉ基板１および第１層目のＳｉＣＮ膜３に実質的に接続されている。同様に、第２層目のＣｕ配線層２５（Ｃｕ導電層２６）の下側に設けられたＣｕ補強ヴィアプラグ２８は、第１層目のＳｉＣ膜（第１層目のキャッピング層）２および第２層目のＳｉＣＮ膜（第１層目のＣｕ配線トップバリア層）３に実質的に接続されている。そして、Ｃｕ補強コンタクトプラグ１６は、Ｃｕ導電コンタクトプラグ１５に対して所定の間隔Ｃで近接して配設されている。また、３個のＣｕ補強ヴィアプラグ２８は、Ｃｕ導電ヴィアプラグ２７から所定の範囲Ａ内で互いに離間して配設されている。さらに、３個のＣｕ補強ヴィアプラグ２８のうち、Ｃｕ導電ヴィアプラグ２７に最も近いＣｕ補強ヴィアプラグ２８は、Ｃｕ導電ヴィアプラグ２７に対して所定の間隔Ｂで近接して配設されている。このような構造によれば、Ｃｕ導電コンタクトプラグ１５およびＣｕ導電ヴィアプラグ２７に水平負荷応力および垂直負荷応力が集中するおそれを低減できる。ひいては、Ｃｕ配線層１３およびＣｕ配線層２５からなる実効配線部２９に水平負荷応力および垂直負荷応力が集中するおそれを低減できる。以下、具体的に説明する。
As shown in FIG. 9, a Cu reinforcing
低比誘電率膜４は、その機械的強度を示すヤング率が一般的な層間絶縁膜であるＳｉＯ2系の絶縁膜のヤング率に比べて１〜２０ＧＰａ程度と本質的に小さいことが分かっている。本発明者らが行った実験によれば、低比誘電率膜４の比誘電率とヤング率との間にはある程度の相関関係があることが確認されている。例えば比誘電率ｋが３．４程度の低比誘電率膜４では、そのヤング率は２０ＧＰａ程度に相当することが確認されている。そして、ヤング率が約２０ＧＰａ以下の強度である低比誘電率膜４を層間絶縁膜として採用すると、加熱工程などにおいて熱によるさまざまな問題が発生することが危惧される。
It has been found that the low relative dielectric
すなわち、層間絶縁膜である低比誘電率膜４のヤング率が小さいと、低比誘電率膜４内に設けられたＣｕ配線層１３およびＣｕ配線層２５に熱が加えられた際に、各配線層１３，２５に生じる熱歪を抑えていた力が弱くなる。すると、各配線層１３，２５の内部に生じる熱応力は低下するが、各配線層１３，２５の変形（伸縮）が自由になる。この結果、各配線層１３，２５の端部に形成されているＣｕ導電コンタクトプラグ１５およびＣｕ導電ヴィアプラグ２７に、各配線層１３，２５の変形（変位）による負荷が掛かる。この各配線層１３，２５の長手方向に沿った応力は、前述した水平負荷応力を構成する。
That is, when the Young's modulus of the low relative dielectric
また、低比誘電率膜４は、その線膨張係数が一般的なＳｉＯ2系の絶縁膜や配線の膨張係数に比べて２０〜７０ｐｐｍ程度と高いことが分かっている。例えば、各配線層１３，２５の材料となるＣｕの膨張係数は１６ｐｐｍ程度である。このため、例えば低比誘電率膜４に熱が加えられると、低比誘電率膜４はその厚さ方向に沿って熱膨張し易く、厚さ方向に沿った熱応力による負荷が膜内に生じ易い。すなわち、低比誘電率膜４には、Ｓｉ基板１の表面に対して垂直な方向、あるいは膜中の各プラグ１５，１６，２７，２８の高さ方向に沿って熱応力による負荷が生じ易い。この低比誘電率膜４の厚さ方向に沿った応力は、前述した垂直負荷応力を構成する。
Further, it has been found that the low relative dielectric
ところが、図９に示すように、本実施形態の半導体装置３１では、Ｃｕ導電コンタクトプラグ１５およびＣｕ補強コンタクトプラグ１６が低比誘電率膜４の内部に設けられたＣｕ導電層１４に一体に形成されているとともに、Ｓｉ基板１および第１層目のＳｉＣＮ膜３に実質的に接続されている。これにより、Ｃｕ導電層１４は、Ｃｕ補強コンタクトプラグ１６を介してＳｉ基板１および第１層目のＳｉＣＮ膜３に実質的に接続されている。同様に、１個のＣｕ導電ヴィアプラグ２７および３個のＣｕ補強ヴィアプラグ２８が低比誘電率膜４の内部に設けられたＣｕ導電層２６に一体に形成されているとともに、第１層目のＣｕ導電層１４（Ｃｕ配線層１３）／第１層目のＳｉＣ膜２、および第２層目のＳｉＣＮ膜３に実質的に接続されている。これにより、Ｃｕ導電層２６は、各Ｃｕ補強ヴィアプラグ２８を介して、第１層目のＳｉＣ膜２および第２層目のＳｉＣＮ膜３に実質的に接続されている。第１層目のＳｉＣ膜２、ならびに第１層目および第２層目のＳｉＣＮ膜３は、いずれもそのヤング率が３０ＧＰａ以上であり、低比誘電率膜４よりも高い強度を有している。また、Ｓｉ基板１もそのヤング率が３０ＧＰａ以上であり、低比誘電率膜４よりも高い強度を有しているのはもちろんである。したがって、Ｓｉ基板１も第３の補強材として機能する。
However, as shown in FIG. 9, in the
このような構造によれば、例えば半導体装置３１の製造プロセス中の加熱工程において、低比誘電率膜４の内部におけるＣｕ導電層１４，２６のそれぞれの長手方向に沿った熱による変形（伸び）を、Ｃｕ補強コンタクトプラグ１６および各Ｃｕ補強ヴィアプラグ２８などによって抑制することができる。ひいては、Ｃｕ導電層１４，２６およびＣｕ導電プラグ１５，２７などの導電部に生じる熱応力による負荷を、Ｃｕ補強コンタクトプラグ１６および各Ｃｕ補強ヴィアプラグ２８などによって分散させて緩和または吸収したり、あるいは逃がしたりすることができる。
According to such a structure, for example, in a heating step in a manufacturing process of the
また、例えば低比誘電率膜４の厚さ方向に沿った熱膨張をＣｕ補強コンタクトプラグ１６および各Ｃｕ補強ヴィアプラグ２８などによって抑制することができる。ひいては、低比誘電率膜４の熱膨張によって低比誘電率膜４の内部に生じる熱応力による負荷を、Ｃｕ補強コンタクトプラグ１６および各Ｃｕ補強ヴィアプラグ２８によって分散させて緩和または吸収したり、あるいは逃がしたりすることができる。これにより、低比誘電率膜４の熱膨張による負荷が、Ｃｕ導電層１４，２６およびＣｕ導電プラグ１５，２７などの導電部に集中することを抑制できる。
{Circle around (2)} For example, the thermal expansion along the thickness direction of the low relative dielectric
このように、本実施形態の半導体装置３１では、水平負荷応力および垂直負荷応力がＣｕ導電コンタクトプラグ１５およびＣｕ導電ヴィアプラグ２７などに集中するおそれを、Ｃｕ補強コンタクトプラグ１６やＣｕ補強ヴィアプラグ２８などによって低減できる。特に、水平負荷応力および垂直負荷応力が、Ｃｕ導電コンタクトプラグ１５およびＣｕ導電ヴィアプラグ２７のそれぞれの上下両端部に集中するおそれを低減できる。
As described above, in the
また、図９に示すように、Ｃｕ補強コンタクトプラグ１６およびＣｕ補強ヴィアプラグ２８に水平負荷応力および垂直負荷応力が掛かると、これら各応力に対する抗力が各補強プラグ１６，２８自体に生じる。図９中実線矢印で示すように、各補強プラグ１６，２８自体に生じる抗力の向きは、図９中破線矢印で示す各補強プラグ１６，２８に掛かる水平負荷応力および垂直負荷応力の向きと反対である。したがって、各補強プラグ１６，２８に掛かる水平負荷応力および垂直負荷応力を、各補強プラグ１６，２８自体に生じる熱応力に対する抗力によって低減することができる。ひいては、各補強プラグ１６，２８に掛かる水平負荷応力および垂直負荷応力を、各補強プラグ１６，２８自体に生じる熱応力に対する抗力によって相殺することができる。このように、本実施形態の半導体装置３１では、Ｃｕ導電層１４，２６およびＣｕ導電プラグ１５，２７などの導電部に生じる熱応力による負荷を、各補強プラグ１６，２８自体に生じる熱応力に対する抗力によって低減させたり、あるいは相殺させたりすることができる。
As shown in FIG. 9, when a horizontal load stress and a vertical load stress are applied to the Cu reinforcing
すなわち、前述した構造からなる半導体装置３１では、その内部に発生する水平負荷応力および垂直負荷応力を、Ｃｕ補強コンタクトプラグ１６やＣｕ補強ヴィアプラグ２８を含めた実効配線部２９全体で低減できる。Ｃｕ導電コンタクトプラグ１５やＣｕ導電ヴィアプラグ２７に掛かる負荷は、Ｃｕ補強コンタクトプラグ１６およびＣｕ補強ヴィアプラグ２８によって低減されている。したがって、Ｃｕ導電コンタクトプラグ１５やＣｕ導電ヴィアプラグ２７が、これらに掛かる負荷によって劣化するおそれは殆ど無い。
That is, in the
このように、本実施形態の半導体装置３１では、Ｃｕ導電コンタクトプラグ１５やＣｕ導電ヴィアプラグ２７が、熱により生じる水平負荷応力および垂直負荷応力によって破壊されるおそれは殆ど無い。また、Ｃｕ導電コンタクトプラグ１５やＣｕ導電ヴィアプラグ２７を覆っているバリアメタル膜が、水平負荷応力および垂直負荷応力によって破壊されるおそれも殆ど無い。つまり、Ｃｕ導電層１４，２６およびＣｕ導電プラグ１５，２７などから構成される導電部（Ｃｕ配線層１３，２５）が破壊されるおそれは殆ど無い。これにより、配線材料であるＣｕが各導電プラグ１５，２７から低比誘電率膜（層間絶縁膜）４内に突出することによる各配線層１３，２５のオープン不良、隣接する導電部同士でのショート、あるいは装置３１内のデバイス不良などが起きるおそれは殆ど無い。すなわち、本実施形態の半導体装置３１では、致命的なプラグ欠陥が起きるおそれは殆ど無い。ひいては、実際に本来の配線として機能する実効配線部２９に致命的な欠陥が生じるおそれは殆ど無い。
As described above, in the
したがって、本実施形態の半導体装置３１は、それ自体およびその製造プロセスにおいて致命的な不具合が生じるおそれは殆ど無い。この結果、半導体装置３１の性能や品質などが低下し、半導体装置３１の信頼性が低下するおそれは殆ど無い。それとともに、不良品が製造されて半導体装置３１の歩留まりが低下し、半導体装置３１の生産効率が低下するおそれも殆ど無い。
Therefore, the
次に、本発明者らが行った試験およびその結果について、図９および表１〜表３を参照しつつ説明する。 Next, the tests performed by the present inventors and the results thereof will be described with reference to FIG. 9 and Tables 1 to 3.
まず、ここでは、Ｃｕ補強ヴィアプラグ２８による応力緩和の効果を評価するため、第１層目の層間絶縁膜４をそのヤング率が約６０ＧＰａであるＴＥＯＳ膜とし、第２層目の層間絶縁膜４を低ヤング率の低比誘電率膜とした。その上で、Ｃｕ導電コンタクトプラグ１５、Ｃｕ補強コンタクトプラグ１６、Ｃｕ導電ヴィアプラグ２７、およびＣｕ補強ヴィアプラグ２８の径をそれぞれ約０．１３μｍに形成した。そして、図９中Ｂで示す各プラグ２７，２８同士の間隔およびこれら各プラグ２７，２８の個数を、表１〜表３に示す大きさおよび個数に設定してＣｕ配線層（Ｃｕデュアルダマシン配線）１３，２５を形成した。さらに、Ｃｕ配線層１３，２５をそれぞれ単配線として形成した。この際、Ｃｕ配線層１３，２５のそれぞれの各配線パターンの配線幅を約０．１３μｍに、またそれらの配線長を約１００μｍに設定した。なお、図示は省略するが、Ｃｕ補強ヴィアプラグ２８同士の間隔も前記間隔Ｂに準ずるものとする。
First, in order to evaluate the effect of stress relaxation by the Cu reinforcing via
そして、第１層目のＣｕ配線層１３および第２層目のＣｕ配線層２５を、電気回路機能を有する単一のＣｕ導電ヴィアプラグ２７で積層方向で電気的に接続した、いわゆるボーダーレスチェーンパターンに形成した。また、このパターンの電気回路機能を有するプラグ規模は１０ｋ個とした。Ｃｕ配線層１３，２５のそれぞれの図示しない終端は４端子接続され、２層配線層（多層配線層）であるＣｕ配線層１３，２５の電気抵抗変動を測定した。さらに、プラグのボーダーレスチェーンパターンを、約２μｍ間隔で多数個併設した。
A so-called borderless chain in which the first
さらに、補強材であるトップバリア膜（トップバリア層）およびキャッピング膜（キャッピング層）を同種膜にて形成した。具体的には、それら各膜を形成材料のヤング率が約３０ＧＰａであるＳｉＣ系膜、約２０ＧＰａであるＭＳＱ系膜、そして約６０ＧＰａであるｐ−ＳｉＨ4膜の３種類の異なる膜に作り分けた。また、これらのヤング率は、ＭＴＳシステムズ社製のナノインデンター（Nano Indenter）を用いて測定した。 Further, a top barrier film (top barrier layer) and a capping film (capping layer), which are reinforcing materials, were formed of the same kind of film. Specifically, each of these films is divided into three different films: a SiC-based film having a Young's modulus of about 30 GPa, an MSQ-based film of about 20 GPa, and a p-SiH 4 film of about 60 GPa. Was. In addition, these Young's moduli were measured using a nano indenter (Nano Indenter) manufactured by MTS Systems.
このような設定に基づいて、実効配線部２９ひいては半導体装置３１全体の信頼性を評価する目的より、多層配線プロセス工程において室温から約４００℃までの熱サイクルを１０回加えた後、電気抵抗変化を測定した。この結果も表１に併記した。評価は、次に述べる基準で行った。試験後のＣｕ配線層１３，２５の電気抵抗増加率が１０％以上のものを不良とする。そして、半導体装置３１の製造プロセスにおける歩留まりが９０％以下である場合を×、９０〜９９％である場合を△、そして９９％以上である場合を○とした。
表１〜表３に示すように、この試験の結果、Ｃｕ補強プラグ２８を有しないプラグ数１の比較材（サンプル）は、トップバリア層およびキャッピング層のヤング率の大きさに拘らず、全て不良であった。これに対し、Ｃｕ導電プラグ２７を含めてプラグが３個以上（Ｃｕ補強プラグ２８が２個以上）であり、しかもＣｕ導電プラグ２７、Ｃｕ補強プラグ２８同士の間隔が約１μｍ以下のサンプルでは、トップバリア層およびキャッピング層のヤング率が約３０ＧＰａ以上の場合に、歩留まりがすべて９９％以上であった。すなわち、極めて良好な結果を得ることができた。なお、図示は省略するが、本発明者らが行った追試によれば、Ｃｕ導電プラグ２７を含めてプラグを３個以上設けた場合、各プラグの径の大きさによっては、Ｃｕ導電プラグ２７、Ｃｕ補強プラグ２８同士の間隔が約１．５μｍ程度でもサンプルの歩留まりが９９％以上となった。すなわち、極めて良好な結果を得ることができた。
As shown in Tables 1 to 3, as a result of this test, all of the comparative materials (samples) having the number of
また、表２から分かるように、たとえＣｕ導電プラグ２７を含めてプラグを５個（Ｃｕ補強プラグ２８を４個）設けた場合でも、トップバリア層およびキャッピング層のヤング率が約３０ＧＰａを下回ると、歩留まりが低下し、良好な結果を得ることはできなかった。これより、また、Ｃｕ補強プラグ２８の下端部（底部）が接する補強膜（補強材）は、そのヤング率が約３０ＧＰａ以上の強度を有している必要があることが判明した。
Further, as can be seen from Table 2, even when five plugs including the Cu conductive plug 27 (four Cu reinforcing plugs 28) are provided, when the Young's modulus of the top barrier layer and the capping layer is less than about 30 GPa. However, the yield was lowered and good results could not be obtained. From this, it was also found that the reinforcing film (reinforcing material) in contact with the lower end (bottom) of the
このように、本試験によれば、各プラグ１５，１６，２７，２８同士の間隔Ｂ，Ｃ、および補強材のヤング率を適宜、適正な値に設定することにより、信頼性の高い半導体装置３１を形成することが可能であることが分かった。
As described above, according to this test, by setting the intervals B and C between the
なお、Ｃｕ補強プラグ１６，２８の間隔Ｂ，Ｃが狭いほど応力の低減効果が大きくなる。ただし、水平および垂直の各負荷応力別の適正なプラグの個数および間隔は、前述した試験の結果より、以下に述べる値が望ましい。
(4) The smaller the distances B and C between the
垂直負荷応力の緩和を目的とする場合、プラグ間隔Ｂは約５μｍ以下であることが望ましく、Ｃｕ補強プラグ１６，２８を１個設けただけでも、垂直負荷応力が緩和され得る。一方、水平負荷応力の緩和をも考慮すると、電気回路機能を有するＣｕ導電プラグ１５，２７を含めてプラグを３個以上（Ｃｕ補強プラグ２８が２個以上）設けることが望ましい。そして、プラグ間隔Ｂ，Ｃが約１μｍ以内になるように、Ｃｕ導電プラグ１５，２７およびＣｕ補強プラグ１６，２８を配設することが望ましい。ただし、プラグ間隔Ｂ，Ｃは、前述した約１μｍ（規定間隔）以下であればよく、全て等間隔である必要はない。また、垂直負荷応力および水平負荷応力のいずれの応力緩和を目的とする場合でも、図９中Ａで示すプラグの配設範囲は、約５μｍ以下であればよいことが分かった。さらに、図示は省略するが、電気的に接続が無く、かつ、交差する導電配線が配設されている領域では、規定間隔内に補強プラグを配設せずともそれら各配線自体の強度によって応力緩和効果に劣化は認められないことが分かっている。
(4) For the purpose of reducing the vertical load stress, the plug interval B is preferably about 5 μm or less, and the vertical load stress can be reduced by providing only one
以上説明したように、この第１実施形態によれば、低比誘電率膜４からなる層間絶縁膜を具備する半導体装置３１において、導電部であるＣｕ配線層１３，２５および低比誘電率膜４内に発生する熱応力による負荷に対するＣｕ配線層１３，２５の耐久性の向上が図られており、信頼性が向上されている。なお、例えば補強プラグを有しない配線層においては、単一の導電プラグに集中していた応力（水平負荷応力）の分散は、配線層自体を短配線に分割して多層化することによっても可能である。ところが、短配線分割の場合には、１層分の導電機能を保持するために２層を要することとなり、設計制約を大きく受ける。これに対して、本実施形態の半導体装置３１では、補強プラグ１６，２８をそれらの下層の導電配線を避けるように形成することにより、垂直負荷応力、水平負荷応力ともに応力低減機能を発揮することが可能となる。したがって、本実施形態の半導体装置３１によれば、配線層数を増やすこと無く、信頼性の高いＣｕ配線層／low−ｋ膜構造からなる多層配線層を有する半導体装置３１を提供することが可能となる。
As described above, according to the first embodiment, in the
（第２の実施の形態）
次に、本発明に係る第２実施形態を図１０〜図１２を参照しつつ説明する。図１０は、本実施形態に係る半導体装置を示す断面図である。図１１は、本実施形態に係る半導体装置の内部の配線構造および装置内部に生じる熱応力を模式的に示す断面図である。図１２は、本実施形態に係る半導体装置の配線層および補強層のそれぞれの配設領域を示す平面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Second embodiment)
Next, a second embodiment according to the present invention will be described with reference to FIGS. FIG. 10 is a sectional view showing the semiconductor device according to the present embodiment. FIG. 11 is a cross-sectional view schematically showing the wiring structure inside the semiconductor device according to the present embodiment and the thermal stress generated inside the device. FIG. 12 is a plan view showing respective areas where the wiring layer and the reinforcing layer are provided in the semiconductor device according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
本実施形態では、図１０に示すように、Ｃｕ配線層１３，２５が形成されていない広範囲の低比誘電率膜４のスペース領域（フィールド部）に、多層構造の補強配線部（犠牲多層配線）５４を形成することを特徴とする。補強配線部（犠牲多層配線）５４は、電気回路的機能を有さない補強配線層（補強導電層、犠牲配線）を補強プラグ４７，５３を用いて積層方向で繋ぐことにより構成されている。以下、２層構造を例に挙げて具体的に説明する。
In the present embodiment, as shown in FIG. 10, a reinforcing wiring portion having a multilayer structure (sacrificial multilayer wiring) is provided in a wide space region (field portion) of the low relative dielectric
図１０に示すように、第１層目には、１個の補強金属層４６および２個の補強プラグ（第２の補強プラグ）４７から構成される第１層目の補強配線層４５が、Ｃｕ配線層１３に近接して設けられている。補強配線層４５は、Ｃｕ配線層１３と同様に、Ｃｕにより形成されている。また、補強配線層４５は、補強金属層４６および各補強プラグ４７が一体であるデュアルダマシン構造に形成されている。したがって、この第１層目の補強配線層４５が形成される第１層目の補強配線層用凹部４２は、その上側が補強金属層用凹部４３、その下側が補強プラグ用凹部４４からなる２段構造に形成される。この際、補強金属層用凹部４３と補強プラグ用凹部４４とは一体に形成される。また、補強プラグ用凹部４４は、各補強プラグ４７がＳｉ基板１に実質的に接触できるように、第１層目のＳｉＣＮ膜３などを貫通してＳｉ基板１の表面を露出するように形成される。この第１層目の補強配線層用凹部４２は、ＲＩＥ法を用いて第１層目の配線層用凹部５と並行して形成される。
As shown in FIG. 10, on the first layer, a first-layer reinforcing
補強配線層４５の外側には、Ｔａ膜１０およびＴａＮ膜１１の積層膜からなるバリアメタル膜９が設けられている。各補強プラグ４７は、Ｃｕ導電コンタクトプラグ１５およびＣｕ補強コンタクトプラグ１６と同様に、Ｓｉ基板１の表面にバリアメタル膜９を介して間接的に接触するように、ヤング率が約３０ＧＰａ以上である第１層目のＳｉＣＮ膜３を貫通して形成されている。すなわち、補強プラグ４７は、その下端部（ボトム部）において、Ｓｉ基板１および第１層目のＳｉＣＮ膜３にバリアメタル膜９を介して実質的に接続されるように形成されている。なお、このように補強配線部５４の補強プラグ４７を補強材としてのＳｉ基板１に接続する場合は、実効配線部２９におけるコンタクトプラグ１５が接続されるＳｉ基板１の領域と、補強プラグ４７が接続されるＳｉ基板１の領域とを互いに電気的に絶縁しておく。
(4) Outside the reinforcing
また、補強金属層４６は、Ｃｕ配線層１３と電気的に切断されて形成されている。すなわち、補強配線層４５とＣｕ配線層１３とは絶縁されている。したがって、補強配線層４５は実際に配線として機能しないダミー配線（犠牲配線）として形成されている。第１層目の補強プラグ４７は、補強コンタクトプラグ、あるいは犠牲コンタクトプラグとも称することができる。
{Circle around (5)} The reinforcing
この第１層目の補強配線層４５およびバリアメタル膜９は、第１層目のＣｕ配線層１３およびバリアメタル膜９を形成する際に並行して形成される。また、以下の説明において、補強配線層４５、補強金属層４６、および補強プラグ４７を、それぞれＣｕ補強配線層４５、Ｃｕ補強金属層４６、およびＣｕ補強コンタクトプラグ４７と称することとする。
{The first-layer reinforcing
第２層目には、１個の補強金属層５２および１個の補強プラグ（第２の補強プラグ）５３から構成される第２層目の補強配線層５１が設けられている。この第２層目の補強配線層５１は、層間絶縁膜（低比誘電率膜）４の積層方向に沿って第１層目の補強配線層４５に連続するように設けられている。補強配線層５１も、Ｃｕ配線層２５と同様に、Ｃｕにより形成されている。また、補強配線層５１は、補強金属層５２および各補強プラグ５３が一体であるデュアルダマシン構造に形成されている。したがって、この第２層目の補強配線層５１が形成される第２層目の補強配線層用凹部４８は、その上側が補強金属層用凹部４９、その下側が補強プラグ用凹部５０からなる２段構造に形成される。この際、補強金属層用凹部４９と補強プラグ用凹部５０とは一体に形成される。また、補強プラグ用凹部５０は、各補強プラグ５３が第１層目のＣｕ補強配線層４５（Ｃｕ補強金属層４６）に実質的に接触できるように、第２層目のＳｉＣＮ膜３などを貫通して第１層目のＣｕ補強配線層４５（Ｃｕ補強金属層４６）を露出するように形成される。この第２層目の補強配線層用凹部４８は、ＲＩＥ法を用いて第２層目の配線層用凹部１７と並行して形成される。
は The second layer is provided with a second-layer reinforcing
補強配線層５１の外側には、Ｔａ膜２２およびＴａＮ膜２３の積層膜からなるバリアメタル膜２１が設けられている。各補強プラグ５３は、Ｃｕ導電ヴィアプラグ２７と同様に、第２層目のＳｉＣＮ膜３を略貫通して、Ｃｕ補強配線層４５（Ｃｕ補強金属層４６）の表面にバリアメタル膜２１を介して間接的に接触するように形成されている。すなわち、各補強プラグ５３は、その下端部（ボトム部）において、ヤング率が約３０ＧＰａ以上であるＣｕ補強金属層４６および第２層目のＳｉＣＮ膜３にバリアメタル膜２１を介して実質的に接続されるように形成されている。
バ リ ア Outside the reinforcing
また、補強金属層５２は、Ｃｕ配線層２５と電気的に切断されて形成されている。すなわち、補強配線層５１とＣｕ配線層２５とは絶縁されている。したがって、補強配線層５１は実際に配線として機能しないダミー配線（犠牲配線）として形成されている。第２層目の補強プラグ５３は、補強ヴィアプラグ、あるいは犠牲ヴィアプラグとも称することができる。
{Circle around (5)} The reinforcing
この第２層目の補強配線層５１およびバリアメタル膜２１は、第２層目のＣｕ配線層２５およびバリアメタル膜２１を形成する際に並行して形成される。また、以下の説明において、補強配線層５１、補強金属層５２、および補強プラグ５３を、それぞれＣｕ補強配線層５１、Ｃｕ補強金属層５２、およびＣｕ補強ヴィアプラグ５３と称することとする。
The second reinforcing
このように、第１層目のＣｕ補強配線層４５および第２層目のＣｕ補強配線層５１は、実際に配線として機能しないダミー配線（犠牲配線）である。すなわち、各Ｃｕ補強配線層４５，５１は、隣接する実効配線部２９の機械的強度を向上させるための２層構造からなる補強配線部５４を構成するものである。したがって、図１０に示すように、本実施形態の半導体装置４１は、それぞれ２層の積層配線構造からなる実効配線部２９および補強配線部５４を備えている。このような構造によれば、Ｃｕ配線層１３およびＣｕ配線層２５からなる実効配線部２９に水平負荷応力および垂直負荷応力が集中するおそれを低減できる。特に、実効配線部２９に垂直負荷応力が集中するおそれを低減できる。以下、図１１を参照しつつ具体的に説明する。
As described above, the first-layer Cu reinforcing
なお、図１１においては、半導体装置４１の内部に生じる主な熱応力の向きを見易くするために、低比誘電率膜４、Ｃｕ配線層１３、Ｃｕ補強コンタクトプラグ１６、Ｃｕ配線層２５、Ｃｕ補強ヴィアプラグ２８、Ｃｕ補強配線層４５、およびＣｕ補強配線層５１のハッチングを省略して描いている。また、図１１中の実線矢印および破線矢印が示す応力（負荷、抗力）は、図９中の実線矢印および破線矢印と同様である。
In FIG. 11, in order to easily see the direction of the main thermal stress generated inside the
図１１に示すように、本実施形態の半導体装置４１では、Ｃｕ配線層１３と電気的に切断されたＣｕ補強金属層４６が、低比誘電率膜４からなる第１層目の層間絶縁膜の内部にＣｕ配線層１３に近接して設けられている。また、２個のＣｕ補強コンタクトプラグ４７がＣｕ補強金属層４６と一体に形成されているとともに、Ｓｉ基板１および第１層目のＳｉＣＮ膜３に実質的に接続されている。これにより、Ｃｕ補強金属層４６は、各Ｃｕ補強コンタクトプラグ４７を介してＳｉ基板１および第１層目のＳｉＣＮ膜３に実質的に接続されている。同様に、Ｃｕ配線層２５と電気的に切断された２個のＣｕ補強金属層５２が、低比誘電率膜４からなる第２層目の層間絶縁膜の内部でＣｕ補強金属層４６の上方に設けられている。また、Ｃｕ補強ヴィアプラグ５３が各Ｃｕ補強金属層５２と一体に形成されているとともに、第１層目のＣｕ補強金属層４６（Ｃｕ補強配線層４５）および第２層目のＳｉＣＮ膜３に実質的に接続されている。これにより、各Ｃｕ補強金属層５２は、各Ｃｕ補強ヴィアプラグ５３を介して第１層目のＣｕ補強金属層４６（Ｃｕ補強配線層４５）および第２層目のＳｉＣＮ膜３に実質的に接続されている。
As shown in FIG. 11, in the
このような構造によれば、例えば半導体装置４１の製造プロセス中の加熱工程において、低比誘電率膜４の厚さ方向に沿った熱膨張をＣｕ補強コンタクトプラグ４７および各Ｃｕ補強ヴィアプラグ５３などによって抑制することができる。ひいては、低比誘電率膜４の熱膨張によって低比誘電率膜４の内部に生じる熱応力による負荷を、Ｃｕ補強コンタクトプラグ４７および各Ｃｕ補強ヴィアプラグ５３によって分散させて緩和または吸収したり、あるいは逃がしたりすることができる。これにより、低比誘電率膜４の熱膨張による負荷が、Ｃｕ導電層１４，２６およびＣｕ導電プラグ１５，２７などの導電部（実効配線部２９）に集中することを抑制できる。また、低比誘電率膜４の内部に生じる熱応力による負荷を、Ｃｕ補強金属層４６，５２自体および各Ｃｕ補強プラグ４７，５３自体に生じる熱応力に対する抗力によって低減することができる。
According to such a structure, for example, in the heating step in the manufacturing process of the
次に、本発明者らが行った試験およびその結果について、図１１および図１２、ならびに表４を参照しつつ説明する。 Next, the tests performed by the present inventors and the results thereof will be described with reference to FIGS. 11 and 12 and Table 4.
第１実施形態と同様の試験プロセスにより、半導体装置４１の実効配線部２９に対する垂直負荷応力耐性のパターン依存性評価を行った。なお、評価方法も第１実施形態に準じた。ただし、本試験では、第１層目および第２層目の層間絶縁膜４には、ヤング率が約１０ＧＰａであり、線膨張係数が約６０ｐｐｍの物性値を有するＭＳＱ（Methyl-Polysiloxane）系の低比誘電率膜（low−ｋ膜）を採用した。また、トップバリア膜３には、ヤング率が約３０ＧＰａであるＳｉＣＮ膜３を採用した。
(4) The pattern dependency of the vertical load stress resistance on the
本試験においては、電気回路機能を有する実効配線部２９の周辺構造を次のように設定した。第１実施形態の試験結果に基づいて、Ｃｕ導電コンタクトプラグ１５およびＣｕ補強コンタクトプラグ１６を併せて４個、またＣｕ導電ヴィアプラグ２７およびＣｕ補強ヴィアプラグ２８を併せて４個設けた。また、Ｃｕ導電コンタクトプラグ１５とＣｕ補強コンタクトプラグ１６との間隔Ｃ、およびＣｕ補強コンタクトプラグ１６同士の間隔を約０．２６μｍに設定した。一方、第２層目のＣｕ配線層２５には、表４記載の間隔でＣｕ導電ヴィアプラグ２７およびＣｕ補強ヴィアプラグ２８を配設した。さらに、図１１および図１２に示すように、実効配線部２９に隣接するスペース部（フィールド部）には、補強配線部（補強多層配線）５４を表４に記載の間隔（Ｅ）で配設した。
周 辺 In this test, the peripheral structure of the
また、補強配線部５４のＣｕ補強プラグ４７，５３同士の間隔は、第１実施形態の試験結果に基づいて、電気回路機能を有する実効配線部２９に形成したプラグ間隔Ｂと同じ間隔で配設した。さらに、補強配線部５４は、各層間でＣｕ補強配線層４５，５１が略直交するように並べられた構造となっている。また、配線幅は、Ｃｕ補強配線層４５，５１のそれぞれに隣接するスペースの幅と等間隔となるように形成した。つまり、補強配線部５４を、いわゆるライン・アンド・スペース・パターンが等間隔となるように形成した。併せて、Ｃｕ補強配線層４５，５１を、層ごとに決められているデザインルールの最小ルール幅となるように形成した。
The intervals between the
図１１に示すように、Ｃｕ補強コンタクトプラグ４７同士、およびＣｕ補強ヴィアプラグ５３同士の間隔をＤとする。また、図１１および図１２に示すように、第１層目のＣｕ導電層１４と第１層目のＣｕ補強金属層４６との間隔をＥとする。ただし、図１２に示すＣｕ配線層１３，２５およびＣｕ補強配線層４５，５１のそれぞれの大きさや配線パターンの形状などは、図１０および図１１に示すＣｕ配線層１３，２５およびＣｕ補強配線層４５，５１のそれぞれの大きさや配線パターンの形状などと一致していない。図面を見易くして本発明の趣旨を理解し易くするために、Ｃｕ配線層１３，２５およびＣｕ補強配線層４５，５１のそれぞれの大きさや配線パターンの形状などを、図１０および図１１と図１２とで意図的に相違させて描いて示してある。
以上説明した設定に基づいた試験の結果、表４に示すように、Ｃｕ配線層２５に配設したプラグ間隔Ｂは、約５μｍ以下が望ましいことが判明した。すなわち、垂直負荷応力を緩和する観点からは、Ｃｕ配線層１３，２５に配設されるプラグ間隔Ｂ，Ｃは、約５μｍ以下とすればよい。同様に、各Ｃｕ補強配線層（犠牲多層配線）４５，５１のプラグ間隔Ｄも約５μｍ以下が望ましい。また、実効配線部２９の第１層目のＣｕ導電層１４と、補強配線部５４の第１層目のＣｕ補強金属層４６との間隔（パターン間距離）Ｅも約５μｍ以下が望ましいことが判明した。さらに、本試験のサンプルである２層構造をはじめとして、配線層が多層構造に形成されている多層配線構造では、各層において、実効配線部２９のＣｕ導電層１４（２６）と、補強配線部５４のＣｕ補強金属層４６（５２）との間隔（パターン間距離）Ｅを約５μｍ以下とすることがより好ましいことが判明した。さらに、垂直負荷応力を緩和するためには、Ｃｕ導電コンタクトプラグ１５とＣｕ補強コンタクトプラグ４７とのプラグ間隔や、Ｃｕ導電ヴィアプラグ２７とＣｕ補強ヴィアプラグ５３とのプラグ間隔を、本実施形態より得られた規定の間隔（約５μｍ以下）に配設することが望まれる。
試 験 As a result of a test based on the above-described settings, as shown in Table 4, it was found that the interval B between the plugs disposed on the
また、補強配線部（補強多層配線）５４のパターン形状に関しては、後述する図１６〜図１８に示すような様々な形状を取り得ることが判明した。これらの場合でも、本実施形態と同様の効果を得ることができる。これらについては、後述する第６実施形態において詳しく説明する。 Also, regarding the pattern shape of the reinforcing wiring portion (the reinforcing multilayer wiring) 54, it was found that various shapes as shown in FIGS. In these cases, the same effects as in the present embodiment can be obtained. These will be described in detail in a sixth embodiment described later.
また、前述したように、補強配線部５４では、補強的機能を担う部分は主にＣｕ補強コンタクトプラグ４７およびＣｕ補強ヴィアプラグ５３である。これにより、各Ｃｕ補強配線層４５，５１は最小ルール線幅で形成される必要は無い。各Ｃｕ補強配線層４５，５１が幅広配線に形成されていても、各プラグ４７，５３同士の間隔Ｄが前述した規定範囲内であれば良好な結果を得ることができた。
{Circle around (2)} As described above, in the reinforcing
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、特に、Ｃｕ導電層１４とＣｕ補強金属層４６との間隔Ｅを約５μｍ以下に設定することにより、実効配線部２９に掛かる垂直負荷応力を大幅に低減できる。
As described above, according to the second embodiment, the same effects as those of the first embodiment can be obtained. In particular, by setting the distance E between the Cu
また、通電経路を構成しない補強配線部５４では、トップバリア層としての各層のＳｉＣＮ膜３およびキャッピング層としてのＳｉＣ膜２は必ずしも必要ではない。そして、本実施形態の半導体装置４１によれば、これらＳｉＣＮ膜３およびＳｉＣ膜２からなる補強材を設けずとも、実効配線部２９に掛かる垂直負荷応力を低減できる。すなわち、補強配線部５４における機械的補強機能を発揮できる。これは次に述べる理由による。
{Circle around (4)} In the reinforcing
前述したように、ダミー配線（犠牲配線）である第１層目のＣｕ補強配線層４５の各Ｃｕ補強コンタクトプラグ４７は、バリアメタル膜９を介してＳｉ基板１に実質的に接続されている。Ｓｉ基板１は、当然そのヤング率が３０ＧＰａ以上であり、ＳｉＣＮ膜３およびＳｉＣ膜２と同様に補強材として機能し得る。したがって、第１層目のＳｉＣＮ膜３が省略された場合でも、各Ｃｕ補強コンタクトプラグ４７は実質的に補強材に接続されている。これにより、第１層目のＣｕ補強配線層４５（Ｃｕ補強金属層４６）は、各Ｃｕ補強コンタクトプラグ４７を介して補強材としてのＳｉ基板１に実質的に接続されている。
As described above, each Cu reinforcing
また、前述したように、ダミー配線である第２層目のＣｕ補強配線層５１は、層間絶縁膜（低比誘電率膜）４の積層方向に沿って第１層目のＣｕ補強配線層４５に連続するように形成されている。第２層目のＣｕ補強配線層５１の各Ｃｕ補強ヴィアプラグ５３は、バリアメタル膜２１を介して第１層目のＣｕ補強配線層４５（Ｃｕ補強金属層４６）に実質的に接続されている。Ｃｕ補強配線層４５は、当然そのヤング率が３０ＧＰａ以上であり、ＳｉＣＮ膜３およびＳｉＣ膜２と同様に補強材として機能し得る。したがって、第２層目のＳｉＣＮ膜３およびＳｉＣ膜２が省略された場合でも、各Ｃｕ補強コンタクトプラグ５３は実質的に補強材に接続されている。これにより、第２層目のＣｕ補強配線層５１（Ｃｕ補強金属層５２）は、各Ｃｕ補強ヴィアプラグ５３を介して補強材としての第１層目のＣｕ補強配線層４５（Ｃｕ補強金属層４６）に実質的に接続されている。
Further, as described above, the second layer of the Cu reinforcing
このように、本実施形態の半導体装置４１では、第１層目のＣｕ補強配線層４５が補強材としてのＳｉ基板１に実質的に接続されているとともに、第２層目のＣｕ補強配線層５１が補強材としての第１層目のＣｕ補強配線層４５に実質的に接続されている。したがって、補強材としてのＳｉＣＮ膜３およびＳｉＣ膜２を省略しても、補強配線部５４における機械的補強機能を発揮できる。これにより、実効配線部２９に掛かる垂直負荷応力を低減できる。
As described above, in the
また、本実施形態によれば、このような補強配線部５４を有することで、トップバリア層３やキャッピング層２と低比誘電率膜４との界面における密着強度の向上も図ることができ、信頼性の高いＣｕ配線層／low−ｋ膜構造からなる多層配線層を有する半導体装置４１を提供することも可能となる。
Further, according to the present embodiment, by having such a reinforcing
（第３の実施の形態）
次に、本発明に係る第３実施形態を図１３を参照しつつ説明する。図１３は、本実施形態に係る半導体装置を示す断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Third embodiment)
Next, a third embodiment according to the present invention will be described with reference to FIG. FIG. 13 is a cross-sectional view illustrating the semiconductor device according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
図１３に示すように、本実施形態の半導体装置６１では、第２層目のＣｕ配線層２５にＣｕ補強ヴィアプラグ２８をさらに１個付け加える。以下、具体的に説明する。
As shown in FIG. 13, in the
通常、電気回路機能を有するヴィアプラグは、配線レイアウト（デザインルール）の効率上の観点から、各層の配線層の最端部に配設されることが好ましい。ただし、配線層が形成されている層間絶縁膜の内部に配線層を延長できる余裕がある領域においては、電気回路機能を有するヴィアプラグを補強ヴィアプラグ（犠牲ヴィアプラグ）に挟まれた位置に配設することが好ましい。すなわち、電気回路機能を有するヴィアプラグが形成されている配線層の部分から、本来の配線層が形成されている側とは反対側に延長部（リザーバー）を形成する。そして、このリザーバーに補強ヴィアプラグを形成する。 Usually, from the viewpoint of wiring layout (design rule) efficiency, it is preferable that the via plug having an electric circuit function is disposed at the end of each wiring layer. However, in a region where the wiring layer can be extended inside the interlayer insulating film in which the wiring layer is formed, a via plug having an electric circuit function is arranged at a position sandwiched between the reinforcing via plugs (sacrificial via plugs). It is preferable to provide them. That is, an extension (reservoir) is formed from the portion of the wiring layer where the via plug having the electric circuit function is formed to the side opposite to the side where the original wiring layer is formed. Then, a reinforcing via plug is formed in this reservoir.
図１３に示すように、半導体装置６１では、第２層目のＣｕ配線層２５のＣｕ導電層２６が、３個のＣｕ補強ヴィアプラグ２８が形成されている側とは反対側に延長されて形成されている。この延長部がリザーバー６２となる。そして、このリザーバー６２のＣｕ導電ヴィアプラグ２７から遠い側の端部に、Ｃｕ補強ヴィアプラグ２８が１個形成されている。これにより、Ｃｕ導電ヴィアプラグ２７の両側に、Ｃｕ補強ヴィアプラグ２８が配設された構造となっている。
As shown in FIG. 13, in the
以上説明したように、この第３実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、Ｃｕ導電ヴィアプラグ２７がその両側からＣｕ補強ヴィアプラグ２８によって挟まれた（囲まれた）構造となっているので、Ｃｕ導電ヴィアプラグ２７に掛かる水平負荷応力および垂直負荷応力が大幅に低減される。したがって、本実施形態の半導体装置６１では、導電部であるＣｕ配線層１３，２５および低比誘電率膜４内に発生する熱応力による負荷に対するＣｕ配線層１３，２５の耐久性がより向上されている。すなわち、半導体装置６１は、その信頼性がより向上されている。
As described above, according to the third embodiment, the same effects as those of the first embodiment can be obtained. Further, since the Cu conductive via
（第４の実施の形態）
次に、本発明に係る第４実施形態を図１４を参照しつつ説明する。図１４は、本実施形態に係る半導体装置を示す断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Fourth embodiment)
Next, a fourth embodiment according to the present invention will be described with reference to FIG. FIG. 14 is a sectional view showing the semiconductor device according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
図１４に示すように、本実施形態の半導体装置７１では、各Ｃｕ補強ヴィアプラグ２８が下方に向けて延長されて、第２層目のＳｉＣＮ膜３および第１層目のＳｉＣ膜２を完全に貫通して形成されている。そして、各Ｃｕ補強ヴィアプラグ２８の下端部が第１層目の低比誘電率膜（層間絶縁膜）４の内部に突入している。したがって、各Ｃｕ補強ヴィアプラグ２８は、その中間部（中腹部）において補強材（補強膜）であるＳｉＣＮ膜３およびＳｉＣ膜２に実質的に接続されている。
As shown in FIG. 14, in the
以上説明したように、この第４実施形態によれば、前述した第１および第２の各実施形態と同様の効果を得ることができる。また、本実施形態のＣｕ補強ヴィアプラグ２８は、図１４に示すように、下層（第１層）の低比誘電率膜（層間絶縁膜）４の内部に形成されているＣｕ導電層１４（Ｃｕ配線層１３）などと電気的に接触しない位置および形状に形成すればよい。これにより、装置７１内で層間におけるショートなどの電気的不良が生じるおそれを殆ど無くすことができる。それとともに、第２層目のＣｕ導電層２６およびＣｕ導電ヴィアプラグ２７からなるＣｕ配線層２５に掛かる水平負荷応力および垂直負荷応力を低減させることができる。
As described above, according to the fourth embodiment, the same effects as those of the first and second embodiments can be obtained. In addition, as shown in FIG. 14, the Cu reinforcing via
（第５の実施の形態）
次に、本発明に係る第５実施形態を図１５を参照しつつ説明する。図１５は、本実施形態に係る半導体装置を示す断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Fifth embodiment)
Next, a fifth embodiment according to the present invention will be described with reference to FIG. FIG. 15 is a cross-sectional view illustrating the semiconductor device according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
図１５に示すように、本実施形態の半導体装置８１では、キャッピング層となるＳｉＣ膜が設けられていない。補強材として、Ｃｕ補強ヴィアプラグ２８，５３が実質的に接続されるＳｉＣＮ膜３だけが第１層目および第２層目の低比誘電率膜（層間絶縁膜）４に直接接触して設けられている。
半導体 As shown in FIG. 15, in the
以上説明したように、この第５実施形態によれば、前述した第１〜第４の各実施形態と同様の効果を得ることができる。ＳｉＣ膜が省かれていても、Ｃｕ補強ヴィアプラグ２８，５３が補強膜であるＳｉＣＮ膜３に実質的に接続されている。したがって、導電部であるＣｕ配線層１３，２５および低比誘電率膜４内に発生する熱応力による負荷に対するＣｕ配線層１３，２５の耐久性の向上が図られている。すなわち、半導体装置８１の信頼性が向上されている。
As described above, according to the fifth embodiment, the same effects as those of the first to fourth embodiments can be obtained. Even if the SiC film is omitted, the Cu reinforcing via
また、前述した第２実施形態の半導体装置４１と同様に、本実施形態の半導体装置８１においても、通電経路を構成しない補強配線部５４では、トップバリア層としての各層のＳｉＣＮ膜３は必ずしも必要ではない。そして、補強材である各ＳｉＣＮ膜３を設けずとも、実効配線部２９に掛かる垂直負荷応力を低減できる。すなわち、補強配線部５４における機械的補強機能を発揮できる。この理由は、第２実施形態において説明した通りである。
Further, similarly to the
（第６の実施の形態）
次に、本発明に係る第６実施形態を図１６〜図１８を参照しつつ説明する。図１６〜図１８は、本実施形態に係る半導体装置の補強配線層の様々な配設パターンを示す平面図および断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Sixth embodiment)
Next, a sixth embodiment according to the present invention will be described with reference to FIGS. 16 to 18 are a plan view and cross-sectional views showing various arrangement patterns of the reinforcing wiring layer of the semiconductor device according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
図１６に示す半導体装置９１では、Ｃｕ補強金属層９３およびＣｕ補強コンタクトプラグ９４（Ｃｕ補強ヴィアプラグ９４）からなるＣｕ補強配線層９２が３層（ｎ−１層、ｎ層、ｎ＋１層）に積層されて形成されている。すなわち、半導体装置９１は、多層補強配線構造を有している。そして、図１６（ａ），（ｂ）に示すように、各層のＣｕ補強配線層９２は、それらの長手方向が隣接する層のＣｕ補強配線層９２の長手方向と略直交するように配設されている。なお、図１６（ｂ）は、図１６（ａ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。
In the
また、図１７に示す半導体装置１０１では、前述した半導体装置９１と同様に、Ｃｕ補強金属層９３およびＣｕ補強コンタクトプラグ９４（Ｃｕ補強ヴィアプラグ９４）からなるＣｕ補強配線層９２が、３層（ｎ−１層、ｎ層、ｎ＋１層）に積層されて形成されている。すなわち、半導体装置１０１も、多層補強配線構造を有している。ただし、半導体装置１０１では、図１７（ａ），（ｂ）に示すように、各層のＣｕ補強配線層９２は、それらの長手方向がすべての層で一致する（略平行になる）ように、積層方向で略同じ位置に配設されている。なお、図１７（ｂ）は、図１７（ａ）中一点鎖線Ｙ−Ｙに沿って示す断面図である。
Further, in the
さらに、図１８に示す半導体装置１１１では、Ｃｕ補強コンタクトプラグ（Ｃｕ補強ヴィアプラグ）１１４、および補強プラグ１１４と略同じ大きさ（サイズ）および形状のＣｕ補強金属層１１３からなるＣｕ補強配線層１１２が、３層（ｎ−１層、ｎ層、ｎ＋１層）に積層されて形成されている。すなわち、半導体装置１１１も、多層補強配線構造を有している。なお、図１８（ｂ）は、図１８（ａ）中一点鎖線Ｚ−Ｚに沿って示す断面図である。
Further, in the
なお、図１６〜図１８においては、図面を見易くするために、最上層のＳｉＣＮ膜３およびパッシベーション膜３０を省略して描いてある。また、各半導体装置９１，１０１，１１１のそれぞれの実効配線部の構成も、前述した第１〜第５のいずれかの実施形態の実効配線部２９を３層構造とした場合と同様であるので、それらの図示を省略した。
In FIGS. 16 to 18, the
以上説明したように、この第６実施形態によれば、前述した第２、第４、および第５の各実施形態と同様の効果を得ることができる。特に、本実施形態の半導体装置９１，１０１，１１１のように、Ｃｕ補強配線層９２，１１２を適宜、適正な大きさおよび形状に形成するとともに、適正な位置に配設することにより、補強効果を保持しつつデザインルールから要請されるＣｕ補強配線層（犠牲多層配線）９２，１１２の設計上の制約を低減できる。すなわち、Ｃｕ補強配線層９２，１１２の機械的補強効果を保持しつつ、設計上の自由度を向上できる。なお、配線層が多層構造に形成されている多層配線構造では、各層において、図示しない実効配線部のＣｕ導電層と、補強配線部のＣｕ補強金属層９３，１１３との間隔（パターン間距離）を約５μｍ以下とすることがより好ましい。
As described above, according to the sixth embodiment, the same effects as those of the second, fourth, and fifth embodiments can be obtained. Particularly, as in the case of the
（第７の実施の形態）
次に、本発明に係る第７実施形態を図１９および図２０を参照しつつ説明する。図１９は、本実施形態に係る半導体装置のダミーヴィアチェーンの配設パターンを示す平面図および断面図である。また、図２０は、本発明者らが行ったシミュレーション結果をグラフにして示す特性図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Seventh embodiment)
Next, a seventh embodiment according to the present invention will be described with reference to FIGS. FIG. 19 is a plan view and a sectional view showing an arrangement pattern of dummy via chains of the semiconductor device according to the present embodiment. FIG. 20 is a characteristic diagram showing a graph of a simulation result performed by the present inventors. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
本実施形態では、例えばＣｕ多層配線構造を有する半導体装置において、実効配線部のヴィアプラグ（コンタクトプラグ）が設けられている複数層の絶縁膜（層間絶縁膜）のうち少なくとも１層の絶縁膜を、そのヤング率が約２０Ｇｐａ以下である低比誘電率膜を用いて形成する。この際、実効配線の近辺に、いわゆるヴィアチェーンからなるダミー配線（ダミーヴィアチェーン）を配設する。これにより、プラグを覆って設けられたバリアメタル膜、およびプラグ周辺の絶縁膜に亀裂（クラック）が発生するおそれを抑制する。 In the present embodiment, for example, in a semiconductor device having a Cu multilayer wiring structure, at least one insulating film among a plurality of insulating films (interlayer insulating films) provided with via plugs (contact plugs) of an effective wiring portion is formed. And a low relative dielectric constant film whose Young's modulus is about 20 Gpa or less. At this time, a dummy wiring (dummy via chain) composed of a so-called via chain is arranged near the effective wiring. This suppresses the risk of cracks occurring in the barrier metal film provided over the plug and the insulating film around the plug.
先ず、本実施形態に対する従来技術について説明する。前述したように、層間絶縁膜として用いられる一般的な低比誘電率膜は、そのヤング率が約２０Ｇｐａ以下と低く、かつ、線膨張係数が約２０ｐｐｍ以上と大きいものが殆どである。また、例えば配線材料となるＣｕの線膨張係数は、室温から約５００℃までの温度範囲では、約１６ｐｐｍ〜３０ｐｐｍである。これに対して、Ｃｕ配線と層間絶縁膜との間に用いられるバリアメタル膜は、ＴａやＴｉなどの高融点金属やその化合物が多く、それらの線膨張係数は約１０ｐｐｍ以下である。このため、アニールやシンターなどの高温プロセス中に、Ｃｕと低比誘電率絶縁膜との間に挟まれたバリアメタル膜には、それら各材料の線膨張係数の差により大きな熱応力が生じる。この熱応力が、バリアメタル膜の材料の種類に応じて定まっている所定の値以上に大きくなると、バリアメタル膜にクラックが発生する。一般的に、ヴィアプラグの側壁部を覆って設けられているバリアメタル膜は、他の箇所に設けられているバリアメタル膜よりも膜厚が薄いので、クラックが生じ易い。 First, a conventional technique for the present embodiment will be described. As described above, most low dielectric constant films used as interlayer insulating films have a low Young's modulus of about 20 Gpa or less and a large linear expansion coefficient of about 20 ppm or more. Further, for example, the coefficient of linear expansion of Cu as a wiring material is about 16 ppm to 30 ppm in a temperature range from room temperature to about 500 ° C. On the other hand, the barrier metal film used between the Cu wiring and the interlayer insulating film contains many refractory metals such as Ta and Ti and compounds thereof, and their linear expansion coefficients are about 10 ppm or less. Therefore, during a high-temperature process such as annealing or sintering, a large thermal stress is generated in the barrier metal film sandwiched between Cu and the low dielectric constant insulating film due to a difference in linear expansion coefficient between the materials. If the thermal stress becomes larger than a predetermined value determined according to the type of the material of the barrier metal film, a crack occurs in the barrier metal film. In general, the barrier metal film provided over the side wall of the via plug is thinner than the barrier metal film provided at other locations, and thus cracks are likely to occur.
また、例えばＣＭＰを行う際のディッシングや外部応力による層間絶縁膜の剥がれを防ぐ目的で、いわゆる孤立配線の周りにダミー配線をめぐらせる施策が取られている。以下、孤立配線の周りにダミー配線をめぐらせる技術について、図４４（ａ），（ｂ）を参照しつつ、簡潔に説明する。 (4) For the purpose of preventing the interlayer insulating film from peeling off due to dishing or external stress when performing CMP, for example, a measure is taken around dummy wirings around so-called isolated wirings. Hereinafter, a technique for arranging a dummy wiring around an isolated wiring will be briefly described with reference to FIGS.
図４４（ａ），（ｂ）は、後述する本実施形態に係る半導体装置に対する、比較例としての半導体装置の配線構造を示す平面図である。図４４（ａ）には、ヴィアプラグ３０１が設けられた孤立配線（実効配線）３０２の周りに、ヴィアプラグや継ぎ目の無い単一構造からなり、配線長の長いダミー配線３０３をめぐらせた配線構造を示す。これに対して、図４４（ｂ）には、ヴィアプラグ３０１が設けられた孤立配線３０２のみからなる配線構造を示す。また、図４４（ａ），（ｂ）に示す各半導体装置においては、ヴィアプラグ３０１および孤立配線３０２の周囲の層間絶縁膜３０４として、ヤング率が約５Ｇｐａ、かつ、線膨張係数が約４０ｐｐｍの低比誘電率絶縁膜を使用した。ただし、図４４（ａ），（ｂ）においては、図面を見易くするために、バリアメタル膜の図示を省略した。
FIGS. 44A and 44B are plan views showing a wiring structure of a semiconductor device as a comparative example with respect to a semiconductor device according to the present embodiment described later. FIG. 44A shows a wiring having a single structure without via plugs or seams and around a
本発明者らは、シミュレーションにより、図４４（ａ），（ｂ）に示す各半導体装置に対してアニール処理を施す際のヴィアプラグ３０１および孤立配線３０２のバリアメタル膜に生じる熱応力を求めた。このシミュレーションの結果によれば、孤立配線３０２の周囲にダミー配線３０３を配置した場合、孤立配線３０２のみの場合に比べて、ヴィアプラグ３０１の側壁部のバリアメタル膜に生じる熱応力が大きいことが分かった。すなわち、孤立配線３０２の周囲に単一かつ配線長の長い従来のダミー配線３０３を配設すると、ヴィアプラグ３０１の側壁部のバリアメタル膜に熱応力によるクラックが発生し易いことが分かった。バリアメタル膜にクラックが発生すると、このクラックが低比誘電率絶縁膜３０４内にまで進展して、絶縁膜３０４にもクラックが発生するおそれがある。絶縁膜３０４にクラックが発生すると、その内部に高温の圧縮応力状態にあるＣｕ等の配線材料が突出し易くなる。そして、絶縁膜３０４内のクラックに配線材料が突出すると、ショート不良が発生し、半導体装置の歩留まりが低くなる。
The present inventors obtained the thermal stress generated in the barrier metal film of the via
このような問題点を解決するために、本実施形態では、前述したダミー配線をいわゆるダミーヴィアチェーンとして構成し、このダミーヴィアチェーンを孤立配線等の実効配線の近辺に配設する。これにより、実効配線やヴィアプラグなどを覆って設けられたバリアメタル膜や絶縁膜に、クラックが生じるおそれを抑制する。以下、詳しく説明する。 In order to solve such a problem, in the present embodiment, the above-described dummy wiring is configured as a so-called dummy via chain, and the dummy via chain is arranged near an effective wiring such as an isolated wiring. This suppresses the possibility of cracks occurring in the barrier metal film and the insulating film provided over the effective wiring and the via plug. The details will be described below.
先ず、図１９（ａ），（ｂ）を参照しつつ、この第７実施形態のダミーヴィアチェーンの構造について説明する。なお、図１９（ｂ）は、図１９（ａ）中破断線Ｗ−Ｗに沿って示す断面図である。また、図１９（ａ）においては、図面を見易くするために、バリアメタル膜９（１０，１１）の図示を省略している。 First, the structure of the dummy via chain of the seventh embodiment will be described with reference to FIGS. 19 (a) and (b). FIG. 19B is a cross-sectional view taken along the line WW in FIG. 19A. In FIG. 19A, the illustration of the barrier metal films 9 (10, 11) is omitted to make the drawing easier to see.
図１９（ａ）に示すように、本実施形態の半導体装置１２１においては、孤立配線（実効配線）としてのＣｕ配線層２５をその周りから囲んで、ダミー配線としてのダミーヴィアチェーン１２２が低比誘電率膜４の表面に沿って広がるように設けられている。本実施形態のダミーヴィアチェーン１２２は、１個のＣｕ補強金属層１２４および２個のＣｕ補強ヴィアプラグ１２５からなるＣｕ補強配線層１２３が、Ｃｕ補強ヴィアプラグ１２５により複数個接続されて構成されている。各Ｃｕ補強配線層１２３は、図１９（ｂ）に示すように、低比誘電率膜４の積層方向とは直交する方向に沿って連続して延びるように、２層に積層されて設けられている。
As shown in FIG. 19A, in the
より詳しく説明すると、Ｓｉ基板１上に各低比誘電率膜４が複数層設けられている。そして、各Ｃｕ補強金属層１２４は、各低比誘電率膜４の積層方向において互いに重なり合いつつ、各低比誘電率膜４の積層方向とは垂直な方向に沿って互いにずらされて、各低比誘電率膜４のうち隣接する２層の低比誘電率膜４内に複数個ずつ設けられている。また、各Ｃｕ補強金属層１２４は、各低比誘電率膜４の表面に沿ってＣｕ補強ヴィアプラグ１２５の径よりも長く延ばされた長尺形状に形成されている。ただし、各Ｃｕ補強金属層１２４は、Ｃｕ導電層２６よりも十分短く形成されている。各Ｃｕ補強金属層１２４は、それらの端部に一体に設けられたＣｕ補強ヴィアプラグ１２５により、各低比誘電率膜４の積層方向に沿って互いに接続されている。このような構成からなるダミーヴィアチェーン１２２が、図１９（ａ）に示すように、Ｃｕ配線層２５をその周りから囲んで、低比誘電率膜４の表面に沿って広がるようにＳｉ基板１上に複数本設けられている。
More specifically, a plurality of low dielectric
なお、各Ｃｕ補強金属層１２４は、実際には図１９（ｂ）に示すように、Ｔａ膜１０およびＴａＮ膜１１からなるバリアメタル膜９を介してＣｕ補強ヴィアプラグ１２５により互いに接続されている。ただし、図１９（ｂ）においては、図面を見易くするために、最上層のＳｉＣＮ膜３およびパッシベーション膜３０を省略して描いてある。さらに、以下の説明においては、簡略のため、各Ｃｕ補強金属層１２４同士の接続については、バリアメタル膜９を省略して説明する。また、本実施形態で各Ｃｕ補強金属層１２４同士を接続するＣｕ補強ヴィアプラグ１２５は、図１９（ｂ）に示すように、Ｃｕ補強金属層１２４および補強材（補強膜）としてのＳｉＣＮ膜３に接続されている。したがって、本実施形態のＣｕ補強ヴィアプラグ１２５は、実際には前述した第２および第４〜第６の各実施形態のＣｕ補強ヴィアプラグ５３，９４，１１４と同様の補強プラグである。
The Cu reinforcing
また、本実施形態のダミーヴィアチェーン１２２の形成方法は、前述した第２実施形態の第１層目のＣｕ補強配線層４５および第２層目のＣｕ補強配線層５１と同様である。すなわち、ダミーヴィアチェーン１２２の形成方法は、前述した第１〜第５の各実施形態の第１層目のＣｕ配線層１３および第２層目のＣｕ配線層２５と同様なので、その説明を省略する。
The method of forming the dummy via
次に、図２０を参照しつつ本発明者らが行ったシミュレーションについて説明する。本発明者らは、複数本のダミーヴィアチェーン１２２を図１９（ａ），（ｂ）に示す構成および配置状態に設定した。そして、半導体装置１２１にアニール処理を施す場合に、孤立配線であるＣｕ配線層２５のＣｕ導電ヴィアプラグ２７の側壁部に設けられている図示しないバリアメタル膜９に生じる最大熱応力を、シミュレーションにより計算した。さらに、その最大熱応力の、ダミーヴィアチェーン１２２を構成している各Ｃｕ補強金属層１２４の長さ（単位配線長）に対する依存性をプロットし、これをグラフにして示した。この結果、図２０から明らかなように、単位配線長が約２μｍ以下になると、Ｃｕ導電ヴィアプラグ２７の側壁部に設けられているバリアメタル膜９に生じる熱応力が良好に低減されることが分かる。
Next, a simulation performed by the present inventors will be described with reference to FIG. The present inventors set the plurality of dummy via
また、図示は省略するが、本発明者らは、それぞれ異なるダミー配線を備える３種類の半導体装置を実際に作成して実験を行った。１つは、ダミー配線として、単位配線長が約１μｍのＣｕ補強金属層１２４からなるダミーヴィアチェーンを備えた半導体装置である。この半導体装置を第１の実験例とする。また、他の１つは、ダミー配線として、単位配線長が約１０μｍのＣｕ補強金属層１２４からなるダミーヴィアチェーンを備えた半導体装置である。この半導体装置を第２の実験例とする。これら２個の半導体装置において、各ダミーヴィアチェーンは、図１９（ａ），（ｂ）に示すように配設されている。さらに、残りの１つは、補強ヴィアプラグが設けられていないダミー配線を備えた比較例としての半導体装置である。この半導体装置を第３の実験例とする。この半導体装置においては、ダミー配線は、図４４（ａ）に示すように配設されている。本発明者らは、これら３種類の半導体装置に対してアニール処理を施し、その後の歩留まりを調べた。
省略 す る Although not shown, the present inventors actually created three types of semiconductor devices each having a different dummy wiring and performed experiments. One is a semiconductor device including a dummy via chain formed of a Cu reinforcing
この実験の結果、第１の実験例では、その歩留まりが略１００％であった。これに対して、第２および第３の各実験例では、孤立配線（実効配線）に接続されている導電ヴィアプラグの側壁部に設けられているバリアメタル膜にクラックが生じ、ショート不良が発生した。 結果 As a result of this experiment, in the first experimental example, the yield was approximately 100%. On the other hand, in each of the second and third experimental examples, a crack occurs in the barrier metal film provided on the side wall of the conductive via plug connected to the isolated wiring (effective wiring), and a short circuit occurs. did.
以上説明したように、この第７実施形態によれば、前述した第１〜第６の各実施形態と同様の効果を得ることができる。また、ダミーヴィアチェーン１２２を構成する各Ｃｕ補強金属層１２４の単位配線長を約２μｍ以下とすることにより、層間絶縁膜として低比誘電率膜４を用いても、アニールやシンターといった高温プロセス中にＣｕ導電ヴィアプラグ２７の側壁部に設けられているバリアメタル膜９に生じる熱応力を良好に低減できる。これにより、Ｃｕ導電ヴィアプラグ２７（コンタクトプラグ）の周囲に設けられているバリアメタル膜９にクラックが発生するおそれを殆ど無くすことができる。ひいては、このバリアメタル膜９のクラックに起因して低比誘電率膜４にクラックが生じるおそれを殆ど無くすことができる。この結果、品質、性能、および信頼性が高く、かつ、生産性が高い半導体装置１２１を得ることができる。
As described above, according to the seventh embodiment, the same effects as those of the first to sixth embodiments can be obtained. Further, by setting the unit wiring length of each Cu reinforcing
（第８の実施の形態）
次に、本発明に係る第８実施形態を図２１〜図２３を参照しつつ説明する。図２１は、本実施形態に係る半導体装置のパッド部付近の実効配線の構造を示す断面図および平面図である。図２２は、本実施形態に係る半導体装置のダミーヴィアチェーンの配設パターンを示す平面図である。また、図２３は、本発明者らが行ったシミュレーション結果をグラフにして示す特性図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Eighth embodiment)
Next, an eighth embodiment according to the present invention will be described with reference to FIGS. FIG. 21 is a cross-sectional view and a plan view showing the structure of the effective wiring near the pad portion of the semiconductor device according to the present embodiment. FIG. 22 is a plan view showing an arrangement pattern of dummy via chains of the semiconductor device according to the present embodiment. FIG. 23 is a characteristic diagram showing a result of a simulation performed by the present inventors in a graph. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
本実施形態においては、半導体装置のパッド部の実効配線付近に、第７実施形態において説明したダミーヴィアチェーン１２２を含む、異なる数種類のダミー配線を配設した半導体装置を複数個作製する。それとともに、ダミー配線を一切設けない半導体装置を作製する。そして、これら各半導体装置に熱処理を施したり、あるいは各半導体装置のパッド部にワイヤボンディングしたりするなどの試験を行い、各ダミー配線構造ごとの効果を比較する。あわせて、各半導体装置のパッド部に対する荷重シミュレーションを行い、各ダミー配線構造ごとの効果を比較する。以下、詳しく説明する。
In the present embodiment, a plurality of semiconductor devices in which several different types of dummy wirings including the dummy via
図２１（ａ）には、本実施形態の半導体装置１３１内に多層にわたって設けられた実効配線層１３２のうち、パッド部１３３付近の実効配線層１３２の構造を示す。この半導体装置１３１においては、Ｓｉ基板１上に、低比誘電率膜４またはＴＥＯＳ膜１３４からなる層間絶縁膜が複数層に積層されて設けられている。そして、最上層のＴＥＯＳ膜１３４の表面上には、ＳｉＮ膜１３５が設けられている。パッド１３６はＡｌにより形成されており、最上層のＴＥＯＳ膜１３４内に設けられている。Ａｌパッド１３６は、これと一体に形成された複数本のＡｌ導電ヴィアプラグ１３７を介して、下層のＣｕ配線層１４０に電気的に接続されている。Ａｌパッド１３６および複数本のＡｌ導電ヴィアプラグ１３７は、実効配線層１３２としてのパッド部実効配線層１３８を構成する。また、Ａｌパッド１３６の上方には、最上層のＴＥＯＳ膜１３４およびＳｉＮ膜１３５を貫通してパッド開口部１３９が形成されている。
FIG. 21A shows the structure of the
パッド部実効配線層１３８の下方には、Ｃｕ配線層１４０を構成するＣｕ導電層１４１が２層に積層されて設けられている。これら各Ｃｕ導電層１４１は、それぞれ低比誘電率膜４内に設けられており、Ｃｕ導電ヴィアプラグ１４２により電気的に接続されている。各Ｃｕ導電層１４１のうち、上層のＣｕ導電層１４１は、その配線長を約１００μｍに、またその配線幅を約０．１μｍに形成されている。なお、前述した第１〜第４の各実施形態、第６実施形態、および第７実施形態と異なり、本実施形態の低比誘電率膜４同士の間、および低比誘電率膜４とＡｌ導電ヴィアプラグ１３７が設けられているＴＥＯＳ膜１３４との間には、ＳｉＣＮ膜３およびＳｉＯ2膜１４３が積層されて設けられている。また、Ａｌパッド１３６が設けられているＴＥＯＳ膜１３４と、Ａｌ導電ヴィアプラグ１３７が設けられているＴＥＯＳ膜１３４との間には、ＳｉＮ膜１４４が設けられている。
Below the pad portion
また、図２１（ｂ）は、図２１（ａ）に示す各Ｃｕ導電層１４１の付近を、上層のＣｕ導電層１４１の上方から臨んで示す平面図である。図２１（ｂ）中内側および外側の２本の一点鎖線で囲まれている領域が、本実施形態におけるダミー配線形成領域（補強配線部）１４５である。本実施形態では、図２１（ｂ）中Ｆで示す各Ｃｕ導電層１４１とダミー配線形成領域１４５の内側との間隔を、約０．２μｍに設定する。なお、図２１（ａ），（ｂ）においては、図面を見易くするために、各Ｃｕ導電層１４１およびＣｕ導電ヴィアプラグ１４２の周りに設けられているバリアメタル膜の図示を省略している。
FIG. 21B is a plan view showing the vicinity of each Cu
次に、本発明者らが行った実験について説明する。本発明者らは、それぞれ異なる形状および配設パターンからなるダミー配線１４６を、各Ｃｕ導電層１４１が設けられている２層の低比誘電率膜４内においてダミー配線形成領域１４５内に設けた、３種類の半導体装置を実際に作成した。１つは、図２２（ａ）に示すように、上層と下層とで互いに直交する方向に沿って長く延ばされて並べられた複数本の長尺形状のＣｕ補強金属層１４７同士を、それぞれ１個のＣｕ補強ヴィアプラグ（補強プラグ）１４８により接続したダミー配線１４６ａをダミー配線形成領域１４５内に設けた半導体装置である。これを第４の実験例とする。
Next, an experiment performed by the present inventors will be described. The present inventors provided
また、他の１つは、図２２（ｂ）に示すように、上層および下層ともに同じ方向に沿って長く延ばされて並べられた複数本の長尺形状のＣｕ補強金属層１４９同士を、それぞれ２個のＣｕ補強ヴィアプラグ１４８により接続したダミー配線としてのダミーヴィアチェーン１４６ｂをダミー配線形成領域１４５内に設けた半導体装置である。ただし、各Ｃｕ補強金属層１４９の長さ（単位配線長）は、約１μｍであり、前述した第４の実験例の各Ｃｕ補強金属層１４７よりも十分に短い。また、各Ｃｕ補強金属層１４９の配置状態、および各Ｃｕ補強金属層１４９同士の接続状態は、図１９（ｂ）に示す前述した第７実施形態のダミーヴィアチェーン１２２と同様である。これを第５の実験例とする。
The other one is as shown in FIG. 22 (b), in which a plurality of elongated Cu reinforcing
さらに、残りの１つは、図２２（ｃ）に示すように、上層および下層ともに孤立した島形状の孤立配線として形成された複数個のＣｕ補強金属層１５０同士を、それぞれ１個のＣｕ補強ヴィアプラグ１４８により接続したダミー配線１４６ｃをダミー配線形成領域１４５内に設けた半導体装置である。各Ｃｕ補強金属層１５０は、層間絶縁膜４の積層方向（上下方向）に沿って互いに略重なり合う位置に設けられている。また、各Ｃｕ補強金属層１５０の長さは、Ｃｕ補強ヴィアプラグ１４８の径の大きさと略同じであり、前述した第５の実験例の各Ｃｕ補強金属層１４９よりもさらに短い。これを第６の実験例とする。
Further, as shown in FIG. 22 (c), the other one is to form a plurality of Cu reinforcing
この第６の実験例の各ダミー配線１４６ｃと、前述した第５の実験例の各ダミーヴィアチェーン１４６ｂとの違いは、図２２（ｂ）および図２２（ｃ）から明らかである。第５の実験例の各ダミーヴィアチェーン１４６ｂでは、図２２（ｂ）に示すように、それらの長手方向に沿って隣接する少なくとも３個の上層および下層の各Ｃｕ補強金属層１４９同士が、それぞれ１個のＣｕ補強ヴィアプラグ１４８により接続されている。すなわち、上層および下層の各Ｃｕ補強金属層１４９のうち、各ダミーヴィアチェーン１４６ｂの長手方向に沿って並べられている各Ｃｕ補強金属層１４９は、その上層または下層で隣接する他のＣｕ補強金属層１４９とＣｕ補強ヴィアプラグ１４８を介して接続されている。これに対して、第６の実験例の各ダミー配線１４６ｃでは、図２２（ｃ）に示すように、上層の各Ｃｕ補強金属層１５０と下層の各Ｃｕ補強金属層１５０のうち、層間絶縁膜４の積層方向において互いに重なり合っているＣｕ補強金属層１５０同士だけがＣｕ補強ヴィアプラグ１４８を介して接続されている。すなわち、上層の各Ｃｕ補強金属層１５０同士は全く接続されていない。同様に、下層の各Ｃｕ補強金属層１５０同士も全く接続されていない。
The difference between each
なお、これら第４〜第６の各実験例に対する比較例として、本発明者らは、ダミー配線形成領域１４５内にダミー配線を全く設けない半導体装置も併せて作成した。これを第７の実験例とする。本発明者らは、これら第４〜第７の各実験例の半導体装置に対して、フォーミングガス中において約３７０℃で約１時間の熱処理試験（シンター）を行った。そして、試験後の第４〜第７の各実験例の半導体装置（サンプル）を図示しない光学顕微鏡および走査電子顕微鏡を用いて観察した。この結果、以下の事実が観測された。
As a comparative example with respect to each of the fourth to sixth experimental examples, the present inventors also created a semiconductor device in which no dummy wiring was provided in the dummy
第４の実験例および第７の実験例の各サンプルでは、前述した約１００μｍの長さを有する上層のＣｕ導電層１４１と一体に形成されているＣｕ導電ヴィアプラグ１４２の側壁部に設けられている、バリアメタル膜にクラックが観測された。同様に、Ｃｕ導電ヴィアプラグ１４２の側壁部の周りの低比誘電率膜４にクラックが観測された。これに対して、第５の実験例および第６の実験例の各サンプルでは、そのようなバリアメタル膜のクラックおよび低比誘電率膜４のクラックは観測されなかった。これは、前記第７実施形態において図２０を参照しつつ説明したように、ダミー配線１４６ｂ，１４６ｃを構成する各Ｃｕ補強金属層１４９，１５０の長さ（単位配線長）が約２μｍ以下になると、Ｃｕ導電ヴィアプラグ１４２の側壁部に生じる熱応力を抑制する効果が大きくなるためであると考えられる。
In the samples of the fourth experimental example and the seventh experimental example, the sample is provided on the side wall of the Cu conductive via plug 142 formed integrally with the upper Cu
また、本発明者らは、前述した第４〜第７の各実験例の半導体装置について、パッド部１３３のボンディング密着試験も行った。具体的には、先ず、図示しないアルミニウム製のワイヤ（Ａｌワイヤ）に約５０ｇ重の荷重を掛けつつ、Ａｌパッド１３６にボンディングした。その後、Ａｌワイヤに引張り荷重を掛けて密着力を試験した。この結果、以下の事実が判明した。
{Circle around (4)} The inventors also performed a bonding adhesion test of the
第４の実験例および第５の実験例の各サンプルでは、良好な密着力を得ることができた。これに対して、第６の実験例および第７の実験例の各サンプルは不良品となった。この試験後、第６の実験例および第７の実験例の各サンプルを光学顕微鏡および走査電子顕微鏡を用いて観察した。すると、第６の実験例および第７の実験例の各サンプルでは、Ａｌパッド１３６直下のＴＥＯＳ膜１３４にクラックが生じていた。そして、Ａｌワイヤに引張り荷重を掛けた際に、Ａｌパッド１３６がＡｌワイヤごとＴＥＯＳ膜１３４から剥がれてしまっていることが分かった。
(4) In each of the samples of the fourth experimental example and the fifth experimental example, good adhesion could be obtained. On the other hand, each sample of the sixth experimental example and the seventh experimental example was defective. After this test, each sample of the sixth experimental example and the seventh experimental example was observed using an optical microscope and a scanning electron microscope. Then, in each of the samples of the sixth experimental example and the seventh experimental example, cracks occurred in the
表５に、以上説明した試験の結果をまとめて示す。この表５において、○はサンプルに前述した不具合が生じなかったことを意味し、×はサンプルに不具合が生じたことを意味するものとする。
この表５から、図２２（ｂ）に示すダミーヴィアチェーン１４６ｂからなる第５の実験例のダミー配線構造は、熱応力に起因する絶縁膜破壊、および外部応力に起因する絶縁膜破壊のいずれに対しても強い耐性を有していることが分かる。
According to Table 5, the dummy wiring structure of the fifth experimental example including the dummy via
次に、図２３を参照しつつ本発明者らが行ったシミュレーションについて説明する。本発明者らは、前述した第４〜第７の各実験例の半導体装置（サンプル）について、それぞれのＡｌパッド１３６に約５０ｇ重の荷重を加えた際の、Ａｌパッド１３６直下のＴＥＯＳ膜１３４に生じる応力集中をシミュレーションした。このシミュレーションによれば、図２３の各棒グラフに示すような結果を得ることができた。
Next, a simulation performed by the present inventors will be described with reference to FIG. The present inventors have applied the
具体的には、第４の実験例および第５の実験例の各サンプルでは、Ａｌパッド１３６直下のＴＥＯＳ膜１３４に生じた応力の大きさは、約７００ＭＰａであった。これは、次の理由によるものと考えることができる。第４の実験例および第５の実験例のダミー配線構造では、図２２（ａ），（ｂ）から明らかなように、上層および下層の各Ｃｕ補強金属層１４７，１４９がＣｕ補強ヴィアプラグ１４８により接続されて、ダミー配線１４６ａ，１４６ｂが長距離のネットワークを作っている。これにより、パッド部１３３付近の実効配線層１３２に対する外部からの印加荷重を、ダミー配線１４６ａ，１４６ｂにより広範囲に分散させて受け止めることができる。この結果、Ａｌパッド１３６直下のＴＥＯＳ膜１３４に、大きな応力集中が生じ難いと考えることができる。
Specifically, in each of the samples of the fourth experimental example and the fifth experimental example, the magnitude of the stress generated in the
これに対して、第６の実験例のサンプルでは、Ａｌパッド１３６直下のＴＥＯＳ膜１３４に生じた応力の大きさは、約１５００ＭＰａであった。すなわち、第６の実験例のサンプルでは、第４の実験例および第５の実験例の各サンプルの約２倍の大きさの応力がＡｌパッド１３６直下のＴＥＯＳ膜１３４に集中した。これは、次の理由によるものと考えることができる。第６の実験例のダミー配線構造では、図２２（ｃ）から明らかなように、上層および下層の各Ｃｕ補強金属層１５０は、上下方向において互いに重なり合う各Ｃｕ補強金属層１５０同士のみが、１対１でＣｕ補強ヴィアプラグ１４８により接続されている。そして、上層の各Ｃｕ補強金属層１５０同士、あるいは下層の各Ｃｕ補強金属層１５０同士は、それぞれの層内で互いに接続されていない。すなわち、第６の実験例のダミー配線構造では、各ダミー配線１４６ｃが１つ１つ分断されている。これにより、第６の実験例のダミー配線構造は、第４の実験例および第５の実験例の各ダミー配線構造に比べて、応力緩和能力が小さい。この結果、Ａｌパッド１３６直下のＴＥＯＳ膜１３４に、大きな応力集中が生じ易いと考えることができる。
On the other hand, in the sample of the sixth experimental example, the magnitude of the stress generated in the
また、第７の実験例のサンプルでは、Ａｌパッド１３６直下のＴＥＯＳ膜１３４に生じた応力の大きさは約１７００ＭＰａであり、第４〜第７の各実験例のサンプルのうちで最も大きかった。これは、次の理由によるものと考えることができる。第７の実験例のサンプルにはダミー配線が全く設けられていないので、Ａｌパッド１３６およびその直下のＴＥＯＳ膜１３４に生じる応力を緩和する能力が殆ど無い。この結果、Ａｌパッド１３６に加えられた荷重が、殆ど全てＡｌパッド１３６直下のＴＥＯＳ膜１３４に伝わるためであると考えられる。
In the sample of the seventh experimental example, the magnitude of the stress generated in the
以上説明したように、この第８実施形態によれば、前述した第１〜第７の各実施形態と同様の効果を得ることができる。また、ダミー配線１４６をダミーヴィアチェーン１４６ｂとして構成し、これをパッド部１３３に近接して配設することにより、パッド部１３３に不具合が生じるおそれを殆ど無くすことができる。ひいては、半導体装置の歩留まりを向上させて、品質、性能、および信頼性が高く、かつ、生産性が高い半導体装置を得ることができる。
As described above, according to the eighth embodiment, the same effects as those of the first to seventh embodiments can be obtained. Further, by forming the
（第９の実施の形態）
次に、本発明に係る第９実施形態を図２４〜図２７を参照しつつ説明する。図２４〜図２７は、本実施形態に係るダミーヴィアチェーンの配設パターンおよび形状を示す平面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Ninth embodiment)
Next, a ninth embodiment according to the present invention will be described with reference to FIGS. FIGS. 24 to 27 are plan views showing arrangement patterns and shapes of the dummy via chains according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
本実施形態においては、第７および第８の各実施形態において説明した各ダミーヴィアチェーン１２２、１４６ｂと同様の効果を得ることができるダミーヴィアチェーンの、平面視における様々な配設パターンについて説明する。
In the present embodiment, various arrangement patterns in a plan view of dummy via chains that can achieve the same effects as the dummy via
先ず、図２４（ａ）〜（ｃ）に示す各ダミーヴィアチェーン１６１について説明する。図２４（ａ）〜（ｃ）には、それぞれ第７および第８の各実施形態のダミーヴィアチェーン１２２，１４６ｂと同様に、複数個の長尺形状のＣｕ補強金属層１６２およびＣｕ補強ヴィアプラグ（補強プラグ）１６３を用いて構成されたダミーヴィアチェーン１６１ａ，１６１ｂ，１６１ｃを示す。
First, the dummy via
図２４（ａ）に示す各ダミーヴィアチェーン１６１ａは、前述した図２２（ｂ）に示す第８実施形態の各ダミーヴィアチェーン１４６ｂと同様に構成されて設けられている。具体的には、各ダミーヴィアチェーン１６１ａは、図示しない各層間絶縁膜の積層方向とは垂直な方向に沿って、互いに並行に複数本並べられて配置されている。各ダミーヴィアチェーン１６１ａを構成する上層および下層の複数個のＣｕ補強金属層１６２は、全て同じ方向に長く延ばされて形成されている。具体的には、各Ｃｕ補強金属層１６２は、各ダミーヴィアチェーン１６１ａの長手方向に沿って長く延ばされて形成されている。そして、各Ｃｕ補強金属層１６２は、それらの長手方向が各ダミーヴィアチェーン１６１ａの長手方向に沿うように１列に並べられている。
各 Each dummy via
また、図２４（ａ）中破線で示す下層の各Ｃｕ補強金属層１６２は、図２４（ａ）中実線で示す上層の各Ｃｕ補強金属層１６２の各端部と重なるように、上層の各Ｃｕ補強金属層１６２に対してダミーヴィアチェーン１６１ｂの長手方向に沿ってずらされて配置されている。さらに、隣接するダミーヴィアチェーン１６１ａ間において、上層の各Ｃｕ補強金属層１６２同士は、各ダミーヴィアチェーン１６１ａの長手方向に沿って互いにずらされて配置されている。この際、上層の各Ｃｕ補強金属層１６２は、それぞれの端部が各ダミーヴィアチェーン１６１ａの長手方向と直交する方向に沿って略一直線状に位置するように配置されている。同様に、隣接するダミーヴィアチェーン１６１ａ間において、下層の各Ｃｕ補強金属層１６２同士は、各ダミーヴィアチェーン１６１ａの長手方向に沿って互いにずらされて配置されている。この際、下層の各Ｃｕ補強金属層１６２は、それぞれの端部が各ダミーヴィアチェーン１６１ａの長手方向と直交する方向に沿って略一直線状に位置するように配置されている。
Each lower Cu reinforcing
また、図２４（ｂ）に示すダミーヴィアチェーン１６１ｂでは、その長手方向に沿って上層の各Ｃｕ補強金属層１６２が２列に並べられて配置されている。各Ｃｕ補強金属層１６２は、それらの長手方向がダミーヴィアチェーン１６１ｂの長手方向に沿って配置されている。また、ダミーヴィアチェーン１６１ｂの長手方向と直交する方向に沿って隣接する上層の各Ｃｕ補強金属層１６２同士は、ダミーヴィアチェーン１６１ｂの長手方向に沿って互いにずらされて配置されている。この際、上層の各Ｃｕ補強金属層１６２は、それぞれの端部がダミーヴィアチェーン１６１ｂの長手方向と直交する方向に沿って略一直線状に位置するように配置されている。そして、このように配置された上層の各Ｃｕ補強金属層１６２の各端部と重なるように、下層に複数個のＣｕ補強金属層１６２がダミーヴィアチェーン１６１ｂの長手方向に沿って配置されている。これら下層の各Ｃｕ補強金属層１６２は、それらの長手方向がダミーヴィアチェーン１６１ｂの長手方向と直交する方向に沿うように配置されている。
In the dummy via
さらに、図２４（ｃ）に示す各ダミーヴィアチェーン１６１ｃでは、上層の各Ｃｕ補強金属層１６２が、それらの長手方向と直交する方向に沿って複数列に並べられて配置されている。それとともに、上層の各Ｃｕ補強金属層１６２は、それらの長手方向と直交する方向に沿って隣接する各Ｃｕ補強金属層１６２同士が、各Ｃｕ補強金属層１６２の長手方向に沿って互いにずらされて配置されている。この際、上層の各Ｃｕ補強金属層１６２は、それぞれの端部が各Ｃｕ補強金属層１６２の長手方向と直交する方向に沿って略一直線状に位置するように配置されている。そして、このように配置された上層の各Ｃｕ補強金属層１６２の各端部と重なるように、下層に複数個のＣｕ補強金属層１６２が配置されている。これら下層の各Ｃｕ補強金属層１６２は、それらの長手方向が上層の各Ｃｕ補強金属層１６２の長手方向と直交する方向に沿うように配置されている。また、下層の各Ｃｕ補強金属層１６２は、上層の各Ｃｕ補強金属層１６２と各Ｃｕ補強ヴィアプラグ１６３を介して接続された際に、ダミーヴィアチェーン１６１ｃが上層および下層の各Ｃｕ補強金属層１６２のそれぞれ長手方向に沿って延びるように配置されている。これにより、各ダミーヴィアチェーン１６１ｃは、層間絶縁膜の表面に沿って、層間絶縁膜の積層方向と直交する方向に２次元的に広がるように設けられる。
Further, in each dummy via
次に、図２５（ａ），（ｂ）に示す各ダミーヴィアチェーン１６１について説明する。図２５（ａ），（ｂ）には、複数個のＬ字形状のＣｕ補強金属層１６４およびＣｕ補強ヴィアプラグ１６３を用いて構成されたダミーヴィアチェーン１６１ｄ，１６１ｅを示す。
Next, each dummy via
図２５（ａ）に示すダミーヴィアチェーン１６１ｄでは、その長手方向に沿って、上層に複数個のＬ字形状のＣｕ補強金属層１６４が１列に並べられて配置されている。これら上層の各Ｃｕ補強金属層１６４は、全て同じ姿勢で配置されている。より詳しくは、上層の各Ｃｕ補強金属層１６４は、それぞれの１辺がダミーヴィアチェーン１６１ｄの長手方向に沿うように、かつ、他の１辺がダミーヴィアチェーン１６１ｄの長手方向と直交する方向に沿うように配置されている。そして、このように配置された上層の各Ｃｕ補強金属層１６４に対して、下層に複数個のＣｕ補強金属層１６４がダミーヴィアチェーン１６１ｄの長手方向に沿ってずらされて配置されている。この際、下層の各Ｃｕ補強金属層１６４は、それぞれの端部が上層の各Ｃｕ補強金属層１６４の各端部と重なるように配置されている。それとともに、下層の各Ｃｕ補強金属層１６４は、それらの向きを上層の各Ｃｕ補強金属層１６４の向きに対して反転させられている。
In the dummy via
また、図２５（ｂ）に示す各ダミーヴィアチェーン１６１ｅは、前述した図２４（ｃ）に示す各ダミーヴィアチェーン１６１ｃにおいて、長尺形状の各Ｃｕ補強金属層１６２に代えて、Ｌ字形状の各Ｃｕ補強金属層１６４を用いて構成した構造である。ただし、各ダミーヴィアチェーン１６１ｅにおいては、図２５（ａ）に示すダミーヴィアチェーン１６１ｄと異なり、上層および下層の各Ｃｕ補強金属層１６４が全て同じ向きに向けられて配置されている。このダミーヴィアチェーン１６１ｅも、前述した図２４（ｃ）に示す各ダミーヴィアチェーン１６１ｃと同様に、層間絶縁膜の表面に沿って、層間絶縁膜の積層方向と直交する方向に２次元的に広がるように設けられる。
Each dummy via
次に、図２６（ａ），（ｂ）に示す各ダミーヴィアチェーン１６１について説明する。図２６（ａ），（ｂ）には、複数個の長尺形状のＣｕ補強金属層１６２、四角枠形状のＣｕ補強金属層１６５、およびＣｕ補強ヴィアプラグ１６３を用いて構成されたダミーヴィアチェーン１６１ｆ，１６１ｇを示す。
Next, each dummy via
図２６（ａ）に示すダミーヴィアチェーン１６１ｆでは、その長手方向に沿って、上層に複数個の四角枠形状のＣｕ補強金属層１６５が１列に並べられて配置されている。これら上層の各Ｃｕ補強金属層１６５は、全て同じ姿勢で配置されている。より詳しくは、上層の各Ｃｕ補強金属層１６５は、それぞれの対向する２辺がダミーヴィアチェーン１６１ｆの長手方向に沿うように、かつ、残りの２辺がダミーヴィアチェーン１６１ｆの長手方向と直交する方向に沿うように配置されている。そして、このように配置された上層の各Ｃｕ補強金属層１６５に対して、下層に複数個の長尺形状の各Ｃｕ補強金属層１６２がダミーヴィアチェーン１６１ｄの長手方向に沿ってずらされて配置されている。この際、下層の各Ｃｕ補強金属層１６２は、それぞれの端部が上層の各Ｃｕ補強金属層１６５の各端部と重なるように配置されている。また、下層の各Ｃｕ補強金属層１６２は、それぞれの長手方向がダミーヴィアチェーン１６１ｆの長手方向に沿うように、上層の各Ｃｕ補強金属層１６５と略同じ幅で２列に並べられて配置されている。
ダ ミ ー In the dummy via chain 161f shown in FIG. 26A, a plurality of square frame-shaped Cu reinforcing
また、図２６（ｂ）に示すダミーヴィアチェーン１６１ｇでは、所定の一方向に沿って、上層に複数個のＣｕ補強金属層１６５が複数列に並べられて配置されている。これら上層の各Ｃｕ補強金属層１６５は、全て同じ姿勢で配置されている。より詳しくは、上層の各Ｃｕ補強金属層１６５は、それぞれの対向する２辺が一方向に沿うように、かつ、残りの２辺が他の一方向に沿うように配置されている。また、隣接するＣｕ補強金属層１６５の列間において、上層の各Ｃｕ補強金属層１６５同士は、各列の長手方向に沿って互いにずらされて配置されている。この際、上層の各Ｃｕ補強金属層１６５は、それぞれの角部が各列の長手方向と直交する方向に沿って略一直線状に位置するように配置されている。そして、このように配置された上層の各Ｃｕ補強金属層１６５に対して、下層に複数個の長尺形状の各Ｃｕ補強金属層１６２が配置されている。この際、下層の各Ｃｕ補強金属層１６２は、それぞれの端部が上層の各Ｃｕ補強金属層１６５の各角部と重なるように配置されている。また、下層の各Ｃｕ補強金属層１６２は、それぞれの長手方向が複数個のＣｕ補強金属層１６５からなる各列の長手方向と直交する方向に沿うように、上層の各Ｃｕ補強金属層１６５と略同じ幅で２列に並べられて配置されている。さらに、下層の各Ｃｕ補強金属層１６２は、Ｃｕ補強金属層１６５の列の長手方向と直交する方向において、隣接するＣｕ補強金属層１６５同士を各Ｃｕ補強ヴィアプラグ１６３を介して接続できる位置に配置されている。このダミーヴィアチェーン１６１ｅも、前述した図２４（ｃ）に示す各ダミーヴィアチェーン１６１ｃおよび図２５（ｂ）に示す各ダミーヴィアチェーン１６１ｅと同様に、層間絶縁膜の表面に沿って、層間絶縁膜の積層方向と直交する方向に２次元的に広がるように設けられる。
In the dummy via
次に、図２７（ａ），（ｂ）に示す各ダミーヴィアチェーン１６１について説明する。図２７（ａ），（ｂ）には、複数個の四角枠形状のＣｕ補強金属層１６５およびＣｕ補強ヴィアプラグ１６３を用いて構成されたダミーヴィアチェーン１６１ｈ，１６１ｉを示す。
Next, each dummy via
図２７（ａ）に示すダミーヴィアチェーン１６１ｈは、前述した図２６（ａ）に示すダミーヴィアチェーン１６１ｆにおいて、下層の長尺形状の各Ｃｕ補強金属層１６２に代えて、四角枠形状の各Ｃｕ補強金属層１６５を用いて構成した構造である。
The dummy via
また、図２７（ｂ）に示すダミーヴィアチェーン１６１ｉは、前述した図２６（ｂ）に示すダミーヴィアチェーン１６１ｇにおいて、下層の長尺形状の各Ｃｕ補強金属層１６２に代えて、四角枠形状の各Ｃｕ補強金属層１６５を用いて構成した構造である。
The dummy via
以上説明したように、この第９実施形態によれば、前述した第１〜第８の各実施形態と同様の効果を得ることができる。また、Ｌ字形状のＣｕ補強金属層１６４を用いて構成された各ダミーヴィアチェーン１６１ｄ，１６１ｅは、長尺形状のＣｕ補強金属層１６２のみから構成された各ダミーヴィアチェーン１６１ａ，１６１ｂ，１６１ｃに比べて、より様々な方向から加えられる外力に対抗することができる。同様に、四角枠形状のＣｕ補強金属層１６５を用いて構成された各ダミーヴィアチェーン１６１ｆ，１６１ｇは、少なくとも上層においては、Ｌ字形状のＣｕ補強金属層１６４のみから構成された各ダミーヴィアチェーン１６１ｄ，１６１ｅに比べて、より様々な方向から加えられる外力に対抗することができる。さらに、四角枠形状のＣｕ補強金属層１６５から構成された各ダミーヴィアチェーン１６１ｆ，１６１ｇ，１６１ｈ，１６１ｉは、上層および下層の両層において、Ｃｕ補強金属層１６５および長尺形状のＣｕ補強金属層１６２を組み合わせて構成された各ダミーヴィアチェーン１６１ｆ，１６１ｇに比べて、より様々な方向から加えられる外力に対抗することができる。
As described above, according to the ninth embodiment, the same effects as those of the first to eighth embodiments can be obtained. Each of the dummy via
なお、前述した図２６（ａ），（ｂ）および図２７（ａ），（ｂ）に示す各ダミーヴィアチェーン１６１ｆ，１６１ｇ，１６１ｈ，１６１ｉにおいては、四角枠形状の各Ｃｕ補強金属層１６５に代えて、図２７（ｃ）に示す四角形状のＣｕ補強金属層１６６を用いても構わない。四角枠形状の各Ｃｕ補強金属層１６５に代えて、四角形状のＣｕ補強金属層１６６を用いることにより、Ｃｕ補強金属層１６５から構成された各ダミーヴィアチェーン１６１ｆ，１６１ｇ，１６１ｈ，１６１ｉよりも、さらに様々な方向から加えられる外力に対抗できるダミーヴィアチェーンを作成することができる。
In each of the dummy via
さらに、図２４〜図２７に示す各ダミーヴィアチェーン１６１ａ〜１６１ｉは、それぞれの単体の構造が同じであれば、層間絶縁膜の表面に沿って全体を様々な方向に向けてずらしたり、傾けたり、あるいは回転させたりして設けても構わない。例えば、各ダミーヴィアチェーン１６１ａ〜１６１ｉを、それぞれ図２４〜図２７に示す向きに対して約９０°回転させて配置しても構わない。このような配置でも、前記各ダミーヴィアチェーン１６１ａ〜１６１ｉと同様の効果を得ることができる。
Further, the dummy via
（第１０の実施の形態）
次に、本発明に係る第１０実施形態を図２８〜図４０を参照しつつ説明する。図２８〜図４０は、本実施形態に係る半導体装置のダミーヴィアチェーンの構造を示す断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
(Tenth embodiment)
Next, a tenth embodiment according to the present invention will be described with reference to FIGS. 28 to 40 are cross-sectional views illustrating the structure of the dummy via chain of the semiconductor device according to the present embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
本実施形態においては、第７〜第９の各実施形態において説明した各ダミーヴィアチェーン１２２，１４６ｂ，１６１と同様の効果を得ることができるダミーヴィアチェーンの、断面視における様々な構造および配設パターンについて説明する。
In the present embodiment, various structures and arrangements of the dummy via chains, which can obtain the same effects as those of the dummy via
先ず、図２８（ａ），（ｂ）および図２９（ａ），（ｂ）に示す各ダミーヴィアチェーン１７１について説明する。図２８（ａ），（ｂ）および図２９（ａ），（ｂ）には、それぞれ２個の補強金属層１７２と少なくとも１個のヴィアプラグ１７３とから構成されたダミーヴィアチェーン１７１ａ，１７１ｂ，１７１ｃ，１７１ｄを示す。
First, the dummy via
図２８（ａ）に示すダミーヴィアチェーン１７１ａでは、隣接する２層の層間絶縁膜（低比誘電率膜）４内に補強金属層１７２がそれぞれ１個ずつ設けられている。上層の補強金属層１７２は、これと一体に設けられた１個のヴィアプラグ１７３を介して、下層の補強金属層１７２に接続されている。上層の補強金属層１７２および下層の補強金属層１７２は、ヴィアプラグ１７３を略中心にして、それぞれ反対側に向かって延びるように形成されている。このダミーヴィアチェーン１７１ａは、様々な構成を取り得るダミーヴィアチェーンの中で、実質的に最小単位をなすものである。なお、このダミーヴィアチェーン１７１ａにおいては、ヴィアプラグ１７３が補強金属層１７２および補強材（補強膜）としてのＳｉＣＮ膜３に接続されている。したがって、このダミーヴィアチェーン１７１ａのヴィアプラグ１７３は、前述した第２および第４〜第９の各実施形態のＣｕ補強ヴィアプラグ５３，９４，１１４，１２５，１４８，１６３と同様の補強プラグ１７４である。
In the dummy via
また、図２８（ｂ）に示すダミーヴィアチェーン１７１ｂでは、連続する３層の低比誘電率膜４のうち、上層および下層の低比誘電率膜４内に補強金属層１７２がそれぞれ１個ずつ設けられている。上層の補強金属層１７２には、２個の補強プラグ１７４が一体に設けられている。また、下層の補強金属層１７２には、１個の補強プラグ１７４が一体に設けられている。上層の補強金属層１７２は、中間層の低比誘電率膜４内に設けられた１個のヴィアプラグ１７３、および上層の補強金属層１７２に設けられた１個の補強プラグ１７４を介して、下層の補強金属層１７２に接続されている。前述したダミーヴィアチェーン１７１ａと同様に、このダミーヴィアチェーン１７１ｂも、上層の補強金属層１７２および下層の補強金属層１７２が、ヴィアプラグ１７３を略中心にして、それぞれ反対側に向かって延びるように形成されている。
In the dummy via
このダミーヴィアチェーン１７１ｂのように、上層の補強金属層１７２および下層の補強金属層１７２は、必ずしも隣接する２層の低比誘電率膜４内に設けられる必要は無い。上層の補強金属層１７２と下層の補強金属層１７２との間には、補強金属層１７２が設けられていない低比誘電率膜４が１層以上設けられていても構わない。また、ダミーヴィアチェーン１７１が設けられている複数層の低比誘電率膜４の中に実効配線が設けられていない低比誘電率膜４があるとする。この場合、実効配線が設けられていない低比誘電率膜４には、必ずしも補強金属層１７２を設ける必要は無い。少なくとも実効配線が設けられている低比誘電率膜４内にのみ、補強金属層１７２を設ければよい。これは、３個以上の補強金属層１７２を、複数層の低比誘電率膜４に設ける場合においても同様である。
(4) Like the dummy via
すなわち、ダミーヴィアチェーン１７１が備える補強金属層１７２の個数と、ダミーヴィアチェーン１７１が設けられる層間絶縁膜４の層数とは、必ずしも一致させる必要は無い。ダミーヴィアチェーン１７１が備える補強金属層１７２の個数が、ダミーヴィアチェーン１７１が設けられる層間絶縁膜４の層数より少なくても構わない。あるいは、ダミーヴィアチェーン１７１が備える補強金属層１７２の個数が、ダミーヴィアチェーン１７１が設けられる層間絶縁膜４の層数より多くても構わない。層間絶縁膜４の積層方向に沿って連続しない複数層の層間絶縁膜４内に、複数個の補強金属層１７２を設けるとする。この場合、補強金属層１７２が設けられない層間絶縁膜４にヴィアプラグ１７３を設けて、各補強金属層１７２同士を層間絶縁膜４の積層方向に沿って接続すればよい。
That is, the number of reinforcing
また、図２９（ａ）に示すダミーヴィアチェーン１７１ｃでは、前述したダミーヴィアチェーン１７１ａ，１７１ｂと異なり、上層の補強金属層１７２と下層の補強金属層１７２とが、それぞれの長手方向の中心が略一致するように設けられている。ただし、上層の補強金属層１７２が下層の補強金属層１７２よりも長く形成されている。すなわち、上層の補強金属層１７２と下層の補強金属層１７２とが、実質的に層間絶縁膜４の積層方向とは垂直な方向に沿って互いにずらされて設けられている。
Also, in the dummy via
同様に、図２９（ｂ）に示すダミーヴィアチェーン１７１ｄも、前述したダミーヴィアチェーン１７１ａ，１７１ｂと異なり、上層の補強金属層１７２と下層の補強金属層１７２とが、それぞれの長手方向の中心が略一致するように設けられている。ただし、図２９（ａ）に示すダミーヴィアチェーン１７１ｃと異なり、上層の補強金属層１７２が下層の補強金属層１７２よりも短く形成されている。しかし、このような構成でも、前述したダミーヴィアチェーン１７１ｃと同様に、上層の補強金属層１７２と下層の補強金属層１７２とは、実質的に層間絶縁膜４の積層方向とは垂直な方向に沿って互いにずらされて設けられている。
Similarly, the dummy via
これら各ダミーヴィアチェーン１７１ｃ，１７１ｄのように、上層の補強金属層１７２と下層の補強金属層１７２とを、それぞれの長手方向の中心が略一致するように設けた場合でも、上層の補強金属層１７２と下層の補強金属層１７２との長さを異なる大きさに設定する。これにより、前述したダミーヴィアチェーン１７１ａ，１７１ｂと同様に、層間絶縁膜４の積層方向あるいは層間絶縁膜４の積層方向と直交する方向のいずれの方向にも、複数個のダミーヴィアチェーン１７１ｃ，１７１ｄ同士をヴィアプラグ１７３を用いて接続して延ばすことができる。
Like the dummy via
次に、図３０および図３１に示す各ダミーヴィアチェーン１７１について説明する。図３０および図３１には、それぞれ３個の補強金属層１７２と少なくとも２個の補強プラグ１７３とから構成されたダミーヴィアチェーン１７１ｅ，１７１ｆを示す。
Next, the dummy via
図３０に示すダミーヴィアチェーン１７１ｅでは、連続する４層の低比誘電率膜４のうち、最上層、上から２つ目の層、および最下層の低比誘電率膜４内に補強金属層１７２がそれぞれ１個ずつ設けられている。最上層の補強金属層１７２は、上から２つ目の層の補強金属層１７２と、１個の補強プラグ１７４（ヴィアプラグ１７３）を介して接続されている。それとともに、最上層の補強金属層１７２は、最下層の補強金属層１７２と、１個の補強プラグ１７４および２個のヴィアプラグ１７３を介して接続されている。前述した図１９（ａ），（ｂ）に示す第７実施形態のダミーヴィアチェーン１２２と異なり、このダミーヴィアチェーン１７１ｅは、低比誘電率膜４の積層方向と直交する方向において中央部に設けられた補強金属層１７２が、両端部に設けられた各補強金属層１７２よりも上層に設けられている。このような構成からなるダミーヴィアチェーン１７１ｅでも、第７実施形態のダミーヴィアチェーン１２２と同様の効果を得ることができるのはもちろんである。
In the dummy via
また、図３１に示すダミーヴィアチェーン１７１ｆでは、連続する６層の低比誘電率膜４のうち、最上層、最下層、および下から３つ目の層の低比誘電率膜４内に補強金属層１７２がそれぞれ１個ずつ設けられている。最上層の補強金属層１７２は、下から３つ目の層の補強金属層１７２と、１個の補強プラグ１７４および２個のヴィアプラグ１７３を介して接続されている。また、下から３つ目の層の補強金属層１７２は、最上層の補強金属層１７２と、１個の補強プラグ１７４および１個のヴィアプラグ１７３を介して接続されている。前述した第７実施形態のダミーヴィアチェーン１２２および図３０に示すダミーヴィアチェーン１７１ｅと異なり、このダミーヴィアチェーン１７１ｆは、低比誘電率膜４の積層方向に対して傾いて延びるように形成されている。すなわち、ダミーヴィアチェーン１７１ｆにおいては、その一端部側から他端部側に向けて単純に斜め方向に延びるように、各補強金属層１７２が配置および接続されている。このような構成からなるダミーヴィアチェーン１７１ｆでも、ダミーヴィアチェーン１２２，１７１ｅと同様の効果を得ることができるのはもちろんである。
Also, in the dummy via
次に、図３２（ａ），（ｂ）に示す各ダミーヴィアチェーン１７１について説明する。図３２（ａ），（ｂ）には、それぞれ４個の補強金属層１７２と複数個の補強プラグ１７４とから構成されたダミーヴィアチェーン１７１ｇ，１７１ｈを示す。
Next, each dummy via
図３２（ａ）に示すダミーヴィアチェーン１７１ｇでは、隣接する２層の低比誘電率膜４内に補強金属層１７２が４個設けられている。上層の低比誘電率膜４内には、補強金属層１７２が１個設けられている。そして、下層の低比誘電率膜４内には、補強金属層１７２が３個設けられている。上層の補強金属層１７２は、下層の各補強金属層１７２と、５個の補強プラグ１７４を介して接続されている。また、このダミーヴィアチェーン１７１ｇは、前述した図２９（ａ）に示すダミーヴィアチェーン１７１ｃと同様に、上層の補強金属層１７２の長さが、下層の各補強金属層１７２を合わせた長さよりも大きく形成されている。すなわち、上層の補強金属層１７２と下層の各補強金属層１７２とが、実質的に層間絶縁膜４の積層方向とは垂直な方向に沿って互いにずらされて設けられている。これにより、低比誘電率膜４の積層方向あるいは低比誘電率膜４の積層方向と直交する方向のいずれの方向にも、複数個のダミーヴィアチェーン１７１ｇ同士をヴィアプラグ１７３を用いて接続して延ばすことができる。
In the dummy via
また、図３２（ｂ）に示すダミーヴィアチェーン１７１ｈでは、隣接する３層の低比誘電率膜４内に補強金属層１７２が４個設けられている。最上層および最下層の各低比誘電率膜４内には、補強金属層１７２がそれぞれ１個ずつ設けられている。そして、中間層の低比誘電率膜４内には、補強金属層１７２が２個設けられている。最上層の補強金属層１７２は、最下層の各補強金属層１７２と、１個の補強プラグ１７４および１個のヴィアプラグ１７３を介して接続されている。また、中間層の各補強金属層１７２は、最下層の各補強金属層１７２と、１個または２個の補強プラグ１７４を介して接続されている。
In the dummy via
このダミーヴィアチェーン１７１ｈは、最上層の補強金属層１７２が、その下層の各補強金属層１７２の上方から外側に張り出されて形成されている。すなわち、最上層の補強金属層１７２とその下層の各補強金属層１７２とが、実質的に層間絶縁膜４の積層方向とは垂直な方向に沿って互いにずらされて設けられている。これにより、低比誘電率膜４の積層方向あるいは低比誘電率膜４の積層方向と直交する方向のいずれの方向にも、複数個のダミーヴィアチェーン１７１ｈ同士をヴィアプラグ１７３を用いて接続して延ばすことができる。
ダ ミ ー The dummy via
次に、図３３〜図３５に示す各ダミーヴィアチェーン１７１について説明する。図３３〜図３５には、低比誘電率膜４の積層方向と直交する方向に沿って延びるように設けられたダミーヴィアチェーン１７１ｉ，１７１ｊ，１７１ｋ，１７１ｍ，１７１ｎ，１７１ｐを示す。
Next, the dummy via
図３３には、２種類のダミーヴィアチェーン１７１ｉ，１７１ｊが、低比誘電率膜４の積層方向と直交する方向に沿って延びるように、交互に設けられた構成を示す。各ダミーヴィアチェーン１７１ｉ，１７１ｊは、ともに３個の補強金属層１７２が隣接する２層の低比誘電率膜４内に設けられた構成からなる。一方のダミーヴィアチェーン１７１ｉは、前述した図３０に示すダミーヴィアチェーン１７１ｅと同様に、中央部に設けられた補強金属層１７２が、両端部に設けられた各補強金属層１７２よりも上層に設けられている。また、他方のダミーヴィアチェーン１７１ｊは、前述した図１９（ａ），（ｂ）に示す第７実施形態のダミーヴィアチェーン１２２と同様に、両端部に設けられた補強金属層１７２が、中央部に設けられた各補強金属層１７２よりも下層に設けられている。
FIG. 33 shows a configuration in which two types of dummy via
それらのような構成からなる各ダミーヴィアチェーン１７１ｉ，１７１ｊを、図３３に示すように交互に組み合わせて配置する。この際、隣接するダミーヴィアチェーン１７１ｉ，１７１ｊの端部同士が低比誘電率膜４の積層方向に沿って互いに重なり合うように配置する。これにより、隣接するダミーヴィアチェーン１７１ｉ，１７１ｊ同士が、実質的にヴィアプラグ（補強プラグ）によって接続された場合に近い効果を得ることができる。すなわち、各ダミーヴィアチェーン１７１ｉ，１７１ｊを１個の単位ダミーヴィアチェーンとして、これら複数個のダミーヴィアチェーン１７１ｉ，１７１ｊからなるダミーヴィアチェーン１７１ｋを、隣接する２層の低比誘電率膜４内に設けたものとみなすことができる。
(4) The dummy via
また、図３４には、前述した図３３に示すダミーヴィアチェーン１７１ｋにおいて、隣接するダミーヴィアチェーン１７１ｉ，１７１ｊがそれぞれ１個ずつの補強プラグ１７４により接続された構成を示す。すなわち、１個のダミーヴィアチェーン１７１ｉと１個のダミーヴィアチェーン１７１ｊとが１個の補強プラグ１７４を介して接続されたダミーヴィアチェーン１７１ｍが、低比誘電率膜４の積層方向と直交する方向に沿って延びるように設けられた構成を示す。また、各ダミーヴィアチェーン１７１ｍは、隣接するダミーヴィアチェーン１７１ｍの端部同士が低比誘電率膜４の積層方向に沿って互いに重なり合うように配置されている。これにより、前述したダミーヴィアチェーン１７１ｋと同様に、各ダミーヴィアチェーン１７１ｍを１個の単位ダミーヴィアチェーンとして、これら複数個のダミーヴィアチェーン１７１ｍからなるダミーヴィアチェーン１７１ｎを、隣接する２層の低比誘電率膜４内に設けたものとみなすことができる。なお、各ダミーヴィアチェーン１７１ｍの下層側の両端部の補強金属層１７２は、１個または２個の補強プラグ１７４を介して補強材（補強膜）３に接続されている。
FIG. 34 shows a configuration in which adjacent dummy via
このような構成からなるダミーヴィアチェーン１７１ｍは、ダミーヴィアチェーン１７１ｉ，１７１ｊよりも強靭であり、外力に対する抗力が大きい。ひいては、複数個のダミーヴィアチェーン１７１ｍからなるダミーヴィアチェーン１７１ｎは、複数個のダミーヴィアチェーン１７１ｉ，１７１ｊからなるダミーヴィアチェーン１７１ｋよりも外力に対する抗力が大きい。この結果、ダミーヴィアチェーン１７１ｎは、ダミーヴィアチェーン１７１ｋよりも応力緩和能力が高くなる。
ダ ミ ー The dummy via
さらに、図３５には、前述した図３３に示すダミーヴィアチェーン１７１ｋにおいて、隣接する全てのダミーヴィアチェーン１７１ｉ，１７１ｊがそれぞれ１個ずつの補強プラグ１７４により接続された構成を示す。すなわち、複数個のダミーヴィアチェーン１７１ｉと複数個のダミーヴィアチェーン１７１ｊとが１個の補強プラグ１７４を介して接続されたダミーヴィアチェーン１７１ｐが、低比誘電率膜４の積層方向と直交する方向に沿って延びるように設けられた構成を示す。なお、各ダミーヴィアチェーン１７１ｉ，１７１ｊの下層側の補強金属層１７２は、全て２個の第２の補強プラグ１７４を介して補強材（補強膜）３に接続されている。このような構成からなるダミーヴィアチェーン１７１ｐは、前述したダミーヴィアチェーン１７１ｎよりもさらに強靭であり、かつ、応力緩和能力もさらに高い。
FIG. 35 shows a configuration in which, in the dummy via
また、各ダミーヴィアチェーン１７１ｉ，１７１ｊの代わりに、図２８（ａ），（ｂ）および図２９（ａ），（ｂ）に示す各ダミーヴィアチェーン１７１ａ，１７１ｂ，１７１ｃ，１７１ｄのように、２個の補強金属層１７２と少なくとも１個のヴィアプラグ１７３とから構成されたダミーヴィアチェーンを用いても、図３３〜図３５に示す各ダミーヴィアチェーン１７１ｋ，１７１ｎ，１７１ｐと同様の効果を得ることができるのはもちろんである。
Also, instead of the dummy via
次に、図３６〜図３９に示す各ダミーヴィアチェーン１７１について説明する。図３６〜図３９には、低比誘電率膜４の積層方向に沿って延びるように設けられたダミーヴィアチェーン１７１ｑ，１７１ｒ，１７１ｓ，１７１ｔ，１７１ｕを示す。
Next, the dummy via
図３６には、前述した図３３に示すダミーヴィアチェーン１７１ｉが、隣接する複数層の低比誘電率膜４内に、その積層方向に沿って略一直線状に重なり合うように複数個積層された構成を示す。このような構成によれば、隣接するダミーヴィアチェーン１７１ｉ同士が、低比誘電率膜４の積層方向に沿って実質的にヴィアプラグ１７３によって接続された場合に近い効果を得ることができる。すなわち、各ダミーヴィアチェーン１７１ｉを１個の単位ダミーヴィアチェーンとして、これら複数個のダミーヴィアチェーン１７１ｉからなるダミーヴィアチェーン１７１ｑを、隣接する８層の低比誘電率膜４内に設けたものとみなすことができる。
FIG. 36 shows a configuration in which a plurality of the dummy via
また、図３７には、前述した図３６に示すダミーヴィアチェーン１７１ｑにおいて、隣接するダミーヴィアチェーン１７１ｉがそれぞれ１個ずつの補強プラグ１７４により接続された構成を示す。すなわち、隣接する２個のダミーヴィアチェーン１７１ｉが１個の補強プラグ１７４を介して接続されたダミーヴィアチェーン１７１ｒが、低比誘電率膜４の積層方向に沿って延びるように設けられた構成を示す。これにより、前述したダミーヴィアチェーン１７１ｑと同様に、各ダミーヴィアチェーン１７１ｒを１個の単位ダミーヴィアチェーンとして、これら複数個のダミーヴィアチェーン１７１ｒからなるダミーヴィアチェーン１７１ｓを、隣接する複数層の低比誘電率膜４内に設けたものとみなすことができる。
FIG. 37 shows a configuration in which adjacent dummy via
このような構成からなるダミーヴィアチェーン１７１ｒは、ダミーヴィアチェーン１７１ｉよりも強靭であり、外力に対する抗力が大きい。ひいては、複数個のダミーヴィアチェーン１７１ｒからなるダミーヴィアチェーン１７１ｓは、複数個のダミーヴィアチェーン１７１ｉからなるダミーヴィアチェーン１７１ｑよりも外力に対する抗力が大きい。この結果、ダミーヴィアチェーン１７１ｓは、ダミーヴィアチェーン１７１ｑよりも応力緩和能力が高くなる。
ダ ミ ー The dummy via
また、図３８には、前述した図３６に示すダミーヴィアチェーン１７１ｑにおいて、隣接する全てのダミーヴィアチェーン１７１ｉがそれぞれ２個ずつの補強プラグ１７４により接続された構成を示す。すなわち、複数個のダミーヴィアチェーン１７１ｉ同士がそれぞれ２個の補強プラグ１７４を介して接続されたダミーヴィアチェーン１７１ｔが、低比誘電率膜４の積層方向に沿って延びるように設けられた構成を示す。なお、ダミーヴィアチェーン１７１ｔの最下層の両端部の補強金属層１７２は、それぞれ１個の補強プラグ１７４を介して補強材（補強膜）３に接続されている。このような構成からなるダミーヴィアチェーン１７１ｔは、前述したダミーヴィアチェーン１７１ｑよりもさらに強靭であり、かつ、応力緩和能力もさらに高い。
38 shows a configuration in which in the dummy via chain 171q shown in FIG. 36 described above, all the adjacent dummy via
さらに、図３９には、前述した図３３に示すダミーヴィアチェーン１７１ｉおよびダミーヴィアチェーン１７１ｊが、隣接する３層の低比誘電率膜４内にその積層方向に沿って積層された構成を示す。隣接する各ダミーヴィアチェーン１７１ｉ，１７１ｊは、補強プラグ１７４（ヴィアプラグ１７３）を介して接続されている。これにより、各ダミーヴィアチェーン１７１ｉ，１７１ｊは、低比誘電率膜４の積層方向および低比誘電率膜４の積層方向とは垂直な方向の２方向に沿って延ばされている。
39 shows a configuration in which the dummy via
なお、低比誘電率膜４の積層方向に関しては、図３３に示す各ダミーヴィアチェーン１７１ｉ，１７１ｊの下層側の各補強金属層１７２の下側に、各ダミーヴィアチェーン１７１ｉ，１７１ｊの上層側の補強金属層１７２のみが複数個、補強プラグ１７４（ヴィアプラグ１７３）を介して接続された構成に相当する。あるいは、図３３に示す各ダミーヴィアチェーン１７１ｉ，１７１ｊの上層側の各補強金属層１７２の上側に、各ダミーヴィアチェーン１７１ｉ，１７１ｊの下層側の補強金属層１７２のみが複数個、補強プラグ１７４（ヴィアプラグ１７３）を介して接続された構成に相当する。これにより、複数本のダミーヴィアチェーン１７１ｉ，１７１ｊおよび複数個の補強金属層１７２からなる３層構造のダミーヴィアチェーン１７１ｕが構成されている。このような構成からなるダミーヴィアチェーン１７１ｕは、図３３に示すダミーヴィアチェーン１７１ｋよりもさらに強靭であり、かつ、応力緩和能力もさらに高い。
In addition, regarding the laminating direction of the low relative dielectric
また、ダミーヴィアチェーン１７１ｉ，１７１ｊの代わりに、図２８（ａ），（ｂ）および図２９（ａ），（ｂ）に示す各ダミーヴィアチェーン１７１ａ，１７１ｂ，１７１ｃ，１７１ｄのように、２個の補強金属層１７２と少なくとも１個のヴィアプラグ１７３とから構成されたダミーヴィアチェーンを用いても、図３６〜図３９に示す各ダミーヴィアチェーン１７１ｑ，１７１ｓ，１７１ｔ，１７１ｕと同様の効果を得ることができるのはもちろんである。
Also, instead of the dummy via
次に、図４０に示す各ダミーヴィアチェーン１７１について説明する。図４０には、低比誘電率膜４の積層方向および低比誘電率膜４の積層方向と直交する方向の両方向に沿って延びるように設けられたダミーヴィアチェーン１７１ｖ，１７１ｗを示す。
Next, each dummy via
図４０には、図４０中二点鎖線で示すように、Ｓｉ基板１から連続して、低比誘電率膜４の積層方向および低比誘電率膜４の積層方向と直交する方向の両方向に沿って延びるように設けられた複数本のダミーヴィアチェーン１７１ｖを示す。すなわち、各ダミーヴィアチェーン１７１ｖは、低比誘電率膜４の積層方向に対して傾いて延びるように、Ｓｉ基板上に設けられている。より詳しくは、ダミーヴィアチェーン１７１ｖにおいては、その一端部（下端部）側から他端部（上端部）側に向けて単純に斜め上方に延びるように、各補強金属層１７２が配置および接続されている。
In FIG. 40, as indicated by the two-dot chain line in FIG. 40, continuous from the
それら各ダミーヴィアチェーン１７１ｖのうちの幾つかは、図４０中実線の円で囲んで示す部分Ｈ１，Ｈ２のように、隣接するダミーヴィアチェーン１７１ｖ間において、上下方向に隣接する最上層の補強金属層１７２と最上層の１つ下の層の補強金属層１７２とが補強プラグ１７４（ヴィアプラグ１７３）を介して接続されている。同様に、各ダミーヴィアチェーン１７１ｖのうちの幾つかは、図４０中実線の円で囲んで示す部分Ｍ１，Ｍ２のように、隣接するダミーヴィアチェーン１７１ｖ間において、中間層で上下方向に隣接する補強金属層１７２同士が補強プラグ１７４を介して接続されている。同様に、各ダミーヴィアチェーン１７１ｖのうちの幾つかは、図４０中実線の円で囲んで示す部分Ｌ１，Ｌ２のように、隣接するダミーヴィアチェーン１７１ｖ間において、上下方向に隣接する最下層の補強金属層１７２と最下層の１つ上の層の補強金属層１７２とが補強プラグ１７４を介して接続されている。
Some of the dummy via
このような構成によれば、各ダミーヴィアチェーン１７１ｖを１個の単位ダミーヴィアチェーンとして、これら複数個のダミーヴィアチェーン１７１ｖからなるダミーヴィアチェーン１７１ｗを、最下層の低比誘電率膜４から最上層の低比誘電率膜４までＳｉ基板１から連続して設けたものとみなすことができる。なお、各ダミーヴィアチェーン１７１ｖの最下層の補強金属層１７２は、全て２個の補強プラグ１７４を介して補強材（補強膜）３およびＳｉ基板１に接続されている。また、図４０においては、各ダミーヴィアチェーン１７１ｖの延びる方向および各ダミーヴィアチェーン１７１ｖ同士の接続部が分かり易いように、各補強金属層１７２のハッチングを省略した。
According to such a configuration, each dummy via
以上説明したように、この第１０実施形態によれば、前述した第１〜第９の各実施形態と同様の効果を得ることができる。また、本実施形態の各ダミーヴィアチェーン１７１の断面視における配設パターンを、前述した第９実施形態のダミーヴィアチェーン１６１の平面視における配設パターンと組み合わせることにより、ダミーヴィアチェーンの配設パターンを極めて多様に構成することができる。すなわち、多層配線構造を有する半導体装置において、実効配線の平面視および断面視における配設パターンに応じて適宜、適正な応力緩和能力を得ることができるダミーヴィアチェーンの配設パターンを得ることができる。これは、前述した第７実施形態のダミーヴィアチェーン１２２および第８実施形態のダミーヴィアチェーン１４６ｂにおいても同様である。
As described above, according to the tenth embodiment, the same effects as those of the first to ninth embodiments can be obtained. In addition, the arrangement pattern of the dummy via
さらに、それら各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の配設パターンは、本実施形態や第９実施形態において説明した各配設パターンには限定されない。各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１は、その他様々な配設パターンを取り得る。
The arrangement patterns of the dummy via
例えば、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の両端部のうち少なくとも一方の端部となっている補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２が設けられている層とは異なる層の層間絶縁膜４中に、さらに少なくとも１個の補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２が設けられているとする。そして、この補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２が、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の一端部となっている補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２に，補強ヴィアプラグ１２５，１４８，１６３，１７３を介してさらに接続されている構成としても構わない。このように、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の端部に補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２を接続しても、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の長さが長くなるだけであり、その応力緩和効果が低減するおそれはない。同様に、前述した単位ダミーチェーンの長さも適宜、適正な長さに設定することができる。
For example, a layer provided with reinforcing
また、各補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２は、全ての層で同じ方向に長く延ばされて形成されてもよい。あるいは、各補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２は、各層ごとに異なる方向に長く延ばされて形成されてもよい。同様に、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１は、全ての層で同じ方向に沿って並べられて設けられてもよい。あるいは、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１は、各層ごとに異なる方向に沿って並べられて設けられてもよい。さらに、各補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２は、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の並べられた方向に沿って長く延ばされて形成されてもよい。あるいは、各補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２は、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の並べられた方向とは垂直な方向に沿って長く延ばされて形成されてもよい。このように、各補強金属層１２４，１４９，１６２，１６４，１６５，１６６，１７２の形状や向きは、各ダミーヴィアチェーン１２２，１４６ｂ，１６１，１７１の形状、向き、および配置方向などに対して、様々な状態に設定することができる。
The reinforcing
なお、本発明に係る半導体装置は、前述した第１〜第１０の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。 The semiconductor device according to the present invention is not limited to the first to tenth embodiments. The configuration, a part of the manufacturing process, and the like can be changed to various settings, or various settings can be appropriately combined and used without departing from the spirit of the present invention. .
例えば、各補強プラグは、それらの一部が機械的強度（ヤング率）の高い補強材（補強膜）に実質的に接続されていればよい。接続箇所は、下端部や中間部（中腹部）以外でも構わない。さらに、導電層または補強金属層の上面に接続する補強プラグを、その上方に設けた補強材に接続されるように別に設けても構わない。あるいは、各補強プラグは、これが接続されている導電層または補強金属層の下方に設けられている全ての補強材に接続されるように形成されていても構わない。また、導電層と導電プラグ、導電層と第１の補強プラグ、補強金属層と第２の補強プラグは、それぞれが別体である、いわゆるシングルダマシン構造に形成されても構わない。導電層または補強金属層と各補強プラグとの接合部における強度が、この接合部に掛かる水平負荷応力および垂直負荷応力よりも大きければよい。 For example, each of the reinforcing plugs may be partially connected to a reinforcing material (reinforcing film) having high mechanical strength (Young's modulus). The connection part may be other than the lower end part and the middle part (middle part). Further, a reinforcing plug connected to the upper surface of the conductive layer or the reinforcing metal layer may be separately provided so as to be connected to a reinforcing material provided above the reinforcing plug. Alternatively, each reinforcing plug may be formed so as to be connected to all reinforcing members provided below the conductive layer or the reinforcing metal layer to which it is connected. In addition, the conductive layer and the conductive plug, the conductive layer and the first reinforcing plug, and the reinforcing metal layer and the second reinforcing plug may be formed in a so-called single damascene structure, which are separate bodies. It is sufficient that the strength at the joint between the conductive layer or the reinforcing metal layer and each reinforcing plug is greater than the horizontal load stress and the vertical load stress applied to this joint.
また、比誘電率が３．４以下である低比誘電率膜としては、例えばポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜や、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜や、あるいは多孔質シリカ膜などのポーラス膜などを用いることができる。 Examples of the low dielectric constant film having a relative dielectric constant of 3.4 or less include, for example, a film having a siloxane skeleton such as polysiloxane, hydrogen silose quioxane, polymethyl siloxane, and methyl silose quioxane; A film mainly containing an organic resin such as arylene ether, polybenzoxazole, or polybenzocyclobutene, or a porous film such as a porous silica film can be used.
また、ヤング率が３０ＧＰａ以上である補強材（補強膜）は、ＳｉＣＮ膜やＳｉＣ膜には限られない。ヤング率が約３０ＧＰａ以上であり、かつ、電気的機能（導電性）を有していない材料により形成されていればよい。例えば、セラミックなどによって形成されていてもよい。具体的には、ｄ−ＴＥＯＳ，ｐ−ＳｉＨ4，ＳｉＯ2，ＳｉＯ，ＳｉＯＰ，ＳｉＯＦ，ＳｉＮ，ＳｉＯＮ，ＳｉＣＨ，ＳｉＯＣ，ＳｉＯＣＨなどを用いることができる。また、キャッピング膜（キャッピング層）のヤング率が約３０ＧＰａ以上であり、このキャッピング膜を補強材（補強膜）として用いることができる場合、配線の材料などによっては、トップバリア膜（トップバリア層）を省略することもできる。すなわち、補強材は、少なくとも１種類（１層）設けられていればよい。ただし、補強材を複数種類（複数層、多層）設けても構わないのはもちろんである。所望する半導体装置の構成や機能などに応じて適宜、適正な種類数（層数）に設定すればよい。
Further, the reinforcing material (reinforcing film) having a Young's modulus of 30 GPa or more is not limited to the SiCN film or the SiC film. What is necessary is just to be formed of a material having a Young's modulus of about 30 GPa or more and having no electric function (conductivity). For example, it may be formed of ceramic or the like. Specifically, it is possible to use d-TEOS, p-SiH 4 ,
また、導電層、導電プラグ、第１の補強プラグ、補強金属層、第２の補強プラグの形成材料は、銅（Ｃｕ）に限られない。具体的には、Ｃｕ、Ａｌ、Ｗ、Ｔａ、Ｎｂ、Ｔｉ、Ｖ、Ｒｕ、Ｍｏなどの金属元素のうちの１種類以上を主成分とする金属膜、あるいはこれらの元素を組み合わせた金属積層膜により形成しても構わない。また、導電層、導電プラグ、および第１の補強プラグと、補強金属層および第２の補強プラグとを互いに異なる材料により形成しても構わない。補強金属層および第２の補強プラグからなる補強配線部が、導電層、導電プラグ、および第１の補強プラグからなる実効配線部に掛かる水平負荷応力および垂直負荷応力を低減できる材料により形成されればよい。 材料 In addition, the material for forming the conductive layer, the conductive plug, the first reinforcing plug, the reinforcing metal layer, and the second reinforcing plug is not limited to copper (Cu). Specifically, a metal film mainly containing at least one of metal elements such as Cu, Al, W, Ta, Nb, Ti, V, Ru, and Mo, or a metal laminated film combining these elements May be formed. Further, the conductive layer, the conductive plug, and the first reinforcing plug, and the reinforcing metal layer and the second reinforcing plug may be formed of different materials. The reinforcing wiring portion including the reinforcing metal layer and the second reinforcing plug is formed of a material capable of reducing a horizontal load stress and a vertical load stress applied to the effective wiring portion including the conductive layer, the conductive plug, and the first reinforcing plug. Just fine.
また、バリアメタル膜はＴａおよびＴａＮの積層膜に限定されず、ＴｉおよびＴｉＮ、ＮｂおよびＮｂＮ、ＷおよびＷＮ、あるいはＺｒおよびＺｒＮの各組み合わせなどでも構わない。さらに、これらの各金属や、化合物、あるいはＴａＳｉＮ、ＴｉＳｉＮなどを単体で設けてもよい。また、化合物からなる層は、窒化物に限らず、例えば前記各金属元素を主成分とした炭化物や、あるいはホウ化物などでも構わない。すなわち、バリアメタル膜は、導電層、導電プラグ、第１の補強プラグ、補強金属層、および第２の補強プラグなどのそれぞれの形成材料に応じて、実効配線部の水平負荷応力および垂直負荷応力に対する耐久性、および補強配線部の補強機能を向上できる材料により形成されればよい。そのようなバリアメタル膜の形成材料としては、例えば、IＶ−Ａ族、Ｖ−Ａ族、またはＶI−Ａ族の金属とその化合物などの中から選択して用いればよい。 The barrier metal film is not limited to a laminated film of Ta and TaN, but may be a combination of Ti and TiN, Nb and NbN, W and WN, or a combination of Zr and ZrN. Further, these metals, compounds, TaSiN, TiSiN, or the like may be provided alone. The layer made of a compound is not limited to a nitride, and may be, for example, a carbide or a boride containing the above-described metal elements as a main component. That is, the barrier metal film forms a horizontal load stress and a vertical load stress of the effective wiring portion in accordance with respective forming materials such as the conductive layer, the conductive plug, the first reinforcing plug, the reinforcing metal layer, and the second reinforcing plug. What is necessary is just to form from the material which can improve the durability with respect to this, and the reinforcement function of a reinforcement wiring part. As a material for forming such a barrier metal film, for example, a material selected from a group IV-A, group VA, or group VI-A metal and its compound may be used.
また、以上説明した低比誘電率膜、補強材、配線、およびバリアメタル膜の形成材料は、それらの間で互いの機能を向上し合えることができる材料を組み合わせて用いることが好ましいのはもちろんである。 Further, it is needless to say that the materials for forming the low relative dielectric constant film, the reinforcing material, the wiring, and the barrier metal film described above are preferably used in combination with a material capable of improving each other's function among them. It is.
また、第１〜第１０の各実施形態の実効配線部または補強配線部の配線パターンの形状などは、図８、図１０、図１３〜図１８、図１９、図２１、図２２、および図２４〜図４０で示した形状には限られない。例えば、図１３に示す第３実施形態のすべてのＣｕ補強ヴィアプラグ２８を、図１４に示す第４実施形態のＣｕ補強ヴィアプラグ２８のように、下層の低比誘電率膜４の内部に突入させる形状に形成しても構わない。そして、図１５に示す第５実施形態のように、低比誘電率膜４に隣接して設けられる絶縁膜をＳｉＣＮ膜３だけとしても構わない。このような設定としても、本発明の効果を十分に得ることができる。
8, 10, 13 to 18, 19, 21, 22 and FIGS. The shape is not limited to those shown in FIGS. For example, all the Cu-reinforced via
また、層間絶縁膜、補強材、配線層、および補強配線層の積層数は、２層あるいは３層には限られない。１層でも、あるいは４層以上でも構わないのはもちろんである。 The number of stacked layers of the interlayer insulating film, the reinforcing material, the wiring layer, and the reinforcing wiring layer is not limited to two or three. Of course, one layer or four or more layers may be used.
さらに、第７実施形態においては、Ｓｉ基板１上の各絶縁膜の構成を、第１実施形態と同様の構成としたが、これに限定されるものではない。たとえば、ＳｉＣ膜２の代わりに、ＳｉＯ2膜を用いても構わない。同様に、ＳｉＣＮ膜３の代わりに、ＳｉＮ膜を用いても構わない。ＳｉＣ膜２およびＳｉＣＮ膜３に相当する膜は、そのヤング率が約３０ＧＰａ以上であればよい。また、導電プラグ２７が設けられている層の絶縁膜４のうち、少なくとも１層の絶縁膜４のヤング率が２０Ｇｐａ以下であればよい。このような構成は、第８〜第１０の各実施形態においても同様である。
Furthermore, in the seventh embodiment, the configuration of each insulating film on the
１…Ｓｉ基板、２…ＳｉＣ膜（補強膜、ヤング率が３０ＧＰａ以上である補強材）、３…ＳｉＣＮ膜（補強膜、ヤング率が３０ＧＰａ以上である補強材）、４…低比誘電率膜（層間絶縁膜、比誘電率が３．４以下である絶縁膜）、１３，２５，１４０…Ｃｕ配線層（配線層）、１４，２６，１４１…Ｃｕ導電層（導電層）、１５…Ｃｕ導電コンタクトプラグ（Ｃｕ導電プラグ、導電プラグ）、１６…Ｃｕ補強コンタクトプラグ（Ｃｕ補強プラグ、第１の補強プラグ）、２７，１４２…Ｃｕ導電ヴィアプラグ（Ｃｕ導電プラグ、導電プラグ）、２８…Ｃｕ補強ヴィアプラグ（Ｃｕ補強プラグ、第１の補強プラグ）、３１，４１，６１，７１，８１，９１，１０１，１１１，１２１，１３１…半導体装置、４５，５１，９２，１１２，１２３…Ｃｕ補強配線層（補強配線層）、４６，６２，９３，１１３，１２４，１４７，１４９，１５０，１６２，１６４，１６５，１６６，１７２…Ｃｕ補強金属層（補強金属層）、４７…Ｃｕ補強コンタクトプラグ（Ｃｕ補強プラグ、第２の補強プラグ）、５３，９４，１１４，１２５，１４８，１６３，１７４…Ｃｕ補強ヴィアプラグ（Ｃｕ補強プラグ、第２の補強プラグ）、１２２，１４６，１４６ａ，１４６ｂ，１４６ｃ，１６１，１６１ａ，１６１ｂ，１６１ｃ，１６１ｄ，１６１ｅ，１６１ｆ，１６１ｇ，１６１ｈ，１６１ｉ，１７１，１７１ａ，１７１ｂ，１７１ｃ，１７１ｄ，１７１ｅ，１７１ｆ，１７１ｇ，１７１ｈ，１７１ｉ，１７１ｊ，１７１ｋ，１７１ｍ，１７１ｎ，１７１ｐ，１７１ｑ，１７１ｒ，１７１ｓ，１７１ｔ，１７１ｕ，１７１ｖ，１７１ｗ…ダミーヴィアチェーン（ダミー配線）、１７３…Ｃｕヴィアプラグ
DESCRIPTION OF
Claims (21)
前記絶縁膜の内部に設けられた少なくとも１個の導電層と、
前記絶縁膜の内部に前記導電層に電気的に接続されて形成され、通電経路を構成する少なくとも１個の導電プラグと、
前記導電層の少なくとも下側に少なくとも１つ設けられ、ヤング率が３０ＧＰａ以上である補強材と、
前記導電層に接続されるとともに、前記補強材に接して形成された少なくとも１個の第１の補強プラグと、
を具備することを特徴とする半導体装置。 An insulating film having at least one layer provided on the substrate and having a relative dielectric constant of 3.4 or less;
At least one conductive layer provided inside the insulating film;
At least one conductive plug which is formed inside the insulating film and is electrically connected to the conductive layer, and forms an energization path;
A reinforcing material provided at least one below the conductive layer and having a Young's modulus of 30 GPa or more;
At least one first reinforcing plug connected to the conductive layer and formed in contact with the reinforcing member;
A semiconductor device comprising:
前記絶縁膜の内部に設けられた導電層と、
前記絶縁膜の内部に前記導電層に電気的に接続されて形成され、通電経路を構成する導電プラグと、
前記絶縁膜の内部に、前記導電層および前記導電プラグからなる配線層と電気的に切断されて設けられた補強金属層と、
前記絶縁膜の内部に前記補強金属層の下面に接続されて形成された補強プラグと、
を具備する半導体装置であって、
前記絶縁膜が前記基板上に２層以上設けられているとともに、前記配線層から５μｍ以内に、前記各絶縁膜の表面に沿って前記補強プラグの径よりも長く延ばされて形成され、かつ、前記各絶縁膜の積層方向で互いに重なり合いつつ、前記各絶縁膜の積層方向とは垂直な方向に沿って互いにずらされて、前記各絶縁膜のうち少なくとも異なる２層の前記絶縁膜内に少なくとも１個ずつ設けられた前記補強金属層と、これら少なくとも２個の前記補強金属層同士を前記絶縁膜の積層方向に沿って接続するために少なくとも１層の前記絶縁膜内に形成された少なくとも１個の前記補強プラグとから構成されるダミーヴィアチェーンが、前記基板上に少なくとも１本設けられていることを特徴とする半導体装置。 An insulating film provided on the substrate and having a relative dielectric constant of 3.4 or less;
A conductive layer provided inside the insulating film,
A conductive plug that is formed inside the insulating film to be electrically connected to the conductive layer, and that forms a current path;
Inside the insulating film, a reinforcing metal layer provided by being electrically cut and provided with a wiring layer made of the conductive layer and the conductive plug,
A reinforcing plug formed inside the insulating film and connected to a lower surface of the reinforcing metal layer;
A semiconductor device comprising:
The insulating film is provided on the substrate in two or more layers, and is formed so as to be longer than the diameter of the reinforcing plug along the surface of each insulating film within 5 μm from the wiring layer, and While overlapping each other in the laminating direction of the insulating films, being shifted from each other along a direction perpendicular to the laminating direction of the insulating films, at least in the insulating films of at least two different layers of the insulating films. The reinforcing metal layer provided one by one, and at least one reinforcing metal layer formed in at least one layer of the insulating film in order to connect the at least two reinforcing metal layers to each other along a laminating direction of the insulating film. A semiconductor device, wherein at least one dummy via chain including the reinforcing plugs is provided on the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003305028A JP4005958B2 (en) | 2002-09-03 | 2003-08-28 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002257974 | 2002-09-03 | ||
| JP2003305028A JP4005958B2 (en) | 2002-09-03 | 2003-08-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119969A true JP2004119969A (en) | 2004-04-15 |
| JP4005958B2 JP4005958B2 (en) | 2007-11-14 |
Family
ID=32301429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003305028A Expired - Fee Related JP4005958B2 (en) | 2002-09-03 | 2003-08-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4005958B2 (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158832A (en) * | 2002-10-17 | 2004-06-03 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
| JP2006060072A (en) * | 2004-08-20 | 2006-03-02 | Fujitsu Ltd | Semiconductor device design method and semiconductor device |
| US7112883B2 (en) | 2004-09-10 | 2006-09-26 | Kabushiki Kaisha Toshiba | Semiconductor device with temperature control mechanism |
| JP2007027694A (en) * | 2005-06-16 | 2007-02-01 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US7285859B2 (en) | 2005-07-07 | 2007-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2008153539A (en) * | 2006-12-19 | 2008-07-03 | Toshiba Corp | Semiconductor device |
| JP2008166422A (en) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | Semiconductor device |
| JP2008205165A (en) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | Semiconductor integrated circuit device |
| JP2009517884A (en) * | 2005-11-30 | 2009-04-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Technology to improve adhesion of metallization layers by supplying dummy vias |
| JP2009141153A (en) * | 2007-12-06 | 2009-06-25 | Rohm Co Ltd | Semiconductor device |
| US7750480B2 (en) | 2007-09-03 | 2010-07-06 | Rohm Co., Ltd. | Semiconductor device |
| JP2010153677A (en) * | 2008-12-26 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | Semiconductor device and manufacturing method of semiconductor device |
| US7911063B2 (en) | 2007-12-05 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor device |
| US7956462B2 (en) | 2005-08-17 | 2011-06-07 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2011139103A (en) * | 2005-06-16 | 2011-07-14 | Panasonic Corp | Semiconductor device |
| JP2012530362A (en) * | 2009-06-19 | 2012-11-29 | アイメック | Reduction of cracks at the metal / organic dielectric interface |
| WO2014147677A1 (en) * | 2013-03-22 | 2014-09-25 | パナソニック株式会社 | Semiconductor device |
| JP2015128178A (en) * | 2015-02-26 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| KR20190024620A (en) * | 2017-08-30 | 2019-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Merged pillar structures and method of generating layout diagram of same |
| US12106030B2 (en) | 2017-08-30 | 2024-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming merged pillar structures and method of generating layout diagram of same |
-
2003
- 2003-08-28 JP JP2003305028A patent/JP4005958B2/en not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158832A (en) * | 2002-10-17 | 2004-06-03 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
| JP2006060072A (en) * | 2004-08-20 | 2006-03-02 | Fujitsu Ltd | Semiconductor device design method and semiconductor device |
| US7112883B2 (en) | 2004-09-10 | 2006-09-26 | Kabushiki Kaisha Toshiba | Semiconductor device with temperature control mechanism |
| US8237281B2 (en) | 2005-06-16 | 2012-08-07 | Panasonic Corporation | Semiconductor device |
| JP2011139103A (en) * | 2005-06-16 | 2011-07-14 | Panasonic Corp | Semiconductor device |
| JP2007027694A (en) * | 2005-06-16 | 2007-02-01 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US7285859B2 (en) | 2005-07-07 | 2007-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7956462B2 (en) | 2005-08-17 | 2011-06-07 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2009517884A (en) * | 2005-11-30 | 2009-04-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Technology to improve adhesion of metallization layers by supplying dummy vias |
| JP2008153539A (en) * | 2006-12-19 | 2008-07-03 | Toshiba Corp | Semiconductor device |
| JP2008166422A (en) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | Semiconductor device |
| JP2008205165A (en) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | Semiconductor integrated circuit device |
| US7750480B2 (en) | 2007-09-03 | 2010-07-06 | Rohm Co., Ltd. | Semiconductor device |
| US8008782B2 (en) | 2007-09-03 | 2011-08-30 | Rohm Co., Ltd. | Semiconductor device |
| US7911063B2 (en) | 2007-12-05 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor device |
| JP2009141153A (en) * | 2007-12-06 | 2009-06-25 | Rohm Co Ltd | Semiconductor device |
| JP2010153677A (en) * | 2008-12-26 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | Semiconductor device and manufacturing method of semiconductor device |
| JP2012530362A (en) * | 2009-06-19 | 2012-11-29 | アイメック | Reduction of cracks at the metal / organic dielectric interface |
| WO2014147677A1 (en) * | 2013-03-22 | 2014-09-25 | パナソニック株式会社 | Semiconductor device |
| JPWO2014147677A1 (en) * | 2013-03-22 | 2017-02-16 | パナソニックＩｐマネジメント株式会社 | Semiconductor device |
| US9698096B2 (en) | 2013-03-22 | 2017-07-04 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| JP2015128178A (en) * | 2015-02-26 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| KR20190024620A (en) * | 2017-08-30 | 2019-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Merged pillar structures and method of generating layout diagram of same |
| KR102131143B1 (en) | 2017-08-30 | 2020-07-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Merged pillar structures and method of generating layout diagram of same |
| US11157677B2 (en) | 2017-08-30 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Merged pillar structures and method of generating layout diagram of same |
| US12106030B2 (en) | 2017-08-30 | 2024-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming merged pillar structures and method of generating layout diagram of same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4005958B2 (en) | 2007-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958542B2 (en) | Semiconductor device | |
| JP4005958B2 (en) | Semiconductor device | |
| TW444252B (en) | Semiconductor apparatus and its fabricating method | |
| KR100755664B1 (en) | Methods for forming damasecence wiring structures having line and plug conductors formed from different materials | |
| US8310056B2 (en) | Semiconductor device | |
| TWI253120B (en) | Semiconductor device and method of manufacturing the same | |
| JP4550678B2 (en) | Semiconductor device | |
| TWI271844B (en) | Semiconductor device | |
| CN101740547B (en) | Semiconductor device and method of manufacturing semiconductor device, target of sputtering device | |
| JPWO2005096364A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4422004B2 (en) | Semiconductor device | |
| US8508033B2 (en) | Semiconductor device | |
| JP2007250965A (en) | Semiconductor integrated circuit device | |
| US7750480B2 (en) | Semiconductor device | |
| JP2009010065A (en) | Semiconductor device and manufacturing method thereof | |
| JP4701264B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2009016575A (en) | Semiconductor device | |
| TW522539B (en) | Multi-metal-layer interconnect structure and method for testing strength of intermetal dielectric layer | |
| US20060087041A1 (en) | Semiconductor device | |
| KR101017043B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2025005742A (en) | Semiconductor device and method for manufacturing the same | |
| JP2017017181A (en) | Multilayer wiring structure and semiconductor device using multilayer wiring structure | |
| JP2005223173A (en) | Semiconductor device and manufacturing method thereof | |
| JP2019195108A (en) | Multilayer wiring structure and semiconductor device using multilayer wiring structure | |
| JP2004119415A (en) | Resin encapsulated semiconductor device and resin encapsulated semiconductor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |