JP2004119573A - 半導体装置の製造方法およびフィルム貼付装置 - Google Patents
半導体装置の製造方法およびフィルム貼付装置 Download PDFInfo
- Publication number
- JP2004119573A JP2004119573A JP2002278940A JP2002278940A JP2004119573A JP 2004119573 A JP2004119573 A JP 2004119573A JP 2002278940 A JP2002278940 A JP 2002278940A JP 2002278940 A JP2002278940 A JP 2002278940A JP 2004119573 A JP2004119573 A JP 2004119573A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- film
- semiconductor
- main surface
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 19
- 230000001413 cellular effect Effects 0.000 abstract 1
- 238000001179 sorption measurement Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】半導体ウエハの真空吸着時の反りの発生を防止する。
【解決手段】半導体ウエハ25の第二主面22にフィルム30を貼り付けるフィルム貼付装置10において、テーブル11の保持面13の周縁部に半導体ウエハ25の外径よりも小径の環状溝14を没設する。第二主面22へのフィルム30の貼付時に、半導体ウエハ25の第一主面21の周縁部を同心円に真空吸着できるため、半導体ウエハ25の反りの発生を防止できる。
【効果】半導体ウエハの真空吸着保持時に半導体ウエハの反りを防止することで、フィルムが半導体ウエハの反対側からローラで押される時に、半導体ウエハが割れるのを防止できるため、製造歩留りの低下を防止できる。極薄仕上げの半導体ウエハでの割れを防止することで、極薄い半導体チップを製造できるため、携帯電話やモバイル機器向け等の半導体装置を薄くできる。
【選択図】 図3
【解決手段】半導体ウエハ25の第二主面22にフィルム30を貼り付けるフィルム貼付装置10において、テーブル11の保持面13の周縁部に半導体ウエハ25の外径よりも小径の環状溝14を没設する。第二主面22へのフィルム30の貼付時に、半導体ウエハ25の第一主面21の周縁部を同心円に真空吸着できるため、半導体ウエハ25の反りの発生を防止できる。
【効果】半導体ウエハの真空吸着保持時に半導体ウエハの反りを防止することで、フィルムが半導体ウエハの反対側からローラで押される時に、半導体ウエハが割れるのを防止できるため、製造歩留りの低下を防止できる。極薄仕上げの半導体ウエハでの割れを防止することで、極薄い半導体チップを製造できるため、携帯電話やモバイル機器向け等の半導体装置を薄くできる。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、半導体素子を含む集積回路が作り込まれた半導体ウエハを半導体素子を含む集積回路が作り込まれた半導体チップに分割する技術に関し、例えば、携帯電話やモバイル機器向けのRFモジュールに搭載される半導体チップやパワーMOSFETを製造するのに利用して有効なものに関する。
【0002】
【従来の技術】
一般に、半導体装置の製造方法においてシリコンウエハに半導体素子を含む集積回路が作り込まれる前工程においては、半導体ウエハの厚さはプロセスに必要な強度や剛性から625μmまたは725μm程度に設定されている。他方、半導体素子を含む集積回路が作り込まれた半導体チップの機能は表面の数μmを活用するのみであり、熱抵抗の低減等の点から半導体チップの厚さは薄く設定することが望ましい。このため、前工程経過後の半導体ウエハの厚さは裏面処理工程において薄仕上げ加工されるのが一般的である。但し、薄仕上げ加工後の半導体ウエハの反りの発生、および、ハンドリングやダイシングに際しての破損等を防止するために、従来は、薄仕上げ加工後の半導体ウエハの厚さは230μm以上に設定されている。
【0003】
半導体ウエハの厚さを薄くする方法としては、グライディング法、化学的エッチング法およびラッピング法の三つがあるが、グライディング法が主流になっている。グライディング法は半導体ウエハの半導体素子形成面を保護テープによって保護し、ステージに真空吸着した状態でダイヤモンド砥石によって研削して行く方法であるため、半導体ウエハの被研削面に破砕層や研削加工歪等が生成される。そこで、グライディング法の施工後にウエットエッチング処理を実施することにより、グライディング法によって半導体ウエハの裏面に形成された破砕層や研削加工歪を除去することが実施されている。
【0004】
【発明が解決しようとする課題】
最近、携帯電話やモバイル向けのRFモジュールの全高はその性質上、益々薄く設定することが要求されており、それに伴って、このRFモジュールに搭載される半導体チップの厚さは、230μmから180μmさらには130μmに設定することが要求されて来ている。したがって、携帯電話やモバイル向けのRFモジュールに搭載される半導体チップを製造する半導体装置の製造方法においては、この半導体チップの元になる半導体ウエハの厚さを230μm以下に薄く仕上げる技術の開発が要求されている。
【0005】
例えば、高周波パワーMOSFET(以下、パワートランジスタという。)をシリコンウエハによって製造する場合には、裏面処理されたシリコンウエハの裏面に電極(以下、裏面電極という。)を形成することが要求されている。つまり、裏面電極付きパワートランジスタの製造方法においては、厚さが100μm以下の半導体ウエハの製造が要求されている。
【0006】
しかしながら、半導体ウエハの厚さを100μm以下に薄くすると、ダイシング工程において、フィルムが半導体ウエハにフィルム貼付装置によって貼り付けられる際に、被貼付面と反対側の主面がテーブルによって真空吸着保持された半導体ウエハの周縁部が上側に反る場合があり、半導体ウエハが割れるという問題点がある。
【0007】
本発明の目的は、半導体ウエハの真空吸着時の反りの発生を防止することができる半導体装置の製造方法を提供することにある。
【0008】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0010】
すなわち、半導体ウエハの主面にフィルムを貼り付けるフィルム貼付装置は、前記半導体ウエハの被貼付面と反対側の主面を真空吸着保持するテーブルを備えており、このテーブルの保持面の周縁部には前記半導体ウエハの外径よりも小径の環状吸着口が開設されていることを特徴とする。
【0011】
前記した手段によれば、半導体ウエハの主面にフィルムが貼り付けられる際に、半導体ウエハの被貼付面と反対側の主面の周縁部が真空吸着されるため、半導体ウエハの反りの発生を防止することができる。したがって、フィルムが半導体ウエハの反対側からローラによって押される時に、半導体ウエハが割れるのを防止することができる。
【0012】
【発明の実施の形態】
図1は本発明の一実施の形態であるフィルム貼付装置のテーブルを示しており、(a)は正面断面図、(b)は平面図である。図2は本発明の一実施の形態である半導体装置の製造方法に使用される半導体ウエハを示しており、図3はそのフィルム貼付工程を示している。
【0013】
図1に示されているように、本実施の形態に係るフィルム貼付装置10は、半導体ウエハの主面にフィルムが貼り付けられる際に半導体ウエハの被貼付面と反対側の主面を真空吸着保持するテーブル11を備えており、このテーブル11は半導体ウエハの外径よりも若干小径の円盤形状に形成された本体12を備えている。このテーブル11の保持面13である本体12の上面における周縁部には、半導体ウエハの外径よりも小径の環状吸着口としての環状溝14が同心円に没設されており、環状溝14の内側には小径の円形形状の吸着口15が多数個、本体12の中心を起点とした放射状に配置されて開設されている。本体12の内部には負圧供給路16が敷設されており、負圧供給路16は環状溝14の底部および各吸着口15に接続されている。負圧供給路16は本体12の下面における中心に介設された負圧供給口17に接続されており、負圧供給口17には真空ポンプ等の負圧供給源(図示せず)が接続されている。
【0014】
以下、前記構成に係るフィルム貼付装置10の作用を説明することにより、本実施の形態に係る半導体装置の製造方法における特徴工程であるフィルム貼付工程を説明する。
【0015】
図2に示されているように、半導体の一例であるシリコンからなるサブストレート(シリコンウエハ)20の半導体素子形成面(以下、第一主面という。)21には、半導体素子を含む集積回路が多数個のチップ部23に区画されて作り込まれている。すなわち、前工程において、半導体素子を含む集積回路がそれぞれ作り込まれた多数個のチップ部23が、碁盤の目のように縦横に規則的に配列された半導体ウエハ25が製造される。半導体ウエハ25の第一主面21には隣合うチップ部23、23同士を仕切るスクライブライン24が格子形状に形成されており、チップ部23には複数個の半田バンプ23aが突設されている。半導体ウエハ25の第一主面21と反対側の主面(以下、第二主面という。)22は研削加工やエッチング加工等によって極薄仕上げされており、半導体ウエハ25の厚さは100μm以下に設定されている。
【0016】
極薄仕上げされた半導体ウエハ25はフィルム貼付装置10に供給されて、図3(a)に示されているように、第一主面21がテーブル11の保持面13に当接され、環状溝14および多数個の吸着口15によって真空吸着保持される。すなわち、半導体ウエハ25の第一主面21が本体12の保持面13の上に同心円に載置されると、負圧が負圧供給口17へ供給されて負圧供給路16を経由して環状溝14および多数個の吸着口15に伝えられることにより、半導体ウエハ25の第一主面21が保持面13に真空吸着保持される。この際、半導体ウエハ25の周縁部が保持面13の環状溝14によって同心円に真空吸着されるため、極薄仕上げされた半導体ウエハ25であっても、その周縁部が上側に反り返ることはない。
【0017】
半導体ウエハ25がテーブル11の保持面13に真空吸着保持されると、図3(b)に示されているように、半導体ウエハ25の第二主面22にはフィルム30が当接され、ローラ31によって貼り付けられる。この際、半導体ウエハ25の周縁部は上側に反り返っていないため、ローラ31によって半導体ウエハ25が擦られても、半導体ウエハ25は割れることはない。
【0018】
フィルム30が半導体ウエハ25に貼り付けられると、図3(c)に示されているように、フィルム30が半導体ウエハ25の外側においてカッター32によって切断される。フィルム30が切断されると、負圧供給口17への負圧の供給が停止され、環状溝14および多数個の吸着口15による半導体ウエハ25の真空吸着保持が解除される。
【0019】
ところで、図4に示されているように、テーブル11の保持面13に環状溝14が敷設されていない従来例の場合においては、極薄仕上げされた半導体ウエハ25は周縁部が上向きになるように反り返る。半導体ウエハ25が上向きに反っていると、半導体ウエハ25がフィルム30を挟んでローラ31によって擦られる時に割れる場合がある。
【0020】
しかし、本実施の形態においては、テーブル11の保持面13に環状溝14が敷設されていることにより、テーブル11の保持面13に真空吸着保持される半導体ウエハ25の周縁部が環状溝14によって全体的に環状に吸着されるため、図3に示されているように、極薄仕上げされた半導体ウエハ25であっても周縁部が上向きになるように反り返ることはない。その結果、半導体ウエハ25がフィルム30を挟んでローラ31によって擦られる時に割れることはない。
【0021】
フィルム30が貼付された半導体ウエハ25は、その後、フィルム貼付装置10からダイシング工程に供給され、スクライブライン24がダイシング装置(図示せず)のダイシングカッターによって切断されることにより、各チップ部23からなる半導体チップにダイシングされる。ダイシングされた半導体ウエハ25はフィルム30が貼付された状態のままで、ダイボンディング工程に供給される。ダイボンディング工程において、半導体ウエハ25のチップが一個ずつダイボンダ(図示せず)によってピックアップされ、半導体装置のキャリアにダイボンディングされる。
【0022】
本実施の形態においては、ピックアップされた半導体チップは携帯電話やモバイル機器向けのRFモジュールの配線基板にプットダウンされてダイボンディングされる。すなわち、図5に示されているように、半導体チップ26は配線基板41の上に半田バンプ23a側を下向き(フェイスダウン)にしてプットダウンされ、各半田バンプ23aが配線基板41の本体42の上面に形成されたランド43に整合される。半導体チップ26が搭載された配線基板41が加熱炉を通されてリフロー半田付け処理されることにより、半田バンプ23aとランド43との間が半田付けされる。この半田バンプ23aとランド43との半田付けによって、半導体チップ26は配線基板41に機械的かつ電気的に接続(フリップ・チップ・ボンディング)された状態になる。
【0023】
この半導体チップ26は極薄仕上げ半導体ウエハ25のチップ部23の厚さtを備えているため、配線基板41にフリップ・チップ・ボンディングされた半導体チップ26の全高Hは小さくなる。したがって、携帯電話やモバイル機器向けのRFモジュールの全体の厚さを小さく設定することができる。なお、図5中、44はソルダレジストであり、45は端子部である。ちなみに、半導体チップ26が機械的かつ電気的に接続された配線基板41には他の機能を具備した半導体チップや受動素子等が適宜に搭載され、これらの電気部品を搭載した配線基板41はRFモジュールのマザーボード(図示せず)に搭載されることになる。
【0024】
前記実施の形態によれば、次の効果が得られる。
【0025】
1) 半導体ウエハの主面にフィルムを貼り付けるフィルム貼付装置のテーブルの保持面における周縁部に半導体ウエハの外径よりも小径の環状吸着口を開設することにより、半導体ウエハの主面にフィルムが貼り付けられる際に、半導体ウエハの被貼付面と反対側の主面の周縁部を同心円に真空吸着することができるため、半導体ウエハの反りの発生を防止することができる。
【0026】
2) 半導体ウエハの真空吸着保持時に半導体ウエハの反りを防止することにより、フィルムが半導体ウエハの反対側からローラによって押される時に、半導体ウエハが割れるのを防止することができるため、半導体装置の製造方法の製造歩留りの低下を防止することができる。
【0027】
3) 極薄仕上げの半導体ウエハであっても割れの発生を防止することにより、極薄い半導体チップを製造することができるため、携帯電話やモバイル機器向けのRFモジュールの全体の厚さを小さく設定することができる。
【0028】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0029】
例えば、フィルムは半導体ウエハの第二主面に貼り付けるに限らず、半導体ウエハの第一主面に貼り付けてもよい。
【0030】
第二主面には裏面金属膜を被着してもよい。
【0031】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0032】
半導体ウエハの主面にフィルムが貼り付けられる際に、半導体ウエハの被貼付面と反対側の主面の周縁部を同心円に真空吸着することにより、半導体ウエハの反りの発生を防止して割れの発生を回避することができるため、極薄い半導体チップを製造することができ、半導体装置の全体の厚さを小さく設定することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるフィルム貼付装置のテーブルを示しており、(a)は正面断面図、(b)は平面図である。
【図2】本発明の一実施の形態である半導体装置の製造方法に使用される半導体ウエハを示しており、(a)は平面図、(b)は拡大部分断面図である。
【図3】そのフィルム貼付工程を示す各正面断面図であり、(a)は半導体ウエハ保持ステップを示し、(b)はフィルム貼付ステップを示し、(c)はフィルム切断ステップを示している。
【図4】半導体ウエハの割れの作用を説明するための各正面断面図である。
【図5】半導体チップのダイボンディング工程後の配線基板を示しており、(a)は一部省略平面図、(b)は一部省略正面断面図である。
【符号の説明】
10…フィルム貼付装置、11…テーブル、12…本体、13…保持面、14…環状溝(環状の吸着口)、15…吸着口、16…負圧供給路、17…負圧供給口、20…サブストレート(シリコンウエハ)、21…半導体素子形成面(第一主面)、22…裏面(第二主面)、23…チップ部、23a…半田バンプ、24…スクライブライン、25…半導体ウエハ、26…半導体チップ、30…フィルム、31…ローラ、32…カッター、41…配線基板、42…本体、43…ランド、44…ソルダレジスト、45…端子部。
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、半導体素子を含む集積回路が作り込まれた半導体ウエハを半導体素子を含む集積回路が作り込まれた半導体チップに分割する技術に関し、例えば、携帯電話やモバイル機器向けのRFモジュールに搭載される半導体チップやパワーMOSFETを製造するのに利用して有効なものに関する。
【0002】
【従来の技術】
一般に、半導体装置の製造方法においてシリコンウエハに半導体素子を含む集積回路が作り込まれる前工程においては、半導体ウエハの厚さはプロセスに必要な強度や剛性から625μmまたは725μm程度に設定されている。他方、半導体素子を含む集積回路が作り込まれた半導体チップの機能は表面の数μmを活用するのみであり、熱抵抗の低減等の点から半導体チップの厚さは薄く設定することが望ましい。このため、前工程経過後の半導体ウエハの厚さは裏面処理工程において薄仕上げ加工されるのが一般的である。但し、薄仕上げ加工後の半導体ウエハの反りの発生、および、ハンドリングやダイシングに際しての破損等を防止するために、従来は、薄仕上げ加工後の半導体ウエハの厚さは230μm以上に設定されている。
【0003】
半導体ウエハの厚さを薄くする方法としては、グライディング法、化学的エッチング法およびラッピング法の三つがあるが、グライディング法が主流になっている。グライディング法は半導体ウエハの半導体素子形成面を保護テープによって保護し、ステージに真空吸着した状態でダイヤモンド砥石によって研削して行く方法であるため、半導体ウエハの被研削面に破砕層や研削加工歪等が生成される。そこで、グライディング法の施工後にウエットエッチング処理を実施することにより、グライディング法によって半導体ウエハの裏面に形成された破砕層や研削加工歪を除去することが実施されている。
【0004】
【発明が解決しようとする課題】
最近、携帯電話やモバイル向けのRFモジュールの全高はその性質上、益々薄く設定することが要求されており、それに伴って、このRFモジュールに搭載される半導体チップの厚さは、230μmから180μmさらには130μmに設定することが要求されて来ている。したがって、携帯電話やモバイル向けのRFモジュールに搭載される半導体チップを製造する半導体装置の製造方法においては、この半導体チップの元になる半導体ウエハの厚さを230μm以下に薄く仕上げる技術の開発が要求されている。
【0005】
例えば、高周波パワーMOSFET(以下、パワートランジスタという。)をシリコンウエハによって製造する場合には、裏面処理されたシリコンウエハの裏面に電極(以下、裏面電極という。)を形成することが要求されている。つまり、裏面電極付きパワートランジスタの製造方法においては、厚さが100μm以下の半導体ウエハの製造が要求されている。
【0006】
しかしながら、半導体ウエハの厚さを100μm以下に薄くすると、ダイシング工程において、フィルムが半導体ウエハにフィルム貼付装置によって貼り付けられる際に、被貼付面と反対側の主面がテーブルによって真空吸着保持された半導体ウエハの周縁部が上側に反る場合があり、半導体ウエハが割れるという問題点がある。
【0007】
本発明の目的は、半導体ウエハの真空吸着時の反りの発生を防止することができる半導体装置の製造方法を提供することにある。
【0008】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0010】
すなわち、半導体ウエハの主面にフィルムを貼り付けるフィルム貼付装置は、前記半導体ウエハの被貼付面と反対側の主面を真空吸着保持するテーブルを備えており、このテーブルの保持面の周縁部には前記半導体ウエハの外径よりも小径の環状吸着口が開設されていることを特徴とする。
【0011】
前記した手段によれば、半導体ウエハの主面にフィルムが貼り付けられる際に、半導体ウエハの被貼付面と反対側の主面の周縁部が真空吸着されるため、半導体ウエハの反りの発生を防止することができる。したがって、フィルムが半導体ウエハの反対側からローラによって押される時に、半導体ウエハが割れるのを防止することができる。
【0012】
【発明の実施の形態】
図1は本発明の一実施の形態であるフィルム貼付装置のテーブルを示しており、(a)は正面断面図、(b)は平面図である。図2は本発明の一実施の形態である半導体装置の製造方法に使用される半導体ウエハを示しており、図3はそのフィルム貼付工程を示している。
【0013】
図1に示されているように、本実施の形態に係るフィルム貼付装置10は、半導体ウエハの主面にフィルムが貼り付けられる際に半導体ウエハの被貼付面と反対側の主面を真空吸着保持するテーブル11を備えており、このテーブル11は半導体ウエハの外径よりも若干小径の円盤形状に形成された本体12を備えている。このテーブル11の保持面13である本体12の上面における周縁部には、半導体ウエハの外径よりも小径の環状吸着口としての環状溝14が同心円に没設されており、環状溝14の内側には小径の円形形状の吸着口15が多数個、本体12の中心を起点とした放射状に配置されて開設されている。本体12の内部には負圧供給路16が敷設されており、負圧供給路16は環状溝14の底部および各吸着口15に接続されている。負圧供給路16は本体12の下面における中心に介設された負圧供給口17に接続されており、負圧供給口17には真空ポンプ等の負圧供給源(図示せず)が接続されている。
【0014】
以下、前記構成に係るフィルム貼付装置10の作用を説明することにより、本実施の形態に係る半導体装置の製造方法における特徴工程であるフィルム貼付工程を説明する。
【0015】
図2に示されているように、半導体の一例であるシリコンからなるサブストレート(シリコンウエハ)20の半導体素子形成面(以下、第一主面という。)21には、半導体素子を含む集積回路が多数個のチップ部23に区画されて作り込まれている。すなわち、前工程において、半導体素子を含む集積回路がそれぞれ作り込まれた多数個のチップ部23が、碁盤の目のように縦横に規則的に配列された半導体ウエハ25が製造される。半導体ウエハ25の第一主面21には隣合うチップ部23、23同士を仕切るスクライブライン24が格子形状に形成されており、チップ部23には複数個の半田バンプ23aが突設されている。半導体ウエハ25の第一主面21と反対側の主面(以下、第二主面という。)22は研削加工やエッチング加工等によって極薄仕上げされており、半導体ウエハ25の厚さは100μm以下に設定されている。
【0016】
極薄仕上げされた半導体ウエハ25はフィルム貼付装置10に供給されて、図3(a)に示されているように、第一主面21がテーブル11の保持面13に当接され、環状溝14および多数個の吸着口15によって真空吸着保持される。すなわち、半導体ウエハ25の第一主面21が本体12の保持面13の上に同心円に載置されると、負圧が負圧供給口17へ供給されて負圧供給路16を経由して環状溝14および多数個の吸着口15に伝えられることにより、半導体ウエハ25の第一主面21が保持面13に真空吸着保持される。この際、半導体ウエハ25の周縁部が保持面13の環状溝14によって同心円に真空吸着されるため、極薄仕上げされた半導体ウエハ25であっても、その周縁部が上側に反り返ることはない。
【0017】
半導体ウエハ25がテーブル11の保持面13に真空吸着保持されると、図3(b)に示されているように、半導体ウエハ25の第二主面22にはフィルム30が当接され、ローラ31によって貼り付けられる。この際、半導体ウエハ25の周縁部は上側に反り返っていないため、ローラ31によって半導体ウエハ25が擦られても、半導体ウエハ25は割れることはない。
【0018】
フィルム30が半導体ウエハ25に貼り付けられると、図3(c)に示されているように、フィルム30が半導体ウエハ25の外側においてカッター32によって切断される。フィルム30が切断されると、負圧供給口17への負圧の供給が停止され、環状溝14および多数個の吸着口15による半導体ウエハ25の真空吸着保持が解除される。
【0019】
ところで、図4に示されているように、テーブル11の保持面13に環状溝14が敷設されていない従来例の場合においては、極薄仕上げされた半導体ウエハ25は周縁部が上向きになるように反り返る。半導体ウエハ25が上向きに反っていると、半導体ウエハ25がフィルム30を挟んでローラ31によって擦られる時に割れる場合がある。
【0020】
しかし、本実施の形態においては、テーブル11の保持面13に環状溝14が敷設されていることにより、テーブル11の保持面13に真空吸着保持される半導体ウエハ25の周縁部が環状溝14によって全体的に環状に吸着されるため、図3に示されているように、極薄仕上げされた半導体ウエハ25であっても周縁部が上向きになるように反り返ることはない。その結果、半導体ウエハ25がフィルム30を挟んでローラ31によって擦られる時に割れることはない。
【0021】
フィルム30が貼付された半導体ウエハ25は、その後、フィルム貼付装置10からダイシング工程に供給され、スクライブライン24がダイシング装置(図示せず)のダイシングカッターによって切断されることにより、各チップ部23からなる半導体チップにダイシングされる。ダイシングされた半導体ウエハ25はフィルム30が貼付された状態のままで、ダイボンディング工程に供給される。ダイボンディング工程において、半導体ウエハ25のチップが一個ずつダイボンダ(図示せず)によってピックアップされ、半導体装置のキャリアにダイボンディングされる。
【0022】
本実施の形態においては、ピックアップされた半導体チップは携帯電話やモバイル機器向けのRFモジュールの配線基板にプットダウンされてダイボンディングされる。すなわち、図5に示されているように、半導体チップ26は配線基板41の上に半田バンプ23a側を下向き(フェイスダウン)にしてプットダウンされ、各半田バンプ23aが配線基板41の本体42の上面に形成されたランド43に整合される。半導体チップ26が搭載された配線基板41が加熱炉を通されてリフロー半田付け処理されることにより、半田バンプ23aとランド43との間が半田付けされる。この半田バンプ23aとランド43との半田付けによって、半導体チップ26は配線基板41に機械的かつ電気的に接続(フリップ・チップ・ボンディング)された状態になる。
【0023】
この半導体チップ26は極薄仕上げ半導体ウエハ25のチップ部23の厚さtを備えているため、配線基板41にフリップ・チップ・ボンディングされた半導体チップ26の全高Hは小さくなる。したがって、携帯電話やモバイル機器向けのRFモジュールの全体の厚さを小さく設定することができる。なお、図5中、44はソルダレジストであり、45は端子部である。ちなみに、半導体チップ26が機械的かつ電気的に接続された配線基板41には他の機能を具備した半導体チップや受動素子等が適宜に搭載され、これらの電気部品を搭載した配線基板41はRFモジュールのマザーボード(図示せず)に搭載されることになる。
【0024】
前記実施の形態によれば、次の効果が得られる。
【0025】
1) 半導体ウエハの主面にフィルムを貼り付けるフィルム貼付装置のテーブルの保持面における周縁部に半導体ウエハの外径よりも小径の環状吸着口を開設することにより、半導体ウエハの主面にフィルムが貼り付けられる際に、半導体ウエハの被貼付面と反対側の主面の周縁部を同心円に真空吸着することができるため、半導体ウエハの反りの発生を防止することができる。
【0026】
2) 半導体ウエハの真空吸着保持時に半導体ウエハの反りを防止することにより、フィルムが半導体ウエハの反対側からローラによって押される時に、半導体ウエハが割れるのを防止することができるため、半導体装置の製造方法の製造歩留りの低下を防止することができる。
【0027】
3) 極薄仕上げの半導体ウエハであっても割れの発生を防止することにより、極薄い半導体チップを製造することができるため、携帯電話やモバイル機器向けのRFモジュールの全体の厚さを小さく設定することができる。
【0028】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0029】
例えば、フィルムは半導体ウエハの第二主面に貼り付けるに限らず、半導体ウエハの第一主面に貼り付けてもよい。
【0030】
第二主面には裏面金属膜を被着してもよい。
【0031】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0032】
半導体ウエハの主面にフィルムが貼り付けられる際に、半導体ウエハの被貼付面と反対側の主面の周縁部を同心円に真空吸着することにより、半導体ウエハの反りの発生を防止して割れの発生を回避することができるため、極薄い半導体チップを製造することができ、半導体装置の全体の厚さを小さく設定することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるフィルム貼付装置のテーブルを示しており、(a)は正面断面図、(b)は平面図である。
【図2】本発明の一実施の形態である半導体装置の製造方法に使用される半導体ウエハを示しており、(a)は平面図、(b)は拡大部分断面図である。
【図3】そのフィルム貼付工程を示す各正面断面図であり、(a)は半導体ウエハ保持ステップを示し、(b)はフィルム貼付ステップを示し、(c)はフィルム切断ステップを示している。
【図4】半導体ウエハの割れの作用を説明するための各正面断面図である。
【図5】半導体チップのダイボンディング工程後の配線基板を示しており、(a)は一部省略平面図、(b)は一部省略正面断面図である。
【符号の説明】
10…フィルム貼付装置、11…テーブル、12…本体、13…保持面、14…環状溝(環状の吸着口)、15…吸着口、16…負圧供給路、17…負圧供給口、20…サブストレート(シリコンウエハ)、21…半導体素子形成面(第一主面)、22…裏面(第二主面)、23…チップ部、23a…半田バンプ、24…スクライブライン、25…半導体ウエハ、26…半導体チップ、30…フィルム、31…ローラ、32…カッター、41…配線基板、42…本体、43…ランド、44…ソルダレジスト、45…端子部。
Claims (5)
- 半導体ウエハの主面にフィルムが貼り付けられる際に、前記半導体ウエハの被貼付面と反対側の主面の周縁部が真空吸着されることを特徴とする半導体装置の製造方法。
- 前記フィルムが前記半導体ウエハの反対側からローラによって押されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体ウエハの被吸着面が複数個のチップ部がスクライブラインに画成されて形成された第一主面であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 半導体ウエハの主面にフィルムが貼り付けられる際に、前記半導体ウエハの被貼付面と反対側の主面を真空吸着保持するテーブルを備えており、このテーブルの保持面の周縁部には前記半導体ウエハの外径よりも小径の環状吸着口が開設されていることを特徴とするフィルム貼付装置。
- 前記テーブルの保持面における前記環状吸着口の内側には複数個の吸着口が放射状に配置されて開設されていることを特徴とする請求項4に記載のフィルム貼付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278940A JP2004119573A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置の製造方法およびフィルム貼付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278940A JP2004119573A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置の製造方法およびフィルム貼付装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119573A true JP2004119573A (ja) | 2004-04-15 |
Family
ID=32274088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278940A Pending JP2004119573A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置の製造方法およびフィルム貼付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119573A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104221A1 (ja) * | 2004-04-19 | 2005-11-03 | Lintec Corporation | シート貼付装置及び貼付方法 |
| JP2005310879A (ja) * | 2004-04-19 | 2005-11-04 | Lintec Corp | 貼付テーブル |
| US7763916B2 (en) | 2007-05-24 | 2010-07-27 | Oki Semiconductor Co., Ltd. | Substrate table |
| JP2010177607A (ja) * | 2009-02-02 | 2010-08-12 | Ushio Inc | ワークステージ及び該ワークステージを使用した露光装置 |
| JP2013515352A (ja) * | 2011-01-06 | 2013-05-02 | エルジー・ケム・リミテッド | セルのサイドテープ自動付着方法及び装置 |
-
2002
- 2002-09-25 JP JP2002278940A patent/JP2004119573A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104221A1 (ja) * | 2004-04-19 | 2005-11-03 | Lintec Corporation | シート貼付装置及び貼付方法 |
| JP2005310879A (ja) * | 2004-04-19 | 2005-11-04 | Lintec Corp | 貼付テーブル |
| US7763916B2 (en) | 2007-05-24 | 2010-07-27 | Oki Semiconductor Co., Ltd. | Substrate table |
| US8431440B2 (en) | 2007-05-24 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Chip manufacturing method |
| JP2010177607A (ja) * | 2009-02-02 | 2010-08-12 | Ushio Inc | ワークステージ及び該ワークステージを使用した露光装置 |
| TWI385489B (zh) * | 2009-02-02 | 2013-02-11 | 牛尾電機股份有限公司 | A workpiece table and an exposure apparatus using the work table |
| JP2013515352A (ja) * | 2011-01-06 | 2013-05-02 | エルジー・ケム・リミテッド | セルのサイドテープ自動付着方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4185704B2 (ja) | 半導体装置の製造方法 | |
| TWI664668B (zh) | 用於單一化半導體晶圓之方法 | |
| TWI420640B (zh) | 半導體封裝裝置、半導體封裝結構及其製法 | |
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| TWI524404B (zh) | Packaging substrate processing methods | |
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| US20080048343A1 (en) | Thin flip-chip method | |
| TWI567894B (zh) | 晶片封裝 | |
| KR20050017206A (ko) | 반도체 소자 제조 방법 | |
| CN109216271B (zh) | 基板的加工方法 | |
| JP4927484B2 (ja) | 積層用デバイスの製造方法 | |
| JP2004146487A (ja) | 半導体装置の製造方法 | |
| US9281182B2 (en) | Pre-cut wafer applied underfill film | |
| CN104795319A (zh) | 半导体装置及其制造方法 | |
| JP4848153B2 (ja) | 半導体装置の製造方法 | |
| KR20210120914A (ko) | 반도체 패키지 제조 방법 | |
| US20220181192A1 (en) | Solder bump formation using wafer with ring | |
| JP2004119573A (ja) | 半導体装置の製造方法およびフィルム貼付装置 | |
| JP2017139365A (ja) | 半導体パッケージの製造方法 | |
| JP2008244132A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7972904B2 (en) | Wafer level packaging method | |
| US11222808B2 (en) | Method of removing carrier plate | |
| KR100948999B1 (ko) | 반도체 패키지 제조 방법 | |
| JP2005166807A (ja) | 半導体素子の製造方法および基板の個片化方法 | |
| JP2003229381A (ja) | 半導体装置の製造方法 |