JP2004178188A - Calculation method, square root calculation method, power root calculation method, power calculation method and g/h-power calculation method - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a square root calculation device easy to mount. <P>SOLUTION: This device comprises a binary notation means 22 for converting a prescribed number to a binary notation; a digit number calculation means 23 for calculating the digit number of the prescribed number described in binary notation; a constant acquisition means 26 for acquiring a constant determined according to the combination of binary numbers from the top second bit of the prescribed number described in binary notation to the digit number of a prescribed effective figure and the remainder of the calculated digit number divided by 2, a bit shift quantity calculation means 24 for acquiring a bit shift quantity determined according to the prescribed number described in binary notation, a bit shift execution means 27 for executing the bit shift of the constant by the acquired bit shift quantity; and an output device for outputting the bit-shift executed constant as the square root of the prescribed number. <P>COPYRIGHT: (C)2004,JPO

Description

この式１の両辺を微分すると、以下の式２のようになる。
【０００６】
【数２】

ここで、図１２において、（ｘ０， ０）、（ｘ１， ０）、（ｘ０， ｙ（ｘ０））を頂点とする三角形に注目すると、以下のような式３を得ることができる。
【０００７】
【数３】

式３を参照して、ｘ１について解くと、式４の様になる。
【０００８】
【数４】

これを、ｘｎについて一般化すると、式５の様になる。
【０００９】
【数５】

即ち、所定の数の平方根を求める場合、式５の除算の計算を、繰り返しを行わなければならない。
【００１０】
この様に、ニュートン法で所定の数の平方根を求める場合、除算と繰り返し処理が必要となり、ハードワイヤードロジックでの実装が難しくなる。
【００１１】
例えば、平方根を演算する装置として、１回の開平演算ステップで被開平数を４ビットずつ除算して２ビットの平方根を算出し、ｎ／２クロックでｎ桁の平方根を得るものがある（例えば、特許文献１。）。
【００１２】
一方、１クロックで一つの計算を行うハードワイヤードロジックを実装することにより、より簡易に素早く計算を行うことが求められている。
【００１３】
【特許文献１】
特開平１０−７８９８１
【００１４】
【発明が解決しようとする課題】
しかし、ハードワイヤードロジックで平方根の計算を実装するために、計算された平方根を記録したテーブルを参照する方法を挙げることができる。この方法では、演算速度は高速になる。しかし、予想される入力値のダイナミックレンジの大きさだけメモリ量が必要になるので、用意しなければならないメモリ量が莫大に大きくなってしまう。
【００１５】
従って、本発明の目的は、容易に実装することのできる演算方法、平方根演算方法、累乗根演算方法、累乗演算方法及びｇ／ｈ乗演算方法を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、所定の数を、近似して演算する演算方法に関する。即ち、本発明の第１の特徴に係る演算方法は、所定の数を２進数表記に変換するステップと、２進数表記された所定の数の属性に応じて決定される定数を取得するステップと、２進数表記された所定の数の属性に応じて決定されるビットシフト量を取得するステップと、定数を、取得したビットシフト量のビットシフトを実行するステップと、ビットシフトを実行した定数を、所定の数の演算結果として出力するステップとを備える。
【００１７】
ここで、本発明の第１の特徴に係る演算方法で行う演算は、所定の数の平方根、累乗根、累乗、ｇ／ｈ乗（ｇ及びｈは整数）などの計算のことである。
【００１８】
本発明の第１の特徴に係る演算方法によれば、所定の数を２進数表記で表し、そのビットパターンや桁数などの、２進数表記された所定の数の属性に応じて、定数を取得し、その定数をビットシフトすることにより、所定の数の演算結果の近似値を得ることができる。定数をビットシフトするので、煩雑な計算を行うことなく、演算結果を取得することができる。
【００１９】
本発明の第２の特徴は、所定の数の平方根を、近似して演算する平方根演算方法に関する。即ち、本発明の第２の特徴に係る平方根演算方法は、所定の数が整数の場合、所定の数を２進数表記に変換するステップと、２進数表記された所定の数の桁数を算出するステップと、２進数表記された所定の数の上位２番目のビットから、所定の有効数字の桁数までの２進数の組み合わせと、算出された前記所定の数の桁数を２で割った余りの数と、に応じて決定された定数を取得するステップと、２進数表記された所定の数の桁数に応じて決定される、ビットシフト量を取得するステップと、定数を、取得したビットシフト量のビットシフトを実行するステップと、ビットシフトを実行した定数を、所定の数の平方根として出力するステップとを備える。
【００２０】
本発明の第２の特徴に係る平方根演算方法によれば、予め有効桁数を決めて、２進数で示した有効数字の数字パターンに対応づけた定数を取得し、その定数を使って平方根の値を近似することにより、簡単な回路で、平方根の算出を実現することができる。
【００２１】
ここで更に、所定の数が小数の場合、所定の数を２進数表記に変換するステップにおいて、所定の数が整数になるように、所定の数を乗数で乗して、乗した所定の数を２進数表記に変換し、所定の数の平方根として出力するステップにおいて、ビットシフトを実行した定数を、乗数の平方根で除して、所定の数の平方根として出力することが好ましい。
【００２２】
これにより、小数を含む数の場合も、同様の方法で算出することができる。
【００２３】
本発明の第３の特徴は、所定の数の累乗根を、近似して演算する累乗根演算方法に関する。即ち、本発明の第３の特徴に係る累乗根演算方法は、所定の数が整数の場合、所定の数を２進数表記に変換するステップと、２進数表記された所定の数の桁数を算出するステップと、２進数表記された所定の数の上位２番目のビットから、所定の有効数字の桁数までの、２進数の組み合わせと、累乗根の累乗根数と、算出された前記所定の数の桁数を累乗根の累乗根数で割った余りの数と、に応じて決定された定数を取得するステップと、２進数表記された所定の数の桁数と累乗根数に応じて決定される、ビットシフト量を取得するステップと、定数を、取得したビットシフト量のビットシフトを実行するステップと、ビットシフトを実行した定数を、所定の数の累乗根として出力するステップとを備える。
【００２４】
本発明の第３の特徴に係る累乗根演算方法は、本発明の第２の特徴に係る平方根演算方法と同様の方法で、簡単な回路で累乗根の算出を実現することができる。
【００２５】
ここで更に、所定の数が小数の場合、所定の数を２進数表記に変換するステップにおいて、所定の数が整数になるように、所定の数を乗数で乗して、乗した所定の数を２進数表記に変換し、所定の数の累乗根として出力するステップにおいて、ビットシフトを実行した定数を、乗数の累乗根で除して、所定の数の累乗根として出力することが好ましい。
【００２６】
これにより、小数を含む数の場合も、同様の方法で算出することができる。
【００２７】
本発明の第４の特徴は、所定の数の累乗を、近似して演算する累乗演算方法に関する。即ち、本発明の第４の特徴に係る累乗演算方法は、所定の数が整数の場合、所定の数を２進数表記に変換するステップと、２進数表記された所定の数の桁数を算出するステップと、２進数表記された所定の数の上位２番目のビットから、所定の有効数字の桁数までの、２進数の組み合わせと、累乗の累乗数に応じて決定された定数を取得するステップと、２進数表記された所定の数の桁数と累乗数と、に応じて決定される、ビットシフト量を取得するステップと、定数を、取得したビットシフト量のビットシフトを実行するステップと、ビットシフトを実行した定数を、所定の数の累乗として出力するステップとを備える。
【００２８】
本発明の第４の特徴に係る累乗根演算方法は、本発明の第２の特徴に係る平方根演算方法と同様の方法で、簡単な回路で累乗の算出を実現することができる。
【００２９】
ここで更に、所定の数が小数の場合、所定の数を２進数表記に変換するステップにおいて、所定の数が整数になるように、所定の数を乗数で乗して、乗した所定の数を２進数表記に変換し、所定の数の累乗として出力するステップにおいて、ビットシフトを実行した定数を、乗数の累乗で除して、所定の数の累乗として出力することが好ましい。
【００３０】
これにより、小数を含む数の場合も、同様の方法で算出することができる。
【００３１】
本発明の第５の特徴は、所定の数のｇ／ｈ乗（ｇ、ｈは整数）を、近似して演算するｇ／ｈ乗演算方法に関する。即ち、本発明の第５の特徴に係るｇ／ｈ乗演算方法は、前記所定の数が整数の場合、前記所定の数を２進数表記に変換するステップと、２進数表記された前記所定の数の桁数を算出するステップと、前記２進数表記された前記所定の数の上位２番目のビットから、所定の有効数字の桁数までの２進数の組み合わせと、前記ｇと、前記ｈと、算出された前記所定の数の桁数を前記ｈで割った余りの数と、に応じて決定された定数を取得するステップと、前記２進数表記された前記所定の数の桁数と前記累乗数に応じて決定される、ビットシフト量を取得するステップと、前記定数を、取得した前記ビットシフト量のビットシフトを実行するステップと、前記ビットシフトを実行した前記定数を、前記所定の数の累乗として出力するステップとを備える。
【００３２】
本発明の第５の特徴に係るｇ／ｈ乗演算方法は、本発明の第２の特徴に係る平方根演算方法と同様の方法で、簡単な回路でｇ／ｈ乗の算出を実現することができる。
【００３３】
ここで更に、前記所定の数が小数の場合、前記所定の数を２進数表記に変換するステップにおいて、前記所定の数が整数になるように、前記所定の数を乗数で乗して、乗した前記所定の数を２進数表記に変換し、前記所定の数の累乗として出力するステップにおいて、前記ビットシフトを実行した前記定数を、前記乗数のｇ／ｈ乗で除して、前記所定の数のｇ／ｈ乗として出力するのが好ましい。
【００３４】
これにより、小数を含む数の場合も、同様の方法で算出することができる。
【００３５】
【発明の実施の形態】
次に、図面を参照して、本発明の最良の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、システム構成を示すブロック図等は模式的なものである。
【００３６】
（第１の実施の形態）
本発明の第１の実施の形態においては、整数ａの平方根を計算する場合について説明する。
【００３７】
図１を参照して、本発明の第１の実施の形態について説明する。
【００３８】
本発明の第１の実施の形態に係る演算装置１は、入力装置１１、出力装置１２、定数テーブル記憶装置１３、０判定手段２１、２進数表記手段２２、桁数算出手段２３、ビットシフト量算出手段２４、テーブルインデックス取得手段２５、定数取得手段２６、ビットシフト実行手段２７を備えている。
【００３９】
入力装置１１は、平方根演算装置の入力部分であり、平方根を求める数ａを入力する装置である。出力装置１２は、平方根演算装置の出力部分であり、求めた数ａの平方根を出力する装置である。
【００４０】
０判定手段２１は、入力装置１１から入力された数値が０であるか否か、判定する手段である。０である場合、０判定手段２１は、出力装置１２に０を出力する。０でない場合、０判定手段２１は、入力装置１１から入力された数ａを２進数表記手段２２に入力する。
【００４１】
２進数表記手段２２においては、０判定手段２１から入力された数ａを２進数表記に変換する。
【００４２】
ここで、入力された数ａを２進数表記に変換した場合の桁数をｋとすると、式６の様に表すことができる。
【００４３】
【数６】

ここで、ｑｉは、０及び１のいずれか一つの値をとる。式６の右辺を２^ｋ−１でくくると、式７の様になる。
【００４４】
【数７】

更に、式７の両辺の平方根をとると、式８の様になる。
【００４５】
【数８】

ここで、式８を、ｋの値により、以下のように場合分けすると、式９及び式１０で示すことができる。
【００４６】
【数９】

【数１０】

更に、上記の式９及び式１０について、上位３桁を有効桁数として、残りの項を無視する近似を行うと、以下のような式１１及び式１２を取得することができる。
【００４７】
【数１１】

【数１２】

定数テーブル記憶装置１３は、式１１及び式１２のｂの値が格納されている。
【００４８】
即ち、定数テーブル記憶装置１３は、２進数表記された所定の数（ａ）の上位２番目のビットから、所定の有効数字の桁数までの２進数の組み合わせと、算出された所定の数（ａ）の桁数を２で割った余りの数に応じて決定された定数が格納されている。例えば、有効数字の桁数が３ビットの場合は、上位１ビットは必ず「１」になるので、上位２番目のビットと３番目のビットの２進数の組み合わせに対応して、それぞれ定数が格納されている。
【００４９】
具体的には、図２（ａ）に示したｋが奇数の場合の定数と、図２（ｂ）に示したｋが偶数の場合の定数は、それぞれ、上位２番目のビットと３番目のビットの組み合わせが、「００」、「０１」、「１０」、「１１」について決定された定数が、定数テーブル記憶装置１３に格納されている。
【００５０】
例えば、ｋが奇数で、上位２番目のビットと３番目のビットの組み合わせが「０１」の場合、１＋１／４＝１．２５の平方根の２進数表記の近似値が、定数として登録されている。
【００５１】
桁数算出手段２３は、２進数表記されたａの桁数ｋを算出する手段である。
【００５２】
ビットシフト量算出手段２４は、定数テーブル記憶装置１３に登録された定数を左シフトするビットシフト量ｓを算出する手段である。ビットシフト量は、桁数算出手段２３で求められた桁数ｋが奇数の場合、ｓ＝（ｋ−１）／２で、桁数ｋが偶数の場合、ｓ＝（ｋ−２）／２として算出される。
【００５３】
テーブルインデックス取得手段２５は、定数テーブル記憶装置１３から取得する定数のテーブルインデックスｉを求める手段である。具体的には、有効桁数が３桁の場合、２進数表記されたａをｋ−３だけ右ビットシフトする。これにより、３桁の２進数表記の数値を得ることができる。ここで、ｉは、この３桁の２進数表記の数値の下位２ビットの組み合わせで求めることができる。
【００５４】
定数取得手段２６は、定数テーブル記憶装置１３を参照する手段である。テーブルインデックス取得手段２５で取得したテーブルインデックスｉと、桁数算出手段２３算出したｋの値に相当する定数ｂを、定数テーブル記憶装置１３から取得する。
【００５５】
ビットシフト実行手段２７は、定数取得手段２６で取得した定数ｂを、ビットシフト量算出手段２４で取得した左ビットシフト量ｓの値だけ左ビットシフトして、ａの平方根の出力値を求める手段である。
【００５６】
次に、図３を参照して、本発明の第１の実施の形態に係る演算方法について説明する。
【００５７】
まず、ステップＳ１０１において、入力装置１１により、１０進数表記されたａの値を取得する。次に、ステップＳ１０２において、０判定手段２１により、ａが０か否かを判定する。ａが０の場合、ステップＳ１０３において、Ｘに０を代入し、ステップＳ１０８において、Ｘを出力する。
【００５８】
一方、ステップＳ１０２において、ａが０でない場合、ステップＳ１０４において、２進数表記手段２２により、１０進数表記されたａを２進数表記に変換する。
【００５９】
次、ステップＳ１０５において、桁数算出手段２３及びビットシフト量算出手段２４により、２進数表記されたａの桁数から、左ビットシフト量を算出する。更に、ステップＳ１０６において、テーブルインデックス取得手段２５及び定数取得手段２６により、２進数表記で示されたａに対応する定数を、定数テーブル記憶装置１３から取得する。
【００６０】
更に、ステップＳ１０７において、ビットシフト実行手段２７によって、ステップＳ１０６で取得した定数を、ステップＳ１０５で算出した左ビットシフト量だけ、左ビットシフトを実行し、Ｘに代入する。更に、ステップＳ１０８において、出力装置１２によって、Ｘを出力する。
【００６１】
図４を参照して、本発明の実施の形態によって近似して得られた結果と、本来の値とを比較する。３ｂｉｔのラインは有効桁数を３桁として、６ビットのラインは有効桁数を６桁として、得られた結果である。この様に、本発明の実施の形態に係る演算方法は、高い精度を必要としない場合に、有効である。
【００６２】
又、有効桁数を多くすることにより、より本来の値に近づけることができる。従って、要求される制度に従って有効桁数を設定することにより、効率よく演算することができる。
【００６３】
（第２の実施の形態）
本発明の第１の実施の形態の変形例として、図５を参照して、本発明の第２の実施の形態を説明する。
【００６４】
本発明の第２の実施の形態に係る演算装置１は、本発明の第１の実施の形態に係る演算装置１に比べて、０判定手段２１を備えていない点が異なる。本発明の第２の実施の形態においては、桁数算出手段２３において、桁数が０である場合、入力されたａが０であることを判定し、出力装置１２に０を出力する。
【００６５】
図６を参照して、本発明の第２の実施の形態に係る演算方法を説明する。
【００６６】
まず、ステップＳ２０１において、入力装置１１により、１０進数表記されたａの値を取得する。次に、ステップＳ２０２において、２進数表記手段２２により、１０進数表記されたａを２進数表記に変換する。
【００６７】
次に、ステップＳ２０３において、桁数算出手段２３によって、２進数表記されたａの桁数が０か否かを判定する。ａの桁数が０の場合、ステップＳ２０４において、Ｘに０を代入し、ステップＳ２０８において、Ｘを出力する。
【００６８】
一方、ステップＳ２０３において、ａの桁数が０でない場合、ステップＳ２０５において、桁数算出手段２３及びビットシフト量算出手段２４により、２進数表記されたａの桁数から、左ビットシフト量を算出する。次に、ステップＳ２０６において、テーブルインデックス取得手段２５及び定数取得手段２６により、２進数表記で示されたａに対応する定数を、定数テーブル記憶装置１３から取得する。
【００６９】
更に、ステップＳ２０７において、ビットシフト実行手段２７によって、ステップＳ２０６で取得した定数を、ステップＳ２０５で算出した左ビットシフト量だけ、左ビットシフトを実行し、Ｘに代入する。更に、ステップＳ２０８において、出力装置１２によって、Ｘを出力する。
【００７０】
この様に、本発明の第２の実施の形態においては、本発明の第１の実施の形態に比べて簡略な構成で、同様の演算を行うことができる。
【００７１】
（第３の実施の形態）
本発明の第３の実施の形態においては、数ａの累乗根（ｎ乗根）を計算する場合、特に数ａの３乗根を計算する場合について説明する。
【００７２】
図７を参照して、本発明の第３の実施の形態について説明する。
【００７３】
本発明の第３の実施の形態に係る演算装置１は、本発明の第１の実施の形態に係る演算装置１と比べて、０判定手段２１の代わりに、数値判定手段２８を備えている点が異なる。
【００７４】
数値判定手段２８は、入力装置１１から入力された数値ａについて判定する。第１及び第２の実施の形態においては、ａが整数の場合について説明したが、第３の実施の形態においては、ａが整数でなくても良い。数値判定手段２８は、数値ａが０の場合、０判定手段２１と同様に、０を出力装置１２に出力する。又、数値ａが小数点を含む数値の場合は、数値ａに乗算して、整数にする。このとき、例えば、１０^{ｕ ｎ}倍（ｕは整数）して、ａを整数にするのがより好ましい、この場合、ビットシフト実行手段２７で、１／１０^ｕして、結果を出せば良く、桁をずらすだけで、計算を行うことができる。
【００７５】
ビットシフト量算出手段２４は、定数テーブル記憶装置１３に登録された定数を左シフトするビットシフト量ｓを算出する手段である。ビットシフト量は、桁数算出手段２３で求められた桁数ｋがｋ＝ｎｍ＋ｉ（ｍは整数、ｉは１〜ｎ−１の整数）の場合、ｓ＝（ｋ−ｉ）／ｎで、桁数ｋがｋ＝ｎｍ（ｍは整数）の場合、ｓ＝（ｋ−ｎ）／ｎとして算出される。
【００７６】
次に、一般化したｎ乗根を算出する場合の定数テーブル記憶装置１３に格納される定数について説明する。
【００７７】
２進数表記手段２２によって得られる２進数表記は、入力された数ａを２進数表記に変換した場合の桁数をｋとすると、式１３の様に表すことができる。
【００７８】
【数１３】

ここで、ｑｉは、０及び１のいずれか一つの値をとる。式１３の右辺を２^ｋ−１でくくると、式１４の様になる。
【００７９】
【数１４】

更に、式１４の両辺のｎ乗根をとると、式１５の様になる。
【００８０】
【数１５】

ここで、式１５を、ｋの値により、以下のように場合分けすると、式１６及び式１７で示すことができる。
【００８１】
【数１６】

【数１７】

更に、上記の式１６及び式１７について、上位３桁を有効桁数として、残りの項を無視する近似を行うと、第１の実施の形態と同様に演算を行うことができる。
【００８２】
例えば、有効桁数を３桁として３乗根を計算する場合について説明すると、図８（ａ）に示したｋ＝３ｍ＋１の場合の定数と、図８（ｂ）に示したｋ＝３ｍ＋２の場合の定数と、図８（ｃ）に示したｋ＝３ｍの場合の定数は、それぞれ、上位２番目のビットと３番目のビットの組み合わせが、「００」、「０１」、「１０」、「１１」について決定された定数が、定数テーブル記憶装置１３に格納されている。
【００８３】
例えば、ｋが３ｍ＋１で、上位２番目のビットと３番目のビットの組み合わせが「０１」の場合、１＋１／４＝１．２５の３乗根の２進数表記の近似値が、定数として登録されている。
【００８４】
第３の実施の形態においては、上記の様な定数が格納された定数テーブル記憶装置１３を用いと、ビットシフト量算出手段２４と、を用いて第１の実施の形態と同様の計算を行うと、所定の数の３乗根を得ることができる。
【００８５】
次に、図９を参照して、本発明の第３の実施の形態に係る演算方法について説明する。
【００８６】
まず、ステップＳ３０１において、入力装置１１により、１０進数表記されたａの値を取得する。次に、ステップＳ３０２において、数値判定手段２８により、ａが０か否かを判定する。ａが０の場合、ステップＳ３０３において、Ｘに０を代入し、ステップＳ３１４において、出力装置１２にＸを出力する。
【００８７】
一方、ステップＳ３０２において、ａが０でない場合、更に、ステップＳ３０４において、１０進数表記されたａが、整数であるか否かを判定する。整数である場合、ステップＳ３０６において、ｃにａを代入する。又、整数でない場合、ステップＳ３０５において、１０進数表記されたａを、整数になるように１０^{ｕ ｎ}倍して、ｃに代入する。
【００８８】
次に、ステップＳ３０７において、２進数表記手段２２により、１０進数表記されたｃを２進数表記に変換する。次に、ステップＳ３０８において、桁数算出手段２３及びビットシフト量算出手段２４により、２進数表記されたｃの桁数から、左ビットシフト量を算出する。更に、ステップＳ３０９において、テーブルインデックス取得手段２５及び定数取得手段２６により、２進数表記で示されたｃに対応する定数を、定数テーブル記憶装置１３から取得する。
【００８９】
更に、ステップＳ３１０において、ビットシフト実行手段２７によって、ステップＳ３０９で取得した定数を、ステップＳ３０８で算出した左ビットシフト量だけ、左ビットシフトを実行し、Ｙに代入する。
【００９０】
次に、ステップＳ３１１において、入力されたａが整数であるか否かを判定する。ａが整数である場合、ステップＳ３１３において、ＸにＹを代入して、ステップＳ３１４において、出力装置１２にＸを出力する。一方、ａが整数でない場合、ステップＳ３１２において、Ｙを１／１０^ｕ倍した値をＸに代入して、ステップＳ３１４において、出力装置１２にＸを出力する。
【００９１】
第３の実施の形態によれば、整数に限らず、小数を含む数の累乗根を求めることができる。更に、平方根の算出も、定数テーブル記憶装置１３に登録する定数と、ビットシフト量算出手段２４の計算方法を変更するだけで、第１の実施の形態と同様の方法で求めることができる。
【００９２】
（第４の実施の形態）
本発明の第４の実施の形態においては、数ａの累乗（ｎ乗）を計算する場合について説明する。
【００９３】
第４の実施の形態においては、第３の実施の形態と同様に定数テーブル記憶装置１３と、ビットシフト量算出手段２４の計算方法を変更することにより、数ａの累乗を計算することができる。
【００９４】
次に、一般化したｎ乗を算出する場合の定数テーブル記憶装置１３に格納される定数について説明する。
【００９５】
２進数表記手段２２によって得られる２進数表記は、入力された数ａを２進数表記に変換した場合の桁数をｋとすると、式１３の様に表すことができる。ここで、ｑｉは、０及び１のいずれか一つの値をとる。式１３の右辺を２^ｋ−１でくくると、式１４の様になる。
【００９６】
更に、式１４の両辺のｎ乗をとると、式１８の様になる。
【００９７】
【数１８】

ここで、式１８は、式１９の様に示すことができる。
【００９８】
【数１９】

更に、上記の式１９について、上位３桁を有効桁数として、残りの項を無視する近似を行うと、第１の実施の形態と同様に演算を行うことができる。
【００９９】
例えば、有効桁数を３桁として３乗を計算する場合について説明すると、図１０を参照するように、上位２番目のビットと３番目のビットの組み合わせが、「００」、「０１」、「１０」、「１１」について決定された定数が、定数テーブル記憶装置１３に格納されている。
【０１００】
例えば、上位２番目のビットと３番目のビットの組み合わせが「０１」の場合、１＋１／４＝１．２５の３乗の２進数表記の近似値が、定数として登録されている。
【０１０１】
ここで、第４の実施の形態に係るビットシフト量算出手段２４において、ビットシフト量を計算する場合、ビットシフト量ｓは、桁数算出手段２３で求められた桁数ｋからｓ＝（ｋ−１）＊ｎと算出される。
【０１０２】
第４の実施の形態によれば、ｎ乗の算出も、定数テーブル記憶装置１３に登録する定数と、ビットシフト量算出手段２４での計算方法と、を変更するだけで、第１の実施の形態と同様の方法で求めることができる。
【０１０３】
（第５の実施の形態）
本発明の第５の実施の形態においては、数ａのｇ／ｈ乗（ｇ、ｈは整数）を計算する場合、特に、２／３乗を計算する場合について説明する。
【０１０４】
第５の実施の形態においては、第３の実施の形態と同様に、定数テーブル記憶装置１３と、ビットシフト量算出手段２４を変更することにより、数ａのｇ／ｈ乗を計算することができる。
【０１０５】
次に、一般化したｇ／ｈ乗を算出する場合の定数テーブル記憶装置１３に格納された定数について説明する。
【０１０６】
２進数表記手段２２によって得られる２進数表記は、入力された数ａを２進数表記に変換した場合の桁数をｋとすると、式１３の用に表すことができる。
【０１０７】
ここで、ｑｉは、０及び１のいずれか一つの値をとる。式１３の右辺を２^ｋ−１でくくると、式１４の様になる。
【０１０８】
更に、式１４の両辺のｇ／ｈ乗をとると、式２０の様になる。
【０１０９】
【数２０】

ここで、式２０を、ｋの値により場合分けすると、式２１及び式２２で示すことができる。
【０１１０】
【数２１】

【数２２】

更に、上記の式２１及び式２２について、上位３桁を有効桁数として、残りの項を無視する近似を行うと、第１の実施の形態と同様に演算を行うことができる。
【０１１１】
例えば、有効桁数を３桁として２／３乗を計算する場合について説明すると、図１１（ａ）に示したｋ＝３ｍ＋１の場合の定数と、図１１（ｂ）に示したｋ＝３ｍ＋２の場合の定数と、図１１（ｃ）に示したｋ＝３ｍの場合の定数は、それぞれ、上位２番目のビットと３番目のビットの組み合わせが、「００」、「０１」、「１０」、「１１」について決定された定数が、定数テーブル記憶装置１３に格納されている。
【０１１２】
例えば、ｋが３ｍ＋１で、上位２番目のビットと３番目のビットの組み合わせが「０１」の場合、１＋１／４＝１．２５の２／３乗の２進数表記の近似値が、定数として登録されている。
【０１１３】
第５の実施の形態におけるビットシフト量算出手段２４は、桁数算出手段２３で求められた桁数ｋがｋ＝ｈｍ＋ｉ（ｍは整数、ｉは１〜ｎ−１の整数）の場合、ｓ＝（ｋ−ｉ）＊ｇ／ｈで、ｋ＝ｈｍ（ｍは整数）の場合、ｓ＝（ｋ−ｈ）＊ｇ／ｈとして算出される。
【０１１４】
第５の実施の形態によれば、ｇ／ｈ乗の算出も、定数テーブル記憶装置１３に登録する定数と、ビットシフト量算出手段２４での計算方法と、を変更するだけで、第１の実施の形態と同様の方法で求めることができる。
【０１１５】
（その他の実施の形態）
上記のように、本発明の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１１６】
本発明の第１乃至第５の実施の形態を別々に記載したが、定数テーブル記憶装置に、平方根、３乗根、４乗根、３乗、４乗などの様々な演算に必要な定数を格納することにより、同様の演算回路で、これら全ての演算を行うことができる。
【０１１７】
この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【０１１８】
【発明の効果】
本発明によれば、容易に実装することのできる演算方法、平方根演算方法、累乗根演算方法、累乗演算方法及びｇ／ｈ乗演算方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る演算装置の機能ブロック図である。
【図２】本発明の第１の実施の形態に係る演算装置に備えられた定数テーブル記憶装置のデータ項目とデータの例である。
【図３】本発明の第１の実施の形態に係る演算方法を示したフローチャートである。
【図４】本発明の第１の実施の形態によって近似して得られた結果と、本来の値とを比較したグラフである。
【図５】本発明の第２の実施の形態に係る演算装置の機能ブロック図である。
【図６】本発明の第２の実施の形態に係る演算方法を示したフローチャートである。
【図７】本発明の第３の実施の形態に係る演算装置の機能ブロック図である。
【図８】本発明の第３の実施の形態に係る演算装置に備えられた定数テーブル記憶装置のデータ項目とデータの例である。
【図９】本発明の第３の実施の形態に係る演算方法を示したフローチャートである。
【図１０】本発明の第４の実施の形態に係る演算装置に備えられた定数テーブル記憶装置のデータ項目とデータの例である。
【図１１】本発明の第５の実施の形態に係る演算装置に備えられた定数テーブル記憶装置のデータ項目とデータの例である。
【図１２】従来の平方根を演算する方法を説明したグラフである。
【符号の説明】
１…演算装置
１１…入力装置
１２…出力装置
１３…定数テーブル記憶装置
２１…０判定手段
２２…２進数表記手段
２３…桁数算出手段
２４…ビットシフト量算出手段
２５…テーブルインデックス取得手段
２６…定数取得手段
２７…ビットシフト実行手段
２８…数値判定手段[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an operation method, a square root operation method, a power root operation method, a power operation method, and a g / h power operation method that can be easily implemented.
[0002]
[Prior art]
In recent years, various calculations using circuits such as hard-wired logic have increased.
[0003]
For example, a calculation method when a predetermined number of square roots is obtained using the Newton method will be described.
[0004]
First, as shown in FIG. 12, consider a curve 1 represented by the following equation 1.
[0005]
(Equation 1)

Differentiating both sides of Equation 1 gives Equation 2 below.
[0006]
(Equation 2)

Here, in FIG. 12, when attention is paid to a triangle having vertices of (x0, 0), (x1, 0), and (x0, y (x0)), the following Expression 3 can be obtained.
[0007]
(Equation 3)

Referring to Equation 3, solving for x1 yields Equation 4.
[0008]
(Equation 4)

When this is generalized for xn, Equation 5 is obtained.
[0009]
(Equation 5)

That is, when calculating the square root of a predetermined number, the calculation of the division of Equation 5 must be repeated.
[0010]
As described above, when a square root of a predetermined number is obtained by the Newton method, division and repetition processing are required, and implementation with hard-wired logic becomes difficult.
[0011]
For example, as a device for calculating a square root, there is a device that calculates a square root of 2 bits by dividing a square root to be squared by 4 bits in one square root calculation step and obtains a square root of n digits by n / 2 clocks (for example, , Patent Document 1.).
[0012]
On the other hand, there is a demand for a simpler and faster calculation by mounting a hard wired logic that performs one calculation in one clock.
[0013]
[Patent Document 1]
JP-A-10-78981
[0014]
[Problems to be solved by the invention]
However, in order to implement the calculation of the square root in the hard-wired logic, there can be mentioned a method of referring to a table recording the calculated square root. In this method, the calculation speed becomes high. However, since a memory amount is required corresponding to the expected dynamic range of the input value, the memory amount to be prepared becomes enormous.
[0015]
Accordingly, an object of the present invention is to provide an operation method, a square root operation method, a power root operation method, a power operation method, and a g / h power operation method that can be easily implemented.
[0016]
[Means for Solving the Problems]
In order to solve the above-described problem, a first feature of the present invention relates to a calculation method for calculating a predetermined number by approximation. That is, the operation method according to the first aspect of the present invention includes a step of converting a predetermined number into a binary number, and a step of obtaining a constant determined according to an attribute of the predetermined number in the binary number. Acquiring a bit shift amount determined according to a predetermined number of attributes represented in binary, a constant to execute the bit shift of the acquired bit shift amount, and a constant to execute the bit shift. And outputting the result as a predetermined number of calculation results.
[0017]
Here, the calculation performed by the calculation method according to the first aspect of the present invention is a calculation such as a square root, a power root, a power, or a g / h power (g and h are integers) of a predetermined number.
[0018]
According to the arithmetic method according to the first aspect of the present invention, a predetermined number is represented in binary notation, and a constant is represented according to an attribute of the predetermined number represented in binary notation, such as its bit pattern and the number of digits. By obtaining and shifting the constant by a bit, an approximate value of a predetermined number of calculation results can be obtained. Since the constant is bit-shifted, the operation result can be obtained without performing complicated calculations.
[0019]
A second feature of the present invention relates to a square root calculation method for calculating a predetermined number of square roots by approximation. That is, in the square root calculation method according to the second aspect of the present invention, when the predetermined number is an integer, the predetermined number is converted to a binary number, and the number of digits of the predetermined number is calculated. And a combination of a binary number from the second most significant bit of the predetermined number represented by the binary number to a predetermined number of significant digits, and dividing the calculated number of digits of the predetermined number by two. The step of obtaining a constant determined according to the number of remainders, the step of obtaining a bit shift amount determined according to the predetermined number of digits in a binary number, and the step of obtaining a constant. The method includes a step of performing a bit shift of a bit shift amount and a step of outputting a constant obtained by performing the bit shift as a square root of a predetermined number.
[0020]
According to the square root calculation method according to the second aspect of the present invention, the number of significant digits is determined in advance, a constant corresponding to the number pattern of significant digits represented by a binary number is obtained, and the square root is calculated using the constant. By approximating the values, the calculation of the square root can be realized with a simple circuit.
[0021]
Further, when the predetermined number is a decimal number, in the step of converting the predetermined number into a binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number becomes an integer, and the predetermined number raised to the power is multiplied. Is converted to binary notation, and in the step of outputting as a square root of a predetermined number, it is preferable that the constant subjected to the bit shift is divided by a square root of a multiplier and output as a square root of a predetermined number.
[0022]
Thereby, even in the case of a number including a decimal number, it can be calculated by the same method.
[0023]
A third feature of the present invention relates to a method for calculating a power root that approximates a predetermined number of power roots. That is, in the power root calculating method according to the third aspect of the present invention, when the predetermined number is an integer, the predetermined number is converted into a binary number, and the number of digits of the predetermined number in the binary number is converted. Calculating, the combination of binary numbers from the second most significant bit of the predetermined number expressed in binary number to the number of significant digits, the number of power roots of power root, and the calculated predetermined number Obtaining the constant determined according to the number of digits obtained by dividing the number of digits of the number by the number of powers of the power root, and the number of digits and the number of powers of the predetermined number expressed in binary notation Obtaining a bit shift amount determined by the step; a step of performing a bit shift of the obtained bit shift amount; and a step of outputting the bit shifted constant as a root of a predetermined number. Is provided.
[0024]
The method for calculating the power root according to the third aspect of the present invention can realize the calculation of the power root with a simple circuit in the same manner as the method for calculating the square root according to the second aspect of the present invention.
[0025]
Further, when the predetermined number is a decimal number, in the step of converting the predetermined number into a binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number becomes an integer, and the predetermined number raised to the power is multiplied. Is converted to binary notation, and in the step of outputting as a root of a predetermined number, it is preferable that the constant subjected to the bit shift is divided by the root of the multiplier to output as a root of a predetermined number.
[0026]
Thereby, even in the case of a number including a decimal number, it can be calculated by the same method.
[0027]
A fourth feature of the present invention relates to a power calculation method for calculating a power of a predetermined number by approximation. That is, in the power operation method according to the fourth aspect of the present invention, when the predetermined number is an integer, the predetermined number is converted into a binary number, and the number of digits of the predetermined number is calculated. And obtaining a constant determined according to the combination of binary numbers from the second most significant bit of the predetermined number represented in binary number to the number of significant digits and the power of the power. A step of obtaining a bit shift amount determined according to a predetermined number of digits and a power of a predetermined number expressed in a binary number, and a step of performing a bit shift of a constant by the obtained bit shift amount. And outputting the constant after the bit shift as a power of a predetermined number.
[0028]
The method for calculating the power root according to the fourth aspect of the present invention can realize the calculation of the power with a simple circuit in the same manner as the method for calculating the square root according to the second aspect of the present invention.
[0029]
Further, when the predetermined number is a decimal number, in the step of converting the predetermined number into a binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number becomes an integer, and the predetermined number raised to the power is multiplied. Is converted into a binary number notation, and in the step of outputting as a power of a predetermined number, it is preferable that the constant subjected to the bit shift is divided by the power of the multiplier to output as a power of the predetermined number.
[0030]
Thereby, even in the case of a number including a decimal number, it can be calculated by the same method.
[0031]
A fifth feature of the present invention relates to a g / h power calculation method for calculating a predetermined number of g / h powers (g and h are integers) by approximation. That is, in the g / h-th power calculation method according to a fifth aspect of the present invention, when the predetermined number is an integer, the predetermined number is converted into a binary notation, and Calculating the number of digits of a number, a combination of binary numbers from the second most significant bit of the predetermined number represented by the binary number to a predetermined number of significant digits, the g, the h, Obtaining a constant determined according to the number of digits obtained by dividing the calculated number of digits of the predetermined number by the h, and the number of digits of the predetermined number represented by the binary number and the number of digits. A step of obtaining a bit shift amount, which is determined according to a power, a step of performing the bit shift of the obtained bit shift amount, and a step of Outputting as a power of a number Obtain.
[0032]
The g / h power calculation method according to the fifth aspect of the present invention is capable of realizing the g / h power calculation with a simple circuit in the same manner as the square root operation method according to the second feature of the present invention. it can.
[0033]
Here, when the predetermined number is a decimal number, in the step of converting the predetermined number to a binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number becomes an integer. Converting the predetermined number into binary notation and outputting the result as a power of the predetermined number, dividing the constant subjected to the bit shift by a g / h power of the multiplier to obtain the predetermined number. It is preferable to output the number as the g / h power.
[0034]
Thereby, even in the case of a number including a decimal number, it can be calculated by the same method.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, the best embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the block diagram and the like showing the system configuration are schematic.
[0036]
(First Embodiment)
In the first embodiment of the present invention, a case where the square root of the integer a is calculated will be described.
[0037]
With reference to FIG. 1, a first embodiment of the present invention will be described.
[0038]
The arithmetic device 1 according to the first embodiment of the present invention includes an input device 11, an output device 12, a constant table storage device 13, a 0 determination unit 21, a binary number notation unit 22, a digit number calculation unit 23, a bit shift amount. It comprises a calculating means 24, a table index obtaining means 25, a constant obtaining means 26, and a bit shift executing means 27.
[0039]
The input device 11 is an input portion of the square root operation device, and is a device for inputting a number a for obtaining a square root. The output device 12 is an output portion of the square root operation device, and outputs the square root of the obtained number a.
[0040]
The 0 determination unit 21 is a unit that determines whether the numerical value input from the input device 11 is 0. If it is 0, the 0 determination means 21 outputs 0 to the output device 12. If it is not 0, the 0 determination means 21 inputs the number a input from the input device 11 to the binary notation means 22.
[0041]
The binary notation unit 22 converts the number a input from the 0 determination unit 21 into binary notation.
[0042]
Here, assuming that the number of digits when the input number a is converted to binary notation is k, the number can be expressed as in Equation 6.
[0043]
(Equation 6)

Here, qi takes one of the values 0 and 1. The right side of Equation 6 is 2^k-1When it comes out, it becomes like Equation 7.
[0044]
(Equation 7)

Further, when taking the square root of both sides of Expression 7, Expression 8 is obtained.
[0045]
(Equation 8)

Here, when Expression 8 is divided into cases according to the value of k as follows, Expression 9 and Expression 10 can be obtained.
[0046]
(Equation 9)

(Equation 10)

Further, with respect to the above Expressions 9 and 10, by performing an approximation ignoring the remaining terms with the upper three digits as the number of significant digits, the following Expressions 11 and 12 can be obtained.
[0047]
(Equation 11)

(Equation 12)

The constant table storage device 13 stores the value of b in Expressions 11 and 12.
[0048]
That is, the constant table storage device 13 stores a combination of a binary number from the second most significant bit of the predetermined number (a) expressed in a binary number to a predetermined number of significant digits, and the calculated predetermined number ( A constant determined according to the remainder of dividing the number of digits of a) by 2 is stored. For example, if the number of significant digits is 3 bits, the upper 1 bit is always "1", so a constant is stored corresponding to the combination of the binary number of the upper 2nd bit and the 3rd bit. Have been.
[0049]
Specifically, the constant when k is an odd number shown in FIG. 2A and the constant when k is an even number shown in FIG. 2B are respectively the upper second bit and the third upper bit. Constants determined for combinations of bits “00”, “01”, “10”, and “11” are stored in the constant table storage device 13.
[0050]
For example, if k is an odd number and the combination of the upper second bit and the third bit is “01”, the approximate value of the square root of 1 + ／ = 1.25 in binary notation is registered as a constant. .
[0051]
The digit number calculating means 23 is a means for calculating the digit number k of a represented in binary.
[0052]
The bit shift amount calculating means 24 is a means for calculating a bit shift amount s for shifting the constant registered in the constant table storage device 13 to the left. The bit shift amount is s = (k−1) / 2 when the number of digits k obtained by the digit number calculation means 23 is an odd number, and s = (k−2) / 2 when the number of digits k is an even number. Is calculated as
[0053]
The table index obtaining unit 25 is a unit that obtains a table index i of a constant obtained from the constant table storage device 13. More specifically, when the number of significant digits is three, a in binary notation is right-shifted by k-3. Thus, a three-digit binary number can be obtained. Here, i can be obtained by a combination of the lower two bits of the numerical value in the 3-digit binary notation.
[0054]
The constant obtaining unit 26 is a unit that refers to the constant table storage device 13. The table index i obtained by the table index obtaining means 25 and the constant b corresponding to the value of k calculated by the digit number calculating means 23 are obtained from the constant table storage device 13.
[0055]
The bit shift executing means 27 shifts the constant b obtained by the constant obtaining means 26 by the value of the left bit shift amount s obtained by the bit shift amount calculating means 24 to the left to obtain an output value of the square root of a. It is.
[0056]
Next, an arithmetic method according to the first embodiment of the present invention will be described with reference to FIG.
[0057]
First, in step S101, the input device 11 acquires the value of a expressed in decimal notation. Next, in step S102, the 0 determination means 21 determines whether or not a is 0. If a is 0, 0 is substituted for X in step S103, and X is output in step S108.
[0058]
On the other hand, if a is not 0 in step S102, a in decimal notation is converted by the binary notation means 22 into binary notation in step S104.
[0059]
Next, in step S105, the left bit shift amount is calculated by the digit number calculation unit 23 and the bit shift amount calculation unit 24 from the number of digits of a expressed in binary. Further, in step S106, the table index obtaining unit 25 and the constant obtaining unit 26 obtain a constant corresponding to a expressed in binary notation from the constant table storage device 13.
[0060]
Further, in step S107, the bit shift executing means 27 executes the left bit shift by the left bit shift amount calculated in step S105 and substitutes the constant acquired in step S106 into X. Further, in step S108, the output device 12 outputs X.
[0061]
Referring to FIG. 4, a result obtained by approximation according to the embodiment of the present invention is compared with an original value. The 3-bit line is the result obtained when the number of significant digits is 3 digits, and the 6-bit line is the result obtained when the number of significant digits is 6 digits. As described above, the calculation method according to the embodiment of the present invention is effective when high accuracy is not required.
[0062]
Also, by increasing the number of significant digits, the value can be made closer to the original value. Therefore, by setting the number of significant digits in accordance with the required system, the calculation can be performed efficiently.
[0063]
(Second embodiment)
As a modification of the first embodiment of the present invention, a second embodiment of the present invention will be described with reference to FIG.
[0064]
The arithmetic unit 1 according to the second embodiment of the present invention is different from the arithmetic unit 1 according to the first embodiment of the present invention in that the arithmetic unit 1 does not include the 0 determination unit 21. In the second embodiment of the present invention, when the number of digits is 0, the digit number calculating means 23 determines that the input a is 0, and outputs 0 to the output device 12.
[0065]
With reference to FIG. 6, an operation method according to the second embodiment of the present invention will be described.
[0066]
First, in step S201, the value of a expressed in decimal notation is acquired by the input device 11. Next, in step S202, the decimal notation a is converted to binary notation by the binary notation means 22.
[0067]
Next, in step S203, the number-of-digits calculating means 23 determines whether or not the number of digits of the binary notation a is zero. If the number of digits of a is 0, 0 is substituted for X in step S204, and X is output in step S208.
[0068]
On the other hand, if the number of digits of a is not 0 in step S203, the number of digits calculation unit 23 and the bit shift amount calculation unit 24 calculate the left bit shift amount from the number of digits of a expressed in binary in step S205. I do. Next, in step S206, the table index acquisition unit 25 and the constant acquisition unit 26 acquire a constant corresponding to a expressed in binary notation from the constant table storage device 13.
[0069]
Further, in step S207, the bit shift executing means 27 executes the left bit shift by the left bit shift amount calculated in step S205 and substitutes the constant acquired in step S206 into X. Further, in step S208, the output device 12 outputs X.
[0070]
Thus, in the second embodiment of the present invention, similar operations can be performed with a simpler configuration than in the first embodiment of the present invention.
[0071]
(Third embodiment)
In the third embodiment of the present invention, a description will be given of a case of calculating a power root (n-th root) of a number a, particularly a case of calculating a third root of a number a.
[0072]
The third embodiment of the present invention will be described with reference to FIG.
[0073]
The arithmetic unit 1 according to the third embodiment of the present invention is different from the arithmetic unit 1 according to the first embodiment of the present invention in that a numerical value judging unit 28 is provided instead of the 0 judging unit 21. The points are different.
[0074]
The numerical value determination means 28 determines the numerical value a input from the input device 11. Although the case where a is an integer has been described in the first and second embodiments, a may not be an integer in the third embodiment. When the numerical value a is 0, the numerical value judging means 28 outputs 0 to the output device 12 similarly to the 0 judging means 21. When the numerical value a is a numerical value including a decimal point, the numerical value a is multiplied to obtain an integer. At this time, for example, 10^{u n}It is more preferable to multiply (a is an integer) to make a an integer. In this case, the bit shift executing means 27^uThen, the result can be obtained, and the calculation can be performed only by shifting the digit.
[0075]
The bit shift amount calculating means 24 is a means for calculating a bit shift amount s for shifting the constant registered in the constant table storage device 13 to the left. When the number of digits k obtained by the digit number calculation means 23 is k = nm + i (m is an integer and i is an integer of 1 to n-1), the bit shift amount is s = (ki) / n. When the number of digits k is k = nm (m is an integer), it is calculated as s = (kn) / n.
[0076]
Next, constants stored in the constant table storage device 13 when calculating a generalized nth root will be described.
[0077]
The binary notation obtained by the binary notation means 22 can be expressed as in Expression 13, where k is the number of digits when the input number a is converted to binary notation.
[0078]
(Equation 13)

Here, qi takes one of the values 0 and 1. The right side of Equation 13 is 2^k-1When it comes out, it becomes like Expression 14.
[0079]
[Equation 14]

Further, when taking the nth root of both sides of Expression 14, Expression 15 is obtained.
[0080]
[Equation 15]

Here, Expression 15 can be expressed as Expressions 16 and 17 by dividing the expression 15 according to the value of k as follows.
[0081]
(Equation 16)

[Equation 17]

Furthermore, when the approximation of the above equations 16 and 17 is performed with the upper three digits as the number of significant digits and ignoring the remaining terms, the calculation can be performed in the same manner as in the first embodiment.
[0082]
For example, the case of calculating the cube root with three significant digits will be described. The constant for k = 3m + 1 shown in FIG. 8A and the case for k = 3m + 2 shown in FIG. And the constant for k = 3m shown in FIG. 8C, the combination of the upper second bit and the third bit is “00”, “01”, “10”, and “10”, respectively. The constant determined for “11” is stored in the constant table storage device 13.
[0083]
For example, if k is 3m + 1 and the combination of the upper 2nd bit and the 3rd bit is “01”, the approximate value of the 3rd root of 1 + 1/4 = 1.25 in binary notation is registered as a constant. ing.
[0084]
In the third embodiment, the same calculation as in the first embodiment is performed by using the constant table storage device 13 storing the above constants and using the bit shift amount calculating means 24. Then, a predetermined number of cube roots can be obtained.
[0085]
Next, an operation method according to the third embodiment of the present invention will be described with reference to FIG.
[0086]
First, in step S301, the value of a expressed in decimal notation is acquired by the input device 11. Next, in step S302, the numerical value determining means 28 determines whether or not a is 0. If a is 0, 0 is substituted for X in step S303, and X is output to the output device 12 in step S314.
[0087]
On the other hand, if a is not 0 in step S302, it is further determined in step S304 whether a in decimal notation is an integer. If it is an integer, a is substituted for c in step S306. If it is not an integer, in step S305, a expressed in decimal notation is converted to an integer by 10^{u n}Multiply and substitute for c.
[0088]
Next, in step S307, c in decimal notation is converted to binary notation by the binary notation means 22. Next, in step S308, the digit number calculating means 23 and the bit shift amount calculating means 24 calculate the left bit shift amount from the digit number of c represented in binary. Further, in step S309, the table index acquiring unit 25 and the constant acquiring unit 26 acquire a constant corresponding to c expressed in binary notation from the constant table storage device 13.
[0089]
Further, in step S310, the bit shift executing means 27 executes the left bit shift by the left bit shift amount calculated in step S308 and substitutes the constant acquired in step S309 for Y.
[0090]
Next, in step S311, it is determined whether or not the input a is an integer. If a is an integer, Y is substituted for X in step S313, and X is output to the output device 12 in step S314. On the other hand, if a is not an integer, Y is set to 1/10 in step S312.^uThe multiplied value is substituted for X, and X is output to the output device 12 in step S314.
[0091]
According to the third embodiment, not only integers but also roots of numbers including decimals can be obtained. Further, the calculation of the square root can be obtained in the same manner as in the first embodiment, only by changing the constant registered in the constant table storage device 13 and the calculation method of the bit shift amount calculating means 24.
[0092]
(Fourth embodiment)
In the fourth embodiment of the present invention, a case will be described in which a power (nth power) of the number a is calculated.
[0093]
In the fourth embodiment, the power of the number a can be calculated by changing the calculation method of the constant table storage device 13 and the bit shift amount calculation means 24 as in the third embodiment. .
[0094]
Next, constants stored in the constant table storage device 13 when calculating a generalized nth power will be described.
[0095]
The binary notation obtained by the binary notation means 22 can be expressed as in Expression 13, where k is the number of digits when the input number a is converted to binary notation. Here, qi takes one of the values 0 and 1. The right side of Equation 13 is 2^k-1When it comes out, it becomes like Expression 14.
[0096]
Further, when taking the n-th power of both sides of Expression 14, Expression 18 is obtained.
[0097]
(Equation 18)

Here, Expression 18 can be expressed as Expression 19.
[0098]
[Equation 19]

Further, in the above equation 19, when the upper three digits are regarded as the number of significant digits and an approximation ignoring the remaining terms is performed, the calculation can be performed in the same manner as in the first embodiment.
[0099]
For example, a case where the number of significant digits is set to three and the third power is calculated will be described. As shown in FIG. 10, the combination of the second most significant bit and the third most significant bit is “00”, “01”, “ The constants determined for “10” and “11” are stored in the constant table storage device 13.
[0100]
For example, when the combination of the upper 2nd bit and the 3rd bit is “01”, an approximate value of a 1 / ＋ １ = 1.25 cubed binary number is registered as a constant.
[0101]
Here, when the bit shift amount is calculated by the bit shift amount calculating means 24 according to the fourth embodiment, the bit shift amount s is calculated from the digit number k obtained by the digit number calculating means 23 as s = (k -1) calculated as * n.
[0102]
According to the fourth embodiment, the calculation of the n-th power can be performed only by changing the constant to be registered in the constant table storage device 13 and the calculation method by the bit shift amount calculating means 24. It can be obtained in the same manner as in the form.
[0103]
(Fifth embodiment)
In the fifth embodiment of the present invention, the case where the number a is raised to the power of g / h (g and h are integers), particularly the case where the power of 2/3 is calculated, will be described.
[0104]
In the fifth embodiment, similarly to the third embodiment, the g / h power of the number a can be calculated by changing the constant table storage device 13 and the bit shift amount calculating means 24. it can.
[0105]
Next, the constants stored in the constant table storage device 13 when calculating the generalized g / h power will be described.
[0106]
The binary notation obtained by the binary notation means 22 can be expressed by Equation 13 where k is the number of digits when the input number a is converted to binary notation.
[0107]
Here, qi takes one of the values 0 and 1. The right side of Equation 13 is 2^k-1When it comes out, it becomes like Expression 14.
[0108]
Further, when taking the g / h power of both sides of Expression 14, Expression 20 is obtained.
[0109]
(Equation 20)

Here, when Expression 20 is divided into cases according to the value of k, Expression 21 and Expression 22 can be expressed.
[0110]
(Equation 21)

(Equation 22)

Further, in the above equations 21 and 22, if the approximation ignoring the remaining terms with the upper three digits as the number of significant digits is performed, the calculation can be performed in the same manner as in the first embodiment.
[0111]
For example, the case of calculating the 2/3 power with the number of significant digits as 3 will be described. A constant for k = 3m + 1 shown in FIG. 11A and a constant for k = 3m + 2 shown in FIG. The constant in the case and the constant in the case of k = 3m shown in FIG. 11C indicate that the combination of the second and third bits is “00”, “01”, “10”, The constant determined for “11” is stored in the constant table storage device 13.
[0112]
For example, if k is 3m + 1 and the combination of the upper 2nd bit and the 3rd bit is “01”, the approximate value in binary notation of 1 + 1/4 = 1.25 2/3 is registered as a constant. Have been.
[0113]
In the fifth embodiment, the bit shift amount calculating unit 24 determines that the number of digits k obtained by the number of digits calculating unit 23 is k = hm + i (m is an integer and i is an integer of 1 to n−1). = (Ki) * g / h, and when k = hm (m is an integer), it is calculated as s = (kh) * g / h.
[0114]
According to the fifth embodiment, the calculation of the g / h power can be performed only by changing the constant registered in the constant table storage device 13 and the calculation method by the bit shift amount calculation means 24, and the first calculation is performed by the first method. It can be obtained by the same method as in the embodiment.
[0115]
(Other embodiments)
As described above, the embodiments of the present invention have been described. However, it should not be understood that the description and drawings forming a part of the present disclosure limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.
[0116]
Although the first to fifth embodiments of the present invention are separately described, constants required for various operations such as square root, third root, fourth root, third power, and fourth power are stored in the constant table storage device. By storing, all of these operations can be performed by a similar operation circuit.
[0117]
As described above, the present invention naturally includes various embodiments and the like not described herein. Therefore, the technical scope of the present invention is determined only by the invention specifying matters according to the claims that are appropriate from the above description.
[0118]
【The invention's effect】
According to the present invention, it is possible to provide an operation method, a square root operation method, a power root operation method, a power operation method, and a g / h power operation method that can be easily implemented.
[Brief description of the drawings]
FIG. 1 is a functional block diagram of an arithmetic device according to a first embodiment of the present invention.
FIG. 2 is an example of data items and data in a constant table storage device provided in the arithmetic device according to the first embodiment of the present invention.
FIG. 3 is a flowchart illustrating a calculation method according to the first embodiment of the present invention.
FIG. 4 is a graph comparing results obtained by approximation according to the first embodiment of the present invention with original values.
FIG. 5 is a functional block diagram of a calculation device according to a second embodiment of the present invention.
FIG. 6 is a flowchart illustrating a calculation method according to a second embodiment of the present invention.
FIG. 7 is a functional block diagram of an arithmetic unit according to a third embodiment of the present invention.
FIG. 8 is an example of data items and data of a constant table storage device provided in an arithmetic device according to a third embodiment of the present invention.
FIG. 9 is a flowchart illustrating a calculation method according to a third embodiment of the present invention.
FIG. 10 is an example of data items and data in a constant table storage device provided in an arithmetic device according to a fourth embodiment of the present invention.
FIG. 11 is an example of data items and data in a constant table storage device provided in an arithmetic device according to a fifth embodiment of the present invention.
FIG. 12 is a graph illustrating a conventional method for calculating a square root.
[Explanation of symbols]
1 ... arithmetic unit
11 Input device
12 Output device
13. Constant table storage device
21 ... 0 determination means
22 ... Binary notation means
23 digit number calculation means
24 ... Bit shift amount calculation means
25 ... Table index acquisition means
26 ... Constant acquisition means
27 ... Bit shift executing means
28 Numerical value judgment means

Claims (9)

In a calculation method of calculating a predetermined number by approximation,
Converting the predetermined number into binary notation;
Obtaining a constant determined according to the predetermined number of attributes represented in binary;
Obtaining a bit shift amount determined according to the predetermined number of attributes represented by the binary number;
Performing the bit shift of the obtained bit shift amount with the constant,
Outputting the constant after the bit shift as the predetermined number of operation results. In a square root calculation method of approximating and calculating a predetermined number of square roots,
When the predetermined number is an integer,
Converting the predetermined number into binary notation;
Calculating the number of digits of the predetermined number expressed in a binary number;
A combination of a binary number from the second most significant bit of the predetermined number represented by the binary number to a predetermined number of significant digits, and a remainder obtained by dividing the calculated predetermined number of digits by 2 Obtaining a constant determined according to the number and
Obtaining a bit shift amount, which is determined according to the number of digits of the predetermined number represented by the binary number;
Performing the bit shift of the obtained bit shift amount with the constant,
Outputting the constant having undergone the bit shift as the square root of the predetermined number. When the predetermined number is a decimal,
In the step of converting the predetermined number into binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number is an integer, and the multiplied predetermined number is converted into binary notation,
The method according to claim 2, wherein, in the step of outputting as the square root of the predetermined number, the constant obtained by performing the bit shift is divided by the square root of the multiplier to output the constant as the square root of the predetermined number. Square root calculation method. In a power root calculation method of calculating a predetermined number of power roots by approximation,
When the predetermined number is an integer,
Converting the predetermined number into binary notation;
Calculating the number of digits of the predetermined number expressed in a binary number;
A combination of binary numbers from the second most significant bit of the predetermined number represented by the binary number to a predetermined number of significant digits, a power root number of the power root, and the calculated predetermined number Obtaining a constant determined according to the number of digits and the remainder of dividing the number of powers by the number of powers of the power root,
A step of acquiring a bit shift amount, which is determined according to the number of digits of the predetermined number represented in the binary number and the number of power roots;
Performing the bit shift of the obtained bit shift amount with the constant,
Outputting the constant having been subjected to the bit shift as the predetermined number of power roots. When the predetermined number is a decimal,
In the step of converting the predetermined number into binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number is an integer, and the multiplied predetermined number is converted into binary notation,
The method according to claim 1, wherein, in the step of outputting as the root of the predetermined number, the constant having been subjected to the bit shift is divided by the root of the multiplier to output as the root of the predetermined number. 4. The method for calculating a power root according to 4. In a power calculation method of calculating a power of a predetermined number by approximation,
When the predetermined number is an integer,
Converting the predetermined number into binary notation;
Calculating the number of digits of the predetermined number expressed in a binary number;
Obtaining a constant determined according to a combination of binary numbers and a power of a power from the second most significant bit of the predetermined number represented by the binary number to a predetermined number of significant digits; ,
Obtaining a bit shift amount, which is determined according to the number of digits of the predetermined number represented by the binary number and the power,
Performing the bit shift of the obtained bit shift amount with the constant,
Outputting the constant after the bit shift as a power of the predetermined number. When the predetermined number is a decimal,
In the step of converting the predetermined number into binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number is an integer, and the multiplied predetermined number is converted into binary notation,
7. The method according to claim 6, wherein, in the step of outputting as a power of the predetermined number, the constant that has been subjected to the bit shift is divided by a power of the multiplier to output as a power of the predetermined number. Power operation method of. In a g / h-th power calculation method in which a predetermined number of g / h powers (g and h are integers) are approximated and calculated,
When the predetermined number is an integer,
Converting the predetermined number into binary notation;
Calculating the number of digits of the predetermined number expressed in a binary number;
A combination of a binary number from the second most significant bit of the predetermined number represented by the binary number to a predetermined number of significant digits, the g, the h, and the calculated number of the predetermined number Obtaining a constant determined according to the number of remainders obtained by dividing the number by the h;
Obtaining a bit shift amount, which is determined according to the number of digits of the predetermined number represented by the binary number and the power,
Performing the bit shift of the obtained bit shift amount with the constant,
Outputting the constant having undergone the bit shift as the predetermined number of g / h powers. When the predetermined number is a decimal,
In the step of converting the predetermined number into binary notation, the predetermined number is multiplied by a multiplier so that the predetermined number is an integer, and the multiplied predetermined number is converted into binary notation,
In the step of outputting the predetermined number as the g / h power, the constant after the bit shift is divided by the multiplier to the g / h power to output the predetermined number as the g / h power. 9. The g / h power calculation method according to claim 8, wherein

Images