[go: up one dir, main page]

JP2004020364A - Burn-in test equipment - Google Patents

Burn-in test equipment Download PDF

Info

Publication number
JP2004020364A
JP2004020364A JP2002175365A JP2002175365A JP2004020364A JP 2004020364 A JP2004020364 A JP 2004020364A JP 2002175365 A JP2002175365 A JP 2002175365A JP 2002175365 A JP2002175365 A JP 2002175365A JP 2004020364 A JP2004020364 A JP 2004020364A
Authority
JP
Japan
Prior art keywords
burn
power supply
unit
test
abnormal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002175365A
Other languages
Japanese (ja)
Other versions
JP4220728B2 (en
Inventor
Yoshihiro Maesaki
前崎 義博
Hiroshi Teshigawara
勅使河原 寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002175365A priority Critical patent/JP4220728B2/en
Publication of JP2004020364A publication Critical patent/JP2004020364A/en
Application granted granted Critical
Publication of JP4220728B2 publication Critical patent/JP4220728B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】バーンイン試験装置が異状状態になった場合、バーンイン試験装置を緊急に停止し、バーンイン試験装置にダメージを与えないようにすること。
【解決手段】電子部品43aのバーンイン試験を行うバーンイン槽4と、該バーンイン槽4内の前記電子部品43aの一定の数毎に流れるバーンイン試験の電源電流を測定する電源電流測定部11と、前記電源電流測定部11の異常電流を判定する判定部13aと、電源電流を遮断する電源遮断部14とを備え、前記判定部13aは、前記電源電流測定部11の異常電流により、前記電源電流を遮断する。
【選択図】    図1
An object of the present invention is to urgently stop a burn-in test device when the burn-in test device is in an abnormal state so as not to damage the burn-in test device.
A burn-in tank for performing a burn-in test on the electronic component; a power supply current measuring unit for measuring a power supply current for the burn-in test flowing at a constant number of the electronic components in the burn-in bath; The power supply current measurement unit 11 includes a determination unit 13a that determines an abnormal current, and a power supply interruption unit 14 that interrupts the power supply current. The determination unit 13a determines the power supply current based on the abnormal current of the power supply current measurement unit 11. Cut off.
[Selection diagram] Fig. 1

Description

【0001】
【発明の属する技術分野】本発明は、IC(集積回路)等の電子部品のバーンイン試験において、電源電流やドライバ波形の異常時に電源電圧を遮断してバーンイン試験装置側のダメージ(破壊)を防止するようにした信頼性の高いバーンイン試験装置に関する。
【0002】
バーンイン試験は、IC等の電子部品の信頼性を高めるために行われるものであるから、バーンイン試験装置はより信頼性の高いものが求められている。
【0003】
【従来の技術】ICの故障を分類すると、時間経過に従って少なくなる初期劣化性不良による故障、故障率が一定の偶発故障、故障率が時間の経過に従って増加する劣化性故障に分けられる。半導体メーカは、動作不良を起すICを出来るだけ出荷しないようにするため、比較的不良が多く出る初期劣化性不良を出来るだけ排除する必要がある。このため、従来、半導体メーカでは、ICの出荷前にバーンイン試験を行って初期劣化性不良を排除していた。
【0004】
バーンイン試験とは、例えば、周囲温度100℃のバーンイン槽内にICを配置し、ICに電源電圧(例えば、通常(3.3V)より高い3.6V)とドライバからICの信号入力端子に駆動信号を印加し、この状態を24時間継続するものであった。そして、通常の使用温度で正常に動作しないICを排除するものであった。
【0005】
【発明が解決しようとする課題】上記従来のものは、次のような課題があった。
【0006】
バーンイン試験装置のトラブルにより、ICに供給する電源電流が多くなり、バーンイン試験装置側に悪影響を与えたり、また、バーンイン試験装置のドライバのドライブ波形が悪くなり、バーンイン試験装置の設定を行うコマンドエラー等が発生し、内部回路が暴走(自爆破壊)する危険があった。
【0007】
本発明はこのような従来の課題を解決し、バーンイン試験装置が異状状態になった場合、バーンイン試験装置を緊急に停止し、バーンイン試験装置にダメージを与えないようにすることを目的とする。
【0008】
【課題を解決するための手段】図1は本発明の原理説明図である。図1において、3は異常遮断部、4はバーンイン槽、11は電源電流測定部、13aは判定部、14は電源遮断部、21はドライバ波形測定部、41は試験基板、43aは電子部品である。
【0009】
本発明は、上記従来の課題を解決するため次のような手段を有する。
【0010】
(1):電子部品43aのバーンイン試験を行うバーンイン槽4と、該バーンイン槽4内の前記電子部品43aの一定の数毎に流れるバーンイン試験の電源電流を測定する電源電流測定部11と、前記電源電流測定部11の異常電流を判定する判定部13aと、電源電流を遮断する電源遮断部14とを備え、前記判定部13aは、前記電源電流測定部11の異常電流により、前記電源電流を遮断する。このため、試験基板41上等の一定の数毎の電子部品43aの異常電流を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【0011】
(2):電子部品43aのバーンイン試験を行うバーンイン槽4と、該バーンイン槽4内の前記電子部品43aの一定の数毎に入力するバーンイン試験のドライバ波形を測定するドライバ波形測定部21と、前記ドライバ波形測定部21の異常波形を判定する判定部13aと、前記バーンイン試験の電源電流を遮断する電源遮断部14とを備え、前記判定部13aは、前記ドライバ波形測定部21の異常波形により、前記電源電流を遮断する。このため、試験基板上等の一定の数毎の電子部品43aの異常ドライバ波形を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【0012】
(3):前記(1)又は(2)のバーンイン試験装置において、前記電源電流の遮断は、前記異常電流又は前記異常波形を測定した前記一定の数の電子部品43a単位で行う。このため、異常の発生しなかった他の試験基板上等の電子部品のバーンイン試験を継続することができる。
【0013】
【発明の実施の形態】(1):バーンイン試験装置の説明
図2はバーンイン試験装置の説明図である。図2において、バーンイン試験装置には、電源部1、ドライバ発生部2、異常遮断部3、バーンイン槽4、温度制御部5、タイマ部6、ヒータ部7、冷却部8、送風部9、I/O部10が設けてある。
【0014】
電源部1は、バーンイン槽4内のバーンイン試験を行うICに電力(例えば、3.6V)を供給するものであり、スロット(試験基板が挿入されるコネクタ)単位で異なる電圧を供給することも可能である。ドライバ発生部2は、ICを駆動させるための信号を発生するものであり、設定により同時に複数種類の駆動信号(例えば、スロット毎に異なる駆動信号)を発生することもできる。
【0015】
異常遮断部3は、電源電流やドライバ波形の異常時に電源電圧を遮断するものであり、スロット単位で複数個設けることができる。バーンイン槽4は、バーンイン試験を行うためのICを入れる槽である。温度制御部5は、バーンイン槽4内の温度を制御するものである。タイマ部6は、バーンイン試験の時間を設定するものである。
【0016】
ヒータ部7は、バーンイン槽を加熱(例えば、150℃まで)するものである。冷却部8は、バーンイン槽を冷却(例えば、0℃まで)するものである。送風部9は、バーンイン槽内の送風を行うものである。I/O部10は、外部のパーソナルコンピュータ等と接続して、バーンイン試験装置の設定、制御等を外部から行うため、情報の入出力を行うインタフェースである。
【0017】
バーンイン試験は、温度制御部5で、バーンイン槽4内が、例えば、100℃になるようにヒータ部7、冷却部8、送風部9を使用して制御し、バーンイン槽4内のICに電源部1からの電源電圧(例えば、通常(3.3V)より高い3.6V)とドライバ発生部2から駆動信号を印加する。この状態をタイマ部6で24時間継続する。そして、通常の使用温度で正常に動作しないICを排除するものである。
【0018】
(2):異常遮断部の取り付けの説明
図3は異常遮断部の取り付けの説明図である。図3において、バーンイン槽4内には、複数(例えば20枚)の試験基板(カード)41がそれぞれのコネクタ(=スロット:図示せず)に挿入され固定されている。各試験基板41上には、複数(例えば50個)のIC43がコネクタ42を介して取付けられている。また、バーンイン槽4のバックボード側には、各試験基板41に対応して異常遮断部3が、コネクタ20を介して(スロット単位で)取付けられている。電源部1からは、例えば、3.6Vの電源が各試験基板41に供給されている。ドライバ発生部2からは、各試験基板41のIC43に対応したドライバ波形が供給されている。
【0019】
(3):異常電流測定方式の説明
図4は異常電流測定による異常遮断部の説明図である。図4において、コネクタ20に挿入された異常遮断部3には、電源電流測定部11、電圧電流表示部12、電源電流判定部13、電源遮断部14、アラーム表示部15、試験周波数切替部16、波形観測用端子部17が設けてある。
【0020】
電源電流測定部11は、電源部1から一つの試験基板41に流れる電流を測定するものである。電圧電流表示部12は、電源電圧と電流を表示するものである。電源電流判定部13は、試験基板41のIC43の種類、個数、駆動周波数等により予め設定(試験基板41毎に設定)され、設定された値以上の電流を異常電流と判定するものである。電源遮断部14は、電源電流判定部13の異常電流の判定により、試験基板41への電源部1からの電流を遮断するものである。アラーム表示部15は、電源電流判定部13が判定した異常電流等を表示して警報するものである。試験周波数切替部16は、IC43の駆動周波数を切り替えるものである。例えば、IC43の駆動周波数を100Mから10Mに切り替えて電源電流を測定するものである。波形観測用端子部17は、詳しい波形観測を行うため外部のオシロスコープ等と接続するものである。
【0021】
(異常電流測定方式の説明)
▲1▼:バーンイン槽4内の一つの試験基板41への電源部1からの電流を電源電流測定部11で測定する。
【0022】
▲2▼:この測定電流を電圧電流表示部12で表示すると共に、電源電流判定部13で予め設定された異常電流を判定する。
【0023】
▲3▼:電源電流判定部13で異常電流と判定すると、この異常電流をアラーム表示部15で表示すると共に、電源遮断部14で試験基板41への電源部1からの電流を遮断する。
【0024】
▲4▼:また、試験周波数切替部16で、IC43の駆動(クロック)周波数を切り替え、再度電源電流の測定を行うものである。
【0025】
なお、上記の説明では、異常の起こった試験基板41の電源電流の遮断を行ったが、全ての試験基板41の電源電流を遮断することもできる。
【0026】
(4):異常波形測定方式の説明
図5は異常波形測定による異常遮断部の説明図である。図5において、コネクタ20に挿入された異常遮断部3には、電源遮断部14、アラーム表示部15、試験周波数切替部16、波形観測用端子部17、ドライバ波形測定部21、ドライバ波形表示部22、ドライバ波形判定部23が設けてある。
【0027】
電源遮断部14は、ドライバ波形判定部23の異常波形の判定により、試験基板41への電源部1からの電流を遮断するものである。アラーム表示部15は、ドライバ波形判定部23が判定した異常波形(例えば、ハイレベルの波形異常)等を表示して警報するものである。試験周波数切替部16は、IC43の駆動周波数を切り替えるものである。波形観測用端子部17は、詳しい波形観測を行うため外部のオシロスコープ等と接続するものである。ドライバ波形測定部21は、ドライバ発生部2から一つの試験基板41のIC43を駆動するための波形を測定するものである。ドライバ波形表示部22は、IC43を駆動するドライバ波形を表示するものである。ドライバ波形判定部23は、予め設定(試験基板41毎、クロック毎等により設定)された波形(ハイレベル、ローレベル、ハイレベル又はローレベルの幅等)が規定値と外れたものを異常波形と判定するものである。
【0028】
(異常波形測定方式の説明)
▲1▼:バーンイン槽4内の一つの試験基板41へのドライバ発生部2からの波形をドライバ波形測定部21で測定する。
【0029】
▲2▼:この測定波形をドライバ波形表示部22で表示すると共に、ドライバ波形判定部23で異常波形を判定する。
【0030】
▲3▼:ドライバ波形判定部23で異常波形と判定すると、この異常波形をアラーム表示部15で表示すると共に、電源遮断部14で試験基板41への電源部1からの電流を遮断する。
【0031】
▲4▼:また、試験周波数切替部16で、IC43の駆動(クロック)周波数を切り替え、再度ドライバ波形の測定を行うものである。
【0032】
なお、上記の説明では、ドライバ波形の異常と判定した試験基板41の電源電流の遮断を行ったが、全ての試験基板41の電源電流を遮断することもできる。また、電圧電流表示部12、アラーム表示部15、ドライバ波形表示部22は、同じ画面で表示することもできる。
【0033】
【発明の効果】以上説明したように、本発明によれば次のような効果がある。
【0034】
(1):電源電流測定部でバーンイン槽内の電子部品の一定の数毎に流れるバーンイン試験の電源電流を測定し、判定部で、電源電流測定部の異常電流により、電源電流を遮断するため、試験基板上等の一定の数毎の電子部品の異常電流を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【0035】
(2):ドライバ波形測定部でバーンイン槽内の電子部品の一定の数毎に入力するバーンイン試験のドライバ波形を測定し、判定部で、前記ドライバ波形測定部の異常波形により、電源電流を遮断するため、試験基板上等の一定の数毎の電子部品の異常波形を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【0036】
(3):電源電流の遮断は、異常電流又は異常波形を測定した一定の数の電子部品単位で行うため、異常の発生しなかった電子部品のバーンイン試験を継続することができる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】実施の形態におけるバーンイン試験装置の説明図である。
【図3】実施の形態における異常遮断部の取り付けの説明図である。
【図4】実施の形態における異常電流測定による異常遮断部の説明図である。
【図5】実施の形態における異常波形測定による異常遮断部の説明図である。
【符号の説明】
3 異常遮断部
4 バーンイン槽
11 電源電流測定部
13a 判定部
14 電源遮断部
21 ドライバ波形測定部
41 試験基板
43a 電子部品(IC)
[0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burn-in test for an electronic component such as an IC (integrated circuit), which cuts off a power supply voltage when a power supply current or driver waveform is abnormal to prevent damage (destruction) on a burn-in test apparatus side. And a highly reliable burn-in test apparatus.
[0002]
The burn-in test is performed to enhance the reliability of electronic components such as ICs, and therefore, a burn-in test apparatus is required to have higher reliability.
[0003]
2. Description of the Related Art Failures of ICs are classified into failures due to initial deterioration failure which decreases with time, random failures whose failure rate is constant, and degradable failures whose failure rate increases with time. In order to minimize the shipment of ICs that cause malfunctions, semiconductor manufacturers need to eliminate as much as possible the initial deterioration failures in which relatively many failures occur. For this reason, conventionally, a semiconductor maker has performed a burn-in test prior to shipment of an IC to eliminate defective initial deterioration.
[0004]
In the burn-in test, for example, an IC is placed in a burn-in bath at an ambient temperature of 100 ° C., and a power supply voltage (for example, 3.6 V higher than normal (3.3 V)) is applied to the IC and the driver is driven to a signal input terminal of the IC. A signal was applied, and this state was continued for 24 hours. Then, an IC that does not operate normally at a normal use temperature is excluded.
[0005]
SUMMARY OF THE INVENTION The above-mentioned prior art has the following problems.
[0006]
Due to the trouble of the burn-in test equipment, the power supply current supplied to the IC increases, which has an adverse effect on the burn-in test equipment, or the drive waveform of the driver of the burn-in test equipment deteriorates, causing a command error to set the burn-in test equipment. There was a danger that the internal circuit would run away (suicide destruction).
[0007]
An object of the present invention is to solve such a conventional problem and to stop the burn-in test device urgently when the burn-in test device becomes abnormal so as not to damage the burn-in test device.
[0008]
FIG. 1 is a diagram illustrating the principle of the present invention. In FIG. 1, 3 is an abnormal shutoff unit, 4 is a burn-in tank, 11 is a power supply current measuring unit, 13a is a determining unit, 14 is a power shutoff unit, 21 is a driver waveform measuring unit, 41 is a test board, and 43a is an electronic component. is there.
[0009]
The present invention has the following means to solve the above-mentioned conventional problems.
[0010]
(1): a burn-in tank 4 for performing a burn-in test of the electronic component 43a, a power supply current measuring unit 11 for measuring a power supply current of the burn-in test flowing for each fixed number of the electronic components 43a in the burn-in bath 4, The power supply current measurement unit 11 includes a determination unit 13a that determines an abnormal current, and a power supply interruption unit 14 that interrupts the power supply current. The determination unit 13a determines the power supply current based on the abnormal current of the power supply current measurement unit 11. Cut off. For this reason, the abnormal current of the electronic component 43a of a certain number on the test board 41 or the like is determined and cut off, so that damage to the burn-in test apparatus can be reliably prevented, and a highly reliable burn-in test can be performed. It can be carried out.
[0011]
(2): a burn-in tank 4 for performing a burn-in test on the electronic component 43a, a driver waveform measuring unit 21 for measuring a driver waveform for the burn-in test input for each predetermined number of the electronic components 43a in the burn-in tank 4, A determining unit 13a for determining an abnormal waveform of the driver waveform measuring unit 21; and a power supply shutoff unit 14 for interrupting a power supply current of the burn-in test. And interrupt the power supply current. For this reason, abnormal driver waveforms of the electronic components 43a at predetermined intervals on the test board or the like are determined and cut off, so that damage to the burn-in test apparatus can be reliably prevented, and a highly reliable burn-in test can be performed. It can be carried out.
[0012]
(3): In the burn-in test apparatus according to (1) or (2), the power supply current is cut off in units of the fixed number of electronic components 43a in which the abnormal current or the abnormal waveform is measured. For this reason, the burn-in test of an electronic component on another test substrate or the like on which no abnormality has occurred can be continued.
[0013]
DESCRIPTION OF THE PREFERRED EMBODIMENTS (1) Description of Burn-in Test Apparatus FIG. 2 is an explanatory view of a burn-in test apparatus. In FIG. 2, the burn-in test apparatus includes a power supply section 1, a driver generation section 2, an abnormal cutoff section 3, a burn-in tank 4, a temperature control section 5, a timer section 6, a heater section 7, a cooling section 8, a blowing section 9, An / O section 10 is provided.
[0014]
The power supply unit 1 supplies electric power (for example, 3.6 V) to an IC for performing a burn-in test in the burn-in tank 4, and may supply a different voltage for each slot (a connector into which a test board is inserted). It is possible. The driver generation unit 2 generates a signal for driving the IC, and can generate a plurality of types of drive signals (for example, different drive signals for each slot) at the same time by setting.
[0015]
The abnormal shutoff section 3 is for interrupting the power supply voltage when the power supply current or the driver waveform is abnormal, and a plurality of abnormal shutoff sections can be provided for each slot. The burn-in tank 4 is a tank for storing an IC for performing a burn-in test. The temperature controller 5 controls the temperature in the burn-in tank 4. The timer section 6 sets the time of the burn-in test.
[0016]
The heater unit 7 heats the burn-in tank (for example, up to 150 ° C.). The cooling unit 8 cools the burn-in tank (for example, to 0 ° C.). The blower 9 blows air in the burn-in tank. The I / O unit 10 is an interface for inputting and outputting information in order to connect to an external personal computer or the like and externally perform setting, control, and the like of the burn-in test apparatus.
[0017]
In the burn-in test, the temperature control unit 5 controls the inside of the burn-in bath 4 using, for example, the heater unit 7, the cooling unit 8, and the blowing unit 9 so that the temperature in the burn-in bath 4 becomes 100.degree. A power supply voltage from the unit 1 (for example, 3.6 V higher than normal (3.3 V)) and a drive signal from the driver generation unit 2 are applied. This state is maintained by the timer unit 6 for 24 hours. Then, an IC that does not operate normally at a normal use temperature is excluded.
[0018]
(2): Description of installation of abnormal shutoff unit FIG. 3 is an explanatory diagram of installation of the abnormal shutoff unit. In FIG. 3, a plurality of (for example, 20) test boards (cards) 41 are inserted into and fixed to respective connectors (= slots: not shown) in the burn-in tank 4. A plurality of (for example, 50) ICs 43 are mounted on each test board 41 via a connector 42. Further, on the back board side of the burn-in tank 4, the abnormal cutoff section 3 is attached to the test board 41 via the connector 20 (in units of slots). For example, 3.6V power is supplied from the power supply unit 1 to each test board 41. The driver generator 2 supplies a driver waveform corresponding to the IC 43 of each test board 41.
[0019]
(3): Description of abnormal current measurement method FIG. 4 is an explanatory diagram of an abnormal cutoff unit based on abnormal current measurement. In FIG. 4, the power supply current measurement unit 11, the voltage / current display unit 12, the power supply current determination unit 13, the power supply cutoff unit 14, the alarm display unit 15, the test frequency switching unit 16 , A waveform observation terminal section 17 is provided.
[0020]
The power supply current measurement unit 11 measures a current flowing from the power supply unit 1 to one test board 41. The voltage / current display unit 12 displays a power supply voltage and a current. The power supply current judging unit 13 is set in advance (set for each test board 41) based on the type, the number, the driving frequency, and the like of the ICs 43 of the test board 41, and judges a current equal to or larger than the set value as an abnormal current. The power cutoff unit 14 cuts off the current from the power supply unit 1 to the test board 41 based on the determination of the abnormal current by the power supply current determination unit 13. The alarm display section 15 displays an abnormal current or the like determined by the power supply current determination section 13 and gives an alarm. The test frequency switching unit 16 switches the driving frequency of the IC 43. For example, the power supply current is measured by switching the driving frequency of the IC 43 from 100M to 10M. The waveform observation terminal section 17 is connected to an external oscilloscope or the like for performing detailed waveform observation.
[0021]
(Explanation of abnormal current measurement method)
{Circle around (1)} The current from the power supply unit 1 to one test substrate 41 in the burn-in tank 4 is measured by the power supply current measurement unit 11.
[0022]
{Circle around (2)} The measured current is displayed on the voltage / current display unit 12 and the power supply current judging unit 13 judges a preset abnormal current.
[0023]
{Circle around (3)} When the power supply current determination section 13 determines that the current is abnormal, the abnormal current is displayed on the alarm display section 15 and the power supply cutoff section 14 cuts off the current from the power supply section 1 to the test board 41.
[0024]
{Circle around (4)} Further, the test frequency switching section 16 switches the driving (clock) frequency of the IC 43 and measures the power supply current again.
[0025]
In the above description, the power supply current of the test board 41 in which the abnormality has occurred is cut off, but the power supply currents of all the test boards 41 may be cut off.
[0026]
(4): Description of abnormal waveform measurement method FIG. 5 is an explanatory diagram of an abnormal cutoff unit based on abnormal waveform measurement. In FIG. 5, the abnormal shutoff unit 3 inserted into the connector 20 includes a power shutoff unit 14, an alarm display unit 15, a test frequency switching unit 16, a waveform observation terminal unit 17, a driver waveform measurement unit 21, and a driver waveform display unit. 22, a driver waveform determination unit 23 is provided.
[0027]
The power cutoff unit 14 cuts off the current from the power supply unit 1 to the test board 41 based on the determination of the abnormal waveform by the driver waveform determination unit 23. The alarm display unit 15 displays an abnormal waveform (for example, a high-level waveform abnormality) determined by the driver waveform determination unit 23 and gives an alarm. The test frequency switching unit 16 switches the driving frequency of the IC 43. The waveform observation terminal section 17 is connected to an external oscilloscope or the like for performing detailed waveform observation. The driver waveform measuring section 21 measures a waveform for driving the IC 43 of one test board 41 from the driver generating section 2. The driver waveform display unit 22 displays a driver waveform for driving the IC 43. The driver waveform determination unit 23 determines that a waveform (high level, low level, high level or low level width, etc.) that is preset (set for each test board 41, for each clock, etc.) deviates from a specified value as an abnormal waveform. Is determined.
[0028]
(Explanation of abnormal waveform measurement method)
{Circle around (1)} The driver waveform measuring section 21 measures the waveform from the driver generating section 2 to one test board 41 in the burn-in tank 4.
[0029]
{Circle around (2)}: The measured waveform is displayed on the driver waveform display section 22 and an abnormal waveform is determined by the driver waveform determination section 23.
[0030]
{Circle around (3)} When the driver waveform determination section 23 determines that the waveform is abnormal, the abnormal waveform is displayed on the alarm display section 15 and the power cutoff section 14 cuts off the current from the power supply section 1 to the test board 41.
[0031]
{Circle around (4)} Further, the test frequency switching unit 16 switches the driving (clock) frequency of the IC 43 and measures the driver waveform again.
[0032]
In the above description, the power supply current of the test board 41 determined to be abnormal in the driver waveform is cut off, but the power supply current of all the test boards 41 may be cut off. The voltage / current display unit 12, the alarm display unit 15, and the driver waveform display unit 22 can be displayed on the same screen.
[0033]
As described above, according to the present invention, the following effects can be obtained.
[0034]
(1): The power supply current measurement unit measures the power supply current of the burn-in test that flows for each fixed number of electronic components in the burn-in tank, and the determination unit shuts off the power supply current due to the abnormal current of the power supply current measurement unit. In addition, since abnormal currents of electronic components of a predetermined number on a test board or the like are determined and cut off, damage to a burn-in test device can be reliably prevented, and a highly reliable burn-in test can be performed. .
[0035]
(2): The driver waveform measurement unit measures the driver waveform of the burn-in test input every fixed number of electronic components in the burn-in tank, and the determination unit shuts off the power supply current based on the abnormal waveform of the driver waveform measurement unit. In order to perform a reliable burn-in test, it is possible to reliably prevent damage to the burn-in test equipment by determining and interrupting abnormal waveforms of electronic components on a test board or the like at regular intervals. Can be.
[0036]
(3): Since the interruption of the power supply current is performed in units of a fixed number of electronic components whose abnormal current or abnormal waveform is measured, the burn-in test of an electronic component in which no abnormality has occurred can be continued.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is an explanatory diagram of a burn-in test apparatus according to an embodiment.
FIG. 3 is an explanatory diagram of attachment of an abnormal cutoff unit in the embodiment.
FIG. 4 is an explanatory diagram of an abnormal cutoff unit based on abnormal current measurement in the embodiment.
FIG. 5 is an explanatory diagram of an abnormal cutoff unit based on abnormal waveform measurement in the embodiment.
[Explanation of symbols]
3 Abnormal cutoff unit 4 Burn-in tank 11 Power supply current measurement unit 13a Judgment unit 14 Power supply cutoff unit 21 Driver waveform measurement unit 41 Test board 43a Electronic component (IC)

Claims (3)

電子部品のバーンイン試験を行うバーンイン槽と、
該バーンイン槽内の前記電子部品の一定の数毎に流れるバーンイン試験の電源電流を測定する電源電流測定部と、
前記電源電流測定部の異常電流を判定する判定部と、
電源電流を遮断する電源遮断部とを備え、
前記判定部は、前記電源電流測定部の異常電流により、前記電源電流を遮断することを特徴としたバーンイン試験装置。
A burn-in tank for performing a burn-in test for electronic components,
A power supply current measuring unit that measures a power supply current of a burn-in test that flows for each predetermined number of the electronic components in the burn-in tank;
A determining unit that determines an abnormal current of the power supply current measuring unit,
A power cutoff unit that cuts off power supply current,
The burn-in test apparatus, wherein the determination unit cuts off the power supply current based on an abnormal current of the power supply current measurement unit.
電子部品のバーンイン試験を行うバーンイン槽と、
該バーンイン槽内の前記電子部品の一定の数毎に入力するバーンイン試験のドライバ波形を測定するドライバ波形測定部と、
前記ドライバ波形測定部の異常波形を判定する判定部と、
前記バーンイン試験の電源電流を遮断する電源遮断部とを備え、
前記判定部は、前記ドライバ波形測定部の異常波形により、前記電源電流を遮断することを特徴としたバーンイン試験装置。
A burn-in tank for performing a burn-in test for electronic components,
A driver waveform measurement unit that measures a driver waveform of a burn-in test input every fixed number of the electronic components in the burn-in tank;
A determination unit that determines an abnormal waveform of the driver waveform measurement unit,
A power cutoff unit that cuts off the power supply current of the burn-in test,
The burn-in test apparatus, wherein the determination unit cuts off the power supply current based on an abnormal waveform of the driver waveform measurement unit.
前記電源電流の遮断は、前記異常電流又は前記異常波形を測定した前記一定の数の電子部品単位で行うことを特徴とした請求項1又は2記載のバーンイン試験装置。The burn-in test apparatus according to claim 1, wherein the interruption of the power supply current is performed in units of the predetermined number of electronic components for which the abnormal current or the abnormal waveform is measured.
JP2002175365A 2002-06-17 2002-06-17 Burn-in test equipment Expired - Fee Related JP4220728B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002175365A JP4220728B2 (en) 2002-06-17 2002-06-17 Burn-in test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002175365A JP4220728B2 (en) 2002-06-17 2002-06-17 Burn-in test equipment

Publications (2)

Publication Number Publication Date
JP2004020364A true JP2004020364A (en) 2004-01-22
JP4220728B2 JP4220728B2 (en) 2009-02-04

Family

ID=31174039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002175365A Expired - Fee Related JP4220728B2 (en) 2002-06-17 2002-06-17 Burn-in test equipment

Country Status (1)

Country Link
JP (1) JP4220728B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006292491A (en) * 2005-04-08 2006-10-26 Sendai Nikon:Kk Encoder
JP2008076172A (en) * 2006-09-20 2008-04-03 Nippon Eng Kk Semiconductor testing device
KR100935234B1 (en) * 2007-11-28 2010-01-06 주식회사디아이 Individual current setting device and method for burn-in test
JP2010044013A (en) * 2008-08-18 2010-02-25 Fujitsu Microelectronics Ltd Method of testing semiconductor device
CN110632957A (en) * 2019-10-12 2019-12-31 恭勤环境科技(上海)有限公司 A thermal aging test chamber control system
CN115047307A (en) * 2022-08-17 2022-09-13 浙江杭可仪器有限公司 Semiconductor device aging test box

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006292491A (en) * 2005-04-08 2006-10-26 Sendai Nikon:Kk Encoder
JP2008076172A (en) * 2006-09-20 2008-04-03 Nippon Eng Kk Semiconductor testing device
KR100935234B1 (en) * 2007-11-28 2010-01-06 주식회사디아이 Individual current setting device and method for burn-in test
JP2010044013A (en) * 2008-08-18 2010-02-25 Fujitsu Microelectronics Ltd Method of testing semiconductor device
CN110632957A (en) * 2019-10-12 2019-12-31 恭勤环境科技(上海)有限公司 A thermal aging test chamber control system
CN115047307A (en) * 2022-08-17 2022-09-13 浙江杭可仪器有限公司 Semiconductor device aging test box
CN115047307B (en) * 2022-08-17 2022-11-25 浙江杭可仪器有限公司 Semiconductor device aging test box

Also Published As

Publication number Publication date
JP4220728B2 (en) 2009-02-04

Similar Documents

Publication Publication Date Title
US5805403A (en) Integrated circuit temperature monitoring and protection system
CN100561403C (en) The DC voltage circuit for detecting
JP2004502941A (en) Automatic protection of IC devices from EOS (Electro Overstress) damage due to unwanted DC transients
JP4220728B2 (en) Burn-in test equipment
JP4369949B2 (en) Insulation inspection device and insulation inspection method
CN112460057A (en) Fan circuit detection system and detection method thereof
US7990172B2 (en) Method and apparatus for testing electronic device
JP2011033519A (en) Control device with power source voltage monitoring function and power source voltage monitoring method
JP3783865B2 (en) Semiconductor device, burn-in test method, manufacturing method thereof, and burn-in test control circuit
US20220196755A1 (en) Method and device for avoiding abnormal signal oscillation in uvlo test
KR100935234B1 (en) Individual current setting device and method for burn-in test
CN113391185B (en) aging box
JP4817646B2 (en) Custom IC verification apparatus and verification method
JP4096347B2 (en) Electronic component, circuit board, and circuit board with electronic component
TW201437651A (en) Method and apparatus of inspecting insulation
KR100843353B1 (en) Burn-in device
Parker et al. Quality improvement using environmental stress testing
KR101010066B1 (en) Variable Voltage Controller for Test Board
TWI661288B (en) Power monitoring method for semi-conductor testing machine
JP2002189054A (en) Semiconductor device reliability test equipment
JP2004335871A (en) Test method of integrated circuit, integrated circuit and liquid crystal driving device
JPH1114696A (en) Semiconductor integrated circuit test equipment
KR100197621B1 (en) Apparatus and method for checking the disorder of electronic device
JP2007047073A (en) Testing apparatus
JP2004361169A (en) Failure analysis method and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees