JP2004094058A - 液晶表示装置および液晶表示装置の駆動方法 - Google Patents

Abstract

【課題】アナログバッファ回路を有する液晶表示装置において、輝度ムラの少ない画面を得ることの出来る液晶表示装置を提供する。
【解決方法】ソース信号線駆動回路は複数のアナログバッファ回路を有し、複数のソース信号線と複数のアナログバッファ回路は回路群を構成し、回路群内のアナログバッファ回路とソース信号線は期間毎に接続が変化する構成を取ることによって、アナログバッファ回路の出力バラツキを平均化し、均一な画面を得ることが出来る。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置に関し、特にガラス、プラスチックなどの透明基板上に形成された薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置およびその駆動方法に関する。また、液晶表示装置を用いた電子機器に関する。
【０００２】
【従来の技術】
近年、通信技術の進歩に伴って、携帯電話が普及している。今後は更に動画の伝送やより多くの情報伝達が予想される。一方、パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳に始まったＰＤＡと呼ばれる情報端末も多数生産され、普及しつつある。また、表示装置の発展により、それらの情報携帯機器のほとんどにはフラットパネルディスプレイが装備されている。
【０００３】
さらに、最近の技術では、それら使用される表示装置として、アクティブマトリクス型表示装置を使用する方向に向かっている。アクティブマトリクス型表示装置は画素１つずつに対してＴＦＴを配置し、そのＴＦＴによって画面を制御している。このようなアクティブマトリクス型表示装置はパッシブマトリクス型表示装置と比較して、高性能化、高画質化、動画対応などの長所を持っている。それゆえに、液晶表示装置もパッシブからアクティブに主流が移ると考えられる。
【０００４】
また、アクティブマトリクス型の表示装置の中でも、近年、低温ポリシリコンを用いた表示装置の製品化が進められている。低温ポリシリコンでは画素だけでなく、画素部の周囲に駆動回路を一体形成することが可能である為、表示装置の小型化や、高精細化が可能であるため、今後はさらに普及が見込まれる。
【０００５】
以下に、アクティブマトリクス型の液晶表示装置の画素部の動作について説明する。図３に、アクティブマトリクス型液晶表示装置の構成の例を示す。一つの画素３０２はソース信号線Ｓ１とゲート信号線Ｇ１と容量線Ｃ１と画素ＴＦＴ３０３と保持容量３０４より構成される。ただし、容量線は他の配線などと兼用できれば必ずしも必要ではない。画素ＴＦＴ３０３のゲート電極は、ゲート信号線Ｇ１に接続され、画素ＴＦＴ３０３のドレイン領域またはソース領域の１方は、ソース信号線Ｓ１に接続され、もう一方は、保持容量３０４及び画素電極３０５に接続されている。
【０００６】
ゲート信号線はライン周期にて順次選択されていく。画素ＴＦＴがＮｃｈの場合はゲート信号線がＨｉのときにアクティブとなり、画素ＴＦＴがオンとなる。画素ＴＦＴがオンになるとソース信号線の電位が保持容量と液晶に書き込まれる。次のライン期間には隣のゲート信号線がアクティブとなり、同様にして保持容量と液晶にソース信号線の電位を書き込んでいく。（例えば、特許文献１参照）。
【０００７】
次にソース線駆動回路の動作について説明する。図２は従来のソース信号線駆動回路の例を示す。図２はアナログ方式の点順次駆動のソース信号線駆動回路の例である。この例では、シフトレジスタ２０１、ＮＡＮＤ回路２０７、バッファ回路２０８、アナログスイッチ２０９によって、構成されている。まず、シフトレジスタの初段にスイッチ２０６を介してソーススタートパルスＳＳＰが入力される。スイッチ２０６はシフトレジスタの走査方向を規定するもので、ＳＬ／ＲがＬｏのとき図２では左から右に、Ｈｉのときに右から左に走査が行なわれる。シフトレジスタの各段はＤＦＦ２０２によって構成され、ＤＦＦ２０２はクロックドインバータ２０３、２０４、インバータ２０５によって構成され、クロックパルスＣＬおよびＣＬｂが入力されるごとにパルスをシフトしていく。
【０００８】
シフトレジスタの出力はＮＡＮＤ回路２０７を介して、バッファ回路２０８に入力される。バッファ回路の出力によってアナログスイッチ２０９〜２１２はオンになり、ビデオ信号をソース信号線Ｓ１〜Ｓ４にサンプリングしていく。（例えば、特許文献２参照）。
【０００９】
液晶パネルサイズが中型、小型である場合には、以上に説明したような点順次駆動でパネルを動作させることができるが、大型パネルではソース信号線の配線容量が１００ｐＦ程度となり、ソース信号線自体の遅延時間が大きくなる為、点順次駆動ではソース信号線の書き込み時間が不足し、書き込みを行うことが不可能となる。よって、大型パネルではデータを一度ソース信号線駆動回路内部のメモリに蓄え、次の１ライン期間を使用して、ソース信号線に書き込みを行う線順次駆動が必要となる。
【００１０】
このような線順次駆動を行なう場合には、メモリのあとに、アナログバッファ回路が必要となる。図４に線順次に対応したソース信号線駆動回路の例をしめす。アナログスイッチ４０１〜４０４までの動作は図２に示した点順次対応のソース信号線駆動回路と同様である。図２と比較してアナログスイッチ４０１〜４０４が駆動するのはソース信号線ではなく、アナログメモリとしての容量４０５〜４０８である。１ライン分のデータが順次アナログメモリに蓄えられると、次の帰線期間中にＴＲＮ、ＴＲＮｂの信号がアクティブになり、アナログスイッチ４０９〜４１２がオンになる。これによって、アナログメモリ４０５〜４０８のデータはアナログメモリ容量４１３〜４１６に転送される。
【００１１】
そして、次のサンプリングのため、アナログスイッチ４０１〜４０４がオンするまえに、アナログスイッチ４０９〜４１２はオフとなる。アナログメモリ４１３〜４１６のデータはアナログバッファ回路４１７〜４２０を介して、ソース信号線Ｓ１〜Ｓ４に出力される。アナログメモリ４１３〜４１６のデータは１ライン期間の間保持されるため、アナログバッファ回路４１７〜４２０は１ライン期間の時間をかけてソース線を充電できる。このようにして、大型パネルはアナログメモリ、アナログバッファ回路を有することにより、線順次駆動が可能となる。（例えば、特許文献３参照）
【００１２】
特開平１−２８９９１７号公報（第４１〜４３頁、第１５図）
特開平１−２８９９１７号公報（第１１〜１３頁、第２図）
特開昭６２−１４３０９５号公報（第７〜１２頁、第１図）
【００１３】
ところが、ＴＦＴを用いてアナログバッファ回路を用いるときに、このアナログバッファ回路のばらつきが問題になる。アナログバッファ回路にばらつきが生じると同じ階調の映像信号を入力しても、出力にばらつきが生じ、この結果、画面上では、すだれ状の縦縞が発生し、画質が非常に低下するという問題が発生する。
【００１４】
【発明が解決しようとする課題】
低温ポリシリコンを用いて、液晶表示装置を製造する場合、ドライバー回路を一体形成することになるが、単結晶シリコンを用いて、ドライバー回路を製造した場合と比較して、トランジスタのばらつきが大きいという欠点がある。これは、結晶化のばらつきや、工程中の静電気によるダメージなどが原因と言われている。このようなばらつきを考えてドライバー回路を形成する場合、ロジック部よりアナログ動作をする部分、特に、アナログバッファ回路でばらつきが顕著に表れる。
【００１５】
図４に示した従来のソース信号線駆動回路において、個々のアナログバッファ回路の出力電圧と複数のアナログバッファ回路の出力の平均値との差電圧を考える。平均出力値とアナログバッファ回路出力Ａとの差電圧をΔＶＡ、同様に平均出力値とアナログバッファ回路出力Ｂ、Ｃ、Ｄとの差電圧をΔＶＢ、ΔＶＣ、ΔＶＤとする。さらに、それぞれの値がΔＶＡを＋１００ｍＶ、ΔＶＢを−１００ｍＶ、ΔＶＣを−５０ｍＶ、ΔＶＤを＋３０ｍＶとすると、ソース信号線Ｓ２とＳ３の間では差が５０ｍＶであるが、ソース信号線Ｓ１とＳ２の間では２００ｍＶあり、人の目によって、階調差が認識される。
【００１６】
【課題を解決するための手段】
前述した課題を解決する為、本発明では、アナログバッファ回路とソース信号線との間に切り換えスイッチを挟んで、スイッチを切り換え出力を入れ替えている。このような処理をすることによって、アナログバッファ回路の出力のばらつきは時間的に平均化され、表示ムラをめだたなくすることが可能である。
【００１７】
以下に本発明の構成を示す。
【００１８】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置において、前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、前記回路群内のソース信号線は、周期的に、前記回路群内の異なるアナログバッファ回路に接続されることを特徴としている。
【００１９】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置において、前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、前記回路群中のソース信号線は、時間的にランダムに、前記回路群内の異なるアナログバッファ回路に接続されることを特徴としている。
【００２０】
本発明は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個アナログバッファ回路は回路群を構成し、ｎ個の期間が周期的に繰り返され、前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路に接続されることを特徴としている。
【００２１】
本発明は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個アナログバッファ回路は回路群を構成し、ｎ個の期間が時間的にランダムに繰り返され、前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路に接続されることを特徴としている。
【００２２】
本発明は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個のアナログバッファ回路は回路群を構成し、ｎ個の期間が周期的に繰り返され、第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路に、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路に接続されることを特徴としている。
【００２３】
本発明は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個のアナログバッファ回路は回路群を構成し、ｎ個の期間が時間的にランダムに繰り返され、第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路に、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路に接続されることを特徴としている。
【００２４】
上記本発明の構成において、アナログバッファ回路はソースホロワ、または、ボルテージホロワであることを特徴としている。
【００２５】
本発明液晶表示装置の駆動方法は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置の駆動方法において、前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、前記回路群内のソース信号線は周期的に、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴としている。
【００２６】
本発明液晶表示装置の駆動方法は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置の駆動方法において、前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、前記回路群内のソース信号線は、時間的にランダムに、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴としている。
【００２７】
本発明液晶表示装置の駆動方法は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個のアナログバッファ回路は回路群を構成し、ｎ個の期間が周期的に繰り返され、前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴としている。
【００２８】
本発明液晶表示装置の駆動方法は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置の駆動方法において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個アナログバッファ回路は回路群を構成し、ｎ個の期間が時間的にランダムに繰り返され、前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴としている。
【００２９】
本発明液晶表示装置の駆動方法は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置の駆動方法において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個のアナログバッファ回路は回路群を構成し、ｎ個の期間が周期的に繰り返され、第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路によって、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路によって駆動されることを特徴としている。
【００３０】
本発明液晶表示装置の駆動方法は、絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置の駆動方法において、ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個のアナログバッファ回路は回路群を構成し、ｎ個の期間が時間的にランダムに繰り返され、第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路によって、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路によって駆動されることを特徴としている。
【００３１】
上記、本発明の液晶表示装置の駆動方法において、アナログバッファ回路はソースホロワ、または、ボルテージホロワであることを特徴としている。
【００３２】
以上によって、絶縁基板上に構成したアナログバッファ回路に出力ばらつきがあっても、表示において画面上に縦縞が発生するのを防止することができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて詳細に説明する。
【００３４】
図１に本発明の液晶表示装置を示す。シフトレジスタ等は従来例で説明したものと同様である。従来と異なるのはアナログバッファ回路１１９〜１２２とソース信号線Ｓ１〜Ｓ４の間にスイッチ１２３〜１２６があることである。以下に本実施形態の動作を説明する。スイッチ１２３〜１２６は４接点のスイッチを例にとり、説明をおこなっているが、本発明は４接点に限らず、接点数が異なっていても本発明は成り立つものである。
【００３５】
本発明ではスイッチ１２３〜１２６は、接続内容が切り替わる。ここではその周期を１フレームとして説明するが、本発明はそれに限定するものではない。以下、説明をおこなう。ソース信号線Ｓ１〜Ｓ４、アナログバッファ回路１１９〜１２２を回路群として考え、その中での接続変更を考える。まず第１フレームでは、スイッチ１２３〜１２６は「１」の接続状態にあり、この場合アナログバッファ回路１１９の出力Ａはソース信号線Ｓ１に接続されている。同様にアナログバッファ回路１２０〜１２２の出力Ｂ、Ｃ、Ｄはソース信号線Ｓ２、Ｓ３、Ｓ４に接続されている。
【００３６】
次に、第２フレームでは、スイッチ１２３〜１２６は「２」の接続状態にあり、アナログバッファ回路１１９の出力Ａはソース信号線Ｓ２に接続される。同様にアナログバッファ回路１２０〜１２２の出力Ｂ、Ｃ、Ｄはそれぞれソース信号線Ｓ３、Ｓ４、Ｓ１に接続される。次に、第３フレームでは、スイッチ１２３〜１２６は「３」の接続状態にあり、アナログバッファ回路１１９の出力Ａはソース信号線Ｓ３に接続される。同様にアナログバッファ回路１２０〜１２２の出力Ｂ、Ｃ、Ｄはそれぞれソース信号線Ｓ４、Ｓ１、Ｓ２に接続される。
【００３７】
次に、第４フレームでは、スイッチ１２３〜１２６は「４」の接続状態にあり、アナログバッファ回路１１９の出力Ａはソース信号線Ｓ４に接続される。同様にアナログバッファ回路１２０〜１２２の出力Ｂ、Ｃ、Ｄはそれぞれソース信号線Ｓ１、Ｓ２、Ｓ３に接続される。
【００３８】
次に、第５フレームでは、スイッチ１２３〜１２６は再び「１」の接続状態にあり、アナログバッファ回路１１９の出力Ａはソース信号線Ｓ１に接続される。同様にアナログバッファ回路１２０〜１２２の出力Ｂ、Ｃ、Ｄはそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。このように、スイッチ１２３〜１２６は４フレームの周期で接続変更を繰り返す。すなわち、ソース信号線Ｓ１〜Ｓ４と、アナログバッファ回路１２０〜１２２は回路群を構成し、それぞれの期間毎に、接続関係が変化していく。
【００３９】
スイッチが４接点であるため、４フレーム周期で変化しているが、前述した様に、接点数を変えることによって、周期は変更することが可能である。またフレームごとにこだわる必要もない。目視上で平均化が可能な周期であればよい。ソース信号線ごとに対応するアナログバッファ回路の出力を図１０に示す。
【００４０】
従来例のように、個々のアナログバッファ回路の出力電圧と複数のアナログバッファ回路の出力の平均値との差電圧を考える。出力平均値とアナログバッファ回路出力Ａとの差電圧をΔＶＡ、同様に出力平均値とアナログバッファ回路出力Ｂ、Ｃ、Ｄとの差電圧をΔＶＢ、ΔＶＣ、ΔＶＤとすると、人間の目にはこれらが平均化されて見える為、ソース信号線Ｓ１、Ｓ２、Ｓ３、Ｓ４の出力電位差はいずれも（ΔＶＡ＋ΔＶＢ＋ΔＶＣ＋ΔＶＤ）／４の様になる。
【００４１】
従来例と同様にΔＶＡを＋１００ｍＶ、ΔＶＢを−１００ｍＶ、ΔＶＣを−５０ｍＶ、ΔＶＤを＋３０ｍＶとすると、平均化された結果、ソース信号線Ｓ１〜Ｓ４の電圧は−５ｍＶとなり、従来例で問題となったような隣接間で２００ｍＶの電位差が発生し、縦縞が目立つというような不具合を防止することが可能になる。
【００４２】
以上はスイッチを４接点とし、繰り返しの期間を４期間としたが、期間は４に限らず、ｎ（ｎは２≦ｎを満たす自然数）個の期間を設定し、第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファに、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ−ｎ＋ｒ−１のアナログバッファに接続されるようにすることによって、目的とする効果を得ることができる。
【００４３】
【実施例】
（実施例１）
図７に第１の実施例を示す。図７は図１に示したスイッチ１２３の具体的回路例である。スイッチはＴＦＴ７０１〜７０８より構成され、それぞれのＴＦＴのゲート端子に接続された制御線１〜４ｂによって制御される。図８に制御線１〜４ｂのタイミングチャートを示す。図８に示すような制御信号によって、図７におけるＡは第一〜第四フレームにおいて、ソース信号線Ｓ１〜Ｓ４に接続される。図７に示した回路図はＣＭＯＳ構成になっているが、ＮＭＯＳもしくはＰＭＯＳ構成にしてもよい。その場合は制御線数は半分にすることができる。
【００４４】
（実施例２）
図５にアナログバッファ回路の例として、オペアンプの回路を示す。このタイプのアナログバッファ回路では、出力電圧のばらつきは差動回路を構成するＴＦＴ５０３、および５０４の特性ばらつきと、カレントミラー回路を構成するＴＦＴ５０１と５０２のばらつきとによって出力のばらつきが決まる。しかし、その組のＴＦＴの隣接ばらつきが抑えられていれば、パネル全体のばらつきは大きくても問題ないので、集積回路ではよく使用される回路である。
【００４５】
この例では、差動回路をＮｃｈ、カレントミラー回路をＰｃｈで作成しているが、本発明では、それには限定されない。逆であっても良い。また、回路形式もこのような回路接続には限定されることはなく、オペアンプとしての機能を満たすものであれば使用可能である。
【００４６】
（実施例３）
図６にアナログバッファ回路の例として、ソースホロワ回路の例を示す。ソースホロワ回路はバッファＴＦＴ６０１と定電流源６０２によって構成される。この例ではバッファＴＦＴをＮｃｈで構成しているが、Ｐｃｈであっても構わない。ソースホロワ回路は、Ｎｃｈを使用した場合、入力電位に対して、出力電位がＴＦＴのＶｇｓだけ低下する、またはＰｃｈを使用した場合、入力電位に対して、出力電位がＴＦＴのＶｇｓだけ上昇すると言う問題があるが、その反面、構成が簡単でＣＭＯＳでなくとも実現が可能であるという利点がある。ＴＦＴ工程削減のため単極性のプロセスを採用する場合は、オペアンプ型のアナログバッファ回路を構成することが難しいため、ソースホロワが使用される。
【００４７】
（実施例４）
図１１は本発明の回路を使用するため、ソース信号線駆動回路に入力するビデオ信号を切り換える回路をソース信号線駆動回路の外側に配置した例である。本発明のソース信号線切り換えをアナログスイッチとソース信号線の間のみでおこなうと、出力バラツキは低減されるが、アナログバッファの出力は４本のソース信号線に出力されるため、画像は正規の画像がまったく得られない。よって、アナログバッファ回路に入力される前にあらかじめ、信号を入れ換えておき、アナログバッファ後のスイッチで再度入れ換えを行なうことによって、正常な画像を作り出すことが可能になる。
【００４８】
発明の実施形態と同様にフレームごとに切り換えが行なわれるとした場合を考える。まず第１フレームにおいて、ビデオ回路１１２７の出力はスイッチ１１３１が「１」に接続され、ビデオ信号線１１３５に接続される。ビデオ信号線１１３５の信号はスイッチ１１０３とスイッチ１１１１を介して、アナログバッファ回路１１１９に入力される。第一フレームではスイッチ１１２３は「１」に接続されるためアナログバッファ回路１１１９の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ回路１１２８、１１２９、１１３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００４９】
次に第２フレームにおいてビデオ回路１１２７の出力はスイッチ１１３２が「２」に接続され、ビデオ信号線１１３６に接続される。ビデオ信号線１１３６の信号はスイッチ１１０４とスイッチ１１１２を介して、アナログバッファ回路１１２０に入力される。第２フレームではスイッチ１１２４は「２」に接続されるためアナログバッファ回路１１２０の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ回路１１２８、１１２９、１１３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５０】
次に第３フレームにおいて、ビデオ回路１１２７の出力はスイッチ１１３３が「３」に接続され、ビデオ信号線１１３７に接続される。ビデオ信号線１１３７の信号はスイッチ１１０５とスイッチ１１１３を介して、アナログバッファ回路１１２１に入力される。第３フレームではスイッチ１１２５は「３」に接続されるためアナログバッファ回路１１２１の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ回路１１２８、１１２９、１１３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５１】
次に第４フレームにおいて、ビデオ回路１１２７の出力はスイッチ１１３４が「４」に接続され、ビデオ信号線１１３８に接続される。ビデオ信号線１１３８の信号はスイッチ１１０６とスイッチ１１１４を介して、アナログバッファ回路１１２２に入力される。第４フレームではスイッチ１１２６は「４」に接続されるためアナログバッファ回路１１２２の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ回路１１２８、１１２９、１１３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５２】
このようにして、いずれのフレームにおいても、ビデオ回路１１２７の出力はソース信号線Ｓ１に接続される。これによって、画像は正常な状態で、かつ、フレーム毎に、使用するアナログバッファ回路を入れ換えることが可能である。同様にビデオ回路１１２８、１１２９、１１３０の出力についてもそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に、いずれのフレームにおいても接続される。
【００５３】
このような回路はＴＦＴ基板の外側に別基板（プリント基板、フレキシブル基板）を設けて作成しても良いし、ＴＦＴ基板上にＬＳＩチップを貼り付けても良いし、また、ＴＦＴを用いて同一基板上に形成してもよい。
【００５４】
（実施例５）
図１２は切り換え回路をソース信号線駆動回路に内蔵した例である。本実施例では、アナログバッファ回路の前の切り換え回路をビデオ信号線との間に設けた例である。
【００５５】
発明の実施形態と同様にフレームごとに切り換えが行なわれるとした場合を考える。まず第１フレームにおいて、ビデオ信号線１２２７の出力はスイッチ１２３１を通過した後、スイッチ１２０３が「１」に接続され、アナログメモリ１２０７とスイッチ１２１１に接続される。スイッチ１２１１を経てアナログメモリ１２１５とアナログバッファ回路１２１９に入力される。第１フレームではスイッチ１２２３は「１」に接続されるためアナログバッファ回路１２１９の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ信号線１２２８、１２２９、１２３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５６】
次に第２フレームにおいて、ビデオ信号線１２２７の出力はスイッチ１２３１を通過した後、スイッチ１２０４が「２」に接続され、アナログメモリ１２０８とスイッチ１２１２に接続される。スイッチ１２１２を経てアナログメモリ１２１６とアナログバッファ回路１２２０に入力される。第２フレームではスイッチ１２２４は「２」に接続されるためアナログバッファ回路１２２０の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ信号線１２２８、１２２９、１２３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５７】
次に第３フレームにおいて、ビデオ信号線１２２７の出力はスイッチ１２３１を通過した後、スイッチ１２０５が「３」に接続され、アナログメモリ１２０９とスイッチ１２１３に接続される。スイッチ１２１３を経てアナログメモリ１２１７とアナログバッファ回路１２２１に入力される。第３フレームではスイッチ１２２５は「３」に接続されるためアナログバッファ回路１２２１の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ信号線１２２８、１２２９、１２３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５８】
次に第４フレームにおいて、ビデオ信号線１２２７の出力はスイッチ１２３１を通過した後、スイッチ１２０６が「４」に接続され、アナログメモリ１２１０とスイッチ１２１４に接続される。スイッチ１２１４を経てアナログメモリ１２１８とアナログバッファ回路１２２２に入力される。第４フレームではスイッチ１２２６は「４」に接続されるためアナログバッファ回路１２２２の出力はソース信号線Ｓ１に接続される。同様にして、ビデオ信号線１２２８、１２２９、１２３０の出力はそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に接続される。
【００５９】
このようにして、いずれのフレームにおいても、ビデオ信号線１２２７の出力はソース信号線Ｓ１に接続される。これによって、画像は正常な状態で、かつ、フレーム毎に、使用するアナログバッファ回路を入れ換えることが可能である。同様にビデオ信号線１２２８、１２２９、１２３０の出力についてもそれぞれソース信号線Ｓ２、Ｓ３、Ｓ４に、いずれのフレームにおいても接続される。
【００６０】
（実施例６）
本発明の実施形態、および実施例１ではスイッチの切り換えを周期的に決まった順序で行なっているがこの切り替えは固定したものではなくとも良い。すなわち、実施形態では最初の４フレームにおいて、ソース信号線Ｓ１がアナログバッファ出力Ａ、Ｄ、Ｃ、Ｂと接続され、次の４フレームでもＡ、Ｄ、Ｃ、Ｂと接続される、それを周期的に繰り返していた。しかし、それとは別に最初の４フレームではＡ、Ｄ、Ｃ、Ｂであるが、次の４フレームはＢ、Ｄ、Ａ、Ｃというように、出現の順番は固定ではなくランダムであっても良い。この場合、実施例１〜実施例５に示した回路とは自由に組み合わせることができる。
【００６１】
なお、本発明の表示装置は、本実施例のソース信号線駆動回路の構成に限らず、公知の構成のソース信号線駆動回路を自由に用いることができる。
【００６２】
（実施例７）
本実施例では、本発明の表示装置のゲート信号線駆動回路の構成例について説明する。
【００６３】
ゲート信号線駆動回路は、シフトレジスタ、走査方向切り換え回路等によって構成されている。なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。
【００６４】
シフトレジスタには、スタートパルスＧＳＰ、クロックパルスＧＣＬ等が入力されて、ゲート信号線選択信号を出力している。ゲート信号線駆動回路の構成について、図９を用いて説明する。
【００６５】
シフトレジスタ９０１は、クロックドインバータ９０２と９０３、インバータ９０４、ＮＡＮＤ９０７によって構成されている。シフトレジスタ９０１には、スタートパルスＧＳＰが入力され、クロックパルスＧＣＬとその極性が反転した信号である反転クロックパルスＧＣＬｂによって、クロックドインバータ９０２及び９０３が導通状態、非導通状態と変化することによって、ＮＡＮＤ９０７から順に、サンプリングパルスを出力する。
【００６６】
また、走査方向切り換え回路は、スイッチ９０５及びスイッチ９０６によって構成され、シフトレジスタの操作方向を、図面向かって左右に切り換える働きをする。図９では、走査方向切り換え信号Ｕ／ＤがＬｏの信号に対応する場合、シフトレジスタは、図面向かって左から右に順に、サンプリングパルスを出力する。一方、走査方向切り換え信号Ｕ／ＤがＨｉの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。
【００６７】
シフトレジスタから出力されたサンプリングパルスは、ＮＯＲ９０８に入力され、イネーブル信号ＥＮＢと演算される。この演算は、サンプリングパルスのなまりによって、となり合うゲート信号線が同時に選択される状況を防ぐために行われる。ＮＯＲ９０８から出力された信号は、バッファ９０９、９１０を介して、ゲート信号線Ｇ１〜Ｇｙに出力される。
【００６８】
シフトレジスタに入力されるスタートパルスＧＳＰ、クロックパルスＧＣＬ等は、外部のタイミングコントローラから入力されている。
【００６９】
なお、本発明の表示装置は、本実施例のゲート信号線駆動回路の構成に限らず、公知の構成のゲート信号線駆動回路を自由に用いることができる。本実施例は本発明の他の実施例と組み合わせて使用することができる。
【００７０】
（実施例８）
図１５にデジタル入力のソース信号線駆動回路の実施例を示す。シフトレジスタ１５０１の出力はバッファ回路１５０２を介して、ラッチ回路１５０３に入力される。ラッチ回路はバッファ回路の出力がアクティブになったときに、デジタルビデオ信号を取り込み記憶する機能を持っている。シフトレジスタが１ライン期間の間にデジタルビデオ信号を随時取り込んでいき、１ライン分のデジタルデータが記憶される。１ライン分の記憶の終了後、帰線期間中に、ラッチパルスが入力され、ラッチ回路１５０３のデータがラッチ回路１５０４に取り込まれる。
【００７１】
ラッチ回路１５０４のデータは次の帰線期間まで保持されるため、その間に、ラッチ回路１５０４のデータはＤ／Ａコンバータ１５０５によって、アナログに変換される。Ｄ／Ａコンバータ１５０５の出力はアナログバッファ回路１５０６とスイッチ１５１０を介してソース信号線を駆動する。本実施例は本発明の他の実施例と組み合わせて使用することができる。
【００７２】
ここで、スイッチ回路１５１０の動作は実施の形態にて説明したのと同等で、第１フレームにおいては、ソース信号線Ｓ１はアナログバッファ回路１５０６に接続され、第２フレームにおいては、アナログバッファ回路１５０９に接続され、第３フレームにおいては、アナログバッファ回路１５０８に接続され、第４フレームにおいてはアナログバッファ回路１５０７に接続される。このようにして、実施の形態と同様に、各ソース信号線はアナログバッファ回路の出力バラツキが平均化されるため、表示上のむらを低減することができ、画質を向上させることができる。本実施例は本発明の他の実施例と組み合わせて使用することができる。
【００７３】
（実施例９）
図１６に示すのは実施例８に示したラッチ回路の具体例である。図１６（Ａ）はクロックドインバータを用いたラッチ回路で、前述した信号線駆動回路のシフトレジスタにも使われているものである。図１６（Ｂ）はインバータとアナログスイッチを組み合わせたものである。図１６（Ｃ）は図１６（Ｂ）よりアナログスイッチを１つ削除したもので、二つのインバータ回路のうち、出力がアナログスイッチに接続されるほうのインバータの駆動能力をアナログスイッチの駆動能力より小さく設計しておき、アナログスイッチの動作によって、記憶状態を変えられるようにしたものである。ラッチ回路としてはいずれを用いても良い。また、ここに示した以外の回路を用いても良い。本実施例は本発明の他の実施例と組み合わせて使用することができる。
【００７４】
（実施例１０）
図１３は単極性のＴＦＴを用いて、シフトレジスタを構成した例である。図１３はＮｃｈの例であるが、単極性はＮｃｈのみまたはＰｃｈのみのいずれを用いても良い。単極性のプロセスを用いることによって、マスク枚数の低減が可能となる。
【００７５】
図１３において、スタートパルスは走査方向切り換えスイッチ１３０２に入力され、スイッチ用ＴＦＴ１３１１を経て、シフトレジスタ１３０１に入力される。シフトレジスタはブートストラップを用いたセットリセット型のシフトレジスタである。以下にシフトレジスタ１３０１の動作を説明する。
【００７６】
スタートパルスはＴＦＴ１３０３のゲートとＴＦＴ１３０６のゲートに入力される。ＴＦＴ１３０６がオンになるとＴＦＴ１３０４のゲートはロウになりＴＦＴ１３０４はオフになる。また、ＴＦＴ１３１０のゲートもロウになるためＴＦＴ１３１０もオフとなる。ＴＦＴ１３０３のゲートは電源電位まで上がるため、まずＴＦＴ１３０９のゲートは電源−Ｖｇｓまで上昇する。出力１は初期電位がロウであるため、ＴＦＴ１３０９は出力１と容量１３０８を充電しながらソース電位を上げていく、ＴＦＴ１３０９のゲートが電源−Ｖｇｓまで上昇したときに、ＴＦＴ１３０９はまだオンしているので、出力１はさらに上昇を続ける。ＴＦＴ１３０９のゲートは放電経路がないので、ソースに合わせて上昇し、電源をこえてもさらに上昇を続ける。
【００７７】
ＴＦＴ１３０９のドレイン、及びソースが等電位になったときに、電流が出力に流れるのが停止し、そこでＴＦＴ１３０９の電位上昇が止まる。このようにして、出力１は電源電位に等しいハイ電位を出力できる。この時はＣＬｂの電位はハイとする。ＣＬｂがロウに落ちると、容量１３０８電荷はＴＦＴ１３０９を介してＣＬｂにぬけて、出力１はロウに落ちる。出力１のパルスは次の段のシフトレジスタに伝わっていく。以上が実施例１３の回路の動作である。本実施例は本発明の他の実施例と組み合わせて使用することができる。
【００７８】
（実施例１１）
図１４で示す上面図は、画素部１４０３、ソース信号線駆動回路１４０１、ゲート信号線駆動回路１４０２、ＦＰＣ端子１４０８を貼り付ける外部入力端子１４０４、外部入力端子と各回路の入力部までを接続する配線１４０７ａ、１４０７ｂなどが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板１４１１とがシール材１４１０を介して貼り合わされている。
【００７９】
ソース信号線駆動回路１４０１と重なるように対向基板側に遮光層１４０５が設けられ、ゲート信号線駆動回路１４０２と重なるように対向基板側に遮光層１４０６が形成されている。また、画素部１４０３上の対向基板側に設けられたカラーフィルタ１４０９は遮光層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【００８０】
ここでは、カラー化を図るためにカラーフィルタ１４０９を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。
【００８１】
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層１４０５、１４０６を設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
【００８２】
また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画素電極の間隙）や、駆動回路を遮光してもよい。
【００８３】
この様にして、液晶表示装置が完成する。なお、本実施例では、透過型のアクティブマトリクス型液晶表示装置の作製方法を示したが、反射型のアクティブマトリクス型液晶表示装置も同様の手法で作製可能である。本実施例は本発明の他の実施例と組み合わせて使用することができる。
【００８４】
（実施例１２）
以上のようにして作製される液晶表示装置は、液晶モジュールを構成でき、さらに液晶表示表示装置は各種電子機器の表示部として用いることができる。以下に、本発明を用いて形成された液晶表示装置を表示媒体として組み込んだ電子機器について説明する。
【００８５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。それらの一例を図１７に示す。
【００８６】
図１７（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明により作製した発光装置をその表示部２００３に用いることにより作製される。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００８７】
図１７（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明により作製した発光装置をその表示部２１０２に用いることにより作製される。
【００８８】
図１７（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により作製した発光装置をその表示部２２０３に用いることにより作製される。
【００８９】
図１７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明により作製した発光装置をその表示部２３０２に用いることにより作製される。
【００９０】
図１７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明により作製した発光装置をこれら表示部Ａ、Ｂ２４０３、２４０４に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００９１】
図１７（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明により作製した発光装置をその表示部２５０２に用いることにより作製される。
【００９２】
図１７（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明により作製した発光装置をその表示部２６０２に用いることにより作製される。
【００９３】
ここで図１７（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明により作製した発光装置をその表示部２７０３に用いることにより作製される。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【００９４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【００９５】
【発明の効果】
従来の液晶表示装置では、アナログバッファ回路を出力に用いた場合、そのバラツキによって、縦縞が発生し、画質が低下するという問題があった。
【００９６】
本発明は、アナログバッファ回路の出力を時間的に切り換えて、出力電圧のばらつきを平均化することによって、出力ばらつきの低減ができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置のソース信号線駆動回路のブロック図。
【図２】従来の液晶表示装置のソース信号線駆動回路のブロック図。
【図３】液晶表示装置の画素部の構成を示す図。
【図４】従来の液晶表示装置のソース信号線駆動回路のブロック図。
【図５】オペアンプ型のアナログバッファの回路図。
【図６】ソースホロワ型アナログバッファの回路図。
【図７】本発明のスイッチの回路図。
【図８】本発明のスイッチのタイミングチャートを示す図。
【図９】本発明のゲート信号線駆動回路の回路図。
【図１０】ソース信号線とアナログバッファ回路の接続を示す図。
【図１１】本発明の液晶表示装置のビデオ信号切り換えを示した図。
【図１２】本発明の液晶表示装置のビデオ信号切り換えを示した図。
【図１３】単極性のトランジスタを用いたシフトレジスタの回路図。
【図１４】本発明の液晶表示装置の外観図。
【図１５】本発明を用いたデジタルソース信号線駆動回路のブロック図。
【図１６】デジタルソース信号線駆動回路のラッチ回路の回路図。
【図１７】本発明の液晶表示装置を用いた電子機器の図。

Claims (17)

1. 絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、
   前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置において、
   前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、
   前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、
   前記回路群内のソース信号線は周期的に、前記回路群内の異なるアナログバッファ回路に接続されることを特徴とする液晶表示装置。
2. 絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、
   前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置において、
   前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、
   前記複数のソース信号線と複数のアナログバッファ回路は回路群を構成し、
   前記回路群内のソース信号線は時間的にランダムに、前記回路群内の異なるアナログバッファ回路に接続されることを特徴とする液晶表示装置。
3. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置において、
   ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個アナログバッファ回路は回路群を構成し、
   ｎ個の期間が周期的に繰り返され、
   前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路に接続されることを特徴とした液晶表示装置。
4. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置において、
   ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個アナログバッファ回路は回路群を構成し、
   ｎ個の期間が時間的にランダムに繰り返され、
   前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路に接続されることを特徴とした液晶表示装置。
5. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置において、
   ｎ（ｎは２≦ｎを満たす自然数）本の前記ソース信号線と、ｎ個の前記アナログバッファ回路は回路群を構成し、
   ｎ個の期間が周期的に繰り返され、
   第ｒ（ｎは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路に、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路に接続されることを特徴とした液晶表示装置。
6. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置において、
   ｎ（ｎは２≦ｎの自然数）本の前記ソース信号線と、ｎ個の前記アナログバッファ回路は、回路群を構成し、
   ｎ個の期間が時間的にランダムに繰り返され、
   第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路に、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路に接続されることを特徴とした液晶表示装置。
7. 請求項１乃至請求項６のいずれか１項において、アナログバッファ回路はソースホロワであることを特徴とした液晶表示装置。
8. 請求項１乃至請求項６のいずれか１項において、アナログバッファ回路はボルテージホロワであることを特徴とした液晶表示装置。
9. 絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、
   前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置の駆動方法において、
   前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、
   前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、
   前記回路群内のソース信号線は周期的に、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴とする液晶表示装置の駆動方法。
10. 絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素と、
    前記信号線を駆動するソース信号線駆動回路と有する液晶表示装置の駆動方法において、
    前記ソース信号線駆動回路は複数のアナログバッファ回路を有し、
    前記複数のソース信号線と前記複数のアナログバッファ回路は回路群を構成し、
    前記回路群内のソース信号線は、時間的にランダムに、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴とする液晶表示装置の駆動方法。
11. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置において、
    ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個アナログバッファ回路は回路群を構成し、
    ｎ個の期間が周期的に繰り返され、
    前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴とした液晶表示装置の駆動方法。
12. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するための複数のアナログバッファ回路を有する液晶表示装置の駆動方法において、
    ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線とｎ個アナログバッファ回路は回路群を構成し、
    ｎ個の期間が時間的にランダムに繰り返され、
    前記回路群内のソース信号線は、それぞれの期間毎に、前記回路群内の異なるアナログバッファ回路によって駆動されることを特徴とした液晶表示装置の駆動方法。
13. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置の駆動方法において、
    ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個の前記アナログバッファ回路は回路群を構成し、
    ｎ個の期間が周期的に繰り返され、
    第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路によって、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路によって駆動されることを特徴とした液晶表示装置の駆動方法。
14. 絶縁基板上に複数の画素と、複数のソース信号線と、複数のゲート信号線と、ソース信号線駆動回路を配置し、前記ソース信号線駆動回路は前記ソース信号線を駆動するためのアナログバッファ回路を有する液晶表示装置の駆動方法において、
    ｎ（ｎは２≦ｎを満たす自然数）本のソース信号線と、ｎ個のアナログバッファ回路は回路群を構成し、
    ｎ個の期間が時間的にランダムに繰り返され、
    第ｒ（ｒは１≦ｒ≦ｎを満たす自然数）の期間において、前記回路群内の第ｍ（ｍは１≦ｍ≦ｎ−ｒ＋１を満たす自然数）のソース信号線は第ｍ＋ｒ−１のアナログバッファ回路によって、第ｌ（ｌはｎ−ｒ＋２≦ｌ≦ｎを満たす自然数）のソース信号線は第ｌ―ｎ＋ｒ−１のアナログバッファ回路によって駆動されることを特徴とした液晶表示装置の駆動方法。
15. 請求項９乃至請求項１４のいずれか１項において、アナログバッファ回路はソースホロワであることを特徴とした液晶表示装置の駆動方法。
16. 請求項９乃至請求項１４のいずれか１項において、アナログバッファ回路はボルテージホロワであることを特徴とした液晶表示装置の駆動方法。
17. 請求項１乃至請求項８のいずれか１項に記載の前記液晶表示装置を用いることを特徴とする電子機器。

Images