JP2004079770A - 絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法 - Google Patents
絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法 Download PDFInfo
- Publication number
- JP2004079770A JP2004079770A JP2002237838A JP2002237838A JP2004079770A JP 2004079770 A JP2004079770 A JP 2004079770A JP 2002237838 A JP2002237838 A JP 2002237838A JP 2002237838 A JP2002237838 A JP 2002237838A JP 2004079770 A JP2004079770 A JP 2004079770A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor substrate
- effect transistor
- imaging device
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H10P10/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】シャッタ段差の発生を抑制し、またパンチスルーやインジェクションの発生を抑制した絶縁ゲート型電界効果トランジスタおよびそれを用いた固体撮像装置およびそれらの製造方法を提供する。
【解決手段】半導体基板１１上にゲート絶縁膜３１を介してゲート電極３２が形成され、ゲート電極３１の両側における半導体基板１１にソース領域３３、ドレイン領域３４が形成された絶縁ゲート型電界効果トランジスタ３０であって、ソース領域３３、ドレイン領域３４よりも深い位置の半導体基板１１に形成されたＰ型の第１拡散層１２と、第１拡散層１２よりも深い位置の半導体基板１１に形成された第１拡散層１２よりも高濃度のＰ型の第２拡散層１３とを備えたもので、固体撮像装置の出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに用いることができる。
【選択図】 図１
【解決手段】半導体基板１１上にゲート絶縁膜３１を介してゲート電極３２が形成され、ゲート電極３１の両側における半導体基板１１にソース領域３３、ドレイン領域３４が形成された絶縁ゲート型電界効果トランジスタ３０であって、ソース領域３３、ドレイン領域３４よりも深い位置の半導体基板１１に形成されたＰ型の第１拡散層１２と、第１拡散層１２よりも深い位置の半導体基板１１に形成された第１拡散層１２よりも高濃度のＰ型の第２拡散層１３とを備えたもので、固体撮像装置の出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに用いることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法に関し、詳しくはパンチスルーやインジェクションの発生を抑えた絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ固体撮像素子の出力回路を構成するＭＯＳ及びＭＯＮＯＳトランジスタには、高利得を得るためバックゲートを空乏化させているものを用いている。
【０００３】
従来から知られているＣＣＤ（電荷結合型）固体撮像素子の出力回路を構成するドライブトランジスタを、図９の概略構成断面図によって説明する。図９に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜３１を介してゲート電極３２が形成され、このゲート電極３２の両側における上記半導体基板１１にはＰ型のソース領域３３、ドレイン領域３４が形成されている。またこのソース領域３３、ドレイン領域３４よりも深い位置の上記半導体基板１１にはＰ＋ 型の拡散層２２が形成されている。このように、ドライブトランジスタ３００が構成されている。
【０００４】
上記ドライブトランジスタ３００のチャネル下部のポテンシャルを、図１０のポテンシャル図によって説明する。図１０に示すように、ドライブトランジスタ３００では、ソースフォロア型出力回路として高利得を得るため、バックゲートを空乏化させている。
【０００５】
次に、従来から知られている、ＣＣＤ固体撮像装置の出力回路の定電流トランジスタを図１１の概略構成断面図によって説明する。図１１に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜４１を介してゲート電極４２が形成され、このゲート電極４２の両側における上記半導体基板１１にはＰ型のソース領域４３、ドレイン領域４４が形成されている。このソース領域４３、ドレイン領域４４間における半導体基板１１に、ゲート電極４２側に半導体基板１１領域を残した状態でＮ＋ 型の拡散層４５が形成されている。またこのソース領域４３、ドレイン領域４４よりも深い位置の上記半導体基板１１にはＰ＋ 型の拡散層２２が形成されている。このように、定電流トランジスタ４００が構成されている。
【０００６】
上記定電流トランジスタ４００のチャネル下部のポテンシャルを、図１２のポテンシャル図によって説明する。図１２に示すように、定電流トランジスタ４００のバックゲートがいわゆるニュートラル状態（ポテンシャル０の状態）となっている。定電流トランジスタ４００では、利得は必要無いため、バックゲートをニュートラルにしたものの他に、空乏化させたものも存在する。また図１０に示されたドライブトランジスタ３００のポテンシャルと図１２に示された定電流トランジスタ４００のポテンシャルとを比較すると、利得や周波数特性をふまえた最適な動作点を得るためにチャネルポテンシャルは異なり、結合容量が異なっている。
【０００７】
さらに、ドライブトランジスタと定電流トランジスタとでは、基板とチャンネルとの結合容量が異なっており、図１３に示す電子シャッタ印加時におけるドライブトランジスタ３００のチャネル下のポテンシャル図、および図１４に示す電子シャッタ印加時における定電流トランジスタ４００のチャネル下のポテンシャル図によれば、チャネルが受けるバックゲート効果に差が現われることがわかる。この状態で電子シャッタを印加した際、出力回路の動作点が変動し、撮像画質にレベルの段差が現われる「シャッタ段差」が生ずる。
【０００８】
また、ＣＣＤ固体撮像装置に内蔵されるＭＯＳトランジスタおよびＭＯＮＯＳトランジスタ等の絶縁ゲート型電界効果トランジスタは多様化しており、動作点およびチャネルポテンシャルもさまざまな形態が存在する。例えば前記図１１と同様なる構成をとるリセットゲートのように、目的として高利得特性が必要なトランジスタがある。このようなリセットゲートトランジスタでは、図１５のポテンシャル図に示すような電子シャッタ印加時における従来のリセットゲートトランジスタのチャネル下のポテンシャルを示す。図面において、破線で示すポテンシャル曲線は電子シャッタ印加前であり、実線で示すポテンシャル曲線は電子シャッタ印加後である。電子シャッタを印加した後では、ポテンシャル差が小さくなるためにチャネルから基板へのパンチスルーまたは基板からチャネルへのインジェクションが起こりやすくなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、固体撮像装置の出力回路におけるソースフォロアのドライブトランジスタや定電流トランジスタは、利得や周波数特性をふまえた最適な動作点を得るために、バックゲートのポテンシャルが異なっている。このため、電子シャッタを印加した際にはドライブトランジスタと定電流トランジスタのバックゲート効果の違いにより出力レベルが変動する現象（以降、「シャッタ段差」という）が発生し、撮像画質に出力の段差が現われる不具合が起こりやすい。
【００１０】
また、近年はさらに高利得化をはかるため、定電流トランジスタのチャネルポテンシャルが高くなってきており、チャネルから基板へのパンチスルーが起こりやすくなっている。さらに、バイアス回路などの多様な回路をＣＣＤ固体撮像装置へ内蔵するようにもなってきている。それらを構成するトランジスタや、リセットゲートについても目的によっては高利得のためバックゲートを空乏化させているものがある。これらも同様にパンチスルーや、基板からのインジェクションが発生しやすい。
【００１１】
本発明は、シャッタ段差の発生を抑制し、またパンチスルーやインジェクションの発生を抑制した絶縁ゲート型電界効果トランジスタおよびそれを用いた固体撮像装置およびそれらの製造方法を提供することを課題としている。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法である。
【００１３】
本発明の絶縁ゲート型電界効果トランジスタは、半導体基板上にゲート絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側における前記半導体基板にソース、ドレイン領域が形成された絶縁ゲート型電界効果トランジスタであって、前記ソース、ドレイン領域よりも深い位置の前記半導体基板に形成されたＰ型の第１拡散層と、前記第１拡散層よりも深い位置の前記半導体基板に形成された前記第１拡散層よりも高濃度のＰ型の第２拡散層とを備えたものである。
【００１４】
上記絶縁ゲート型電界効果トランジスタでは、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたことから、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。
【００１５】
本発明の絶縁ゲート型電界効果トランジスタの製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側における前記半導体基板にソース、ドレイン領域が形成された絶縁ゲート型電界効果トランジスタの製造方法であって、予め、前記半導体基板に、前記ソース、ドレイン領域が形成される領域よりも深い位置の前記半導体基板にＰ型の第１拡散層を形成する工程と、前記第１拡散層よりも深い位置の前記半導体基板に前記第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程とを備えている。
【００１６】
上記絶縁ゲート型電界効果トランジスタの製造方法では、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を形成することから、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少ない、パンチスルーやインジェクションを起こし難くなる絶縁ゲート型電界効果トランジスタを製造できる。
【００１７】
本発明の固体撮像装置は、電荷結合型の固体撮像装置において、前記固体撮像装置の出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全ては、前記絶縁ゲート型電界効果トランジスタの各ソース、ドレイン領域よりも深い位置の前記半導体基板に形成されたＰ型の第１拡散層と、前記第１拡散層よりも深い位置の前記半導体基板に形成された前記第１拡散層よりも高濃度のＰ型の第２拡散層とを備えたものである。
【００１８】
上記固体撮像装置では、出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに本発明の絶縁ゲート型電界効果トランジスタを用いることから、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００１９】
本発明の固体撮像装置の製造方法は、電荷結合型の固体撮像装置の製造方法において、前記固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを形成する際に、予め、前記絶縁ゲート型電界効果トランジスタが形成される半導体基板に、前記ドライブトランジスタと前記定電流トランジスタの各ソース、ドレイン領域が形成される領域よりも深い位置の前記半導体基板にＰ型の第１拡散層を形成する工程と、前記第１拡散層よりも深い位置の前記半導体基板に前記第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程とを行う。
【００２０】
上記固体撮像装置の製造方法では、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを本発明の絶縁ゲート型電界効果トランジスタで形成することから、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、出力回路を構成する絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないものとなっているので、チャネルへの電荷の影響が抑制される。
【００２１】
【発明の実施の形態】
本発明の絶縁ゲート型電界効果トランジスタに係る第１実施の形態を、図１の概略構成断面図によって説明する。
【００２２】
図１に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜３１を介してゲート電極３２が形成され、このゲート電極３２の両側における上記半導体基板１１にはＰ型のソース領域３３、ドレイン領域３４が形成されている。
【００２３】
またこのソース領域３３、ドレイン領域３４よりも深い位置の上記半導体基板１１にはＰ＋ 型の第１拡散層１２が形成されている。この第１拡散層１２は、半導体基板１１表面より不純物濃度のピーク位置が０．６μｍ以下の深さにあり、好ましくは０．１５μｍ以上０．４５μｍ以下の深さにある。また第１拡散層１２の不純物濃度は１×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは１．５×１０１６／ｃｍ３ 以上３×１０１６／ｃｍ３ 以下である。
【００２４】
さらに上記第１拡散層１２よりも深い位置の半導体基板１１には第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３が形成されている。この第２拡散層１３は、半導体基板１１表面より不純物濃度のピーク位置が３μｍ以上の深さにあり、好ましくは３．５μｍ以上４．５μｍ以下の深さにある。また第２拡散層１３の不純物濃度は１．５×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは２×１０１６／ｃｍ３ 以上４×１０１６／ｃｍ３ 以下である。このように、絶縁ゲート型電界効果トランジスタ３０が構成されている。この絶縁ゲート型電界効果トランジスタ３０は、固体撮像装置の出力回路におけるドライブトランジスタに用いることができる。
【００２５】
次に、第１実施の形態の絶縁ゲート型電界効果トランジスタのポテンシャルを、図２のポテンシャル図によって説明する。
【００２６】
上記絶縁ゲート型電界効果トランジスタ３０では、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたことから、図２に示すように、半導体基板（基板）１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００２７】
次に、本発明の絶縁ゲート型電界効果トランジスタに係る第２実施の形態を、図３の概略構成断面図によって説明する。
【００２８】
図３に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜４１を介してゲート電極４２が形成され、このゲート電極４２の両側における上記半導体基板１１にはＰ型のソース領域４３、ドレイン領域４４が形成されている。またソース領域４３、ドレイン領域４４間に置ける半導体基板１１には、ゲート電極４２側に半導体基板１１領域を残した状態でＮ型の拡散層４５が形成されている。
【００２９】
さらに、上記ソース領域４３、ドレイン領域４４よりも深い位置の上記半導体基板１１にはＰ＋ 型の第１拡散層１２が形成されている。この第１拡散層１２は、半導体基板１１表面より不純物濃度のピーク位置が０．６μｍ以下の深さにあり、好ましくは０．１５μｍ以上０．４５μｍ以下の深さにある。また第１拡散層１２の不純物濃度は１×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは１．５×１０１６／ｃｍ３ 以上３×１０１６／ｃｍ３ 以下である。
【００３０】
さらに上記第１拡散層１２よりも深い位置の半導体基板１１には第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３が形成されている。この第２拡散層１３は、半導体基板１１表面より不純物濃度のピーク位置が３μｍ以上の深さにあり、好ましくは３．５μｍ以上４．５μｍ以下の深さにある。また第２拡散層１３の不純物濃度は１．５×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは２×１０１６／ｃｍ３ 以上４×１０１６／ｃｍ３ 以下である。このように、絶縁ゲート型電界効果トランジスタ４０が構成されている。この絶縁ゲート型電界効果トランジスタ４０は、固体撮像装置の出力回路における定電流トランジスタやリセットゲートトランジスタに用いることができる。
【００３１】
第２実施の形態の絶縁ゲート型電界効果トランジスタのポテンシャルを、図４のポテンシャル図によって説明する。
【００３２】
上記絶縁ゲート型電界効果トランジスタ４０では、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたことから、図４に示すように、半導体基板（基板）１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００３３】
上記図１および図３によって説明した絶縁ゲート型電界効果トランジスタは、ＣＣＤ固体撮像素子に内蔵されている全ての回路を構成するＭＯＳおよびＭＯＮＯＳ型トランジスタに適用することができる。
【００３４】
本発明の絶縁ゲート型電界効果トランジスタ製造方法に係る第１実施の形態を、前記図１の製造工程断面図によって説明する。
【００３５】
前記図１に示すように、半導体基板１１上にゲート絶縁膜３１、ゲート電極３２、および半導体基板１１に４Ｐ型のソース領域３３、ドレイン領域３４を形成する前に、予め、次の２工程を行う。
【００３６】
第１の工程は、半導体基板１１に、Ｐ型のソース領域３３、ドレイン領域３４が形成される領域よりも深い位置の半導体基板１１にＰ型の不純物をドーピングして第１拡散層１２を形成する。この第１拡散層１２は、半導体基板１１表面より不純物濃度のピーク位置が０．６μｍ以下の深さになり、好ましくは０．１５μｍ以上０．４５μｍ以下の深さになるようにする。および第１拡散層１２の不純物濃度は１×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下となり、好ましくは１．５×１０１６／ｃｍ３ 以上３×１０１６／ｃｍ３ 以下となるようにする。上記不純物のドーピングは、例えばイオン注入方により行われる。そのときのドーズ量、注入エネルギー等は、上記不純物濃度のピーク位置となるようにおよび不純物濃度となるように、適宜設定する。
【００３７】
第２の工程は、上記第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成する。この第２拡散層１３は、半導体基板１１表面より不純物濃度のピーク位置が３μｍ以上の深さになり、好ましくは３．５μｍ以上４．５μｍ以下の深さになるようにする。および第２拡散層１３の不純物濃度は、１．５×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下となり、好ましくは２×１０１６／ｃｍ３ 以上４×１０１６／ｃｍ３ 以下となるようにする。上記不純物のドーピングは、例えばイオン注入方により行われる。そのときのドーズ量、注入エネルギー等は、上記不純物濃度のピーク位置となるようにおよび不純物濃度となるように、適宜設定する。例えば、３ＭｅＶ以上の高エネルギーかつ１×１０１２／ｃｍ２ 以上のドーズ量でＰ型不純物（例えばホウ素（Ｂ＋ ）、二フッ化ホウ素（ＢＦ２ ＋ ）等）を注入することにより実現できる。
【００３８】
その後、通常のトランジスタ形成技術によって、上記半導体基板１１に、ゲート絶縁膜３１、ゲート電極３２、４Ｐ型のソース領域３３、ドレイン領域３４を形成する。なお、上記第１拡散層１２を形成する第１の工程と第２拡散層１３を形成する第２の工程とはどちらを先に行ってもよい。
【００３９】
上記絶縁ゲート型電界効果トランジスタ３０の製造方法では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成することから、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００４０】
本発明の絶縁ゲート型電界効果トランジスタ製造方法に係る第２実施の形態を、前記図３の製造工程断面図によって説明する。
【００４１】
前記図３に示すように、絶縁ゲート型電界効果トランジスタ４０の製造方法は、前記第１実施の形態と同様に、半導体基板１１に、Ｐ型のソース領域４３、ドレイン領域４４が形成される領域よりも深い位置の半導体基板１１にＰ型の不純物をドーピングして第１拡散層１２を形成する第１の工程と、上記第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成する第２の工程とを行った後に、半導体基板１１のソース領域４３、ドレイン領域４４が形成される間の領域に、半導体基板１１表面側に半導体基板１１領域を残した状態で前記第１拡散層１２よりも浅い位置にＮ型の拡散層４５を形成する。なお、上記第１拡散層１２、第２拡散層１３、Ｎ型の拡散層４５の形成順は一例であって、どの拡散層を先に形成してもよく、その形成順は問わない。その後、通常のトランジスタ形成技術によって、半導体基板１１上に、ゲート絶縁膜４１、ゲート電極４２、Ｐ型のソース領域４３、ドレイン領域４４を形成すればよい。
【００４２】
上記絶縁ゲート型電界効果トランジスタ４０の製造方法では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成することから、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路の定電流トランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００４３】
本発明の固体撮像装置に係る実施の形態を、前記図５の（１）ＣＣＤ固体撮像装置全体図と出力回路図および前記図１と図３によって説明する。
【００４４】
前記図５に示すように、固体撮像装置１は、概略、マトリックス状に配置された受光センサ２と各受光センサ列に隣接して配置された垂直レジスタ３とで構成される受光部４と水平レジスタ５と出力回路部６とで構成されている。固体撮像装置１に光が入射すると、上記受光部４の受光センサ２によって電気信号に変換され、垂直レジスタ３、水平レジスタ５を通って出力回路６より出力される。図中の矢印は信号転送方向を示す。
【００４５】
この出力回路６は、図（２）に示すように、ソースフォロワ型電流増幅回路であり、そのドライブトランジスタ７は前記図１によって説明した構成の絶縁ゲート型電界効果トランジスタ３０からなり、定電流トランジスタ８は前記図３によって説明した絶縁ゲート型電界効果トランジスタ４０からなっている。また、図示はしていないが、上記固体撮像装置１のリセットゲートトランジスタにも前記図３によって説明した絶縁ゲート型電界効果トランジスタ４０の構成を採用することができる。このように、固体撮像装置１では、その出力回路６を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに前記図１もしくは前記図３によって説明した絶縁ゲート型電界効果トランジスタを採用することができる。
【００４６】
上記固体撮像装置１では、出力回路６を構成するもので半導体基板に形成されたドライブトランジスタの一部もしくは全てに本発明の絶縁ゲート型電界効果トランジスタを用いることから、固体撮像装置１の電子シャッタを動作させるために半導体基板に高い電圧をかけても、絶縁ゲート型電界効果トランジスタは、半導体基板の深い位置におけるポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。このことを以下に説明する。
【００４７】
上記固体撮像装置１の実施の形態に係るドライブトランジスタのポテンシャルを、図６のポテンシャル図によって説明する。
【００４８】
上記ドライブトランジスタ７（絶縁ゲート型電界効果トランジスタ３０）では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ型の第２拡散層１３を備えたことから、図６に示すように、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。これにより、電子シャッタを印加しても、ポテンシャル変動が極めて少なくなり、バックゲートが通常の動作領域全域においてニュートラルとなって、バックゲート効果およびチャネルと半導体基板との間の電荷流入が起こらなくなる。しかも第２拡散層１３を形成するためにＰ型不純物を高エネルギーで注入しているため、チャネルとの結合容量は極めて小さく、トランジスタのポテンシャル変動、利得特性には影響を及ぼさない。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。このように、固体撮像装置１の電子シャッタを動作させるために半導体基板１１に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制され、安定した撮像画質の出力が得られる。図面において、破線で示すポテンシャル曲線は電子シャッタ印加前であり、実線で示すポテンシャル曲線は電子シャッタ印加後である。
【００４９】
次に、上記固体撮像装置１の実施の形態に係る定電流トランジスタのポテンシャルを、図７のポテンシャル図によって説明する。
【００５０】
図７に示すように、上記定電流トランジスタ８（絶縁ゲート型電界効果トランジスタ４０）では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ型の第２拡散層１３を備えたことから、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。これにより、ポテンシャル変動が極めて少なくなり、バックゲートが通常の動作領域全域においてニュートラルとなって、バックゲート効果及びチャネルと半導体基板との間の電荷流入が起こらなくなる。しかも第２拡散層１３を形成するためにＰ型不純物を高エネルギーで注入しているため、チャネルとの結合容量は極めて小さく、トランジスタのポテンシャル変動、利得特性には影響を及ぼさない。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。このように、固体撮像装置１の電子シャッタを動作させるために半導体基板１１に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制され、安定した撮像画質の出力が得られる。図面において、破線で示すポテンシャル曲線は電子シャッタ印加前であり、実線で示すポテンシャル曲線は電子シャッタ印加後である。
【００５１】
次に、本発明の固体撮像装置の製造方法について説明する。本発明の固体撮像装置の製造方法は、一般に知られている電荷結合型の固体撮像装置の製造方法において、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを形成する際に、予め次の２工程を行う。第１の工程は、絶縁ゲート型電界効果トランジスタが形成される半導体基板に、絶縁ゲート型電界効果トランジスタのソース、ドレイン領域が形成される領域よりも深い位置の半導体基板にＰ型の第１拡散層を形成する工程である。第２の工程は、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程である。この第１の工程と第２の工程はどちらを先に行ってもよい。
【００５２】
次に、図８のフローチャートによって、固体撮像装置の出力回路部分を形成する工程を説明する。
【００５３】
図８に示すように、先ずＮ− 型エピタキシャル層を有するエピタキシャル（Ｅｐｉ）基板を形成する。次に、ＣＣＤ受光部が形成される領域をマスクして、出力回路のトランジスタ形成領域に第１拡散層と第２拡散層とを形成するための不純物ドーピングを、例えばイオン注入法を用いて行う。このとき、第１拡散層の不純物濃度ピークの位置、不純物濃度、第２拡散層の不純物濃度ピークの位置、不純物濃度は、図１および図３を用いて先に説明した絶縁ゲート型電界効果トランジスタの条件と同一である。
【００５４】
次に、トランジスタ形成領域にチャネル形成用の不純物を半導体基板にドーピングする。このときもＣＣＤ受光部が形成される領域はマスクしておく。
【００５５】
次いで、上記ドーピングに用いたマスクを除去した後、出力回路のトランジスタ形成領域にゲート絶縁膜を形成するとともに受光部の転送電極間の絶縁膜を形成する。続いて、出力回路のトランジスタ形成領域にゲート電極を形成するとともに受光部の転送電極を形成する。
【００５６】
次いで、受光部領域をマスクして、トランジスタ形成領域にソース、ドレインとなる拡散層を形成する。さらに、受光部領域をマスクして、トランジスタ形成領域の結線工程を行う。
【００５７】
上記固体撮像装置の製造方法では、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを本発明の絶縁ゲート型電界効果トランジスタで形成することから、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、出力回路を構成する絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないものとなっているので、チャネルへの電荷の影響が抑制される。
【００５８】
【発明の効果】
以上、説明したように本発明の絶縁ゲート型電界効果トランジスタによれば、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたので、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響を抑制できる。
【００５９】
本発明の絶縁ゲート型電界効果トランジスタの製造方法によれば、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を形成するので、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少ない、パンチスルーやインジェクションを起こし難くなる絶縁ゲート型電界効果トランジスタを製造できる。また固体撮像装置のソースフォロワ型信号電流増幅回路のトランジスタにこのような絶縁ゲート型電界効果トランジスタを形成した場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制されるトランジスタを形成することができる。
【００６０】
本発明の固体撮像装置によれば、出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに本発明の絶縁ゲート型電界効果トランジスタを用いるので、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響を抑制することができる。よって、シャッタ段差の不具合の発生を解消することができる。また、固体撮像装置の内蔵回路を構成するトランジスタやリセットゲートにおいて、半導体基板とのパンチスルーおよびインジェクションによる不具合の発生を無くすことができる。
【００６１】
本発明の固体撮像装置の製造方法によれば、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを本発明の絶縁ゲート型電界効果トランジスタで形成するので、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、出力回路を構成する絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないものとなり、チャネルへの電荷の影響を抑制することができるものとなる。よって、シャッタ段差の不具合の発生を解消することができる固体撮像装置を製造することができる。また、固体撮像装置の内蔵回路を構成するトランジスタやリセットゲートにおいて、半導体基板とのパンチスルーおよびインジェクションによる不具合の発生が無い固体撮像装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の絶縁ゲート型電界効果トランジスタに係る第１実施の形態を示す概略構成断面図である。
【図２】第１実施の形態で説明した絶縁ゲート型電界効果トランジスタのチャネル下のポテンシャル図である。
【図３】本発明の絶縁ゲート型電界効果トランジスタに係る第２実施の形態を示す概略構成断面図である。
【図４】第２実施の形態で説明した絶縁ゲート型電界効果トランジスタのチャネル下のポテンシャル図である。
【図５】本発明の固体撮像装置に係る実施の形態を示す（１）ＣＣＤ固体撮像装置全体図と（２）出力回路図である。
【図６】固体撮像装置の実施の形態に係るドライブトランジスタのチャネル下のポテンシャル図である。
【図７】固体撮像装置の実施の形態に係る定電流トランジスタのチャネル下のポテンシャル図である。
【図８】本発明の固体撮像装置の製造方法に係る実施の形態を示すフローチャートである。
【図９】従来の固体撮像装置の出力回路に用いられていたドライブトランジスタの概略構成断面図である。
【図１０】従来のドライブトランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１１】従来の固体撮像装置の出力回路に用いられていた定電流トランジスタの概略構成断面図である。
【図１２】従来の定電流トランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１３】電子シャッタ印加時における従来のドライブトランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１４】電子シャッタ印加時における従来の定電流トランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１５】電子シャッタ印加時における従来のリセットゲートトランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【符号の説明】
１１…半導体基板、１２…第１拡散層、１３…第２拡散層、３０…絶縁ゲート型電界効果トランジスタ、３１…ゲート絶縁膜、３２…ゲート電極、３３…ソース領域、３４…ドレイン領域
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法に関し、詳しくはパンチスルーやインジェクションの発生を抑えた絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ固体撮像素子の出力回路を構成するＭＯＳ及びＭＯＮＯＳトランジスタには、高利得を得るためバックゲートを空乏化させているものを用いている。
【０００３】
従来から知られているＣＣＤ（電荷結合型）固体撮像素子の出力回路を構成するドライブトランジスタを、図９の概略構成断面図によって説明する。図９に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜３１を介してゲート電極３２が形成され、このゲート電極３２の両側における上記半導体基板１１にはＰ型のソース領域３３、ドレイン領域３４が形成されている。またこのソース領域３３、ドレイン領域３４よりも深い位置の上記半導体基板１１にはＰ＋ 型の拡散層２２が形成されている。このように、ドライブトランジスタ３００が構成されている。
【０００４】
上記ドライブトランジスタ３００のチャネル下部のポテンシャルを、図１０のポテンシャル図によって説明する。図１０に示すように、ドライブトランジスタ３００では、ソースフォロア型出力回路として高利得を得るため、バックゲートを空乏化させている。
【０００５】
次に、従来から知られている、ＣＣＤ固体撮像装置の出力回路の定電流トランジスタを図１１の概略構成断面図によって説明する。図１１に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜４１を介してゲート電極４２が形成され、このゲート電極４２の両側における上記半導体基板１１にはＰ型のソース領域４３、ドレイン領域４４が形成されている。このソース領域４３、ドレイン領域４４間における半導体基板１１に、ゲート電極４２側に半導体基板１１領域を残した状態でＮ＋ 型の拡散層４５が形成されている。またこのソース領域４３、ドレイン領域４４よりも深い位置の上記半導体基板１１にはＰ＋ 型の拡散層２２が形成されている。このように、定電流トランジスタ４００が構成されている。
【０００６】
上記定電流トランジスタ４００のチャネル下部のポテンシャルを、図１２のポテンシャル図によって説明する。図１２に示すように、定電流トランジスタ４００のバックゲートがいわゆるニュートラル状態（ポテンシャル０の状態）となっている。定電流トランジスタ４００では、利得は必要無いため、バックゲートをニュートラルにしたものの他に、空乏化させたものも存在する。また図１０に示されたドライブトランジスタ３００のポテンシャルと図１２に示された定電流トランジスタ４００のポテンシャルとを比較すると、利得や周波数特性をふまえた最適な動作点を得るためにチャネルポテンシャルは異なり、結合容量が異なっている。
【０００７】
さらに、ドライブトランジスタと定電流トランジスタとでは、基板とチャンネルとの結合容量が異なっており、図１３に示す電子シャッタ印加時におけるドライブトランジスタ３００のチャネル下のポテンシャル図、および図１４に示す電子シャッタ印加時における定電流トランジスタ４００のチャネル下のポテンシャル図によれば、チャネルが受けるバックゲート効果に差が現われることがわかる。この状態で電子シャッタを印加した際、出力回路の動作点が変動し、撮像画質にレベルの段差が現われる「シャッタ段差」が生ずる。
【０００８】
また、ＣＣＤ固体撮像装置に内蔵されるＭＯＳトランジスタおよびＭＯＮＯＳトランジスタ等の絶縁ゲート型電界効果トランジスタは多様化しており、動作点およびチャネルポテンシャルもさまざまな形態が存在する。例えば前記図１１と同様なる構成をとるリセットゲートのように、目的として高利得特性が必要なトランジスタがある。このようなリセットゲートトランジスタでは、図１５のポテンシャル図に示すような電子シャッタ印加時における従来のリセットゲートトランジスタのチャネル下のポテンシャルを示す。図面において、破線で示すポテンシャル曲線は電子シャッタ印加前であり、実線で示すポテンシャル曲線は電子シャッタ印加後である。電子シャッタを印加した後では、ポテンシャル差が小さくなるためにチャネルから基板へのパンチスルーまたは基板からチャネルへのインジェクションが起こりやすくなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、固体撮像装置の出力回路におけるソースフォロアのドライブトランジスタや定電流トランジスタは、利得や周波数特性をふまえた最適な動作点を得るために、バックゲートのポテンシャルが異なっている。このため、電子シャッタを印加した際にはドライブトランジスタと定電流トランジスタのバックゲート効果の違いにより出力レベルが変動する現象（以降、「シャッタ段差」という）が発生し、撮像画質に出力の段差が現われる不具合が起こりやすい。
【００１０】
また、近年はさらに高利得化をはかるため、定電流トランジスタのチャネルポテンシャルが高くなってきており、チャネルから基板へのパンチスルーが起こりやすくなっている。さらに、バイアス回路などの多様な回路をＣＣＤ固体撮像装置へ内蔵するようにもなってきている。それらを構成するトランジスタや、リセットゲートについても目的によっては高利得のためバックゲートを空乏化させているものがある。これらも同様にパンチスルーや、基板からのインジェクションが発生しやすい。
【００１１】
本発明は、シャッタ段差の発生を抑制し、またパンチスルーやインジェクションの発生を抑制した絶縁ゲート型電界効果トランジスタおよびそれを用いた固体撮像装置およびそれらの製造方法を提供することを課題としている。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた絶縁ゲート型電界効果トランジスタとその製造方法および固体撮像装置とその製造方法である。
【００１３】
本発明の絶縁ゲート型電界効果トランジスタは、半導体基板上にゲート絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側における前記半導体基板にソース、ドレイン領域が形成された絶縁ゲート型電界効果トランジスタであって、前記ソース、ドレイン領域よりも深い位置の前記半導体基板に形成されたＰ型の第１拡散層と、前記第１拡散層よりも深い位置の前記半導体基板に形成された前記第１拡散層よりも高濃度のＰ型の第２拡散層とを備えたものである。
【００１４】
上記絶縁ゲート型電界効果トランジスタでは、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたことから、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。
【００１５】
本発明の絶縁ゲート型電界効果トランジスタの製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側における前記半導体基板にソース、ドレイン領域が形成された絶縁ゲート型電界効果トランジスタの製造方法であって、予め、前記半導体基板に、前記ソース、ドレイン領域が形成される領域よりも深い位置の前記半導体基板にＰ型の第１拡散層を形成する工程と、前記第１拡散層よりも深い位置の前記半導体基板に前記第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程とを備えている。
【００１６】
上記絶縁ゲート型電界効果トランジスタの製造方法では、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を形成することから、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少ない、パンチスルーやインジェクションを起こし難くなる絶縁ゲート型電界効果トランジスタを製造できる。
【００１７】
本発明の固体撮像装置は、電荷結合型の固体撮像装置において、前記固体撮像装置の出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全ては、前記絶縁ゲート型電界効果トランジスタの各ソース、ドレイン領域よりも深い位置の前記半導体基板に形成されたＰ型の第１拡散層と、前記第１拡散層よりも深い位置の前記半導体基板に形成された前記第１拡散層よりも高濃度のＰ型の第２拡散層とを備えたものである。
【００１８】
上記固体撮像装置では、出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに本発明の絶縁ゲート型電界効果トランジスタを用いることから、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００１９】
本発明の固体撮像装置の製造方法は、電荷結合型の固体撮像装置の製造方法において、前記固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを形成する際に、予め、前記絶縁ゲート型電界効果トランジスタが形成される半導体基板に、前記ドライブトランジスタと前記定電流トランジスタの各ソース、ドレイン領域が形成される領域よりも深い位置の前記半導体基板にＰ型の第１拡散層を形成する工程と、前記第１拡散層よりも深い位置の前記半導体基板に前記第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程とを行う。
【００２０】
上記固体撮像装置の製造方法では、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを本発明の絶縁ゲート型電界効果トランジスタで形成することから、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、出力回路を構成する絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないものとなっているので、チャネルへの電荷の影響が抑制される。
【００２１】
【発明の実施の形態】
本発明の絶縁ゲート型電界効果トランジスタに係る第１実施の形態を、図１の概略構成断面図によって説明する。
【００２２】
図１に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜３１を介してゲート電極３２が形成され、このゲート電極３２の両側における上記半導体基板１１にはＰ型のソース領域３３、ドレイン領域３４が形成されている。
【００２３】
またこのソース領域３３、ドレイン領域３４よりも深い位置の上記半導体基板１１にはＰ＋ 型の第１拡散層１２が形成されている。この第１拡散層１２は、半導体基板１１表面より不純物濃度のピーク位置が０．６μｍ以下の深さにあり、好ましくは０．１５μｍ以上０．４５μｍ以下の深さにある。また第１拡散層１２の不純物濃度は１×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは１．５×１０１６／ｃｍ３ 以上３×１０１６／ｃｍ３ 以下である。
【００２４】
さらに上記第１拡散層１２よりも深い位置の半導体基板１１には第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３が形成されている。この第２拡散層１３は、半導体基板１１表面より不純物濃度のピーク位置が３μｍ以上の深さにあり、好ましくは３．５μｍ以上４．５μｍ以下の深さにある。また第２拡散層１３の不純物濃度は１．５×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは２×１０１６／ｃｍ３ 以上４×１０１６／ｃｍ３ 以下である。このように、絶縁ゲート型電界効果トランジスタ３０が構成されている。この絶縁ゲート型電界効果トランジスタ３０は、固体撮像装置の出力回路におけるドライブトランジスタに用いることができる。
【００２５】
次に、第１実施の形態の絶縁ゲート型電界効果トランジスタのポテンシャルを、図２のポテンシャル図によって説明する。
【００２６】
上記絶縁ゲート型電界効果トランジスタ３０では、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたことから、図２に示すように、半導体基板（基板）１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００２７】
次に、本発明の絶縁ゲート型電界効果トランジスタに係る第２実施の形態を、図３の概略構成断面図によって説明する。
【００２８】
図３に示すように、Ｎ型の半導体基板１１上にはゲート絶縁膜４１を介してゲート電極４２が形成され、このゲート電極４２の両側における上記半導体基板１１にはＰ型のソース領域４３、ドレイン領域４４が形成されている。またソース領域４３、ドレイン領域４４間に置ける半導体基板１１には、ゲート電極４２側に半導体基板１１領域を残した状態でＮ型の拡散層４５が形成されている。
【００２９】
さらに、上記ソース領域４３、ドレイン領域４４よりも深い位置の上記半導体基板１１にはＰ＋ 型の第１拡散層１２が形成されている。この第１拡散層１２は、半導体基板１１表面より不純物濃度のピーク位置が０．６μｍ以下の深さにあり、好ましくは０．１５μｍ以上０．４５μｍ以下の深さにある。また第１拡散層１２の不純物濃度は１×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは１．５×１０１６／ｃｍ３ 以上３×１０１６／ｃｍ３ 以下である。
【００３０】
さらに上記第１拡散層１２よりも深い位置の半導体基板１１には第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３が形成されている。この第２拡散層１３は、半導体基板１１表面より不純物濃度のピーク位置が３μｍ以上の深さにあり、好ましくは３．５μｍ以上４．５μｍ以下の深さにある。また第２拡散層１３の不純物濃度は１．５×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下であり、好ましくは２×１０１６／ｃｍ３ 以上４×１０１６／ｃｍ３ 以下である。このように、絶縁ゲート型電界効果トランジスタ４０が構成されている。この絶縁ゲート型電界効果トランジスタ４０は、固体撮像装置の出力回路における定電流トランジスタやリセットゲートトランジスタに用いることができる。
【００３１】
第２実施の形態の絶縁ゲート型電界効果トランジスタのポテンシャルを、図４のポテンシャル図によって説明する。
【００３２】
上記絶縁ゲート型電界効果トランジスタ４０では、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたことから、図４に示すように、半導体基板（基板）１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００３３】
上記図１および図３によって説明した絶縁ゲート型電界効果トランジスタは、ＣＣＤ固体撮像素子に内蔵されている全ての回路を構成するＭＯＳおよびＭＯＮＯＳ型トランジスタに適用することができる。
【００３４】
本発明の絶縁ゲート型電界効果トランジスタ製造方法に係る第１実施の形態を、前記図１の製造工程断面図によって説明する。
【００３５】
前記図１に示すように、半導体基板１１上にゲート絶縁膜３１、ゲート電極３２、および半導体基板１１に４Ｐ型のソース領域３３、ドレイン領域３４を形成する前に、予め、次の２工程を行う。
【００３６】
第１の工程は、半導体基板１１に、Ｐ型のソース領域３３、ドレイン領域３４が形成される領域よりも深い位置の半導体基板１１にＰ型の不純物をドーピングして第１拡散層１２を形成する。この第１拡散層１２は、半導体基板１１表面より不純物濃度のピーク位置が０．６μｍ以下の深さになり、好ましくは０．１５μｍ以上０．４５μｍ以下の深さになるようにする。および第１拡散層１２の不純物濃度は１×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下となり、好ましくは１．５×１０１６／ｃｍ３ 以上３×１０１６／ｃｍ３ 以下となるようにする。上記不純物のドーピングは、例えばイオン注入方により行われる。そのときのドーズ量、注入エネルギー等は、上記不純物濃度のピーク位置となるようにおよび不純物濃度となるように、適宜設定する。
【００３７】
第２の工程は、上記第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成する。この第２拡散層１３は、半導体基板１１表面より不純物濃度のピーク位置が３μｍ以上の深さになり、好ましくは３．５μｍ以上４．５μｍ以下の深さになるようにする。および第２拡散層１３の不純物濃度は、１．５×１０１６／ｃｍ３ 以上６×１０１６／ｃｍ３ 以下となり、好ましくは２×１０１６／ｃｍ３ 以上４×１０１６／ｃｍ３ 以下となるようにする。上記不純物のドーピングは、例えばイオン注入方により行われる。そのときのドーズ量、注入エネルギー等は、上記不純物濃度のピーク位置となるようにおよび不純物濃度となるように、適宜設定する。例えば、３ＭｅＶ以上の高エネルギーかつ１×１０１２／ｃｍ２ 以上のドーズ量でＰ型不純物（例えばホウ素（Ｂ＋ ）、二フッ化ホウ素（ＢＦ２ ＋ ）等）を注入することにより実現できる。
【００３８】
その後、通常のトランジスタ形成技術によって、上記半導体基板１１に、ゲート絶縁膜３１、ゲート電極３２、４Ｐ型のソース領域３３、ドレイン領域３４を形成する。なお、上記第１拡散層１２を形成する第１の工程と第２拡散層１３を形成する第２の工程とはどちらを先に行ってもよい。
【００３９】
上記絶縁ゲート型電界効果トランジスタ３０の製造方法では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成することから、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００４０】
本発明の絶縁ゲート型電界効果トランジスタ製造方法に係る第２実施の形態を、前記図３の製造工程断面図によって説明する。
【００４１】
前記図３に示すように、絶縁ゲート型電界効果トランジスタ４０の製造方法は、前記第１実施の形態と同様に、半導体基板１１に、Ｐ型のソース領域４３、ドレイン領域４４が形成される領域よりも深い位置の半導体基板１１にＰ型の不純物をドーピングして第１拡散層１２を形成する第１の工程と、上記第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成する第２の工程とを行った後に、半導体基板１１のソース領域４３、ドレイン領域４４が形成される間の領域に、半導体基板１１表面側に半導体基板１１領域を残した状態で前記第１拡散層１２よりも浅い位置にＮ型の拡散層４５を形成する。なお、上記第１拡散層１２、第２拡散層１３、Ｎ型の拡散層４５の形成順は一例であって、どの拡散層を先に形成してもよく、その形成順は問わない。その後、通常のトランジスタ形成技術によって、半導体基板１１上に、ゲート絶縁膜４１、ゲート電極４２、Ｐ型のソース領域４３、ドレイン領域４４を形成すればよい。
【００４２】
上記絶縁ゲート型電界効果トランジスタ４０の製造方法では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ＋＋型の第２拡散層１３を形成することから、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路の定電流トランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。
【００４３】
本発明の固体撮像装置に係る実施の形態を、前記図５の（１）ＣＣＤ固体撮像装置全体図と出力回路図および前記図１と図３によって説明する。
【００４４】
前記図５に示すように、固体撮像装置１は、概略、マトリックス状に配置された受光センサ２と各受光センサ列に隣接して配置された垂直レジスタ３とで構成される受光部４と水平レジスタ５と出力回路部６とで構成されている。固体撮像装置１に光が入射すると、上記受光部４の受光センサ２によって電気信号に変換され、垂直レジスタ３、水平レジスタ５を通って出力回路６より出力される。図中の矢印は信号転送方向を示す。
【００４５】
この出力回路６は、図（２）に示すように、ソースフォロワ型電流増幅回路であり、そのドライブトランジスタ７は前記図１によって説明した構成の絶縁ゲート型電界効果トランジスタ３０からなり、定電流トランジスタ８は前記図３によって説明した絶縁ゲート型電界効果トランジスタ４０からなっている。また、図示はしていないが、上記固体撮像装置１のリセットゲートトランジスタにも前記図３によって説明した絶縁ゲート型電界効果トランジスタ４０の構成を採用することができる。このように、固体撮像装置１では、その出力回路６を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに前記図１もしくは前記図３によって説明した絶縁ゲート型電界効果トランジスタを採用することができる。
【００４６】
上記固体撮像装置１では、出力回路６を構成するもので半導体基板に形成されたドライブトランジスタの一部もしくは全てに本発明の絶縁ゲート型電界効果トランジスタを用いることから、固体撮像装置１の電子シャッタを動作させるために半導体基板に高い電圧をかけても、絶縁ゲート型電界効果トランジスタは、半導体基板の深い位置におけるポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制される。このことを以下に説明する。
【００４７】
上記固体撮像装置１の実施の形態に係るドライブトランジスタのポテンシャルを、図６のポテンシャル図によって説明する。
【００４８】
上記ドライブトランジスタ７（絶縁ゲート型電界効果トランジスタ３０）では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ型の第２拡散層１３を備えたことから、図６に示すように、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。これにより、電子シャッタを印加しても、ポテンシャル変動が極めて少なくなり、バックゲートが通常の動作領域全域においてニュートラルとなって、バックゲート効果およびチャネルと半導体基板との間の電荷流入が起こらなくなる。しかも第２拡散層１３を形成するためにＰ型不純物を高エネルギーで注入しているため、チャネルとの結合容量は極めて小さく、トランジスタのポテンシャル変動、利得特性には影響を及ぼさない。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。このように、固体撮像装置１の電子シャッタを動作させるために半導体基板１１に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制され、安定した撮像画質の出力が得られる。図面において、破線で示すポテンシャル曲線は電子シャッタ印加前であり、実線で示すポテンシャル曲線は電子シャッタ印加後である。
【００４９】
次に、上記固体撮像装置１の実施の形態に係る定電流トランジスタのポテンシャルを、図７のポテンシャル図によって説明する。
【００５０】
図７に示すように、上記定電流トランジスタ８（絶縁ゲート型電界効果トランジスタ４０）では、第１拡散層１２よりも深い位置の半導体基板１１に第１拡散層１２よりも高濃度のＰ型の第２拡散層１３を備えたことから、半導体基板１１の深い位置、すなわち、高濃度のＰ型の第２拡散層１３よりも深い位置にポテンシャルのニュートラル状態（ポテンシャル０の状態）を作り出すことができる。これにより、ポテンシャル変動が極めて少なくなり、バックゲートが通常の動作領域全域においてニュートラルとなって、バックゲート効果及びチャネルと半導体基板との間の電荷流入が起こらなくなる。しかも第２拡散層１３を形成するためにＰ型不純物を高エネルギーで注入しているため、チャネルとの結合容量は極めて小さく、トランジスタのポテンシャル変動、利得特性には影響を及ぼさない。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。このように、固体撮像装置１の電子シャッタを動作させるために半導体基板１１に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制され、安定した撮像画質の出力が得られる。図面において、破線で示すポテンシャル曲線は電子シャッタ印加前であり、実線で示すポテンシャル曲線は電子シャッタ印加後である。
【００５１】
次に、本発明の固体撮像装置の製造方法について説明する。本発明の固体撮像装置の製造方法は、一般に知られている電荷結合型の固体撮像装置の製造方法において、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを形成する際に、予め次の２工程を行う。第１の工程は、絶縁ゲート型電界効果トランジスタが形成される半導体基板に、絶縁ゲート型電界効果トランジスタのソース、ドレイン領域が形成される領域よりも深い位置の半導体基板にＰ型の第１拡散層を形成する工程である。第２の工程は、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程である。この第１の工程と第２の工程はどちらを先に行ってもよい。
【００５２】
次に、図８のフローチャートによって、固体撮像装置の出力回路部分を形成する工程を説明する。
【００５３】
図８に示すように、先ずＮ− 型エピタキシャル層を有するエピタキシャル（Ｅｐｉ）基板を形成する。次に、ＣＣＤ受光部が形成される領域をマスクして、出力回路のトランジスタ形成領域に第１拡散層と第２拡散層とを形成するための不純物ドーピングを、例えばイオン注入法を用いて行う。このとき、第１拡散層の不純物濃度ピークの位置、不純物濃度、第２拡散層の不純物濃度ピークの位置、不純物濃度は、図１および図３を用いて先に説明した絶縁ゲート型電界効果トランジスタの条件と同一である。
【００５４】
次に、トランジスタ形成領域にチャネル形成用の不純物を半導体基板にドーピングする。このときもＣＣＤ受光部が形成される領域はマスクしておく。
【００５５】
次いで、上記ドーピングに用いたマスクを除去した後、出力回路のトランジスタ形成領域にゲート絶縁膜を形成するとともに受光部の転送電極間の絶縁膜を形成する。続いて、出力回路のトランジスタ形成領域にゲート電極を形成するとともに受光部の転送電極を形成する。
【００５６】
次いで、受光部領域をマスクして、トランジスタ形成領域にソース、ドレインとなる拡散層を形成する。さらに、受光部領域をマスクして、トランジスタ形成領域の結線工程を行う。
【００５７】
上記固体撮像装置の製造方法では、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを本発明の絶縁ゲート型電界効果トランジスタで形成することから、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、出力回路を構成する絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないものとなっているので、チャネルへの電荷の影響が抑制される。
【００５８】
【発明の効果】
以上、説明したように本発明の絶縁ゲート型電界効果トランジスタによれば、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を備えたので、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少なくなり、パンチスルーやインジェクションを起こし難くなる。またこのようなトランジスタを固体撮像装置のソースフォロワ型信号電流増幅回路のドライブトランジスタに用いた場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響を抑制できる。
【００５９】
本発明の絶縁ゲート型電界効果トランジスタの製造方法によれば、第１拡散層よりも深い位置の半導体基板に第１拡散層よりも高濃度のＰ型の第２拡散層を形成するので、半導体基板の深い位置にポテンシャルのニュートラル状態を作り出すことができる。このため、電荷のぶれが少ない、パンチスルーやインジェクションを起こし難くなる絶縁ゲート型電界効果トランジスタを製造できる。また固体撮像装置のソースフォロワ型信号電流増幅回路のトランジスタにこのような絶縁ゲート型電界効果トランジスタを形成した場合には、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけてもポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響が抑制されるトランジスタを形成することができる。
【００６０】
本発明の固体撮像装置によれば、出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに本発明の絶縁ゲート型電界効果トランジスタを用いるので、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないので、チャネルへの電荷の影響を抑制することができる。よって、シャッタ段差の不具合の発生を解消することができる。また、固体撮像装置の内蔵回路を構成するトランジスタやリセットゲートにおいて、半導体基板とのパンチスルーおよびインジェクションによる不具合の発生を無くすことができる。
【００６１】
本発明の固体撮像装置の製造方法によれば、固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを本発明の絶縁ゲート型電界効果トランジスタで形成するので、固体撮像装置の電子シャッタを動作させるために基板に高い電圧をかけても、出力回路を構成する絶縁ゲート型電界効果トランジスタは、基板の深い位置におけるポテンシャルのニュートラル状態が変動しないものとなり、チャネルへの電荷の影響を抑制することができるものとなる。よって、シャッタ段差の不具合の発生を解消することができる固体撮像装置を製造することができる。また、固体撮像装置の内蔵回路を構成するトランジスタやリセットゲートにおいて、半導体基板とのパンチスルーおよびインジェクションによる不具合の発生が無い固体撮像装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の絶縁ゲート型電界効果トランジスタに係る第１実施の形態を示す概略構成断面図である。
【図２】第１実施の形態で説明した絶縁ゲート型電界効果トランジスタのチャネル下のポテンシャル図である。
【図３】本発明の絶縁ゲート型電界効果トランジスタに係る第２実施の形態を示す概略構成断面図である。
【図４】第２実施の形態で説明した絶縁ゲート型電界効果トランジスタのチャネル下のポテンシャル図である。
【図５】本発明の固体撮像装置に係る実施の形態を示す（１）ＣＣＤ固体撮像装置全体図と（２）出力回路図である。
【図６】固体撮像装置の実施の形態に係るドライブトランジスタのチャネル下のポテンシャル図である。
【図７】固体撮像装置の実施の形態に係る定電流トランジスタのチャネル下のポテンシャル図である。
【図８】本発明の固体撮像装置の製造方法に係る実施の形態を示すフローチャートである。
【図９】従来の固体撮像装置の出力回路に用いられていたドライブトランジスタの概略構成断面図である。
【図１０】従来のドライブトランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１１】従来の固体撮像装置の出力回路に用いられていた定電流トランジスタの概略構成断面図である。
【図１２】従来の定電流トランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１３】電子シャッタ印加時における従来のドライブトランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１４】電子シャッタ印加時における従来の定電流トランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【図１５】電子シャッタ印加時における従来のリセットゲートトランジスタのチャネル下のポテンシャルを示すポテンシャル図である。
【符号の説明】
１１…半導体基板、１２…第１拡散層、１３…第２拡散層、３０…絶縁ゲート型電界効果トランジスタ、３１…ゲート絶縁膜、３２…ゲート電極、３３…ソース領域、３４…ドレイン領域
Claims (6)
- 半導体基板上にゲート絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側における前記半導体基板にソース、ドレイン領域が形成された絶縁ゲート型電界効果トランジスタであって、
前記ソース、ドレイン領域よりも深い位置の前記半導体基板に形成されたＰ型の第１拡散層と、
前記第１拡散層よりも深い位置の前記半導体基板に形成された前記第１拡散層よりも高濃度のＰ型の第２拡散層と
を備えたことを特徴とする絶縁ゲート型電界効果トランジスタ。 - 前記ソース、ドレイン領域間に置ける前記半導体基板に、前記ゲート電極側に前記半導体基板領域を残した状態でＮ型の拡散層が形成されていること
を特徴とする請求項１記載の絶縁ゲート型電界効果トランジスタ。 - 半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側における前記半導体基板にソース、ドレイン領域を形成する絶縁ゲート型電界効果トランジスタの製造方法であって、
予め、前記半導体基板に、前記ソース、ドレイン領域が形成される領域よりも深い位置の前記半導体基板にＰ型の第１拡散層を形成する工程と、
前記第１拡散層よりも深い位置の前記半導体基板に前記第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程と
を備えたことを特徴とする絶縁ゲート型電界効果トランジスタの製造方法。 - 予め、前記半導体基板の前記ソース、ドレイン領域が形成される間の領域に、前記半導体基板表面側に前記半導体基板領域を残した状態でＮ型の拡散層を形成すること
を特徴とする請求項３記載の絶縁ゲート型電界効果トランジスタの製造方法。 - 電荷結合型の固体撮像装置において、
前記固体撮像装置の出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全ては、
前記絶縁ゲート型電界効果トランジスタの各ソース、ドレイン領域よりも深い位置の前記半導体基板に形成されたＰ型の第１拡散層と、
前記第１拡散層よりも深い位置の前記半導体基板に形成された前記第１拡散層よりも高濃度のＰ型の第２拡散層と
を備えたことを特徴とする固体撮像装置。 - 電荷結合型の固体撮像装置の製造方法において、
前記固体撮像装置の出力回路を構成する絶縁ゲート型電界効果トランジスタの一部もしくは全てを形成する際に、
予め、前記絶縁ゲート型電界効果トランジスタが形成される半導体基板に、前記絶縁ゲート型電界効果トランジスタのソース、ドレイン領域が形成される領域よりも深い位置の前記半導体基板にＰ型の第１拡散層を形成する工程と、
前記第１拡散層よりも深い位置の前記半導体基板に前記第１拡散層よりも高濃度のＰ型の第２拡散層を形成する工程と
を行うことを特徴とする固体撮像装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237838A JP4016192B2 (ja) | 2002-08-19 | 2002-08-19 | 固体撮像装置とその製造方法 |
| PCT/JP2003/010408 WO2004017416A1 (ja) | 2002-08-19 | 2003-08-18 | 絶縁ゲート型電界効果トランジスタとその製造方法、および撮像装置とその製造方法 |
| US10/524,749 US7374961B2 (en) | 2002-08-19 | 2003-08-18 | Insulated gate field-effect transistor and its manufacturing method, and imaging device and its manufacturing method |
| CN038239353A CN1689167B (zh) | 2002-08-19 | 2003-08-18 | 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法 |
| CN200910007978XA CN101552290B (zh) | 2002-08-19 | 2003-08-18 | 绝缘栅场效应晶体管及制造方法和摄像装置及制造方法 |
| KR1020057002299A KR101013423B1 (ko) | 2002-08-19 | 2003-08-18 | 고체촬상장치와 그 제조방법 |
| TW092122757A TWI233205B (en) | 2002-08-19 | 2003-08-19 | Insulated gate field effect transistor and its manufacturing method, solid state imaging apparatus and its manufacturing method |
| US12/109,892 US8188523B2 (en) | 2002-08-19 | 2008-04-25 | Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237838A JP4016192B2 (ja) | 2002-08-19 | 2002-08-19 | 固体撮像装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079770A true JP2004079770A (ja) | 2004-03-11 |
| JP4016192B2 JP4016192B2 (ja) | 2007-12-05 |
Family
ID=31884444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237838A Expired - Fee Related JP4016192B2 (ja) | 2002-08-19 | 2002-08-19 | 固体撮像装置とその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7374961B2 (ja) |
| JP (1) | JP4016192B2 (ja) |
| KR (1) | KR101013423B1 (ja) |
| CN (2) | CN101552290B (ja) |
| TW (1) | TWI233205B (ja) |
| WO (1) | WO2004017416A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4807783B2 (ja) * | 2006-05-31 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 電荷検出素子 |
| US8536625B2 (en) * | 2009-09-11 | 2013-09-17 | Massachusetts Institute Of Technology | Electronic shutter with photogenerated charge extinguishment capability for back-illuminated image sensors |
| KR20200018863A (ko) * | 2018-08-13 | 2020-02-21 | 삼성전자주식회사 | 반도체 장치 |
| CN115148754A (zh) * | 2022-07-04 | 2022-10-04 | 中国电子科技集团公司第四十四研究所 | 基于高阻硅衬底的ccd及制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109861B2 (ja) * | 1990-01-19 | 1995-11-22 | 株式会社東芝 | 電荷転送デバイスを含む半導体装置およびその製造方法 |
| JP3097186B2 (ja) | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
| JPH05335564A (ja) * | 1992-06-01 | 1993-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3240828B2 (ja) * | 1994-04-20 | 2001-12-25 | ソニー株式会社 | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 |
| JPH09162380A (ja) * | 1995-10-04 | 1997-06-20 | Sony Corp | 増幅型固体撮像素子及びその製造方法 |
| JPH09246514A (ja) * | 1996-03-12 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| US6051857A (en) * | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| US6218691B1 (en) * | 1998-06-30 | 2001-04-17 | Hyundai Electronics Industries Co., Ltd. | Image sensor with improved dynamic range by applying negative voltage to unit pixel |
| US6144076A (en) * | 1998-12-08 | 2000-11-07 | Lsi Logic Corporation | Well formation For CMOS devices integrated circuit structures |
| FR2802339B1 (fr) * | 1999-12-09 | 2002-03-01 | St Microelectronics Sa | Transistor mos durcis |
| JP3591633B2 (ja) * | 2000-02-17 | 2004-11-24 | 日本電気株式会社 | 固体撮像素子 |
| JP2002008388A (ja) | 2000-06-20 | 2002-01-11 | Fujitsu Ltd | 液晶表示装置及びそれに用いるシフトレジスタ |
| JP2002083888A (ja) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2003197790A (ja) * | 2001-12-28 | 2003-07-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-08-19 JP JP2002237838A patent/JP4016192B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-18 KR KR1020057002299A patent/KR101013423B1/ko not_active Expired - Fee Related
- 2003-08-18 CN CN200910007978XA patent/CN101552290B/zh not_active Expired - Fee Related
- 2003-08-18 US US10/524,749 patent/US7374961B2/en not_active Expired - Fee Related
- 2003-08-18 CN CN038239353A patent/CN1689167B/zh not_active Expired - Fee Related
- 2003-08-18 WO PCT/JP2003/010408 patent/WO2004017416A1/ja not_active Ceased
- 2003-08-19 TW TW092122757A patent/TWI233205B/zh active
-
2008
- 2008-04-25 US US12/109,892 patent/US8188523B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080197385A1 (en) | 2008-08-21 |
| TWI233205B (en) | 2005-05-21 |
| CN1689167B (zh) | 2010-08-11 |
| US8188523B2 (en) | 2012-05-29 |
| CN101552290B (zh) | 2011-07-27 |
| KR20050046006A (ko) | 2005-05-17 |
| US20050269636A1 (en) | 2005-12-08 |
| CN1689167A (zh) | 2005-10-26 |
| KR101013423B1 (ko) | 2011-02-14 |
| TW200415783A (en) | 2004-08-16 |
| US7374961B2 (en) | 2008-05-20 |
| WO2004017416A1 (ja) | 2004-02-26 |
| CN101552290A (zh) | 2009-10-07 |
| JP4016192B2 (ja) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN101364606B (zh) | 固态图像捕获设备及其制造方法、和电子信息装置 | |
| JP3403061B2 (ja) | 固体撮像装置 | |
| JPH11274454A (ja) | 固体撮像装置及びその形成方法 | |
| JP2004014911A (ja) | 半導体装置およびその製造方法 | |
| KR20030074104A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| CN101106146A (zh) | Mos固态图像拾取器件及其制造方法 | |
| JPH0434968A (ja) | 相補型電界効果トランジスタおよびその製造方法 | |
| US8188523B2 (en) | Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same | |
| US6287886B1 (en) | Method of forming a CMOS image sensor | |
| JP2017220603A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| US20040105023A1 (en) | Solid state imaging device with an output section having reduced power consumption, and manufacturing method thereof | |
| JP2007073544A (ja) | 固体撮像装置およびその製造方法 | |
| KR100697766B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| JP2004273913A (ja) | 固体撮像装置およびその製造方法 | |
| KR100741881B1 (ko) | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR100677045B1 (ko) | 이미지센서 제조 방법 | |
| TWI834696B (zh) | 半導體元件及半導體元件之製造方法 | |
| JPH08153866A (ja) | 固体撮像素子及びその製造方法 | |
| JP4318934B2 (ja) | 温度センサ | |
| JP4779575B2 (ja) | 固体撮像素子 | |
| JPH04167469A (ja) | 固体撮像装置の製造方法 | |
| JPH1012855A (ja) | 固体撮像素子 | |
| KR20060010903A (ko) | 전하운송효율을 향상시키기 위한 이미지센서 및 그 제조방법 | |
| JP2001308311A (ja) | 光電変換素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |