JP2004072749A

JP2004072749A - 電子スイッチ

Info

Publication number: JP2004072749A
Application number: JP2003205696A
Authority: JP
Inventors: Christian Evers; クリスティアン　エーヴェルス; Wolfgang Cohrs; ヴォルフガング　コールス; Wolfgang Richter; ヴォルフガング　リヒター; Thomas Will; トーマス　ヴィル; Martin Hasler; マルティン　ハスラー
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 2002-08-02
Filing date: 2003-08-04
Publication date: 2004-03-04
Anticipated expiration: 2023-08-04
Also published as: DE10235447B4; JP4118204B2; DE10235447A1

Abstract

【課題】迅速かつ確実に所望の切替状態をとる電子スイッチを提供する。
【解決手段】本発明の電子スイッチ（１）は、少なくとも１つのトランジスタ（Ｑ１）と、ソース端子（Ｓ）に接続され入力信号（Ｖｉｎ）が現れる入力ポート（Ｉｎ）と、ドレイン端子に接続され、切り替えられた信号（Ｖｏｕｔ）が現れる出力ポート（Ｏｕｔ）と、ゲート端子（Ｇ）に接続され、電子スイッチ（１）および、制御信号（Ｖｃ）の変化によって２つの切替状態を作り出すスイッチ装置（Ｓｗ）を制御するための信号（Ｖｃ）が現れる制御ポート（Ｃｏｎ）とを備えている。少なくとも１つの切替状態において、制御信号（Ｖｃ）は入力信号（Ｖｉｎ）から生成される補正信号（Ｓｃ）から少なくとも部分的に生成され、これによりトランジスタ（Ｑ１）のドレイン−ソースチャネルとゲート電極の間における周波数に依存した電圧ドロップが少なくとも部分的に補正される。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタ（ＦＥＴ）を備えた電子スイッチに関する。この電子スイッチは、大きな振幅変化を示す広帯域・高周波数信号の迅速な切替を行うのに有用である。
【０００２】
【従来の技術】
電子スイッチは、例えば、高周波数技術において減衰量が切替可能な減衰部材として用いられている。この目的では、直列接続されたＦＥＴが主として用いられており、また、非常に高い周波数および広帯域用途では、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）が用いられている。これらの帯域幅は、例えば、１ＧＨｚから数十ＧＨｚにまで及ぶ。通常、砒化ガリウム基板上のｎチャネルＭＥＳＦＥＴが選択されている。
【０００３】
このような電子スイッチは、例えば、米国特許第５，１０７，１５２号により公知である。同特許に開示されている回路は、制御ポートに直列接続されたダイオードを用い、ソース−ゲート領域とドレイン−ゲート領域のそれぞれの容量成分に対する電圧低下によって支配されるスイッチの低周波・大信号特性を改善しようと試みている。
【０００４】
米国特許第５，１０７，１５２号が教示する電子スイッチの短所は、ダイオードにより電子スイッチのスイッチングタイムが本質的に増大する点にある。これに加えて、ダイオードは、電子スイッチの２つの切替状態のうちの１つしか改善しない。
【０００５】
低周波数・大信号特性の改善のためには、さらなる方法が考えられる。例えば、ゲート直列抵抗を増加させることが可能であるが、切替時間は明らかに長くなる。最終的に、製造工程を改善することによりＦＥＴのピンチオフ電圧を増加させることが可能であるが、特にＭＥＳＦＥＴの場合、逆方向に動作させたときの金属−半導体間接合の耐電圧が低いため、厳しい制限が課せられる。
【０００６】
【先行技術文献１】米国特許出願公開第２００２／００６７２０５号明細書
【先行技術文献２】米国特許第５３３８９７７号明細書
【発明が解決しようとする課題】
本発明の目的は、入力信号の特性に左右されることなく、迅速かつ確実に所望の切替状態をとり、かつその選択された状態を維持する電子スイッチを提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明は、２つの切替状態（オン、オフ）をとることが可能な電子スイッチ（１）であって、少なくとも１つの電界効果スイッチングトランジスタ（Ｑ１）と、前記電界効果スイッチングトランジスタ（Ｑ１）のソース端子（Ｓ）に接続され、入力信号（Ｖｉｎ）が現れる入力ポート（Ｉｎ）と、前記電界効果スイッチングトランジスタ（Ｑ１）のドレイン端子（Ｄ）に接続され、切り替えられた信号（Ｖｏｕｔ）が現れる出力端子（Ｏｕｔ）と、前記電界効果スイッチングトランジスタ（Ｑ１）のゲート端子（Ｇ）に接続され、前記電子スイッチ（１）を制御するための制御信号（Ｖｃ）が現れる制御ポート（Ｃｏｎ）と、前記制御信号（Ｖｃ）の変化によって２つの切替状態（オン、オフ）を作り出すスイッチ装置（Ｓｗ）と、を有し、前記２つの切替状態（オン、オフ）のうちの少なくとも１つにおいて、前記制御信号（Ｖｃ）は、入力信号（Ｖｉｎ）から生成される補正信号（Ｓｃ）から少なくとも部分的に生成され、これにより前記電界効果スイッチングトランジスタ（Ｑ１）のドレイン−ソースチャネルと前記ゲート電極の間における周波数に依存した電圧ドロップが少なくとも部分的に補正されることを特徴とする電子スイッチである。
請求項２記載の発明は、請求項１に記載の電子スイッチであって、前記入力信号（Ｖｉｎ）の波形から前記補正信号（Ｓｃ）を生成し、調整可能であって、値「１」を含む電圧ゲイン（ｖ）を有する変換器（Ａ）を備えることを特徴とする電子スイッチである。
請求項３記載の発明は、前記変換器（Ａ）が低出力インピーダンスと高入力インピーダンスに構成されたことを特徴とする請求項２に記載の電子スイッチである。
請求項４記載の発明は、前記変換器（Ａ）は、ｎチャネル型金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の電界効果トランジスタ（Ｑ２、Ｑ３）で構成されたことを特徴とする請求項２または３に記載の電子スイッチである。
請求項５記載の発明は、前記電界効果スイッチングトランジスタ（Ｑ１）は、ｎチャネル型の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、ガリウム砒素基板上に形成された素子、または高電子移動度トランジスタ（ＨＥＭＴ）の少なくともいずれか一種類の構造を有する素子であることを特徴とする請求項１から４のいずれかに記載の電子スイッチである。
請求項６記載の発明は、前記スイッチ装置（Ｓｗ）は、ｎチャネル型金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）で構成されたことを特徴とする請求項１から５のいずれか１項に記載の電子スイッチである。
請求項７記載の発明は、前記スイッチ装置（Ｓｗ）を用いて、前記第１の直流電圧（Ｖ１）または前記補正信号（Ｓｃ）のいずれかを前記制御ポート（Ｃｏｎ）に接続することが可能に構成され、これにより前記２つの切替状態（オン、オフ）を実現することができることを特徴とする請求項１から６のいずれか１項に記載の電子スイッチである。
請求項８記載の発明は、前記第１の直流電圧（Ｖ１）を前記制御ポート（Ｃｏｎ）に印加した場合にオン状態が作り出され、前記制御ポート（Ｃｏｎ）に前記補正信号（Ｓｃ）を入力した場合にオフ状態が作り出されることを特徴とする請求項７に記載の電子スイッチである。
請求項９記載の発明は、前記第１の直流電圧（Ｖ１）が前記電界効果スイッチングトランジスタ（Ｑ１）のピンチオフ電圧よりも低く、負であることを特徴とする請求項７または８に記載の電子スイッチである。
請求項１０記載の発明は、前記スイッチ装置（Ｓｗ）を用い、前記補正信号（Ｓｃ）に重畳された前記第１の直流電圧（Ｖ１）と、前記補正信号（Ｓｃ）に重畳された第２の直流電圧（Ｖ２）のうちのいずれかの電圧を前記制御ポート（Ｃｏｎ）に印加することが可能であり、これにより前記２つの切替状態（オン、オフ）を実現することができるように構成されたことを特徴とする請求項１から６のいずれか１項に記載の電子スイッチである。
請求項１１記載の発明は、前記補正信号（Ｓｃ）に重畳された前記第１の直流電圧（Ｖ１）を前記制御ポート（Ｃｏｎ）に印加した場合にオフ状態に切り替えられ、前記補正信号に重畳された前記第２の直流電圧（Ｖ２）を前記制御ポート（Ｃｏｎ）に印加した場合にオン状態に切り替えられることを特徴とする請求項１０に記載の電子スイッチである。
請求項１２記載の発明は、前記第１の直流電圧（Ｖ１）が電界効果スイッチングトランジスタ（Ｑ１）のピンチオフ電圧よりも低く、負であり、且つ／又は、前記第２の直流電圧（Ｖ２）が電子スイッチ（１）の基準電位（Ｇｒ）とほぼ等しいことを特徴とする請求項１０または１１のいずれか１項に記載の電子スイッチである。
請求項１３記載の発明は、前記制御ポート（Ｃｏｎ）が第２の電界効果トランジスタ（Ｑ２）のソース端子（Ｓ２）と第３の電界効果トランジスタ（Ｑ３）のドレイン端子（Ｄ３）とに接続され、前記第３の電界効果トランジスタ（Ｑ３）のゲート端子（Ｇ３）とソース端子（Ｓ３）が前記基準電位（Ｇｒ）よりも低い第５の直流電圧（Ｖ５）に接続され、前記第２の電界効果トランジスタ（Ｑ２）のゲート端子（Ｇ２）が直列抵抗（ＲＧ１）により入力ポート（Ｉｎ）に接続され、前記第２の電界効果トランジスタ（Ｑ２）のドレイン端子（Ｄ２）は、前記スイッチ装置（Ｓｗ）か、正の第３の直流電圧（Ｖ３）か、または負の第４の直流電圧（Ｖ４）により、前記基準電位（Ｇｒ）に接続されることを特徴とする請求項７、８または９のいずれか１項に記載の電子スイッチである。
請求項１４記載の発明は、前記第２、第３の電界効果トランジスタ（Ｑ２、Ｑ３）が同じ電気的特性の曲線を示すことを特徴とする請求項１３に記載の電子スイッチである。
請求項１５記載の発明は、前記制御ポート（Ｃｏｎ）が前記第３の電界効果トランジスタ（Ｑ３）のドレイン端子（Ｄ３）と前記第１の抵抗器（Ｒ１）の第１端子とに接続され、前記第１の抵抗器（Ｒ１）の第２端子が前記第２の電界効果トランジスタ（Ｑ２）のソース端子（Ｓ２）に接続され、前記第２の電界効果トランジスタ（Ｑ２）のドレイン端子（Ｄ２）が正の第６の直流電圧（Ｖ６）に接続され、前記第２の電界効果トランジスタ（Ｑ２）のゲート端子（Ｇ２）が入力ポート（Ｉｎ）に接続され、前記第３の電界効果トランジスタ（Ｑ３）のゲート端子（Ｇ３）が負の第７の直流電圧（Ｖ７）と、第２の抵抗器（Ｒ２）の第１端子と前記スイッチ装置（Ｓｗ）とに接続され、前記スイッチ装置（Ｓｗ）により、前記第２の抵抗器（Ｒ２）の前記第１端子が第３の抵抗器（Ｒ３）の第１端子に接続され、前記第３の抵抗器（Ｒ３）の第２端子が、前記第２の抵抗器（Ｒ２）の前記第２端子と共に前記第３の電界効果トランジスタ（Ｑ３）のソース端子（Ｓ３）に接続されることを特徴とする請求項１０、１１または１２のいずれか１項に記載の電子スイッチである。
請求項１６記載の発明は、前記スイッチ装置（Ｓｗ）が、前記第２、第３の抵抗（Ｒ２、Ｒ３）の第１端子を接続することにより、オフ状態が生成されるように構成されたことを特徴とする請求項１５に記載の電子スイッチである。
請求項１７記載の発明は、前記第２、第３の電界効果トランジスタ（Ｑ２、Ｑ３）と、前記第１、第２の抵抗器（Ｒ１、Ｒ２）が、それぞれ同じ電気的特性の曲線を示すことを特徴とする請求項１５または１６のいずれか１項に記載の電子スイッチである。
請求項１８記載の発明は、前記電界効果トランジスタ（Ｑ１、Ｑ２、Ｑ３）の全部が「ノーマリーオン」トランジスタであることを特徴とする請求項１から１７のいずれか１項に記載の電子スイッチである。
請求項１９記載の発明は、前記入力ポート（Ｉｎ）が前記第６の抵抗器（Ｒ６）によって演算増幅器（ＯＡ）の非反転入力端子（＋）に接続され、前記切替状態（オン、オフ）を作り出すために、前記スイッチ装置Ｓｗは前記第４の抵抗器（Ｒ４）を介して、基準電位（Ｇｒ）と第８の直流電圧（Ｖ８）のいずれか一方を反転入力端子（−）に接続し、第５の抵抗器（Ｒ５）により、前記反転入力端子（−）は前記演算増幅器（ＯＡ）の出力端子に接続され、前記演算増幅器（ＯＡ）の出力端子は前記制御ポート（Ｃｏｎ）に接続され、第７の抵抗器（Ｒ７）により、前記非反転入力端子（＋）は基準電位（Ｇｒ）に接続されたことを特徴とする請求項１から６のいずれか１項に記載の電子スイッチである。
請求項２０記載の発明は、前記第４、第５、第６および第７の抵抗器（Ｒ４、Ｒ５、Ｒ６、Ｒ７）はほぼ同じ抵抗値を有することを特徴とする請求項１９に記載の電子スイッチである。
請求項２１記載の発明は、前記第４の抵抗器（Ｒ４）が前記基準電位（Ｇｒ）に接続されるとオン状態に切り替えられ、前記第４の抵抗器（Ｒ４）が第８の直流電圧（Ｖ８）に接続されるとオフ状態に切り替えられることを特徴とする請求項２０または２１に記載の電子スイッチである。
請求項２２記載の発明は、前記第８の直流電圧（Ｖ８）が前記基準電位（Ｇｒ）に対して正であることを特徴とする請求項１９から２１のいずれか１項に記載の電子スイッチである。
【０００８】
上記目的は、請求項１に記載の特徴を有する電子スイッチおよび前記請求項に記載の一般的な利点により達成される。
【０００９】
本発明によれば、電子スイッチの前段にあり、スイッチされる信号は、無効ではないように結合され、２つの可能なスイッチング状態のうちの少なくとも１つの状態において制御信号に重畳される。
有利な発展は、従属請求項から得られるであろう。
【００１０】
変換装置中の制御信号は、好ましくは単位元、即ち１である電圧ゲインによって形成されるため、制御信号に対する入力信号の影響を電子スイッチに用いられる部品の特性に良好に合致させることができる。
【００１１】
上記変換装置は高入力インピーダンスおよび低出力インピーダンスに構成されているため、入力信号は無効な結果を得ずに結合することが可能となる。
【００１２】
上記変換装置は、ＦＥＴを用いて構成することができる。これは、ｎチャネル型ＭＥＳＦＥＴを用いることにより特に有利に行うことも可能である。
【００１３】
２つの切替状態を生じさせるスイッチ装置が、半導体チップ上のシリコンまたはガリウム砒素のＦＥＴまたはｎ−ＭＥＳＦＥＴを用いて作成される場合、そのようなスイッチ装置を有する電子スイッチを特に簡単に構成することができる。このような利点に加え、特に短い切替時間、すなわち反応時間が達成されるとともに、スイッチ装置を半導体チップ上の電子スイッチのその他の部品と一緒に集積させることができる。
【００１４】
有利には、スイッチ装置により第１の直流電圧または補正信号のいずれかが制御ポートに与えられるという２つの切替状態を生じさせることが可能である。この点において、補正信号は２つの可能な切替状態のうちの１つのみにおいて作用する。さらに、制御ポートを補正信号に接続することによりオン状態を作り出すこと、および第１の直流電圧を第１の電界効果スイッチングトランジスタのピンチオフ電圧よりも低く、すなわち負となるように選択することが有利である。
【００１５】
しかし、両方の切替状態において、補正信号が制御ポートに対して作用し、かつ補正信号が、２つの切替状態を生じさせるために、第１または第２の直流電圧によって重畳されることが望ましいと考えられる。
【００１６】
このように、オン状態およびオフ状態の両方において電子スイッチの低周波数・大信号特性の改善が達成される。ここにおいても、第１の直流電圧を電界効果スイッチングトランジスタのピンチオフ電圧よりも低いレベル、すなわち負となるように維持する選択を行うことが特に有利であり、上記第２の電圧は基準電圧と同じ高さとされる。このように、有利な方法によると、オン状態は第２の直流電圧を印加することで作り出され、オフ状態は、制御ポートと常時繋がった補正信号に第１の直流電圧を印加するすることで達成される。
【００１７】
【発明の実施の形態】
以下に、技術の現状および本発明の実施の形態−理解しやすいよう簡略化されている−を図面を用いてより詳細に説明する。図中、同一の部品については同一の参照番号を付す。実施例におけるＦＥＴは、全て、ガリウム砒素基板上に形成された自己導通型ｎチャネル金属半導体電界効果トランジスタ（ｎＭＥＳＦＥＴ）である。実施の形態は、その他の種類のｎＭＥＳＦＥＴおよびその他の種類の半導体材料を用いて実施することも可能である。
【００１８】
図１は、ＦＥＴ　Ｑ１を備えた現状の技術による電子スイッチ１を示している。ＦＥＴ　Ｑ１は、第１の抵抗ＲＧを介して制御ポートＣｏｎに接続されたゲート端子Ｇを有している。また、入力ポートＩｎに接続されたソース端子Ｓおよび出力端子Ｏｕｔに接続されたドレイン端子Ｄも示されている。制御ポートＣｏｎに与えられた制御信号Ｖｃは、電子スイッチ１のスイッチング状態を制御する。制御信号Ｖｃの値は、本実施の形態において、２つの異なる直流電圧をとり得る直流電圧の値は、例えば、図１に図示されていないスイッチ装置により変更される。通常、上記２つの直流電圧値のうちの１つは、共通基準電位Ｇｒに対して０Ｖに等しい。マイクロ波技術において好まれる自己導通型ｎチャネル金属半導体電界効果トランジスタは、この電圧がオン状態を確立する。オン状態中は、ＦＥＴ　Ｑ１が入力ポートＩｎに現れる入力信号Ｖｉｎを直接出力ポートＯｕｔに入力させる。この場合、入力信号Ｖｉｎは出力ポートＯｕｔに切り替えられた信号Ｖｏｕｔとして出現する。オフ状態は、制御ポートＣｏｎに直流電圧を印加することで得られ、その値はＦＥＴ　Ｑ１の固有のピンチオフ電圧未満である必要がある。本実施の形態においては、オフ状態のための電圧Ｖｃは、上記ピンチオフ電圧よりも低い、つまり負である。
【００１９】
金属−半導体間の接合の性能を支える電圧は限られているため、オフ状態のための電圧Ｖｃは、上記ピンチオフ電圧よりも少しだけ低くてもよい。
【００２０】
図１中の電子スイッチの入力ポートＩｎは、抵抗Ｚｓを介して信号源Ｖｓに接続されている。出力ポートＯｕｔは、負荷抵抗ＺＬを介して共通基準電位Ｇｒに接続されている。
【００２１】
図２は、図１の電子スイッチに基づき、電子スイッチ１の交流等価回路を示している。第１および第２のコンデンサＣ１およびＣ２は、ドレイン−ソースチャネルとゲート端子Ｇの間に存在する容量である。抵抗Ｚは、ソース端子Ｓとドレイン端子Ｄの間のドレイン−ソースチャネルの抵抗を表している。ゲート端子Ｇに接続された抵抗ＲＧは、コンデンサＣ１およびＣ２と共に、ソース端子Ｓに存在する入力信号Ｖｉｎのための周波数依存型分圧器を形成している。
【００２２】
これらは以下のように機能する。
オン状態中は、制御信号Ｖｃは、０ボルトに等しい。ＦＥＴ　Ｑ１は、通常閉じている（ｎｏｒｍａｌｌｙ　ｃｌｏｓｅ）。即ち、等価チャネル抵抗Ｚは、低い値であると推定される。低周波且つ対応する極性且つ入力信号Ｖｉｎの瞬時値の振幅において、コンデンサＣ１およびＣ２両端の負電圧ドロップは非常に大きいため、その電圧ドロップは、ＦＥＴ　Ｑ１のピンチオフ電圧よりも大きくなる。したがって、ＦＥＴ　Ｑ１は、入力信号Ｖｉｎの信号特性のみが原因でオフ状態に変化する。他方、オフ状態では、コンデンサＣ１およびＣ２の両端の負電圧ドロップは、制御ポートＣｏｎに現れる制御信号Ｖｃを補償し、電子スイッチ１はオン状態に変化する。何れの効果も望ましくなく、入力信号Ｖｉｎが完全に伝達されなかったり（クリッピング）、あるいは、オフ状態では、不要な信号伝達が起きることにつながる。
【００２３】
図３は、ＦＥＴ　Ｑ１を備えた本発明の電子スイッチ１の第１の実施の形態の主要回路図を示している。本実施の形態において、ＦＥＴ　Ｑ１は、ガリウム砒素基板上の常時閉成（ｎｏｒｍａｌｌｙ　ｃｌｏｓｅ）のｎＭＥＳＦＥＴとして設計されている。ソース端子Ｓおよびドレイン端子Ｄは、図１と同様に接続されている。入力ポートＩｎとソース端子Ｓとの間は接続されており、入力信号Ｖｉｎは、接続された部分から変換装置Ａに供給される。変換装置Ａは、低出力インピーダンスであり、高入力インピーダンスであるように構成されており、その結果、入力信号Ｖｉｎは無効とならずに、入力ポートから入力される。本実施の形態における変換装置Ａは、約１の電圧ゲインｖを有しており、補正信号Ｓｃを生成し、それはスイッチ装置Ｓｗに入力される。
【００２４】
本実施の形態においては、値がおよそマイナス６ボルトである負の第１の直流電圧Ｖ１も、同様にスイッチ装置Ｓｗに接続される。さらに、スイッチ装置Ｓｗは制御ポートＣｏｎに接続されており、この端子は抵抗ＲＧを介してゲート端子Ｇに接続されている。
【００２５】
オン状態は、スイッチ装置Ｓｗが補正信号Ｓｃを制御ポートＣｏｎに供給する（すなわちスイッチする）ことにより得られる。オフ状態は、第１の直流電圧Ｖ１を制御ポートＣｏｎに接続することにより得られる。
【００２６】
スイッチ装置Ｓｗは、２方向スイッチとして設計されており、制御ポートＣｏｎに、補正信号Ｓｃまたは第１の直流電圧Ｖ１のいずれかのみを接続する。
【００２７】
補正信号Ｓｃは、オン状態中は、制御ポートＣｏｎと同じであるため、ゲート端子Ｇとソース端子Ｓとの間には電位差は存在し得ない。この場合、オン状態は確実に保持される。変換装置Ａの帯域幅は、図２に示すコンデンサＣ１およびＣ２のアドミタンスがＲＧのコンダクタンス値よりも低い周波数範囲でのみ設定すればよい。スイッチ装置Ｓｗは、容易に電子的に製造することができる。同様に、変換装置ＡもｎＭＥＳＦＥＴを用いて構成することができる。
【００２８】
図４は、図３の実施の形態に類似した本発明の第２の実施の形態を示している。図３に示す実施の形態と異なり、変換装置Ａと制御ポートＣｏｎの間には信号加算器ＬＳが挿入されており、信号加算器ＬＳはスイッチ装置Ｓｗに接続されている。スイッチ装置Ｓｗにより、信号加算器ＬＳは、第２の直流電圧Ｖ２と第１の直流電圧Ｖ１の一方に接続される。本実施の形態において、第２の直流電圧Ｖ２は０ボルトであり、それは、基準電位Ｇｒに直接接続することにより得られる。オン状態の条件下においては、スイッチ装置Ｓｗは、信号加算器ＬＳを準電位Ｇｒに接続する。オフ状態の条件下においては、本実施の形態においては信号加算器ＬＳには負の電圧Ｖ１が入力される。補正信号Ｓｃには、オン状態においては直ちに第２の直流電圧Ｖ２が重畳され、オフ状態においては第１の直流電圧Ｖ１が重畳され、制御ポートＣｏｎに入力される。オン状態にとっては、補正電圧Ｓｃは入力信号Ｖｉｎに等しい。オフ状態にとっては、制御信号Ｖｃの電圧は補正信号Ｓｃに加算された第１の直流電圧Ｖ１である。この場合、本実施の形態における第１の直流電圧Ｖ１は、ＦＥＴ　Ｑ１のピンチオフ電圧よりも低い、すなわち「負である」。したがって、図４に示す電子スイッチ１を用いることにより、オン状態およびオフ状態において動作特性の改善が達成される。
【００２９】
図５は、図３に示す第１の実施の形態の概略回路図を示している。同図において、制御ポートＣｏｎは、第２のＦＥＴ　Ｑ２のソース端子Ｓ２および第３のＦＥＴ　Ｑ３のドレイン端子Ｄ３に接続されている。第３のＦＥＴ　Ｑ３のゲート端子Ｇ３およびソース端子Ｓ３は、両方とも共通の第５の直流電圧Ｖ５に接続されており、本実施の形態においては、この電圧は基準電圧Ｇｒよりも低い、すなわち負である。第２のＦＥＴ　Ｑ２のゲート端子Ｇ２は、直列抵抗ＲＧ１を介して入力ポートＩｎおよび第１のＦＥＴ　Ｑ１のソース端子Ｓに接続されており、第２のＦＥＴ　Ｑ２のゲート端子Ｇ２とドレイン端子Ｄ２との間のショットキー接触の電流を緩和するようになっている。上記抵抗は、例えば、１０ｋΩ程度の大きさである。本実施の形態においては、スイッチ装置Ｓｗを用いることにより、第２のＦＥＴ　Ｑ２のドレイン端子Ｄ２は、基準電圧Ｇｒに対して正である第３の電圧Ｖ３、または負の第４の電圧Ｖ４のいずれかに任意に接続が可能である。入力ポートＩｎおよび出力ポートＯｕｔ、ならびに第１のＦＥＴ　Ｑ１のソース端子Ｓ、ゲート端子Ｇおよびドレイン端子Ｄに関する他の詳細な接続構成は、上述の例と同様である。この場合、第２、第３のＦＥＴ　Ｑ２、Ｑ３は、同様の電気特性を示す。集積化のためには、第２、第３のＦＥＴ　Ｑ２、Ｑ３は、これらの幾何学的寸法がＦＥＴ　Ｑ１と比較して非常に小さくなるように、例えば、わずか１μｍ×２０μｍとなるように選択すればよい。
【００３０】
オン状態においては、第３の直流電圧Ｖ３は、スイッチ装置Ｓｗにより第２のＦＥＴ　Ｑ２のドレイン端子Ｄ２に印加され、これにより、第２のＦＥＴ　Ｑ２は、第３のＦＥＴ　Ｑ３によって得られる能動負荷を有するソースフォロアを形成する。第３のＦＥＴ　Ｑ３のゲート端子Ｇ３とソース端子Ｓ３を直接接続することにより、上記第３のＦＥＴ　Ｑ３は電流源として動作し、これにより約６ｍＡの飽和電流が生成される。このように、第２のＦＥＴ　Ｑ２のソース端子Ｓ２に現れる補正信号Ｓｃは、電圧オフセットを起こすことなく入力信号Ｖｉｎに追従する。
【００３１】
オフ状態においては、第４の電圧Ｖ４が、スイッチ装置Ｓｗによって第２のＦＥＴ　Ｑ２のドレイン端子に切り替えられる。制御信号Ｖｃは、ソース端子Ｓ２がアクティブであれば、このようにして負電圧に固定される。
【００３２】
図６は、上記図４に示した第２の実施の形態の概略回路図を示している。同回路において、制御ポートＣｏｎは、第３のＦＥＴ　Ｑ３のドレイン端子Ｄ３と第１の抵抗器Ｒ１の第１端子に接続されている。第１の抵抗器Ｒ１の第２端子は、第２のＦＥＴ　Ｑ２のソース端子Ｓ２に接続されている。第２のＦＥＴ　Ｑ２のドレイン端子Ｄ２は、第６の直流電圧Ｖ６に接続されており、そのゲート端子は、入力ポートＩｎと第１のＦＥＴ　Ｑ１のソース端子Ｓに接続されている。第７の直流電圧Ｖ７は、第３のＦＥＴ　Ｑ３のゲート端子Ｇ３と、第２の抵抗の第１端子と、スイッチ装置Ｓｗとに接続されている。スイッチ装置Ｓｗは、他方が、第３の抵抗器Ｒ３の第１端子に接続されている。第３の抵抗器Ｒ３の第２端子は、第２の抵抗器の第２端子と一緒に、第３のＦＥＴ　Ｑ３のソース端子Ｓ３に接続されている。
【００３３】
入力ポートＩｎや出力ポートＯｕｔ、並びに第１のＦＥＴ　Ｑ１のソース端子Ｓ、ゲート端子Ｇおよびドレイン端子Ｄに対する外部回路構成は、上述の例と同じ方法によって実現される。本実施の形態において、第２、第３のＦＥＴ　Ｑ２、Ｑ３ならびに第１、第２の抵抗Ｒ１、Ｒ２は、同様の電気特性を示す。
【００３４】
本実施の形態において、第６の直流電圧Ｖ６は、基準電位Ｇｒに対して正であり、第７の直流電圧Ｖ７は、これに対して負である。
【００３５】
第３のＦＥＴ　Ｑ３は、第２の抵抗器Ｒ２とともに、ドレイン電流による電流源を形成しており、その大きさは、上記飽和電流よりも小さい。スイッチ装置Ｓｗはオン状態では開成されており、オフ状態では第３の抵抗器Ｒ３にスイッチし、第２の抵抗器Ｒ２と並列接続させる。
【００３６】
第３のＦＥＴ　Ｑ３のゲート端子Ｇ３は第７の直流電圧Ｖ７に直結されているため、第３のＦＥＴ　Ｑ３のドレイン−ソース間に一定の電圧を印加した場合、第３のＦＥＴ　Ｑ３のドレイン電流は、第２の抵抗器Ｒ２の抵抗の値、すなわち並列接続された抵抗器Ｒ２、Ｒ３の等価抵抗値にのみ依存する。
【００３７】
オン状態、すなわちスイッチ装置Ｓｗが開いている場合は、制御ポートＣｏｎに、入力信号Ｖｉｎの応答補正信号Ｓｃが存在する。この場合、制御信号Ｖｃは補正信号Ｓｃである。オフ状態においては、制御ポートＣｏｎにおける信号は、負の第７の直流電圧Ｖ７に近づく。この場合、入力ポートＩｎにおける電圧変動は補正信号Ｓｃの形成を導く。したがって、補正信号Ｓｃは、負の直流電圧によりオフセットされる。この負の直流電圧の大きさは、有利には、第１のＦＥＴ　Ｑ１のピンチオフ電圧と同程度である。本発明による本実施の形態により、電子スイッチ１の低周波大信号動作は、オン状態およびオフ状態の両方において改善される。このことは、特に、半導体チップ上における集積や、ピンチオフ電圧が低いタイプのトランジスタを用いた電子スイッチへの搭載に適している。このようなトランジスタは、例えば高電子移動度トランジスタ（ＨＥＭＴ）等であり、ピンチオフ電圧は、例えばマイナス１ボルトである。
【００３８】
図７は、演算増幅器ＯＡを備えた本発明の電子スイッチ１の概略回路図を示している。演算増幅器ＯＡの非反転入力端子（＋）は第６の抵抗器Ｒ６を介して入力ポートＩｎに接続され、反転入力端子（−）は、第４の抵抗器Ｒ４を介してスイッチ装置Ｓｗに接続されている。この構成によると、スイッチ装置Ｓｗは、第４の抵抗器を、オン状態の場合には基準電圧Ｇｒに、オフ状態の場合には、本実施の形態においては、第８の直流電圧Ｖ８に接続する。第５の抵抗器Ｒ５は、制御ポートＣｏｎに接続された演算増幅器ＯＡの出力端子を、自分自身の反転入力端子（−）に接続する。第７の抵抗器Ｒ７により、非反転入力端子（＋）は基準電位Ｇｒに接続される。
【００３９】
入力ポートＩｎおよび出力ポートＯｕｔならびに第１のＦＥＴ　Ｑ１のソース端子Ｓ、ゲート端子Ｇおよびドレイン端子Ｄの外部の回路構成は、上述の例と同様に実現される。本実施の形態においては、第４、第５、第６および第７の抵抗器Ｒ４、Ｒ５、Ｒ６、Ｒ７は、同じ抵抗値であるため、オン状態での制御ポートＣｏｎには、直流電圧によってオフセットされていない補正信号Ｓｃが現れる。オフ状態においては、制御信号Ｖｃの波形は、正の第８の直流電圧Ｖ８の反転電圧によてオフセットされている入力信号Ｖｉｎの波形である。
【００４０】
また、本実施の形態により、オン状態およびオフ状態の両方において、電子スイッチ１の低周波数・大信号動作が改善される。
【００４１】
【発明の効果】
オン状態およびオフ状態の両方において、電子スイッチ１の低周波数・大信号動作が改善される。
【図面の簡単な説明】
【図１】電界効果スイッチングトランジスタを備えた技術の現状による電子スイッチ。
【図２】電界効果スイッチングトランジスタを備えた電子スイッチの交流等価回路図。
【図３】電界効果スイッチングトランジスタを備えた本発明による電子スイッチの第１の実施の形態の主要回路図。
【図４】電界効果スイッチングトランジスタを備えた本発明による電子スイッチの第２の実施の形態の主要回路図。
【図５】図３に示す第１の実施の概略回路図。
【図６】図４に示す第２の実施の概略回路図。
【図７】演算増幅器を備えた本発明の電子スイッチの概略回路図。
【符号の説明】
１……電子スイッチ
Ａ……変換器
Ｃｏｎ……制御ポート
Ｄ、Ｄ２、Ｄ３……ドレイン端子
Ｇ、Ｇ２、Ｇ３……ゲート端子
Ｇｒ……基準電位
Ｉｎ……入力ポート
Ｏｕｔ……出力ポート
ＯＡ……演算増幅器
Ｑ１〜Ｑ５……電界効果スイッチングトランジスタ
Ｒ１〜Ｒ７……第１〜第７の抵抗器
Ｓ……ソース端子
Ｓｗ……スイッチ装置
Ｓｃ……補正信号
Ｖｃ……制御信号
Ｖｏｕｔ……切換えられた信号
Ｖｉｎ……入力信号
Ｖ１〜Ｖ８……第１〜第８の直流電圧
ｖ……電圧ゲイン

Claims

２つの切替状態（オン、オフ）をとることが可能な電子スイッチ（１）であって、
少なくとも１つの電界効果スイッチングトランジスタ（Ｑ１）と、
前記電界効果スイッチングトランジスタ（Ｑ１）のソース端子（Ｓ）に接続され、入力信号（Ｖｉｎ）が現れる入力ポート（Ｉｎ）と、
前記電界効果スイッチングトランジスタ（Ｑ１）のドレイン端子（Ｄ）に接続され、切り替えられた信号（Ｖｏｕｔ）が現れる出力端子（Ｏｕｔ）と、
前記電界効果スイッチングトランジスタ（Ｑ１）のゲート端子（Ｇ）に接続され、前記電子スイッチ（１）を制御するための制御信号（Ｖｃ）が現れる制御ポート（Ｃｏｎ）と、
前記制御信号（Ｖｃ）の変化によって２つの切替状態（オン、オフ）を作り出すスイッチ装置（Ｓｗ）と、
を有し、前記２つの切替状態（オン、オフ）のうちの少なくとも１つにおいて、前記制御信号（Ｖｃ）は、入力信号（Ｖｉｎ）から生成される補正信号（Ｓｃ）から少なくとも部分的に生成され、
これにより前記電界効果スイッチングトランジスタ（Ｑ１）のドレイン−ソースチャネルと前記ゲート電極の間における周波数に依存した電圧ドロップが少なくとも部分的に補正されることを特徴とする電子スイッチ。
請求項１に記載の電子スイッチであって、
前記入力信号（Ｖｉｎ）の波形から前記補正信号（Ｓｃ）を生成し、調整可能であって、値「１」を含む電圧ゲイン（ｖ）を有する変換器（Ａ）を備えることを特徴とする電子スイッチ。
前記変換器（Ａ）が低出力インピーダンスと高入力インピーダンスに構成されたことを特徴とする請求項２に記載の電子スイッチ。
前記変換器（Ａ）は、ｎチャネル型金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の電界効果トランジスタ（Ｑ２、Ｑ３）で構成されたことを特徴とする請求項２または３に記載の電子スイッチ。
前記電界効果スイッチングトランジスタ（Ｑ１）は、ｎチャネル型の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、ガリウム砒素基板上に形成された素子、または高電子移動度トランジスタ（ＨＥＭＴ）の少なくともいずれか一種類の構造を有する素子であることを特徴とする請求項１から４のいずれかに記載の電子スイッチ。
前記スイッチ装置（Ｓｗ）は、ｎチャネル型金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）で構成されたことを特徴とする請求項１から５のいずれか１項に記載の電子スイッチ。
前記スイッチ装置（Ｓｗ）を用いて、前記第１の直流電圧（Ｖ１）または前記補正信号（Ｓｃ）のいずれかを前記制御ポート（Ｃｏｎ）に接続することが可能に構成され、これにより前記２つの切替状態（オン、オフ）を実現することができることを特徴とする請求項１から６のいずれか１項に記載の電子スイッチ。
前記第１の直流電圧（Ｖ１）を前記制御ポート（Ｃｏｎ）に印加した場合にオン状態が作り出され、前記制御ポート（Ｃｏｎ）に前記補正信号（Ｓｃ）を入力した場合にオフ状態が作り出されることを特徴とする請求項７に記載の電子スイッチ。
前記第１の直流電圧（Ｖ１）が前記電界効果スイッチングトランジスタ（Ｑ１）のピンチオフ電圧よりも低く、負であることを特徴とする請求項７または８に記載の電子スイッチ。
前記スイッチ装置（Ｓｗ）を用い、前記補正信号（Ｓｃ）に重畳された前記第１の直流電圧（Ｖ１）と、前記補正信号（Ｓｃ）に重畳された第２の直流電圧（Ｖ２）のうちのいずれかの電圧を前記制御ポート（Ｃｏｎ）に印加することが可能であり、これにより前記２つの切替状態（オン、オフ）を実現することができるように構成されたことを特徴とする請求項１から６のいずれか１項に記載の電子スイッチ。
前記補正信号（Ｓｃ）に重畳された前記第１の直流電圧（Ｖ１）を前記制御ポート（Ｃｏｎ）に印加した場合にオフ状態に切り替えられ、前記補正信号に重畳された前記第２の直流電圧（Ｖ２）を前記制御ポート（Ｃｏｎ）に印加した場合にオン状態に切り替えられることを特徴とする請求項１０に記載の電子スイッチ。
前記第１の直流電圧（Ｖ１）が電界効果スイッチングトランジスタ（Ｑ１）のピンチオフ電圧よりも低く、負であり、且つ／又は、前記第２の直流電圧（Ｖ２）が電子スイッチ（１）の基準電位（Ｇｒ）とほぼ等しいことを特徴とする請求項１０または１１のいずれか１項に記載の電子スイッチ。
前記制御ポート（Ｃｏｎ）が第２の電界効果トランジスタ（Ｑ２）のソース端子（Ｓ２）と第３の電界効果トランジスタ（Ｑ３）のドレイン端子（Ｄ３）とに接続され、
前記第３の電界効果トランジスタ（Ｑ３）のゲート端子（Ｇ３）とソース端子（Ｓ３）が前記基準電位（Ｇｒ）よりも低い第５の直流電圧（Ｖ５）に接続され、
前記第２の電界効果トランジスタ（Ｑ２）のゲート端子（Ｇ２）が直列抵抗（ＲＧ１）により入力ポート（Ｉｎ）に接続され、
前記第２の電界効果トランジスタ（Ｑ２）のドレイン端子（Ｄ２）は、前記スイッチ装置（Ｓｗ）か、正の第３の直流電圧（Ｖ３）か、または負の第４の直流電圧（Ｖ４）により、前記基準電位（Ｇｒ）に接続されることを特徴とする請求項７、８または９のいずれか１項に記載の電子スイッチ。
前記第２、第３の電界効果トランジスタ（Ｑ２、Ｑ３）が同じ電気的特性の曲線を示すことを特徴とする請求項１３に記載の電子スイッチ。
前記制御ポート（Ｃｏｎ）が前記第３の電界効果トランジスタ（Ｑ３）のドレイン端子（Ｄ３）と前記第１の抵抗器（Ｒ１）の第１端子とに接続され、
前記第１の抵抗器（Ｒ１）の第２端子が前記第２の電界効果トランジスタ（Ｑ２）のソース端子（Ｓ２）に接続され、
前記第２の電界効果トランジスタ（Ｑ２）のドレイン端子（Ｄ２）が正の第６の直流電圧（Ｖ６）に接続され、前記第２の電界効果トランジスタ（Ｑ２）のゲート端子（Ｇ２）が入力ポート（Ｉｎ）に接続され、
前記第３の電界効果トランジスタ（Ｑ３）のゲート端子（Ｇ３）が負の第７の直流電圧（Ｖ７）と、第２の抵抗器（Ｒ２）の第１端子と前記スイッチ装置（Ｓｗ）とに接続され、
前記スイッチ装置（Ｓｗ）により、前記第２の抵抗器（Ｒ２）の前記第１端子が第３の抵抗器（Ｒ３）の第１端子に接続され、前記第３の抵抗器（Ｒ３）の第２端子が、前記第２の抵抗器（Ｒ２）の前記第２端子と共に前記第３の電界効果トランジスタ（Ｑ３）のソース端子（Ｓ３）に接続されることを特徴とする請求項１０、１１または１２のいずれか１項に記載の電子スイッチ。
前記スイッチ装置（Ｓｗ）が、前記第２、第３の抵抗（Ｒ２、Ｒ３）の第１端子を接続することにより、オフ状態が生成されるように構成されたことを特徴とする請求項１５に記載の電子スイッチ。
前記第２、第３の電界効果トランジスタ（Ｑ２、Ｑ３）と、前記第１、第２の抵抗器（Ｒ１、Ｒ２）が、それぞれ同じ電気的特性の曲線を示すことを特徴とする請求項１５または１６のいずれか１項に記載の電子スイッチ。
前記電界効果トランジスタ（Ｑ１、Ｑ２、Ｑ３）の全部が「ノーマリーオン」トランジスタであることを特徴とする請求項１から１７のいずれか１項に記載の電子スイッチ。
前記入力ポート（Ｉｎ）が前記第６の抵抗器（Ｒ６）によって演算増幅器（ＯＡ）の非反転入力端子（＋）に接続され、
前記切替状態（オン、オフ）を作り出すために、前記スイッチ装置Ｓｗは前記第４の抵抗器（Ｒ４）を介して、基準電位（Ｇｒ）と第８の直流電圧（Ｖ８）のいずれか一方を反転入力端子（−）に接続し、第５の抵抗器（Ｒ５）により、前記反転入力端子（−）は前記演算増幅器（ＯＡ）の出力端子に接続され、前記演算増幅器（ＯＡ）の出力端子は前記制御ポート（Ｃｏｎ）に接続され、第７の抵抗器（Ｒ７）により、前記非反転入力端子（＋）は基準電位（Ｇｒ）に接続されたことを特徴とする請求項１から６のいずれか１項に記載の電子スイッチ。
前記第４、第５、第６および第７の抵抗器（Ｒ４、Ｒ５、Ｒ６、Ｒ７）はほぼ同じ抵抗値を有することを特徴とする請求項１９に記載の電子スイッチ。
前記第４の抵抗器（Ｒ４）が前記基準電位（Ｇｒ）に接続されるとオン状態に切り替えられ、前記第４の抵抗器（Ｒ４）が第８の直流電圧（Ｖ８）に接続されるとオフ状態に切り替えられることを特徴とする請求項２０または２１に記載の電子スイッチ。
前記第８の直流電圧（Ｖ８）が前記基準電位（Ｇｒ）に対して正であることを特徴とする請求項１９から２１のいずれか１項に記載の電子スイッチ。