[go: up one dir, main page]

JP2004071749A - 多層回路配線板の製造方法 - Google Patents

多層回路配線板の製造方法 Download PDF

Info

Publication number
JP2004071749A
JP2004071749A JP2002227244A JP2002227244A JP2004071749A JP 2004071749 A JP2004071749 A JP 2004071749A JP 2002227244 A JP2002227244 A JP 2002227244A JP 2002227244 A JP2002227244 A JP 2002227244A JP 2004071749 A JP2004071749 A JP 2004071749A
Authority
JP
Japan
Prior art keywords
wiring board
layer
circuit wiring
alignment mark
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002227244A
Other languages
English (en)
Inventor
Hiroshi Matsuzawa
松澤 宏
Takamasa Okuma
大熊 隆正
Satoshi Akimoto
秋本 聡
Masataka Maehara
前原 正孝
Taketo Tsukamoto
塚本 健人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2002227244A priority Critical patent/JP2004071749A/ja
Publication of JP2004071749A publication Critical patent/JP2004071749A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】アライメントマークと導体配線パターンを有する内層回路配線板上に、接着剤を介して、絶縁層・導体層をその順に積層して外層とした後、外層の導体層に導体配線回路を形成して成るビルドアップ多層回路配線板の製造方法において、回路の密度を高めることができ、アライメントの位置誤差が蓄積されず、内層回路配線板のアライメントマークの確認することが容易なビルドアップ多層回路配線板の製造方法を提供する。
【解決手段】内層回路配線板に形成したアライメントマークを被覆しないように外層を積層して、内層回路配線板に形成したアライメントマークを基準として、外層回路の導体配線パターンおよび外層と内層を電気的に接続するビアを形成することを特徴とする。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を搭載するビルドアップ多層回路配線板およびその製造方法に関する。
【0002】
【従来の技術】
近年、電子・電気機器の小型化、軽量化に伴い、多層回路配線板の薄型化、高密度化が要望されている。この要望を満たすものとして内層回路配線板上に導体回路を逐次積み上げて形成される、ビルドアップ多層回路配線板が注目されている。
【0003】
ビルドアップ多層回路配線版の形成方法において導体層の形成方法としてアディティブ法、セミアディティブ法またはサブトラクティブ法が多く用いられている。
【0004】
アディティブ法、セミアディティブ法では、内層回路配線基板上に半透明の絶縁樹脂を積層した後、全面に無電解・電解のメッキ方法で導体層を形成するため、メッキ層形成前の導通穴加工工程にて、絶縁樹脂越しにアライメントマークを認識することができるが、導体層と絶縁層の密着力が低く信頼性に劣っている。また、積層した絶縁層の直下の導体回路配線基板に形成したアライメントマークを加工位置の基準として用いるため、多層化工程を3層以上に繰り返す場合には、積層毎に位置精度の誤差が蓄積される問題があった。
【0005】
一方、サブトラクティブ法では、内層回路配線基板に絶縁層及び導体層を積層した後、エッチング加工にて積層した導体層の不要部分を除去して導体配線回路を形成するため、密着力は高いが、表面から内層回路が視認できないため、内層回路と外装回路の位置合わせが困難であった。従来方法においては、内層回路形成時に同時に形成したアライメントマークをエンドミルドリル等を用いて表面から外層の導体層・絶縁層を穴加工して露出させ、これを基準として、外層回路配線基板のビアホール・外層回路の形成が行われていた。しかし、この方法では内層回路配線基板上のアライメントマークを残してミクロン単位の深さ制御をしてドリル加工することは非常に難しい技術であった。また、この方式でも積層した絶縁層の直下の導体回路配線基板に形成したアライメントマークを加工位置の基準として用いるため、多層化工程を3層以上に繰り返す場合には、積層毎に位置精度の誤差が蓄積される問題があった。
【0006】
【発明が解決しようとする課題】
従来のビルドアップ多層回路配線板では、直前の導体配線パターンに形成されたアライメントマークを基準として位置決めを行う方法であり、ビアホールによって内層パターンと外層パターンの導通を確保するために、各層間の位置ズレを考慮して、外層パターンと内層パターンとの接続部分であるランド部等の部分を大きく形成する必要があり、回路の密度を高めることができなかった。さらに、位置ズレによって、ビルドアップを繰り返し行う場合に、アライメントの位置誤差が蓄積されていた。
【0007】
また、内層回路配線板上に、接着剤を介して、あらかじめ片面に導体層を有する絶縁樹脂を、導体層を外側にして積層して、外層の導体層に導体配線パターンを形成して成るビルドアップ多層回路配線板の製造するためには、外層の導体層として、金属層である銅を用いた場合、透明でないため、内層回路配線板のアライメントマークが隠れてしまい、確認することが困難であった。
【0008】
【課題を解決するための手段】
本発明において上記課題を解決するために、請求項1の発明では、アライメントマークと導体配線パターンを有する内層回路配線板上に、接着剤を介して、絶縁層・導体層をその順に積層して外層とした後、外層の導体層に導体配線回路を形成して成るビルドアップ多層回路配線板の製造方法において、内層回路配線板に形成したアライメントマークを被覆しないように外層を積層して、内層回路配線板に形成したアライメントマークを基準として、外層回路の導体配線パターンおよび外層と内層を電気的に接続するビアを形成することを特徴とするビルドアップ多層回路配線板の製造方法としたものである。
【0009】
また、請求項2の発明では、請求項1記載のビルドアップ多層回路配線板の製造方法において、
(a)前記内層回路配線板の絶縁樹脂が、ポリイミド樹脂からなり、内層回路配線板に2つ以上の複数個のアライメントマークとなる基準穴を、金型を使用した抜き加工で同時に形成する工程、
(b)前記内層回路配線板の露出した複数個の基準穴であるアライメントマークが被覆しないように、接着剤を介して、あらかじめ片面に導体層を有するポリイミド樹脂からなる絶縁樹脂を、外側が導体層になるように張り合わせて積み上げ外層とする工程、
(c)前記内層回路配線板のアライメントマークを基準として、外層の配線パターンおよび外層と内層を電気的に接続するビアを形成する工程、
を含むことを特徴とするビルドアップ多層配線回路配線板の製造方法
としたものである。
【0010】
また、請求項3の発明では、前記内層回路配線板と、前記片面に導体層を有する絶縁樹脂がテープ状の長尺基材により供給されることを特徴とする請求項1または2記載のビルドアップ多層回路配線板の製造方法としたものである。
【0011】
【発明の実施の形態】
以下、本発明に関わる多層回路配線板の製造方法について詳述する。
【0012】
本発明に関わる多層回路配線板の製造方法は、まず、内層回路配線板を形成する絶縁層と導体層からなるコア基材にアライメントマーク、内層回路配線を形成する。このとき、アライメントマークを形成した後に、アライメントマークを基準として位置決めをして内層回路配線を形成する場合と、アライメントマークと内層回路配線を同時に形成する場合が考えられる。次に内層回路配線基板上に、接着剤を介して、絶縁層、導体層をこの順で積層する。このとき、内層回路配線基板上に設けたアライメントマーク上には絶縁層、導体層が被覆しないようにし、アライメントマークが露出した状態にしておく。次に露出した内層回路配線基板上のアライメントマークを基準として、外層のビアホール形成加工および導体配線加工を行い、外層回路配線を形成する。さらに必要に応じて、外層回路配線のビルドアップを同様の工程で繰り返す。
【0013】
導体配線パターン形成およびビアホール形成加工の位置決めの基準として使用するアライメントマークの形状は特に限定されるものではなく、円形型、ドーナツ型、四角型、井形等の中心部分または特定位置部分が確認できる形状が好ましい。特に円形型、ドーナツ型が好ましい。
【0014】
また、アライメントマークの数も特に限定されるものではなく、2点以上の複数で形成することにより、平面上での位置座標のズレの確認だけではなく、工程中での基板の伸縮量を確認して補正をすることも可能になる。アライメントマークの数は特に4点が好ましい。
【0015】
アライメントマークの形成方法は特に限定されるものでなく、フォトリソ法、穴あけ加工法等が考えられる。
【0016】
フォトリソ法では、フォトレジストによるアライメントマーク形成や、アディティブ法・セミアディティブ法またはサブトラクティブ法によるアライメントマーク形成が考えられる。この方式ではアライメントマーク形状を任意に設計することが可能である。また、工程によっては、内層回路配線とアライメントマークを同時に形成することも可能であり、位置精度が良好であり、更に工程数を減らせる利点もある。
【0017】
穴あけ加工法では、ドリル加工、レーザ加工または金型による打ち抜き加工などが考えられる。この方式では、加工した穴をアライメントマークとして使用するため、形状はほぼ円形型に限定される。このとき、アライメントマークとして貫通穴を形成した場合、同一のアライメントマークを内層回路配線基板の両面から確認可能であるため、両面にビルドアップ多層回路配線板を形成する場合に、両面の位置合わせが容易になる。特にアライメントマークの形成精度から判断すると、金型による打ち抜き加工が最適である。このとき、1回の露光およびビアホールの位置決めに必要な複数のアライメントマークは、同一の金型を使用した抜き加工で同時に加工することが望ましい。したがって、内層回路配線板に形成された貫通穴が、アライメントマークとして形成される。また、同時加工で形成するアライメントマーク間の形状と位置精度は、あらかじめ金型の精度によって確認する事ができ、高い繰り返し加工精度で形成することが可能である。
【0018】
アライメントマークの位置は、コア基材の導体配線形成面の外側、例えばコア基材の幅方向の両端部などに形成し、積層する外層基材の幅をコア基材のアライメントマークの間隔より狭くし、積層する外層基材が、コア基材の両端部に設けたアライメントマークより内側になるような位置に積層し、アライメントマーク部分はコア基材が露出しているようにする。これは多層化工程を3層以上に繰り返す場合も同様にする。
【0019】
また、積層する外層基材に、予めコア基材のアライメントマークより大きい開口部を設け、その開口部をコア基材のアライメントマークの位置に一致するように積層して、コア基材のアライメントマークを積層した外層基材の開口部内に確認できるようにする方式も良い。これは多層化工程を3層以上に繰り返す場合も同様にする。この方式では、コア基材と積層する外層基材の大きさをそろえることが出来るが、積層時にコア基材のアライメントマークが外層基材の開口部に入るよう、積層時にある程度の位置合わせが必要となる。このとき、アライメントマークの位置は特に限定されるものではないが、コア基材の導体配線形成面の外側が望ましい。
【0020】
なお、本発明による多層回路配線板の製造方法は、枚葉基板に限定されるものではなく、テープ状のフレキシブル基板を用いたロール・ツー・ロールの連続生産方法にも適用するものである。
【0021】
積層した上層回路配線の形成においては、コア基材上のアライメントマークを基準に露光、ビアホール加工の位置決めを行うようにする。
【0022】
アライメントマークは、製作する回路配線板の精度に応じ、その範囲を変えることができ、高精細な回路配線の場合には、アライメントマークの加工ピッチを狭くすることで対応できる。
【0023】
内層回路配線板の表裏に、逐次積み上げて形成される、外層回路の導体配線パターンおよび外層と内層を電気的に接続するビアを形成において、内層回路配線板に形成した同じアライメントマークを使用することができることが可能である。したがって、直前の導体配線パターンに形成されたアライメントマークを基準として位置決めを行う方法に比較して、位置誤差の蓄積が発生しない。
【0024】
次に積層工程について説明する。
少なくとも片面に配線パターンを有するフィルム上に、片面に導体層を有するフィルムを該導体層を外側にして積層して積層フィルムを形成するには、特に限定するものではないが、通常のプレスやラミネーター等の積層装置を利用でき、より好ましくは、気泡やボイドの発生を防ぐためには真空プレスや真空ラミネーターの利用が望ましい。また生産性に優れるという理由によりロール・ツー・ロール工程で生産することが望ましい。
【0025】
またロール・ツー・ロール工程とはフィルム搬送に関して、フィルムの巻き出し部および巻き取り部を備え、巻き出し巻き取り部の間に加工処理部を設けた工程の事である。
【0026】
積層は、接着剤からなる接着層を介して行う場合と、熱可塑性ポリイミドや液晶ポリマー等の熱可塑性を示す熱可塑性フィルムであれば、フィルム自体が接着性を有するので接着剤を新たに設けることなくフィルム単体で積層する場合があるが、耐熱性に優れた熱可塑性フィルムを用いる場合は、一般に加工温度が非常に高くなってしまうため、積層は加工プロセスの点から接着剤からなる接着剤を介して行うことが望ましい。無論、熱可塑性フィルムの場合でも更なる接着強度向上のため、接着層を介して積層してもよい。
【0027】
接着剤を介して積層しない場合、これに限定させるものではないが、例えば、熱可塑性フィルムを用いれば、フィルム自体が接着性を有するので、少なくとも片面に配線パターンを有するフィルム上に、片面に導体層を有するフィルムを該導体層を外側にして積層して積層フィルムを形成することができる。
【0028】
接着剤を介して積層する場合には、本発明に用いられる接着剤の形態としては、ワニスタイプ、フィルムタイプ等が考えられ、特に限定されるものではないが、生産性に優れる点でフィルムタイプであることが望ましい。
【0029】
ワニス接着剤を用いた場合の積層方法としては、これに限定されるものではないが、例えば、少なくとも片面に配線を有するフィルム上に接着剤を塗布することにより接着層を形成した後に片面に導体層を有するフィルムを積層する方法、予め片面に導体層を有するフィルムのフィルム側に接着剤を塗布した接着剤付きフィルムの接着層側を少なくとも片面に配線パターンを有するフィルム上に積層する方法等が例示できる。
【0030】
またフィルム状接着剤を用いた場合の積層方法としては、これに限定させるものではないが、例えば、少なくとも片面に配線を有するフィルム、接着フィルム、片面に導体層を有するフィルムを同時に積層する方法、少なくとも片面に配線を有するフィルムに接着フィルムをラミネートした後、片面に導体層を有するフィルムを積層する方法、予め片面に導体層を有するフィルムのフィルム側に接着フィルムをラミネートしておき、これを少なくとも片面に配線を有するフィルムに積層する方法等が例示できる。
【0031】
また、両面に配線を有するフィルム上に積層する場合には、片面ずつ積層する場合と、両面同時に積層する場合とがあり、特に限定されるものではないが、生産性に優れる点で両面同時に積層することが望ましい。
【0032】
次にビアホール用孔部の加工には機械ドリルや炭酸ガスレーザー光、紫外線レーザー光、エキシマーレーザー光等を用いることができる。機械ドリルは貫通孔のみを形成可能するのに対して、レーザー光を用いるドリル加工では貫通孔(スルーホール)および非貫通孔(ブラインドビア)の双方が形成可能である。
【0033】
前記レーザー光の種類には、炭酸ガスレーザー(波長9.3〜10.6μm)、YAG レーザー(基本波の波長1.06μm)、紫外線領域のYAG 、YLF 、YAP 、YVO4レーザー(第3高調波の波長355nm、第4高調波の波長266nm)およびエキシマレーザー(XeClの波長308nm、KrF の波長248nm、ArF の波長193nm)が現在、加工機のレーザー光として利用されている。炭酸ガスレーザーは1パルス当たりのエネルギー密度が最も高く、孔形成の処理速度は高速であるが微小径の形成には限界があり、おおよそφ50μm程度であると言われている。また金属の吸収波長とは違う波長帯であるために、導体層への直接加工を行うには、光エネルギー吸収を高めるために黒化処理等の特殊処理を行う必要がある。またエキシマーレーザーはガスレーザーであり、φ20μmのような微小径も加工可能であるが、高反射性の金属酸化膜マスクやレーザー媒体ガスの維持等の消耗品が高価なため量産には向かない。
【0034】
YAG 、YLF 、YAP 、YVO4といった固体結晶を励起して取り出したレーザー光を波長変換した紫外線レーザー光は、金属の吸収波長と重なるため導体層への直接加工が可能である。また加工点の焦点も炭酸ガスレーザーに比べ微小径まで絞ることができるので、φ30μm以下の微小径の孔形成も可能である。孔形成の速度が問題視されているが、レーザー光の高発振周波数化や加工ヘッドの多軸化により解決される方向にある。
【0035】
いずれの方式においても、加工作業台上に設置した基板に設けられたアライメントマークの位置をCCDカメラ等で視認し、それを基準として位置補正を行い、所望の位置に孔部の加工を行う機構を有する加工装置を使用する。
【0036】
次に配線加工手段として、エッチング処理を利用したサブトラクティブ法と、電解めっきを利用したセミアディティブ法が考えられる。
【0037】
サブトラクティブ法とセミアディティブ法を比較すると、サブトラクティブ法は工程数が少なく容易であることが特徴であり、セミアディティブ法はサイドエッチングの影響が大きいサブトラクティブ法に比べて、より微細な配線パターンの形成に有利である。
【0038】
上記の特徴より、多層回路配線板を製造する際、各層ごとに配線パターン形成手段を替えることにより、より微細なライン,アンド,スペースの配線パターンを有する多層回路配線基板を用意に得ることができる。即ち、微細な配線パターンを有する層はセミアディティブ法、それ以外の層はサブトラクティブ法で加工することが望ましい。
【0039】
どの程度から加工手段を切り替えるかの判断としては、要求される配線回路の膜厚にもよるが、配線ピッチが15〜30μm以下の場合には、サブトラクティブ法での加工は非常に困難であるため、セミアディティブ法を採用するのが望ましい。
【0040】
サブトラクティブ法の場合には、エッチングレジストとして感光性樹脂を用いて、フォトリソ法にて所望の配線パターンを形成することが望ましい。
【0041】
また、セミアディティブ法の場合には、めっきレジストとして感光性樹脂を用いて、フォトリソ法にて所望の配線パターンを形成することが望ましい。
【0042】
このとき、基板に設けられたアライメントマークの位置をCCDカメラ等で視認し、所望のパターンの遮光部を有するフォトマスクと基板の相対位置を所定の位置に微調整可能な機構をもつ露光装置を使用する。
【0043】
上記工程を行ない、4層の多層回路配線板を製造することができるが、更にもう1回繰り返せば、6層の多層回路配線板を製造することができる。
【0044】
【実施例】
以下、本発明に係る多層回路配線板の製造方法の実施例を説明する。尚、本発明に係る多層回路配線板の製造方法は、以下の実施例に限定されるものではない。
【0045】
内層回路配線板(コア基材)として、両面銅箔付ポリイミド基板2(銅/ポリイミド/銅→12/25/12μm構成)を用いた。まず、図1に示すように、幅W=105mmのテープ状である両面銅箔付ポリイミド基板2に、金型を使用した打ち抜き加工にて直径100μmφの貫通穴1を形成する。貫通穴1はテープ状の両面銅箔付ポリイミド基板2の両端に幅w1=95mmの間隔にて形成された2点を1組とし、それを両面銅箔付ポリイミド基板2の長手方向にP=90mmピッチにて等間隔に形成していく。
【0046】
次に、上記両面銅箔付ポリイミド基板2に脱脂処理を施した後、図3(a)に示すように、CCDカメラ7を装備したレーザ加工装置にて、基板2端部の貫通穴1をアライメントマークとして、CCDカメラにて位置認識したうえで補正をかけた位置にレーザ光線を照射して、孔加工を基板の上面から銅箔層2b、ポリイミド層2aを貫通し、ポリイミド層2aと下面側の銅箔層2bの境界面まで施し、ビアホール用孔部6aを設けた。孔加工には、波長355nmの紫外線レーザー光を用い銅、ポリイミドのそれぞれに10J/m、2J/mのエネルギー密度のレーザー光をそれぞれ5パルス、5パルス照射した。なお開口径はφ30μm、底部径はφ18μmであり、アスペクト比は0.6であった。レーザー加工後にはドロス除去として30℃、20%ペルオクソニ硫酸ナトリウム水溶液を用いた化学研磨を施した。またデスミア処理として70℃、10%過マンガン酸カリウム水溶液を用いた。
【0047】
スズ―パラジウムコロイドによるDPSの後に、硫酸銅225g/L、硫酸55g/L、塩素イオン60mg/L、添加剤20mLを含み浴温を25℃に保った電解めっきを行った。なお浴液は5L毎分のスプレーノズルを用いて攪拌した。1A/dmの電流密度を負荷し、ビアホールのアスペクト比が0.3になるまで20分間電解めっきを行った。次にアスペクト比が0になるまで2.5A/dmの電流密度を10分間負荷し、図3(b)に示すようにビアホール(フィルドビア)6bを形成した。
【0048】
次に、めっき工程により導体上に余分に析出しためっき銅を30℃、20%ペルオクソニ硫酸アンモニウム水溶液を用い、およそ60秒程度スプレー噴射して銅箔層2bの膜厚を約9μmまでソフトエッチング処理にて研磨した。
【0049】
次に、銅箔層2bの表面にポジ型液状レジストをロールコータにて塗布後、熱風及びIR乾燥炉にておよそ90℃、5分程度ポストベーク処理し、4μm厚のレジスト層5を形成した。
【0050】
次に、図3(c)に示すように、アライメント露光装置にて、両面銅箔付ポリイミド基板2端部の貫通穴1をアライメントマークとしてCCDカメラ7により位置認識し、フォトマスク8上の基準マーク8aとの補正位置合わせをした上で、レジスト層5を露光した。露光工程は両面銅箔付ポリイミド基板2の両面のレジスト層5に対してそれぞれに対応したフォトマスク8を用いて、それぞれ別に行った。
【0051】
その後、図3(d)に示すように、両面一括にて、有機アルカリ系現像液にて約90秒程度スプレー現像を行ってレジスト層5の露光部分を除去して、エッチングレジストを形成した。
【0052】
次に、図3(e)に示すように、上記両面銅箔付ポリイミド基板2の両面の銅箔層2bに比重1.36、液温50℃の塩化第二鉄液をおよそ30秒程度スプレー噴射してエッチング処理を施して加工した。
【0053】
次に、図3(f)に示すように、上記両面銅箔付ポリイミド基板2に4%水酸化ナトリウム水溶液をおよそ15秒程度スプレー噴射し、レジスト層5を剥離除去し、膜厚9μmの所定の回路パターンを有する内層回路配線基板を得ることが出来た。
【0054】
次に、内層回路配線基板の導体層と接着剤層の密着性を向上させるため、内層回路基板の両面に過酸化水素水/硫酸溶液をスプレー噴射して、導体層表面を1μm程度削り祖化を行った。
【0055】
次に、図3(g)に示すように、接着フィルム4を介在し、片面銅箔付きポリイミド基板3(銅/ポリイミド→12/13μm構成)を内装回路配線基板の両側に積層した。このために、まず内装回路配線基板の片面に、ポリエチレンテレフタレートの剥離フィルムに積層したゴム/エポキシ系接着フィルムを用い、接着剤(フィルム)層が配線基板の内側を向くようにして、180℃、3kg/cmでラミネーターによる仮圧着を行った。さらに剥離フィルムを剥離した後、片面銅箔付きポリイミドテープ基板3を銅箔面が配線基板の外側を向くように順に接着剤層に配置しラミネーターを用い180℃、3kg/cmで熱圧着した。この積層工程を内装回路配線基板の反対面にも同様に行った後、得られた積層基板を150℃で1時間加熱硬化を行った。接着フィルムの厚みは5μmである。このとき積層する外層基材としての片面銅箔付ポリイミド基板3及び接着フィルムは、図2に示すように、幅w2=90mmであり、内装回路配線板(両面銅箔付ポリイミド基板2)の幅方向の中央から±2mmの位置精度で貼り合わせて、内層回路配線版端部に形成したアライメントマークである貫通穴1に被覆しないようにした。
【0056】
その後、図3(h)〜(m)に示すように、4層配線回路基板を作製した。内装回路配線板形成時と同様に、まず内装回路配線板の端部に形成した貫通穴1をアライメントマークとして、両面に積層した片面銅箔付ポリイミド基板3に穴加工し(h)、ビアホールを形成した(i)。その後レジスト露光(j)、エッチングレジスト形成(k)、エッチング処理(l)、レジスト剥離(m)の工程を上記と同様にして経て、回路形成を上下それぞれ行い、4層配線回路基板を作製した。更にこれと同様に片面銅箔ポリイミド基板の積層〜回路形成の工程を繰り返すことにより6層配線回路基板を作成することができる。なお、上記工程は全てロール・ツー・ロール工程を用いた。
【0057】
【発明の効果】
本発明に係る多層回路配線板の製造方法では、内装回路配線板の端部に形成された貫通穴をアライメントマークとして使用するため、内層回路配線板の表裏に逐次積み上げて形成される外層回路の導体配線パターンおよび外層と内層を電気的に接続するビアを形成において、内層回路配線板に形成した同じアライメントマークを使用することができることが可能である。したがって、直前の導体配線パターンに形成されたアライメントマークを基準として位置決めを行う方法に比較して、ランド部等の部分を大きくする必要がなく回路の密度を高められ、位置誤差の蓄積が発生せず、内装回路配線と外層回路配線の位置合わせが良好であり層間の断線が発生しにくく、微細な配線回路パターンにも対応した多層配線回路板を作製することが可能である。
【図面の簡単な説明】
【図1】本発明の多層回路配線板の製造方法の実施例における基板を平面で示した説明図である。
【図2】本発明の多層回路配線板の製造方法の実施例における片面銅箔付ポリイミド基板を積層した基板を平面で示した説明図である。
【図3】本発明の多層回路配線板の製造方法の実施例を断面示した説明図である。
【符号の説明】
1:貫通穴
2:両面銅箔付ポリイミド基板(コア基材)
3:外層基材、片面銅箔付ポリイミド基板
2a、3a:ポリイミド層
2b、3b:銅箔層
4:接着剤フィルム
5:レジスト層
6a:ビアホール用孔部
6b:フィルドビア
7:CCDカメラ
8:フォトマスク
8a:フォトマスクの基準マーク

Claims (3)

  1. アライメントマークと導体配線パターンを有する内層回路配線板上に、接着剤を介して、絶縁層・導体層をその順に積層して外層とした後、外層の導体層に導体配線回路を形成して成るビルドアップ多層回路配線板の製造方法において、内層回路配線板に形成したアライメントマークを被覆しないように外層を積層して、内層回路配線板に形成したアライメントマークを基準として、外層回路の導体配線パターンおよび外層と内層を電気的に接続するビアを形成することを特徴とするビルドアップ多層回路配線板の製造方法。
  2. 請求項1記載のビルドアップ多層回路配線板の製造方法において、
    (a)前記内層回路配線板の絶縁樹脂が、ポリイミド樹脂からなり、内層回路配線板に2つ以上の複数個のアライメントマークとなる基準穴を、金型を使用した抜き加工で同時に形成する工程、
    (b)前記内層回路配線板の露出した複数個の基準穴であるアライメントマークが被覆しないように、接着剤を介して、あらかじめ片面に導体層を有するポリイミド樹脂からなる絶縁樹脂を、外側が導体層になるように張り合わせて積み上げ外層とする工程、
    (c)前記内層回路配線板のアライメントマークを基準として、外層の配線パターンおよび外層と内層を電気的に接続するビアを形成する工程、
    を含むことを特徴とするビルドアップ多層配線回路配線板の製造方法。
  3. 前記内層回路配線板と、前記片面に導体層を有する絶縁樹脂がテープ状の長尺基材により供給されることを特徴とする請求項1または2記載のビルドアップ多層回路配線板の製造方法。
JP2002227244A 2002-08-05 2002-08-05 多層回路配線板の製造方法 Pending JP2004071749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002227244A JP2004071749A (ja) 2002-08-05 2002-08-05 多層回路配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002227244A JP2004071749A (ja) 2002-08-05 2002-08-05 多層回路配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2004071749A true JP2004071749A (ja) 2004-03-04

Family

ID=32014339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002227244A Pending JP2004071749A (ja) 2002-08-05 2002-08-05 多層回路配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2004071749A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311077A (ja) * 2004-04-21 2005-11-04 Sanyo Electric Co Ltd 多層基板の製造方法
JP2007299842A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
WO2009119046A1 (ja) * 2008-03-26 2009-10-01 住友ベークライト株式会社 銅箔付き樹脂シート、多層プリント配線板、多層プリント配線の板製造方法および半導体装置
WO2013058287A1 (ja) * 2011-10-17 2013-04-25 旭硝子株式会社 連結配線基板の製造方法および連結配線基板
CN109392257A (zh) * 2017-08-09 2019-02-26 日本梅克特隆株式会社 多层印刷布线板的制造方法及多层印刷布线板
CN112201645A (zh) * 2020-09-18 2021-01-08 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
JP2023540713A (ja) * 2020-08-31 2023-09-26 ドゥーサン コーポレイション フレキシブルプリント回路基板の製造方法及びこれにより製造されたフレキシブルプリント回路基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311077A (ja) * 2004-04-21 2005-11-04 Sanyo Electric Co Ltd 多層基板の製造方法
JP2007299842A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
WO2009119046A1 (ja) * 2008-03-26 2009-10-01 住友ベークライト株式会社 銅箔付き樹脂シート、多層プリント配線板、多層プリント配線の板製造方法および半導体装置
US8318292B2 (en) 2008-03-26 2012-11-27 Sumitomo Bakelite Co., Ltd. Resin sheet with copper foil, multilayer printed wiring board, method for manufacturing multilayer printed wiring board and semiconductor device
JP5589835B2 (ja) * 2008-03-26 2014-09-17 住友ベークライト株式会社 銅箔付き樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置
WO2013058287A1 (ja) * 2011-10-17 2013-04-25 旭硝子株式会社 連結配線基板の製造方法および連結配線基板
CN109392257A (zh) * 2017-08-09 2019-02-26 日本梅克特隆株式会社 多层印刷布线板的制造方法及多层印刷布线板
JP2019033223A (ja) * 2017-08-09 2019-02-28 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
TWI763895B (zh) * 2017-08-09 2022-05-11 日商日本美可多龍股份有限公司 多層印刷配線板的製造方法以及多層印刷配線板
CN109392257B (zh) * 2017-08-09 2023-06-20 日本梅克特隆株式会社 多层印刷布线板的制造方法及多层印刷布线板
JP2023540713A (ja) * 2020-08-31 2023-09-26 ドゥーサン コーポレイション フレキシブルプリント回路基板の製造方法及びこれにより製造されたフレキシブルプリント回路基板
CN112201645A (zh) * 2020-09-18 2021-01-08 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
CN112201645B (zh) * 2020-09-18 2024-04-12 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法

Similar Documents

Publication Publication Date Title
JP4501427B2 (ja) 多層回路配線板の製造方法
JP5290455B2 (ja) 積層体の製造方法
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
US20030135994A1 (en) Printed circuit board and manufacturing method therefor
TWI400023B (zh) Multilayer printed circuit boards and their wiring boards
KR20030003105A (ko) 고밀도 인쇄회로기판의 생산방법
CN102396300B (zh) 多层柔性印刷布线板的制造方法
JP2000349435A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH11346060A (ja) プリント配線板の製造方法
JP4489899B2 (ja) 多層プリント配線板用両面回路基板の製造方法
JP4066848B2 (ja) 多層プリント配線板の製造方法
JPH1075069A (ja) Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
JP2004071749A (ja) 多層回路配線板の製造方法
JP3596374B2 (ja) 多層プリント配線板の製造方法
CN100518444C (zh) 利用激光钻孔机的过孔形成方法
KR20040085374A (ko) 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
JP5176643B2 (ja) 多層回路基板の製造方法
US6555016B2 (en) Method of making multilayer substrate
JP2003347747A (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
JP3923408B2 (ja) 多層プリント配線板の製造方法
JP2002134918A (ja) 多層プリント配線板の製造方法
JP2010232585A (ja) 多層配線基板およびその製造方法
JP2001217546A (ja) 多層プリント配線板の製造方法
JP2001257475A (ja) 多層プリント配線板の製造方法
JP2003318535A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050621

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070717

A131 Notification of reasons for refusal

Effective date: 20070724

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

A02 Decision of refusal

Effective date: 20080226

Free format text: JAPANESE INTERMEDIATE CODE: A02