JP2004048729A - ディレイロックループにおけるクロック分周器及びクロック分周方法 - Google Patents
ディレイロックループにおけるクロック分周器及びクロック分周方法 Download PDFInfo
- Publication number
- JP2004048729A JP2004048729A JP2003160437A JP2003160437A JP2004048729A JP 2004048729 A JP2004048729 A JP 2004048729A JP 2003160437 A JP2003160437 A JP 2003160437A JP 2003160437 A JP2003160437 A JP 2003160437A JP 2004048729 A JP2004048729 A JP 2004048729A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- frequency
- signal
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101001024723 Homo sapiens Nucleoporin NDC1 Proteins 0.000 description 2
- 101000643391 Homo sapiens Serine/arginine-rich splicing factor 11 Proteins 0.000 description 2
- 101000801088 Homo sapiens Transmembrane protein 201 Proteins 0.000 description 2
- 101000680095 Homo sapiens Transmembrane protein 53 Proteins 0.000 description 2
- 102100037826 Nucleoporin NDC1 Human genes 0.000 description 2
- 102100024991 Tetraspanin-12 Human genes 0.000 description 2
- 102100032830 Tetraspanin-9 Human genes 0.000 description 2
- 102100022244 Transmembrane protein 53 Human genes 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【課題】入力される外部クロックの周波数が低周波帯域にあるか高周波帯域にあるかを自動的に区分できて、それに応じて最適の分周波形を選択できるディレイロックループにおけるクロック分周器及びクロック分周方法を提供する。
【解決手段】半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路のクロック分周器は、外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するための第１分周手段と、前記第１クロック信号を分周して互いにパルス幅の異なる第２及び第３クロック信号を生成するための第２分周手段と、複数の制御信号によって外部クロックの周波数に応じた選択信号を生成するための選択信号発生手段と、前記選択信号に応じて前記第２クロック信号または前記第３クロック信号を選択的に出力するクロック信号選択手段とを含む。
【選択図】 図１
【解決手段】半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路のクロック分周器は、外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するための第１分周手段と、前記第１クロック信号を分周して互いにパルス幅の異なる第２及び第３クロック信号を生成するための第２分周手段と、複数の制御信号によって外部クロックの周波数に応じた選択信号を生成するための選択信号発生手段と、前記選択信号に応じて前記第２クロック信号または前記第３クロック信号を選択的に出力するクロック信号選択手段とを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体記憶装置におけるレジスタ制御型ディレイロックループ（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｄ ＤＬＬ）に関し、より詳しくは、外部クロックの周波数帯域の高低を自動的に認識して、ディレイロックループ内の分周クロックのパルス幅を最適に調整できる、ディレイロックループにおけるクロック分周器及びクロック分周方法に関する。
【０００２】
【従来の技術】
一般に、システムや回路においてクロックは、動作タイミングを合せるためのレファレンスに用いられており、エラー（ｅｒｒｏｒ）なしにより速い動作を保証するために用いられることもある。外部から入力されるクロックが内部で用いられるときに、内部回路による時間遅延（クロックスキュー：ｃｌｏｃｋ ｓｋｅｗ）が発生するが、そのような時間遅延を補償して内部クロックが外部クロックと同じ位相を有するようにするため、ディレイロックループ（ＤＬＬ）が用いられている。
【０００３】
ＤＬＬが備えるべき重要な要素としては、面積が小さいこと、ジッタが少ないこと、そしてロックキング時間が速いことなどがある。これは、低電圧化して行き、高速動作化している今後の半導体記憶装置においても、依然として要求される性能である。このＤＬＬは、既存のフェイズロックループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）に比べて雑音の影響をあまり受けないという長所があり、ＤＤＲ−ＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）を初めとする同期式半導体メモリで広く用いられており、その中でもレジスタ制御型ＤＬＬが最も広く用いられている。以下、これを例に挙げて、従来の技術の問題点を具体的に述べる。
【０００４】
図７は、一般的なＤＤＲ−ＳＤＲＡＭで用いられるレジスタ制御型ＤＬＬのブロック図である。
【０００５】
一般的なＤＤＲ−ＳＤＲＡＭにおけるレジスタ制御型ＤＬＬは、入力される高周波の外部クロック信号ＣＬＫと外部クロック反転信号ＣＬＫＢの振幅電圧レベルを電源電圧レベルＶＤＤと接地電圧レベルＶＳＳに変換して同じ高周波の入力クロックＣＬＫＤを形成するクロックバッファ１１０と、高周波の入力クロック信号ＣＬＫＤを１／ｎ（ｎは、正の整数であり、通常ｎ＝４）に分周して低周波の基準クロックｒｅｆを出力する第１クロック分周器１３０と、高周波の入力クロック信号ＣＬＫＤが内部に設置されたシフトレジスタで決定される遅延量だけ遅延されるように、一連の単位遅延器を通過させて出力する遅延回路１５０と、遅延回路１５０から出力される遅延クロックを出力ＤＬＬクロックＯＵＴＰＵＴ＿ＤＬＬ＿ＣＬＫとしてＤＬＬ外部に出力するとともに、第２クロック分周器１９０にも供給するクロックマルチプレクサ１７０と、遅延回路１５０を経た高周波の遅延された外部クロック信号を１／ｎ（ｎは、正の整数であり、通常ｎ＝４）に分周して出力する第２クロック分周器１９０と、フィードバッククロックｆｅｅｄｂａｃｋが実際のクロック信号伝達経路と同じ遅延条件を経るように構成された遅延モデル２１０と、遅延モデル２１０の出力であるフィードバッククロックｆｅｅｄｂａｃｋと上記第１クロック分周器１３０からの基準クロックｒｅｆの位相を比較するための位相比較器２３０と、位相比較器２３０から出力された制御信号に応答して遅延回路１５０内のシフトレジスタのシフト方向を制御するためのシフト制御信号ＳＲ、ＳＬ及びディレイロック（ｄｅｌａｙ ｌｏｃｋｉｎｇ）がなされたことを表すディレイロック信号ｄｌｌ＿ｌｏｃｋｂを出力する遅延制御器２５０とを備える。
【０００６】
ここで、遅延モデル２１０は、実際のＤＤＲ−ＳＤＲＡＭなどにおけるクロックの経路で発生する遅延時間と同じ遅延時間を有するようにするため、ダミークロックバッファ、ダミー出力バッファ、及びダミーロードを含み、レプリカ回路（ｒｅｐｌｉｃａ ｃｉｒｃｕｉｔ）ともいう。そして、遅延回路１５０、遅延制御器２５０及び位相比較器２３０は、外部クロック信号ＣＬＫと同位相の入力クロック信号ＣＬＫＤを必要なだけ遅延させるので、遅延制御部という。この遅延モデル２１０は、ダミークロックバッファ、ダミー出力バッファ及びダミーロードを含むことにより、実際のクロックがクロックバッファ、出力バッファ及びロード等によって遅延される時間を模擬的に実現し、この場合、内部クロック信号は、外部クロック信号ＣＬＫと必ずしも同期していないので、内部クロック信号が外部クロック信号ＣＬＫと同期（正数周期ずれての位相同期を含む）するようにするための残りの遅延は、遅延回路１５０で遅延量が調整される。すなわち、位相ロッキングが起きるためには、遅延モデル２１０における遅延量の方は変化させることができないことから、遅延回路１５０における遅延量の方を変化させなければならず、位相ロッキングが起きるための条件は、次のとおりである。
【０００７】
【数１】
ＤＤ ＋ ＲＲ ＝ｍＴ
ここで、ＤＤは、遅延回路の遅延量、
ＲＲは、遅延モデルの遅延量、
Ｔは、外部クロックの周期、
ｍは、整数であって、通例、１又は２である。したがって、
【０００８】
【数２】
ＤＤ ＝ｍＴ− ＲＲ
【０００９】
出力ＤＬＬクロックＯＵＴＰＵＴ＿ＤＬＬ＿ＣＬＫは、遅延回路の遅延量であるＤＤだけ遅延されて出力される訳であるが、この出力ＤＬＬクロックＯＵＴＰＵＴ＿ＤＬＬ＿ＣＬＫは、上記式［数２］に示されるように、外部クロックＣＬＫに比べて遅延モデルの遅延量ＲＲだけ位相が先んじる（つまり、ｍＴだけ後の位相から見て先行する）ネガティブ遅延を呈する。
【００１０】
図８は、低周波帯域の外部クロックＣＬＫの場合に使用可能な１周期基準による位相ロックの場合の分周動作における波形タイミング図であり、図９は、高周波帯域の外部クロックＣＬＫの場合に使用可能な２周期基準による位相ロックの場合の分周動作における波形タイミング図である。
【００１１】
外部クロック信号の周波数が低周波帯域にある場合には、図８に示すように、比較されるフィードバッククロックｆｅｅｄｂａｃｋの立上りエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）が入力クロックＣＬＫＤを１／２分周して得る基準クロックｒｅｆの立上りエッジより早いため、遅延回路１５０の遅延量ＤＤを増加させることによって、位相ロック（ｐｈａｓｅｌｏｃｋｉｎｇ）が可能であり、この場合、分周されたクロックのパルス幅が外部クロックＣＬＫの１周期（１Ｔ）に相当するので、１周期基準分周（１Ｔ−ｂａｓｅｄ ｆｒｅｑｕｅｎｃｙ
ｄｉｖｉｓｉｏｎ）という。
【００１２】
他方、外部クロック信号の周波数が高周波帯域にある場合には、図９から分かるように、もし入力クロックＣＬＫＤを第１クロック分周器１３０で１／２分周してパルス幅が外部クロックＣＬＫの１周期分に相当する基準クロックｒｅｆを得ると、基準クロックｒｅｆの立上りエッジの方が比較されるフィードバッククロックｆｅｅｄｂａｃｋの立上りエッジより早くなってしまうため、遅延回路１５０の遅延量ＤＤを増加させることによっては位相ロックが不可能なので、入力クロックＣＬＫＤを第１クロック分周器１３０で１／４分周して分周された基準クロックｒｅｆのパルス幅を外部クロックＣＬＫの２周期分にすることによって、基準クロックｒｅｆの立上りエッジを比較されるフィードバッククロックｆｅｅｄｂａｃｋの立上りエッジより遅くすれば、遅延回路１５０の遅延量ＤＤを増加させることによって位相ロックが可能となる。したがって、この高周波帯域の場合には、分周された基準クロックｒｅｆのパルス幅が外部クロックＣＬＫの２周期（２Ｔ）に相当するので、２周期基準分周（２Ｔ−ｂａｓｅｄ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ）という。
【００１３】
以上の説明から分かるように、外部クロック信号の周波数が低周波帯域にあるか高周波帯域にあるかという区分は、外部クロック信号の周波数の絶対値による区分ではなく、遅延回路１５０及び遅延モデル２１０によるフィードバッククロックｆｅｅｄｂａｃｋの立上り位相に対して、外部クロックＣＬＫの１周期（１Ｔ）分の幅の位相位置が後になるか前になるかによって呼び分ける相対的な区分である。
【００１４】
図１０は、従来の技術に係るクロック分周器内に含まれるパルス幅調整が不可能な１周期基準分周用の１／４分周回路図であり、これは、図７の第１クロック分周器１３０及び第２クロック分周器１９０で用いられる。図１０の回路において、クロックバッファ１１０を通過した入力クロックＣＬＫＤがＤＬＬイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥに応じて第１分周段３１０に入力されると、図１０の下部の波形図に示すように、入力クロックＣＬＫＤが１／２分周された信号ＤＩＶＩＤＥ＿２が出力され、その１／２分周された信号ＤＩＶＩＤＥ＿２が第２分周段３３０に入力されると、入力クロックＣＬＫＤの１周期（１Ｔ）に相当する区間の間のみ「Ｈ」状態を維持し、残りの３周期（３Ｔ）に相当する区間の間は「Ｌ」状態を維持する信号ＤＩＶＩＤＥ＿４が出力される。
【００１５】
図１１は、従来の技術に係るクロック分周器内に含まれるパルス幅調整が不可能な２周期基準分周用の１／４分周回路図であり、これも、図７の第１クロック分周器１３０及び第２クロック分周器１９０で用いられる。図１１の回路において、クロックバッファ１１０を通過した入力クロックＣＬＫＤがＤＬＬイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥに応じて第１分周段３１０に入力されると、図１１の下部の波形図に示すように、入力クロックＣＬＫＤが１／２分周された信号ＤＩＶＩＤＥ＿２が出力され、その１／２分周された信号ＤＩＶＩＤＥ＿２が第３分周段３５０に入力されると、１／２分周された信号ＤＩＶＩＤＥ＿２がさらに１／２分周されることによって、入力クロックＣＬＫＤの２周期（２Ｔ）に相当する区間の間は「Ｈ」状態を、残りの２周期（２Ｔ）に相当する区間の間は「Ｌ」状態を維持する信号ＤＩＶＩＤＥ＿４が出力される。
【００１６】
しかし、いずれにしても、図１０及び図１１の分周回路では、各タイミング波形図にも示すように、分周された信号のパルス幅を入力クロックの周波数帯域に応じて変化させることはできない。そのため、従来は、入力クロックが高周波である場合に高周波領域での動作を保証するため、高周波帯域でも低周波帯域でも同じ２周期基準分周をしてきたが、２周期基準分周をする場合に、高周波領域では動作を良好に行なうが、低周波領域では深刻な雑音を引き起こし、それによって半導体記憶装置が誤動作をする場合が頻繁に発生した。
【００１７】
また、雑音を減らすため、１周期基準分周をする場合には、ＤＬＬの動作周波数を１００−１３３ＭＨｚ以上にすることが非常に困難であるだけでなく、遅延回路の段数が多くなって、雑音の発生とともに半導体記憶装置の面積が大きくなる問題点があった（例えば、特許文献１参照）。
【００１８】
【特許文献１】
アメリカ特許出願公開公報ＵＳ２００１／００２８２６６
【００１９】
【発明が解決しようとする課題】
そこで、この発明は、上記従来の技術における問題点に鑑みてなされたものであって、目的とするところは、入力される外部クロックの周波数帯域が低周波帯域であるか高周波帯域であるかを自動的に区分して、最適の動作を行わせることができるディレイロックループにおけるクロック分周器及びクロック分周方法を提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明は、半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路のクロック分周器において、外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するための第１分周手段と、前記第１クロック信号を分周して第２及び第３クロック信号を生成するための第２分周手段と、複数の制御信号によって外部クロック信号の周波数に応じた選択信号を生成するための選択信号発生手段と、前記選択信号に応じて前記第２クロック信号または前記第３クロック信号を選択的に出力するためのクロック信号選択手段とを含むことを特徴とするＤＬＬ回路のクロック分周器を提供する。
【００２１】
また、上記目的を達成するため、この発明は、半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路でクロック信号を分周する方法において、前記外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するステップと、前記第１クロック信号を分周して第２及び第３クロック信号を生成するステップと、高周波クロック信号が前記ＤＬＬ回路に印加されたときに生成されるロングロックキング信号、前記ＤＬＬ回路がイネーブルされるときに生成されるＤＬＬイネーブル信号及び前記ＤＬＬ回路がターンオンされた後に初期４サイクルにのみロジックハイレベルになる分周クロック信号選択イネーブル信号を入力されて外部クロック信号の周波数に応じた選択信号を生成するステップと、前記選択信号に応答して高周波クロック信号に対しては第２クロック信号を、低周波クロック信号に対しては前記第３クロック信号を選択的に出力するステップとを含むことを特徴とするＤＬＬ回路におけるクロック信号分周方法を提供する。
【００２２】
【発明の実施の形態】
以下、この発明の最も好ましい実施例を添付の図面を参照しながら説明する。
【００２３】
図１は、この発明に係るパルス幅調整が可能な１／４分周回路のブロック構成図である。この発明に係るパルス幅調整が可能な１／４分周回は、１／２分周の第１分周クロックを発生する第１分周段５１０と、第１分周段５１０から出力された第１分周クロックを入力されてパルス幅が互いに異なる１／４分周の第２分周クロック及び第３分周クロックを生成する第２分周段５３０と、選択信号を生成するための選択信号発生部５５０と、前記選択信号に応答して第２分周段５３０から生成された前記第２分周クロック及び第３分周クロックの中の一つを選択して出力する分周クロック選択部５７０とを含んで構成されている。
【００２４】
ここで、この発明に係るパルス幅調整可能な１／４分周回路は、図７の第１クロック分周器１３０及び第２クロック分周器１９０の両者に使用可能であるが、ここでは、その中の第１クロック分周器１３０に適用される場合を例に挙げて説明する。また、その構成により半導体記憶装置のディレイロックループ内のクロック分周器でクロックを分周する場合の分周方法についても以下に説明する。
【００２５】
第１分周段５１０は、外部クロックと同じ周期のクロックＣＬＫＤを入力されて、その１／２分周クロックを発生する１／２分周回路で構成される。第２分周段５３０は、第１分周段５１０からの１／２分周クロックを入力されて、外部クロックの１周期に相当する区間の間は第１論理レベルを維持し、残りの３周期に相当する区間は第２論理レベルを維持する、１周期基準分周による分周クロックである第２クロックと、外部クロックの２周期に相当する区間の間は第１論理レベルを維持し、残りの２周期に相当する区間は第２論理レベルを維持する、２周期基準分周による分周クロックである第３クロックとを生成する。
【００２６】
選択信号発生部５５０では、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫとディレイロックループイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥ、そして分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ＿ＥＮＡＢＬＥを入力されて、外部クロックの周波数の高低に応じて上述の１周期基準分周の第２分周クロックと２周期基準分周の第３分周クロックの中のいずれか一方を選択するための選択信号を発生させる選択信号を生成する。その選択信号に応じて、分周クロック選択部５７０では、１周期基準分周の第２分周クロックと２周期基準分周の第３分周クロックの中のいずれか一方を選択する分周クロック選択ステップを行なう。なお、クロック周波数の高低は、設計される回路の動作具合に応じて適宜に設定される所定の周波数より高いか低いかで判定すればよい。
【００２７】
図２は、図１に示すこの発明に係るパルス幅調整可能な１／４分周回路の具体内部回路の回路図であって、図３は、当該パルス幅調整可能な１／４分周回路の動作を示すタイミング波形図である。第２分周段５３０から出力される１周期基準分周の低周波帯域用分周クロックと、２周期基準分周の高周波帯域用分周クロックの中の一つを選択信号発生部５５０から出力される選択信号ＴＣＫ＿ＣＴＲＬに応じて分周クロック選択部５７０が選択して、１／４分周クロックＤＩＶＩＤＥ＿４として出力する。
【００２８】
分周クロック選択信号ＴＣＫ＿ＣＴＲＬが「Ｈ」レベルであると、１周期基準分周をして、出力信号ＤＩＶＩＤＥ＿４は、図３のタイミング波形図の中の３番目の波形を呈し、「Ｌ」レベルであると、２周期基準分周をして、出力信号ＤＩＶＩＤＥ＿４は、図３のタイミング波形図の中の４番目の波形を呈する。
【００２９】
ここで、分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、図４のこの発明に係る位相比較方式決定回路から出力される信号である。分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫと、ＤＬＬイネーブル信号ＤＬＬ＿ＥＮＢＡＬＥそして分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥを用いて作られるが、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫは、前記式［数１］の遅延量（ＤＤ＋ＲＲ）が外部クロックの１周期を越えると、位相比較器２３０から出力されるノンアクティブレベルの信号であり、ＤＬＬイネーブル信号ＤＬＬ＿ＥＮＢＡＬＥは、ＤＬＬがイネーブルされる時発生する信号であり、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥは、ＤＬＬがオンされた後初期４サイクル程度でのみ「Ｈ」レベルを維持する信号である。一方、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥは、Ｄフリップフロップとラッチを使用してＤＬＬ内部や外部で簡単に生成させることができる信号であるので、別途の回路を提示しないことにする。
【００３０】
ここで、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥが「Ｈ」レベルである場合、分周クロック選択信号発生回路５５０は、分周クロック選択信号ＴＣＫ＿ＣＴＲＬが「Ｈ」レベルであるか「Ｌ」レベルであるかを決定するようになるが、これをさらに具体的に説明すると、以下のとおりである。
【００３１】
外部クロック信号の周波数が高周波帯域にある場合には、前記式［数１］の遅延量（ＤＤ＋ＲＲ）が外部クロックの１周期を越え、したがって、位相比較器２３０でロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが生成される。これを利用してロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが「Ｌ」レベルになると、ＮＡＮＤゲートＮＤ１の出力ＮＥＴ２が「Ｈ」レベルになり、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥが「Ｈ」レベルであるので、ＮＡＮＤゲートＮＤ３の出力ＮＥＴ４が「Ｌ」レベルになる。同様に、ＮＡＮＤゲートＮＤ２の出力ＮＥＴ３とＮＡＮＤゲートＮＤ４の出力ＮＥＴ５は、それぞれ「Ｌ」レベルと「Ｈ」レベルに遷移して、結局、分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、「Ｌ」レベルに遷移する。
【００３２】
外部クロック信号の周波数が低周波帯域にある場合には、前記式［数１］の遅延量（ＤＤ＋ＲＲ）が外部クロックの１周期より小さいため、位相比較器２３０でロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが生成されない。これを利用してロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが「Ｈ」レベルになると、ＮＡＮＤゲートＮＤ１の出力ＮＥＴ２が「Ｌ」レベルになり、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥが「Ｈ」レベルであるので、ＮＡＮＤゲートＮＤ３の出力ＮＥＴ４が「Ｈ」レベルになる。同様に、ＮＡＮＤゲートＮＤ２の出力ＮＥＴ３とＮＡＮＤゲートＮＤ４の出力ＮＥＴ５は、それぞれ「Ｈ」レベルと「Ｌ」レベルに遷移して、結局、分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、「Ｈ」レベルを維持する。
【００３３】
次に、このような構成により半導体記憶装置のディレイロックループ内のクロック分周器でクロックを分周する方法について説明すると、次のとおりである。第１分周段５１０では、外部クロックと同じ周期のクロックを入力されて２分周されたクロックを出力する第１分周ステップを行なう。第２分周段５３０では、２分周されたクロックを入力されて外部クロックの１周期に相当する区間の間は第１論理レベルを維持し、残りの３周期分の区間は第２論理レベルを維持する１周期基準分周の分周クロックを出力するか、前記外部クロックの２周期に相当する区間の間は第１論理レベルを維持し、残りの２周期分の区間は第２論理レベルを維持する２周期基準分周の分周クロックを出力する第２分周ステップを行なう。
【００３４】
選択信号発生部５５０では、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫとディレイロックループイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥそして分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥを入力されて、外部クロックの周波数の高低に応じて１周期基準分周の分周クロックと２周期基準分周の分周クロックの中いずれか一つを選択するための選択信号ＴＣＫ＿ＣＴＲＬを発生させる選択信号発生ステップを行なう。分周クロック選択部５７０では、選択信号ＴＣＫ＿ＣＴＲＬに応じて１周期基準分周の分周クロックと２周期基準分周の分周クロックの中いずれか一つを選択する分周クロック選択ステップを行なう。
【００３５】
図５及び図６は、この発明に係るＤＬＬ動作のシミュレーション波形図であり、図５は、外部クロックが高周波である場合であり、図６は、外部クロックが低周波である場合である。ここで、図５及び図６の基準クロックｒｅｆは、それぞれ図２の最終出力である分周クロックＤＩＶＩＤＥ＿４の反転されたクロックであることが分かる。
【００３６】
前記のような構成によって非常に小さい量の遅延回路を使用しながらも外部クロックが低周波である場合だけでなく、高周波である場合にも外部電源電圧の雑音による遅延量の変化を最小化できる。
【００３７】
【発明の効果】
上述したようになされるこの発明によると、非常に小さい量の遅延回路を使用しながらもＤＬＬに入力される外部クロックの広い周波数帯域で外部電源電圧の雑音に強くてジッタが２／３程度に減少し、遅延回路の面積も１／２程度に減る優れた効果がある。
【００３８】
【付言】
なお、この発明は、上述の実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【図１】この発明に係るパルス幅調整が可能な１／４分周回の構成を示すブロック図である。
【図２】図１の１／４分周回路の具体的な回路構成を示す回路図である。
【図３】図２の１／４分周回路の動作を示すタイミング波形図である。
【図４】図１における選択信号発生部の具体的な回路構成を示す回路図である。
【図５】この発明に係る分周回路において外部クロックが高周波である場合のシミュレーション波形図である。
【図６】この発明に係る分周回路において外部クロックが低周波である場合のシミュレーション波形図である。
【図７】一般的なＤＤＲ−ＳＤＲＡＭにおけるレジスタ制御型ＤＬＬの構成を示すブロック図である。
【図８】低周波帯域で使用可能な１周期基準分周の動作におけるタイミング波形図である。
【図９】高周波帯域で使用可能な２周期基準分周の動作におけるタイミング波形図である。
【図１０】従来の技術に係るクロック分周器内に使われるパルス幅調整が不可能な１周期基準分周用の１／４分周回路図である。
【図１１】従来の技術に係るクロック分周器内に使われるパルス幅調整が不可能な２周期基準分周用の１／４分周回路図である。
【符号の説明】
５１０…第１分周段、５３０…第２分周段、５５０…選択信号発生部、５７０…分周クロック選択部。
【発明の属する技術分野】
この発明は、半導体記憶装置におけるレジスタ制御型ディレイロックループ（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｄ ＤＬＬ）に関し、より詳しくは、外部クロックの周波数帯域の高低を自動的に認識して、ディレイロックループ内の分周クロックのパルス幅を最適に調整できる、ディレイロックループにおけるクロック分周器及びクロック分周方法に関する。
【０００２】
【従来の技術】
一般に、システムや回路においてクロックは、動作タイミングを合せるためのレファレンスに用いられており、エラー（ｅｒｒｏｒ）なしにより速い動作を保証するために用いられることもある。外部から入力されるクロックが内部で用いられるときに、内部回路による時間遅延（クロックスキュー：ｃｌｏｃｋ ｓｋｅｗ）が発生するが、そのような時間遅延を補償して内部クロックが外部クロックと同じ位相を有するようにするため、ディレイロックループ（ＤＬＬ）が用いられている。
【０００３】
ＤＬＬが備えるべき重要な要素としては、面積が小さいこと、ジッタが少ないこと、そしてロックキング時間が速いことなどがある。これは、低電圧化して行き、高速動作化している今後の半導体記憶装置においても、依然として要求される性能である。このＤＬＬは、既存のフェイズロックループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）に比べて雑音の影響をあまり受けないという長所があり、ＤＤＲ−ＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）を初めとする同期式半導体メモリで広く用いられており、その中でもレジスタ制御型ＤＬＬが最も広く用いられている。以下、これを例に挙げて、従来の技術の問題点を具体的に述べる。
【０００４】
図７は、一般的なＤＤＲ−ＳＤＲＡＭで用いられるレジスタ制御型ＤＬＬのブロック図である。
【０００５】
一般的なＤＤＲ−ＳＤＲＡＭにおけるレジスタ制御型ＤＬＬは、入力される高周波の外部クロック信号ＣＬＫと外部クロック反転信号ＣＬＫＢの振幅電圧レベルを電源電圧レベルＶＤＤと接地電圧レベルＶＳＳに変換して同じ高周波の入力クロックＣＬＫＤを形成するクロックバッファ１１０と、高周波の入力クロック信号ＣＬＫＤを１／ｎ（ｎは、正の整数であり、通常ｎ＝４）に分周して低周波の基準クロックｒｅｆを出力する第１クロック分周器１３０と、高周波の入力クロック信号ＣＬＫＤが内部に設置されたシフトレジスタで決定される遅延量だけ遅延されるように、一連の単位遅延器を通過させて出力する遅延回路１５０と、遅延回路１５０から出力される遅延クロックを出力ＤＬＬクロックＯＵＴＰＵＴ＿ＤＬＬ＿ＣＬＫとしてＤＬＬ外部に出力するとともに、第２クロック分周器１９０にも供給するクロックマルチプレクサ１７０と、遅延回路１５０を経た高周波の遅延された外部クロック信号を１／ｎ（ｎは、正の整数であり、通常ｎ＝４）に分周して出力する第２クロック分周器１９０と、フィードバッククロックｆｅｅｄｂａｃｋが実際のクロック信号伝達経路と同じ遅延条件を経るように構成された遅延モデル２１０と、遅延モデル２１０の出力であるフィードバッククロックｆｅｅｄｂａｃｋと上記第１クロック分周器１３０からの基準クロックｒｅｆの位相を比較するための位相比較器２３０と、位相比較器２３０から出力された制御信号に応答して遅延回路１５０内のシフトレジスタのシフト方向を制御するためのシフト制御信号ＳＲ、ＳＬ及びディレイロック（ｄｅｌａｙ ｌｏｃｋｉｎｇ）がなされたことを表すディレイロック信号ｄｌｌ＿ｌｏｃｋｂを出力する遅延制御器２５０とを備える。
【０００６】
ここで、遅延モデル２１０は、実際のＤＤＲ−ＳＤＲＡＭなどにおけるクロックの経路で発生する遅延時間と同じ遅延時間を有するようにするため、ダミークロックバッファ、ダミー出力バッファ、及びダミーロードを含み、レプリカ回路（ｒｅｐｌｉｃａ ｃｉｒｃｕｉｔ）ともいう。そして、遅延回路１５０、遅延制御器２５０及び位相比較器２３０は、外部クロック信号ＣＬＫと同位相の入力クロック信号ＣＬＫＤを必要なだけ遅延させるので、遅延制御部という。この遅延モデル２１０は、ダミークロックバッファ、ダミー出力バッファ及びダミーロードを含むことにより、実際のクロックがクロックバッファ、出力バッファ及びロード等によって遅延される時間を模擬的に実現し、この場合、内部クロック信号は、外部クロック信号ＣＬＫと必ずしも同期していないので、内部クロック信号が外部クロック信号ＣＬＫと同期（正数周期ずれての位相同期を含む）するようにするための残りの遅延は、遅延回路１５０で遅延量が調整される。すなわち、位相ロッキングが起きるためには、遅延モデル２１０における遅延量の方は変化させることができないことから、遅延回路１５０における遅延量の方を変化させなければならず、位相ロッキングが起きるための条件は、次のとおりである。
【０００７】
【数１】
ＤＤ ＋ ＲＲ ＝ｍＴ
ここで、ＤＤは、遅延回路の遅延量、
ＲＲは、遅延モデルの遅延量、
Ｔは、外部クロックの周期、
ｍは、整数であって、通例、１又は２である。したがって、
【０００８】
【数２】
ＤＤ ＝ｍＴ− ＲＲ
【０００９】
出力ＤＬＬクロックＯＵＴＰＵＴ＿ＤＬＬ＿ＣＬＫは、遅延回路の遅延量であるＤＤだけ遅延されて出力される訳であるが、この出力ＤＬＬクロックＯＵＴＰＵＴ＿ＤＬＬ＿ＣＬＫは、上記式［数２］に示されるように、外部クロックＣＬＫに比べて遅延モデルの遅延量ＲＲだけ位相が先んじる（つまり、ｍＴだけ後の位相から見て先行する）ネガティブ遅延を呈する。
【００１０】
図８は、低周波帯域の外部クロックＣＬＫの場合に使用可能な１周期基準による位相ロックの場合の分周動作における波形タイミング図であり、図９は、高周波帯域の外部クロックＣＬＫの場合に使用可能な２周期基準による位相ロックの場合の分周動作における波形タイミング図である。
【００１１】
外部クロック信号の周波数が低周波帯域にある場合には、図８に示すように、比較されるフィードバッククロックｆｅｅｄｂａｃｋの立上りエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）が入力クロックＣＬＫＤを１／２分周して得る基準クロックｒｅｆの立上りエッジより早いため、遅延回路１５０の遅延量ＤＤを増加させることによって、位相ロック（ｐｈａｓｅｌｏｃｋｉｎｇ）が可能であり、この場合、分周されたクロックのパルス幅が外部クロックＣＬＫの１周期（１Ｔ）に相当するので、１周期基準分周（１Ｔ−ｂａｓｅｄ ｆｒｅｑｕｅｎｃｙ
ｄｉｖｉｓｉｏｎ）という。
【００１２】
他方、外部クロック信号の周波数が高周波帯域にある場合には、図９から分かるように、もし入力クロックＣＬＫＤを第１クロック分周器１３０で１／２分周してパルス幅が外部クロックＣＬＫの１周期分に相当する基準クロックｒｅｆを得ると、基準クロックｒｅｆの立上りエッジの方が比較されるフィードバッククロックｆｅｅｄｂａｃｋの立上りエッジより早くなってしまうため、遅延回路１５０の遅延量ＤＤを増加させることによっては位相ロックが不可能なので、入力クロックＣＬＫＤを第１クロック分周器１３０で１／４分周して分周された基準クロックｒｅｆのパルス幅を外部クロックＣＬＫの２周期分にすることによって、基準クロックｒｅｆの立上りエッジを比較されるフィードバッククロックｆｅｅｄｂａｃｋの立上りエッジより遅くすれば、遅延回路１５０の遅延量ＤＤを増加させることによって位相ロックが可能となる。したがって、この高周波帯域の場合には、分周された基準クロックｒｅｆのパルス幅が外部クロックＣＬＫの２周期（２Ｔ）に相当するので、２周期基準分周（２Ｔ−ｂａｓｅｄ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ）という。
【００１３】
以上の説明から分かるように、外部クロック信号の周波数が低周波帯域にあるか高周波帯域にあるかという区分は、外部クロック信号の周波数の絶対値による区分ではなく、遅延回路１５０及び遅延モデル２１０によるフィードバッククロックｆｅｅｄｂａｃｋの立上り位相に対して、外部クロックＣＬＫの１周期（１Ｔ）分の幅の位相位置が後になるか前になるかによって呼び分ける相対的な区分である。
【００１４】
図１０は、従来の技術に係るクロック分周器内に含まれるパルス幅調整が不可能な１周期基準分周用の１／４分周回路図であり、これは、図７の第１クロック分周器１３０及び第２クロック分周器１９０で用いられる。図１０の回路において、クロックバッファ１１０を通過した入力クロックＣＬＫＤがＤＬＬイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥに応じて第１分周段３１０に入力されると、図１０の下部の波形図に示すように、入力クロックＣＬＫＤが１／２分周された信号ＤＩＶＩＤＥ＿２が出力され、その１／２分周された信号ＤＩＶＩＤＥ＿２が第２分周段３３０に入力されると、入力クロックＣＬＫＤの１周期（１Ｔ）に相当する区間の間のみ「Ｈ」状態を維持し、残りの３周期（３Ｔ）に相当する区間の間は「Ｌ」状態を維持する信号ＤＩＶＩＤＥ＿４が出力される。
【００１５】
図１１は、従来の技術に係るクロック分周器内に含まれるパルス幅調整が不可能な２周期基準分周用の１／４分周回路図であり、これも、図７の第１クロック分周器１３０及び第２クロック分周器１９０で用いられる。図１１の回路において、クロックバッファ１１０を通過した入力クロックＣＬＫＤがＤＬＬイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥに応じて第１分周段３１０に入力されると、図１１の下部の波形図に示すように、入力クロックＣＬＫＤが１／２分周された信号ＤＩＶＩＤＥ＿２が出力され、その１／２分周された信号ＤＩＶＩＤＥ＿２が第３分周段３５０に入力されると、１／２分周された信号ＤＩＶＩＤＥ＿２がさらに１／２分周されることによって、入力クロックＣＬＫＤの２周期（２Ｔ）に相当する区間の間は「Ｈ」状態を、残りの２周期（２Ｔ）に相当する区間の間は「Ｌ」状態を維持する信号ＤＩＶＩＤＥ＿４が出力される。
【００１６】
しかし、いずれにしても、図１０及び図１１の分周回路では、各タイミング波形図にも示すように、分周された信号のパルス幅を入力クロックの周波数帯域に応じて変化させることはできない。そのため、従来は、入力クロックが高周波である場合に高周波領域での動作を保証するため、高周波帯域でも低周波帯域でも同じ２周期基準分周をしてきたが、２周期基準分周をする場合に、高周波領域では動作を良好に行なうが、低周波領域では深刻な雑音を引き起こし、それによって半導体記憶装置が誤動作をする場合が頻繁に発生した。
【００１７】
また、雑音を減らすため、１周期基準分周をする場合には、ＤＬＬの動作周波数を１００−１３３ＭＨｚ以上にすることが非常に困難であるだけでなく、遅延回路の段数が多くなって、雑音の発生とともに半導体記憶装置の面積が大きくなる問題点があった（例えば、特許文献１参照）。
【００１８】
【特許文献１】
アメリカ特許出願公開公報ＵＳ２００１／００２８２６６
【００１９】
【発明が解決しようとする課題】
そこで、この発明は、上記従来の技術における問題点に鑑みてなされたものであって、目的とするところは、入力される外部クロックの周波数帯域が低周波帯域であるか高周波帯域であるかを自動的に区分して、最適の動作を行わせることができるディレイロックループにおけるクロック分周器及びクロック分周方法を提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明は、半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路のクロック分周器において、外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するための第１分周手段と、前記第１クロック信号を分周して第２及び第３クロック信号を生成するための第２分周手段と、複数の制御信号によって外部クロック信号の周波数に応じた選択信号を生成するための選択信号発生手段と、前記選択信号に応じて前記第２クロック信号または前記第３クロック信号を選択的に出力するためのクロック信号選択手段とを含むことを特徴とするＤＬＬ回路のクロック分周器を提供する。
【００２１】
また、上記目的を達成するため、この発明は、半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路でクロック信号を分周する方法において、前記外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するステップと、前記第１クロック信号を分周して第２及び第３クロック信号を生成するステップと、高周波クロック信号が前記ＤＬＬ回路に印加されたときに生成されるロングロックキング信号、前記ＤＬＬ回路がイネーブルされるときに生成されるＤＬＬイネーブル信号及び前記ＤＬＬ回路がターンオンされた後に初期４サイクルにのみロジックハイレベルになる分周クロック信号選択イネーブル信号を入力されて外部クロック信号の周波数に応じた選択信号を生成するステップと、前記選択信号に応答して高周波クロック信号に対しては第２クロック信号を、低周波クロック信号に対しては前記第３クロック信号を選択的に出力するステップとを含むことを特徴とするＤＬＬ回路におけるクロック信号分周方法を提供する。
【００２２】
【発明の実施の形態】
以下、この発明の最も好ましい実施例を添付の図面を参照しながら説明する。
【００２３】
図１は、この発明に係るパルス幅調整が可能な１／４分周回路のブロック構成図である。この発明に係るパルス幅調整が可能な１／４分周回は、１／２分周の第１分周クロックを発生する第１分周段５１０と、第１分周段５１０から出力された第１分周クロックを入力されてパルス幅が互いに異なる１／４分周の第２分周クロック及び第３分周クロックを生成する第２分周段５３０と、選択信号を生成するための選択信号発生部５５０と、前記選択信号に応答して第２分周段５３０から生成された前記第２分周クロック及び第３分周クロックの中の一つを選択して出力する分周クロック選択部５７０とを含んで構成されている。
【００２４】
ここで、この発明に係るパルス幅調整可能な１／４分周回路は、図７の第１クロック分周器１３０及び第２クロック分周器１９０の両者に使用可能であるが、ここでは、その中の第１クロック分周器１３０に適用される場合を例に挙げて説明する。また、その構成により半導体記憶装置のディレイロックループ内のクロック分周器でクロックを分周する場合の分周方法についても以下に説明する。
【００２５】
第１分周段５１０は、外部クロックと同じ周期のクロックＣＬＫＤを入力されて、その１／２分周クロックを発生する１／２分周回路で構成される。第２分周段５３０は、第１分周段５１０からの１／２分周クロックを入力されて、外部クロックの１周期に相当する区間の間は第１論理レベルを維持し、残りの３周期に相当する区間は第２論理レベルを維持する、１周期基準分周による分周クロックである第２クロックと、外部クロックの２周期に相当する区間の間は第１論理レベルを維持し、残りの２周期に相当する区間は第２論理レベルを維持する、２周期基準分周による分周クロックである第３クロックとを生成する。
【００２６】
選択信号発生部５５０では、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫとディレイロックループイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥ、そして分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ＿ＥＮＡＢＬＥを入力されて、外部クロックの周波数の高低に応じて上述の１周期基準分周の第２分周クロックと２周期基準分周の第３分周クロックの中のいずれか一方を選択するための選択信号を発生させる選択信号を生成する。その選択信号に応じて、分周クロック選択部５７０では、１周期基準分周の第２分周クロックと２周期基準分周の第３分周クロックの中のいずれか一方を選択する分周クロック選択ステップを行なう。なお、クロック周波数の高低は、設計される回路の動作具合に応じて適宜に設定される所定の周波数より高いか低いかで判定すればよい。
【００２７】
図２は、図１に示すこの発明に係るパルス幅調整可能な１／４分周回路の具体内部回路の回路図であって、図３は、当該パルス幅調整可能な１／４分周回路の動作を示すタイミング波形図である。第２分周段５３０から出力される１周期基準分周の低周波帯域用分周クロックと、２周期基準分周の高周波帯域用分周クロックの中の一つを選択信号発生部５５０から出力される選択信号ＴＣＫ＿ＣＴＲＬに応じて分周クロック選択部５７０が選択して、１／４分周クロックＤＩＶＩＤＥ＿４として出力する。
【００２８】
分周クロック選択信号ＴＣＫ＿ＣＴＲＬが「Ｈ」レベルであると、１周期基準分周をして、出力信号ＤＩＶＩＤＥ＿４は、図３のタイミング波形図の中の３番目の波形を呈し、「Ｌ」レベルであると、２周期基準分周をして、出力信号ＤＩＶＩＤＥ＿４は、図３のタイミング波形図の中の４番目の波形を呈する。
【００２９】
ここで、分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、図４のこの発明に係る位相比較方式決定回路から出力される信号である。分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫと、ＤＬＬイネーブル信号ＤＬＬ＿ＥＮＢＡＬＥそして分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥを用いて作られるが、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫは、前記式［数１］の遅延量（ＤＤ＋ＲＲ）が外部クロックの１周期を越えると、位相比較器２３０から出力されるノンアクティブレベルの信号であり、ＤＬＬイネーブル信号ＤＬＬ＿ＥＮＢＡＬＥは、ＤＬＬがイネーブルされる時発生する信号であり、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥは、ＤＬＬがオンされた後初期４サイクル程度でのみ「Ｈ」レベルを維持する信号である。一方、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥは、Ｄフリップフロップとラッチを使用してＤＬＬ内部や外部で簡単に生成させることができる信号であるので、別途の回路を提示しないことにする。
【００３０】
ここで、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥが「Ｈ」レベルである場合、分周クロック選択信号発生回路５５０は、分周クロック選択信号ＴＣＫ＿ＣＴＲＬが「Ｈ」レベルであるか「Ｌ」レベルであるかを決定するようになるが、これをさらに具体的に説明すると、以下のとおりである。
【００３１】
外部クロック信号の周波数が高周波帯域にある場合には、前記式［数１］の遅延量（ＤＤ＋ＲＲ）が外部クロックの１周期を越え、したがって、位相比較器２３０でロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが生成される。これを利用してロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが「Ｌ」レベルになると、ＮＡＮＤゲートＮＤ１の出力ＮＥＴ２が「Ｈ」レベルになり、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥが「Ｈ」レベルであるので、ＮＡＮＤゲートＮＤ３の出力ＮＥＴ４が「Ｌ」レベルになる。同様に、ＮＡＮＤゲートＮＤ２の出力ＮＥＴ３とＮＡＮＤゲートＮＤ４の出力ＮＥＴ５は、それぞれ「Ｌ」レベルと「Ｈ」レベルに遷移して、結局、分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、「Ｌ」レベルに遷移する。
【００３２】
外部クロック信号の周波数が低周波帯域にある場合には、前記式［数１］の遅延量（ＤＤ＋ＲＲ）が外部クロックの１周期より小さいため、位相比較器２３０でロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが生成されない。これを利用してロングロックキング信号ＬＯＮＧ＿ＬＯＣＫが「Ｈ」レベルになると、ＮＡＮＤゲートＮＤ１の出力ＮＥＴ２が「Ｌ」レベルになり、分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥが「Ｈ」レベルであるので、ＮＡＮＤゲートＮＤ３の出力ＮＥＴ４が「Ｈ」レベルになる。同様に、ＮＡＮＤゲートＮＤ２の出力ＮＥＴ３とＮＡＮＤゲートＮＤ４の出力ＮＥＴ５は、それぞれ「Ｈ」レベルと「Ｌ」レベルに遷移して、結局、分周クロック選択信号ＴＣＫ＿ＣＴＲＬは、「Ｈ」レベルを維持する。
【００３３】
次に、このような構成により半導体記憶装置のディレイロックループ内のクロック分周器でクロックを分周する方法について説明すると、次のとおりである。第１分周段５１０では、外部クロックと同じ周期のクロックを入力されて２分周されたクロックを出力する第１分周ステップを行なう。第２分周段５３０では、２分周されたクロックを入力されて外部クロックの１周期に相当する区間の間は第１論理レベルを維持し、残りの３周期分の区間は第２論理レベルを維持する１周期基準分周の分周クロックを出力するか、前記外部クロックの２周期に相当する区間の間は第１論理レベルを維持し、残りの２周期分の区間は第２論理レベルを維持する２周期基準分周の分周クロックを出力する第２分周ステップを行なう。
【００３４】
選択信号発生部５５０では、ロングロックキング信号ＬＯＮＧ＿ＬＯＣＫとディレイロックループイネーブル信号ＤＬＬ＿ＥＮＡＢＬＥそして分周クロック選択イネーブル信号ＴＣＫ＿ＳＥＴ ＥＮＡＢＬＥを入力されて、外部クロックの周波数の高低に応じて１周期基準分周の分周クロックと２周期基準分周の分周クロックの中いずれか一つを選択するための選択信号ＴＣＫ＿ＣＴＲＬを発生させる選択信号発生ステップを行なう。分周クロック選択部５７０では、選択信号ＴＣＫ＿ＣＴＲＬに応じて１周期基準分周の分周クロックと２周期基準分周の分周クロックの中いずれか一つを選択する分周クロック選択ステップを行なう。
【００３５】
図５及び図６は、この発明に係るＤＬＬ動作のシミュレーション波形図であり、図５は、外部クロックが高周波である場合であり、図６は、外部クロックが低周波である場合である。ここで、図５及び図６の基準クロックｒｅｆは、それぞれ図２の最終出力である分周クロックＤＩＶＩＤＥ＿４の反転されたクロックであることが分かる。
【００３６】
前記のような構成によって非常に小さい量の遅延回路を使用しながらも外部クロックが低周波である場合だけでなく、高周波である場合にも外部電源電圧の雑音による遅延量の変化を最小化できる。
【００３７】
【発明の効果】
上述したようになされるこの発明によると、非常に小さい量の遅延回路を使用しながらもＤＬＬに入力される外部クロックの広い周波数帯域で外部電源電圧の雑音に強くてジッタが２／３程度に減少し、遅延回路の面積も１／２程度に減る優れた効果がある。
【００３８】
【付言】
なお、この発明は、上述の実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【図１】この発明に係るパルス幅調整が可能な１／４分周回の構成を示すブロック図である。
【図２】図１の１／４分周回路の具体的な回路構成を示す回路図である。
【図３】図２の１／４分周回路の動作を示すタイミング波形図である。
【図４】図１における選択信号発生部の具体的な回路構成を示す回路図である。
【図５】この発明に係る分周回路において外部クロックが高周波である場合のシミュレーション波形図である。
【図６】この発明に係る分周回路において外部クロックが低周波である場合のシミュレーション波形図である。
【図７】一般的なＤＤＲ−ＳＤＲＡＭにおけるレジスタ制御型ＤＬＬの構成を示すブロック図である。
【図８】低周波帯域で使用可能な１周期基準分周の動作におけるタイミング波形図である。
【図９】高周波帯域で使用可能な２周期基準分周の動作におけるタイミング波形図である。
【図１０】従来の技術に係るクロック分周器内に使われるパルス幅調整が不可能な１周期基準分周用の１／４分周回路図である。
【図１１】従来の技術に係るクロック分周器内に使われるパルス幅調整が不可能な２周期基準分周用の１／４分周回路図である。
【符号の説明】
５１０…第１分周段、５３０…第２分周段、５５０…選択信号発生部、５７０…分周クロック選択部。
Claims (12)
- 半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路のクロック分周器において、
外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するための第１分周手段と、
前記第１クロック信号を分周して第２及び第３クロック信号を生成するための第２分周手段と、
複数の制御信号によって外部クロック信号の周波数に応じた選択信号を生成するための選択信号発生手段と、
前記選択信号に応じて前記第２クロック信号または前記第３クロック信号を選択的に出力するクロック信号選択手段と
を備えてなるＤＬＬ回路のクロック分周器。 - 請求項１に記載のＤＬＬ回路のクロック分周器において、
前記第１クロック分周手段は、１／２分周回路である
ことを特徴とするクロック分周器。 - 請求項２に記載のＤＬＬ回路のクロック分周器において、
前記第１クロック信号の１周期は、前記クロック信号の２周期に相当する
ことを特徴とするクロック分周器。 - 請求項３に記載のＤＬＬ回路のクロック分周器において、
前記第２クロック信号は、その１周期が前記クロック信号の４周期に該当し、前記クロック信号の１周期の間は第１ロジックレベルを、前記クロック信号の残り３周期の間は第２ロジックレベルを維持する１周期基準分周の分周クロック信号である
ことを特徴とするクロック分周器。 - 請求項４に記載のＤＬＬ回路のクロック分周器において、
前記第３クロック信号は、１周期が前記クロック信号の４周期に該当し、前記クロック信号の２周期の間は第１ロジックレベルを、前記クロック信号の残り２周期の間は第２ロジックレベルを維持する２周期基準分周の分周クロック信号である
ことを特徴とするクロック分周器。 - 請求項５に記載のＤＬＬ回路のクロック分周器において、
前記複数の制御信号は、高周波クロック信号が前記ＤＬＬ回路に印加されたときに生成されるロングロッキング信号、前記ＤＬＬ回路がイネーブルされるときに生成されるＤＬＬイネーブル信号及び前記ＤＬＬ回路がターンオンされた後に初期４サイクルにのみロジックハイレベルになる分周クロック信号選択イネーブル信号を含む
ことを特徴とするクロック分周器。 - 請求項６に記載のＤＬＬ回路のクロック分周器において、
前記選択信号は、高周波クロック信号に対しては第２ロジックレベルにイネーブルされ、低周波クロック信号に対しては第１ロジックレベルにディスエーブルされる
ことを特徴とするクロック分周器。 - 請求項７に記載のＤＬＬ回路のクロック分周器において、
前記クロック選択手段は、前記第２ロジックレベルの選択信号に応答して前記第２クロック信号を出力し、前記第１ロジックレベルの選択信号に応答して前記第３クロック信号を出力する
ことを特徴とするクロック分周器。 - 半導体記憶装置において外部クロック信号を入力されて内部クロック信号を生成するためのＤＬＬ回路でクロック信号を分周する方法であって、
前記外部クロック信号と同じ周期を有するクロック信号を分周して第１クロック信号を生成するステップと、
前記第１クロック信号を分周して第２及び第３クロック信号を生成するステップと、
高周波クロック信号が前記ＤＬＬ回路に印加されたときに生成されるロングロックキング信号、前記ＤＬＬ回路がイネーブルされるときに生成されるＤＬＬイネーブル信号及び前記ＤＬＬ回路がターンオンされた後に初期４サイクルにのみロジックハイレベルになる分周クロック信号選択イネーブル信号を入力されて選択信号を生成するステップと、
前記選択信号に応答して高周波クロック信号に対しては第２クロック信号を、低周波クロック信号に対しては前記第３クロック信号を選択的に出力するステップと
を含んでなるＤＬＬ回路におけるクロック信号分周方法。 - 請求項９に記載のＤＬＬ回路におけるクロック信号分周方法において、
前記第１クロック信号の１周期は、前記クロック信号の２周期に相当する
ことを特徴とするクロック信号分周方法。 - 請求項１０に記載のＤＬＬ回路におけるクロック信号分周方法において、
前記第２クロック信号は、１周期が前記クロック信号の４周期に相当し、前記クロック信号の１周期の間は第１ロジックレベルを、前記クロック信号の残り３周期の間は第２ロジックレベルを維持する１周期基準分周の分周クロック信号である
ことを特徴とするクロック信号分周方法。 - 請求項１１に記載のＤＬＬ回路におけるクロック信号分周方法において、
前記第３クロック信号は、１周期が前記クロック信号の４周期に相当し、前記クロック信号の２周期の間は第１ロジックレベルを、前記クロック信号の残り２周期の間は第２ロジックレベルを維持する２周期基準分周の分周クロック信号である
ことを特徴とするクロック信号分周方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0036634A KR100507875B1 (ko) | 2002-06-28 | 2002-06-28 | 지연고정루프에서의 클럭분주기 및 클럭분주방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004048729A true JP2004048729A (ja) | 2004-02-12 |
| JP4533599B2 JP4533599B2 (ja) | 2010-09-01 |
Family
ID=29774965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003160437A Expired - Fee Related JP4533599B2 (ja) | 2002-06-28 | 2003-06-05 | ディレイロックループにおけるクロック分周器及びクロック分周方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6815985B2 (ja) |
| JP (1) | JP4533599B2 (ja) |
| KR (1) | KR100507875B1 (ja) |
| TW (1) | TW200400696A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253455B2 (en) | 2009-02-20 | 2012-08-28 | Samsung Electronics Co., Ltd. | Delay locked loop circuit and operation method thereof |
| US8472278B2 (en) | 2010-04-09 | 2013-06-25 | Qualcomm Incorporated | Circuits, systems and methods for adjusting clock signals based on measured performance characteristics |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564566B1 (ko) * | 2003-04-14 | 2006-03-29 | 삼성전자주식회사 | 외부 클럭 신호가 직접 입력되는 지연 동기 루프 |
| JP2004355081A (ja) * | 2003-05-27 | 2004-12-16 | Internatl Business Mach Corp <Ibm> | 情報処理装置及びメモリモジュール |
| KR100541372B1 (ko) * | 2003-07-25 | 2006-01-11 | 주식회사 하이닉스반도체 | 지연고정루프의 클럭분주기 |
| US7009407B2 (en) * | 2004-02-19 | 2006-03-07 | Micron Technology, Inc. | Delay lock circuit having self-calibrating loop |
| JP2006065922A (ja) * | 2004-08-25 | 2006-03-09 | Toshiba Corp | 半導体記憶装置 |
| KR100695525B1 (ko) | 2005-01-31 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 지연 고정 루프 |
| KR100696957B1 (ko) * | 2005-03-31 | 2007-03-20 | 주식회사 하이닉스반도체 | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 |
| KR100630770B1 (ko) | 2005-10-10 | 2006-10-04 | 삼성전자주식회사 | 반도체 장치의 제어 선택 회로 및 그 제어 선택 방법 |
| US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
| US8219846B2 (en) * | 2008-05-20 | 2012-07-10 | Xilinx, Inc. | Circuit for and method of receiving video data |
| US8207766B2 (en) * | 2010-03-25 | 2012-06-26 | Silicon Laboratories Inc. | Method and apparatus for quantization noise reduction in fractional-N PLLs |
| US9419784B2 (en) * | 2012-10-12 | 2016-08-16 | National Instruments Ireland Resources Limited | System and method for calibrating and synchronizing a receiver |
| CN104579318B (zh) * | 2013-10-21 | 2018-05-29 | 安凯(广州)微电子技术有限公司 | 一种多路时钟缓冲器 |
| US9813067B2 (en) | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
| CN105207668B (zh) * | 2015-09-10 | 2017-08-25 | 电子科技大学 | 一种用于软启动保护的过流计数器 |
| US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
| KR102467451B1 (ko) * | 2016-06-17 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
| US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
| US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
| TWI732558B (zh) * | 2020-05-18 | 2021-07-01 | 華邦電子股份有限公司 | 延遲鎖相迴路裝置及其操作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261915A (ja) * | 1988-04-13 | 1989-10-18 | Fujitsu Ltd | パルス発生器 |
| JPH04172716A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
| JPH05268072A (ja) * | 1992-03-18 | 1993-10-15 | Nec Corp | 発振回路 |
| JPH06350438A (ja) * | 1993-06-07 | 1994-12-22 | Nec Corp | プリスケーラ |
| JP2000148255A (ja) * | 1998-11-16 | 2000-05-26 | Akashi Corp | 分周回路、振動制御装置、及び振動制御方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5557181A (en) * | 1978-10-20 | 1980-04-26 | Citizen Watch Co Ltd | Electronic watch |
| FR2510287B1 (fr) * | 1981-07-24 | 1985-01-04 | Thomson Csf | Synthetiseur de frequence a large bande relative |
| JP2745869B2 (ja) * | 1991-07-11 | 1998-04-28 | 日本電気株式会社 | 可変クロック分周回路 |
| DE19581471C2 (de) * | 1994-01-24 | 1999-10-14 | Douglas R Baldwin | Synthesizer mit einstellbarer Frequenz |
| JPH10171774A (ja) | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体集積回路 |
| JP3481065B2 (ja) | 1997-01-17 | 2003-12-22 | 富士通株式会社 | 位相比較回路および半導体集積回路 |
| JP3840731B2 (ja) | 1997-03-21 | 2006-11-01 | 富士通株式会社 | 半導体集積回路 |
| JP3388134B2 (ja) | 1997-04-10 | 2003-03-17 | 富士通株式会社 | 位相比較回路、ｄｌｌ回路および半導体集積回路 |
| JP3483437B2 (ja) | 1997-08-29 | 2004-01-06 | 富士通株式会社 | 半導体装置及びその試験方法 |
| JP3560780B2 (ja) | 1997-07-29 | 2004-09-02 | 富士通株式会社 | 可変遅延回路及び半導体集積回路装置 |
| KR100269316B1 (ko) | 1997-12-02 | 2000-10-16 | 윤종용 | 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll) |
| JPH11306757A (ja) | 1998-04-27 | 1999-11-05 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP4071873B2 (ja) | 1998-09-24 | 2008-04-02 | 富士通株式会社 | 半導体集積回路装置 |
| KR100303781B1 (ko) | 1998-12-30 | 2001-09-24 | 박종섭 | 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기 |
| JP4077979B2 (ja) | 1999-05-27 | 2008-04-23 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP4190662B2 (ja) | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
| JP2001060392A (ja) | 1999-08-24 | 2001-03-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP2001117414A (ja) * | 1999-10-15 | 2001-04-27 | Fujitsu Ltd | 定着器の制御方法および制御装置並びに定着器および画像形成装置 |
| JP2001126474A (ja) | 1999-10-22 | 2001-05-11 | Hitachi Ltd | 半導体集積回路装置 |
| KR100321755B1 (ko) * | 1999-12-24 | 2002-02-02 | 박종섭 | 록킹 시간이 빠른 지연고정루프 |
| KR100321756B1 (ko) * | 1999-12-28 | 2002-02-01 | 박종섭 | 고주파에서 동작하는 레지스터 지연고정루프 |
| JP3865191B2 (ja) | 2000-02-21 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| FI108380B (fi) * | 2000-03-10 | 2002-01-15 | Nokia Corp | Monimurtojakajainen esijakaja |
| JP4045064B2 (ja) * | 2000-03-30 | 2008-02-13 | 富士通株式会社 | 半導体記憶装置 |
| JP2001290555A (ja) | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | Ｄｌｌ回路の位相調整方法およびｄｌｌ回路を有する半導体集積回路 |
-
2002
- 2002-06-28 KR KR10-2002-0036634A patent/KR100507875B1/ko not_active Expired - Fee Related
- 2002-12-30 US US10/331,268 patent/US6815985B2/en not_active Expired - Lifetime
- 2002-12-31 TW TW091138009A patent/TW200400696A/zh unknown
-
2003
- 2003-06-05 JP JP2003160437A patent/JP4533599B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261915A (ja) * | 1988-04-13 | 1989-10-18 | Fujitsu Ltd | パルス発生器 |
| JPH04172716A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
| JPH05268072A (ja) * | 1992-03-18 | 1993-10-15 | Nec Corp | 発振回路 |
| JPH06350438A (ja) * | 1993-06-07 | 1994-12-22 | Nec Corp | プリスケーラ |
| JP2000148255A (ja) * | 1998-11-16 | 2000-05-26 | Akashi Corp | 分周回路、振動制御装置、及び振動制御方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253455B2 (en) | 2009-02-20 | 2012-08-28 | Samsung Electronics Co., Ltd. | Delay locked loop circuit and operation method thereof |
| US8472278B2 (en) | 2010-04-09 | 2013-06-25 | Qualcomm Incorporated | Circuits, systems and methods for adjusting clock signals based on measured performance characteristics |
Also Published As
| Publication number | Publication date |
|---|---|
| US6815985B2 (en) | 2004-11-09 |
| US20040000934A1 (en) | 2004-01-01 |
| KR100507875B1 (ko) | 2005-08-18 |
| TW200400696A (en) | 2004-01-01 |
| JP4533599B2 (ja) | 2010-09-01 |
| KR20040001434A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995591B2 (en) | Register controlled delay locked loop with low power consumption | |
| JP4533599B2 (ja) | ディレイロックループにおけるクロック分周器及びクロック分周方法 | |
| US6593786B2 (en) | Register controlled DLL reducing current consumption | |
| JP4774340B2 (ja) | パワーダウンモードの間、周期的にロッキング動作を実行する機能を有するｄｌｌ及びそのロッキング動作方法 | |
| CN100470670C (zh) | 延迟锁定回路及其锁定方法 | |
| KR100605588B1 (ko) | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 | |
| JP4504581B2 (ja) | リング遅延とカウンタを利用したレジスタ制御遅延固定ループ | |
| JP4812981B2 (ja) | リングレジスタ制御型遅延固定ループ及びその制御方法 | |
| US7098712B2 (en) | Register controlled delay locked loop with reduced delay locking time | |
| JP2010213308A (ja) | 遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法 | |
| US6822494B2 (en) | Register controlled delay locked loop | |
| US7676686B2 (en) | Delay locked loop circuit and synchronous memory device including the same | |
| KR100695525B1 (ko) | 반도체 기억 소자의 지연 고정 루프 | |
| KR100525096B1 (ko) | Ｄｌｌ 회로 | |
| US20090115474A1 (en) | Clock synchronization circuit and clock synchronization method | |
| US20040189361A1 (en) | Circuit for generating phase comparison signal | |
| KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
| KR20030049303A (ko) | 레지스터 제어형 지연고정루프회로 | |
| US8179179B2 (en) | Semiconductor device | |
| KR100399973B1 (ko) | 레지스터 제어 지연고정루프의 지연 모니터 및 그의 지연라인 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |