JP2004040075A - 低温ポリシリコンディスプレーにおけるキャパシター構造 - Google Patents
低温ポリシリコンディスプレーにおけるキャパシター構造 Download PDFInfo
- Publication number
- JP2004040075A JP2004040075A JP2003042328A JP2003042328A JP2004040075A JP 2004040075 A JP2004040075 A JP 2004040075A JP 2003042328 A JP2003042328 A JP 2003042328A JP 2003042328 A JP2003042328 A JP 2003042328A JP 2004040075 A JP2004040075 A JP 2004040075A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display
- capacitor structure
- capacitor
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】低温ポリシリコンディスプレーにおけるキャパシター構造を提供する。
【解決手段】低温ポリシリコンディスプレーのキャパシター構造が、基板の上に緩衝層、その緩衝層の上にポリシリコン層、そのポリシリコン層の上に誘電層、そしてその誘電層の上に導電層を含み。その４層のうち少なくとも一つが平坦でない構造をもつ。本発明によるキャパシター構造をＬＴＰＳ製造プロセスにより製造された薄膜トランジスターと併せることにより、ＬＴＰＳ薄膜トランジスターディスプレーの画素構造が形成される。従来のディスプレーのキャパシター構造と比較し、本発明のキャパシター構造はキャパシターの面積を増大させる。従って、容量とＬＴＰＳディスプレーの開口率が増大する。製造方法は単純である。従来のＬＴＰＳディスプレーの製造プロセスに余分に一つだけプロセスが加わるだけでディスプレーの質は大きく向上する。
【選択図】 図２
【解決手段】低温ポリシリコンディスプレーのキャパシター構造が、基板の上に緩衝層、その緩衝層の上にポリシリコン層、そのポリシリコン層の上に誘電層、そしてその誘電層の上に導電層を含み。その４層のうち少なくとも一つが平坦でない構造をもつ。本発明によるキャパシター構造をＬＴＰＳ製造プロセスにより製造された薄膜トランジスターと併せることにより、ＬＴＰＳ薄膜トランジスターディスプレーの画素構造が形成される。従来のディスプレーのキャパシター構造と比較し、本発明のキャパシター構造はキャパシターの面積を増大させる。従って、容量とＬＴＰＳディスプレーの開口率が増大する。製造方法は単純である。従来のＬＴＰＳディスプレーの製造プロセスに余分に一つだけプロセスが加わるだけでディスプレーの質は大きく向上する。
【選択図】 図２
Description
【０００１】
【発明が属する技術分野】
本発明は全般的には低温ポリシリコン（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ， ＬＴＰＳ）ディスプレーに関するものであるが、さらに具体的には低温ポリシリコンディスプレーにおけるキャパシター構造に関するものである。
【０００２】
【従来の技術】
最近は、低温の製造プロセスを使用した半導体ディスプレー装置の製造技術が大変普及してきている。そのうちの重要な技術の一つが低温ポリシリコン製造プロセスを使用した薄膜トランジスター（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ， ＴＦＴ）ディスプレー装置の製造である。図１のａは従来からのＬＴＰＳプロセスにより製造されたディスプレーの画素構造の断面図を示す。こういう画素構造の製造プロセスは主に以下のステップからできている。まず、基板１０１（ｓｕｂｓｔｒａｔｅ）の上に緩衝層（ｂｕｆｆｅｒ ｌａｙｅｒ）１０３が形成される。次に、緩衝層１０３の上にポリシリコン層（ｐｏｌｙ−Ｓｉ ｌａｙｅｒ）１０５が形成される。それからフォトリソグラフィプロセスによりポリシリコン層１０５がエッチングされ、そして誘電層（ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）１０７が基板全体を覆うように形成される。誘電層１０７の上に第１の金属層１０９が形成され、それがフォトリソグラフィプロセスによりエッチングされゲート部分（ｇａｔｅ ｒｅｇｉｏｎ）１１１が形成される。さらに不活性層１１３が基板全体を覆うように形成される。最後に、不活性層１１３の上に第２の金属層が形成、エッチングされソース部（ｓｏｕｒｃｅ ｒｅｇｉｏｎ）１１５とドレイン部（ｄｒａｉｎ ｒｅｇｉｏｎ）１１７が形成される。ソース部１１５とドレイン部１１７はイオン注入法により形成することができる。
【０００３】
従来の低温ポリシリコンプロセスにおいては、薄膜トランジスターにおける漏洩電流を考えると、ディスプレーのキャパシター構造の容量は限られ、またキャパシターの面積も制限されている。従って、画素の開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）もまた制限されている。図１のｂは図１のａが示す画素構造のキャパシター構造部を示す。図１のｂを見ると、低温ポリシリコンディスプレーの従来のキャパシター構造は基板１０１の上の平坦な４層より形成されている。その平坦な４層というのは緩衝層１０３、緩衝層１０３の上のポリシリコン層１０５、ポリシリコン層１０５の上の誘電層１０７、そして誘電層１０７の上の導電層１１０である。導電層１１０は一般的には金属層である。
【０００４】
ディスプレーにおいて開口率を増大させるのには多くの方法がある。本発明は、特有のキャパシター構造を提供し、それにより容量を増大しさらに低温ポリシリコンディスプレーの開口率を増大させる。
【０００５】
本発明の要旨
本発明は、低温ポリシリコンディスプレーにおいて従来のキャパシターの構造ではその容量が限られていたという上述の欠点を改善するために行われた。主要な目的は、低温ポリシリコンディスプレーのキャパシターの構造を提供することである。本発明においては、低温ポリシリコンディスプレーの従来の製法に一つ余分にエッチング工程を加え、基板上の、緩衝層、ポリシリコン層、誘電層、導電層の内の少なくとも一つが平坦でない構造となるようにしている。平坦でない構造によりキャパシターの面積、従って容量が増大する。低温ポリシリコンディスプレーの開口率もまた増大することになる。
【０００６】
本発明においては、低温ポリシリコンディスプレーのキャパシターの構造は、基板の上の緩衝層、緩衝層の上のポリシリコン層、ポリシリコン層の上の誘電層、誘電層の上の導電層により構成されており、それらの４層の少なくとも１つが何らかの形の平坦でない構造をもっている。
【０００７】
本発明の好ましい実施例においては、その４層のうち少なくとも１つが平坦でなく１００オングストローム（Å）以上の深さの凸面および／又は凹面の構造となっている。又、平坦でない層は１層（誘電層）、２層（誘電層と導電層）、４層（緩衝層とポリシリコン層と誘電層と導電層）のいずれでも良い。
【０００８】
本発明においては、平坦でない構造のそのパターンには制限はない。望ましい高低差は、緩衝層の場合は大体５μｍ以下、ポリシリコン層の場合は大体１０００Å以下、誘電層の場合は大体２０００Å以下、導電層の場合は大体１０００Å以下である。
【０００９】
本発明における低温ポリシリコンディスプレーのキャパシター構造の製造法は単純である。低温ポリシリコンディスプレーの従来の製造法に一つだけプロセスが追加されるだけである。開口率及びディスプレーの質が大きく増大する。
【００１０】
本発明における、前記および他の目的、特徴、側面、長所は、付属の図表を適切に参考にして以下の詳細な記述を注意深く読まれれば、よりよく理解できるだろう。
【００１１】
【発明の実施の形態】
図２は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示す。図２を見ると、低温ポリシリコンディスプレーのキャパシターの構造は、基板１０１の上の緩衝層２０３、緩衝層２０３の上のポリシリコン層２０５、ポリシリコン層２０５の上の誘電層２０７、および誘電層２０７の上の導電層２０８からできている。４層のうち少なくとも１層は平坦でない構造である。この好ましい実施例では誘電層２０７が平坦でなく凹形の構造２０９になっている。この平坦でなく凹形の構造２０９の深さは、大体１００オングストローム以上となっている。
【００１２】
本発明の好ましい実施例では、緩衝層の材質は酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮｘ）でその望ましい高さｈｂの範囲は大体５μｍ以下である。ポリシリコン層の望ましい高さｈｐの範囲は大体１０００Å以下である。誘電層の材質はＳｉＯ２、ＳｉＮｘ、ＴａＯｘ又は ＴｉＯｘでありその望ましい高さｈｄの範囲は大体２０００Å以下である。導電層の材質は一般に金属でその望ましい高さｈｃの範囲は大体１０００Å以上である。
【００１３】
本発明における低温ポリシリコンディスプレーのキャパシターの構造において、図３に示されているように誘電層、導電層ともにそれぞれ平坦でなく凹形の構造であってもよい。図３を見ると、誘電層２０７は平坦でない凹形の構造２０９を有し、誘電層２０７の上の導電層３０８もまた平坦でない凹形の構造３０９を有している。
【００１４】
本発明のキャパシター構造において、図４に示されているように全ての層がそれぞれ平坦でない凹形構造であってもよい。図４を見ると、基板１０１の上の緩衝層４０３は平坦でない凹形構造４１３を有し、ポリシリコン層４０５は平坦でない凹形構造４１５を有し、誘電層４０７は平坦でない凹形構造４１７を有し、そして導電層４０９は平坦でない凹形構造４１９を有している。
【００１５】
本発明によると、平坦でない構造の形状やパターンには大変融通性がある。平坦でない構造は、上記した凹形構造に加え、正弦波形構造や凸形の構造でもよい。図５は低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、全ての層が平坦でない正弦波形構造となっている。図５を見ると、緩衝層５０３、ポリシリコン層５０５、誘電層５０７および導電層５０９はそれぞれ平坦でない正弦波形構造５１１を有している。
【００１６】
本発明においては、低温ポリシリコンディスプレーの従来の製造方法に追加のエッチングプロセスを加えたもので、それにより基板上の緩衝層、ポリシリコン層、誘電層および導電層の少なくとも１つが、あるパターンをもった平坦でない構造を有している。
【００１７】
本発明によるキャパシター構造を低温ポリシリコン製造プロセスにより製造された薄膜トランジスターと併せることにより、低温ポリシリコン薄膜トランジスターディスプレーの画素構造が形成される。図６は、低温ポリシリコン薄膜トランジスターディスプレーの画素構造の断面図を示す。画素構造は、図６に示されるように低温ポリシリコン薄膜トランジスターの基板６０１と、本発明による平坦でない構造をもつキャパシター構造６０３により構成されている。
【００１８】
【発明の効果】
要約すると、従来の低温ポリシリコン薄膜トランジスターディスプレーのキャパシター構造に比べ、本発明の平坦でないキャパシター構造はキャパシターの面積を増大させる。従って、容量およびディスプレーの開口率が増大される。追加のプロセスが一つだけ必要で、それによりディスプレーの質が大幅に向上する。
【００１９】
本発明はある程度の特有性をもって記述されたが、本開示は好ましい実施例によってのみ行われたものであり、詳細な構造、組み合わせ、さらに部品の配置などの多数の変更は、以下に述べる本発明の意図と範囲から逸脱しないものと解釈される。
【図面の簡単な説明】
【図１】ａは、低温ポリシリコンディスプレーの従来の製造法による画素の構造の断面図を示す。ｂは、図１ａの画素構造のキャパシターの構造を示す。
【図２】図２は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示す。
【図３】図３は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、ここでは誘電層と導電層がそれぞれ平坦でなく凹形にくぼんでいる。
【図４】図４は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、ここでは全ての層がそれぞれ平坦でなく凹形にくぼんでいる。
【図５】図５は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、ここでは全ての層がそれぞれ平坦でなく正弦波形構造となっている。
【図６】図６は、本発明における低温ポリシリコン薄膜トランジスターディスプレーのキャパシターの画素構造の断面図を示している。
【符号の説明】
１０１ 基板
１０３ 緩衝層
１０５ ポリシリコン層
１０７ 誘電層
１０９ 第１の金属層
１１０ 導電層
１１１ ゲート部
１１３ 不活性層
１１５ ソース部
１１７ ドレイン部
２０３ 緩衝層
２０５ ポリシリコン層
２０７ 誘電層
２０８ 導電層
２０９ 凹形の構造
３０８ 導電層
３０９ 凹形構造
４０３ 緩衝層
４０５ ポリシリコン層
４１３ 凹形構造
４０７ 誘電層
４１７ 凹形構造
４０９ 導電層
４１９ 凹形構造
５０３ 緩衝層
５０５ ポリシリコン層
５０７ 誘電層
５０８ 導電層
５１１ 正弦波形構造
６０１ 基板
６０３ キャパシター構造
【発明が属する技術分野】
本発明は全般的には低温ポリシリコン（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ， ＬＴＰＳ）ディスプレーに関するものであるが、さらに具体的には低温ポリシリコンディスプレーにおけるキャパシター構造に関するものである。
【０００２】
【従来の技術】
最近は、低温の製造プロセスを使用した半導体ディスプレー装置の製造技術が大変普及してきている。そのうちの重要な技術の一つが低温ポリシリコン製造プロセスを使用した薄膜トランジスター（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ， ＴＦＴ）ディスプレー装置の製造である。図１のａは従来からのＬＴＰＳプロセスにより製造されたディスプレーの画素構造の断面図を示す。こういう画素構造の製造プロセスは主に以下のステップからできている。まず、基板１０１（ｓｕｂｓｔｒａｔｅ）の上に緩衝層（ｂｕｆｆｅｒ ｌａｙｅｒ）１０３が形成される。次に、緩衝層１０３の上にポリシリコン層（ｐｏｌｙ−Ｓｉ ｌａｙｅｒ）１０５が形成される。それからフォトリソグラフィプロセスによりポリシリコン層１０５がエッチングされ、そして誘電層（ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）１０７が基板全体を覆うように形成される。誘電層１０７の上に第１の金属層１０９が形成され、それがフォトリソグラフィプロセスによりエッチングされゲート部分（ｇａｔｅ ｒｅｇｉｏｎ）１１１が形成される。さらに不活性層１１３が基板全体を覆うように形成される。最後に、不活性層１１３の上に第２の金属層が形成、エッチングされソース部（ｓｏｕｒｃｅ ｒｅｇｉｏｎ）１１５とドレイン部（ｄｒａｉｎ ｒｅｇｉｏｎ）１１７が形成される。ソース部１１５とドレイン部１１７はイオン注入法により形成することができる。
【０００３】
従来の低温ポリシリコンプロセスにおいては、薄膜トランジスターにおける漏洩電流を考えると、ディスプレーのキャパシター構造の容量は限られ、またキャパシターの面積も制限されている。従って、画素の開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）もまた制限されている。図１のｂは図１のａが示す画素構造のキャパシター構造部を示す。図１のｂを見ると、低温ポリシリコンディスプレーの従来のキャパシター構造は基板１０１の上の平坦な４層より形成されている。その平坦な４層というのは緩衝層１０３、緩衝層１０３の上のポリシリコン層１０５、ポリシリコン層１０５の上の誘電層１０７、そして誘電層１０７の上の導電層１１０である。導電層１１０は一般的には金属層である。
【０００４】
ディスプレーにおいて開口率を増大させるのには多くの方法がある。本発明は、特有のキャパシター構造を提供し、それにより容量を増大しさらに低温ポリシリコンディスプレーの開口率を増大させる。
【０００５】
本発明の要旨
本発明は、低温ポリシリコンディスプレーにおいて従来のキャパシターの構造ではその容量が限られていたという上述の欠点を改善するために行われた。主要な目的は、低温ポリシリコンディスプレーのキャパシターの構造を提供することである。本発明においては、低温ポリシリコンディスプレーの従来の製法に一つ余分にエッチング工程を加え、基板上の、緩衝層、ポリシリコン層、誘電層、導電層の内の少なくとも一つが平坦でない構造となるようにしている。平坦でない構造によりキャパシターの面積、従って容量が増大する。低温ポリシリコンディスプレーの開口率もまた増大することになる。
【０００６】
本発明においては、低温ポリシリコンディスプレーのキャパシターの構造は、基板の上の緩衝層、緩衝層の上のポリシリコン層、ポリシリコン層の上の誘電層、誘電層の上の導電層により構成されており、それらの４層の少なくとも１つが何らかの形の平坦でない構造をもっている。
【０００７】
本発明の好ましい実施例においては、その４層のうち少なくとも１つが平坦でなく１００オングストローム（Å）以上の深さの凸面および／又は凹面の構造となっている。又、平坦でない層は１層（誘電層）、２層（誘電層と導電層）、４層（緩衝層とポリシリコン層と誘電層と導電層）のいずれでも良い。
【０００８】
本発明においては、平坦でない構造のそのパターンには制限はない。望ましい高低差は、緩衝層の場合は大体５μｍ以下、ポリシリコン層の場合は大体１０００Å以下、誘電層の場合は大体２０００Å以下、導電層の場合は大体１０００Å以下である。
【０００９】
本発明における低温ポリシリコンディスプレーのキャパシター構造の製造法は単純である。低温ポリシリコンディスプレーの従来の製造法に一つだけプロセスが追加されるだけである。開口率及びディスプレーの質が大きく増大する。
【００１０】
本発明における、前記および他の目的、特徴、側面、長所は、付属の図表を適切に参考にして以下の詳細な記述を注意深く読まれれば、よりよく理解できるだろう。
【００１１】
【発明の実施の形態】
図２は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示す。図２を見ると、低温ポリシリコンディスプレーのキャパシターの構造は、基板１０１の上の緩衝層２０３、緩衝層２０３の上のポリシリコン層２０５、ポリシリコン層２０５の上の誘電層２０７、および誘電層２０７の上の導電層２０８からできている。４層のうち少なくとも１層は平坦でない構造である。この好ましい実施例では誘電層２０７が平坦でなく凹形の構造２０９になっている。この平坦でなく凹形の構造２０９の深さは、大体１００オングストローム以上となっている。
【００１２】
本発明の好ましい実施例では、緩衝層の材質は酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮｘ）でその望ましい高さｈｂの範囲は大体５μｍ以下である。ポリシリコン層の望ましい高さｈｐの範囲は大体１０００Å以下である。誘電層の材質はＳｉＯ２、ＳｉＮｘ、ＴａＯｘ又は ＴｉＯｘでありその望ましい高さｈｄの範囲は大体２０００Å以下である。導電層の材質は一般に金属でその望ましい高さｈｃの範囲は大体１０００Å以上である。
【００１３】
本発明における低温ポリシリコンディスプレーのキャパシターの構造において、図３に示されているように誘電層、導電層ともにそれぞれ平坦でなく凹形の構造であってもよい。図３を見ると、誘電層２０７は平坦でない凹形の構造２０９を有し、誘電層２０７の上の導電層３０８もまた平坦でない凹形の構造３０９を有している。
【００１４】
本発明のキャパシター構造において、図４に示されているように全ての層がそれぞれ平坦でない凹形構造であってもよい。図４を見ると、基板１０１の上の緩衝層４０３は平坦でない凹形構造４１３を有し、ポリシリコン層４０５は平坦でない凹形構造４１５を有し、誘電層４０７は平坦でない凹形構造４１７を有し、そして導電層４０９は平坦でない凹形構造４１９を有している。
【００１５】
本発明によると、平坦でない構造の形状やパターンには大変融通性がある。平坦でない構造は、上記した凹形構造に加え、正弦波形構造や凸形の構造でもよい。図５は低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、全ての層が平坦でない正弦波形構造となっている。図５を見ると、緩衝層５０３、ポリシリコン層５０５、誘電層５０７および導電層５０９はそれぞれ平坦でない正弦波形構造５１１を有している。
【００１６】
本発明においては、低温ポリシリコンディスプレーの従来の製造方法に追加のエッチングプロセスを加えたもので、それにより基板上の緩衝層、ポリシリコン層、誘電層および導電層の少なくとも１つが、あるパターンをもった平坦でない構造を有している。
【００１７】
本発明によるキャパシター構造を低温ポリシリコン製造プロセスにより製造された薄膜トランジスターと併せることにより、低温ポリシリコン薄膜トランジスターディスプレーの画素構造が形成される。図６は、低温ポリシリコン薄膜トランジスターディスプレーの画素構造の断面図を示す。画素構造は、図６に示されるように低温ポリシリコン薄膜トランジスターの基板６０１と、本発明による平坦でない構造をもつキャパシター構造６０３により構成されている。
【００１８】
【発明の効果】
要約すると、従来の低温ポリシリコン薄膜トランジスターディスプレーのキャパシター構造に比べ、本発明の平坦でないキャパシター構造はキャパシターの面積を増大させる。従って、容量およびディスプレーの開口率が増大される。追加のプロセスが一つだけ必要で、それによりディスプレーの質が大幅に向上する。
【００１９】
本発明はある程度の特有性をもって記述されたが、本開示は好ましい実施例によってのみ行われたものであり、詳細な構造、組み合わせ、さらに部品の配置などの多数の変更は、以下に述べる本発明の意図と範囲から逸脱しないものと解釈される。
【図面の簡単な説明】
【図１】ａは、低温ポリシリコンディスプレーの従来の製造法による画素の構造の断面図を示す。ｂは、図１ａの画素構造のキャパシターの構造を示す。
【図２】図２は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示す。
【図３】図３は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、ここでは誘電層と導電層がそれぞれ平坦でなく凹形にくぼんでいる。
【図４】図４は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、ここでは全ての層がそれぞれ平坦でなく凹形にくぼんでいる。
【図５】図５は、本発明における低温ポリシリコンディスプレーのキャパシターの構造の断面図を示し、ここでは全ての層がそれぞれ平坦でなく正弦波形構造となっている。
【図６】図６は、本発明における低温ポリシリコン薄膜トランジスターディスプレーのキャパシターの画素構造の断面図を示している。
【符号の説明】
１０１ 基板
１０３ 緩衝層
１０５ ポリシリコン層
１０７ 誘電層
１０９ 第１の金属層
１１０ 導電層
１１１ ゲート部
１１３ 不活性層
１１５ ソース部
１１７ ドレイン部
２０３ 緩衝層
２０５ ポリシリコン層
２０７ 誘電層
２０８ 導電層
２０９ 凹形の構造
３０８ 導電層
３０９ 凹形構造
４０３ 緩衝層
４０５ ポリシリコン層
４１３ 凹形構造
４０７ 誘電層
４１７ 凹形構造
４０９ 導電層
４１９ 凹形構造
５０３ 緩衝層
５０５ ポリシリコン層
５０７ 誘電層
５０８ 導電層
５１１ 正弦波形構造
６０１ 基板
６０３ キャパシター構造
Claims (13)
- 低温ポリシリコンディスプレーのキャパシター構造であって、
基板の上に形成された緩衝層と、
前記緩衝層の上に形成されたポリシリコン層と、
前記ポリシリコン層の上に形成された誘電層と、
前記誘電層の上に形成された導電層とを備え、
前記４層のうち少なくとも一つが平坦でない構造を有することを特徴とする低温ポリシリコンディスプレーのキャパシター構造。 - 前記緩衝層の厚さが大体５μｍ以下、前記ポリシリコン層の厚さが大体１０００Å以下、前記誘電層の厚さが大体２０００Å以下、前記導電層の厚さが大体１０００Å以下であることを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記４層のうち少なくとも一つが１００Å以上の深さをもつ凹形の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記緩衝層の材質が酸化珪素又は窒化珪素であることを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記誘電層の材質が酸化珪素、窒化珪素、酸化タンタル又は酸化チタンであることを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記緩衝層が凸形又は凹形の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記緩衝層が凸形および凹形の平坦でない構造を複数有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記誘電層と前記導電層がそれぞれ凸形又は凹形の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記誘電層と前記導電層が凸形および凹形の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記４層のそれぞれが凸形又は凹形の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記４層のそれぞれが凸形および凹形の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- 前記４層のうち少なくとも一つが正弦波形状の平坦でない構造を有することを特徴とする請求項１に記載の低温ポリシリコンディスプレーのキャパシター構造。
- キャパシター構造をもつ低温ポリシリコン薄膜トランジスターディスプレーの画素構造であって、
基板の上に形成された緩衝層と、
前記緩衝層の上に形成されたポリシリコン層と、
前記ポリシリコン層の上に形成された誘電層と、
前記誘電層の上に形成された導電層とを備え、
前記４層のうち少なくとも一つが平坦でない構造を有することを特徴とする低温ポリシリコン薄膜トランジスターディスプレーの画素構造。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091114789A TW536716B (en) | 2002-07-04 | 2002-07-04 | Capacitor structure of low temperature polysilicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004040075A true JP2004040075A (ja) | 2004-02-05 |
Family
ID=29268363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042328A Pending JP2004040075A (ja) | 2002-07-04 | 2003-02-20 | 低温ポリシリコンディスプレーにおけるキャパシター構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040004597A1 (ja) |
| JP (1) | JP2004040075A (ja) |
| TW (1) | TW536716B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528895B2 (en) | 2005-02-04 | 2009-05-05 | Quanta Display Inc. | Liquid crystal display device and method for making the same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414354C (zh) * | 2004-04-28 | 2008-08-27 | 鸿富锦精密工业（深圳）有限公司 | 低温多晶硅显示装置及其制作方法 |
| CN100459101C (zh) * | 2004-07-19 | 2009-02-04 | 友达光电股份有限公司 | 显示像素及其制造方法 |
| US8459520B2 (en) * | 2007-01-10 | 2013-06-11 | Ethicon Endo-Surgery, Inc. | Surgical instrument with wireless communication between control unit and remote sensor |
| KR101041141B1 (ko) * | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101056428B1 (ko) * | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) * | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| US20120055706A1 (en) * | 2010-09-03 | 2012-03-08 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| CN106549022A (zh) * | 2016-12-26 | 2017-03-29 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法、显示面板、电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100207491B1 (ko) * | 1996-08-21 | 1999-07-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| US6773467B2 (en) * | 2002-06-03 | 2004-08-10 | Toppoly Optoelectronics Corp. | Storage capacitor of planar display and process for fabricating same |
| TWI297414B (en) * | 2002-08-30 | 2008-06-01 | Toppoly Optoelectronics Corp | Storage capacitor structure for use in planar display and process for producing same |
-
2002
- 2002-07-04 TW TW091114789A patent/TW536716B/zh not_active IP Right Cessation
- 2002-09-21 US US10/251,710 patent/US20040004597A1/en not_active Abandoned
-
2003
- 2003-02-20 JP JP2003042328A patent/JP2004040075A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528895B2 (en) | 2005-02-04 | 2009-05-05 | Quanta Display Inc. | Liquid crystal display device and method for making the same |
| US7903184B2 (en) | 2005-02-04 | 2011-03-08 | Quanta Display Inc. | Liquid crystal display device and method for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040004597A1 (en) | 2004-01-08 |
| TW536716B (en) | 2003-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW571443B (en) | Thin film transistor and method of fabricating the same | |
| US7808058B2 (en) | Method of forming a transistor having gate protection and transistor formed according to the method | |
| US20050236671A1 (en) | Multi-planar layout vertical thin-film transistor inverter | |
| JP2005531136A5 (ja) | ||
| US20080079070A1 (en) | Semiconductor device having buried gate line and method of fabricating the same | |
| JP2004040075A (ja) | 低温ポリシリコンディスプレーにおけるキャパシター構造 | |
| JP3503888B2 (ja) | アライメントマーク及びその形成方法 | |
| JP2002270835A (ja) | ゲート誘電体の製造方法及び半導体ゲート | |
| TWI241646B (en) | Substrate with a flattening film, display substrate, and method of manufacturing the substrates | |
| CN111900206B (zh) | 不对称型源漏场效应晶体管及其制造方法 | |
| TWI308984B (en) | Active-matrix substrate and method of fabricating same | |
| JP2008147662A (ja) | トランジスタデバイス | |
| JP5247014B2 (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| US20080303085A1 (en) | Semiconductor device including active pattern with channel recess, and method of fabricating the same | |
| TWI251348B (en) | Thin film transistor and its manufacturing method | |
| KR100817746B1 (ko) | 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 | |
| TWI277153B (en) | Semiconductor device with recessed channel and method of fabricating the same | |
| JPH10313106A (ja) | 半導体装置の製造方法 | |
| TWI685951B (zh) | 非揮發性記憶體結構及其製造方法 | |
| US7781776B2 (en) | Active device array substrate and method for fabricating the same | |
| CN109904176B (zh) | 阵列基板及制作方法、显示面板 | |
| JP3082288B2 (ja) | 薄膜メモリトランジスタ及びその製造方法 | |
| JP2002009183A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4075220B2 (ja) | 表示パネル及びその製造方法 | |
| JPH1117167A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061115 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070613 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |