[go: up one dir, main page]

JP2004040060A - 基体検査方法及び装置 - Google Patents

基体検査方法及び装置 Download PDF

Info

Publication number
JP2004040060A
JP2004040060A JP2002198942A JP2002198942A JP2004040060A JP 2004040060 A JP2004040060 A JP 2004040060A JP 2002198942 A JP2002198942 A JP 2002198942A JP 2002198942 A JP2002198942 A JP 2002198942A JP 2004040060 A JP2004040060 A JP 2004040060A
Authority
JP
Japan
Prior art keywords
virtual
background
defect
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002198942A
Other languages
English (en)
Inventor
Masatoshi Tsuneoka
恒岡 正年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP2002198942A priority Critical patent/JP2004040060A/ja
Publication of JP2004040060A publication Critical patent/JP2004040060A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】異物や欠陥の誤判定を十分に防止することができる基体検査方法及び装置を提供する。
【解決手段】ステップS1でパーティクルモニターにウェハWをロードし、ステップS2を実行して検査用レシピを作成する。ステップS2では、基本パラメータの設定、位置キャリブレーション、検出器の感度調整、及び位置情報の記述を順次実施する。それから、ウェハW表面のバックグラウンド変動に基づいて、ウェハW上の検査部位における複数の仮想領域の個々に対して動的に割り当てられるしきい値RSjを決定する。そして、このしきい値RSjを用いてウェハWのパーティクル検査を行う。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板や液晶基板等の基体の検査方法及びその装置に関する。
【0002】
【従来の技術】
半導体装置や液晶装置製造のプロセス管理においては、半導体ウェハ等の基体上に存在するパーティクル等の異物や欠陥を高精度で検出する必要がある。特に、近年、半導体集積回路等の微細化及び高集積化がますます加速される傾向にあり、その製造における歩留り等の向上を図るため、プロセス管理における基体検査がこれまで以上に重要となってきた。また、このような基体検査においては、ブランケットウェハのみならずパターン付きのウェハも対象となり、両者に対して高精度の異物及び欠陥検出を行える検査装置が望まれている。
【0003】
かかる基体検査装置としては、プローブ光としてレーザ光を用いる光学式のいわゆるパーティクルモニターが実用化されている。ここで、パーティクルモニターを用いた従来の基体検査方法の手順の一例について説明する。まず、検査対象であるウェハに対して予備的なスキャン測定(プレ・スキャン)を行い、散乱光を検知する検出器の感度調整(較正;キャリブレーション)を実施すると共に、異物や欠陥とバックグラウンドとのしきい値を予め決定して検査レシピを作成する。そして、本検査としてウェハ上の略全面に対するスキャン測定を行い、作成した検査レシピにおける上記しきい値に基づいて、異物や欠陥とこれらがない領域のバックグラウンドとを判別し、異物又は欠陥の判定を行う。
【0004】
【発明が解決しようとする課題】
しかし、このような基体検査方法を用いた場合、検査対象のウェハによっては、他の手段による観察(電子顕微鏡による表面観察等)ではパーティクル等の異物や欠陥が殆ど認められないウェハ上の表面部位に、異物や欠陥が存在するかの如く誤判定を生じることがあった。特に、近年の高い検査精度の要求に応じて検出器の高感度化が進んでおり、このような現象が顕在化する可能性が高くなってきた。
【0005】
かかる場合には、異物等が存在すると判定された部位における相対的に大きなバックグラウンドレベルに基づいて、異物等とバックグラウンドとを判別するためのしきい値を高く設定することにより、誤判定を解消できる。しかし、そうするとバックグラウンドレベルが相対的に低い部位に対しては、異物判定が過度に安全側の評価となってしまい、通常妥当と考えられるしきい値では検出できるはずの例えば0.1μmサイズのパーティクルが殆ど検出できないといった事態が生じるおそれがある。
【0006】
そこで、本発明はかかる事情に鑑みてなされたものであり、基体上の異物や欠陥を高精度で検知できると共に、異物や欠陥の誤判定を十分に防止することができる基体検査方法及び装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明者は鋭意検討を重ねたところ、検査対象であるウェハ上に成膜された膜の形成プロセスによって、誤判定を生じる程度に差異があることを見出した。例えば、枚葉式の成膜装置、特にCVD装置によって形成された膜を有するウェハでは、ウェハ平面の周縁部から中央部に向かって同心円状に微妙な膜質の状態変化が認められ、中央に近い程、実際には存在しないはずのパーティクルを計数し易いことが確認された。
【0008】
これは、例えば、ウェハが円形であること、及び、成膜時のヒーター加熱によるウェハ面内の温度分布、また、プラズマ処理の場合では、ウェハ面内におけるプラズマのエネルギーの偏り等が微妙に変化することが一因であると推定される。つまり、膜質変動に起因するウェハ表面中央部のバックグラウンドが、周縁部に比して僅かに大きくなる傾向にある。こうなると、ウェハ全体に対して一のしきい値を設定した場合、中央部の膜質変動を異物又は欠陥と判定してしまうおそれがある。また、この傾向は、パーティクルモニターの感度が高い程、つまり判定可能な異物や欠陥サイズが小さい程、顕著となる。
【0009】
さらに、検査手順に起因する要因が存在することも判明した。すなわち、パーティクルモニターによる検査条件等(検査レシピ)の作成ステップにおいては、一般に、ウェハ表面をその周縁部から中央部に向かってらせん状(スパイラル)にレーザ光でスキャンするアルゴリズムによって行われることが多い。この場合、周縁部からの散乱光に基づいて決定したしきい値によって基体検査を実施すると、上述したようにバックグラウンドレベルが高いウェハ中央部で誤判定が生じる可能性が一層高くなってしまう。
【0010】
換言すれば、このようにウェハによっては表面中央部のノイズレベルが高いため、それに応じて検査用の判定しきい値を中央部に合わせ込むと、ノイズレベルの低い周縁部での感度が相対的に低下することとなり、先述したように、周縁部では検知できたはずの微小なパーティクル等の検知ができないといった事態が生じ得る。
【0011】
そして、本発明者は、これらの知見に基づいて更に研究を進め、本発明に到達した。すなわち、本発明による基体検査方法は、基体の表面にプローブ光を照射し、該基体からの散乱光に基づいて基体上の異物又は欠陥の有無を判定する方法であって、(1)散乱光の強度の変動に基づいて、基体の検査対象となる表面部位におけるバックグラウンドレベルの変動を取得し、(2)検査対象となる表面部位を複数の仮想領域に分割し、(3)分割された各仮想領域のうち任意の単一又は複数の仮想領域におけるバックグラウンドレベルに基づいて、単一又は複数の仮想領域と同一又は異なる各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる単一又は複数のしきい値を決定し、(4)基体における散乱光の出射部位、散乱光の強度、及び、複数の仮想領域のうち出射部位に対応する仮想領域に対して決定されたしきい値に基づいて、異物又は欠陥とバックグラウンドとを判別することを特徴とする。
【0012】
このような方法においては、基体の検査対象となる表面部位におけるバックグラウンドレベルの変動に応じて、複数に分割された表面部位の仮想領域に対して単一又は複数のしきい値が割り当てられることとなる。ここで、「単一のしきい値」とは、複数の仮想領域の全部に対して設定される一のしきい値であり、「複数のしきい値」とは、複数の仮想領域の全部に対して各々設定される個別のしきい値、又は、複数の仮想領域を複数のグループ(群)に分け、その各グループに属する複数の仮想領域に共通する個別のしきい値をいう。
【0013】
複数のしきい値を決定すると、基体表面のバックグラウンドレベルの変動つまり膜質変化に起因してノイズレベルが相違する各仮想領域に対して、適切なしきい値による異物又は欠陥の判定が可能となる。言わば、各仮想領域に対してしきい値を‘動的’に割り当てることとなる。
【0014】
一方、単一のしきい値とする場合においても、分割された各仮想領域のうち任意の単一又は複数の仮想領域におけるバックグラウンドレベルに基づいて、つまりバックグラウンドレベルを把握してからそのしきい値を決定することとなる。よって、基体表面のバックグラウンドレベルの変動が有意でなく実質的に無視できるような場合には、その状態を的確に把握した上で、異物や欠陥の判定を簡易に実施できる。
【0015】
加えて、異物や欠陥の判定結果を、検査対象の基体上に形成した膜等の製造プロセスの改善手法にフィードバックするようなときには、要求される改善レベルに応じて、相対的にバックグラウンドレベルが低い仮想領域に対応した単一のしきい値を決定することで、厳しい条件での異物や欠陥判定によるプロセス改善に資することができる。この際、各仮想領域におけるバックグラウンドレベルに基づいて単一のしきい値を決定するので、基体の実測定結果に基づいて所望の且つ現実的なしきい値の設定が可能となる。
【0016】
また、取得したバックグラウンドレベルの変動に基づいて、複数の仮想領域への分割を行い、分割された各仮想領域におけるバックグラウンドレベルに基づいて、当該各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる個別のしきい値を決定すると好適である。
【0017】
この方法は、上述した複数のしきい値を設定する場合の一形態であり、複数の仮想領域への分割の段階で、基体の検査対象となる表面部位におけるバックグラウンドレベルの変動を考慮する。つまり、しきい値の割り当て対象となる仮想領域をも‘動的’に分割する。具体的には、例えば、想定されるバックグラウンドの範囲を、一定の信頼度に応じた分散値や標準偏差等により予め複数の段階(レベル)に分けておき、基体表面部位における位置情報と、その部位において実測されたバックグラウンドレベルを関連づけるといった方法が挙げられる。これにより、各仮想領域のそれぞれに対してより適切なしきい値が決定される。
【0018】
或いは、(5)仮想領域への分割に先立って、基体の検査対象となる表面部位におけるバックグラウンドレベルの一部又は全部に基づいて、異物又は欠陥とバックグラウンドとの予備的な判別に用いる仮のしきい値を決定し、(6)仮のしきい値に基づいて異物又は欠陥とバックグラウンドとの予備的な判別を行い、予備的な判別の結果に基づいて仮判定された異物又は欠陥の基体の検査対象となる表面部位における分布に基づいて、複数の仮想領域への分割を行うこととしても好適である。
【0019】
ここで、決定された仮のしきい値による予備的な判別結果に基づく仮判定は、言わば従来の基体検査方法そのものであり、本方法では、その仮判定された異物等の分布状態を把握した上で、更にその結果を仮想領域の分割に使用する。換言すれば、仮判定された異物等の分布状態によって基体のバックグラウンドレベルの変動を確実に認識した後に、そのレベルに応じた仮想領域の分割を行い、各仮想領域に動的にしきい値を割り当てる。
【0020】
また、この場合に、予備的な判別の結果に基づいて仮判定された異物又は欠陥の基体の検査対象となる表面部位における分布を表示すると好ましい。こうすれば、例えば、基体検査の動作主体である検査員等に対して、仮判定された異物等の基体上の分布状態を視認させることができ、仮想領域の分割ひいてはしきい値の決定におけるユーザーインターフェースが充実する。なお、分布状態の表示としては、例えば、数値データ、2次元又は3次元のグラフィックデータ、等を表示装置のディスプレイ画面上に表示したり、プリンター等の印字装置に印字する方法等を例示できる。
【0021】
さらに、複数の仮想領域から成る分割パターンの候補を提示するようにしても有用である。このとき、分割パターンの候補としては、先述したしきい値の割り当て対象となる仮想領域を動的に分割するのと同様にして得られる複数の仮想領域のパターン、或いは、仮判定された異物等の基体上の分布状態の表示に基づいて検査員等が想定したパターン、等が挙げられる。そして、このようなパターンを提示すれば、仮想領域の分割パターンのイメージを確認し易くなると共に、仮判定された異物等の基体上の分布と重ねて表示すれば、提示されるパターンの妥当性を確認し易くなる。
【0022】
また、本発明による基体検査装置は、本発明の基体検査方法を有効に実施するための装置であり、基体の表面にプローブ光を照射する照射部と、基体からの散乱光を検出する検出部とを備えており、基体上の異物又は欠陥の有無が判定されるものであって、(a)散乱光の強度信号が入力され、散乱光の強度の変動に基づいて、基体の検査対象となる表面部位におけるバックグラウンドレベルの変動が算出されるバックグラウンド算出部、(b)検査対象となる表面部位が複数の仮想領域に分割され、分割された各仮想領域のうち任意の単一又は複数の仮想領域におけるバックグラウンドレベルに基づいて、単一又は複数の仮想領域と同一又は異なる各仮想領域における異物又は前記欠陥とバックグラウンドとの判別に用いる単一又は複数のしきい値が決定されるしきい値決定部、及び、(c)基体における散乱光の出射部位、散乱光の強度、及び、複数の仮想領域のうち出射部位に対応する仮想領域に対して決定されたしきい値に基づいて、異物又は欠陥とバックグラウンドとが判別される判別部を有する演算制御部を備える。
【0023】
さらに、しきい値決定部が、取得したバックグラウンドレベルの変動に基づいて、複数の仮想領域への分割が行われ、分割された各仮想領域におけるバックグラウンドレベルに基づいて、各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる個別のしきい値が決定されるものであると好ましい。
【0024】
或いは、しきい値決定部が、仮想領域への分割に先立って、基体の検査対象となる表面部位におけるバックグラウンドレベルの一部又は全部に基づいて、異物又は欠陥とバックグラウンドとの予備的な判別に用いる仮のしきい値が決定され、仮のしきい値に基づいて異物又は欠陥とバックグラウンドとの予備的な判別が行われ、予備的な判別の結果に基づいて仮判定された異物又は欠陥の基体の検査対象となる表面部位における分布に基づいて、複数の仮想領域への分割が行われるものであっても好ましい。
【0025】
またさらに、(e)予備的な判別の結果に基づいて仮判定された異物又は欠陥の基体の検査対象となる表面部位における分布が表示される表示部を備えるとより好ましい。
【0026】
さらにまた、(f)複数の仮想領域から成る分割パターンの候補が提示される表示部を備えても好適である。
【0027】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。図1は、本発明の基体検査装置の一実施形態の構成を示す模式図である。基体検査装置100は、駆動部11に接続され且つウェハW(基体)が載置されるステージ13と、そのステージ13の周囲に一定間隔で配置されたフォトマルチプライヤー等から成る複数の光検出器15(検出部)と、ステージ13の周囲上方に設置されたプローブ光源2(照射部)とを備えるパーティクルモニターである。プローブ光源2は、レーザ装置23にライトガイドやダイクロイックミラー等を含む光出射部21が接続されたものである。光出射部21は、ステージ13の平面方向に対して一定の角度を成すように設置されており、レーザ装置23から導光された一定の波長を有するレーザ光がウェハW上の所定位置に出射されるようになっている。
【0028】
また、各光検出器15は、それぞれ光ファイバ17を介して光電変換部19に接続されている。さらに、光電変換部19は、信号処理回路系51を介して演算制御装置3(演算制御部)に接続されている。演算制御装置3は、入出力インターフェース31と、これに接続されたDSP(デジタル・シグナル・プロセッサ)33とを有している。また、演算制御装置3には、入出力インターフェースを介して表示装置41(表示部)及びキーボード等の入力装置43がそれぞれ接続されている。
【0029】
このような構成を有する基体検査装置100を用いた基体検査方法の一例について以下に説明する。図2は、本発明の基体検査方法によってウェハWの検査を行う手順の一例を示す全体フロー図である。まず、ウェハWを、ウェハカセットからロボットアーム等の移載機構(共に図示せず)により、基体検査装置100のステージ13上にロード(載置)する(ステップS1)。次に、後述する一定の手順に沿って検査用レシピの作成を行う(ステップS2)。次いで、作成した検査用レシピに従ってウェハW上にレーザ光を走査しながらウェハW上の異物や欠陥の有無の検査を実行する(ステップS3)。そして、検査終了後、ウェハWをステージ13上からアンロード(移載)する(ステップS4)。
【0030】
さらに、図3〜10を参照して、ステップS2,S3の詳細な手順について説明する。図3は、図1に示すステップS2を実行する手順の一例を示すフロー図である。ステップS1でウェハWがステージ13上にロードされた後、ステップS2では、まず、基本パラメータの設定を行う(ステップS21)。基本パラメータとしては、例えば、ウェハWの検査対象となる表面部位を設定するためのエッジカット寸法(通常3mm程度)、及びセンターカット寸法(通常1mm程度)、さらに、ノッチ位置、オリフラ(オリエンテーションフラット)等の形状依存パラメータ等が挙げられる。基本パラメータの設定は検査の都度行ってもよいが、ウェハWの種類毎の基本パラメータを演算制御装置3に一旦入力しておけば、その後の基体検査では、ウェハWの種類を選択することで足りる。
【0031】
次に、ウェハW、プローブ光源2、及び光検出器15のそれぞれの相対的な位置のキャリブレーションを行い、ウェハW上に存在し得るパーティクル等からの散乱光強度が光検出器15の受光感度のダイナミックレンジに収まるような強度となるように調整する。この場合、ステージ13の高さ方向(Z方向)の位置合わせによるキャリブレーションを行うと簡便であるので好ましい。
【0032】
次いで、光検出器15の感度調整を実施する。図4は、図2に示すステップS23を実行する手順の一例を示すフロー図である。このステップ23では、まず、ステージ13と共にウェハWを高速回転させながら、プローブ光源2の光出射部21からレーザ光をウェハW上に照射し、ウェハW表面を予備的に走査測定(プレ・スキャン)する。ここで、図7は、ウェハWをレーザ光で走査する際のレーザ光の軌跡の一例を模式的に示す平面図である。レーザ光はウェハW表面の周縁部から中央部に向けて半径方向に沿って出射されると共にウェハWが回転することにより、図示矢印Qで示すようにらせん状に走査される(スパイラル・スキャン)。なお、レーザ光は、連続光でもパルス光でも構わない。
【0033】
このとき、ウェハW上にパーティクル等が存在すると、照射されたレーザ光が散乱・反射され、パーティクルの形状に応じた角度成分を有する散乱光が生じる。散乱光はその散乱・反射方向に位置する光検出器15に入射し、光ファイバ17を介して光電変換部19に入力される。そして、光電変換部19で光信号をその強度に応じた電圧値を有する電圧信号に変換(光電変換)する(ステップS232)。なお、光検出器15に入射した散乱光は、光検出器15又は光電変換部19で光増幅された後、光電変換される。
【0034】
さらに、得られた電圧信号を信号処理回路系51に入力し、プリアンプ等で波形整形し、リニアアンプ等で増幅した後、一定の時間間隔でサンプリングした電圧信号をAD変換することにより、電圧信号強度を数値化する。これは、散乱光強度を数値化することに相当し、得られたデジタル値をグレイレベルとして、演算制御装置3の入出力インターフェース31を介してDSP33へ入力する(ステップS233)。グレイレベルの設定方法は特に制限されないが、例えば、0〜255の整数値(数値が大きくなる程、散乱光強度が増大することを示す。)とする。
【0035】
このような散乱光の検出及び信号処理をプレ・スキャン(S231)時に連続して行い、各グレイレベルのデータ数を計数するマルチチャネルアナライジング等の統計処理を行う(ステップS234)。図8は、プレ・スキャンにおいて得られる散乱光強度に相当するグレイレベルの計数スペクトルの一例を模式的に示すグラフである。計数スペクトルにおけるピークDkは、ウェハW上に存在するパーティクルからの散乱光に起因するものである。また、グレイレベルのスケールを超えるような強大な信号は、最大グレイレベル(ここでは、255ch)として計数される(片側ピークP)。
【0036】
このような強大な信号としては、ウェハWがブランクウェハの場合にはレーザ光の直接反射光が想定され、ウェハWがパターンウェハの場合には、パターン形状による特定方向への指向性の高い散乱光又は反射光が想定される。つまり、このようにして散乱光強度をモニターすることにより、ブランクウェハやパターンウェハといった種類に依らず、パーティクル等の異物や欠陥の高感度且つ高精度の検出が可能となる。
【0037】
そして、図8に示すようなグレイレベルの計数スペクトルにおけるパーティクルからの散乱光ピークDkが適当なグレースケールとなるように個々の光検出器15のゲイン及びオフセットを調整・決定する(ステップS235)。これにより、検査測定のラン毎に光検出器15の自動キャリブレーションが行われる。
【0038】
こうしてステップS23における光検出器の感度調整を終了した後、ノッチ位置等の位置情報をDSP33内に記述し、適宜の座標系を用いてステップS3での本検査で基準となるウェハWの位置座標の原点等を決定する(ステップS24)。
【0039】
次いで、ステップS3での検査においてパーティクルを判別するためのしきい値、つまりバックグラウンドレベルとパーティクルとのしきい値RSjを決定する(ステップS25)。図5は、図2に示すステップS25を実行する手順の一例を示すフロー図である。ステップS25においては、まず、ステップS231〜S233と同様にしてウェハW表面のプレ・スキャン(ステップS251)、散乱光の検出/光電変換(ステップS252)、及びサンプリング/電圧信号強度の数値化(グレイレベルの算出)(ステップS253)を実施する。
【0040】
次に、バックグラウンドのウェハW表面における変動データを取得する(ステップS254)。図9は、ウェハW上の表面におけるパーティクルが存在しない部位における電圧信号の変動の一例を示す模式図である。パーティクルが存在しない部位においては、レーザ光の散乱は表面の微視的な状態に起因するもの以外は生じ得ない。よって、電圧信号の変動は熱雑音等の暗信号の変動によるものであり、これがバックグラウンドとなる。なお、上述の如く、レーザ光がウェハW上をスパイラル・スキャンするので、図9では、ウェハWの表面位置は、その走査線上に沿ったスキャン位置に相当する。
【0041】
また、図9に示すバックグラウンド変動の例によれば、スキャン位置の範囲jc,jaにおいてバックグラウンドの変動幅が異なり、範囲jcでの変動幅Lcが、範囲jaでの変動幅Laに比して小さい。このようなウェハWとしては、例えば周縁部での膜質変化が中央部に比して相対的に小さいものが挙げられ、この場合、図9に示す範囲jc,jaは、それぞれウェハW表面における周縁部及び中央部に相当する。そして、このようにバックグラウンドの変動幅が相違する場合に、ウェハWの検査対象となる表面部位すなわち検査領域を複数の仮想領域jに分割する(ステップS255)。
【0042】
ここで、図10は、ウェハWの検査対象となる表面部位を含む平面を均等に二次元の仮想領域jへ分割した状態を模式的に示す平面図である。同図において、複数の方形領域が、ここで言う仮想領域jに対応する。また、ウェハW上に表されたドットの粗密は、バックグラウンドレベルを表すものであり、ドットが密な部分は、疎な部分に比してバックグラウンドが大きいことを示す。このようなウェハWを従来の基体検査方法で検査すると、バックグラウンドが相対的に大きいウェハWの中央部にパーティクルが多数存在すると誤判定するおそれがある。
【0043】
それから、各仮想領域j毎のバックグラウンドの分散を算出する。図9を例にとると、領域jc,jaでは、それぞれ変動幅Lc,Laに応じた分散が得られる。そして、この分散値V又は標準偏差σ(データ数が少ない場合は不偏分散又は不偏標準偏差)を用いてバックグラウンドとパーティクルとのしきい値(リライアビリティ・スレシュホールド)RSjを決定する。具体的には、分散値V又は標準偏差σは、ステップS253で得たグレイレベルをベースに演算し、検査に要求される異物等の判定信頼度に応じて、例えば、バックグラウンドレベルの平均値+3σをしきい値RSjとする。このとき、データ数に応じた標準偏差σを求めることにより、後述するイベント数に応じたしきい値RSjのバリエーションを求め、データテーブルとしてDSP33に記憶させる。
【0044】
こうして決定されたしきい値RSjは、各仮想領域jの個々に独立に割り当てられるものであり、ウェハWの検査工程(ステップS3)においては、各仮想領域j毎に個々のしきい値RSjによるパーティクル判定が行われる。したがって、その意味においてしきい値RSjは動的なしきい値と言える。さらに、かかるデータテーブルを含めて他の所定の検査条件を設定し、検査レシピとしてDSP33に保持させる。
【0045】
次に、処理をステップS3へ移行し、ステップ2で作成した検査レシピによってウェハWのパーティクル検査を行う。図6は、図1に示すステップS3を実行する手順の一例を示すフロー図である。ステップS3では、まず、ステップS231〜S233と同様にしてウェハW表面のスキャン(ステップS31)、散乱光の検出/光電変換(ステップS32)、及びサンプリング/電圧信号強度の数値化(グレイレベルの算出)(ステップS33)を実施する。
【0046】
ここで、前述のステップS233,S253及びここでのステップS33におけるデータのサンプリングは、通常、高周波による同期によって極めて微小間隔で行い、これにより、スパイラル・スキャンの走査線に沿って微小領域(ピクセル)単位のグレイレベルが算出される。次に、こうして得られたピクセル単位のグレイレベルに対し、複数のピクセル間(例えば6ピクセル)で移動平均値Xnを算出する(ステップS34)。
【0047】
次いで、ステップS35において、包括しきい値(グローバル・スレシュホールド)GSを読み込む。包括しきい値GSは、ステップS34で得られたピクセル毎のグレイレベルの移動平均値Xnに対する数値フィルターの役目を果たすものである。すなわち、ステップS36において、グレイレベルの移動平均値Xnと包括しきい値GSとの数値の大小を比較し、例えば、Xn>GSの場合に、‘イベント’としてカウントする。なお、包括しきい値GSは、先に述べたしきい値RSjとは独立に予め求めておくことができる。ここで、具体例を表1に示す。
【0048】
【表1】
Figure 2004040060
【0049】
ピクセル6におけるグレイレベルの移動平均値Xnは、ピクセル1〜6の移動平均値である。また、ここでは、包括しきい値GSを40としている。よって、移動平均値Xnが41以上のものをイベントとして計数し、GPS33に、そのピクセル位置の座標(つまり、散乱光が出射された部位に対応した座標)位置と共に記憶させる。このように、各イベントは位置情報を有するものとなる。また、包括しきい値GSが数値フィルターとして機能するので、包括しきい値GSの値を適宜変化させることにより、この時点においてパーティクル判定の感度をある程度調整することもできる。
【0050】
次に、各イベントを、それが有する位置情報を用いてグループ化する。具体的には、各イベントに対応付けられた座標(直交座標系(x,y)、曲座標系(R,θ))値が近いものをイベントグループEiとする。表1の例では、イベント▲1▼の位置座標(ピクセル6の位置)近傍領域を、あるイベントグループEiの座標領域とし、この座標領域内の位置情報を有するイベント数をカウントする。また、得られた同一のイベントグループEiにおけるグレイレベルの移動平均値Xnの最大値又は平均値をそのイベントグループEiのグレイレベルXEiとして算出する。
【0051】
次いで、先にDSP33に記憶させておいたしきい値RSjのデータテーブルを読み込み、各イベントグループEiの位置座標及びイベント数に応じたしきい値RSjを各イベントグループEiに動的に割り当てる(ステップS38)。そして、イベントグループEiのグレイレベルXEiとそのイベントグループEiに割り当てられたRSj値との比較を行い、XEi>RSjとなる場合に、その部位にパーティクルが存在すると判定する(ステップS39)。
【0052】
なお、ステップS233〜S235,S253〜S256,S33〜S39における数値処理は、DSP33によって行う。このように、DSP33は、バックグラウンド算出部、しきい値決定部、及び判別部を兼ねるものである。
【0053】
このように構成された基体検査装置100及びそれを用いた上述の基体検査方法によれば、ウェハWの検査対象となる表面部位におけるバックグラウンドレベルの変動に応じて、分割された複数の仮想領域jに対して個々のしきい値RSjが動的に割り当てられ、その領域毎にパーティクルとバックグラウンドとの弁別が行われる。よって、ウェハWが面内の膜質の相違によって図10に示すようなバックグラウンドレベルの粗密を生じるものであっても、領域毎に適切なパーティクルの判定が可能となる。したがって、従来の方法では避け難い誤判定を十分に且つ確実に防止することができる。換言すれば、ウェハW表面のバックグラウンドレベルの変動を考慮せずにしきい値を設定していた従来に比して、ウェハW表面の一部の部位に偏ってパーティクルを計数してしまうような誤判定を有効に防止できる。
【0054】
また、仮想領域jの分割数としきい値RSjの数が同等となり、検査レシピ上の仮想領域としきい値との対応関係が明快となる。その結果、検査レシピのデータ構造及び検査アルゴリズムを簡略することができる。
【0055】
次に、図11〜14を参照して、基体検査装置100を用いた基体検査方法の他の例について以下に説明する。本形態の基体検査方法を実施する手順は、検査レシピの作成ステップとしてステップS2の代わりに図11に示すステップS5を実施すること以外は、図2に示す全体フローと同様である。図11は、そのステップS5を実行する手順の一例を示すフロー図である。ステップS5においては、まず、先述したステップS21〜S24をこの順で実施した後、ステップS3の検査でパーティクルを判別するためのしきい値RSsを決定する(ステップS55)。
【0056】
図12は、図11に示すステップS55を実行する手順の一例を示すフロー図である。ステップS55においては、まず、先述したウェハW表面のプレ・スキャン(ステップS251)、散乱光の検出/光電変換(ステップS252)、及びサンプリング/電圧信号強度の数値化(グレイレベルの算出)(ステップS253)をこの順で実施する。
【0057】
次に、プレ・スキャンで得られた図9に示すようなバックグラウンドレベルの変動データ(実質的にはグレイレベルの変動データ)を用いて、ウェハW表面上の任意の位置におけるバックグラウンドレベル(図9の例では、変動幅Lc,La)に相応する分散値V又は標準偏差σを求める。そして、一の分散値V又は標準偏差σから、一時的な仮のしきい値として一の固定しきい値RStを算出する。具体的には、例えば、周縁部での膜質変化が中央部に比して相対的に小さいウェハWにおける周縁部のバックグラウンドレベル(図9に示す変動幅Lc)から固定しきい値RStを算出する方法が挙げられる。そして、決定した一時的な固定しきい値RStを用いて、ウェハW表面の検査部位に対して一律に仮のパーティクル判定(バックグラウンドとの予備的な判別)を実施する(ステップS554)。
【0058】
次に、仮判定されたパーティクルのウェハW上の表面部位における分布を表示装置41上の例えばディスプレイ画面41a上に表示する(ステップS555)。図13及び14は、そのパーティクルの分布を表示している状態を示す模式図である。図13及び14では、ウェハWを示す画面領域内に、仮判定されたパーティクルがドットで表されている。なお、ここでパーティクルと仮判定されたものは、上述のように、実際のパーティクルではなく、ウェハW表面の膜質変化に起因するバックグラウンド変動である可能性が高い。
【0059】
さらに、ステップS555においては、ディスプレイ画面41a上に、分割すべき領域の候補となる仮想領域Sを提示する(図13及び14参照)。図13の例では、同心円状の仮想領域Sa〜Scに分画されており、一方、図14の例では、中心円部とその周囲の扇状部から成る仮想領域Sd〜Shに分画されている。このような分割方式は、ウェハW表面に同心円状の膜質分布が生じているような場合に特に有効である。また、仮想領域Sの分画数及び領域境界の位置等は、プレ・スキャンで取得されたバックグラウンド変動から決定してもよいし、このバックグラウンド変動とは無関係に予め設定しておいてもよい。
【0060】
次いで、ディスプレイ画面41a上に提示された仮想領域Sa〜Sc,Sd〜Seのうち、ステップS3での本検査に用いるしきい値RSsの決定に使用するバックグラウンド変動を算出する仮想領域を選択し、入力装置43を通してその領域を特定したことをDSP33へ入力する(ステップS556)。或いは、仮想領域を直接的に選択するのではなく、領域を選択するための条件、例えば、所望のバックグラウンドレベルに相当するグレイレベルの値、又は、所望の仮判定されたパーティクル数等を入力又は設定しておき、DSP33によってその条件に合致する仮想領域を特定するようにしてもよい。
【0061】
それから、選択した仮想領域Sにおけるバックグラウンドレベルからその分散等を算出し、ステップS256におけるのと同様にして単一のしきい値RSsを決定する(ステップS557)。そして、このしきい値RSsを含む検査レシピを作成した後、ステップS3,S4を実施する。
【0062】
このような基体検査方法によれば、ステップS3において、ウェハW表面の検査部位の全体に対して、固定値である単一のしきい値RSsによるパーティクル判定を行う。よって、前出のしきい値RSjが各仮想領域jに対して動的に割り当てられるのに対し、しきい値RSsは、選択されたある仮想領域Sに基づいて決定され且つ全領域に対して一律に適用される‘静的’なしきい値であると言える。
【0063】
そして、このように単一のしきい値RSsを用いても、仮判定結果によって間接的にウェハW表面の検査部位全体のバックグラウンドレベルを把握してからパーティクルの判定を行うので、誤判定(誤認識)となるおそれがない。逆に、パーティクル等の異物や欠陥の判定結果を、検査対象であるウェハW上に形成された膜等の製造プロセスの改善手法にフィードバックする場合に有効である。つまり、その製造プロセスに対して要求される改善レベルに応じて、相対的にバックグラウンドレベルが低い仮想領域(図13におけるSc、図14におけるSe、等)に対応した単一のしきい値RSsを決定することで、厳しい条件での異物や欠陥判定を用いたプロセス改善を実現できる。
【0064】
また、ウェハW表面のバックグラウンドレベルの変動が大きくなく実質的に無視できるような場合には、ウェハWの表面状態つまりバックグラウンドレベルの変動がないことを的確に把握した上で、単一のしきい値RSsを用いたパーティクルの判定を一括して簡易に実施できる。
【0065】
なお、本発明は上述した各実施形態に限定されず、その要旨を逸脱しない範囲で様々な変形が可能である。例えば、ステップS231では、パーティクルとして標準粒子(PSL)を用いてもよい。また、ステップS251,S31を省略してもよく、この場合には、ステップS231で得られたプレ・スキャンでのデータにステップS253で決定したゲインによる補正を施したデータをステップS251,S31で得られるデータとして使用できる。さらに、図10に示す如く互いに均等な形状を有する仮想領域jに分割したが、異なる形状又は面積を有する仮想領域jに分割してもよい。例えば、同図において、バックグラウンドレベルが高い中央部を細分し、逆にバックグラウンドレベルが低い周縁部を大まかに分割する等してもよい。
【0066】
【発明の効果】
以上説明したように、本発明の基体検査方法及び装置によれば、半導体基板や液晶基板等の基体上の異物や欠陥を高精度で検知できると共に、基体表面の膜質が変化するような場合にも、異物や欠陥の誤判定を十分に防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の基体検査装置の一実施形態の構成を示す模式図である。
【図2】本発明の基体検査方法によってウェハWの検査を行う手順の一例を示す全体フロー図である。
【図3】図1に示すステップS2を実行する手順の一例を示すフロー図である。
【図4】図2に示すステップS23を実行する手順の一例を示すフロー図である。
【図5】図2に示すステップS25を実行する手順の一例を示すフロー図である。
【図6】図1に示すステップS3を実行する手順の一例を示すフロー図である。
【図7】ウェハWをレーザ光で走査する際のレーザ光の軌跡の一例を模式的に示す平面図である。
【図8】プレ・スキャンにおいて得られる散乱光強度に相当するグレイレベルの計数スペクトルの一例を模式的に示すグラフである。
【図9】ウェハW上の表面におけるパーティクルが存在しない部位における電圧信号の変動の一例を示す模式図である。
【図10】ウェハWの検査対象となる表面部位を含む平面を均等に二次元の仮想領域jへ分割した状態を模式的に示す平面図である。
【図11】ステップS5を実行する手順の一例を示すフロー図である。
【図12】図11に示すステップS55を実行する手順の一例を示すフロー図である。
【図13】仮判定されたパーティクルのウェハW上の表面部位における分布を表示している状態を示す模式図である。
【図14】仮判定されたパーティクルのウェハW上の表面部位における分布を表示している状態を示す模式図である。
【符号の説明】
2…プローブ光源(照射部)、3…演算制御装置(演算制御部)、11…駆動部、13…ステージ、15…光検出器(検出部)、17…光ファイバ、19…光電変換部、21…光出射部、23…レーザ装置、31…入出力インターフェース、33…DSP(バックグラウンド算出部、しきい値決定部、判別部)、41a…ディスプレイ画面、41…表示装置(表示部)、43…入力装置、51…信号処理回路系、100…基体検査装置、W…ウェハ(基体)。

Claims (10)

  1. 基体の表面にプローブ光を照射し、該基体からの散乱光に基づいて該基体上の異物又は欠陥の有無を判定する基体検査方法であって、
    前記散乱光の強度の変動に基づいて、前記基体の検査対象となる表面部位におけるバックグラウンドレベルの変動を取得し、
    前記検査対象となる表面部位を複数の仮想領域に分割し、
    前記分割された各仮想領域のうち任意の単一又は複数の仮想領域におけるバックグラウンドレベルに基づいて、該単一又は複数の仮想領域と同一又は異なる各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる単一又は複数のしきい値を決定し、
    前記基体における前記散乱光の出射部位、該散乱光の強度、及び、前記複数の仮想領域のうち該出射部位に対応する仮想領域に対して決定された前記しきい値に基づいて、異物又は欠陥とバックグラウンドとを判別する、
    ことを特徴とする基体検査方法。
  2. 前記取得したバックグラウンドレベルの変動に基づいて、前記複数の仮想領域への分割を行い、
    前記分割された各仮想領域におけるバックグラウンドレベルに基づいて、当該各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる個別のしきい値を決定する、
    ことを特徴とする請求項1記載の基体検査方法。
  3. 前記仮想領域への分割に先立って、前記基体の検査対象となる表面部位におけるバックグラウンドレベルの一部又は全部に基づいて、異物又は欠陥とバックグラウンドとの予備的な判別に用いる仮のしきい値を決定し、
    前記仮のしきい値に基づいて異物又は欠陥とバックグラウンドとの前記予備的な判別を行い、
    前記予備的な判別の結果に基づいて仮判定された異物又は欠陥の前記基体の検査対象となる表面部位における分布に基づいて、前記複数の仮想領域への分割を行う、
    ことを特徴とする請求項1記載の基体検査方法。
  4. 前記予備的な判別の結果に基づいて仮判定された異物又は欠陥の前記基体の検査対象となる表面部位における分布を表示する、
    ことを特徴とする請求項3記載の基体検査方法。
  5. 前記複数の仮想領域から成る分割パターンの候補を提示する、ことを特徴とする請求項3記載の基体検査方法。
  6. 基体の表面にプローブ光を照射する照射部と、該基体からの散乱光を検出する検出部とを備えており、該基体上の異物又は欠陥の有無が判定される基体検査装置であって、
    前記散乱光の強度信号が入力され、該散乱光の強度の変動に基づいて、前記基体の検査対象となる表面部位におけるバックグラウンドレベルの変動が算出されるバックグラウンド算出部、
    該検査対象となる表面部位が複数の仮想領域に分割され、該分割された各仮想領域のうち任意の単一又は複数の仮想領域におけるバックグラウンドレベルに基づいて、該単一又は複数の仮想領域と同一又は異なる各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる単一又は複数のしきい値が決定されるしきい値決定部、及び、
    前記基体における前記散乱光の出射部位、該散乱光の強度、及び、前記複数の仮想領域のうち該出射部位に対応する仮想領域に対して決定された前記しきい値に基づいて、異物又は欠陥とバックグラウンドとが判別される判別部、を有する演算制御部を備える、
    ことを特徴とする基体検査装置。
  7. 前記しきい値決定部は、
    前記取得したバックグラウンドレベルの変動に基づいて、前記複数の仮想領域への分割が行われ、該分割された各仮想領域におけるバックグラウンドレベルに基づいて、当該各仮想領域における異物又は欠陥とバックグラウンドとの判別に用いる個別のしきい値が決定されるものである、
    ことを特徴とする請求項6記載の基体検査装置。
  8. 前記しきい値決定部は、
    前記仮想領域への分割に先立って、前記基体の検査対象となる表面部位におけるバックグラウンドレベルの一部又は全部に基づいて、異物又は欠陥とバックグラウンドとの予備的な判別に用いる仮のしきい値が決定され、該仮のしきい値に基づいて異物又は欠陥とバックグラウンドとの前記予備的な判別が行われ、該予備的な判別の結果に基づいて仮判定された異物又は欠陥の前記基体の検査対象となる表面部位における分布に基づいて、前記複数の仮想領域への分割が行われるものである、
    ことを特徴とする請求項6記載の基体検査装置。
  9. 前記予備的な判別の結果に基づいて仮判定された異物又は欠陥の前記基体の検査対象となる表面部位における分布が表示される表示部を備えることを特徴とする請求項8記載の基体検査装置。
  10. 前記複数の仮想領域から成る分割パターンの候補が提示される表示部を備えることを特徴とする請求項8記載の基体検査装置。
JP2002198942A 2002-07-08 2002-07-08 基体検査方法及び装置 Pending JP2004040060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002198942A JP2004040060A (ja) 2002-07-08 2002-07-08 基体検査方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002198942A JP2004040060A (ja) 2002-07-08 2002-07-08 基体検査方法及び装置

Publications (1)

Publication Number Publication Date
JP2004040060A true JP2004040060A (ja) 2004-02-05

Family

ID=31706258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002198942A Pending JP2004040060A (ja) 2002-07-08 2002-07-08 基体検査方法及び装置

Country Status (1)

Country Link
JP (1) JP2004040060A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268140A (ja) * 2007-04-25 2008-11-06 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置
JP2012027038A (ja) * 2011-10-26 2012-02-09 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置
CN110911298A (zh) * 2018-09-18 2020-03-24 台湾积体电路制造股份有限公司 确定晶圆检查参数方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268140A (ja) * 2007-04-25 2008-11-06 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置
JP2012027038A (ja) * 2011-10-26 2012-02-09 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置
CN110911298A (zh) * 2018-09-18 2020-03-24 台湾积体电路制造股份有限公司 确定晶圆检查参数方法
CN110911298B (zh) * 2018-09-18 2024-10-11 台湾积体电路制造股份有限公司 确定晶圆检查参数方法
US12204842B2 (en) 2018-09-18 2025-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Optical mode optimization for wafer inspection

Similar Documents

Publication Publication Date Title
JP5097335B2 (ja) プロセス変動のモニタシステムおよび方法
US7791721B2 (en) Surface inspection with variable digital filtering
US7616299B2 (en) Surface inspection method and surface inspection apparatus
TWI713638B (zh) 缺陷檢測方法及相關裝置
JPH09320505A (ja) 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
JP2008216054A (ja) 被検査物の検査装置及び被検査物の検査方法
TWI235827B (en) Method for inspecting surface and apparatus inspecting it
WO2010113232A1 (ja) 検査方法及び検査装置
WO2007060873A1 (ja) 表面検査装置
US7719671B2 (en) Foreign matter inspection method and foreign matter inspection apparatus
JP2004040060A (ja) 基体検査方法及び装置
JP3904796B2 (ja) 異物または欠陥検査装置、および、異物または欠陥検査方法
US9846133B2 (en) Semiconductor inspection device including a counter electrode with adjustable potentials used to obtain images for detection of defects, and inspection method using charged particle beam
JPH11153549A (ja) 表面検査方法及びその方法を用いる表面検査装置
JP2010103320A (ja) 半導体検査装置
JP5638098B2 (ja) 検査装置、及び検査条件取得方法
JP4895932B2 (ja) ウェハの表面検査方法及びウェハ表面検査装置
JPH08189896A (ja) 表面異物検査装置及びそれを用いた表面異物分類方法
JP2000171227A (ja) パターンを有するウエハの異物検査装置及び検査方法
JPH06347418A (ja) レーザ走査装置および画像形成方法
JP2002014055A (ja) 異物検査装置および方法
JPH06102191A (ja) バイアホール検査方法
JPH08105841A (ja) パーティクル検査方法及び装置
JP2013156276A (ja) 試料の状態を評価するための装置及び方法
JP2012150024A (ja) 表面欠陥検査装置及び方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228