[go: up one dir, main page]

JP2003347578A - Semiconductor light emitting element - Google Patents

Semiconductor light emitting element

Info

Publication number
JP2003347578A
JP2003347578A JP2002148972A JP2002148972A JP2003347578A JP 2003347578 A JP2003347578 A JP 2003347578A JP 2002148972 A JP2002148972 A JP 2002148972A JP 2002148972 A JP2002148972 A JP 2002148972A JP 2003347578 A JP2003347578 A JP 2003347578A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
layer
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002148972A
Other languages
Japanese (ja)
Inventor
Yukio Shakuda
幸男 尺田
Yukio Matsumoto
幸生 松本
Nobuaki Oguro
伸顕 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002148972A priority Critical patent/JP2003347578A/en
Publication of JP2003347578A publication Critical patent/JP2003347578A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element which can provide higher external quantum efficiency by reducing an absorption rate by a substrate of the light emitted from a light emitting layer. <P>SOLUTION: For example, on a semiconductor substrate 1, a semiconductor laminating portion 10, consisting of a compound semiconductor including a light emitting layer forming portion 9 where an n-type clad layer 2 and a p-type clad layer 4 are laminated, is provided. At least a part of the external circumference in the interface side in contact with the semiconductor laminating portion 10 among the semiconductor substrate 1 is cut away and thereby a cut-away portion 1a is formed. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、AlGaAs系ま
たはInGaAlP系などの化合物半導体材料が用いら
れ、表示パネルやLEDパネルなどに用いられる半導体
発光素子に関する。さらに詳しくは、外部への光の取り
出し効率を向上させた半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device which uses a compound semiconductor material such as AlGaAs or InGaAlP and is used for a display panel or an LED panel. More specifically, the present invention relates to a semiconductor light emitting device having improved efficiency of extracting light to the outside.

【0002】[0002]

【従来の技術】従来のInGaAlP系化合物半導体を
用いた半導体発光素子は、たとえば図3に示されるよう
に、n形のGaAsからなる半導体基板1上に、InG
aAlP系の半導体材料からなるn形クラッド層2、ク
ラッド層よりバンドギャップエネルギーが小さい組成で
ノンドープのInGaAlP系半導体材料からなる活性
層3、p形のInGaAlP系半導体材料からなるp形
クラッド層4がそれぞれエピタキシャル成長され、ダブ
ルヘテロ接合構造の発光層形成部9が形成されている。
そして、その表面側にAlGaAs系半導体材料からな
るウィンドウ層5が設けられ、さらにその表面の一部に
p形GaAsからなるコンタクト層6を介してp側電極
8、半導体基板1の裏面側にn側電極7がそれぞれAu
-Ge/Ni合金などにより設けられ、ウェハからチップ
化されている。
2. Description of the Related Art A conventional semiconductor light emitting device using an InGaAlP-based compound semiconductor is, for example, as shown in FIG.
An n-type cladding layer 2 made of an aAlP-based semiconductor material, an active layer 3 made of a non-doped InGaAlP-based semiconductor material having a composition smaller in band gap energy than the cladding layer, and a p-type cladding layer 4 made of a p-type InGaAlP-based semiconductor material Each of them is epitaxially grown to form a light emitting layer forming portion 9 having a double hetero junction structure.
A window layer 5 made of an AlGaAs-based semiconductor material is provided on the front surface side, and a p-side electrode 8 is provided on a part of the surface thereof via a contact layer 6 made of p-type GaAs, and n is provided on the back surface side of the semiconductor substrate 1. The side electrodes 7 are each Au
It is provided by a Ge / Ni alloy or the like, and is chipped from a wafer.

【0003】[0003]

【発明が解決しようとする課題】従来の構造では、図3
に示されるように、発光層で発光した光は上面に進む光
だけでなく、四方に向って進み基板側にも進む。しか
し、GaAs基板は可視光や赤外で発光する光を吸収す
るため、基板側で反射する光は非常に少なくなり(図3
で一点鎖線で示された光)、基板側に向った光は発光面
側(図3の上面側)には殆ど進まず有効に利用すること
ができない。
In the conventional structure, FIG.
As shown in (2), the light emitted from the light emitting layer is not only light traveling to the upper surface but also travels in four directions to the substrate side. However, since the GaAs substrate absorbs light that emits visible light or infrared light, the light reflected on the substrate side is very small (see FIG. 3).
The light directed to the substrate side hardly travels to the light emitting surface side (the upper surface side in FIG. 3) and cannot be used effectively.

【0004】一方、このような問題を解決するため、半
導体基板1上に図示しない屈折率の異なる層の多層膜反
射層(DBR)を成膜して、その上に発光層形成部9を
成長することにより、反射層を半導体基板1との間に介
在させて、半導体基板1側に進む光で所望の波長の光を
半導体基板1内に入る前に上面側に反射させ、表面側か
ら光を多く取り出す構造のLEDチップも考えられてい
る。しかし、反射層は、一般的に反射率が高くなるよう
に設計すると、半導体基板との格子定数が異なるため、
不整合割合が大きく、反射層内に欠陥が多数発生し、光
を完全に反射させることができず、半導体基板側へ透過
した光は、半導体基板で吸収され、結果的に余り外部量
子効率が向上しない場合も多い。
On the other hand, in order to solve such a problem, a multilayer reflective layer (DBR) having a different refractive index (not shown) is formed on the semiconductor substrate 1 and a light emitting layer forming section 9 is grown thereon. As a result, the reflection layer is interposed between the semiconductor substrate 1 and light having a desired wavelength is reflected toward the upper surface before entering the semiconductor substrate 1 by light traveling toward the semiconductor substrate 1, and light is emitted from the front surface side. An LED chip having a structure for extracting a large amount of light is also considered. However, when the reflective layer is generally designed to have a high reflectance, the lattice constant differs from that of the semiconductor substrate.
The mismatch ratio is large, many defects occur in the reflective layer, the light cannot be completely reflected, and the light transmitted to the semiconductor substrate side is absorbed by the semiconductor substrate, resulting in a small external quantum efficiency. Often it does not improve.

【0005】本発明は、このような問題を解決するため
になされたもので、発光層で発光する光が半導体基板で
吸収される割合を減らすことにより、外部量子効率を高
くすることができる半導体発光素子を提供することを目
的とする。
The present invention has been made in order to solve such a problem, and it is possible to increase the external quantum efficiency by reducing the rate at which light emitted from a light emitting layer is absorbed by a semiconductor substrate. It is an object to provide a light-emitting element.

【0006】[0006]

【課題を解決するための手段】本発明による半導体発光
素子は、半導体基板と、該半導体基板上に積層され、発
光層を形成するように少なくともn形層およびp形層が
積層される発光層形成部を含む半導体積層部とからな
り、前記半導体基板は、前記半導体積層部と接触する界
面側の外周部が少なくとも一部欠落した欠落部を有して
いる。
A semiconductor light emitting device according to the present invention comprises a semiconductor substrate and a light emitting layer laminated on the semiconductor substrate and having at least an n-type layer and a p-type layer laminated to form a light emitting layer. The semiconductor substrate includes a semiconductor laminated portion including a formation portion, and the semiconductor substrate has a notched portion in which an outer peripheral portion on an interface side in contact with the semiconductor stacked portion is at least partially omitted.

【0007】ここに、外周部とは、ウェハ上に多数の素
子を作製し、それぞれ1素子(チップ)化した場合の素
子の外周を意味し、少なくとも一部とは、外周の全周に
亘って欠落部を有している場合に限られず、たとえば対
向する両辺側のみに欠落部を有する場合など、外周の一
部に欠落部を有している場合も含むことを意味する。
[0007] Here, the outer peripheral portion means the outer periphery of the device when a large number of devices are manufactured on a wafer and each device is formed into one device (chip), and at least a part thereof covers the entire periphery of the outer periphery. It is not limited to the case where the outer peripheral portion has the cutout portion, but also includes the case where the outer peripheral portion has the cutout portion, for example, the case where the opposing sides have the cutout portion only.

【0008】この構造にすることにより、発光層形成部
から出た光のうち欠落部方向への光は、屈折率の小さい
大気と接することになり、空気の屈折率は半導体基板の
屈折率より遥かに小さいため光が反射されやすく、ま
た、反射されない場合でも外部へ光が放出され、基板に
吸収されないで、半導体チップの周囲に設けられる反射
部材により所望の方向に反射されるため、外部量子効率
を高くすることができる。
[0008] With this structure, of the light emitted from the light emitting layer forming portion, the light in the direction of the missing portion comes into contact with the atmosphere having a small refractive index, and the refractive index of the air is higher than the refractive index of the semiconductor substrate. Light is easily reflected because it is much smaller, and even when it is not reflected, light is emitted to the outside and is not absorbed by the substrate, but is reflected in a desired direction by a reflecting member provided around the semiconductor chip. Efficiency can be increased.

【0009】さらには、基板と半導体積層部の界面に反
射層が形成されている場合にも、反射層を透過した光の
うち、欠落部方向への光も同様に半導体基板に吸収され
ることなく、反射または、直接光が放出され、外部量子
効率を高くすることができる。
Further, even when a reflective layer is formed at the interface between the substrate and the semiconductor laminated portion, the light transmitted to the reflective layer in the direction of the missing portion among the light transmitted through the reflective layer is similarly absorbed by the semiconductor substrate. Instead, light is reflected or emitted directly, and the external quantum efficiency can be increased.

【0010】[0010]

【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。本発明による
半導体発光素子は、図1にその一実施形態である発光ダ
イオード(LED)チップの断面構造の説明図が示され
るように、たとえば半導体基板1上に、n形層(n形ク
ラッド層)2およびp形層(p形クラッド層)4が積層
された発光層形成部9を含む化合物半導体の半導体積層
部10が設けられ、半導体基板1のうち、半導体積層部
10と接触する界面側の外周部の少なくとも一部が欠落
して、欠落部1aが形成されている。
Next, a semiconductor light emitting device of the present invention will be described with reference to the drawings. A semiconductor light emitting device according to the present invention has, for example, an n-type layer (n-type cladding layer) on a semiconductor substrate 1 as shown in FIG. A) a semiconductor laminated portion 10 of a compound semiconductor including a light emitting layer forming portion 9 on which a p-type layer (p-type cladding layer) 4 is laminated, and an interface side of the semiconductor substrate 1 which contacts the semiconductor laminated portion 10 At least a part of the outer peripheral portion is missing to form a missing portion 1a.

【0011】半導体基板として1は、AlGaAsやI
nGaAlPからなる半導体積層部を成長するにはGa
Asが一般に用いられる。この場合、光を吸収するので
本発明の効果が大きいが、GaPなどの光を透過する材
料からなる基板の場合でも上方に光を取り出す場合には
効果がある。また、半導体基板1は、p形、n形のいず
れでもよく、半導体基板1上に成長させる半導体積層部
10との関係で決まる。さらに、半導体基板1上に後述
する半導体基板1と同じ材料のバッファ層が設けられて
いる場合には、そのバッファ層も半導体基板1の一部に
含むものとする。
As the semiconductor substrate 1, AlGaAs or I
In order to grow a semiconductor laminated portion composed of nGaAlP, Ga
As is generally used. In this case, since the light is absorbed, the effect of the present invention is great. However, even in the case of a substrate made of a light-transmitting material such as GaP, there is an effect in extracting light upward. Further, the semiconductor substrate 1 may be either p-type or n-type, and is determined by the relationship with the semiconductor laminated portion 10 grown on the semiconductor substrate 1. Further, when a buffer layer made of the same material as the semiconductor substrate 1 described later is provided on the semiconductor substrate 1, the buffer layer is also included in a part of the semiconductor substrate 1.

【0012】半導体基板1は、半導体積層部10との界
面側の外周部が、少なくとも一部欠落して欠落部1aが
形成されていることに本発明の特徴がある。この欠落部
1aは、たとえばウェハの状態で後述する半導体積層部
10を形成し、電極を形成した後にチップに分割する素
子分離領域における半導体積層部10を半導体基板1が
露出するまでエッチングなどにより除去して素子分離を
し、その後半導体積層部10をエッチングしないで半導
体基板1をエッチングするエッチング液により形成され
る。このエッチングは、たとえば等方性のウェットエッ
チングなど、横方向にエッチングするエッチング法を用
い、そのサイドエッチングを利用して形成される。サイ
ドエッチング量が多ければ半導体基板1に吸収される領
域が減少するため好ましいが、基板上の半導体積層部1
0との接触面も減少することとなり動作電圧が上昇し始
めたり、半導体積層部10を保持できなくなるため、実
際上は接触領域に対して半分以下を限度としてサイドエ
ッチングを行う。
A feature of the present invention is that the semiconductor substrate 1 has at least a part of the outer peripheral portion on the interface side with the semiconductor laminated portion 10 which is missing to form a missing portion 1a. The missing portion 1a is formed, for example, by forming a semiconductor laminated portion 10 described later in a wafer state, and removing the semiconductor laminated portion 10 in an element isolation region which is divided into chips after forming electrodes by etching or the like until the semiconductor substrate 1 is exposed. Then, the semiconductor substrate 1 is formed by using an etching solution that etches the semiconductor substrate 1 without etching the semiconductor laminated portion 10. This etching is performed by using an etching method such as isotropic wet etching for etching in the lateral direction, and utilizing the side etching. It is preferable that the side etching amount is large because the region absorbed by the semiconductor substrate 1 is reduced.
Since the contact surface with 0 also decreases, the operating voltage starts to increase, or the semiconductor laminated portion 10 cannot be held, so that the side etching is actually performed on the contact region up to half or less.

【0013】素子分離は、レジストなどを用いて、素子
分離領域以外を覆い、素子分離領域をウエットエッチン
グにより半導体基板1に到達するまでエッチングする。
なお、素子分離エッチング液は、半導体積層部10のエ
ッチングに適しており、半導体基板1との選択エッチン
グが可能なものであればよく、たとえば半導体積層部1
0がInGaAlP系材料で半導体基板1がGaAsの
場合には、塩酸水溶液などが用いられ、半導体積層部1
0がAlGaAs系材料で基板1がGaAsの場合に
は、硫酸や酒石酸に過酸化水素水を加えた混合液、ある
いは塩酸水溶液などが用いられる。このようなエッチン
グ液を用いることで、半導体基板1と半導体積層部10
との界面でエッチングが停止し、素子分離が可能とな
る。
In the element isolation, a region other than the element isolation region is covered with a resist or the like, and the element isolation region is etched by wet etching until it reaches the semiconductor substrate 1.
The element isolation etchant is suitable for etching the semiconductor laminated portion 10 and may be any liquid that can selectively etch the semiconductor substrate 1.
When the semiconductor substrate 1 is made of GaAs and the semiconductor substrate 1 is made of GaAs, an aqueous solution of hydrochloric acid or the like is used.
When 0 is an AlGaAs-based material and the substrate 1 is GaAs, a mixed solution of sulfuric acid or tartaric acid with an aqueous hydrogen peroxide solution, an aqueous hydrochloric acid solution, or the like is used. By using such an etchant, the semiconductor substrate 1 and the semiconductor laminated portion 10
Etching stops at the interface with, and element isolation becomes possible.

【0014】一方、素子分離は、ウェットエッチングに
よる手法だけではなく、ドライエッチングやハーフダイ
シングにより、素子を分離することも可能である。その
場合もドライエッチングやダイシング溝が半導体基板1
まで到達するように調整して行う。
On the other hand, element isolation can be performed not only by wet etching but also by dry etching or half dicing. Also in this case, the dry etching or the dicing groove
Adjust to reach

【0015】素子分離後の欠落部1a作製のために用い
るエッチング液は、半導体基板1のエッチングに適して
おり、半導体積層部10との選択エッチングが可能で、
かつ、半導体基板1の材料に対して縦方向のエッチング
だけでなく横方向にサイドエッチング可能な液で行う。
たとえば、半導体積層部10がInGaAlP系材料で
半導体基板1がGaAsの場合には、アンモニア水や水
酸化ナトリウム水溶液に両者のエッチング選択比が得ら
れるように過酸化水素水を加えたものなどが用いられ、
半導体積層部10がAlGaAs系材料で半導体基板1
がGaAsの場合にも、半導体積層部10がInGaA
lP系材料の場合と同様である。このようなエッチング
液を用いることで半導体積層部10はエッチングされる
ことなく、半導体基板1だけがエッチングされ、半導体
基板1の縦方向にエッチングされると同時に横方向にサ
イドエッチングされることとなり、半導体積層部10の
下の半導体基板1の一部が欠落した状態を形成すること
ができる。
An etching solution used for forming the missing portion 1a after element isolation is suitable for etching the semiconductor substrate 1, and can selectively etch the semiconductor laminated portion 10.
In addition, the etching is performed not only in the vertical direction but also in the lateral direction with respect to the material of the semiconductor substrate 1.
For example, when the semiconductor laminated portion 10 is made of an InGaAlP-based material and the semiconductor substrate 1 is made of GaAs, a material obtained by adding an aqueous solution of hydrogen peroxide to an aqueous ammonia solution or an aqueous sodium hydroxide solution so as to obtain an etching selectivity between them is used. And
The semiconductor substrate 1 is made of an AlGaAs-based material.
Is GaAs, the semiconductor laminated portion 10 is made of InGaAs.
This is the same as in the case of the IP-based material. By using such an etching solution, only the semiconductor substrate 1 is etched without etching the semiconductor laminated portion 10, and is etched in the vertical direction of the semiconductor substrate 1 and simultaneously with the side etching in the horizontal direction. It is possible to form a state in which a part of the semiconductor substrate 1 below the semiconductor lamination portion 10 is missing.

【0016】また、この外周部の欠落は、図1に示され
る例では外周の全周に亘って欠落部が形成されている
が、全周に亘って欠落部1aが形成されていなくても、
たとえば平面形状が短形状の相対向する2辺側の外周部
だけに欠落部1aが形成されるなど外周部の一部に形成
されていても効果がある。しかし、欠落部1aが多いほ
ど光吸収が少なくなるため好ましい。
In the example shown in FIG. 1, the missing portion of the outer peripheral portion is formed over the entire outer periphery. However, even if the missing portion 1a is not formed over the entire outer periphery. ,
For example, the effect can be obtained even if the cutout portion 1a is formed only in the outer peripheral portion on two opposite sides having a short planar shape, such as a cutout portion. However, it is preferable that the number of the missing portions 1a is large because the light absorption is reduced.

【0017】発光層形成部9は、図1に示される例で
は、活性層3をそれよりバンドギャップの大きい材料か
らなるn形クラッド層2およびp形クラッド層4により
挟持するダブルへテロ構造に形成されており、たとえ
ば、赤色光を得るためにはInGaAlP系材料、赤外
光を得るためにはAlGaAs系材料、が主として用い
られる。この発光層形成部9の成長は、目的とする素子
の発光波長などにより必要な組成にしたり(Alの組成
比を変えたり、ドーパントをドーピングしたりする)、
必要な厚さに成長される。
In the example shown in FIG. 1, the light emitting layer forming portion 9 has a double hetero structure in which the active layer 3 is sandwiched between the n-type cladding layer 2 and the p-type cladding layer 4 made of a material having a larger band gap. For example, an InGaAlP-based material is mainly used to obtain red light, and an AlGaAs-based material is mainly used to obtain infrared light. The growth of the light-emitting layer forming portion 9 may be made to have a necessary composition (e.g., changing the Al composition ratio or doping with a dopant) depending on the emission wavelength of the target device, or the like.
Grow to the required thickness.

【0018】ここにInGaAlP系材料とは、In
0.49(Ga1-x Alx 0.51Pの形で表され、xの値が
0と1との間で種々の値のときの材料を意味する。な
お、Inと(Alx Ga1-x )の混晶比率の0.49お
よび0.51はInGaAlP系材料が積層されるGa
Asなどの半導体基板と格子整合される比率であること
を意味し、AlGaAs系材料とは、AlyGa1-yAs
の形で表され、yの値が0と1との間で種々の値のとき
の材料を意味する。
Here, the InGaAlP-based material is referred to as InGaAlP-based material.
0.49 (Ga 1−x Al x ) 0.51 Represents a material when the value of x varies between 0 and 1 in the form of P. Note that the mixed crystal ratios of In and (Al x Ga 1-x ) of 0.49 and 0.51 are determined by Ga on which the InGaAlP-based material is laminated.
AlGaAs-based material means a ratio that is lattice-matched to a semiconductor substrate such as As, and Al y Ga 1-y As
, And means a material when the value of y varies between 0 and 1.

【0019】具体例としては、たとえば、InGaAl
P系化合物半導体からなる場合には、In0.49(Ga
0.25 Al0.75 0.51Pからなり、Seがドープされて
キャリア濃度が1×1017〜1×1019cm-3程度、厚
さが0.1〜2μm程度のn形クラッド層2と、In
0.49(Ga0.8 Al0.2 0.51Pからなり、ノンドープ
で0.1〜2μm程度の厚さの活性層3と、Znがドー
プされてキャリア濃度が1×1016〜1×1019cm-3
程度、厚さが0.1〜2μm程度で、n形クラッド層2
と同じ組成のInGaAlP系化合物半導体からなるp
形クラッド層4との積層構造により形成される。一方、
AlGaAs系化合物半導体からなる場合には、Al
0.7Ga0.3Asからなり、Seがドープされてキャリア
濃度が1×10 17〜1×1019cm-3程度、厚さが0.
1〜2μm程度のn形クラッド層2と、Al0.2Ga0.8
Asからなり、ノンドープで0.1〜2μm程度の厚さ
の活性層3と、Znがドープされてキャリア濃度が1×
1016〜1×1019cm-3程度、厚さが0.1〜2μm
程度で、n形クラッド層2と同じ組成のAlGaAs系
化合物半導体からなるp形クラッド層4との積層構造に
より形成される。
As a specific example, for example, InGaAl
In the case of a P-based compound semiconductor, In0.49(Ga
0.25Al0.75)0.51Made of P and doped with Se
Carrier concentration is 1 × 1017~ 1 × 1019cm-3Degree, thickness
An n-type cladding layer 2 having a thickness of about 0.1 to 2 μm;
0.49(Ga0.8Al0.2)0.51Made of P, non-doped
The active layer 3 having a thickness of about 0.1 to 2 μm and Zn
And the carrier concentration is 1 × 1016~ 1 × 1019cm-3
About 0.1 μm to 2 μm in thickness, and the n-type cladding layer 2
Made of an InGaAlP-based compound semiconductor having the same composition as
It is formed by a laminated structure with the shaped cladding layer 4. on the other hand,
When made of an AlGaAs-based compound semiconductor,
0.7Ga0.3Made of As, doped with Se and carrier
Concentration is 1 × 10 17~ 1 × 1019cm-3About 0.3mm thick.
An n-type cladding layer 2 of about 1 to 2 μm;0.2Ga0.8
Made of As, non-doped with a thickness of about 0.1 to 2 μm
Active layer 3 and a Zn-doped carrier concentration of 1 ×
1016~ 1 × 1019cm-3About 0.1 to 2 μm in thickness
AlGaAs based on the same composition as the n-type cladding layer 2
Layered structure with compound semiconductor p-type cladding layer 4
Formed.

【0020】図1に示される例では、発光層形成部9の
p形クラッド層4上に、たとえばp形AlzGa1-zAs
(0.5≦z≦0.8)からなるウィンドウ層5が1〜1
0μm程度形成され、さらにその上でp側電極8の下側
のみに、たとえばp形GaAsからなるコンタクト層6
が積層されることにより、半導体積層部10が形成され
ている。
In the example shown in FIG. 1, for example, p-type Al z Ga 1 -z As is formed on the p-type cladding layer 4 of the light emitting layer forming section 9.
(0.5 ≦ z ≦ 0.8) 1 to 1
A contact layer 6 made of, for example, p-type GaAs only on the lower side of the p-side electrode 8.
Are laminated to form the semiconductor laminated portion 10.

【0021】なお、図1の例では示されていないが、n
形クラッド層2と半導体基板1との間に、屈折率の異な
る半導体層をλ/(4n)(λは発光波長、nは半導体
層の屈折率)の厚さで交互に5〜40層づつ程度積層す
る反射層(DBR)が挿入されていたり、バッファ層が
挿入されていてもよい。またn形クラッド層2の半導体
基板1側にもウィンドウ層5と同様の組成でn形ウィン
ドウ層を形成することもできる。反射層(DBR)は、
活性層や基板よりもバンドギャップが大きい層、たとえ
ばAlGaAsのAlの組成を変更した積層構造により
得られる。バッファ層は、半導体基板1と同じ材料であ
ったり、半導体基板1と半導体基板1上の層の格子不整
合を緩和することができる層、たとえば、半導体積層部
10がInGaAlP系化合物で半導体基板1がGaA
sの場合には、GaAsやInGaPやInGaAlP
系化合物、半導体積層部10がAlGaAs系材料で半
導体基板1がGaAsの場合には、GaAsやAlGa
As系化合物などが考えられる。
Although not shown in the example of FIG.
Between the semiconductor cladding layer 2 and the semiconductor substrate 1, 5 to 40 semiconductor layers having different refractive indices are alternately formed with a thickness of λ / (4n) (λ is an emission wavelength and n is a refractive index of the semiconductor layer). A reflective layer (DBR), which is laminated to a certain degree, may be inserted, or a buffer layer may be inserted. An n-type window layer can also be formed on the semiconductor substrate 1 side of the n-type cladding layer 2 with the same composition as the window layer 5. The reflective layer (DBR)
It is obtained by a layer having a band gap larger than that of the active layer or the substrate, for example, a laminated structure in which Al of AlGaAs is changed in composition. The buffer layer is made of the same material as the semiconductor substrate 1 or a layer capable of reducing lattice mismatch between the semiconductor substrate 1 and a layer on the semiconductor substrate 1, for example, the semiconductor laminated portion 10 is made of an InGaAlP-based compound. Is GaA
s, GaAs, InGaP, InGaAlP
When the semiconductor compound and the semiconductor laminated portion 10 are AlGaAs-based materials and the semiconductor substrate 1 is GaAs, GaAs or AlGa
As-based compounds are conceivable.

【0022】半導体積層部10の表面側のコンタクト層
6上に、Au-Be/Ni/Ti/Auなどからなるp側電
極8、半導体基板1の裏面側に、Au-Ge/Ni/Au
などからなるn側電極7がそれぞれ設けられた状態でチ
ップ化されている。
A p-side electrode 8 made of Au-Be / Ni / Ti / Au or the like is formed on the contact layer 6 on the front surface side of the semiconductor laminated portion 10, and Au-Ge / Ni / Au is formed on the back surface side of the semiconductor substrate 1.
The chip is formed in a state where the n-side electrodes 7 made of, for example, are provided.

【0023】このようなLEDチップを製造するには、
たとえば図2(a)に示されるように、n形のGaAs
基板1をMOCVD(有機金属化学気相成長)装置内に
入れ、反応ガスのトリエチルガリウム(以下、TEGと
いう)、トリメチルアルミニウム(以下、TMAとい
う)、トリメチルインジウム(以下、TMInとい
う)、ホスフィン(以下、PH3 という)およびn形ド
ーパントガスとしてのH2 Seをキャリアガスの水素
(H2 )と共に導入し、500〜700℃程度でエピタ
キシャル成長し、キャリア濃度が1×1016〜1×10
19cm-3程度のIn0.49(Ga0.25Al0.75 0.51
からなるn形クラッド層2を0.5μm程度エピタキシ
ャル成長する。ついで、反応ガスのTMAを減らしてT
EGを増やし、たとえばノンドープのIn0.49(Ga
0.8Al0.20.51Pからなる活性層3を0.5μm程
度、さらにn形クラッド層12と同様の反応ガスで、ド
ーパントガスをジメチル亜鉛(DMZn)にして、p形
でキャリア濃度が1×1017〜1×1019cm-3程度の
たとえばIn0.49(Ga0.25 Al0.75 0.51Pからな
るp形クラッド層4を1μm程度、p形でキャリア濃度
が1×1017〜1×1020cm-3程度のたとえばAl
0.7Ga0.3Asからなるp形ウィンドウ層5、p形でキ
ャリア濃度が1×1017〜1×1020cm-3程度のたと
えばGaAsからなるp形コンタクト層6それぞれ成長
し、半導体積層部10を形成する。そして、基板1上に
電極用の金属Au-Ti合金、Au-Zn/Ni合金また
はAu-Be/Ni合金などを成膜し、電極用金属膜を図
2(b)に示されるようにパターニングをしてp側電極
8を形成し、p側電極8をマスクとして、p形コンタク
ト層6のp側電極8で覆われていない部分をエッチング
により除去し、p形コンタクト層6をパターニングす
る。
To manufacture such an LED chip,
For example, as shown in FIG.
The substrate 1 is placed in an MOCVD (metal organic chemical vapor deposition) apparatus, and triethylgallium (hereinafter, referred to as TEG), trimethylaluminum (hereinafter, referred to as TMA), trimethylindium (hereinafter, referred to as TMIn), and phosphine (hereinafter, referred to as reaction gas) are used. , PH 3 ) and H 2 Se as an n-type dopant gas are introduced together with hydrogen (H 2 ) as a carrier gas, and epitaxially grown at about 500 to 700 ° C. to have a carrier concentration of 1 × 10 16 to 1 × 10 6.
In 0.49 (Ga 0.25 Al 0.75 ) 0.51 P of about 19 cm -3
An n-type cladding layer 2 of about 0.5 μm is epitaxially grown. Then, the TMA of the reaction gas was reduced and T
EG is increased to, for example, undoped In 0.49 (Ga
0.8 Al 0.2 ) 0.51 The active layer 3 made of P is about 0.5 μm, and the same reactive gas as that of the n-type cladding layer 12 is used. The dopant gas is dimethyl zinc (DMZn). A p-type cladding layer 4 made of, for example, In 0.49 (Ga 0.25 Al 0.75 ) 0.51 P of about 17 to 1 × 10 19 cm −3 is about 1 μm, and the p-type carrier concentration is 1 × 10 17 to 1 × 10 20 cm −. About 3 Al
A p-type window layer 5 made of 0.7 Ga 0.3 As and a p-type contact layer 6 made of, for example, GaAs having a p-type carrier concentration of about 1 × 10 17 to 1 × 10 20 cm −3 are grown. Form. Then, a metal Au-Ti alloy, Au-Zn / Ni alloy, Au-Be / Ni alloy, or the like for an electrode is formed on the substrate 1, and the metal film for the electrode is patterned as shown in FIG. To form a p-side electrode 8, and using the p-side electrode 8 as a mask, a portion of the p-type contact layer 6 not covered with the p-side electrode 8 is removed by etching, and the p-type contact layer 6 is patterned.

【0024】つぎに、素子ごとに分割を行うため、図2
(c)に示されるようにホトリソグラフィー技術を用い
て、レジスト膜11で素子分離領域以外を覆い、分離領
域を塩酸と水を2:1の割合で混合した液により室温で
約3分(レート0.6μm/min)エッチングするこ
とにより半導体基板1を結露させる。
Next, in order to perform division for each element, FIG.
As shown in FIG. 2C, the area other than the element isolation region is covered with a resist film 11 by using a photolithography technique, and the isolation region is exposed to a mixture of hydrochloric acid and water at a ratio of 2: 1 at room temperature for about 3 minutes (rate). The semiconductor substrate 1 is dew-condensed by etching (0.6 μm / min).

【0025】さらに連続して、たとえばアンモニア水と
過酸化水素水と水を1:10:10に混合した液により
室温で約20分(レート約2μm/min)エッチング
することにより縦方向に40μm程度エッチングするこ
とにより、横方向にも約40μm程度エッチングされる
こととなり、図2(d)に示されるように半導体積層部
10と接触する界面側の外周部に、両側で80μm程度
の幅が欠落した状態を形成することができる。なお、レ
ジスト膜11を剥離した後、エッチングするとp形コン
タクト層6がGaAsの場合に、同時にエッチングされ
ることとなるため、剥離前に行うことが望ましい。また
ダイシングにより、素子分離を行う場合には、ダイシン
グ後、ホトレジ工程などにより、レジスト膜11で素子
分離領域以外を覆うことが必要となる。
Further, etching is performed continuously at room temperature for about 20 minutes (at a rate of about 2 μm / min) using, for example, a mixed solution of ammonia water, hydrogen peroxide solution, and water at a ratio of 1:10:10, so that the vertical direction is about 40 μm. By etching, about 40 μm is also etched in the lateral direction, and as shown in FIG. 2D, a width of about 80 μm on both sides is missing at the outer peripheral portion on the interface side in contact with the semiconductor laminated portion 10. A state can be formed. Note that if the p-type contact layer 6 is made of GaAs when the etching is performed after the resist film 11 is stripped, the etching is performed at the same time. When element isolation is performed by dicing, it is necessary to cover the area other than the element isolation region with the resist film 11 by a photoresist step or the like after dicing.

【0026】その後、素子を覆っていたレジスト膜を剥
離した後、半導体基板1の裏面の全面にAu-Ge/Ni
合金などを成膜してn側電極7を形成し、ダイシングを
してチップ化することにより、図1に示される構造のL
EDチップが得られる。
Thereafter, after the resist film covering the element is peeled off, Au-Ge / Ni is coated on the entire back surface of the semiconductor substrate 1.
An n-side electrode 7 is formed by forming a film of an alloy or the like, and is diced to form a chip.
An ED chip is obtained.

【0027】前述の例では、発光層形成部を、ノンドー
プの活性層をそれよりバンドギャップの大きいn形とp
形のクラッド層により挟持するダブルヘテロ構造の例で
あったが、p形層とn形層とを直接接合するpn接合構
造にしてもよい。また、導電形は半導体基板がp形で、
前述の各半導体層の導電形が逆になってもよい。
In the above-described example, the light emitting layer forming portion is formed by using the non-doped active layer as an n-type having a band gap larger than that of the non-doped active layer.
Although the example of the double hetero structure sandwiched between the n-type cladding layers has been described, a pn junction structure in which the p-type layer and the n-type layer are directly bonded may be used. The conductivity type is a p-type semiconductor substrate,
The conductivity type of each semiconductor layer described above may be reversed.

【0028】[0028]

【発明の効果】本発明によれば、半導体積層部の発光層
から出た光のうち欠落部方向への光は、屈折率の小さい
空気と接することになり、光が反射されやすく、また、
反射されない場合も外部へ光が放出され基板によって吸
収され難く、外部反射部材により反射されて有効利用す
ることができ、外部量子効率を高くすることができる。
すなわち、従来ならば半導体基板方向へ進んだ光は、半
導体基板のバンドギャップが発光層のバンドギャップよ
りも小さいため、半導体基板で吸収されることが殆どで
あったのに対して、本発明では、半導体基板の一部を欠
落させることにより、その欠落部から出た光は、光吸収
が起らず、かつ、空気の屈折率は半導体基板の屈折率よ
りも小さいため、従来のものより半導体基板と半導体積
層部の界面での反射される光が多くなり、有効に光を取
り出すことが可能となる。
According to the present invention, of the light emitted from the light emitting layer of the semiconductor laminated portion, the light in the direction of the missing portion comes into contact with air having a small refractive index, and the light is easily reflected.
Even when the light is not reflected, light is emitted to the outside and is hardly absorbed by the substrate, and can be effectively used by being reflected by the external reflection member, so that the external quantum efficiency can be increased.
That is, conventionally, light traveling in the direction of the semiconductor substrate is mostly absorbed by the semiconductor substrate because the band gap of the semiconductor substrate is smaller than the band gap of the light emitting layer, whereas in the present invention, By removing a part of the semiconductor substrate, light emitted from the missing portion does not absorb light, and the refractive index of air is smaller than that of the semiconductor substrate. The amount of light reflected at the interface between the substrate and the semiconductor laminated portion increases, and light can be extracted effectively.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体発光素子の一実施形態の断面構
造を示す説明図である。
FIG. 1 is an explanatory diagram showing a cross-sectional structure of one embodiment of a semiconductor light emitting device of the present invention.

【図2】図1の半導体発光素子の製法の工程説明図であ
る。
FIG. 2 is a process explanatory view of a method for manufacturing the semiconductor light emitting device of FIG.

【図3】従来のLEDチップの断面構造による光の取出
しを説明する図である。
FIG. 3 is a view for explaining light extraction by a cross-sectional structure of a conventional LED chip.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 n形層(n形クラッド層) 3 活性層 4 p形層(p形クラッド層) 9 発光層形成部 10 半導体積層部 1 semiconductor substrate 2 N-type layer (n-type cladding layer) 3 Active layer 4 p-type layer (p-type cladding layer) 9 Light emitting layer forming part 10 Semiconductor lamination section

フロントページの続き (72)発明者 小黒 伸顕 京都市右京区西院溝崎町21番地 ローム株 式会社内 Fターム(参考) 5F041 AA03 CA04 CA12 CA34 CA35 CA36 CA49 CA53 CA57 CA65 CA74 CA76 CA85 CB11 CB15 CB36 FF01 Continuation of front page    (72) Inventor Nobuaki Oguro             21 Ryosan-cho, Saiin-mizozaki-cho, Ukyo-ku, Kyoto-shi             In the formula company F term (reference) 5F041 AA03 CA04 CA12 CA34 CA35                       CA36 CA49 CA53 CA57 CA65                       CA74 CA76 CA85 CB11 CB15                       CB36 FF01

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、該半導体基板上に積層さ
れ、発光層を形成するように少なくともn形層およびp
形層が積層される発光層形成部を含む半導体積層部とか
らなり、前記半導体基板は、前記半導体積層部と接触す
る界面側の外周部が少なくとも一部欠落した欠落部を有
してなる半導体発光素子。
1. A semiconductor substrate, and at least an n-type layer and a p-layer laminated on the semiconductor substrate to form a light emitting layer.
A semiconductor laminated portion including a light emitting layer forming portion on which a shape layer is laminated, wherein the semiconductor substrate has a cutout portion in which an outer peripheral portion on an interface side in contact with the semiconductor laminated portion is at least partially cut off Light emitting element.
JP2002148972A 2002-05-23 2002-05-23 Semiconductor light emitting element Pending JP2003347578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002148972A JP2003347578A (en) 2002-05-23 2002-05-23 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148972A JP2003347578A (en) 2002-05-23 2002-05-23 Semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2003347578A true JP2003347578A (en) 2003-12-05

Family

ID=29767308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148972A Pending JP2003347578A (en) 2002-05-23 2002-05-23 Semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2003347578A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040973A (en) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd Light emitting element
JP2008141057A (en) * 2006-12-04 2008-06-19 Sanken Electric Co Ltd Semiconductor light emitting device and manufacturing method thereof
JP2012253388A (en) * 2012-09-14 2012-12-20 Toshiba Corp Semiconductor light-emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040973A (en) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd Light emitting element
JP2008141057A (en) * 2006-12-04 2008-06-19 Sanken Electric Co Ltd Semiconductor light emitting device and manufacturing method thereof
JP2012253388A (en) * 2012-09-14 2012-12-20 Toshiba Corp Semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP4004378B2 (en) Semiconductor light emitting device
JP6452651B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
TWI495152B (en) Light-emitting diode and manufacturing method thereof
JP2003163368A (en) Semiconductor light emitting device and method for manufacturing the same, LED lamp, and LED display device
JP6088132B2 (en) Light emitting diode and manufacturing method thereof
JP3787321B2 (en) Semiconductor light emitting device
JP2004047662A (en) Semiconductor light emitting device
US7112825B2 (en) Semiconductor light emitting device
US9466766B2 (en) High-efficiency AlGaInP light-emitting diode grown directly on transparent substrate and manufacturing method thereof
JP2009070893A (en) Light-emitting device and manufacturing method therefor
JP2003347578A (en) Semiconductor light emitting element
JP2007012688A (en) Semiconductor light emitting device
JP4773597B2 (en) Semiconductor light emitting device
JP2009164449A (en) Surface-emitting laser diode, and manufacturing method of the same
JP2874948B2 (en) Method for manufacturing semiconductor light emitting device
JP5156347B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2004146652A (en) Method of manufacturing semiconductor light emitting device
JP2000200924A (en) Semiconductor light emitting element and manufacture thereof
US12550505B2 (en) Semiconductor light-emitting component and light-emitting device
JPH0945959A (en) Light emitting element
CN221150051U (en) led
JP2004047530A (en) Semiconductor light-emitting element
JP3536976B2 (en) Light emitting element
JP2000216428A (en) Manufacture of semiconductor light emitting element
KR20090002161A (en) Method of manufacturing semiconductor light emitting device and semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821