JP2003282768A - Auxiliary package for wiring - Google Patents
Auxiliary package for wiringInfo
- Publication number
- JP2003282768A JP2003282768A JP2002080985A JP2002080985A JP2003282768A JP 2003282768 A JP2003282768 A JP 2003282768A JP 2002080985 A JP2002080985 A JP 2002080985A JP 2002080985 A JP2002080985 A JP 2002080985A JP 2003282768 A JP2003282768 A JP 2003282768A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- external terminal
- package
- external
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/07251—
-
- H10W72/20—
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 電子部品をプリント配線板に搭載する際、電
子部品パッケージの下面中央部のから信号線を容易に外
部に取り出し、また電子部品を搭載した電子回路の誤作
動を防止し、放射ノイズの発生を防止する。
【解決手段】 配線用補助パッケージ5は、半導体集積
回路等の電子部品パッケージの下面中央部に形成された
外部端子に対応して形成された外部端子71,7 1と、
下面外周部に形成された外部端子に対応して形成された
外部端子72,7 2と外部端子71,72間を接続する
内部配線回路6,6が設けられている。電子部品の下面
中央部の外部端子はプリント配線板3に設けられたスル
ーホール4を介して外部端子71と接続され、内部配線
回路6、外部端子72を経て信号線が取り出される。隣
接する内部配線回路6,6間のスペース部分には導電性
材料からなるベタパターン9が形成され、電源または接
地線に接続される。
(57) [Summary]
PROBLEM TO BE SOLVED: To provide an electronic component when mounting it on a printed wiring board.
Easily remove signal lines from the center of the lower surface of the child component package
Malfunction of an electronic circuit taken out and mounted with electronic components
Motion and prevent radiation noise.
SOLUTION: A wiring auxiliary package 5 is a semiconductor integrated circuit.
Formed in the center of the lower surface of electronic component packages such as circuits
External terminal 7 formed corresponding to the external terminal1, 7 1When,
Formed corresponding to the external terminals formed on the outer periphery of the lower surface
External terminal 72, 7 2And external terminal 71, 72Connect between
Internal wiring circuits 6 and 6 are provided. Underside of electronic components
The external terminal at the center is a through-hole provided on the printed wiring board 3.
-External terminal 7 through hole 41Connected to the internal wiring
Circuit 6, external terminal 72And the signal line is taken out. next to
Conductive in the space between adjacent internal wiring circuits 6 and 6
A solid pattern 9 made of a material is formed.
Connected to ground.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、配線用補助パッケ
ージに関し、さらに詳しくは、パッケージ下面の外周部
だけでなく中央部にも外部端子列を有する電子部品をプ
リント配線板に搭載する際、プリント配線板で接続処理
することができないパッケージ下面中央部の外部端子を
容易に外部に取り出すための配線用補助パッケージに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring auxiliary package, and more particularly, to a printed wiring board for mounting an electronic component having an external terminal row not only on the outer peripheral portion of the package lower surface but also in the central portion. The present invention relates to a wiring auxiliary package for easily taking out external terminals at the center of the lower surface of a package that cannot be connected by a wiring board.
【0002】[0002]
【従来の技術】従来、半導体集積回路等の電子部品で
は、多ピン化及びダウンサイジング化の要求に対して、
BGA(ball grid array)、CSP(chip size packag
e)等の薄型、小型、多ピンパッケージの開発が進んでい
る。しかしながら、半導体集積回路等の進化に対応した
プリント配線板の開発はそれほど進んでおらず、半導体
集積回路等の電子部品パッケージのダウンサイジングが
進むほど、ピン数の制約が生じている。従来の一般的な
プリント配線板に対して、下面に外部端子列を有するパ
ッケージを搭載する場合、多ピン列化によってパッケー
ジ下面中央部にピンを配置しても、下面中央部のピンは
外周から信号線を引き出せないため、パッケージ下面の
中央部には外部端子列を配置しないようにする必要があ
った。2. Description of the Related Art Conventionally, in electronic parts such as semiconductor integrated circuits, in response to the demand for higher pin count and downsizing,
BGA (ball grid array), CSP (chip size packag
The development of thin, compact, multi-pin packages such as e) is progressing. However, the development of printed wiring boards corresponding to the evolution of semiconductor integrated circuits has not progressed so much, and the pin count is restricted as the downsizing of electronic component packages such as semiconductor integrated circuits progresses. When mounting a package that has an external terminal row on the bottom surface of a conventional general printed wiring board, even if pins are placed in the center of the bottom surface of the package due to the multi-pin array, the pins in the center of the bottom surface are Since the signal line cannot be drawn out, it was necessary to avoid arranging the external terminal row in the central portion of the lower surface of the package.
【0003】このように多ピン列化された半導体パッケ
ージ等からの信号線の引出しを解決する手段の従来例と
して、特開平11−68026号公報(配線用補助パッ
ケージおよび印刷回路配線板構造)の発明が知られてお
り、この従来例の配線用補助パッケージによれば、通常
のプリント配線板で処理することができないパッケージ
下面中央部の外部端子を外部に取り出すことが可能であ
る。[0003] As a conventional example of means for solving the lead-out of signal lines from such a semiconductor package having a multi-pin array, Japanese Patent Laid-Open No. 11-68026 (wiring auxiliary package and printed circuit wiring board structure) is disclosed. The invention is known, and according to this wiring auxiliary package of the conventional example, it is possible to take out external terminals at the central portion of the lower surface of the package, which cannot be processed by a normal printed wiring board.
【0004】図4は、特開平11−68026号公報に
記載された配線用補助パッケージの使用状態を示す縦断
面図である。図4に示すように、多層プリント配線板3
を挟んで既存の多ピン半導体集積回路パッケージ1と対
応する位置に配線用補助パッケージ5を設ける。多ピン
半導体集積回路パッケージ1の下面には外周部のみなら
ず中央部にも外部端子列2が配置され、外周部の外部端
子列からはプリント配線板3の表層及び2層目を用いて
信号線を取り出す。多層プリント配線板3には、半導体
集積回路パッケージ1の中央部の外部端子列2に対応す
る位置にそれぞれスルーホール4を設ける。配線用補助
パッケージ5は、プリント配線板3と対向する面の外周
部と中央部に外部端子列7を配置し、中央部の外部端子
列と外周部の外部端子列との間を内部回路配線6で接続
し、全体が外部モールドパッケージ8で保持される構成
である。すなわち、配線用補助パッケージ5には、外部
モールドパッケージ8中に内部回路配線6と外部端子列
7のみが備えられており、ある任意の外部端子相互間が
内部信号配線で接続されている構成である。このような
配線用補助パッケージの構成により、半導体集積回路パ
ッケージ1の下面中央部の外部端子列2から出力された
信号は、それぞれスルーホール4を通して配線用補助パ
ッケージ5の中央部の外部端子列に至り、そこから内部
回路配線6、外周部の端子列を経てプリント配線板3の
表層及び2層目を用いて信号線が取り出される。FIG. 4 is a longitudinal sectional view showing a usage state of the wiring auxiliary package described in Japanese Patent Laid-Open No. 11-68026. As shown in FIG. 4, the multilayer printed wiring board 3
A wiring auxiliary package 5 is provided at a position corresponding to the existing multi-pin semiconductor integrated circuit package 1 with the pin sandwiched therebetween. On the lower surface of the multi-pin semiconductor integrated circuit package 1, the external terminal rows 2 are arranged not only in the outer peripheral portion but also in the central portion. From the outer terminal row in the outer peripheral portion, signals are output using the surface layer and the second layer of the printed wiring board 3. Take out the line. Through holes 4 are provided in the multilayer printed wiring board 3 at positions corresponding to the external terminal rows 2 at the center of the semiconductor integrated circuit package 1. The auxiliary wiring package 5 has external terminal rows 7 arranged at the outer peripheral portion and the central portion of the surface facing the printed wiring board 3, and the internal circuit wiring is provided between the external terminal row at the central portion and the external terminal row at the outer peripheral portion. 6 is connected and the whole is held by the external mold package 8. That is, the wiring auxiliary package 5 is provided with only the internal circuit wiring 6 and the external terminal row 7 in the external molded package 8, and has a configuration in which arbitrary external terminals are connected to each other by the internal signal wiring. is there. With the structure of the auxiliary wiring package as described above, the signals output from the external terminal rows 2 at the central portion of the lower surface of the semiconductor integrated circuit package 1 are transmitted to the external terminal rows at the central portion of the auxiliary wiring package 5 through the through holes 4, respectively. From there, the signal line is taken out through the internal circuit wiring 6, the terminal row in the outer peripheral portion, and the surface layer and the second layer of the printed wiring board 3.
【0005】[0005]
【発明が解決しようとする課題】従来の配線用補助パッ
ケージは、プリント配線板で処理することができない電
子部品パッケージ下面中央部の外部端子をプリント配線
板の裏面から取り出せるようにし、またプリント配線板
で配線が密集している個所の部分的な密集緩和を図った
ものであるが、内部回路配線は信号線のみの接続に関す
るものであった。このため、信号電流の帰還ループにな
る電源、接地(GND)系が弱くなってしまうため、信
号の不安定から起こる電子回路の誤作動を生じさせ、ま
た放射ノイズを発生させる危険性があった。したがっ
て、本発明は、パッケージ下面中央部にも外部端子列を
有する半導体集積回路等の電子部品をプリント配線板に
搭載する際、プリント配線板で処理することができない
パッケージ下面中央部の外部端子列からの信号線を容易
に外部に取り出し、またパッケージ下面中央部に外部端
子列を有する電子部品をプリント配線板に搭載した電子
回路の誤作動を防止し、放射ノイズの発生を防止する配
線用補助パッケージを提供することを目的とする。In the conventional wiring auxiliary package, the external terminal at the central portion of the lower surface of the electronic component package which cannot be processed by the printed wiring board can be taken out from the back surface of the printed wiring board, and the printed wiring board is also provided. However, the internal circuit wiring was related to the connection of only the signal lines, though the wiring was densely packed to reduce the congestion. For this reason, the power supply and the ground (GND) system, which become the feedback loop of the signal current, are weakened, and there is a risk that the electronic circuit malfunctions due to the instability of the signal and the radiation noise is generated. . Therefore, according to the present invention, when an electronic component such as a semiconductor integrated circuit having an external terminal array also on the lower surface of the package is mounted on the printed wiring board, the external terminal array on the lower surface of the package cannot be processed by the printed wiring board. Wiring assistance that easily takes out the signal line from the outside and prevents the malfunction of the electronic circuit that mounts the electronic part that has the external terminal row in the center of the package bottom on the printed wiring board and prevents the generation of radiation noise. Intended to provide the package.
【0006】[0006]
【課題を解決するための手段】本発明は、前記課題を解
決するためになされたものであって、請求項1の発明
は、プリント配線板に搭載された電子部品の外部端子列
または外部引き出し線に接続される外部端子列と、該外
部端子列の端子相互間を接続する内部回路配線とを備え
た配線用補助パッケージにおいて、前記内部回路配線に
隣接して電源線または接地線のベタパターンを有するこ
とを特徴とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the invention of claim 1 is directed to an external terminal row or an external lead of an electronic component mounted on a printed wiring board. In a wiring auxiliary package including an external terminal row connected to a wire and an internal circuit wiring connecting terminals of the external terminal row, a solid pattern of a power supply line or a ground line adjacent to the internal circuit wiring It is characterized by having.
【0007】請求項2の発明は、プリント配線板に搭載
された電子部品の外部端子列または外部引き出し線に接
続される外部端子列と、該外部端子列の端子相互間を接
続する内部回路配線とを備えた配線用補助パッケージに
おいて、前記内部回路配線は多層基板に形成され、該多
層基板は電源層と接地層を有することを特徴とする。According to a second aspect of the present invention, an external terminal row connected to an external terminal row or an external lead line of an electronic component mounted on a printed wiring board and an internal circuit wiring for connecting the terminals of the external terminal row to each other. In the auxiliary wiring package including :, the internal circuit wiring is formed on a multilayer substrate, and the multilayer substrate has a power supply layer and a ground layer.
【0008】請求項3の発明は、請求項1または2の配
線用補助パッケージにおいて、該配線用補助パッケージ
の外部端子列は電源端子と接地端子を有し、該電源端子
と接地端子は前記ベタパターンに接続されるか、または
前記電源層と接地層に接続されることを特徴とする。According to a third aspect of the present invention, in the wiring auxiliary package of the first or second aspect, the external terminal row of the wiring auxiliary package has a power source terminal and a ground terminal, and the power source terminal and the ground terminal are the solid layers. It is characterized in that it is connected to a pattern or to the power supply layer and the ground layer.
【0009】[0009]
【発明の実施の形態】以下、本発明の実施の形態を図1
〜図3に示す実施例に基づき、図4〜図7に示す従来例
を参照しながら説明する。
(実施例1)図1は、本発明の第1実施例による配線用
補助パッケージの内部配線回路を示す平面図、図5は、
従来の配線用補助パッケージの内部回路配線を示す図1
と同様の平面図である。図5に示す従来の配線用補助パ
ッケージ5は、多ピン半導体集積回路等からなる電子部
品パッケージの下面中央部に形成された外部端子列に対
応して形成された外部端子71,71と電子部品パッケ
ージの下面外周部に形成された外部端子列に対応して形
成された外部端子72,72と、外部端子71,72間
を接続する内部配線回路6,6が必要数設けられてお
り、図4に示す従来例と同様に、電子部品パッケージの
下面外周部に形成された外部端子はそこからプリント配
線板の表層及び2層目を用いて信号線が取り出される。
下面中央部に形成された外部端子はプリント配線板のス
ルーホールを介して配線用補助パッケージ5の外部端子
71と接続され、内部配線回路6、外部端子72を経て
信号線が取り出される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIG.
~ Based on the embodiment shown in Fig. 3, description will be given with reference to the conventional example shown in Figs. (Embodiment 1) FIG. 1 is a plan view showing an internal wiring circuit of an auxiliary wiring package according to a first embodiment of the present invention, and FIG.
FIG. 1 shows internal circuit wiring of a conventional wiring auxiliary package.
It is a top view similar to. The conventional auxiliary wiring package 5 shown in FIG. 5 includes external terminals 7 1 , 7 1 formed corresponding to an external terminal row formed in the central portion of the lower surface of an electronic component package including a multi-pin semiconductor integrated circuit or the like. The required number of internal wiring circuits 6 and 6 for connecting the external terminals 7 2 and 7 2 formed corresponding to the external terminal row formed on the outer peripheral portion of the lower surface of the electronic component package and the external terminals 7 1 and 7 2 Similar to the conventional example shown in FIG. 4, the external terminals formed on the outer peripheral portion of the lower surface of the electronic component package have their signal lines taken out therefrom using the surface layer and the second layer of the printed wiring board.
External terminals formed on the bottom surface central portion is connected to the external terminals 7 1 of the wiring auxiliary package 5 via a through hole of a printed wiring board, the internal wiring circuit 6, the signal line is extracted through the external terminals 7 2.
【0010】図5に示す従来の配線用補助パッケージ5
では、隣接する内部配線回路6,6及び外部端子71,
71間はスペース部分となっているものであるが、本発
明の第1実施例の配線用補助パッケージにおいては、図
1に示すように、信号配線である内部配線回路6相互間
のスペース部分、外部端子71,71間のスペース部分
隣接する部分には導電性材料からなるベタパターン9が
形成されている。内部配線回路6は、1層または複数層
に形成されるが、複数層に形成される配線用補助パッケ
ージの場合、ベタパターン9は全ての層の内部配線回路
6間のスペース部分に設けなければならないものではな
く、1層または複数層の適宜の層に設けることもでき
る。また、ベタパターン9は、導電性の適宜の材料によ
って例えば印刷等薄膜を形成する適宜の手段によって形
成することができる。このような構成によって、プリン
ト配線板に搭載した電子回路の誤作動を防止し、放射ノ
イズの発生を防止することが可能となる。A conventional auxiliary wiring package 5 shown in FIG.
Then, adjacent internal wiring circuits 6 and 6 and external terminals 7 1 ,
7 1 while it is one which is a space portion, in the first embodiment the auxiliary package of wire of the present invention, as shown in FIG. 1, the space portion between the internal wiring circuit 6 cross a signal wire A solid pattern 9 made of a conductive material is formed in a portion adjacent to the space portion between the external terminals 7 1 and 7 1 . The internal wiring circuits 6 are formed in one layer or a plurality of layers. In the case of the wiring auxiliary package formed in a plurality of layers, the solid pattern 9 must be provided in the space portion between the internal wiring circuits 6 of all layers. However, it may be provided in one or more appropriate layers. Further, the solid pattern 9 can be formed of an appropriate conductive material by an appropriate means such as printing for forming a thin film. With such a configuration, it is possible to prevent malfunction of the electronic circuit mounted on the printed wiring board and prevent generation of radiation noise.
【0011】(実施例2)図2は、本発明の第2実施例
による配線用補助パッケージの内部回路配線を示す断面
図、図6は、従来の配線用補助パッケージの内部回路配
線を示す図2と同様の断面図である。図6に示すよう
に、従来例の配線用補助パッケージの内部回路配線
61,62は、プリント配線基板に半導体集積回路等電
子部品パッケージの下面中央部に形成された外部端子に
対応して設けられた外部端子71,71、電子部品パッ
ケージの下面中央部に形成された外部端子に対応して設
けられた外部端子72,72、及び外部端子71,72
間を接続する内部回路配線61,62から構成される。
内部回路配線62は配線用補助パッケージに形成したス
ルーホール4を通って表・裏面間を貫通している。な
お、図2、図6では、信号配線である内部回路配線
61,62、外部端子7 1,72は配線用補助パッケー
ジから浮いているように表示されているが、実際は配線
用補助パッケージに密着して設けられている。(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
Cross section showing the internal circuit wiring of the wiring auxiliary package
6 and 6 show the internal circuit layout of a conventional wiring auxiliary package.
FIG. 3 is a sectional view similar to FIG. 2, showing a line. As shown in Figure 6
In addition, the internal circuit wiring of the conventional auxiliary wiring package
61, 6TwoIs a semiconductor integrated circuit isoelectric on the printed wiring board.
For external terminals formed in the center of the lower surface of the child part package
Corresponding external terminal 71, 71, Electronic parts
Installed corresponding to the external terminals formed on the center of the bottom surface of the cage.
Shielded external terminal 7Two, 7Two, And external terminal 71, 7Two
Internal circuit wiring 6 connecting between1, 6TwoComposed of.
Internal circuit wiring 6TwoIs the wiring formed on the auxiliary package for wiring.
It passes through the roux hole 4 and penetrates between the front and back surfaces. Na
2 and 6, the internal circuit wiring which is the signal wiring
61, 6Two, External terminal 7 1, 7TwoIs an auxiliary package for wiring
It seems that it is floating from J., but in reality it is a wiring
It is provided in close contact with the auxiliary package.
【0012】第2実施例の配線用補助パッケージは、図
2に示すように、配線用補助パッケージ5を構成するプ
リント基板が3層以上の層で構成される多層基板で構成
されており、この多層基板の内層には電源層10と接地
層(GND層)11が少なくとも1層以上備えられてい
る。ここで、プリント基板のスルーホール4が形成され
た部分では、電源層10、接地層(GND層)11はス
ルーホール4に接触しない構成となっている。このよう
な構成によって、プリント配線板に搭載した電子回路の
誤作動を防止し、放射ノイズの発生を防止することが可
能となる。In the wiring auxiliary package of the second embodiment, as shown in FIG. 2, the printed wiring board constituting the wiring auxiliary package 5 is composed of a multi-layered substrate composed of three or more layers. At least one power source layer 10 and at least one ground layer (GND layer) 11 are provided on the inner layer of the multilayer substrate. Here, in the portion where the through hole 4 of the printed circuit board is formed, the power supply layer 10 and the ground layer (GND layer) 11 do not contact the through hole 4. With such a configuration, it is possible to prevent malfunction of the electronic circuit mounted on the printed wiring board and prevent generation of radiation noise.
【0013】(実施例3)図3は、第3実施例の配線用
補助パッケージを用いた多ピン半導体集積回路パッケー
ジの搭載状態を示す断面図、図7は、従来の配線用補助
パッケージを用いた半導体集積回路パッケージの搭載状
態を示す図3と同様の断面図である。図7に示す従来例
の配線用補助パッケージ5は、多ピン半導体集積回路パ
ッケージ1等の電子部品パッケージの下面中央部に形成
された外部端子列の外部端子21に対応して設けられた
外部端子71、及び電子部品パッケージの下面外周部に
形成された外側端子列の外部端子22,22に対応して
設けられた外部端子7 2,72を設け、外部端子71,
72相互間を内部回路配線6が接続する構成である。多
ピン半導体集積回路パッケージ1の下面中央部の外部端
子21は、プリント配線板3のスルーホール4、配線用
補助パッケージ5の外部端子71、内部回路配線6、外
部端子72を介して信号線が取り出される。(Embodiment 3) FIG. 3 shows wiring for the third embodiment.
Multi-pin semiconductor integrated circuit package using auxiliary package
Fig. 7 is a cross-sectional view showing the mounting state of the cable,
Mounting state of semiconductor integrated circuit package using package
FIG. 4 is a sectional view similar to FIG. 3 showing a state. Conventional example shown in FIG.
The wiring auxiliary package 5 is a multi-pin semiconductor integrated circuit package.
Formed in the center of the bottom surface of the electronic package such as package 1
External terminal 2 of the connected external terminal row1Provided in correspondence with
External terminal 71, And on the outer periphery of the bottom surface of the electronic component package
External terminals 2 of the formed outer terminal rowTwo, 2TwoIn response to
External terminal 7 provided Two, 7TwoExternal terminal 71,
7TwoThe internal circuit wiring 6 is connected to each other. Many
The outer end of the center of the lower surface of the pin semiconductor integrated circuit package 1
Child 21Is for through hole 4 of printed wiring board 3 and wiring
External terminal 7 of auxiliary package 51, Internal circuit wiring 6, outside
Part terminal 7TwoThe signal line is taken out via.
【0014】これに対して、第3実施例の配線用補助パ
ッケージは、プリント配線板3に対向する面に設けられ
た外部端子列の外方に電源端子12、または接地(GN
D)端子13を有し、電源端子12または接地端子13
は第1実施例のベタパターン9に接続されるか、または
第2実施例の電源層10または接地層11に接続され
る。また、電源端子12または接地端子13は、配線用
補助パッケージ5を搭載するプリント基板3の電源配線
14またはGND配線15と接続される。図3におい
て、外部端子7の最外列の黒い端子が、電源端子12ま
たはGND端子13を示している。以上のような構成に
より、従来の配線補助パッケージの電源層及びGND層
が、強化されるので信号の安定化につながり、誤動作、
放射ノイズの発生を防ぐことができる。On the other hand, in the wiring auxiliary package of the third embodiment, the power supply terminal 12 or the ground (GN) is provided outside the external terminal row provided on the surface facing the printed wiring board 3.
D) has a terminal 13 and has a power supply terminal 12 or a ground terminal 13
Is connected to the solid pattern 9 of the first embodiment or the power supply layer 10 or the ground layer 11 of the second embodiment. In addition, the power supply terminal 12 or the ground terminal 13 is connected to the power supply wiring 14 or the GND wiring 15 of the printed circuit board 3 on which the wiring auxiliary package 5 is mounted. In FIG. 3, the outermost black terminal of the external terminals 7 indicates the power supply terminal 12 or the GND terminal 13. With the above-described configuration, the power supply layer and the GND layer of the conventional wiring auxiliary package are reinforced, which leads to stabilization of signals and malfunctions.
Radiation noise can be prevented from occurring.
【0015】[0015]
【発明の効果】以上の記載から明らかなように、本発明
によれば、パッケージの下面中央部にも外部端子列を有
する半導体集積回路等の電子部品パッケージをプリント
配線板に搭載する際、プリント配線板で処理することが
できないパッケージ下面中央部の外部端子から信号線を
容易に外部に取り出すことができ、またパッケージ下面
中央部に外部端子列を有する電子部品をプリント配線板
に搭載した電子回路の誤作動を防止し、放射ノイズの発
生を防止することができる。As is apparent from the above description, according to the present invention, when an electronic component package such as a semiconductor integrated circuit having an external terminal row also on the lower surface of the package is mounted on a printed wiring board, it is printed. An electronic circuit in which a signal line can be easily taken out from an external terminal at the center of the lower surface of a package that cannot be processed by a wiring board, and an electronic component having an external terminal row at the central portion of the lower surface of the package is mounted on a printed wiring board. It is possible to prevent erroneous operation of and to prevent generation of radiation noise.
【図面の簡単な説明】[Brief description of drawings]
【図1】 第1実施例の配線用補助パッケージの内部配
線回路を示す平面図である。FIG. 1 is a plan view showing an internal wiring circuit of a wiring auxiliary package of a first embodiment.
【図2】 第2実施例の配線用補助パッケージの内部回
路配線を示す断面図である。FIG. 2 is a cross-sectional view showing internal circuit wiring of a wiring auxiliary package of a second embodiment.
【図3】 第3実施例の配線用補助パッケージを用いた
多ピン半導体集積回路の搭載状態を示す断面図である。FIG. 3 is a cross-sectional view showing a mounted state of a multi-pin semiconductor integrated circuit using an auxiliary wiring package of a third embodiment.
【図4】 従来の配線用補助パッケージを用いた多ピン
半導体集積回路の搭載状態を示す断面図である。FIG. 4 is a cross-sectional view showing a mounted state of a multi-pin semiconductor integrated circuit using a conventional wiring auxiliary package.
【図5】 従来の配線用補助パッケージの内部回路配線
を示す平面図である。FIG. 5 is a plan view showing internal circuit wiring of a conventional wiring auxiliary package.
【図6】 従来の配線用補助パッケージの内部回路配線
を示す断面図である。FIG. 6 is a cross-sectional view showing internal circuit wiring of a conventional wiring auxiliary package.
【図7】 従来の配線用補助パッケージを用いた多ピン
半導体集積回路の搭載状態を示す断面図である。FIG. 7 is a cross-sectional view showing a mounted state of a multi-pin semiconductor integrated circuit using a conventional wiring auxiliary package.
1…半導体集積回路パッケージ、2…外部端子ピン、3
…プリント配線板、4…スルーホール、5…配線用補助
パッケージ、6…内部回路配線、7…外部端子ピン、8
…外部モールドパッケージ、9…ベタパターン、10…
電源層、11…接地層、12…電源端子、13…接地
(GND)端子、14…電源配線、15…接地(GN
D)配線。1 ... Semiconductor integrated circuit package, 2 ... External terminal pins, 3
... Printed wiring board, 4 ... Through hole, 5 ... Wiring auxiliary package, 6 ... Internal circuit wiring, 7 ... External terminal pin, 8
… External mold package, 9… Solid pattern, 10…
Power layer, 11 ... Ground layer, 12 ... Power terminal, 13 ... Ground (GND) terminal, 14 ... Power wiring, 15 ... Ground (GN)
D) Wiring.
Claims (3)
外部端子列または外部引き出し線に接続される外部端子
列と、該外部端子列の端子相互間を接続する内部回路配
線とを備えた配線用補助パッケージにおいて、前記内部
回路配線に隣接して電源線または接地線のベタパターン
を有することを特徴とする配線用補助パッケージ。1. A wiring comprising an external terminal row of an electronic component mounted on a printed wiring board or an external terminal row connected to an external lead wire, and an internal circuit wiring connecting terminals of the external terminal row to each other. An auxiliary package for wiring, which has a solid pattern of a power supply line or a ground line adjacent to the internal circuit wiring.
外部端子列または外部引き出し線に接続される外部端子
列と、該外部端子列の端子相互間を接続する内部回路配
線とを備えた配線用補助パッケージにおいて、前記内部
回路配線は多層基板に形成され、該多層基板は電源層と
接地層を有することを特徴とする配線用補助パッケー
ジ。2. A wiring having an external terminal row connected to an external terminal row or an external lead wire of an electronic component mounted on a printed wiring board, and an internal circuit wiring connecting the terminals of the external terminal row to each other. In the auxiliary package for wiring, the internal circuit wiring is formed on a multilayer substrate, and the multilayer substrate has a power supply layer and a ground layer.
ケージにおいて、該配線用補助パッケージの外部端子列
は電源端子と接地端子を有し、該電源端子と接地端子は
前記ベタパターンに接続されるか、または前記電源層と
接地層に接続されることを特徴とする配線用補助パッケ
ージ。3. The wiring auxiliary package according to claim 1, wherein an external terminal row of the wiring auxiliary package has a power supply terminal and a ground terminal, and the power supply terminal and the ground terminal are connected to the solid pattern. Or an auxiliary package for wiring, which is connected to the power supply layer and the ground layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080985A JP2003282768A (en) | 2002-03-22 | 2002-03-22 | Auxiliary package for wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080985A JP2003282768A (en) | 2002-03-22 | 2002-03-22 | Auxiliary package for wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282768A true JP2003282768A (en) | 2003-10-03 |
Family
ID=29229797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080985A Pending JP2003282768A (en) | 2002-03-22 | 2002-03-22 | Auxiliary package for wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282768A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283080A (en) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | Wiring auxiliary package and wiring layout structure of printed circuit wiring board |
| US7338290B2 (en) | 2005-10-25 | 2008-03-04 | Ricoh Company, Ltd. | Printed wiring board with a plurality of pads and a plurality of conductive layers offset from the pads |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168026A (en) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | Wiring auxiliary package and printed circuit board structure |
| JP2001339170A (en) * | 2000-05-30 | 2001-12-07 | Kyocera Corp | Multilayer wiring board |
-
2002
- 2002-03-22 JP JP2002080985A patent/JP2003282768A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168026A (en) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | Wiring auxiliary package and printed circuit board structure |
| JP2001339170A (en) * | 2000-05-30 | 2001-12-07 | Kyocera Corp | Multilayer wiring board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283080A (en) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | Wiring auxiliary package and wiring layout structure of printed circuit wiring board |
| US7338290B2 (en) | 2005-10-25 | 2008-03-04 | Ricoh Company, Ltd. | Printed wiring board with a plurality of pads and a plurality of conductive layers offset from the pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170162B2 (en) | Chip embedded package structure | |
| JP3647307B2 (en) | Printed circuit board and electronic device | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| US6512680B2 (en) | Semiconductor package | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| JP3407025B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1168026A (en) | Wiring auxiliary package and printed circuit board structure | |
| JP5479638B2 (en) | Wiring board | |
| JP5096683B2 (en) | Semiconductor device | |
| JP3994379B2 (en) | Wiring layout structure of auxiliary package for wiring and printed circuit wiring board | |
| JP2003282768A (en) | Auxiliary package for wiring | |
| KR20170083464A (en) | Printed circuit board | |
| JP3507300B2 (en) | IC package, printed circuit board, printed circuit board on which IC package is mounted | |
| US7167374B2 (en) | Circuit substrate and electronic equipment | |
| TWI444115B (en) | Printed circuit board and chip system | |
| JPH11102990A (en) | Printed circuit board on which electronic components having a plurality of connection terminals arranged in a lattice are mounted | |
| JP5547625B2 (en) | Method for detecting misalignment of wiring board and solder resist film | |
| JP2003283081A (en) | Auxiliary package for wiring | |
| JP3982960B2 (en) | Semiconductor device | |
| US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
| JP2000068415A (en) | Manufacturing method of chip scale package element and chip scale package element | |
| JP2007059530A (en) | Wiring board | |
| JP4591816B6 (en) | Semiconductor device | |
| JP4640950B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |