JP2003282325A - チップ積層型電子部品及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 導体パターンの表面積を大きくし、その表皮
効果による発熱量の小さい、さらに容易に製造可能なチ
ップ積層型電子部品及びその製造方法を提供することを
目的とする。 【解決手段】 基体２１と、基体２１に埋設された導電
部材３１と、基体２１の両端に設けられるとともに導電
部材３１と電気的に接続された外部電極４１とを備え、
導電部材３１を複数の導電線路で構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器のノイズ
対策部品等に使用することが可能なチップ型積層電子部
品及びその製造方法に関するものである。

【０００２】

【従来の技術】近年、フェライト燒結体の貫通孔に内部
導体を設けたチップ型インピーダンス素子やフェライト
グリーンシートと内部導体を積層し燒結体とした電子部
品がノイズ対策部品として小型、薄型化されたデジタル
機器に数多く使用されている。

【０００３】以下、従来の積層型のチップ型インピーダ
ンス素子について説明する。図５は、従来の電子部品の
内部構造を示す透視斜視図である。図５において１１は
磁性フェライトで構成された基体、１２は内部導体、１
３は内部導体と導通する外部電極である。以上のように
構成された従来の積層型のチップ型インピーダンス素子
は、複数枚の磁性フェライトシート上に内部導体１２を
印刷し、複数の内部導体を接続させる導体スルホールを
形成したシートとをラミネート工法等によって積層し、
焼成一体化して、燒結体端面に導電ペーストを塗布、焼
付けて外部電極を形成して製造している。

【０００４】しかしながら、上記従来の構成では、内部
導体が直線状であり、導体の厚みが数μｍと薄いため、
ＲＤＣ値（直流抵抗値）が大きく、表面発熱量が大きく
なる。

【０００５】また、ＲＤＣ値を小さくして、表面発熱量
を抑えるには、内部導体１２を厚くする必要があるが、
焼成時に内部導体とフェライトシートの焼成収縮率の違
い等により、内部導体１２とフェライトシートの剥離等
の問題点がある。そこでチップ型インピーダンス素子の
構成を改善した次のような従来の技術（特開平７−２２
２６６号公報、特開平７−７４０２４号公報）が提案さ
れている。

【０００６】この前記従来の技術は、第１のフェライト
グリーンシート層を形成し、この第１のフェライトグリ
ーンシート層上に線状の導電体を配置し、この第１のフ
ェライトグリーンシート層及び、導電体上に第２のフェ
ライトグリーンシート層を形成し、それぞれを圧着して
焼成することにより製造される。前記の導電体は、銀、
パラジウム、銅、及びこれらの合金等から選択される。
この方法によれば、前記の導電体を印刷法によって形成
する方法に較べ、導電体が厚みを有するので、ＲＤＣ値
は小さくでき、表面発熱量は低く抑えられる。また、後
記従来の技術は、フェライト焼成体内部に螺旋形状の導
電体を配設したインピーダンス素子を得ようとするもの
である。

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来の構成では、線状の導電体を用いており、ＲＤＣ値を
１６０８サイズの素子形状において１０ｍΩにすること
はできるが、デジタル機器の小型化が進む中で、ノイズ
対策用として１００ＭＨｚ帯の周波数におけるインピー
ダンス値１００Ω以上は必要であるという近年の市場要
求には充分には応えられない。

【０００８】さらに、ＲＤＣ値を小さくして、表面発熱
量を低く改善するため後記構成の公報が開示されている
が、螺旋状の導電体を使用するので、成形機等の特殊な
設備が必要となり、また螺旋状の導電体形状のために近
年の市場要求である薄型形状素子の成形が困難であると
いう問題点がある。

【０００９】そこで本発明は上記の従来の問題点を解決
するもので、薄型形状で、表皮効果による表面発熱量が
小さい素子を提供し、さらに特殊な設備を必要とせず、
簡便な工程で容易に製造可能なチップ積層型電子部品及
びその製造方法を提供することを目的としている。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、基体と、前記基体に埋設された導電部材と、基体の
両端に設けられるとともに導電部材と電気的に接続され
た外部電極とを備え、導電部材を複数の導電線路で構成
した。

【００１１】

【発明の実施の形態】請求項１記載の発明は、基体と、
前記基体に埋設された導電部材と、前記基体の両端に設
けられるとともに前記導電部材と電気的に接続された外
部電極とを備え、前記導電部材を複数の導電線路で構成
したことを特徴とするチップ積層型電子部品とすること
で、導電部材の表面積を広くできるので、高周波信号に
よる導電部材の表面発熱を抑えることができる。

【００１２】請求項２記載の発明は、導電部材はスパイ
ラル状に構成され、スパイラル状導電部材の軸心は外部
電極とは交わらないように構成したことを特徴とする請
求項１記載のチップ積層型電子部品とすることで、イン
ダクタンス成分をスパイラル状の巻回数などに調整で
き、所定のフィルタ特性を得ることができる。

【００１３】請求項３記載の発明は、導電部材は複数の
スパイラル状導体を間にシートを介して積層され、前記
複数のスパイラル状導体間をスルホール導体で電気的に
接続することを特徴とする請求項２記載のチップ積層型
電子部品とすることで、更にインダクタンス成分などを
調整することができる。

【００１４】請求項４記載の発明は、シート間に設けら
れた導電部材は第１の複数の導電線路を並列して設ける
と共に、前記第１の複数の導電線路の上に更に第２の複
数の導電線路を積層して構成されたことを特徴とする請
求項３記載のチップ積層型電子部品とすることで、更
に、導電部材の表面積を大きくでき更に発熱を抑えるこ
とができる。

【００１５】請求項５記載の発明は、第１の複数の導電
線路間に隙間を設け、前記隙間もしくは隙間上に第２の
複数の導電線路を配置したことを特徴とする請求項４記
載のチップ積層型電子部品としたことで、厚さが厚くな
らず、素子の薄型化を実現できる。

【００１６】請求項６記載の発明は、基体を磁性材料で
構成した請求項１記載のチップ型積層電子部品とするこ
とで、ノイズ除去機能を持たせることができる。

【００１７】請求項７記載の発明は、基体を略直方体形
状とし、対向する一対の面にそれぞれ外部電極を設けた
ことを特徴とする請求項１記載のチップ積層型電子部品
とすることで、部品の転がりなどを防止でき、実装性を
向上させることができる。

【００１８】請求項８記載の発明は、フェライト粉末と
樹脂バインダーからなるフェライトシートを設ける第１
の工程と、前記シートにメッキ転写により、複数に細分
化した導電線路で構成された導体パターンを設ける第２
の工程と、前記シートに前記導体パターンを複数枚電気
的に接続させる導体スルホールを設ける第３の工程と、
フェライトシートと導体パターンを設けたシートおよび
導体スルホールを形成したシートを圧着積層させる第４
の工程と、圧着積層した積層体を所定の寸法に切断し、
前記切断した積層体を８００℃〜１２００℃にて焼成す
る第５の工程と、導電パターンと導通する外部電極を設
ける第６の工程と、前記外部電極を多層構造にする第７
の工程とを備えたことを特徴とするチップ型積層電子部
品の製造方法とすることで、素子の形状や外観が品質的
に安定するので、簡便な工程で連続的に大量に製造でき
るという作用を有し、しかも発熱量を低減させることが
できる。

【００１９】以下、本発明の実施の形態について具体例
を、図面を参照しながら説明する。

【００２０】図１〜図３はそれぞれ本発明の実施の形態
におけるチップ型積層電子部品の外観斜視図、細分化し
たコイルパターン、およびコイルパターンの断面図であ
る。

【００２１】図１〜図３において、２１は基体で、基体
２１は略直方体もしくは略正方体に形成され、特に好ま
しくは、略直方体状の形状にすることが実装性の面で優
れており、しかも断面形状を長方形状とすることが、回
路基板等に実装した際に取り付け高さを低くすることが
できるので、電子機器等の小型化を行うことができる。

【００２２】また、基体２１は磁性材料や非磁性材料で
構成されているが、特に高いインピーダンス値が必要な
電子部品の場合には磁性材料が好適に用いられ、低いイ
ンピーダンス値が必要な場合には、非磁性材料が好適に
用いられる。基体２１に磁性材料を用いる場合には、フ
ェライト等の酸化物磁性材料の焼成体が好適に用いら
れ、特にフェライト材料の中でも、Ｎｉ−Ｚｎ系のフェ
ライトを用いる事が好ましく、Ｆｅ₂Ｏ₃−ＮｉＯ−Ｚｎ
Ｏ系のフェライト材料の具体的構成では、４０〜６０ｍ
ｏｌ％：１０〜３０ｍｏｌ％：２０〜４０ｍｏｌ％と
し、時にはこの組成で構成された材料に所定の添加物
（Ｃｕ等）を外割で所定量配合しても良く、比透磁率が
約４００、固有抵抗値が１０⁶Ω・ｃｍと大きく良好な
インピーダンス値を得ることができる。

【００２３】３１は基体２１の端面４ａと端面４ｂの間
に設けられた導電部材で、導電部材３１は、銀、銅、ニ
ッケル、金の少なくとも一つから構成することが好まし
い。特にこの中でも、銀単体か銀合金（例えば、銀―パ
ラジウム）で構成することが好ましい。また導電部材３
１は、膜状または、シート状のコイル形状から構成さ
れ、線幅が３〜２００μｍ、線厚み１〜８０μｍの略長
方形状の線材が好適に用いられており、このコイル状の
導電部材３１は、導体スルホール６を介在して複数枚接
続されている。すなわち、本実施の形態では、２つの導
電部材３１を一つの導体スルホール６で接続した構成と
しているが、３つ以上の導電部材を複数の導体スルホー
ル６で互いに接続した構成でも良い。

【００２４】ここで、コイル状の導電部材３１について
図２，３にて詳しく説明する。

【００２５】導電部材３１は、図２より２枚のコイルパ
ターンから形成されていることがわかる。細分化された
２枚のコイルパターン５ａ，５ｂが図３のようにそれぞ
れの線間に配置される構成のために導電部材３１の表面
積が大きく、高周波での表面発熱量を低く抑える事がで
きる。

【００２６】コイルパターン５ａ，５ｂはより複数本に
細分化したほうが表面積は大きくできるが、パターンを
作製するフォトリソグラフィーの設計精度、及び製品信
頼性から勘案して、細分化本数は製品の必要特性等から
設計することが望ましい。また、２枚のそれぞれのコイ
ルパターンを細分化する本数は、同一本数にする必要は
なく所望の特性に合わせて細分化設計してもよい。この
様にコイルパターン５ａ，５ｂはそれぞれ複数の導電線
路で構成される。

【００２７】本実施の形態では、導電部材３１の両端部
間を複数の線路に分離させて、前記両端部においてはそ
れら線路を一体化した構成としたが、両端部においても
複数の線路に構成しても良いし、更に一方の端部のみを
一体化させても良い。また、本実施の形態では、図３に
示すように、複数線化されたコイルパターン５ａの隙間
にコイルパターン５ｂを載置した構成としたが、コイル
パターン５ａの直上にコイルパターン５ｂを積層した構
成でも良い。また、コイルパターン５ａ，５ｂの導電線
路の断面形状は、台形形状の長辺（下底）が略円弧状の
変形形状としたが、円形状，楕円形状，方形状，三角形
状などを用いても良い。

【００２８】４１は基体２１の両端面４ａ，４ｂにそれ
ぞれ設けられ、導電部材３１と電気的に接触した外部電
極で、外部電極４１は端面４ａ，４ｂと基体２１側面の
一部に設けられた構成となっており、この構成によって
回路基板等との接触面積を大きくすることができ、ラン
ドなどとの接合性を向上させることができる。

【００２９】外部電極４１の構成材料としては、銀、
金、銅、ニッケル、スズの少なくとも一つかそれらの合
金が好適に用いられる。更に、はんだ等の接合材や、Ｓ
ｎとＡｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｉｎの少なくとも一つか
ら構成される鉛フリーはんだ等も好適に用いられる。ま
た、外部電極４１を多層構造とすることもできる。例え
ば、銀などの導電性金属を塗布して焼き付け、その上
に、耐食性を向上させるためにＮｉ−ＳｎやＮｉ−Ｃｒ
膜を設け、その上にはんだや鉛フリーはんだ等を設け
る。

【００３０】最も一般的に用いられるものが、銀単体或
いは銀と他の合金を端面４ａ、４ｂ、及び基体側面に塗
布して焼き付ける方法が用いられ、この様な構成によっ
て、製法が簡単で、生産性などを向上させることができ
る。

【００３１】ここで、本実施の形態の電子部品と従来品
のＲＤＣ値、表面発熱温度の値を（表１）に示す。

【００３２】

【表１】

【００３３】（表１）の結果により、本実施の形態の電
子部品が比較例のものに較べ、ＲＤＣ値が小さく、表面
発熱温度を低く抑えることができることから、優れた積
層チップ型電子部品を得ることができた。

【００３４】以上の様に構成された、積層チップ型電子
部品について、以下その製造方法について説明する。

【００３５】まず、第１の工程としてブチラール等の樹
脂とフタール酸系の可塑剤等と酢酸ブチル等の溶剤とを
溶解させたビークルとＮｉ、Ｚｎ、Cu、系等のフェライ
ト粉末とを混練してなる磁性体スラリーをＰＥＴ等の支
持体の上面にドクターブレード法等のシート成形方法に
より塗布し、その後連続して乾燥を行い図４のセラミッ
クシート９ａを得る。

【００３６】次に第２の工程として、セラミックシート
９ａに銀または銀パラジウム等の導電材料をメッキ転写
法等の方法により所定のパターンを形成し、前記図２，
３で示したような５ａ、５ｂの導電パターンで構成され
た導体パターン７７が形成されたセラミックシート９ｂ
得る。

【００３７】次に第３の工程として、セラミックシート
９ａにパンチング等により直径約０．１ｍｍの貫通孔を
形成する。この貫通孔に銀または銀パラジウム等の導電
材料をスクリーン印刷等で充填し、その後乾燥し図４の
導体スルーホール７0が形成されたセラミックシート９
ｃを得る。

【００３８】次に第４の工程として、約１３０℃で発泡
する粘着シート上に導体が形成されていないセラミック
シート９ａをＰＥＴ等の支持体を剥離し積層する。その
上にＰＥＴ等の支持体を剥離したセラミックシート同士
が接するようにセラミックシート９ａを置き約６０℃か
ら１２０℃で熱圧着して積層した。この積層を数回繰り
返した後、導体パターン７７を形成したセラミックシー
ト９ｂを同様の方法にて積層する。

【００３９】次にセラミックシート９ｃを積層し、その
後、セラミックシート９ｃの導体スルホール７０と電気
的に導通する導体パターン７７が前記図２，３で示した
ような７ａ、７ｂのコイルパターンで形成された、セラ
ミックシート９ｄを同様の方法にて積層する。

【００４０】このとき下部のセラミックシート９ｂの導
体パターン７７と導体スルーホール７０及びセラミック
シート９ｄの導体パターンは電気的に導通されている。

【００４１】次にそれらが積層された上にセラミックシ
ート９ａを同様の方法で圧着積層させ、積層体を得る。

【００４２】以上、図４での製造方法は、わかりやすく
説明するために２個の素子を解体した場合であり、実際
の製造では、素子を複数個取りできるように導体パター
ン７７、導体スルホール７０がそれぞれ複数個取りでき
るようにして設計製造している。

【００４３】次に第５の工程として、複数個取りされる
この積層体を所定のサイズの個片に切断し、発泡シート
を約１３０℃で約５分間加熱発泡させた後、個片にばら
し、これらをセラミック等のさやに所定量入れ、約９０
０℃で３時間焼成した。

【００４４】次に第６の工程として、焼結体の対向する
端面に図４の導電パターン７７と電気的に導通するよう
に銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成
して外部電極４１を形成する。

【００４５】次に第7の工程として、必要に応じて外部
電極を覆うようにニッケルースズめっき、はんだめっき
等を施して外部電極を多層構造にして電子部品２０を作
製した。

【００４６】

【発明の効果】本発明は、基体と、基体に埋設された導
電部材と、基体の両端に設けられるとともに導電部材と
電気的に接続された外部電極とを備え、導電部材を複数
の導電線路で構成したことによって導体パターンの表面
積が大きくなり、その表皮効果により、表面発熱量を小
さくさせることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における電子部品の外観斜
視図

【図２】本発明の実施の形態における電子部品の細分化
したコイルパターン斜視図

【図３】本発明の実施の形態における電子部品のコイル
パターンの断面図

【図４】本発明の実施の形態における製造方法の積層体
の分解斜視図

【図５】従来の電子部品の内部構造を示す透視斜視図

【符号の説明】

５ａ、５ｂ、７ａ、７ｂ 細分化したコイルパターン ９ａ セラミックシート ９ｂ 導体パターンを形成したセラミックシート ９ｃ 導体スルホールを形成したセラミックシート ９ｄ 導体パターン、導体スルホールを形成したセラミ
ックシート １１、２１ 基体 １２、３１ 導電部材 １３、４１ 外部電極 ７０ 導体スルホール

フロントページの続き Ｆターム(参考） 5E062 FF01 FG01 5E070 AA01 AB01 BA12 CB02 CB13 EA01

Claims (8)

【特許請求の範囲】
1. 【請求項１】基体と、前記基体に埋設された導電部材
   と、前記基体の両端に設けられるとともに前記導電部材
   と電気的に接続された外部電極とを備え、前記導電部材
   を複数の導電線路で構成したことを特徴とするチップ積
   層型電子部品。
2. 【請求項２】導電部材はスパイラル状に構成され、スパ
   イラル状導電部材の軸心は外部電極とは交わらないよう
   に構成したことを特徴とする請求項１記載のチップ積層
   型電子部品。
3. 【請求項３】導電部材は複数のスパイラル状導体を間に
   シートを介して積層され、前記複数のスパイラル状導体
   間をスルホール導体で電気的に接続することを特徴とす
   る請求項２記載のチップ積層型電子部品。
4. 【請求項４】シート間に設けられた導電部材は第１の複
   数の導電線路を並列して設けると共に、前記第１の複数
   の導電線路の上に更に第２の複数の導電線路を積層して
   構成されたことを特徴とする請求項３記載のチップ積層
   型電子部品。
5. 【請求項５】第１の複数の導電線路間に隙間を設け、前
   記隙間もしくは隙間上に第２の複数の導電線路を配置し
   たことを特徴とする請求項４記載のチップ積層型電子部
   品。
6. 【請求項６】基体を磁性材料で構成したことを特徴とす
   る請求項１記載のチップ型積層電子部品。
7. 【請求項７】基体を略直方体形状とし、対向する一対の
   面にそれぞれ外部電極を設けたことを特徴とする請求項
   １記載のチップ積層型電子部品。
8. 【請求項８】フェライト粉末と樹脂バインダーからなる
   フェライトシートを設ける第１の工程と、前記シートに
   メッキ転写により、複数に細分化した導電線路で構成さ
   れた導体パターンを設ける第２の工程と、前記シートに
   前記導体パターンを複数枚電気的に接続させる導体スル
   ホールを設ける第３の工程と、フェライトシートと導体
   パターンを設けたシートおよび導体スルホールを形成し
   たシートを圧着積層させる第４の工程と、圧着積層した
   積層体を所定の寸法に切断し、前記切断した積層体を８
   ００℃〜１２００℃にて焼成する第５の工程と、導電パ
   ターンと導通する外部電極を設ける第６の工程と、前記
   外部電極を多層構造にする第７の工程とを備えたことを
   特徴とするチップ型積層電子部品の製造方法。