JP2003037010A - チップ積層型電子部品およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 プリント基板のランド部との実装性が良好
な、さらに容易に製造可能なチップ積層型電子部品およ
びその製造方法を提供することを目的とする。 【解決手段】 基体と、前記基体に埋設された導電部材
と、前記基体に設けられ前記導電部材と導通した外部電
極とを備えた積層型電子部品であって、導電部材の厚み
が基体に埋設している部分と、基体側面に露出して外部
電極と接触している部分で異なる領域を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器のノイズ
対策部品等に使用することが可能なチップ積層型電子部
品およびその製造方法に関するものである。

【０００２】

【従来の技術】近年、フェライト燒結体の貫通孔に内部
導体を設けたチップ型インピーダンス素子やフェライト
グリーンシートと内部導体を積層し燒結体とした電子部
品がノイズ対策部品として小型、薄型化されたデジタル
機器に数多く使用されている。

【０００３】以下、従来の積層型のチップ型インピーダ
ンス素子について説明する。図５は、従来の電子部品の
内部構造を示す斜視図である。図５において１１は磁性
フェライト、１２は内部導体、１３は内部導体と導通す
る外部電極である。以上のように構成された従来の積層
型のチップ型インピーダンス素子は、複数枚の磁性フェ
ライトシート上に内部導体１２を印刷しラミネート等に
よって積層し、焼成一体化して燒結体端面に導電ペース
トを塗布、焼付けて外部電極を形成して製造している。

【０００４】しかしながら、上記従来の構成で素子形状
が小さくなると燒結体端面への導電ペーストの塗布が困
難となり、また外部電極が片面２端子以上になると端子
間および端子間距離を一定に保持しながら塗布する必要
があり、小型化を難しくしている。

【０００５】さらに、環境対策として導電ペーストを構
成しているガラスフリットに鉛フリー対応のガラスフリ
ットを使用すると、素子の小型化とともに外部電極形状
が小さくなるので磁性フェライトと外部電極との接合強
度が低くなるという問題点がある。

【０００６】そこでチップ型インピーダンス素子の構成
を改善した次のような従来の技術（特開平２−３３９０
８号公報、特開平７−１６１５２９号公報）が提案され
ている。この前記従来の技術は、磁性フェライト基体と
内部導電部材が焼成一体化している燒結体端面に凹版印
刷により導電ペーストを複数箇所塗布し、焼付けて電子
部品を得ようとするものである。また、後記従来の技術
は、磁性フェライト基体の内部導体と外部電極との間に
ダミー電極を形成した電子部品を得ようとするものであ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来の構成では、シリコンゴム製の凹版に導体ペーストの
有機溶剤成分が浸透するために、導電ペーストが燒結体
端面に均一の厚みで塗布されず外部電極１３と磁性フェ
ライト基体１１の接合強度が十分でない。また、外部電
極の厚みムラによるプリント基板等での実装不良が発生
するという問題点があった。

【０００８】また、後記従来の構成では、磁性フェライ
トシート内にスクリーン印刷等で内部導体以外に、ダミ
ー電極を形成しなければならず、必要以上に材料費、作
業時間がかかる等の問題点があった。

【０００９】ここで、外部電極は金属導体の粉末とガラ
スフリットにより構成されており、ガラスフリットが溶
融することにより金属導体とフェライト基体が接合され
る。ガラスフリットには、鉛系、バリウム系等がある
が、最近の環境対策により鉛フリーのガラスフリットが
主流になりつつあるが、基体との接合強度が鉛系に較べ
劣るという問題点もある。

【００１０】そこで本発明は上記の従来の問題点を解決
するもので、外部電極１３と磁性フェライト基体１１の
接合が強固な、さらに容易に製造可能なチップ積層型電
子部品およびその製造方法を提供することを目的として
いる。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、基体と、前記基体に埋設された膜状または、シート
状からなるコイル形状の導電部材と、前記基体に設けら
れ、前記導電部材と導通した外部電極とを備えた積層型
電子部品であって、導電部材の厚みが基体に埋設してい
る部分と基体側面に露出して外部電極と接触している部
分で異なり、基体に埋設している部分の導電部材の厚み
を１.０とした場合に、基体側面に露出して外部電極と
接触している部分の導電部材の厚みを１．５〜２．５の
範囲とした。

【００１２】

【発明の実施の形態】請求項１記載の発明は、基体と、
前記基体に埋設された複数の膜状または、シート状から
なるコイル形状の導電部材と、前記基体に設けられ、前
記導電部材と導通した外部電極とを備えた積層型電子部
品であって、導電部材の厚みが基体に埋設している部分
と、基体側面に露出して外部電極と接触している部分で
異なり、基体に埋設している部分の導電部材の厚みを
１．０とした場合に、基体側面に露出して外部電極と接
触している部分の導電部材の厚みが１．５〜２．５の範
囲とした事を特徴とするチップ積層型電子部品とするこ
とによって、導電部材と外部電極の焼結反応層を広く形
成するので、基体と外部電極の接合を強固にすることが
でき、また、基体中に複数の導電部材を設けることで一
つの部品で複数の機能を持たせる事ができる。さらに、
基体中にコイル状の導電部材を埋設することで、インダ
クタ成分を構成でき、ノイズ対策等の機能を持たせる事
ができる。

【００１３】請求項２記載の発明は、基体を磁性材料で
構成した請求項１記載のチップ積層型電子部品とするこ
とで、ノイズ除去機能を持たせる事ができる。

【００１４】請求項３記載の発明は、基体を磁性材料で
構成した請求項１記載のチップ積層型電子部品とするこ
とで、高インピーダンスの素子を得ることができる。

【００１５】請求項４記載の発明は、基体を略直方体形
状とし、対向する一対の面にそれぞれ複数の外部電極を
設けたことを特徴とする請求項１記載のチップ積層型電
子部品とすることで部品の転がりなどを防止でき、実装
性を向上させる事ができる。

【００１６】請求項５記載の発明は、フェライト粉末と
樹脂バインダーからなるフェライトシートを設ける第１
の工程と、前記シートに印刷、メッキ転写等により導電
部材による導体パターンを設ける第２の工程と、前記シ
ートに前記導体パターンを複数枚電気的に接続させる導
体スルホールを設ける第３の工程と、フェライトシート
と導体パターンを設けたシートおよび導体スルホールを
形成したシートを圧着積層させる第４の工程と、圧着積
層した積層体を所定の寸法に切断し、前記切断した積層
体を８００℃〜１２００℃にて焼成する第５の工程と、
導電パターンの厚みが、基体に埋設している部分と基体
側面に露出して外部電極と接触する部分で異なり、接触
する部分を厚くした導体パターンと導通する外部電極を
設ける第６の工程と、前記外部電極を多層構造にする第
７の工程と、前記外部電極の多層構造部分を溶融する第
８の工程とを備えた電子部品の製造方法とすることで、
素子の形状や外観が品質的に安定するので、簡便な工程
で連続的に大量に製造できるという作用を有する。

【００１７】以下、本発明の実施の形態について具体例
を図面を参照しながら説明する。

【００１８】図１〜図３はそれぞれ本発明の実施の形態
における電子部品の斜視図、断面図、透視斜視図、であ
る。

【００１９】図１〜図３において、２１は基体で、基体
２１は略直方体もしくは略正方体に形成され、特に好ま
しくは、略直方体状の形状にすることが実装性の面で優
れており、しかも断面形状を長方形状とすることが、回
路基板等に実装した際に取り付け高さを低くすることが
できるので、電子機器等の小型化を行うことができる。

【００２０】また、基体２１は磁性材料や非磁性材料で
構成されているが、特に高いインピーダンス値が必要な
電子部品の場合には磁性材料が好適に用いられ、低いイ
ンピーダンス値が必要な場合には、非磁性材料が好適に
用いられる。基体２１に磁性材料を用いる場合には、フ
ェライト等の酸化物磁性材料の焼成体が好適に用いら
れ、特にフェライト材料の中でも、Nｉ−Ｚｎ系のフェ
ライトを用いる事が好ましく、Ｆｅ₂Ｏ₃−ＮｉＯ−Ｚｎ
Ｏ系のフェライト材料の具体的構成では、４０〜６０ｍ
ｏｌ％：１０〜３０ｍｏｌ％：２０〜４０ｍｏｌ％と
し、時にはこの組成で構成された材料に所定の添加物
（Ｃｕ等）を外割で所定量配合しても良く、比透磁率が
約４００、固有抵抗値が１０⁶Ω・ｃｍと大きく良好な
インピーダンス値を得ることができる。

【００２１】３１は基体２１の端面４ａと端面４ｂの間
に設けられた導電部材で、導電部材３１は、銀、銅、ニ
ッケル、金の少なくとも一つから構成することが好まし
い。特にこの中でも、銀単体か銀合金（例えば、銀−パ
ラジウム）で構成することが好ましい。また導電部材３
１は、膜状または、シート状のコイル形状から構成さ
れ、線幅が３〜２００μｍ、線厚み１〜８０μｍの略長
方形状の線材が好適に用いられており、このコイル状の
導電部材は、導体スルホール６を介在して複数枚接続さ
れている。

【００２２】４１は基体２１の両端面４ａ、４ｂにそれ
ぞれ設けられ、導電部材３１と電気的に接触した外部電
極で、外部電極４１は端面４ａ、４ｂと上下面４ｃ、４
ｄの一部に設けられた構成となっており、この構成によ
って回路基板等との接触面積を大きくすることができ、
ランドなどとの接合性を向上させることができる。

【００２３】ここで、基体に埋設している部分の導電部
材３１の厚みを１．０とすると、基体側面に露出して外
部電極と接触している部分の導電部材３１ａの厚みは、
１．１〜２．５の範囲が好ましい。１．１以下では、外
部電極との接合が線接触に近くなるので接合強度が低
く、２．５以上では、導電部材の端面からの塗出量が大
きくなるので、外部電極が均一に形成し難く好ましくな
い。

【００２４】特に、この様に導電部材３１ａの厚みを規
定することで、対向する側面にそれぞれ複数の外部電極
４１を形成する場合に有効である。すなわち、外部電極
４１がたくさん存在することによって、一つのチップ型
電子部品を実装した場合に、接合ポイントが増加し、そ
の結果各接合ポイントにおける確実な接合が要求され
る。従って上述のとおり、外部電極４１の形状を規定す
ることで、確実な外部電極４１とランドとの接合を実現
でき、例えば４つ以上の外部電極４１を有するチップ部
品において、確実な実装を行うことができ、実装不良を
低減させることができる。

【００２５】ここで、プリント基板上のランド部でのは
んだとの密着強度の値を（表１）に示す。

【００２６】

【表１】

【００２７】（表１）の結果より、本実施の形態の電子
部品が比較例のものに較べ、電極密着強度が約３０％向
上していることから、優れた実装性を有する電子部品を
得ることができた。

【００２８】外部電極４１の構成材料としては、銀、
金、銅、ニッケル、スズの少なくとも一つかそれらの合
金が好適に用いられる。更に、はんだ等の接合材や、Ｓ
ｎ単体或いはＳｎとＡｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｉｎの少
なくとも一つから構成される鉛フリーはんだ等も好適に
用いられる。また、外部電極４１を多層構造とすること
もできる。例えば、銀などの導電性金属を塗布して焼き
付け、その上に、耐食性を向上させるためにＮｉ−Ｓｎ
やＮｉ−Ｃｒ膜を設け、その上にはんだや鉛フリーはん
だ等を設ける。

【００２９】最も一般的に用いられるものが、銀単体或
いは銀と他の合金を端面４ａ、４ｂ、４ｃ、４ｄに塗布
して焼き付ける方法が用いられ、この様な構成によっ
て、製法が簡単で、生産性などを向上させることができ
る。

【００３０】以上の様に構成された、電子部品につい
て、以下その製造方法について説明する。

【００３１】まず、第１の工程としてブチラール等の樹
脂とフタール酸系の可塑剤等と酢酸ブチル等の溶剤とを
溶解させたビークルとＮｉ、Ｚｎ、Ｃu、系等のフェラ
イト粉末とを混練してなる磁性体スラリーをＰＥＴ等の
支持体の上面にドクターブレード法等のシート成形方法
により塗布し、その後連続して乾燥を行い図４のセラミ
ックシート７ａを得る。

【００３２】次に第２の工程として、セラミックシート
７ａに銀または銀パラジウム等の導電材料をメッキ転写
法等の方法により所定のパターンを形成し、導体パター
ン７７が形成されたセラミックシート７ｂを得る。

【００３３】次に第３の工程として、セラミックシート
７ａにパンチング等により直径約０．１ｍｍの貫通孔を
形成する。この貫通孔に銀または銀パラジウム等の導電
材料をスクリーン印刷等で充填し、その後乾燥し図４の
導体スルーホール７０が形成されたセラミックシート７
ｃを得る。

【００３４】次に第４の工程として、約１３０℃で発泡
する粘着シート上に導体が形成されていないセラミック
シート７ａをＰＥＴ等の支持体を剥離し積層する。その
上にＰＥＴ等の支持体を剥離したセラミックシート同士
が接するようにセラミックシート７ａを置き約６０℃か
ら１２０℃で熱圧着して積層した。この積層を数回繰り
返した後、導体パターンを形成したセラミックシート７
ｂを同様の方法にて積層する。

【００３５】次にセラミックシート７ｃを積層し、その
後、セラミックシート７ｃの導体スルホールと電気的に
導通する導体パターン７７が形成されたセラミックシー
ト７ｄを同様の方法にて積層する。

【００３６】このとき下部のセラミックシート７ｂの導
体パターンと導体スルーホール及びセラミックシート７
ｄの導体パターンは電気的に導通されている。

【００３７】次にそれらが積層された上にセラミックシ
ート７ａを同様の方法で圧着積層させ、積層体を得る。

【００３８】以上、図４での製造方法は、わかりやすく
説明するために１個の素子を解体した場合であり、実際
の製造では、素子を複数個取りできるように導体パター
ン７７、導体スルホール７０がそれぞれ複数個取りでき
るようにして設計製造している。

【００３９】次に第５の工程として、複数個取りされる
この積層体を所定のサイズの個片に切断し、発泡シート
を約１３０℃で約５分間加熱発泡させた後、個片にばら
し、これらをセラミック等のさやに所定量入れ、約９０
０℃で３時間焼成した。

【００４０】基体とメッキ転写法により形成した導電部
材は、焼成収縮率が異なるので導電部材を基体側面から
露出させることができる。この露出した導電部材のを、
その後の磁器ポットでの共ずり等の処理にて素子個片の
バリ等を取り除きながら、基体に埋設している部分の導
電部材の厚みを１．０とすると、基体側面に露出して外
部電極と接触する部分の導電部材の厚みを１．１〜２．
５の範囲に圧縮加工した。

【００４１】次に第６の工程として、焼結体の対向する
端面に図４の導電パターン７７と電気的に導通するよう
に銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成
して外部電極４１を形成する。

【００４２】次に第７の工程として、必要に応じて外部
電極を覆うようにニッケルースズめっき、はんだめっき
等を施して外部電極を多層構造にした。

【００４３】次に第８の工程として、リフロー炉で約２
６０℃にて外部電極の多層構造部分を溶融して、電子部
品２０を作製した。

【００４４】

【発明の効果】本発明は、基体と、前記基体に埋設され
た複数の膜状または、シート状からなるコイル形状の導
電部材と、前記基体に設けられ、前記導電部材と導通し
た外部電極とを備えた積層型電子部品であって、導電部
材の厚みが基体に埋設している部分と、基体側面に露出
して外部電極と接触している部分で異なり、基体に埋設
している部分の導電部材の厚みを１．０とした場合、基
体側面に露出して外部電極と接触している部分の導電部
材の厚みを１．１〜２．５の範囲とすることによって、
導電部材と外部電極の焼結反応層を広く形成することが
でき、基体と外部電極の接合を強固にすることができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態における電子部品の斜視図

【図２】本発明の実施の形態における電子部品の断面図

【図３】本発明の表面実施の形態における電子部品の透
視斜視図

【図４】本発明の実施の形態における製造方法の積層体
の分解斜視図

【図５】従来の電子部品の内部構造を示す透視斜視図

【符号の説明】

１１、２１ 基体 １２、３１、３１ａ 導電部材 １３、４１ 外部電極 ７０、導体スルホール ７ａ セラミックシート ７ｂ 導体パターンを形成したセラミックシート ７ｃ 導体スルホールを形成したセラミックシート

Claims (5)

【特許請求の範囲】
1. 【請求項１】基体と、前記基体に埋設された複数の膜状
   または、シート状からなるコイル形状の導電部材と、前
   記基体に設けられ、前記導電部材と導通した外部電極と
   を備えたチップ積層型電子部品であって、導電部材の厚
   みが基体に埋設している部分と、基体側面に露出して外
   部電極と接触している部分で異なる事を特徴とするチッ
   プ積層型電子部品。
2. 【請求項２】基体に埋設している部分の導電部材の厚み
   を１．０とした場合に、基体側面に露出して外部電極と
   接触している部分の導電部材の厚みが１．１〜２．５の
   範囲とした事を特徴とする請求項１記載のチップ積層型
   電子部品。
3. 【請求項３】基体を磁性材料で構成した請求項１記載の
   チップ積層型電子部品。
4. 【請求項４】基体を略直方体形状とし、対向する一対の
   面にそれぞれ複数の外部電極を設けたことを特徴とする
   請求項１記載のチップ積層型電子部品。
5. 【請求項５】フェライト粉末と樹脂バインダーからなる
   フェライトシートを設ける第１の工程と、前記シートに
   メッキ転写により導電部材による導体パターンを設ける
   第２の工程と、前記シートに前記導体パターンを複数枚
   電気的に接続させる導体スルホールを設ける第３の工程
   と、フェライトシートと導体パターンを設けたシートお
   よび導体スルホールを形成したシートを圧着積層させる
   第４の工程と、圧着積層した積層体を所定の寸法に切断
   し、前記切断した積層体を８００℃〜１２００℃にて焼
   成する第５の工程と、導電パターンの厚みが、基体に埋
   設している部分と基体側面に露出して外部電極と接触す
   る部分で異なり、接触する部分を厚くした導電パターン
   と導通する外部電極を設ける第６の工程と、前記外部電
   極を多層構造にする第７の工程と、前記外部電極の多層
   構造部分を溶融する第８の工程とを備えたチップ積層型
   電子部品の製造方法。