JP2003280600A - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法Info
- Publication number
- JP2003280600A JP2003280600A JP2002077498A JP2002077498A JP2003280600A JP 2003280600 A JP2003280600 A JP 2003280600A JP 2002077498 A JP2002077498 A JP 2002077498A JP 2002077498 A JP2002077498 A JP 2002077498A JP 2003280600 A JP2003280600 A JP 2003280600A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- data
- pixel array
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0237—Switching ON and OFF the backlight within one frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置等のホールド型の表示装置により
表示される動画像の輪郭等に生じる「ぼやけ」を表示画
像の輝度を損なうことなく抑える。 【解決手段】本発明は、表示装置に入力される映像デー
タに基づく画像をフレーム期間毎に表示した後、ブラン
キング画像でマスクする。本発明では、１フレーム期間
における映像データの画像表示期間とブランキング画像
表示期間の比率を、夫々の期間における走査クロックに
呼応した画素アレイ内の画素行の選択数、走査クロック
周波数、及び映像データの水平走査期間に対する画素行
毎への表示信号入力の水平期間の短縮等により調整し、
映像データの画像表示輝度を確保するとともにこの表示
画像をブランキング画像で効率的に消去する。
表示される動画像の輪郭等に生じる「ぼやけ」を表示画
像の輝度を損なうことなく抑える。 【解決手段】本発明は、表示装置に入力される映像デー
タに基づく画像をフレーム期間毎に表示した後、ブラン
キング画像でマスクする。本発明では、１フレーム期間
における映像データの画像表示期間とブランキング画像
表示期間の比率を、夫々の期間における走査クロックに
呼応した画素アレイ内の画素行の選択数、走査クロック
周波数、及び映像データの水平走査期間に対する画素行
毎への表示信号入力の水平期間の短縮等により調整し、
映像データの画像表示輝度を確保するとともにこの表示
画像をブランキング画像で効率的に消去する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
（Switching Element）を夫々有する複数の画素を備え
た液晶表示装置並びにエレクトロルミネセンス型（Elec
tro Luminescence-type）表示装置、及び発光ダイオー
ド（Light Emitting Diode）のような発光素子を夫々
有する複数の画素を備えた表示装置に代表される所謂ア
クティブ・マトリクス型の表示装置（Active Matrix-t
ype Display Device）に係り、特にホールド型の表示
装置（Hold-type Display Device）における表示画像
のブランキング処理（Blanking Process）に関する。
（Switching Element）を夫々有する複数の画素を備え
た液晶表示装置並びにエレクトロルミネセンス型（Elec
tro Luminescence-type）表示装置、及び発光ダイオー
ド（Light Emitting Diode）のような発光素子を夫々
有する複数の画素を備えた表示装置に代表される所謂ア
クティブ・マトリクス型の表示装置（Active Matrix-t
ype Display Device）に係り、特にホールド型の表示
装置（Hold-type Display Device）における表示画像
のブランキング処理（Blanking Process）に関する。
【０００２】
【従来の技術】フレーム期間毎に入力される画像データ
に基づき、複数の画素の各々から発する光を所定の期間
（例えば、フレーム周期の一つに相当する期間）内に所
望の量に保持する表示装置として、液晶表示装置が普及
している。
に基づき、複数の画素の各々から発する光を所定の期間
（例えば、フレーム周期の一つに相当する期間）内に所
望の量に保持する表示装置として、液晶表示装置が普及
している。
【０００３】アクティブ・マトリクス方式（Active Ma
trix Scheme）の液晶表示装置では、図２７に示す如
く、二次元的又は行列（Matrix）状に配置された複数の
画素PIXの各々に画素電極PXとこれに映像信号を供給す
るスイッチング素子SW（例えば、薄膜トランジスタ）が
設けられる。このように複数の画素PIXが配置された素
子は、画素アレイ（Pixels Array）101とも呼ばれ、液
晶表示装置における画素アレイは液晶表示パネルとも呼
ばれる。この画素アレイにおいて、複数の画素PIXは画
像を表示する所謂画面をなす。
trix Scheme）の液晶表示装置では、図２７に示す如
く、二次元的又は行列（Matrix）状に配置された複数の
画素PIXの各々に画素電極PXとこれに映像信号を供給す
るスイッチング素子SW（例えば、薄膜トランジスタ）が
設けられる。このように複数の画素PIXが配置された素
子は、画素アレイ（Pixels Array）101とも呼ばれ、液
晶表示装置における画素アレイは液晶表示パネルとも呼
ばれる。この画素アレイにおいて、複数の画素PIXは画
像を表示する所謂画面をなす。
【０００４】図２７に示された画素アレイ101には、横
方向に延びる複数のゲート線10（Gate Lines、走査信
号線とも呼ばれる）と縦方向（このゲート線10と交差す
る方向）に延びる複数のデータ線12（Data Lines、映
像信号線とも呼ばれる）とがそれぞれ並設（juxtapos
e）される。図２７に示される如く、G1，G2，G3，…Gn
なる番地で識別される夫々のゲート線10沿いには複数の
画素PIXが横方向に並ぶ所謂画素行（Pixel Row）が、D
1R，D1G，D1B，…DmBなる番地で識別される夫々のデー
タ線12沿いには複数の画素PIXが縦方向に並ぶ所謂画素
列（Pixel Column）が形成される。ゲート線10は、走
査ドライバ103（Scanning Driver，走査駆動回路とも
呼ばれる）からその各々に対応する画素行（図２７の場
合、各ゲート線の下側）をなす画素PIXに夫々設けられ
たスイッチング素子SWに電圧信号を印加し、夫々の画素
PIXに設けられた画素電極PXとデータ線12の一つとの電
気的な接続を開閉する。特定の画素行に設けられたスイ
ッチング素子SWの群を、これに対応するゲート線10から
電圧信号を印加して制御する動作は、ラインの選択又は
「走査（Scanning）」とも呼ばれ、走査ドライバ103か
らゲート線10に印加される上記電圧信号は走査信号とも
呼ばれる。
方向に延びる複数のゲート線10（Gate Lines、走査信
号線とも呼ばれる）と縦方向（このゲート線10と交差す
る方向）に延びる複数のデータ線12（Data Lines、映
像信号線とも呼ばれる）とがそれぞれ並設（juxtapos
e）される。図２７に示される如く、G1，G2，G3，…Gn
なる番地で識別される夫々のゲート線10沿いには複数の
画素PIXが横方向に並ぶ所謂画素行（Pixel Row）が、D
1R，D1G，D1B，…DmBなる番地で識別される夫々のデー
タ線12沿いには複数の画素PIXが縦方向に並ぶ所謂画素
列（Pixel Column）が形成される。ゲート線10は、走
査ドライバ103（Scanning Driver，走査駆動回路とも
呼ばれる）からその各々に対応する画素行（図２７の場
合、各ゲート線の下側）をなす画素PIXに夫々設けられ
たスイッチング素子SWに電圧信号を印加し、夫々の画素
PIXに設けられた画素電極PXとデータ線12の一つとの電
気的な接続を開閉する。特定の画素行に設けられたスイ
ッチング素子SWの群を、これに対応するゲート線10から
電圧信号を印加して制御する動作は、ラインの選択又は
「走査（Scanning）」とも呼ばれ、走査ドライバ103か
らゲート線10に印加される上記電圧信号は走査信号とも
呼ばれる。
【０００５】一方、データ線12の夫々には、データ・ド
ライバ102（Data Driver，映像信号駆動回路とも呼ば
れる）から階調電圧（Gray Scale Voltage，又はTone
Voltage）とよばれる電圧信号が印加され、その各々
に対応する画素列（図２７の場合、各データ線の右側）
をなす画素PIXの上記走査信号で選択された夫々の画素
電極PXに上記階調電圧を印加する。
ライバ102（Data Driver，映像信号駆動回路とも呼ば
れる）から階調電圧（Gray Scale Voltage，又はTone
Voltage）とよばれる電圧信号が印加され、その各々
に対応する画素列（図２７の場合、各データ線の右側）
をなす画素PIXの上記走査信号で選択された夫々の画素
電極PXに上記階調電圧を印加する。
【０００６】このような液晶表示装置をテレビジョン装
置に組み込んだ場合、インタレース方式（Interlace M
ode）で受信される映像データ（映像信号）の１フィー
ルド期間又はプログレッシブ方式（Progressive Mod
e）で受信される映像データの１フレーム期間に対し
て、上記走査信号はゲート線10のＧ１からＧｎに順次印
加され、１フィールド期間又は１フレーム期間に受信さ
れる映像データから生成された階調電圧が夫々の画素行
を構成する画素の一群に順次印加される。画素の各々に
は、上述の画素電極PXと基準電圧（Reference Voltag
e）又はコモン電圧（Common Voltage）が信号線11を通
して印加される対向電極CTとで液晶層LCを挟む言わば容
量素子が形成され、画素電極PXと対向電極CTとの間に生
じる電界で液晶層LCの光透過率を制御する。上述の如
く、映像データのフィールド期間毎又はフレーム期間毎
にゲート線Ｇ１乃至Ｇｎを順次選択する動作を１回行う
場合、例えば或るフィールド期間に或る画素の画素電極
PXに印加された階調電圧は、この或るフィールド期間に
続く次のフィールド期間で別の階調電圧を受けるまで、
この画素電極PXに理論的には保持される。従って、この
画素電極PXと上記対向電極CTとに挟まれる液晶層LCの光
透過率（換言すれば、この画素電極PXを有する画素の明
るさ）は、１フィールド期間毎に所定の状態に保たれ
る。このようにフィールド期間毎又はフレーム期間毎に
画素の明るさを保持しながら画像を表示する液晶表示装
置は、ホールド型表示装置（Hold-type Display Devi
ce）とも呼ばれ、映像信号を受けた瞬間に画素毎に設け
られた蛍光体を電子線照射により発光させる陰極線管
（Cathode-ray Tube）のような所謂インパルス型表示
装置（Impulse-type Display Device）と区別され
る。
置に組み込んだ場合、インタレース方式（Interlace M
ode）で受信される映像データ（映像信号）の１フィー
ルド期間又はプログレッシブ方式（Progressive Mod
e）で受信される映像データの１フレーム期間に対し
て、上記走査信号はゲート線10のＧ１からＧｎに順次印
加され、１フィールド期間又は１フレーム期間に受信さ
れる映像データから生成された階調電圧が夫々の画素行
を構成する画素の一群に順次印加される。画素の各々に
は、上述の画素電極PXと基準電圧（Reference Voltag
e）又はコモン電圧（Common Voltage）が信号線11を通
して印加される対向電極CTとで液晶層LCを挟む言わば容
量素子が形成され、画素電極PXと対向電極CTとの間に生
じる電界で液晶層LCの光透過率を制御する。上述の如
く、映像データのフィールド期間毎又はフレーム期間毎
にゲート線Ｇ１乃至Ｇｎを順次選択する動作を１回行う
場合、例えば或るフィールド期間に或る画素の画素電極
PXに印加された階調電圧は、この或るフィールド期間に
続く次のフィールド期間で別の階調電圧を受けるまで、
この画素電極PXに理論的には保持される。従って、この
画素電極PXと上記対向電極CTとに挟まれる液晶層LCの光
透過率（換言すれば、この画素電極PXを有する画素の明
るさ）は、１フィールド期間毎に所定の状態に保たれ
る。このようにフィールド期間毎又はフレーム期間毎に
画素の明るさを保持しながら画像を表示する液晶表示装
置は、ホールド型表示装置（Hold-type Display Devi
ce）とも呼ばれ、映像信号を受けた瞬間に画素毎に設け
られた蛍光体を電子線照射により発光させる陰極線管
（Cathode-ray Tube）のような所謂インパルス型表示
装置（Impulse-type Display Device）と区別され
る。
【０００７】テレビジョン受像機やコンピュータ等から
送信される映像データは、インパルス型表示装置に対応
したフォーマットを有する。上述した液晶表示装置の駆
動方法とテレビジョン放送とを比較すると、テレビジョ
ン放送の水平走査周波数の逆数に相当する時間でゲート
線10毎に走査信号が印加され、その垂直周波数の逆数に
相当する時間で全ゲート線Ｇ１乃至Ｇｎへの走査信号印
加が完了される。インパルス型表示装置は水平同期パル
スに呼応して水平走査期間毎に画面の横方向に並ぶ画素
を順次インパルス的に発光させるが、ホールド型表示装
置では上述のように水平走査期間毎に画素行を選択し
て、この画素行に含まれる複数の画素に一斉に電圧信号
を供給し且つ水平走査期間の終了後はこれらの画素に電
圧信号を保持させる。
送信される映像データは、インパルス型表示装置に対応
したフォーマットを有する。上述した液晶表示装置の駆
動方法とテレビジョン放送とを比較すると、テレビジョ
ン放送の水平走査周波数の逆数に相当する時間でゲート
線10毎に走査信号が印加され、その垂直周波数の逆数に
相当する時間で全ゲート線Ｇ１乃至Ｇｎへの走査信号印
加が完了される。インパルス型表示装置は水平同期パル
スに呼応して水平走査期間毎に画面の横方向に並ぶ画素
を順次インパルス的に発光させるが、ホールド型表示装
置では上述のように水平走査期間毎に画素行を選択し
て、この画素行に含まれる複数の画素に一斉に電圧信号
を供給し且つ水平走査期間の終了後はこれらの画素に電
圧信号を保持させる。
【０００８】図２７を参照して液晶表示装置を例にホー
ルド型表示装置の動作を説明したが、この液晶層LCをエ
レクトロルミネセンス材料に置き換えたエレクトロルミ
ネセンス型（ＥＬ型）の表示素子や、液晶層LCを画素電
極PX及び対向電極CTで挟んだ容量素子を発光ダイオード
に置き換えた発光ダイオード・アレイ型の表示装置も、
その動作原理（発光材料へのキャリア（Carrier）注入
量の制御で画像を表示する）は相違すれど、ホールド型
表示装置として動作する。
ルド型表示装置の動作を説明したが、この液晶層LCをエ
レクトロルミネセンス材料に置き換えたエレクトロルミ
ネセンス型（ＥＬ型）の表示素子や、液晶層LCを画素電
極PX及び対向電極CTで挟んだ容量素子を発光ダイオード
に置き換えた発光ダイオード・アレイ型の表示装置も、
その動作原理（発光材料へのキャリア（Carrier）注入
量の制御で画像を表示する）は相違すれど、ホールド型
表示装置として動作する。
【０００９】ところで、ホールド型表示装置は、その画
素の各々の明るさを例えば上述のフレーム期間毎に保持
して画像を表示するため、表示画像を連続する一対のフ
レーム期間の間で異なるものに置換えると、画素の明る
さが十分に応答しないことがある。この現象は、或るフ
レーム期間（例えば、第1のフレーム期間）で所定の明
るさに設定された画素が、このフレーム期間に続く次の
フレーム期間（例えば、第２のフレーム期間）で走査さ
れるまで第1のフレーム期間に応じた明るさを保つこと
から説明される。また、この現象は第1のフレーム期間
で画素に送られた電圧信号（または、これに応じた量の
電荷）の一部が、第２のフレーム期間にて画素に送られ
るべき電圧信号（または、これに応じた量の電荷）に干
渉する、いわば各画素における映像信号の履歴（Hyster
esis）からも説明される。ホールド型発光を用いた表示
装置における画像表示の応答性に係る斯様な問題を解決
する技術は、例えば、特公平06−016223号、特公平07−
044670号、特開平05−073005号、及び特開平11-109921
号公報に夫々開示されている。
素の各々の明るさを例えば上述のフレーム期間毎に保持
して画像を表示するため、表示画像を連続する一対のフ
レーム期間の間で異なるものに置換えると、画素の明る
さが十分に応答しないことがある。この現象は、或るフ
レーム期間（例えば、第1のフレーム期間）で所定の明
るさに設定された画素が、このフレーム期間に続く次の
フレーム期間（例えば、第２のフレーム期間）で走査さ
れるまで第1のフレーム期間に応じた明るさを保つこと
から説明される。また、この現象は第1のフレーム期間
で画素に送られた電圧信号（または、これに応じた量の
電荷）の一部が、第２のフレーム期間にて画素に送られ
るべき電圧信号（または、これに応じた量の電荷）に干
渉する、いわば各画素における映像信号の履歴（Hyster
esis）からも説明される。ホールド型発光を用いた表示
装置における画像表示の応答性に係る斯様な問題を解決
する技術は、例えば、特公平06−016223号、特公平07−
044670号、特開平05−073005号、及び特開平11-109921
号公報に夫々開示されている。
【００１０】このうち、特開平11-109921号公報におい
ては、液晶表示装置（ホールド型発光を用いた表示装置
の一例）で動画像を再生する際に、画素をインパルス的
に発光させる陰極線管に比べて物体の輪郭が不明瞭にな
る所謂ぼやけ現象（BlurringPhenomenon）が論じられて
いる。特開平11-109921号公報は、このぼやけ現象を解
決するために、一つの液晶表示パネルの画素アレイ（Pi
xels Array，二次元的に並ぶ複数の画素群）を画面
（画像表示領域）の上下に二分割し、その分割された画
素アレイのそれぞれにデータ線駆動回路を設けた液晶表
示装置を開示する。この液晶表示装置は、上下の画素ア
レイの各々のゲート線を1本ずつ、上下併せて2本を選択
しながら夫々の画素アレイに設けたデータ線駆動回路か
ら映像信号を供給する所謂デュアルスキャン動作（Dual
Scanning Operation）を行う。このデュアルスキャ
ン動作を１フレーム期間内に行いながら、上下位相をず
らして一方に表示画像に相当する信号（所謂映像信号）
を、他方にブランキング画像（Blanking Image，例え
ば黒画像）の信号を夫々のデータ線駆動回路から画素ア
レイに入力する。従って、1フレーム期間において上下
いずれの画素アレイにも、映像表示を行う期間とブラン
キング表示を行う期間とが与えられ、画面全体において
映像がホールドされる期間が短縮される。これにより、
液晶表示装置においても、ブラウン管並みの動画表示性
能が得られる。
ては、液晶表示装置（ホールド型発光を用いた表示装置
の一例）で動画像を再生する際に、画素をインパルス的
に発光させる陰極線管に比べて物体の輪郭が不明瞭にな
る所謂ぼやけ現象（BlurringPhenomenon）が論じられて
いる。特開平11-109921号公報は、このぼやけ現象を解
決するために、一つの液晶表示パネルの画素アレイ（Pi
xels Array，二次元的に並ぶ複数の画素群）を画面
（画像表示領域）の上下に二分割し、その分割された画
素アレイのそれぞれにデータ線駆動回路を設けた液晶表
示装置を開示する。この液晶表示装置は、上下の画素ア
レイの各々のゲート線を1本ずつ、上下併せて2本を選択
しながら夫々の画素アレイに設けたデータ線駆動回路か
ら映像信号を供給する所謂デュアルスキャン動作（Dual
Scanning Operation）を行う。このデュアルスキャ
ン動作を１フレーム期間内に行いながら、上下位相をず
らして一方に表示画像に相当する信号（所謂映像信号）
を、他方にブランキング画像（Blanking Image，例え
ば黒画像）の信号を夫々のデータ線駆動回路から画素ア
レイに入力する。従って、1フレーム期間において上下
いずれの画素アレイにも、映像表示を行う期間とブラン
キング表示を行う期間とが与えられ、画面全体において
映像がホールドされる期間が短縮される。これにより、
液晶表示装置においても、ブラウン管並みの動画表示性
能が得られる。
【００１１】従来の技術として、特開平11-109921号公
報には、一つの液晶表示パネルを上下2つの画素アレイ
に分割し、その分割された画素アレイのそれぞれにデー
タ線駆動回路を設け、上下の画素アレイの各々に1本ず
つ、上下併せて計2本のゲート線を選択し、上下2分割し
た表示領域をそれぞれの駆動回路でデュアルスキャンし
ながら、1フレーム期間内に上下位相をずらしてブラン
キング画像（黒画像）を挿入することが開示されてい
る。つまり、1フレーム期間が映像表示期間とブランキ
ング期間の状態を取ることとなり、映像ホールド期間を
短縮することができる。そのため液晶ディスプレイで、
ブラウン管のようにインパルス型発光の動画表示性能を
得ることができる。
報には、一つの液晶表示パネルを上下2つの画素アレイ
に分割し、その分割された画素アレイのそれぞれにデー
タ線駆動回路を設け、上下の画素アレイの各々に1本ず
つ、上下併せて計2本のゲート線を選択し、上下2分割し
た表示領域をそれぞれの駆動回路でデュアルスキャンし
ながら、1フレーム期間内に上下位相をずらしてブラン
キング画像（黒画像）を挿入することが開示されてい
る。つまり、1フレーム期間が映像表示期間とブランキ
ング期間の状態を取ることとなり、映像ホールド期間を
短縮することができる。そのため液晶ディスプレイで、
ブラウン管のようにインパルス型発光の動画表示性能を
得ることができる。
【００１２】
【発明が解決しようとする課題】上述のように特開平11
-109921号公報に記載された発明は、液晶表示パネルで
インパルス型表示装置並みの高品質な動画を表示させる
技術として期待されたが、これを製品に適用するには幾
つかの課題も残されていた。
-109921号公報に記載された発明は、液晶表示パネルで
インパルス型表示装置並みの高品質な動画を表示させる
技術として期待されたが、これを製品に適用するには幾
つかの課題も残されていた。
【００１３】まず、この技術によれば、液晶表示パネル
内の画素アレイを画面の垂直方向に２つの領域に分割
し、且つ各領域にデータ線駆動回路を設けざるを得な
い。このため、液晶表示パネルに搭載すべき部品数も増
し、製造工程及びその経費も増加する。液晶表示パネル
の大画面化及び高精細化が要求される昨今においても、
この技術を適用した液晶表示パネルの寸法は必要以上に
大きく、またその構造も必要以上に複雑にならざるを得
ない。従って、液晶表示パネルの製造経費も通常の液晶
表示パネルに要するそれより増大する。
内の画素アレイを画面の垂直方向に２つの領域に分割
し、且つ各領域にデータ線駆動回路を設けざるを得な
い。このため、液晶表示パネルに搭載すべき部品数も増
し、製造工程及びその経費も増加する。液晶表示パネル
の大画面化及び高精細化が要求される昨今においても、
この技術を適用した液晶表示パネルの寸法は必要以上に
大きく、またその構造も必要以上に複雑にならざるを得
ない。従って、液晶表示パネルの製造経費も通常の液晶
表示パネルに要するそれより増大する。
【００１４】また、この技術を適用した液晶表示パネル
により表示映像毎に施されるブランキング処理が、その
画面全体の輝度を低下させる問題も無視できない。この
ような輝度低下を含めても、この技術が適用された液晶
表示パネルの動画表示特性が飛躍的に向上されるが、こ
の液晶表示パネルでパーソナル・コンピュータのデスク
トップ映像に代表されるような静止画を表示すると、そ
の品質は既存の液晶表示パネルと変わらない。つまり、
上記特開平11-109921号公報に記載された液晶表示パネ
ルは、ノート型パーソナル・コンピュータをはじめとし
たモニタ用途に普及させるにはオーバー・スペックであ
り、マルチメディア用途の高級品種に限定せざるを得な
い。従って、この液晶表示パネルは量産に向かず、陰極
線管に代わる次世代の表示装置として普及させるには適
さない。
により表示映像毎に施されるブランキング処理が、その
画面全体の輝度を低下させる問題も無視できない。この
ような輝度低下を含めても、この技術が適用された液晶
表示パネルの動画表示特性が飛躍的に向上されるが、こ
の液晶表示パネルでパーソナル・コンピュータのデスク
トップ映像に代表されるような静止画を表示すると、そ
の品質は既存の液晶表示パネルと変わらない。つまり、
上記特開平11-109921号公報に記載された液晶表示パネ
ルは、ノート型パーソナル・コンピュータをはじめとし
たモニタ用途に普及させるにはオーバー・スペックであ
り、マルチメディア用途の高級品種に限定せざるを得な
い。従って、この液晶表示パネルは量産に向かず、陰極
線管に代わる次世代の表示装置として普及させるには適
さない。
【００１５】本発明は、従来最善とされた液晶表示パネ
ルにも未だに残るダウン・サイジング（Downsizing）及
び簡素化の課題を克服しながら、この液晶表示パネル以
上に動画ぼやけ等に起因する画質劣化を抑制し、且つ表
示画像の輝度をも改善し得る表示装置を提供することを
目的とする。
ルにも未だに残るダウン・サイジング（Downsizing）及
び簡素化の課題を克服しながら、この液晶表示パネル以
上に動画ぼやけ等に起因する画質劣化を抑制し、且つ表
示画像の輝度をも改善し得る表示装置を提供することを
目的とする。
【００１６】
【課題を解決するための手段】本発明による表示装置の
一例は、第１方向（例えば、表示画面の水平方向）とこ
れに交差する第２方向（例えば、表示画面の垂直方向）
に沿い２次元的に配置された複数の画素を有する画素ア
レイと、この画素アレイの第２方向沿いに並設され且つ
複数の画素の第１方向沿いに並ぶ夫々の群からなる複数
の画素行を選択する走査信号を伝送する複数の第１信号
線（例えば、走査信号線やゲート線）と、この画素アレ
イの第１方向沿いに並設され且つ複数の画素行の走査信
号で選択されたものに含まれる画素にその夫々の表示状
態（例えば、表示階調）を決める表示信号（例えば、階
調電圧）を供給する複数の第２信号線（例えば、映像信
号線やデータ線）と、複数の第１信号線の夫々に走査信
号を出力する第１駆動回路と、複数の第２信号線の夫々
に表示信号を出力する第２駆動回路と、映像データ（例
えば、テレビジョン放送での映像信号）及びその制御信
号（垂直同期信号、水平同期信号、ドット・クロック信
号等）をフレーム期間毎に受け且つ上述の第１駆動回路
による走査信号の出力間隔を制御する第１クロック信号
（走査クロックとして後述）及び第１クロック信号によ
る画素行の選択工程（画素アレイ１画面分の走査工程）
の開始を指示する走査開始信号を第１駆動回路へ送信し
且つ上述の映像データから第２駆動回路による表示信号
出力に用いられる表示データと第２駆動回路による表示
信号の出力間隔を制御する第２クロック信号（水平デー
タ・クロックとして後述）とを第２駆動回路へ送信する
表示制御回路とを備える。
一例は、第１方向（例えば、表示画面の水平方向）とこ
れに交差する第２方向（例えば、表示画面の垂直方向）
に沿い２次元的に配置された複数の画素を有する画素ア
レイと、この画素アレイの第２方向沿いに並設され且つ
複数の画素の第１方向沿いに並ぶ夫々の群からなる複数
の画素行を選択する走査信号を伝送する複数の第１信号
線（例えば、走査信号線やゲート線）と、この画素アレ
イの第１方向沿いに並設され且つ複数の画素行の走査信
号で選択されたものに含まれる画素にその夫々の表示状
態（例えば、表示階調）を決める表示信号（例えば、階
調電圧）を供給する複数の第２信号線（例えば、映像信
号線やデータ線）と、複数の第１信号線の夫々に走査信
号を出力する第１駆動回路と、複数の第２信号線の夫々
に表示信号を出力する第２駆動回路と、映像データ（例
えば、テレビジョン放送での映像信号）及びその制御信
号（垂直同期信号、水平同期信号、ドット・クロック信
号等）をフレーム期間毎に受け且つ上述の第１駆動回路
による走査信号の出力間隔を制御する第１クロック信号
（走査クロックとして後述）及び第１クロック信号によ
る画素行の選択工程（画素アレイ１画面分の走査工程）
の開始を指示する走査開始信号を第１駆動回路へ送信し
且つ上述の映像データから第２駆動回路による表示信号
出力に用いられる表示データと第２駆動回路による表示
信号の出力間隔を制御する第２クロック信号（水平デー
タ・クロックとして後述）とを第２駆動回路へ送信する
表示制御回路とを備える。
【００１７】この表示制御回路は、表示装置の外部回路
から映像データを受けるフレーム期間毎（映像データの
垂直走査期間毎）に画素アレイでの上記画素行選択工程
を少なくとも２回行わせる。このフレーム期間毎に行わ
れる画素行選択工程の１回目にて第２駆動回路は表示デ
ータに拠る表示信号を夫々の画素行選択に呼応して出力
し、この選択工程の２回目にて第２駆動回路は画素アレ
イを１回目の選択工程より暗く表示する表示信号を選択
された画素行の夫々に出力する。この画素行選択工程の
２回目における画素アレイの動作は、ブランキング画像
表示として後述される。
から映像データを受けるフレーム期間毎（映像データの
垂直走査期間毎）に画素アレイでの上記画素行選択工程
を少なくとも２回行わせる。このフレーム期間毎に行わ
れる画素行選択工程の１回目にて第２駆動回路は表示デ
ータに拠る表示信号を夫々の画素行選択に呼応して出力
し、この選択工程の２回目にて第２駆動回路は画素アレ
イを１回目の選択工程より暗く表示する表示信号を選択
された画素行の夫々に出力する。この画素行選択工程の
２回目における画素アレイの動作は、ブランキング画像
表示として後述される。
【００１８】本発明による表示装置の２番目の例は、上
述と同様の画素アレイ、これに並設された複数の第１信
号線（走査信号線等）並びに複数の第２信号線（映像信
号線）、及び第１駆動回路並びに第２駆動回路を備え
る。更に２番目として例示される表示装置は、第１駆動
回路から第１信号線への走査信号の出力間隔を制御する
第１クロック信号（走査クロック）及び第１クロック信
号による画素アレイに亘る画素行選択（画素アレイの１
画面分の走査）を開始させる走査開始信号を第１駆動回
路へ送信し、且つ第２駆動回路から表示信号の出力間隔
を制御する第２クロック信号（水平データ・クロック）
を第２駆動回路へ送信する表示制御回路と、映像制御信
号に含まれるドット・クロック信号（Dot Clock Sign
al）より周波数の高い表示クロック信号（Display Clo
ck Signal）を発生するクロック生成回路とを備える。
この本発明による２番目の表示装置では、上記走査開始
信号により上記表示制御回路に入力される映像データの
フレーム期間毎に画素アレイに亘る（１画面分の）画素
行の選択工程を少なくとも２回行わせる。上記表示制御
回路は、上記画素行選択工程の１回目にて映像データか
ら上述の表示クロックにより表示データを読み出し且つ
第２駆動回路に転送する。また、第２駆動回路は上記画
素行選択工程の１回目にて上記表示データに拠る第１表
示信号を前記第２クロック信号に呼応して前記画素アレ
イに供給し、該画素行選択工程の２回目にて該画素アレ
イを該第１表示信号の供給後より暗く表示する第２表示
信号を該第２クロック信号に呼応して該画素アレイに供
給する。この第２表示信号による画素アレイの動作をブ
ランキング画像表示とも呼ぶ。
述と同様の画素アレイ、これに並設された複数の第１信
号線（走査信号線等）並びに複数の第２信号線（映像信
号線）、及び第１駆動回路並びに第２駆動回路を備え
る。更に２番目として例示される表示装置は、第１駆動
回路から第１信号線への走査信号の出力間隔を制御する
第１クロック信号（走査クロック）及び第１クロック信
号による画素アレイに亘る画素行選択（画素アレイの１
画面分の走査）を開始させる走査開始信号を第１駆動回
路へ送信し、且つ第２駆動回路から表示信号の出力間隔
を制御する第２クロック信号（水平データ・クロック）
を第２駆動回路へ送信する表示制御回路と、映像制御信
号に含まれるドット・クロック信号（Dot Clock Sign
al）より周波数の高い表示クロック信号（Display Clo
ck Signal）を発生するクロック生成回路とを備える。
この本発明による２番目の表示装置では、上記走査開始
信号により上記表示制御回路に入力される映像データの
フレーム期間毎に画素アレイに亘る（１画面分の）画素
行の選択工程を少なくとも２回行わせる。上記表示制御
回路は、上記画素行選択工程の１回目にて映像データか
ら上述の表示クロックにより表示データを読み出し且つ
第２駆動回路に転送する。また、第２駆動回路は上記画
素行選択工程の１回目にて上記表示データに拠る第１表
示信号を前記第２クロック信号に呼応して前記画素アレ
イに供給し、該画素行選択工程の２回目にて該画素アレ
イを該第１表示信号の供給後より暗く表示する第２表示
信号を該第２クロック信号に呼応して該画素アレイに供
給する。この第２表示信号による画素アレイの動作をブ
ランキング画像表示とも呼ぶ。
【００１９】本発明による上述のいずれの表示装置にお
いても、上記表示信号は画素アレイの構造に応じて階調
信号、電圧信号（例えば、画素アレイが液晶パネルの場
合）、又は電流信号（例えば、画素アレイがエレクトロ
ルミネセンス素子アレイや発光素子アレイの場合）とも
呼ばれる。
いても、上記表示信号は画素アレイの構造に応じて階調
信号、電圧信号（例えば、画素アレイが液晶パネルの場
合）、又は電流信号（例えば、画素アレイがエレクトロ
ルミネセンス素子アレイや発光素子アレイの場合）とも
呼ばれる。
【００２０】本発明による上述のいずれの表示装置にお
いて、上述の第１駆動回路は、第１クロック信号に呼応
して複数の第１信号線の隣接し合うＮライン（Ｎは２以
上の自然数）を選択する走査信号を第１信号線のＮライ
ン置きに順次出力してもよく、また、第２クロック信号
のＮ倍（Ｎは２以上の自然数）の周波数を有する第１ク
ロック信号に呼応して複数の第１信号線を１ライン毎に
選択する走査信号を順次出力してもよい。
いて、上述の第１駆動回路は、第１クロック信号に呼応
して複数の第１信号線の隣接し合うＮライン（Ｎは２以
上の自然数）を選択する走査信号を第１信号線のＮライ
ン置きに順次出力してもよく、また、第２クロック信号
のＮ倍（Ｎは２以上の自然数）の周波数を有する第１ク
ロック信号に呼応して複数の第１信号線を１ライン毎に
選択する走査信号を順次出力してもよい。
【００２１】また、本発明による上述のいずれの表示装
置において、上述の第２駆動回路は、表示制御回路が受
ける映像データの水平走査期間より短い間隔で表示信号
を出力してもよく、第２クロック信号の周波数を映像制
御信号に含まれ且つ表示装置の表示制御回路に映像デー
タを入力する水平同期信号より高くしてもよい。
置において、上述の第２駆動回路は、表示制御回路が受
ける映像データの水平走査期間より短い間隔で表示信号
を出力してもよく、第２クロック信号の周波数を映像制
御信号に含まれ且つ表示装置の表示制御回路に映像デー
タを入力する水平同期信号より高くしてもよい。
【００２２】上述のフレーム期間における画素行の１回
目の選択工程に、このフレーム期間における画素行の２
回目の選択工程より長い時間を割り当てても、フレーム
期間毎に画素行を選択する１回目及び２回目に夫々対応
する走査開始信号の第１パルスと第２パルスとの間隔を
１つ置きに交互に異ならせてもよい。
目の選択工程に、このフレーム期間における画素行の２
回目の選択工程より長い時間を割り当てても、フレーム
期間毎に画素行を選択する１回目及び２回目に夫々対応
する走査開始信号の第１パルスと第２パルスとの間隔を
１つ置きに交互に異ならせてもよい。
【００２３】さらに、本発明による上述のいずれの表示
装置において、上述のフレーム期間に画素行の１回目の
選択工程にも２回目の選択工程にも割り当てられない時
間を含ませ、この時間をその前の選択工程にて供給され
た表示信号を画素アレイに保持する時間に割り当てても
よい。
装置において、上述のフレーム期間に画素行の１回目の
選択工程にも２回目の選択工程にも割り当てられない時
間を含ませ、この時間をその前の選択工程にて供給され
た表示信号を画素アレイに保持する時間に割り当てても
よい。
【００２４】本発明による表示装置の上記２番目の例に
おいて、表示クロック信号の周波数を映像制御信号に含
まれるドット・クロック信号のそれより高くしてもよ
い。
おいて、表示クロック信号の周波数を映像制御信号に含
まれるドット・クロック信号のそれより高くしてもよ
い。
【００２５】また、上述の画素アレイとして液晶パネル
を用い且つこれに光を照射する照明装置を含む表示装置
においては、この照明装置の点灯動作を上述の表示制御
回路によりフレーム期間毎に画素行の１回目の選択期間
中に開始させ且つ画素行の２回目の選択期間中に終了さ
せるように制御するとよい。
を用い且つこれに光を照射する照明装置を含む表示装置
においては、この照明装置の点灯動作を上述の表示制御
回路によりフレーム期間毎に画素行の１回目の選択期間
中に開始させ且つ画素行の２回目の選択期間中に終了さ
せるように制御するとよい。
【００２６】さらに、上述の表示データ生成を表示装置
の外部で行う場合、本発明による第１方向沿いに並ぶ複
数の画素を夫々含む複数の画素行がこの第１方向に交差
する第２方向沿いに並設される画素アレイとこの画素ア
レイの表示動作を制御する表示制御回路とを備えた表示
装置は下記のように駆動される。この表示装置の駆動方
法は、表示装置の外部で生成された表示データをフレー
ム期間毎に間欠的に表示装置に入力する工程と、このフ
レーム期間毎に複数の画素行の夫々を選択する走査信号
の画素アレイへの入力間隔を決める走査クロック信号、
画素アレイに亘り画素行を走査クロック信号に呼応して
選択する動作（画素アレイ１画面分の走査）を開始させ
る走査開始信号、及び走査信号により選択された画素行
（これをなす前記画素の一群）にその表示状態を決める
表示信号を供給する間隔を決めるタイミング信号を表示
制御回路から夫々出力する工程とを含む。走査開始信号
は、フレーム期間毎に表示データの表示装置への入力に
呼応して出力される第１走査開始信号とこの表示データ
の表示装置への入力終了後に出力される第２走査開始信
号とを含むように生成され、表示信号はこの第１走査開
始信号に呼応して画素アレイに入力される第１表示信号
と第２走査信号電圧に呼応して画素アレイに入力される
第２の表示信号とを含めて生成される。第１表示信号は
表示データに基づいて、第２表示信号は画素アレイの表
示輝度をこれに第１表示信号が供給された後のそれより
暗くする信号として、ともに表示装置内部で生成され
る。
の外部で行う場合、本発明による第１方向沿いに並ぶ複
数の画素を夫々含む複数の画素行がこの第１方向に交差
する第２方向沿いに並設される画素アレイとこの画素ア
レイの表示動作を制御する表示制御回路とを備えた表示
装置は下記のように駆動される。この表示装置の駆動方
法は、表示装置の外部で生成された表示データをフレー
ム期間毎に間欠的に表示装置に入力する工程と、このフ
レーム期間毎に複数の画素行の夫々を選択する走査信号
の画素アレイへの入力間隔を決める走査クロック信号、
画素アレイに亘り画素行を走査クロック信号に呼応して
選択する動作（画素アレイ１画面分の走査）を開始させ
る走査開始信号、及び走査信号により選択された画素行
（これをなす前記画素の一群）にその表示状態を決める
表示信号を供給する間隔を決めるタイミング信号を表示
制御回路から夫々出力する工程とを含む。走査開始信号
は、フレーム期間毎に表示データの表示装置への入力に
呼応して出力される第１走査開始信号とこの表示データ
の表示装置への入力終了後に出力される第２走査開始信
号とを含むように生成され、表示信号はこの第１走査開
始信号に呼応して画素アレイに入力される第１表示信号
と第２走査信号電圧に呼応して画素アレイに入力される
第２の表示信号とを含めて生成される。第１表示信号は
表示データに基づいて、第２表示信号は画素アレイの表
示輝度をこれに第１表示信号が供給された後のそれより
暗くする信号として、ともに表示装置内部で生成され
る。
【００２７】このような表示装置の駆動方法において、
画素アレイに第２表示信号を入力する期間に走査信号の
各々で選択される画素行の数は、この画素アレイに第１
表示信号を入力する期間におけるそれより多くしても、
画素アレイに第２表示信号を入力する期間の走査クロッ
ク信号の周波数をこの画素アレイに第１表示信号を入力
する期間のそれより高くしてもよい。
画素アレイに第２表示信号を入力する期間に走査信号の
各々で選択される画素行の数は、この画素アレイに第１
表示信号を入力する期間におけるそれより多くしても、
画素アレイに第２表示信号を入力する期間の走査クロッ
ク信号の周波数をこの画素アレイに第１表示信号を入力
する期間のそれより高くしてもよい。
【００２８】また、走査クロック信号の周波数を上述の
タイミング信号のそれより高くしてもよい。
タイミング信号のそれより高くしてもよい。
【００２９】以上に記した本発明の作用並びに効果、及
びその望ましき実施形態の詳細に関しては、後述の説明
で明らかになろう。
びその望ましき実施形態の詳細に関しては、後述の説明
で明らかになろう。
【００３０】
【発明の実施の形態】以下、本発明による表示装置及び
その駆動方法に関する具体的な実施形態を、第１乃至第
６の実施例及びこれに関連する図面を参照して説明す
る。夫々の実施例の説明にて参照する図面で、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。また、夫々の実施例において、本発明による
表示装置はノーマリ・ブラック方式で画像を表示する液
晶表示装置として記述されるが、その画素構造を先述の
如く変更することにより、本発明によるエレクトロルミ
ネセンス型や発光素子アレイ型の表示装置が具現され得
ることは言うまでもない。
その駆動方法に関する具体的な実施形態を、第１乃至第
６の実施例及びこれに関連する図面を参照して説明す
る。夫々の実施例の説明にて参照する図面で、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。また、夫々の実施例において、本発明による
表示装置はノーマリ・ブラック方式で画像を表示する液
晶表示装置として記述されるが、その画素構造を先述の
如く変更することにより、本発明によるエレクトロルミ
ネセンス型や発光素子アレイ型の表示装置が具現され得
ることは言うまでもない。
【００３１】≪第１の実施例≫本発明の第１の実施例に
よる表示装置及びその駆動方法を図１から図６を参照し
て説明する。図１は、本発明による表示装置（液晶表示
装置）の構成図（システム・ブロック図）を、図２はこ
の表示装置に設けられた表示制御回路への入力信号及び
これからの出力信号の波形を示すタイミング図（Timing
Chart）を夫々示す。表示制御回路は、タイミング・
コントローラ（Timing Controller）とも呼ばれ、液晶
表示パネルを備えた本実施例の表示装置では液晶表示タ
イミング・コントローラ（Liquid Crystal Display
Timing Controller）104として図１に示される。図１
に示される画素アレイ（以下、ＴＦＴ型液晶パネル）10
1には、図２７を参照して既に説明したように、横方向
に延在し且つ縦方向（横方向に交差する方向）に並ぶ複
数のゲート線とその夫々に沿って設けられた複数の画素
行とが、縦方向に延在し且つ横方向に並ぶ複数の信号線
（データ線とも呼ばれる）とその夫々に沿って設けられ
た複数の画素列とが、夫々形成される。画素アレイ（液
晶表示パネルの画面をなす）101の上端に設けられた複
数のゲート線の一対には、ライン１及びライン２が夫々
付記される。
よる表示装置及びその駆動方法を図１から図６を参照し
て説明する。図１は、本発明による表示装置（液晶表示
装置）の構成図（システム・ブロック図）を、図２はこ
の表示装置に設けられた表示制御回路への入力信号及び
これからの出力信号の波形を示すタイミング図（Timing
Chart）を夫々示す。表示制御回路は、タイミング・
コントローラ（Timing Controller）とも呼ばれ、液晶
表示パネルを備えた本実施例の表示装置では液晶表示タ
イミング・コントローラ（Liquid Crystal Display
Timing Controller）104として図１に示される。図１
に示される画素アレイ（以下、ＴＦＴ型液晶パネル）10
1には、図２７を参照して既に説明したように、横方向
に延在し且つ縦方向（横方向に交差する方向）に並ぶ複
数のゲート線とその夫々に沿って設けられた複数の画素
行とが、縦方向に延在し且つ横方向に並ぶ複数の信号線
（データ線とも呼ばれる）とその夫々に沿って設けられ
た複数の画素列とが、夫々形成される。画素アレイ（液
晶表示パネルの画面をなす）101の上端に設けられた複
数のゲート線の一対には、ライン１及びライン２が夫々
付記される。
【００３２】＜表示装置の概要＞図１に示される本実施
例の表示装置は、ＸＧＡクラスの解像度を有するＴＦＴ
型液晶パネル101を備えた液晶表示装置100であり、この
表示装置へテレビジョン受信機、パーソナル・コンピュ
ータ、ＤＶＤプレーヤ（Digital Versatile Disc Pl
ayer）等の映像信号源から供給される映像信号（以下、
映像データ）120及びこの映像信号から映像を再生させ
る制御信号（以下、映像制御信号）121は液晶表示装置1
00に備えられた液晶タイミング・コントローラ104に入
力される。映像制御信号120は、例えば、先述の垂直周
波数に呼応した電圧パルス列を含む垂直同期信号ＶＳＹ
ＮＣ、水平周波数に呼応した水平同期パルスを含む水平
同期信号ＨＳＹＮＣ、水平走査期間及び垂直走査期間毎
に設けられた水平帰線期間（Horizontal Retracing P
eriod）及び垂直帰線期間（Vertical Retracing Peri
od）を表示装置に認識させディスプレイ・タイミング信
号（Display TimingSignal）ＤＴＭＧ，及び水平走査
期間毎に入力される個々の映像情報を表示装置に識別さ
せるドット・クロック信号（Dot Clock Signal）ＤＯ
ＴＣＬＫを含む。
例の表示装置は、ＸＧＡクラスの解像度を有するＴＦＴ
型液晶パネル101を備えた液晶表示装置100であり、この
表示装置へテレビジョン受信機、パーソナル・コンピュ
ータ、ＤＶＤプレーヤ（Digital Versatile Disc Pl
ayer）等の映像信号源から供給される映像信号（以下、
映像データ）120及びこの映像信号から映像を再生させ
る制御信号（以下、映像制御信号）121は液晶表示装置1
00に備えられた液晶タイミング・コントローラ104に入
力される。映像制御信号120は、例えば、先述の垂直周
波数に呼応した電圧パルス列を含む垂直同期信号ＶＳＹ
ＮＣ、水平周波数に呼応した水平同期パルスを含む水平
同期信号ＨＳＹＮＣ、水平走査期間及び垂直走査期間毎
に設けられた水平帰線期間（Horizontal Retracing P
eriod）及び垂直帰線期間（Vertical Retracing Peri
od）を表示装置に認識させディスプレイ・タイミング信
号（Display TimingSignal）ＤＴＭＧ，及び水平走査
期間毎に入力される個々の映像情報を表示装置に識別さ
せるドット・クロック信号（Dot Clock Signal）ＤＯ
ＴＣＬＫを含む。
【００３３】液晶タイミング・コントローラ104には、
２つのメモリ回路（フレーム・メモリとも呼ばれる）10
5-1，105-2が設けられ、表示装置に入力される映像デー
タ120はそのフレーム期間毎（プログレッシブ方式での
映像データ入力の場合）又はフィールド期間毎（インタ
レース方式での映像データ入力の場合）にメモリ回路の
いずれかに交互に書き込まれ、且つこれから読み出され
る。本実施例の場合、例えば、第１のフレーム期間に表
示装置に入力された映像データがメモリ回路105-1に書
き込まれた後、第１のフレーム期間に続く第２のフレー
ム期間において表示装置に入力される映像データがメモ
リ回路105-2に書き込まれ、且つメモリ回路105-1に書き
込まれた映像データが表示装置における映像再生に適し
た様式で読み出される。次に、第２のフレーム期間に続
く第３のフレーム期間において表示装置に入力される映
像データがメモリ回路105-1に書き込まれ、且つメモリ
回路105-2に書き込まれた映像データが表示装置におけ
る映像再生に適した様式で読み出される。このような映
像データのメモリ回路105への書込みとこれからの読み
出しがフレーム期間毎に繰り返される。本実施例では、
映像データ処理用のメモリ回路105を２つ設けている
が、その数は表示装置に要請される機能に応じて適宜変
更し得る。なお、メモリ回路を示す参照番号に付された
サフィックス（Suffix）-1，-2は、本実施例の表示装置
に備えられた表示制御回路（液晶タイミング・コントロ
ーラ）に接続された２つのメモリ回路を識別させるもの
であり、これらのサフィックスが省かれて記される参照
番号105はメモリ回路を総称するものとして理解された
い。また、以降、映像データの表示装置への入力の周期
（上述の垂直走査期間）をフレーム期間と総称するが、
このフレーム期間はインタレース方式で映像データを表
示装置に入力する場合にフィールド期間と読み替えられ
る。
２つのメモリ回路（フレーム・メモリとも呼ばれる）10
5-1，105-2が設けられ、表示装置に入力される映像デー
タ120はそのフレーム期間毎（プログレッシブ方式での
映像データ入力の場合）又はフィールド期間毎（インタ
レース方式での映像データ入力の場合）にメモリ回路の
いずれかに交互に書き込まれ、且つこれから読み出され
る。本実施例の場合、例えば、第１のフレーム期間に表
示装置に入力された映像データがメモリ回路105-1に書
き込まれた後、第１のフレーム期間に続く第２のフレー
ム期間において表示装置に入力される映像データがメモ
リ回路105-2に書き込まれ、且つメモリ回路105-1に書き
込まれた映像データが表示装置における映像再生に適し
た様式で読み出される。次に、第２のフレーム期間に続
く第３のフレーム期間において表示装置に入力される映
像データがメモリ回路105-1に書き込まれ、且つメモリ
回路105-2に書き込まれた映像データが表示装置におけ
る映像再生に適した様式で読み出される。このような映
像データのメモリ回路105への書込みとこれからの読み
出しがフレーム期間毎に繰り返される。本実施例では、
映像データ処理用のメモリ回路105を２つ設けている
が、その数は表示装置に要請される機能に応じて適宜変
更し得る。なお、メモリ回路を示す参照番号に付された
サフィックス（Suffix）-1，-2は、本実施例の表示装置
に備えられた表示制御回路（液晶タイミング・コントロ
ーラ）に接続された２つのメモリ回路を識別させるもの
であり、これらのサフィックスが省かれて記される参照
番号105はメモリ回路を総称するものとして理解された
い。また、以降、映像データの表示装置への入力の周期
（上述の垂直走査期間）をフレーム期間と総称するが、
このフレーム期間はインタレース方式で映像データを表
示装置に入力する場合にフィールド期間と読み替えられ
る。
【００３４】表示装置に入力された映像データは、その
フレーム期間毎に液晶タイミング・コントローラ104の
第１ポート109からメモリ回路105-1の制御信号108に応
じてメモリ回路105-1に書き込まれ又はこれから読み出
され、或いは第２ポート111からメモリ回路105-2の制御
信号110に応じてメモリ回路105-2に書き込まれ又はこれ
から読み出される。映像データのメモリ回路105-1，105
-2への書込みとこれからの読み出しは、上述の如く１フ
レーム期間おきに交互に行われる。このため、制御信号
108，110は、フレームメモリ制御信号とも呼ばれる。ま
た、制御信号108による第１ポート109を通しての映像デ
ータのメモリ回路105-1への書込み及びこれからの読み
出しと、制御信号110による第２ポート111を通しての映
像データのメモリ回路105-2への書込み及びこれからの
読み出しとは、独立して行える。
フレーム期間毎に液晶タイミング・コントローラ104の
第１ポート109からメモリ回路105-1の制御信号108に応
じてメモリ回路105-1に書き込まれ又はこれから読み出
され、或いは第２ポート111からメモリ回路105-2の制御
信号110に応じてメモリ回路105-2に書き込まれ又はこれ
から読み出される。映像データのメモリ回路105-1，105
-2への書込みとこれからの読み出しは、上述の如く１フ
レーム期間おきに交互に行われる。このため、制御信号
108，110は、フレームメモリ制御信号とも呼ばれる。ま
た、制御信号108による第１ポート109を通しての映像デ
ータのメモリ回路105-1への書込み及びこれからの読み
出しと、制御信号110による第２ポート111を通しての映
像データのメモリ回路105-2への書込み及びこれからの
読み出しとは、独立して行える。
【００３５】＜表示制御回路での映像データ処理＞本実
施例では、図２に示す如く、映像データはその水平走査
期間毎に、水平同期信号ＨＳＹＮＣのパルスに呼応し
て、Ｌ１，Ｌ２，Ｌ３，…のデータ群に分かれて順次表
示装置の表示制御回路に入力される（入力データの波形
参照）。データ群Ｌ１，Ｌ２，Ｌ３，…は、夫々の水平
走査期間の間に転送される帰線期間（Retracing Perio
ds，水平帰線期間とも呼ばれる）RETにより時間軸方向
に仕切られ、表示装置により水平走査期間毎に認識され
る。しかし、表示制御回路104からデータ・ドライバ102
に転送される所謂ドライバ・データ（Driver Data）
は、上記水平走査期間毎のデータ群を１水平走査期間お
きに、例えば奇数番目の水平走査期間に対するデータ群
Ｌ１，Ｌ３，Ｌ５，…として、表示制御回路104から順
次出力される。このように表示制御回路104からのデー
タ群の出力を、これに入力される映像データのデータ群
の一部のみを用いて行う理由は後述するが、表示制御回
路104に入力された映像データは表示装置における映像
再生に合わせてその出力態様も変わるため、映像データ
のフレーム期間に応じて表示制御回路104から出力され
る水平走査方向別の上記データ群を纏めて、以後、表示
データ（Display Data）と呼ぶ。
施例では、図２に示す如く、映像データはその水平走査
期間毎に、水平同期信号ＨＳＹＮＣのパルスに呼応し
て、Ｌ１，Ｌ２，Ｌ３，…のデータ群に分かれて順次表
示装置の表示制御回路に入力される（入力データの波形
参照）。データ群Ｌ１，Ｌ２，Ｌ３，…は、夫々の水平
走査期間の間に転送される帰線期間（Retracing Perio
ds，水平帰線期間とも呼ばれる）RETにより時間軸方向
に仕切られ、表示装置により水平走査期間毎に認識され
る。しかし、表示制御回路104からデータ・ドライバ102
に転送される所謂ドライバ・データ（Driver Data）
は、上記水平走査期間毎のデータ群を１水平走査期間お
きに、例えば奇数番目の水平走査期間に対するデータ群
Ｌ１，Ｌ３，Ｌ５，…として、表示制御回路104から順
次出力される。このように表示制御回路104からのデー
タ群の出力を、これに入力される映像データのデータ群
の一部のみを用いて行う理由は後述するが、表示制御回
路104に入力された映像データは表示装置における映像
再生に合わせてその出力態様も変わるため、映像データ
のフレーム期間に応じて表示制御回路104から出力され
る水平走査方向別の上記データ群を纏めて、以後、表示
データ（Display Data）と呼ぶ。
【００３６】このため、本実施例では、例えば、上述の
第１のフレーム期間で第１ポート109を通してメモリ回
路105-1に書き込まれた映像データの奇数番目の水平走
査期間に対応するデータ群のみを上記第２のフレーム期
間の前半において制御信号108に呼応させてメモリ回路1
05-1から第１ポート109を通して読み出し、ドライバ・
データ（表示データ）106としてデータ・ドライバ102に
転送する。また、この第２のフレーム期間で第２ポート
111を通してメモリ回路105-2に書き込まれた映像データ
の偶数番目の水平走査期間に対応するデータ群のみを上
記第３のフレーム期間の前半において制御信号110に呼
応させてメモリ回路105-2から第１ポート111を通して読
み出し、ドライバ・データ106としてデータ・ドライバ1
02に転送する。この例では、第２のフレーム期間におけ
る第１ポート109からの表示データの読み出し中に第１
ポート109を通してメモリ回路105-1への映像データの書
込みは行われず、同様に第３のフレーム期間における第
１ポート110からの表示データの読み出し中に第２ポー
ト111を通してメモリ回路105-2への映像データの書込み
も行われない。本実施例では、ここで例示した第２のフ
レーム期間や第３のフレーム期間の前半のように、フレ
ーム期間毎にこれを２等分して得られる前半の時間帯
（Time Zone）を第１フィールド、フレーム期間毎の後
半の時間帯を第２フィールドと便宜的に呼ぶ。
第１のフレーム期間で第１ポート109を通してメモリ回
路105-1に書き込まれた映像データの奇数番目の水平走
査期間に対応するデータ群のみを上記第２のフレーム期
間の前半において制御信号108に呼応させてメモリ回路1
05-1から第１ポート109を通して読み出し、ドライバ・
データ（表示データ）106としてデータ・ドライバ102に
転送する。また、この第２のフレーム期間で第２ポート
111を通してメモリ回路105-2に書き込まれた映像データ
の偶数番目の水平走査期間に対応するデータ群のみを上
記第３のフレーム期間の前半において制御信号110に呼
応させてメモリ回路105-2から第１ポート111を通して読
み出し、ドライバ・データ106としてデータ・ドライバ1
02に転送する。この例では、第２のフレーム期間におけ
る第１ポート109からの表示データの読み出し中に第１
ポート109を通してメモリ回路105-1への映像データの書
込みは行われず、同様に第３のフレーム期間における第
１ポート110からの表示データの読み出し中に第２ポー
ト111を通してメモリ回路105-2への映像データの書込み
も行われない。本実施例では、ここで例示した第２のフ
レーム期間や第３のフレーム期間の前半のように、フレ
ーム期間毎にこれを２等分して得られる前半の時間帯
（Time Zone）を第１フィールド、フレーム期間毎の後
半の時間帯を第２フィールドと便宜的に呼ぶ。
【００３７】本実施例による表示装置に備えられたＴＦ
Ｔ型の液晶パネル101は、その水平方向（図１の横方
向）に１０２４ドットの画素群を配列してなる画素行
が、その垂直方向（図１の縦方向）に７６８本並設され
たＸＧＡクラスの解像度（精細度）を有する。カラー映
像表示に対応する機種の場合、夫々の画素は、例えば光
の３原色に応じて液晶パネル101の水平方向に３分割さ
れる（図１の横方向に３０７２ドットの画素が並ぶ）。
この液晶パネル101には、水平方向に並ぶ画素の夫々に
対して垂直方向に延在する３０７２本（カラー映像表示
対応の液晶パネルの場合）の信号線が水平方向に並設さ
れ、垂直方向に並ぶ画素行の夫々に対して水平方向に延
在する７６８本のゲート線が垂直方向に並設される。液
晶パネル101には、その信号線の夫々に表示データに応
じた電圧を供給するデータ・ドライバ（映像信号駆動回
路）102が、そのゲート線の夫々に走査信号に応じた電
圧を与える走査ドライバ（走査信号駆動回路）103が設
けられる。データ・ドライバ102には、上述のドライバ
・データ（表示データ）106の他に、データ・ドライバ1
02においてドライバ・データ106に基づいて信号線の夫
々に供給すべき階調電圧を発生させるデータ・ドライバ
駆動信号群107が表示制御回路104から転送される。デー
タ・ドライバ駆動信号群107には、ドライバ・データ106
に含まれるデータ群とその各々に対応する水平走査期間
との関係をデータ・ドライバ102に認識させる水平デー
タ・クロック（Horizontal Data Clock）ＣＬ１と、
各水平走査期間に対応するデータ群に含まれるデータの
夫々と液晶パネル101の信号線との関係をデータ・ドラ
イバ102に認識させるドット・クロック（Dot Clock）
ＣＬ２とが含まれる。また、画素アレイの１画面を表示
制御回路104から水平走査期間毎に転送されるデータ群
で走査する一連の工程の開始と終了を指示する走査開始
信号（Scanning Start Signal）ＦＬＭも必要に応じ
てデータ・ドライバ102に転送される。一方、走査ドラ
イバ103には、上記水平走査期間に呼応して階調電圧を
供給すべき画素行を選択する、換言すれば夫々の画素行
に対応するゲート線に走査信号を印加するタイミングを
制御する走査クロック（Scanning Clock）１１２と上
述の走査開始信号１１２とが表示制御回路104から転送
される。
Ｔ型の液晶パネル101は、その水平方向（図１の横方
向）に１０２４ドットの画素群を配列してなる画素行
が、その垂直方向（図１の縦方向）に７６８本並設され
たＸＧＡクラスの解像度（精細度）を有する。カラー映
像表示に対応する機種の場合、夫々の画素は、例えば光
の３原色に応じて液晶パネル101の水平方向に３分割さ
れる（図１の横方向に３０７２ドットの画素が並ぶ）。
この液晶パネル101には、水平方向に並ぶ画素の夫々に
対して垂直方向に延在する３０７２本（カラー映像表示
対応の液晶パネルの場合）の信号線が水平方向に並設さ
れ、垂直方向に並ぶ画素行の夫々に対して水平方向に延
在する７６８本のゲート線が垂直方向に並設される。液
晶パネル101には、その信号線の夫々に表示データに応
じた電圧を供給するデータ・ドライバ（映像信号駆動回
路）102が、そのゲート線の夫々に走査信号に応じた電
圧を与える走査ドライバ（走査信号駆動回路）103が設
けられる。データ・ドライバ102には、上述のドライバ
・データ（表示データ）106の他に、データ・ドライバ1
02においてドライバ・データ106に基づいて信号線の夫
々に供給すべき階調電圧を発生させるデータ・ドライバ
駆動信号群107が表示制御回路104から転送される。デー
タ・ドライバ駆動信号群107には、ドライバ・データ106
に含まれるデータ群とその各々に対応する水平走査期間
との関係をデータ・ドライバ102に認識させる水平デー
タ・クロック（Horizontal Data Clock）ＣＬ１と、
各水平走査期間に対応するデータ群に含まれるデータの
夫々と液晶パネル101の信号線との関係をデータ・ドラ
イバ102に認識させるドット・クロック（Dot Clock）
ＣＬ２とが含まれる。また、画素アレイの１画面を表示
制御回路104から水平走査期間毎に転送されるデータ群
で走査する一連の工程の開始と終了を指示する走査開始
信号（Scanning Start Signal）ＦＬＭも必要に応じ
てデータ・ドライバ102に転送される。一方、走査ドラ
イバ103には、上記水平走査期間に呼応して階調電圧を
供給すべき画素行を選択する、換言すれば夫々の画素行
に対応するゲート線に走査信号を印加するタイミングを
制御する走査クロック（Scanning Clock）１１２と上
述の走査開始信号１１２とが表示制御回路104から転送
される。
【００３８】図２の入力データの波形に示されるよう
に、テレビジョン受信機、パーソナル・コンピュータ、
ＤＶＤプレーヤなどの映像信号源から送信される映像デ
ータは、これとともに映像信号源から送信される水平同
期信号ＨＳＹＮＣのパルスに呼応した水平走査期間毎の
データＬ１，Ｌ２，Ｌ３，…として順次表示装置に入力
され、これに設けられたメモリ回路105-1，105-2のいず
れかに格納される。水平走査期間毎に表示装置に入力さ
れたデータは、従来表示装置のゲート線毎に対応する１
ライン分の表示データとして扱われ、夫々のゲート線に
対応する画素行に供給される階調電圧の生成に用いられ
ていた。例えば、図２における入力データＬ１，Ｌ３，
Ｌ５，…は奇数ラインのデータとして、入力データＬ
２，Ｌ４，…は偶数ラインのデータとして、表示装置の
画素アレイの夫々に対応する画素行に表示されていた。
映像信号源より水平走査期間毎に転送される一連のデー
タの表示装置への入力が完了することにより、表示装置
内に１画面の映像を再生させる情報が出揃う。この状態
を換言すれば、１フレーム期間の映像データの表示装置
への入力が完了される。１フレーム期間の映像データの
表示装置への入力は、これとともに映像信号源から送信
される垂直同期信号ＶＳＹＮＣのパルスに呼応して開始
され、この垂直同期信号ＶＳＹＮＣのパルスに続く次の
垂直同期信号ＶＳＹＮＣのパルスにて終了する。また、
次の垂直同期信号ＶＳＹＮＣのパルスに呼応して、この
１フレーム期間に続く次の１フレーム期間の映像データ
の表示装置への入力が開始される。従って、１画面分の
映像データが表示装置に入力される１フレーム期間は、
図２に示すように垂直同期信号ＶＳＹＮＣのパルスの間
隔に概ね対応する。
に、テレビジョン受信機、パーソナル・コンピュータ、
ＤＶＤプレーヤなどの映像信号源から送信される映像デ
ータは、これとともに映像信号源から送信される水平同
期信号ＨＳＹＮＣのパルスに呼応した水平走査期間毎の
データＬ１，Ｌ２，Ｌ３，…として順次表示装置に入力
され、これに設けられたメモリ回路105-1，105-2のいず
れかに格納される。水平走査期間毎に表示装置に入力さ
れたデータは、従来表示装置のゲート線毎に対応する１
ライン分の表示データとして扱われ、夫々のゲート線に
対応する画素行に供給される階調電圧の生成に用いられ
ていた。例えば、図２における入力データＬ１，Ｌ３，
Ｌ５，…は奇数ラインのデータとして、入力データＬ
２，Ｌ４，…は偶数ラインのデータとして、表示装置の
画素アレイの夫々に対応する画素行に表示されていた。
映像信号源より水平走査期間毎に転送される一連のデー
タの表示装置への入力が完了することにより、表示装置
内に１画面の映像を再生させる情報が出揃う。この状態
を換言すれば、１フレーム期間の映像データの表示装置
への入力が完了される。１フレーム期間の映像データの
表示装置への入力は、これとともに映像信号源から送信
される垂直同期信号ＶＳＹＮＣのパルスに呼応して開始
され、この垂直同期信号ＶＳＹＮＣのパルスに続く次の
垂直同期信号ＶＳＹＮＣのパルスにて終了する。また、
次の垂直同期信号ＶＳＹＮＣのパルスに呼応して、この
１フレーム期間に続く次の１フレーム期間の映像データ
の表示装置への入力が開始される。従って、１画面分の
映像データが表示装置に入力される１フレーム期間は、
図２に示すように垂直同期信号ＶＳＹＮＣのパルスの間
隔に概ね対応する。
【００３９】本実施例では、表示装置に入力された映像
データをその水平走査期間毎、換言すれば、ライン毎に
読み出す代わりに、図２のドライバ・データの波形に示
される如く、その奇数番目又は偶数番目の水平走査期間
（ライン）毎に読み出して、ドライバ・データ（表示デ
ータ）を生成する。この奇数番目又は偶数番目の水平走
査期間（ライン）毎に映像データを読み出す工程は、上
述の水平データ・クロックの波形ＣＬ１のパルスに呼応
させて行われる。このため、表示装置に入力された１フ
レーム期間分の映像データは、これをメモリ回路105に
書き込む際に要する水平同期信号（ＨＳＹＮＣ）パルス
の半数の水平データ・クロック（ＣＬ１）パルスでドラ
イバ・データとして読み出される。従って、水平データ
・クロックＣＬ１の周波数を水平同期信号ＨＳＹＮＣの
それと同じに設定した場合、フレーム期間毎にその１／
２の期間である第１フィールド期間で１画面分の奇数ラ
イン分又は偶数ライン分の映像データがドライバ・デー
タ（表示装置の駆動に用いられる表示データ）として読
み出される。
データをその水平走査期間毎、換言すれば、ライン毎に
読み出す代わりに、図２のドライバ・データの波形に示
される如く、その奇数番目又は偶数番目の水平走査期間
（ライン）毎に読み出して、ドライバ・データ（表示デ
ータ）を生成する。この奇数番目又は偶数番目の水平走
査期間（ライン）毎に映像データを読み出す工程は、上
述の水平データ・クロックの波形ＣＬ１のパルスに呼応
させて行われる。このため、表示装置に入力された１フ
レーム期間分の映像データは、これをメモリ回路105に
書き込む際に要する水平同期信号（ＨＳＹＮＣ）パルス
の半数の水平データ・クロック（ＣＬ１）パルスでドラ
イバ・データとして読み出される。従って、水平データ
・クロックＣＬ１の周波数を水平同期信号ＨＳＹＮＣの
それと同じに設定した場合、フレーム期間毎にその１／
２の期間である第１フィールド期間で１画面分の奇数ラ
イン分又は偶数ライン分の映像データがドライバ・デー
タ（表示装置の駆動に用いられる表示データ）として読
み出される。
【００４０】一方、１画面分の奇数ライン分又は偶数ラ
イン分の映像データをドライバ・データ（表示データ）
として読み出す一連の工程は、走査開始信号ＦＬＭのパ
ルスにより開始され、これに続く次の走査開始信号ＦＬ
Ｍのパルスで終了する。また、次の走査開始信号ＦＬＭ
のパルスに呼応して、次のドライバ・データを読み出す
一連の工程が開始される。このため、水平データ・クロ
ックＣＬ１と水平同期信号ＨＳＹＮＣとを同じ周波数
（同じ間隔でパルスが発生される波形）に設定し、且つ
走査開始信号ＦＬＭのパルス間隔を垂直同期信号ＶＳＹ
ＮＣのそれの１／２に設定することで、映像データの１
フレーム期間内に１画面分のドライバ・データを２回繰
り返して読み出し且つその映像情報で画素アレイを２回
走査できる。
イン分の映像データをドライバ・データ（表示データ）
として読み出す一連の工程は、走査開始信号ＦＬＭのパ
ルスにより開始され、これに続く次の走査開始信号ＦＬ
Ｍのパルスで終了する。また、次の走査開始信号ＦＬＭ
のパルスに呼応して、次のドライバ・データを読み出す
一連の工程が開始される。このため、水平データ・クロ
ックＣＬ１と水平同期信号ＨＳＹＮＣとを同じ周波数
（同じ間隔でパルスが発生される波形）に設定し、且つ
走査開始信号ＦＬＭのパルス間隔を垂直同期信号ＶＳＹ
ＮＣのそれの１／２に設定することで、映像データの１
フレーム期間内に１画面分のドライバ・データを２回繰
り返して読み出し且つその映像情報で画素アレイを２回
走査できる。
【００４１】本実施例では、このように水平データ・ク
ロックＣＬ１と走査開始信号ＦＬＭとの周波数を夫々設
定した状態で、同じ映像情報（上記１フレーム期間に読
み出されるドライバ・データに基づく）で画素アレイを
２回走査せず、この映像情報により画素アレイを１フレ
ーム期間の始めに１回走査し、その次にこの映像情報よ
り画素アレイを暗く表示するデータ、即ちブランキング
・データ（又は、マスキングデータ）で画素アレイを１
回走査する。画素アレイの映像表示動作を制御する上述
の水平データ・クロックＣＬ１、ドット・クロックＣＬ
２、走査開始信号ＦＬＭ、及び走査クロック（後述の波
形ＣＬ３を有する）を含む表示制御信号の各々は表示制
御回路104又はこれとその周辺の回路とで生成される。
本実施例では、これらの表示制御信号を映像データと共
に表示装置に入力される映像制御信号（上述の垂直同期
信号ＶＳＹＮＣ等）を分周器（Frequencydivider）等に
通して生成したが、映像制御信号の一部を表示制御信号
に転用しても、表示制御回路内又はその周辺に設けたパ
ルス発振器（Pulse Oscillator）で生成してもよい。
ロックＣＬ１と走査開始信号ＦＬＭとの周波数を夫々設
定した状態で、同じ映像情報（上記１フレーム期間に読
み出されるドライバ・データに基づく）で画素アレイを
２回走査せず、この映像情報により画素アレイを１フレ
ーム期間の始めに１回走査し、その次にこの映像情報よ
り画素アレイを暗く表示するデータ、即ちブランキング
・データ（又は、マスキングデータ）で画素アレイを１
回走査する。画素アレイの映像表示動作を制御する上述
の水平データ・クロックＣＬ１、ドット・クロックＣＬ
２、走査開始信号ＦＬＭ、及び走査クロック（後述の波
形ＣＬ３を有する）を含む表示制御信号の各々は表示制
御回路104又はこれとその周辺の回路とで生成される。
本実施例では、これらの表示制御信号を映像データと共
に表示装置に入力される映像制御信号（上述の垂直同期
信号ＶＳＹＮＣ等）を分周器（Frequencydivider）等に
通して生成したが、映像制御信号の一部を表示制御信号
に転用しても、表示制御回路内又はその周辺に設けたパ
ルス発振器（Pulse Oscillator）で生成してもよい。
【００４２】上述のように、本実施例の表示装置は、こ
れに入力された映像データの半分を読み出してドライバ
・データ（表示データ）を生成するため、そのライン数
は画素アレイの画素行数より小さくなる。しかし、１ラ
イン分の映像データを読み出して生成されたドライバ・
データの各々を、画素アレイにおいて垂直方向に隣接す
る一対の画素行に入力させることにより、ドライバ・デ
ータのライン数と画素アレイの画素行数（ゲート線のラ
イン数）との差を解消する。また、１フレーム期間置き
に映像データの奇数ライン群と偶数ライン群とを交互に
読み出してドライバ・データを生成することにより、表
示画像の品質を確保する。さらに、１フレーム期間毎に
画素アレイに書き込まれた映像を、この映像より画素ア
レイを暗く（例えば、黒色やこれに近い色で）表示する
ブランキング・データでマスクして、特に動画像として
表示される物体の輪郭のぼやけ（Blurring）を解消す
る。
れに入力された映像データの半分を読み出してドライバ
・データ（表示データ）を生成するため、そのライン数
は画素アレイの画素行数より小さくなる。しかし、１ラ
イン分の映像データを読み出して生成されたドライバ・
データの各々を、画素アレイにおいて垂直方向に隣接す
る一対の画素行に入力させることにより、ドライバ・デ
ータのライン数と画素アレイの画素行数（ゲート線のラ
イン数）との差を解消する。また、１フレーム期間置き
に映像データの奇数ライン群と偶数ライン群とを交互に
読み出してドライバ・データを生成することにより、表
示画像の品質を確保する。さらに、１フレーム期間毎に
画素アレイに書き込まれた映像を、この映像より画素ア
レイを暗く（例えば、黒色やこれに近い色で）表示する
ブランキング・データでマスクして、特に動画像として
表示される物体の輪郭のぼやけ（Blurring）を解消す
る。
【００４３】図２のタイミング・チャートの如く読み出
されたドライバ・データ（上記映像データを表示装置の
動作に適合させた表示データ）は、液晶パネル101（本
実施例での画素アレイ）において、データ・ドライバ10
2により階調電圧に変換され、水平データ・クロックＣ
Ｌ１に呼応して各信号線に逐次出力される。水平データ
・クロックＣＬ１の隣接し合う一対のパルス間で規定さ
れる画素アレイの水平走査期間に対応して、走査ドライ
バ103から夫々の水平走査期間に選択されるべきゲート
線に走査信号が印加され、これに対応する画素行に含ま
れる画素の各々に上記階調電圧が供給される。走査ドラ
イバ103は、表示制御回路104からこれに供給される走査
クロックＣＬ３のパルスに呼応して走査信号を夫々のゲ
ート線へ出力する。上述のとおり、本実施例では映像デ
ータを１ラインおきに読み出して水平走査期間毎にドラ
イバ・データを生成し、このドライバ・データに基づい
て生成した階調電圧を画素行の隣接し合う一対に印加す
るため、画素アレイの水平走査期間毎にゲート線を逐一
選択する従来の方法とは異なる方法で表示装置は駆動さ
れる。本実施例による表示装置の駆動方法の２つの例
は、図３及び図４のタイミング・チャートに夫々示され
る。なお、画素アレイの表示動作における水平走査期間
及び垂直走査期間は、先述の映像データと共に表示装置
に入力される水平走査期間及び垂直走査期間の夫々と明
確に区別するため、以降、前者を水平期間（Horizontal
Period）、後者を垂直期間（Vertical Period）と呼
ぶ。
されたドライバ・データ（上記映像データを表示装置の
動作に適合させた表示データ）は、液晶パネル101（本
実施例での画素アレイ）において、データ・ドライバ10
2により階調電圧に変換され、水平データ・クロックＣ
Ｌ１に呼応して各信号線に逐次出力される。水平データ
・クロックＣＬ１の隣接し合う一対のパルス間で規定さ
れる画素アレイの水平走査期間に対応して、走査ドライ
バ103から夫々の水平走査期間に選択されるべきゲート
線に走査信号が印加され、これに対応する画素行に含ま
れる画素の各々に上記階調電圧が供給される。走査ドラ
イバ103は、表示制御回路104からこれに供給される走査
クロックＣＬ３のパルスに呼応して走査信号を夫々のゲ
ート線へ出力する。上述のとおり、本実施例では映像デ
ータを１ラインおきに読み出して水平走査期間毎にドラ
イバ・データを生成し、このドライバ・データに基づい
て生成した階調電圧を画素行の隣接し合う一対に印加す
るため、画素アレイの水平走査期間毎にゲート線を逐一
選択する従来の方法とは異なる方法で表示装置は駆動さ
れる。本実施例による表示装置の駆動方法の２つの例
は、図３及び図４のタイミング・チャートに夫々示され
る。なお、画素アレイの表示動作における水平走査期間
及び垂直走査期間は、先述の映像データと共に表示装置
に入力される水平走査期間及び垂直走査期間の夫々と明
確に区別するため、以降、前者を水平期間（Horizontal
Period）、後者を垂直期間（Vertical Period）と呼
ぶ。
【００４４】＜画素アレイの駆動例：その１＞図３は、
走査クロックＣＬ３の１パルスに呼応して複数のゲート
線に走査信号（後述のゲート選択パルス）を印加できる
走査ドライバ103を備えた液晶パネル101の駆動方法の一
例を示す。この液晶パネル101に並設された複数のゲー
ト線（その夫々に対応する画素行）の隣接する一対は、
走査クロックＣＬ３のパルス毎にその垂直方向沿いに順
次選択される。このような画素アレイの駆動方法は、２
ライン同時選択による画素アレイの走査とも呼ばれる。
図３の駆動方法では、走査クロックＣＬ３の周波数及び
その電圧パルスの位相を水平データ・クロックＣＬ１の
それらに合わせている。水平データ・クロックＣＬ１の
隣接し合う一対の電圧パルスの間隔は、画素アレイの動
作における１水平期間に相当する。図３に示されるデー
タ・ドライバ出力電圧は、表示制御装置104から水平期
間毎にデータ・ドライバ102へ転送されるドライバ・デ
ータに基づいてデータ・ドライバ102で生成される階調
電圧群に相当する。この階調電圧群は、１水平期間分の
ドライバ・データからドット・クロックＣＬ２に呼応し
て夫々の信号線に対応する要素をデータ・ドライバ102
に認識させ、その認識に基づいて水平期間毎に夫々の信
号線に対応する画素に印加すべき電圧信号をデータ・ド
ライバ102に設定させる。
走査クロックＣＬ３の１パルスに呼応して複数のゲート
線に走査信号（後述のゲート選択パルス）を印加できる
走査ドライバ103を備えた液晶パネル101の駆動方法の一
例を示す。この液晶パネル101に並設された複数のゲー
ト線（その夫々に対応する画素行）の隣接する一対は、
走査クロックＣＬ３のパルス毎にその垂直方向沿いに順
次選択される。このような画素アレイの駆動方法は、２
ライン同時選択による画素アレイの走査とも呼ばれる。
図３の駆動方法では、走査クロックＣＬ３の周波数及び
その電圧パルスの位相を水平データ・クロックＣＬ１の
それらに合わせている。水平データ・クロックＣＬ１の
隣接し合う一対の電圧パルスの間隔は、画素アレイの動
作における１水平期間に相当する。図３に示されるデー
タ・ドライバ出力電圧は、表示制御装置104から水平期
間毎にデータ・ドライバ102へ転送されるドライバ・デ
ータに基づいてデータ・ドライバ102で生成される階調
電圧群に相当する。この階調電圧群は、１水平期間分の
ドライバ・データからドット・クロックＣＬ２に呼応し
て夫々の信号線に対応する要素をデータ・ドライバ102
に認識させ、その認識に基づいて水平期間毎に夫々の信
号線に対応する画素に印加すべき電圧信号をデータ・ド
ライバ102に設定させる。
【００４５】図２及び図３のタイミング・チャートは、
垂直同期信号ＶＳＹＮＣのパルスに呼応して表示制御装
置に入力される１フレーム期間分の映像データをなす水
平同期信号ＨＳＹＮＣのパルスに呼応したライン毎のデ
ータ群を奇数番ライン（奇数番目の水平走査期間）に対
応するもののみをドライバ・データとして読み出すフレ
ーム期間の前半（先述の第１フィールド）を部分的に示
す。上述のように、本実施例による表示装置に入力され
た映像データは、これに設けられたメモリ回路105-1，1
05-2のいずれかに一旦格納されるため、図２に示される
ドライバ・データの波形は、これに示される入力データ
より少なくとも１フレーム期間前に表示された別の入力
データに対応する。しかし、フレーム期間毎に入力され
る映像データの水平同期信号ＨＳＹＮＣのパルスに呼応
したデータ群Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，…の配列
及びこのデータ群間に挿入される水平帰線期間ＲＥＴの
長さは概ね同じである。
垂直同期信号ＶＳＹＮＣのパルスに呼応して表示制御装
置に入力される１フレーム期間分の映像データをなす水
平同期信号ＨＳＹＮＣのパルスに呼応したライン毎のデ
ータ群を奇数番ライン（奇数番目の水平走査期間）に対
応するもののみをドライバ・データとして読み出すフレ
ーム期間の前半（先述の第１フィールド）を部分的に示
す。上述のように、本実施例による表示装置に入力され
た映像データは、これに設けられたメモリ回路105-1，1
05-2のいずれかに一旦格納されるため、図２に示される
ドライバ・データの波形は、これに示される入力データ
より少なくとも１フレーム期間前に表示された別の入力
データに対応する。しかし、フレーム期間毎に入力され
る映像データの水平同期信号ＨＳＹＮＣのパルスに呼応
したデータ群Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，…の配列
及びこのデータ群間に挿入される水平帰線期間ＲＥＴの
長さは概ね同じである。
【００４６】一方、図２に示されるフレーム期間の第１
フィールドにて水平データ・クロックＣＬ１のパルスに
呼応してドライバ・データ（表示データ）として読み出
される奇数ラインのデータ群Ｌ１，Ｌ３，Ｌ５，Ｌ７，
Ｌ９，…はデータ・ドライバ102に転送され、画素アレ
イの水平期間毎に図３に示すようなデータ・ドライバ出
力電圧の波形Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…が生成
される。ドライバ・データをなすデータ群Ｌ１，Ｌ３，
Ｌ５，Ｌ７，Ｌ９，…の間には、映像データと同様に水
平帰線期間ＲＥＴが挿入されるが、図３に示される如
く、データ・ドライバ出力電圧の波形Ｌ１，Ｌ３，Ｌ
５，Ｌ７，Ｌ９，…の間にはこれが挿入されない。水平
期間毎に電子線を画面の水平方向に掃引（Sweep）する
陰極線管と異なり、水平期間毎に選択される複数の画素
に階調電圧を同時に供給できる液晶表示装置等のホール
ド型表示装置では、ある水平期間における階調電圧の出
力が終了されるや否やその次の水平期間における階調電
圧の出力が開始できるため、水平帰線期間や垂直帰線期
間を挿入する必要が無い。
フィールドにて水平データ・クロックＣＬ１のパルスに
呼応してドライバ・データ（表示データ）として読み出
される奇数ラインのデータ群Ｌ１，Ｌ３，Ｌ５，Ｌ７，
Ｌ９，…はデータ・ドライバ102に転送され、画素アレ
イの水平期間毎に図３に示すようなデータ・ドライバ出
力電圧の波形Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…が生成
される。ドライバ・データをなすデータ群Ｌ１，Ｌ３，
Ｌ５，Ｌ７，Ｌ９，…の間には、映像データと同様に水
平帰線期間ＲＥＴが挿入されるが、図３に示される如
く、データ・ドライバ出力電圧の波形Ｌ１，Ｌ３，Ｌ
５，Ｌ７，Ｌ９，…の間にはこれが挿入されない。水平
期間毎に電子線を画面の水平方向に掃引（Sweep）する
陰極線管と異なり、水平期間毎に選択される複数の画素
に階調電圧を同時に供給できる液晶表示装置等のホール
ド型表示装置では、ある水平期間における階調電圧の出
力が終了されるや否やその次の水平期間における階調電
圧の出力が開始できるため、水平帰線期間や垂直帰線期
間を挿入する必要が無い。
【００４７】このような水平期間毎のデータ・ドライバ
出力電圧Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，Ｌ１１，…の
夫々に対し、画素アレイ内のゲート線には、その最上端
に位置する一対Ｇ１，Ｇ２（図１のライン１，ライン２
に夫々相当）、次の一対Ｇ３，Ｇ４，その次の一対Ｇ
５，Ｇ６の順に２ライン毎にHigh−levelの走査信号が
印加される。各ゲート線に印加される走査信号の波形
は、夫々のゲート線の番地Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ
５，Ｇ６，…の右側に示され、そのLevelがHighのゲー
ト線のみが選択され、これがLowのゲート線は選択され
ない。このように夫々のゲート線の走査信号に生じるパ
ルス状の波形（図３の場合、High−levelとなる期間）
はゲート選択パルスとも呼ばれ、表示制御回路104から
送られる走査クロックＣＬ３のパルスに呼応して走査ド
ライバ103にて生成される。通常の走査ドライバは走査
クロックＣＬ３のパルス毎にゲート選択パルスを１本の
ゲート線に出力するが、図３に示す駆動方法に用いられ
る走査ドライバ103はその動作モードの設定により走査
クロックＣＬ３のパルス毎にゲート選択パルスを複数本
のゲート線に出力することができる。また、一対のゲー
ト線Ｇ１，Ｇ２から夫々のゲート線対（Respective Pa
ir of Gate Lines）を順次選択する一連の工程は、
走査開始信号ＦＬＭのパルス（図３にて、その波形がHi
gh−levelとなる期間）に呼応して開始される。上述の
とおり、本実施例の表示装置にはＸＧＡクラスの解像度
を有する液晶パネル101が搭載されているため、その表
示画面の垂直方向に並設される768本のゲート線（768行
の画素）の選択は、走査クロックＣＬ３に生じる384個
のパルスで完了する。また、図２に示すドライバ・デー
タＬ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…が読み出され、図
３に示すデータ・ドライバ出力電圧Ｌ１，Ｌ３，Ｌ５，
Ｌ７，Ｌ９，…が各信号線に印加されるフレーム期間に
続く次のフレーム期間（その第１フィールド）では、偶
数ラインの映像データのみに相当するドライバ・データ
Ｌ２，Ｌ４，Ｌ６，Ｌ８，…が読み出され、データ・ド
ライバ出力電圧Ｌ２，Ｌ４，Ｌ６，Ｌ８，…が各信号線
に印加される。
出力電圧Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，Ｌ１１，…の
夫々に対し、画素アレイ内のゲート線には、その最上端
に位置する一対Ｇ１，Ｇ２（図１のライン１，ライン２
に夫々相当）、次の一対Ｇ３，Ｇ４，その次の一対Ｇ
５，Ｇ６の順に２ライン毎にHigh−levelの走査信号が
印加される。各ゲート線に印加される走査信号の波形
は、夫々のゲート線の番地Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ
５，Ｇ６，…の右側に示され、そのLevelがHighのゲー
ト線のみが選択され、これがLowのゲート線は選択され
ない。このように夫々のゲート線の走査信号に生じるパ
ルス状の波形（図３の場合、High−levelとなる期間）
はゲート選択パルスとも呼ばれ、表示制御回路104から
送られる走査クロックＣＬ３のパルスに呼応して走査ド
ライバ103にて生成される。通常の走査ドライバは走査
クロックＣＬ３のパルス毎にゲート選択パルスを１本の
ゲート線に出力するが、図３に示す駆動方法に用いられ
る走査ドライバ103はその動作モードの設定により走査
クロックＣＬ３のパルス毎にゲート選択パルスを複数本
のゲート線に出力することができる。また、一対のゲー
ト線Ｇ１，Ｇ２から夫々のゲート線対（Respective Pa
ir of Gate Lines）を順次選択する一連の工程は、
走査開始信号ＦＬＭのパルス（図３にて、その波形がHi
gh−levelとなる期間）に呼応して開始される。上述の
とおり、本実施例の表示装置にはＸＧＡクラスの解像度
を有する液晶パネル101が搭載されているため、その表
示画面の垂直方向に並設される768本のゲート線（768行
の画素）の選択は、走査クロックＣＬ３に生じる384個
のパルスで完了する。また、図２に示すドライバ・デー
タＬ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…が読み出され、図
３に示すデータ・ドライバ出力電圧Ｌ１，Ｌ３，Ｌ５，
Ｌ７，Ｌ９，…が各信号線に印加されるフレーム期間に
続く次のフレーム期間（その第１フィールド）では、偶
数ラインの映像データのみに相当するドライバ・データ
Ｌ２，Ｌ４，Ｌ６，Ｌ８，…が読み出され、データ・ド
ライバ出力電圧Ｌ２，Ｌ４，Ｌ６，Ｌ８，…が各信号線
に印加される。
【００４８】＜画素アレイの駆動例：その２＞一方、図
４は、２ライン同時選択機能を有しないシフトレジスタ
動作の走査ドライバ103を備えた液晶パネル101の駆動方
法の一例を示す。この駆動例では、走査クロックＣＬ３
の周波数を水平データ・クロックＣＬ１のそれの２倍に
設定して、そのパルスを画素アレイの水平期間毎に２回
発生させる。この駆動例においても、図２に示されるフ
レーム期間の第１フィールドにて水平データ・クロック
ＣＬ１のパルスに呼応して映像データの奇数ラインのデ
ータ群Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…をドライバ・
データとして読み出してデータ・ドライバ102に転送
し、画素アレイの水平期間毎に図４に示すようなデータ
・ドライバ出力電圧の波形Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ
９，…を生成する。また、図２に示すドライバ・データ
Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…を読み出すフレーム
期間に続く次のフレーム期間（その第１フィールド）で
は、偶数ラインの映像データのみに相当するドライバ・
データＬ２，Ｌ４，Ｌ６，Ｌ８，…が走査ドライバ103
に転送され、図４に示すデータ・ドライバ出力電圧もこ
のドライバ・データＬ２，Ｌ４，Ｌ６，Ｌ８，…に対応
したものに置き換わる。
４は、２ライン同時選択機能を有しないシフトレジスタ
動作の走査ドライバ103を備えた液晶パネル101の駆動方
法の一例を示す。この駆動例では、走査クロックＣＬ３
の周波数を水平データ・クロックＣＬ１のそれの２倍に
設定して、そのパルスを画素アレイの水平期間毎に２回
発生させる。この駆動例においても、図２に示されるフ
レーム期間の第１フィールドにて水平データ・クロック
ＣＬ１のパルスに呼応して映像データの奇数ラインのデ
ータ群Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…をドライバ・
データとして読み出してデータ・ドライバ102に転送
し、画素アレイの水平期間毎に図４に示すようなデータ
・ドライバ出力電圧の波形Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ
９，…を生成する。また、図２に示すドライバ・データ
Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…を読み出すフレーム
期間に続く次のフレーム期間（その第１フィールド）で
は、偶数ラインの映像データのみに相当するドライバ・
データＬ２，Ｌ４，Ｌ６，Ｌ８，…が走査ドライバ103
に転送され、図４に示すデータ・ドライバ出力電圧もこ
のドライバ・データＬ２，Ｌ４，Ｌ６，Ｌ８，…に対応
したものに置き換わる。
【００４９】図４の駆動例では、水平データ・クロック
ＣＬ１を表示装置に入力される映像データの水平同期信
号ＨＳＹＮＣと同じ周波数に設定し、映像データ（図２
の入力データ）の水平走査期間と同じ水平期間でデータ
・ドライバ102から夫々の画素行に印加される階調電圧
群を出力する。水平データ・クロックＣＬ１のパルス間
隔で規定される水平期間毎にデータ・ドライバ102から
信号線の夫々に出力されるデータ・ドライバ出力電圧Ｌ
１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…の各々は、ゲート線の
２ラインに対応する画素群（２つの画素行をなす）に入
力されるが、図３の駆動例と異なり、一つおきに並ぶ画
素行（例えば、奇数番の画素行）には連続する一対の水
平期間に出力される２つのデータ・ドライバ出力電圧が
入力される。図４の駆動例に用いられる走査ドライバ10
3は、走査クロックＣＬ３の１パルスに呼応して複数の
ゲート線にゲート選択パルスを出力できないため、これ
による１本のゲート線毎へのゲート選択パルスの出力間
隔を短くする。このため、走査クロックＣＬ３の周波数
を水平データ・クロックＣＬ１のそれより高めること
で、各フレーム期間の上記第１フィールドに完了される
データ・ドライバ102からの一連の階調電圧（例えば、
図４に示されるデータ・ドライバ出力電圧Ｌ１，Ｌ３，
Ｌ５，Ｌ７，Ｌ９，…）の出力に画素アレイの１画面分
の走査を追従させる。しかし、走査クロックＣＬ３の周
波数を水平データ・クロックＣＬ１のそれの２倍に設定
し、夫々のゲート線に印加されるゲート選択パルスを走
査クロックＣＬ３のＮ番目（Ｎは自然数）のパルスに呼
応して発生させ且つ（Ｎ＋１）番目のパルスに呼応して
消すと、夫々の画素行にデータ・ドライバ出力電圧が供
給される時間も短くなり、フレーム期間毎に画面に表示
される映像の輝度が不足する。
ＣＬ１を表示装置に入力される映像データの水平同期信
号ＨＳＹＮＣと同じ周波数に設定し、映像データ（図２
の入力データ）の水平走査期間と同じ水平期間でデータ
・ドライバ102から夫々の画素行に印加される階調電圧
群を出力する。水平データ・クロックＣＬ１のパルス間
隔で規定される水平期間毎にデータ・ドライバ102から
信号線の夫々に出力されるデータ・ドライバ出力電圧Ｌ
１，Ｌ３，Ｌ５，Ｌ７，Ｌ９，…の各々は、ゲート線の
２ラインに対応する画素群（２つの画素行をなす）に入
力されるが、図３の駆動例と異なり、一つおきに並ぶ画
素行（例えば、奇数番の画素行）には連続する一対の水
平期間に出力される２つのデータ・ドライバ出力電圧が
入力される。図４の駆動例に用いられる走査ドライバ10
3は、走査クロックＣＬ３の１パルスに呼応して複数の
ゲート線にゲート選択パルスを出力できないため、これ
による１本のゲート線毎へのゲート選択パルスの出力間
隔を短くする。このため、走査クロックＣＬ３の周波数
を水平データ・クロックＣＬ１のそれより高めること
で、各フレーム期間の上記第１フィールドに完了される
データ・ドライバ102からの一連の階調電圧（例えば、
図４に示されるデータ・ドライバ出力電圧Ｌ１，Ｌ３，
Ｌ５，Ｌ７，Ｌ９，…）の出力に画素アレイの１画面分
の走査を追従させる。しかし、走査クロックＣＬ３の周
波数を水平データ・クロックＣＬ１のそれの２倍に設定
し、夫々のゲート線に印加されるゲート選択パルスを走
査クロックＣＬ３のＮ番目（Ｎは自然数）のパルスに呼
応して発生させ且つ（Ｎ＋１）番目のパルスに呼応して
消すと、夫々の画素行にデータ・ドライバ出力電圧が供
給される時間も短くなり、フレーム期間毎に画面に表示
される映像の輝度が不足する。
【００５０】これに対して図４の駆動例は、ゲート線毎
のゲート選択パルスを走査クロックＣＬ３のＮ番目のパ
ルスに呼応して発生させ且つその（Ｎ＋２）番目のパル
スに呼応して消すことで、これがゲート線に印加される
期間を図３の駆動例と同様に画素アレイの１水平期間と
同じ長さに延ばす。このため、ゲート線の一群には画素
アレイの１水平期間（水平データ・クロックＣＬ１のパ
ルス）に呼応してゲート選択パルスが印加され、他の群
には水平データ・クロックＣＬ１のパルスより位相をず
らしてゲート選択パルスが印加される。図４の駆動例で
は、偶数番のゲート線群Ｇ２，Ｇ４，Ｇ６，…にゲート
選択パルスが水平データ・クロックＣＬ１のパルスに同
期して順次印加され、奇数番のゲート線群Ｇ１，Ｇ３，
Ｇ５，…にゲート選択パルスが水平データ・クロックＣ
Ｌ１のパルスより１水平期間の１／２だけ早いタイミン
グで順次印加される。従って、後者のうち、例えばゲー
ト線Ｇ３に対応する画素行にはデータ・ドライバ出力電
圧Ｌ１とＬ３が、ゲート線Ｇ５に対応する画素行にはデ
ータ・ドライバ出力電圧Ｌ３とＬ５が夫々印加される。
ゲート選択パルスは、図４のタイミング・チャートに示
される駆動例に限らず、例えば、奇数番のゲート線群Ｇ
１，Ｇ３，Ｇ５，…にゲート選択パルスを水平データ・
クロックＣＬ１のパルスに同期させて順次印加し、且つ
偶数番のゲート線群Ｇ２，Ｇ４，Ｇ６，…にゲート選択
パルスを水平データ・クロックＣＬ１のパルスより１水
平期間の１／２だけ遅いタイミングで順次印加される。
のゲート選択パルスを走査クロックＣＬ３のＮ番目のパ
ルスに呼応して発生させ且つその（Ｎ＋２）番目のパル
スに呼応して消すことで、これがゲート線に印加される
期間を図３の駆動例と同様に画素アレイの１水平期間と
同じ長さに延ばす。このため、ゲート線の一群には画素
アレイの１水平期間（水平データ・クロックＣＬ１のパ
ルス）に呼応してゲート選択パルスが印加され、他の群
には水平データ・クロックＣＬ１のパルスより位相をず
らしてゲート選択パルスが印加される。図４の駆動例で
は、偶数番のゲート線群Ｇ２，Ｇ４，Ｇ６，…にゲート
選択パルスが水平データ・クロックＣＬ１のパルスに同
期して順次印加され、奇数番のゲート線群Ｇ１，Ｇ３，
Ｇ５，…にゲート選択パルスが水平データ・クロックＣ
Ｌ１のパルスより１水平期間の１／２だけ早いタイミン
グで順次印加される。従って、後者のうち、例えばゲー
ト線Ｇ３に対応する画素行にはデータ・ドライバ出力電
圧Ｌ１とＬ３が、ゲート線Ｇ５に対応する画素行にはデ
ータ・ドライバ出力電圧Ｌ３とＬ５が夫々印加される。
ゲート選択パルスは、図４のタイミング・チャートに示
される駆動例に限らず、例えば、奇数番のゲート線群Ｇ
１，Ｇ３，Ｇ５，…にゲート選択パルスを水平データ・
クロックＣＬ１のパルスに同期させて順次印加し、且つ
偶数番のゲート線群Ｇ２，Ｇ４，Ｇ６，…にゲート選択
パルスを水平データ・クロックＣＬ１のパルスより１水
平期間の１／２だけ遅いタイミングで順次印加される。
【００５１】このように１行置きに配置される画素行に
連続する一対の水平期間の夫々に対応したデータ・ドラ
イバ出力電圧（階調電圧）を入力すると、図３の駆動例
の如く２行の画素行毎に同じデータ・ドライバ出力電圧
を入力する場合に比べて画面の垂直方向における見かけ
の解像度が向上する。図４の駆動例では、データ・ドラ
イバ出力電圧の例えばＬ３が、これに対応する水平期間
の前半にゲート線の２ラインＧ３，Ｇ４に対応する画素
行へ、その後半にゲート線の２ラインＧ４，Ｇ５に対応
する画素行へ夫々供給される。従って、図４に示される
駆動例は図３に示されるそれとは異なるが、擬似的な２
ライン同時選択で画面上に映像を生成する。また、ゲー
ト線Ｇ１に対応する画素行にはデータ・ドライバ出力電
圧Ｌ１が水平期間の１／２に相当する時間内に供給され
るのみであるため、その輝度不足が懸念されるが、この
画素行は画素アレイの端部にあるため、その輝度不足は
表示装置のユーザに視認され難い。
連続する一対の水平期間の夫々に対応したデータ・ドラ
イバ出力電圧（階調電圧）を入力すると、図３の駆動例
の如く２行の画素行毎に同じデータ・ドライバ出力電圧
を入力する場合に比べて画面の垂直方向における見かけ
の解像度が向上する。図４の駆動例では、データ・ドラ
イバ出力電圧の例えばＬ３が、これに対応する水平期間
の前半にゲート線の２ラインＧ３，Ｇ４に対応する画素
行へ、その後半にゲート線の２ラインＧ４，Ｇ５に対応
する画素行へ夫々供給される。従って、図４に示される
駆動例は図３に示されるそれとは異なるが、擬似的な２
ライン同時選択で画面上に映像を生成する。また、ゲー
ト線Ｇ１に対応する画素行にはデータ・ドライバ出力電
圧Ｌ１が水平期間の１／２に相当する時間内に供給され
るのみであるため、その輝度不足が懸念されるが、この
画素行は画素アレイの端部にあるため、その輝度不足は
表示装置のユーザに視認され難い。
【００５２】＜画像表示タイミング＞本実施例では、図
３及び図４を参照して上述したいずれかの方法で表示装
置を駆動させて、これに入力される映像データのフレー
ム期間毎に、その前半（第１フィールド）で映像データ
に基づく映像を画素アレイに生成し、その後半（第２フ
ィールド）に第１フィールドで生成された映像をブラン
キング・データにより言わばマスクする。図５のタイミ
ング・チャートは、時間軸沿いに連続する３つのフレー
ム期間（その各々は、両端に矢印が付された線で示され
る）を例に、夫々のフレーム期間における映像の生成と
そのマスキングの工程の概要を説明する。説明の便宜
上、図５に示される３つのフレーム期間の各々を、これ
を示す線の上側に付された番号に応じて図５の左側から
第１フレーム期間、第２フレーム期間、第３フレーム期
間と名付ける。
３及び図４を参照して上述したいずれかの方法で表示装
置を駆動させて、これに入力される映像データのフレー
ム期間毎に、その前半（第１フィールド）で映像データ
に基づく映像を画素アレイに生成し、その後半（第２フ
ィールド）に第１フィールドで生成された映像をブラン
キング・データにより言わばマスクする。図５のタイミ
ング・チャートは、時間軸沿いに連続する３つのフレー
ム期間（その各々は、両端に矢印が付された線で示され
る）を例に、夫々のフレーム期間における映像の生成と
そのマスキングの工程の概要を説明する。説明の便宜
上、図５に示される３つのフレーム期間の各々を、これ
を示す線の上側に付された番号に応じて図５の左側から
第１フレーム期間、第２フレーム期間、第３フレーム期
間と名付ける。
【００５３】図５に示された第１フレーム期間、第２フ
レーム期間、及び第３フレーム期間の各々は、更に第１
フィールドとこれに続く第２フィールドに分かれる。第
１フィールド及び第２フィールドは、両端に矢印が付さ
れた線で夫々示され、その線の上側に付された番号で識
別される。図５からも明らかなように、各フレーム期間
の開始に応じた走査開始信号ＦＬＭのパルス（第１パル
ス）に呼応して第１フィールドが開始し、この第１パル
スに次いで生じる走査開始信号ＦＬＭのパルス（第２パ
ルス）に呼応して第１フィールドが終了し且つ第２フィ
ールドが開始する。更に、走査開始信号ＦＬＭの第２パ
ルスに次いで生じるパルスに呼応して、このフレーム期
間がその第２フィールドとともに終了し且つ次のフレー
ム期間がその第１フィールドとともに開始する。このよ
うな走査開始信号のパルスＦＬＭ毎による第１フィール
ドと第２フィールドとの切替えが、フレーム期間毎に繰
り返される。
レーム期間、及び第３フレーム期間の各々は、更に第１
フィールドとこれに続く第２フィールドに分かれる。第
１フィールド及び第２フィールドは、両端に矢印が付さ
れた線で夫々示され、その線の上側に付された番号で識
別される。図５からも明らかなように、各フレーム期間
の開始に応じた走査開始信号ＦＬＭのパルス（第１パル
ス）に呼応して第１フィールドが開始し、この第１パル
スに次いで生じる走査開始信号ＦＬＭのパルス（第２パ
ルス）に呼応して第１フィールドが終了し且つ第２フィ
ールドが開始する。更に、走査開始信号ＦＬＭの第２パ
ルスに次いで生じるパルスに呼応して、このフレーム期
間がその第２フィールドとともに終了し且つ次のフレー
ム期間がその第１フィールドとともに開始する。このよ
うな走査開始信号のパルスＦＬＭ毎による第１フィール
ドと第２フィールドとの切替えが、フレーム期間毎に繰
り返される。
【００５４】先述のとおり、画素アレイのゲート線を順
次選択する一連の工程は、走査開始信号ＦＬＭのパルス
（図５にて、その波形がHigh−levelとなる期間）に呼
応して開始される。画素アレイのゲート線を２本毎に順
次選択する図３の駆動例においても、画素アレイのゲー
ト線を水平データ・クロックＣＬ１より周波数の高い走
査クロックで１本毎に順次選択する図４の駆動例におい
ても、画素アレイ全域の走査（画素アレイへの１画面分
の画像入力）は１フレーム期間の１／２に相当する時間
内に（上述の第１フィールド及び第２フィールドのいず
れにおいても）完了する。従って、走査開始信号ＦＬＭ
のパルスに呼応して開始される第１フィールドにて、映
像データの奇数ライン分又は偶数ライン分をドライバ・
データとして読み出し且つこのドライバ・データに応じ
た階調電圧群（図３及び図４にデータ・ドライバ出力電
圧として示す）を水平データ・クロックＣＬ１のパルス
に呼応して（画素アレイの水平期間毎に）画素アレイの
信号線の夫々に順次出力する一連の工程を図３及び図４
の駆動例により画素アレイのゲート線を順次選択する一
連の工程に対応させ（同期させ）、夫々の工程を第１フ
ィールドの終了時までに完了させることが可能となる。
上述のように、映像データはその垂直帰線期間でフレー
ム期間毎に断続されて表示装置に入力されることもある
ので、夫々の工程の終了時刻は第１フィールド（映像デ
ータのフレーム期間の１／２として定まる）の終了時刻
より早まることもある。
次選択する一連の工程は、走査開始信号ＦＬＭのパルス
（図５にて、その波形がHigh−levelとなる期間）に呼
応して開始される。画素アレイのゲート線を２本毎に順
次選択する図３の駆動例においても、画素アレイのゲー
ト線を水平データ・クロックＣＬ１より周波数の高い走
査クロックで１本毎に順次選択する図４の駆動例におい
ても、画素アレイ全域の走査（画素アレイへの１画面分
の画像入力）は１フレーム期間の１／２に相当する時間
内に（上述の第１フィールド及び第２フィールドのいず
れにおいても）完了する。従って、走査開始信号ＦＬＭ
のパルスに呼応して開始される第１フィールドにて、映
像データの奇数ライン分又は偶数ライン分をドライバ・
データとして読み出し且つこのドライバ・データに応じ
た階調電圧群（図３及び図４にデータ・ドライバ出力電
圧として示す）を水平データ・クロックＣＬ１のパルス
に呼応して（画素アレイの水平期間毎に）画素アレイの
信号線の夫々に順次出力する一連の工程を図３及び図４
の駆動例により画素アレイのゲート線を順次選択する一
連の工程に対応させ（同期させ）、夫々の工程を第１フ
ィールドの終了時までに完了させることが可能となる。
上述のように、映像データはその垂直帰線期間でフレー
ム期間毎に断続されて表示装置に入力されることもある
ので、夫々の工程の終了時刻は第１フィールド（映像デ
ータのフレーム期間の１／２として定まる）の終了時刻
より早まることもある。
【００５５】本実施例では、表示装置100に入力される
映像データ120をそのフレーム期間毎にメモリ回路105-
1,105-2に交互に格納（store）する。また、フレーム期
間毎に、その第１フィールドにて映像データが格納され
たメモリ回路105からその奇数ライン分又は偶数ライン
分を表示制御装置（液晶タイミング・コントローラ）10
4によりドライバ・データ106として読み出し且つデータ
・ドライバ102に転送し、このドライバ・データに対応
する階調電圧群を水平期間毎にデータ・ドライバ102か
ら順次出力させる。この階調電圧の出力を、図３又は図
４に示す画素アレイのゲート線選択工程に呼応させて
（図３の駆動例ではしばしば同期させて）行う。このよ
うにして、第１フィールドにおける画素アレイへの画像
の入力が完了する。この画像とは、上述のとおり表示装
置に入力される映像データに基づいて生成される。第１
フィールドにて画素アレイに設けられた画素の夫々に供
給される階調電圧を説明の都合上、第１階調電圧と呼
び、画素アレイの全画素に供給される第１階調電圧を纏
めて第１階調電圧群と呼ぶ。
映像データ120をそのフレーム期間毎にメモリ回路105-
1,105-2に交互に格納（store）する。また、フレーム期
間毎に、その第１フィールドにて映像データが格納され
たメモリ回路105からその奇数ライン分又は偶数ライン
分を表示制御装置（液晶タイミング・コントローラ）10
4によりドライバ・データ106として読み出し且つデータ
・ドライバ102に転送し、このドライバ・データに対応
する階調電圧群を水平期間毎にデータ・ドライバ102か
ら順次出力させる。この階調電圧の出力を、図３又は図
４に示す画素アレイのゲート線選択工程に呼応させて
（図３の駆動例ではしばしば同期させて）行う。このよ
うにして、第１フィールドにおける画素アレイへの画像
の入力が完了する。この画像とは、上述のとおり表示装
置に入力される映像データに基づいて生成される。第１
フィールドにて画素アレイに設けられた画素の夫々に供
給される階調電圧を説明の都合上、第１階調電圧と呼
び、画素アレイの全画素に供給される第１階調電圧を纏
めて第１階調電圧群と呼ぶ。
【００５６】第１フィールドに続く第２フィールド（本
実施例ではフレーム期間の後半）では、データ・ドライ
バ102から第１階調電圧群とは異なる階調電圧群が、水
平期間毎に図３又は図４に示す画素アレイのゲート線選
択工程に呼応して出力される。第２フィールドにて画素
アレイの画素の夫々に供給される階調電圧（以下、第２
階調電圧）の少なくとも一つは、これに対応する第１階
調電圧（同じ番地の画素に第１フィールドにて供給され
る）より画素を暗く表示するように設定される。説明の
都合上、第２フィールドにて画素アレイの全画素に供給
される第２階調電圧を纏めて第２階調電圧群と呼ぶ。例
えば、第２階調電圧群をなす第２階調電圧の全てを、画
素を黒く表示する（液晶表示装置の場合、液晶層の光透
過率を最小にする）電圧値や、画素を所定の階調より低
い色（黒に近い灰色）に表示する（液晶表示装置の場
合、液晶層の光透過率を所定の低さに抑える）電圧値に
設定する。この前者の例による第２階調電圧群は黒デー
タ（Black Data）又は黒電圧（Black Voltage）とも
呼ばれ、後者の例による第２階調電圧群は灰色データ
（Gray Data）又は灰色電圧（Gray Voltage）とも呼
ばれる。第２階調電圧群をなす第２階調電圧の電圧値
は、上述の設定例以外にも、例えば一部の第２階調電圧
をこれが供給される画素に応じて他の第２階調電圧と異
ならせてもよい。この場合、第１フィールド期間に読み
出されるドライバ・データの内容に応じて、第１階調電
圧で他の画素よりひときわ明るく表示される画素（又は
画素群）に黒電圧を、他の画素に灰色電圧を第２階調電
圧として供給し、または、第１階調電圧で暗く表示され
る画素（又は画素群）に灰色電圧を、その他の画素に黒
電圧を第２階調電圧として供給する。
実施例ではフレーム期間の後半）では、データ・ドライ
バ102から第１階調電圧群とは異なる階調電圧群が、水
平期間毎に図３又は図４に示す画素アレイのゲート線選
択工程に呼応して出力される。第２フィールドにて画素
アレイの画素の夫々に供給される階調電圧（以下、第２
階調電圧）の少なくとも一つは、これに対応する第１階
調電圧（同じ番地の画素に第１フィールドにて供給され
る）より画素を暗く表示するように設定される。説明の
都合上、第２フィールドにて画素アレイの全画素に供給
される第２階調電圧を纏めて第２階調電圧群と呼ぶ。例
えば、第２階調電圧群をなす第２階調電圧の全てを、画
素を黒く表示する（液晶表示装置の場合、液晶層の光透
過率を最小にする）電圧値や、画素を所定の階調より低
い色（黒に近い灰色）に表示する（液晶表示装置の場
合、液晶層の光透過率を所定の低さに抑える）電圧値に
設定する。この前者の例による第２階調電圧群は黒デー
タ（Black Data）又は黒電圧（Black Voltage）とも
呼ばれ、後者の例による第２階調電圧群は灰色データ
（Gray Data）又は灰色電圧（Gray Voltage）とも呼
ばれる。第２階調電圧群をなす第２階調電圧の電圧値
は、上述の設定例以外にも、例えば一部の第２階調電圧
をこれが供給される画素に応じて他の第２階調電圧と異
ならせてもよい。この場合、第１フィールド期間に読み
出されるドライバ・データの内容に応じて、第１階調電
圧で他の画素よりひときわ明るく表示される画素（又は
画素群）に黒電圧を、他の画素に灰色電圧を第２階調電
圧として供給し、または、第１階調電圧で暗く表示され
る画素（又は画素群）に灰色電圧を、その他の画素に黒
電圧を第２階調電圧として供給する。
【００５７】本実施例では、上述の第２階調電圧群で画
素アレイを走査して、画素アレイ全域の輝度を落とし、
第１階調電圧群で画素アレイに表示された画像を黒又は
これに近い暗い色で覆う。これにより、フレーム期間毎
に第１階調電圧群で表示された画像が第２階調電圧群で
画面から消されるため、フレーム期間毎に変化する画像
はインパルス表示に近い状態で画面に生成される。従っ
て、第２階調電圧群により画素アレイに生成される画像
はブランキング画像（Blanking Image）とも呼ばれ、
データ・ドライバ102に第２階調電圧群を出力させるデ
ータをブランキング・データ（Blanking Data）とも呼
ぶ。ブランキング・データは、第１階調電圧群に対応す
るドライバ・データと同様に表示制御回路104又はその
周辺で生成してデータ・ドライバ102へ転送しても、又
はデータ・ドライバ102に予め格納してもよい。例え
ば、画素アレイを一様に暗く表示する第２階調電圧群
（例えば、その全ての第２階調電圧が黒電圧又は灰色電
圧を示す）をデータ・ドライバ102に出力させる場合、
第２フィールドを開始させる走査開始信号ＦＬＭのパル
スに応じて、データ・ドライバ102の出力端子の各々か
ら所定の第２階調電圧を第２フィールドが終了するまで
立て続けに出力させてもよい。本明細書においては、上
述した種々の第２階調電圧群の出力方法を包括して、本
実施例で説明した如き第２フィールドにおける画素アレ
イの表示動作を、ブランキング画像表示又はブランキン
グ・データによる画像表示と定義し、第２階調電圧をブ
ランキング・データに基づいて生成された階調電圧と定
義する。
素アレイを走査して、画素アレイ全域の輝度を落とし、
第１階調電圧群で画素アレイに表示された画像を黒又は
これに近い暗い色で覆う。これにより、フレーム期間毎
に第１階調電圧群で表示された画像が第２階調電圧群で
画面から消されるため、フレーム期間毎に変化する画像
はインパルス表示に近い状態で画面に生成される。従っ
て、第２階調電圧群により画素アレイに生成される画像
はブランキング画像（Blanking Image）とも呼ばれ、
データ・ドライバ102に第２階調電圧群を出力させるデ
ータをブランキング・データ（Blanking Data）とも呼
ぶ。ブランキング・データは、第１階調電圧群に対応す
るドライバ・データと同様に表示制御回路104又はその
周辺で生成してデータ・ドライバ102へ転送しても、又
はデータ・ドライバ102に予め格納してもよい。例え
ば、画素アレイを一様に暗く表示する第２階調電圧群
（例えば、その全ての第２階調電圧が黒電圧又は灰色電
圧を示す）をデータ・ドライバ102に出力させる場合、
第２フィールドを開始させる走査開始信号ＦＬＭのパル
スに応じて、データ・ドライバ102の出力端子の各々か
ら所定の第２階調電圧を第２フィールドが終了するまで
立て続けに出力させてもよい。本明細書においては、上
述した種々の第２階調電圧群の出力方法を包括して、本
実施例で説明した如き第２フィールドにおける画素アレ
イの表示動作を、ブランキング画像表示又はブランキン
グ・データによる画像表示と定義し、第２階調電圧をブ
ランキング・データに基づいて生成された階調電圧と定
義する。
【００５８】ＸＧＡクラスの解像度を有する液晶パネル
を画素アレイとして用いる本実施例では、これの図３の
駆動例に倣う動作により、水平データ・クロックＣＬ１
及び走査クロックＣＬ３の３８４パルスで、第１フィー
ルドにおける映像データに基づく映像表示及び第２フィ
ールドにおけるブランキング・データに基づくブランキ
ング表示の各々が完了する。また、この液晶パネルの図
４の駆動例に倣う動作により、水平データ・クロックＣ
Ｌ１の３８４パルスと走査クロックＣＬ３の７６８パル
スで、第１フィールドの映像表示と第２フィールドのブ
ランキング表示とが夫々完了する。
を画素アレイとして用いる本実施例では、これの図３の
駆動例に倣う動作により、水平データ・クロックＣＬ１
及び走査クロックＣＬ３の３８４パルスで、第１フィー
ルドにおける映像データに基づく映像表示及び第２フィ
ールドにおけるブランキング・データに基づくブランキ
ング表示の各々が完了する。また、この液晶パネルの図
４の駆動例に倣う動作により、水平データ・クロックＣ
Ｌ１の３８４パルスと走査クロックＣＬ３の７６８パル
スで、第１フィールドの映像表示と第２フィールドのブ
ランキング表示とが夫々完了する。
【００５９】上述の第１フィールドにおける第１階調電
圧群（映像データに基づき生成される）での画素アレイ
１画面分の走査とこれに続く第２フィールドにおける第
２階調電圧群（ブランキング・データに基づき生成され
る）での画素アレイ１画面分の走査は、図５に示される
第１フレーム期間、第２フレーム期間、及び第３フレー
ム期間にて繰り返される。しかしながら、これらのフレ
ーム期間の第１フィールドにおける第１階調電圧群の生
成は、１フレーム期間置きに交互に変わる。第１フレー
ム期間及び第３フレーム期間では、各々に対応して２つ
のメモリ回路105-1，105-2の一方に格納された映像デー
タの奇数ライン分及び偶数ライン分の一方が読み出され
て第１階調電圧群が生成され、第２フレーム期間では、
これに対応して２つのメモリ回路105-1，105-2の他方に
格納された映像データの奇数ライン分及び偶数ライン分
の他方が読み出されて第１階調電圧群が生成される。
圧群（映像データに基づき生成される）での画素アレイ
１画面分の走査とこれに続く第２フィールドにおける第
２階調電圧群（ブランキング・データに基づき生成され
る）での画素アレイ１画面分の走査は、図５に示される
第１フレーム期間、第２フレーム期間、及び第３フレー
ム期間にて繰り返される。しかしながら、これらのフレ
ーム期間の第１フィールドにおける第１階調電圧群の生
成は、１フレーム期間置きに交互に変わる。第１フレー
ム期間及び第３フレーム期間では、各々に対応して２つ
のメモリ回路105-1，105-2の一方に格納された映像デー
タの奇数ライン分及び偶数ライン分の一方が読み出され
て第１階調電圧群が生成され、第２フレーム期間では、
これに対応して２つのメモリ回路105-1，105-2の他方に
格納された映像データの奇数ライン分及び偶数ライン分
の他方が読み出されて第１階調電圧群が生成される。
【００６０】上述の第１フィールドにおける第１階調電
圧群の画素アレイへの入力（図５のImage Input）と第
２フィールドにおける第２階調電圧群の画素アレイへの
入力（図５のBlack Data Input）とに対し、画素の明
るさの応答は画素アレイの種類により相違する。画素毎
にエレクトロルミネセンス素子や発光ダイオードを備え
た表示装置に対し、液晶パネルを画素アレイとして用い
る表示装置では、各画素に対応する液晶層の光透過率が
これに印加される電界の変化に対して或る時定数に拠る
対数関数的な変化を示す。従って、図５に示すフレーム
期間毎の一連の表示動作における画素の表示輝度の応答
も、例えば図６のように示される。
圧群の画素アレイへの入力（図５のImage Input）と第
２フィールドにおける第２階調電圧群の画素アレイへの
入力（図５のBlack Data Input）とに対し、画素の明
るさの応答は画素アレイの種類により相違する。画素毎
にエレクトロルミネセンス素子や発光ダイオードを備え
た表示装置に対し、液晶パネルを画素アレイとして用い
る表示装置では、各画素に対応する液晶層の光透過率が
これに印加される電界の変化に対して或る時定数に拠る
対数関数的な変化を示す。従って、図５に示すフレーム
期間毎の一連の表示動作における画素の表示輝度の応答
も、例えば図６のように示される。
【００６１】本実施例で用いた液晶パネル101は、ノー
マリ黒表示モード（Normally BlackDisplay Mode）で
動作するため、画素に供給される階調電圧（図２７の画
素電極PXに印加される）と基準電圧（図２７の対向電極
CTに印加される）との差が最小となる（所謂表示オフ状
態の）とき画素は黒く表示され、その差が最大となる
（所謂表示オン状態の）とき画素は白く表示される。ス
イッチング素子SWを通して画素電極PXに供給される電流
量が最小のとき画素が黒く表示され、それが最大のとき
画素が白く表示されるため、前者の表示状態が画素アレ
イに送られる表示オフデータに、後者の表示状態が画素
アレイに送られる表示オンデータにそれぞれ相当する。
エレクトロルミネセンス型の表示装置や発光素子アレイ
型の表示装置でも上述の如くノーマリ黒表示モードで動
作する。図６に示した本実施例による表示輝度の応答
は、連続する２つのフレーム期間の各々において、その
第１フィールドに画像データ（Image Data）として表
示オンデータを、その第２フィールドに黒データ（Blac
k Data）として表示オフデータを、画素に表示させて
得られる。
マリ黒表示モード（Normally BlackDisplay Mode）で
動作するため、画素に供給される階調電圧（図２７の画
素電極PXに印加される）と基準電圧（図２７の対向電極
CTに印加される）との差が最小となる（所謂表示オフ状
態の）とき画素は黒く表示され、その差が最大となる
（所謂表示オン状態の）とき画素は白く表示される。ス
イッチング素子SWを通して画素電極PXに供給される電流
量が最小のとき画素が黒く表示され、それが最大のとき
画素が白く表示されるため、前者の表示状態が画素アレ
イに送られる表示オフデータに、後者の表示状態が画素
アレイに送られる表示オンデータにそれぞれ相当する。
エレクトロルミネセンス型の表示装置や発光素子アレイ
型の表示装置でも上述の如くノーマリ黒表示モードで動
作する。図６に示した本実施例による表示輝度の応答
は、連続する２つのフレーム期間の各々において、その
第１フィールドに画像データ（Image Data）として表
示オンデータを、その第２フィールドに黒データ（Blac
k Data）として表示オフデータを、画素に表示させて
得られる。
【００６２】第１フィールドの冒頭における画素電極へ
の第１階調電圧（上記表示オンデータに対応した電圧）
の印加に対して表示輝度は対数関数的に緩慢な上昇を示
すが、表示輝度は第１フィールドの終了時刻までに所望
のレベルに達する。また、第２フィールドの冒頭におけ
る画素電極への第２階調電圧（上記表示オフデータに対
応した電圧）の印加に対して表示輝度は対数関数的に緩
慢な減衰を示すものの、第２フィールドの終了時刻まで
に画素を黒く表示させるレベルに達する。このように画
素の表示輝度の時間に対する変化は、第１フィールドで
画素を白表示させるレベルを、第２フィールドで画素を
黒表示させるレベルをそれぞれ示す矩形波（Rectangula
r Wave）にはならないものの、１フレーム期間を通し
て視認される画素の輝度は、その前半に映像データに応
答し、その後半に黒輝度に応答するように変動する。従
って、本実施例によれば、液晶表示装置の如きホールド
型の表示装置においても所謂インパルス型の画像表示が
行え、その画面に生成される動画像のぼやけが低減でき
る。なお、本実施例では、１フレーム期間における映像
データの表示期間とブランキング・データの表示期間と
の各々を、このフレーム期間の５０％に設定したが、ブ
ランキング・データの表示期間における走査クロックＣ
Ｌ３の周波数を映像データの表示期間におけるそれより
高めることや、映像データの表示期間におけるゲート線
の選択を走査クロックＣＬ３の複数のパルスに呼応させ
ることにより１フレーム期間における映像データの表示
期間の割合を大きくして表示画像の輝度を上げてもよ
い。
の第１階調電圧（上記表示オンデータに対応した電圧）
の印加に対して表示輝度は対数関数的に緩慢な上昇を示
すが、表示輝度は第１フィールドの終了時刻までに所望
のレベルに達する。また、第２フィールドの冒頭におけ
る画素電極への第２階調電圧（上記表示オフデータに対
応した電圧）の印加に対して表示輝度は対数関数的に緩
慢な減衰を示すものの、第２フィールドの終了時刻まで
に画素を黒く表示させるレベルに達する。このように画
素の表示輝度の時間に対する変化は、第１フィールドで
画素を白表示させるレベルを、第２フィールドで画素を
黒表示させるレベルをそれぞれ示す矩形波（Rectangula
r Wave）にはならないものの、１フレーム期間を通し
て視認される画素の輝度は、その前半に映像データに応
答し、その後半に黒輝度に応答するように変動する。従
って、本実施例によれば、液晶表示装置の如きホールド
型の表示装置においても所謂インパルス型の画像表示が
行え、その画面に生成される動画像のぼやけが低減でき
る。なお、本実施例では、１フレーム期間における映像
データの表示期間とブランキング・データの表示期間と
の各々を、このフレーム期間の５０％に設定したが、ブ
ランキング・データの表示期間における走査クロックＣ
Ｌ３の周波数を映像データの表示期間におけるそれより
高めることや、映像データの表示期間におけるゲート線
の選択を走査クロックＣＬ３の複数のパルスに呼応させ
ることにより１フレーム期間における映像データの表示
期間の割合を大きくして表示画像の輝度を上げてもよ
い。
【００６３】≪第２の実施例≫以下、本発明の第２の実
施例を図１、図３、図４、及び図７乃至図９を用いて説
明する。本実施例では、第１の実施例にて用いた液晶表
示装置と同様な表示装置を用いられるが、図７のタイミ
ング図に示されるこの表示装置に備えられた表示制御回
路（タイミング・コントローラ）104への入力信号及び
これからの出力信号の夫々の波形から明らかなように、
ドライバ・データ（出力信号として，メモリ回路105か
ら読み出される表示データ）の水平帰線期間ＲＥＴが入
力データ（入力信号として，メモリ回路105に入力され
る映像データ）の水平帰線期間ＲＥＴより短縮される。
これにより、本実施例でのドライバ・データの読み出し
とそのデータ・ドライバ102への転送は、図２のタイミ
ング図を参照して説明された第１の実施例によるこれら
の動作よりも短い時間で完了されるため、第１実施例に
て述べた第１フィールドが本実施例では１フレーム期間
の１／２の時間より短くなる。従って、本実施例におい
てその第２フィールドにおけるブランキング・データで
の画素アレイの走査を上述の第１実施例のタイミングで
行っても、１フレーム期間における第１フィールド及び
第２フィールドでの画素アレイの表示動作は、この１フ
レーム期間よりも早く終了する。換言すれば、本実施例
では、第１フィールド及び第２フィールドのいずれにも
属さない余剰な時間がフレーム期間毎に生じる。
施例を図１、図３、図４、及び図７乃至図９を用いて説
明する。本実施例では、第１の実施例にて用いた液晶表
示装置と同様な表示装置を用いられるが、図７のタイミ
ング図に示されるこの表示装置に備えられた表示制御回
路（タイミング・コントローラ）104への入力信号及び
これからの出力信号の夫々の波形から明らかなように、
ドライバ・データ（出力信号として，メモリ回路105か
ら読み出される表示データ）の水平帰線期間ＲＥＴが入
力データ（入力信号として，メモリ回路105に入力され
る映像データ）の水平帰線期間ＲＥＴより短縮される。
これにより、本実施例でのドライバ・データの読み出し
とそのデータ・ドライバ102への転送は、図２のタイミ
ング図を参照して説明された第１の実施例によるこれら
の動作よりも短い時間で完了されるため、第１実施例に
て述べた第１フィールドが本実施例では１フレーム期間
の１／２の時間より短くなる。従って、本実施例におい
てその第２フィールドにおけるブランキング・データで
の画素アレイの走査を上述の第１実施例のタイミングで
行っても、１フレーム期間における第１フィールド及び
第２フィールドでの画素アレイの表示動作は、この１フ
レーム期間よりも早く終了する。換言すれば、本実施例
では、第１フィールド及び第２フィールドのいずれにも
属さない余剰な時間がフレーム期間毎に生じる。
【００６４】＜表示制御回路での映像データ処理＞本実
施例では、フレーム期間毎に、第１フィールドと第２フ
ィールドとの表示装置の動作期間に対して余剰な時間を
設け、第１フィールドで画素アレイに生成された画像を
第２フィールドでブランキング画像で覆う前にこの余剰
時間だけ画面内に保つ。従って、ＸＧＡクラスの解像度
を有する液晶パネルからなる画素アレイを図３の駆動例
に倣い動作させる場合、水平データ・クロックＣＬ１及
び走査クロックＣＬ３の周波数を第１の実施例における
これらの１.２５倍に設定し、夫々の３８４パルスで第
１フィールドを完了させた後、夫々の１９２パルスに対
して画素アレイの走査を止め、更に夫々の３８４パルス
で第２フィールドを完了させることにより、１フレーム
期間の６０％を映像データの表示に、残り４０％をブラ
ンキング・データの表示に夫々割り当てることができ
る。本実施例では、第１の実施例と同様に１フレーム期
間のうちの映像データを画素アレイに入力する（書き込
む）期間を第１フィールドと定義するも、これに続く画
素アレイの走査を止める期間を第２フィールドと定義
し、且つ第１の実施例で第２フィールドと定義したブラ
ンキング・データを画素アレイに入力する（書き込む）
期間を新たに第３フィールドと定義する。
施例では、フレーム期間毎に、第１フィールドと第２フ
ィールドとの表示装置の動作期間に対して余剰な時間を
設け、第１フィールドで画素アレイに生成された画像を
第２フィールドでブランキング画像で覆う前にこの余剰
時間だけ画面内に保つ。従って、ＸＧＡクラスの解像度
を有する液晶パネルからなる画素アレイを図３の駆動例
に倣い動作させる場合、水平データ・クロックＣＬ１及
び走査クロックＣＬ３の周波数を第１の実施例における
これらの１.２５倍に設定し、夫々の３８４パルスで第
１フィールドを完了させた後、夫々の１９２パルスに対
して画素アレイの走査を止め、更に夫々の３８４パルス
で第２フィールドを完了させることにより、１フレーム
期間の６０％を映像データの表示に、残り４０％をブラ
ンキング・データの表示に夫々割り当てることができ
る。本実施例では、第１の実施例と同様に１フレーム期
間のうちの映像データを画素アレイに入力する（書き込
む）期間を第１フィールドと定義するも、これに続く画
素アレイの走査を止める期間を第２フィールドと定義
し、且つ第１の実施例で第２フィールドと定義したブラ
ンキング・データを画素アレイに入力する（書き込む）
期間を新たに第３フィールドと定義する。
【００６５】本実施例では、上述のように表示装置に入
力される映像データの帰線期間ＲＥＴの一部をフレーム
期間毎にドライバ・データの読み出しに割り当ててその
終了時刻を繰り上げるため、画素アレイをドライバ・デ
ータで走査する水平期間を表示装置に映像データを入力
する水平走査期間より短くする。図７に示すように、入
力データの帰線期間ＲＥＴに対してドライバ・データの
それを短縮する処理の一例では、映像データ120を表示
装置に入力するドット・クロック信号ＤＯＴＣＬＫ（映
像制御信号121の一つとして先述）の帰線期間に対応す
るパルス数より、ドライバ・データ106とともにデータ
・ドライバ102に転送するドット・クロックＣＬ２（デ
ータ・ドライバ駆動信号群107に含まれる）の帰線期間
に対応するパルス数が少なくされる。このドット・クロ
ックＣＬ２は、画素アレイの或る水平期間におけるデー
タ・ドライバ102からの階調電圧群の出力とこれに続く
水平期間でのデータ・ドライバ102からの階調電圧群の
出力との間隔をその間に挿入される帰線期間をも含めて
決め、その間隔に応じて水平データ・クロックＣＬ１の
パルス間隔も決まる。さらに、この間隔に応じて走査ク
ロックＣＬ３のパルス間隔（ゲート線の選択タイミン
グ）も決まる。従って、第1実施例にて用いた液晶表示
装置を本実施例で用いる場合、これに備えられたタイミ
ング・コントローラ（表示制御回路）104は第1実施例で
のそれと異なるタイミング制御を行う。例えば、本実施
例での映像データ入力の水平走査期間ＨＳＹＮＣに対す
る水平データ・クロックＣＬ１及び走査クロックＣＬ３
の夫々の周波数は、画素アレイの動作を図３及び図４に
示す駆動例のいずれに倣う場合も第1実施例でのそれら
よりも高くなる。
力される映像データの帰線期間ＲＥＴの一部をフレーム
期間毎にドライバ・データの読み出しに割り当ててその
終了時刻を繰り上げるため、画素アレイをドライバ・デ
ータで走査する水平期間を表示装置に映像データを入力
する水平走査期間より短くする。図７に示すように、入
力データの帰線期間ＲＥＴに対してドライバ・データの
それを短縮する処理の一例では、映像データ120を表示
装置に入力するドット・クロック信号ＤＯＴＣＬＫ（映
像制御信号121の一つとして先述）の帰線期間に対応す
るパルス数より、ドライバ・データ106とともにデータ
・ドライバ102に転送するドット・クロックＣＬ２（デ
ータ・ドライバ駆動信号群107に含まれる）の帰線期間
に対応するパルス数が少なくされる。このドット・クロ
ックＣＬ２は、画素アレイの或る水平期間におけるデー
タ・ドライバ102からの階調電圧群の出力とこれに続く
水平期間でのデータ・ドライバ102からの階調電圧群の
出力との間隔をその間に挿入される帰線期間をも含めて
決め、その間隔に応じて水平データ・クロックＣＬ１の
パルス間隔も決まる。さらに、この間隔に応じて走査ク
ロックＣＬ３のパルス間隔（ゲート線の選択タイミン
グ）も決まる。従って、第1実施例にて用いた液晶表示
装置を本実施例で用いる場合、これに備えられたタイミ
ング・コントローラ（表示制御回路）104は第1実施例で
のそれと異なるタイミング制御を行う。例えば、本実施
例での映像データ入力の水平走査期間ＨＳＹＮＣに対す
る水平データ・クロックＣＬ１及び走査クロックＣＬ３
の夫々の周波数は、画素アレイの動作を図３及び図４に
示す駆動例のいずれに倣う場合も第1実施例でのそれら
よりも高くなる。
【００６６】更に、本実施例では上述の如く、１フレー
ム期間を３つのフィールドに分割し、その第１フィール
ドで画素アレイに映像データを書き込み、これにより生
成された画像を次の第２フィールドで画素アレイにホー
ルドし、最後の第３フィールドで画素アレイにブランキ
ング・データを書き込み、この画像をブランキング画像
で覆う。
ム期間を３つのフィールドに分割し、その第１フィール
ドで画素アレイに映像データを書き込み、これにより生
成された画像を次の第２フィールドで画素アレイにホー
ルドし、最後の第３フィールドで画素アレイにブランキ
ング・データを書き込み、この画像をブランキング画像
で覆う。
【００６７】映像データの書込み及び読出しが独立に行
える２つのメモリ回路105が接続される表示制御回路
（タイミング・コントローラ）104を備えた第1実施例と
同じ表示装置を本実施例で用いる場合、表示制御回路10
4はフレーム期間毎に表示装置に入力された映像データ
を第１ポート109又は第２ポート111を通してメモリ回路
105-1，105-2の一方に書込みながら、その第１フィール
ドにて前のフレーム期間にメモリ回路105-1，105-2の他
方に書き込まれた映像データを読み出す。第１フィール
ドの表示動作に１フレーム期間の40％を割り当てる本実
施例では、映像データをライン毎にメモリ回路105へ書
き込む時間の約40％に相当する時間で１ライン置きにド
ライバ・データとして読み出す。本実施例では、第１実
施例と同様に、或るフレーム期間では映像データの奇数
ライン分を、その次のフレーム期間では映像データの偶
数ライン分を夫々読み出す工程をレーム期間毎に繰り返
す。また、各フレーム期間の第１フィールドにて１ライ
ン分毎に読み出されたドライバ・データに基づいて階調
電圧群（各データ線に対するドライバ出力電圧）を逐次
生成し、その各々を第１実施例と同様に図３又は図４の
駆動例に応じて画素アレイの２ライン（画素行の２行）
へ出力する。即ち、本実施例でも画素アレイは所謂２ラ
イン同時選択駆動を行う。しかしながら、これらの動作
（画素アレイの１画面分の表示動作）に１フレーム期間
の50％に相当する期間を割り当てる第１実施例に対し、
本実施例は１フレーム期間の40％に相当する期間を割り
当てる。
える２つのメモリ回路105が接続される表示制御回路
（タイミング・コントローラ）104を備えた第1実施例と
同じ表示装置を本実施例で用いる場合、表示制御回路10
4はフレーム期間毎に表示装置に入力された映像データ
を第１ポート109又は第２ポート111を通してメモリ回路
105-1，105-2の一方に書込みながら、その第１フィール
ドにて前のフレーム期間にメモリ回路105-1，105-2の他
方に書き込まれた映像データを読み出す。第１フィール
ドの表示動作に１フレーム期間の40％を割り当てる本実
施例では、映像データをライン毎にメモリ回路105へ書
き込む時間の約40％に相当する時間で１ライン置きにド
ライバ・データとして読み出す。本実施例では、第１実
施例と同様に、或るフレーム期間では映像データの奇数
ライン分を、その次のフレーム期間では映像データの偶
数ライン分を夫々読み出す工程をレーム期間毎に繰り返
す。また、各フレーム期間の第１フィールドにて１ライ
ン分毎に読み出されたドライバ・データに基づいて階調
電圧群（各データ線に対するドライバ出力電圧）を逐次
生成し、その各々を第１実施例と同様に図３又は図４の
駆動例に応じて画素アレイの２ライン（画素行の２行）
へ出力する。即ち、本実施例でも画素アレイは所謂２ラ
イン同時選択駆動を行う。しかしながら、これらの動作
（画素アレイの１画面分の表示動作）に１フレーム期間
の50％に相当する期間を割り当てる第１実施例に対し、
本実施例は１フレーム期間の40％に相当する期間を割り
当てる。
【００６８】本実施例では、１フレーム期間の40％に相
当する期間で画素アレイ（液晶パネル）101に生成され
た画像をこれに続く１フレーム期間の20％に相当する期
間（第２フィールド）を通して継続して表示し、更にこ
の第２フィールドに続く１フレーム期間の40％に相当す
る期間（第３フィールド）で、画素アレイ（液晶パネ
ル）101をブランキング表示させる。このブランキング
表示動作は、第１実施例と同様に表示制御回路（タイミ
ング・コントローラ）104からブランキング・データを
データ・ドライバ102に供給して行っても、又は後述の
走査開始信号ＦＬＭのパルスに呼応してデータ・ドライ
バ102自体にブランキング表示用の階調電圧群を発生さ
せてもよい。
当する期間で画素アレイ（液晶パネル）101に生成され
た画像をこれに続く１フレーム期間の20％に相当する期
間（第２フィールド）を通して継続して表示し、更にこ
の第２フィールドに続く１フレーム期間の40％に相当す
る期間（第３フィールド）で、画素アレイ（液晶パネ
ル）101をブランキング表示させる。このブランキング
表示動作は、第１実施例と同様に表示制御回路（タイミ
ング・コントローラ）104からブランキング・データを
データ・ドライバ102に供給して行っても、又は後述の
走査開始信号ＦＬＭのパルスに呼応してデータ・ドライ
バ102自体にブランキング表示用の階調電圧群を発生さ
せてもよい。
【００６９】本実施例では、上述の第1フィールドでの
画像表示のみならず、第３フィールドにおける画像表示
（ブランキング表示）においても、画素アレイの各水平
期間における帰線期間を表示装置に入力される映像デー
タの水平帰線期間よりも図７に示すように短くする。換
言すれば、第３フィールドにてブランキング・データに
応じたデータ・ドライバ102からの画素アレイ全域への
階調電圧出力も１フレーム期間の４０％で行われる。な
お、第３フィールドにおいても、第１フィールドと同様
に図３又は図４の駆動例に応じ、階調電圧の出力毎に画
素アレイのゲート線（走査線）の２ライン（これらに対
応する画素行の２行）を走査ドライバ103で選択する、
所謂２ライン同時選択駆動が行なわれる。
画像表示のみならず、第３フィールドにおける画像表示
（ブランキング表示）においても、画素アレイの各水平
期間における帰線期間を表示装置に入力される映像デー
タの水平帰線期間よりも図７に示すように短くする。換
言すれば、第３フィールドにてブランキング・データに
応じたデータ・ドライバ102からの画素アレイ全域への
階調電圧出力も１フレーム期間の４０％で行われる。な
お、第３フィールドにおいても、第１フィールドと同様
に図３又は図４の駆動例に応じ、階調電圧の出力毎に画
素アレイのゲート線（走査線）の２ライン（これらに対
応する画素行の２行）を走査ドライバ103で選択する、
所謂２ライン同時選択駆動が行なわれる。
【００７０】本実施例の第２フィールドでは、第１フィ
ールドにて画素アレイ101に生成された画像を保持する
ため、走査ドライバ103による画素行の選択を止めると
よい。上述のように、走査クロックＣＬ３に呼応した走
査ドライバ103による画素アレイの１画面分のゲート線
（及びこれに対応する画素行）の選択は走査開始信号Ｆ
ＬＭのパルスに呼応して開始されるため、本実施例で
は、このパルスの第１フィールド及び第３フィールドの
夫々の開始時に発生させ、又は走査開始信号ＦＬＭのパ
ルスを１フレーム期間の２０％に相当する期間毎に発生
させ且つこのうちの第１フィールド及び第３フィールド
の開始に呼応するものだけに走査ドライバ103を感応さ
せる。このため、本実施例では、表示制御回路（タイミ
ング・コントローラ）104からデータ・ドライバ102に供
給される水平データ・クロックＣＬ１のパルス間隔をそ
の帰線期間を水平同期信号ＨＳＹＮＣより短くした分だ
け詰め、この水平データ・クロックＣＬ１のパルス間隔
に合わせて表示制御回路104から走査ドライバ103に供給
される走査クロックＣＬ３のパルス間隔を調整するのみ
ならず、これから走査ドライバ103に供給される走査開
始信号ＦＬＭのパルス間隔も第１実施例とは異なる手法
で調整することが望ましい。
ールドにて画素アレイ101に生成された画像を保持する
ため、走査ドライバ103による画素行の選択を止めると
よい。上述のように、走査クロックＣＬ３に呼応した走
査ドライバ103による画素アレイの１画面分のゲート線
（及びこれに対応する画素行）の選択は走査開始信号Ｆ
ＬＭのパルスに呼応して開始されるため、本実施例で
は、このパルスの第１フィールド及び第３フィールドの
夫々の開始時に発生させ、又は走査開始信号ＦＬＭのパ
ルスを１フレーム期間の２０％に相当する期間毎に発生
させ且つこのうちの第１フィールド及び第３フィールド
の開始に呼応するものだけに走査ドライバ103を感応さ
せる。このため、本実施例では、表示制御回路（タイミ
ング・コントローラ）104からデータ・ドライバ102に供
給される水平データ・クロックＣＬ１のパルス間隔をそ
の帰線期間を水平同期信号ＨＳＹＮＣより短くした分だ
け詰め、この水平データ・クロックＣＬ１のパルス間隔
に合わせて表示制御回路104から走査ドライバ103に供給
される走査クロックＣＬ３のパルス間隔を調整するのみ
ならず、これから走査ドライバ103に供給される走査開
始信号ＦＬＭのパルス間隔も第１実施例とは異なる手法
で調整することが望ましい。
【００７１】＜画像表示タイミングとその制御＞図８
は、本実施例での画素アレイ101による映像データとブ
ランキング・データの表示タイミングを示す図（タイミ
ング・チャート）、図９は画素アレイ101を図８に示す
表示タイミングに応じて動作したときの輝度応答の一例
を示す図である。図８のタイミング・チャートにおい
て、時間軸沿いに連続する２つのフレーム期間（両端に
矢印が付された線で夫々示される第１フレーム期間及び
これに続く第２フレーム期間）の各々を時間軸に沿って
第１フィールド、第２フィールド、及び第３フィールド
に順次分割し、上述したように第１フィールドでドライ
バ・データに応じた階調電圧群（第１実施例にて述べた
第１階調電圧群）を画素アレイの画素群に夫々供給し、
第２フィールドで画素群の各々に第１階調電圧を保持
し、第３フィールドでブランキング・データに応じた階
調電圧群（第１実施例にて述べた第２階調電圧群）を画
素アレイの画素群に夫々供給する。
は、本実施例での画素アレイ101による映像データとブ
ランキング・データの表示タイミングを示す図（タイミ
ング・チャート）、図９は画素アレイ101を図８に示す
表示タイミングに応じて動作したときの輝度応答の一例
を示す図である。図８のタイミング・チャートにおい
て、時間軸沿いに連続する２つのフレーム期間（両端に
矢印が付された線で夫々示される第１フレーム期間及び
これに続く第２フレーム期間）の各々を時間軸に沿って
第１フィールド、第２フィールド、及び第３フィールド
に順次分割し、上述したように第１フィールドでドライ
バ・データに応じた階調電圧群（第１実施例にて述べた
第１階調電圧群）を画素アレイの画素群に夫々供給し、
第２フィールドで画素群の各々に第１階調電圧を保持
し、第３フィールドでブランキング・データに応じた階
調電圧群（第１実施例にて述べた第２階調電圧群）を画
素アレイの画素群に夫々供給する。
【００７２】画素アレイとして第１実施例にて述べたＸ
ＧＡクラスの解像度を有するノーマリ黒表示モードの液
晶パネルを用い、第１フレーム期間及び第２フレーム期
間の各々において、その第１フィールドに画像データ
（Image Data）として表示オンデータを、その第３フ
ィールドに黒データ（Black Data）として表示オフデ
ータを液晶パネルに表示させることで、図９の輝度応答
（液晶パネルにおける液晶層の光透過率の変動）が得ら
れる。本実施例の第２フィールドでは、画素アレイ101
に設けられた各データ線に階調電圧が出力されないた
め、第１フィールドにて画素アレイに生成された画像
は、理論的には暫し静止状態（Still State）に保たれ
る。しかしながら、特に画素アレイとして液晶パネルを
用いるとき、液晶層の光透過率がその内部に生じた電界
の強度変化に遅れて応答するため、その表示輝度（Disp
lay Brightness）は図９の第１フレーム期間及び第２
フレーム期間の各々に示される如く、第２フィールドに
おいても第１階調電圧で上昇し続ける。
ＧＡクラスの解像度を有するノーマリ黒表示モードの液
晶パネルを用い、第１フレーム期間及び第２フレーム期
間の各々において、その第１フィールドに画像データ
（Image Data）として表示オンデータを、その第３フ
ィールドに黒データ（Black Data）として表示オフデ
ータを液晶パネルに表示させることで、図９の輝度応答
（液晶パネルにおける液晶層の光透過率の変動）が得ら
れる。本実施例の第２フィールドでは、画素アレイ101
に設けられた各データ線に階調電圧が出力されないた
め、第１フィールドにて画素アレイに生成された画像
は、理論的には暫し静止状態（Still State）に保たれ
る。しかしながら、特に画素アレイとして液晶パネルを
用いるとき、液晶層の光透過率がその内部に生じた電界
の強度変化に遅れて応答するため、その表示輝度（Disp
lay Brightness）は図９の第１フレーム期間及び第２
フレーム期間の各々に示される如く、第２フィールドに
おいても第１階調電圧で上昇し続ける。
【００７３】表示装置のユーザにより視認される画素ア
レイの明るさが時刻毎における表示輝度の積分値に相当
し、且つ黒データを液晶パネルに表示する期間を１フレ
ーム期間の５０％から４０％に減じても視認される黒の
度合いに大きな差がないと仮定すると、本実施例による
表示装置の駆動方法は次のような利点をもたらす。本実
施例では、１フレーム期間の始めの４０％で画像データ
を画素アレイに書き込み、次の２０％でこの画像データ
を画素アレイに保持することにより、画像データに基づ
く画像を画素アレイにより明るく表示する。即ち、第１
実施例のそれに比べて映像データに応じた電界が液晶層
に印加される時間が長くなるため、その光透過率（換言
すれば、画素の表示輝度）が映像データに応じた値まで
近づけ、又はその値に応答しきる。その後、１フレーム
期間の終わりの４０％で液晶層に印加される電界を消
し、その光透過率を落とすため、１フレーム期間を通し
て第１実施例より高いコントラスト比で表示輝度が変化
する印象をユーザに与える。
レイの明るさが時刻毎における表示輝度の積分値に相当
し、且つ黒データを液晶パネルに表示する期間を１フレ
ーム期間の５０％から４０％に減じても視認される黒の
度合いに大きな差がないと仮定すると、本実施例による
表示装置の駆動方法は次のような利点をもたらす。本実
施例では、１フレーム期間の始めの４０％で画像データ
を画素アレイに書き込み、次の２０％でこの画像データ
を画素アレイに保持することにより、画像データに基づ
く画像を画素アレイにより明るく表示する。即ち、第１
実施例のそれに比べて映像データに応じた電界が液晶層
に印加される時間が長くなるため、その光透過率（換言
すれば、画素の表示輝度）が映像データに応じた値まで
近づけ、又はその値に応答しきる。その後、１フレーム
期間の終わりの４０％で液晶層に印加される電界を消
し、その光透過率を落とすため、１フレーム期間を通し
て第１実施例より高いコントラスト比で表示輝度が変化
する印象をユーザに与える。
【００７４】一方、本実施例では、図８に示すように走
査開始信号ＦＬＭのパルスを第１フレーム期間及び第２
フレーム期間の各々において、第１フィールド及び第３
フィールドに生成させる。従って、走査開始信号ＦＬＭ
のパルスは図５に示す第１実施例のそれと異なり、等間
隔で発生しなくなる。このような走査開始信号ＦＬＭの
パルスは、例えば表示制御回路104又はその周辺回路に
おいて、発生された走査クロックＣＬ３のパルスをカウ
ントし、そのカウント数に応じてフレーム期間毎の開始
時刻とともに第１フィールド及び第３フィールドの夫々
の開始時刻を検知して生成される。
査開始信号ＦＬＭのパルスを第１フレーム期間及び第２
フレーム期間の各々において、第１フィールド及び第３
フィールドに生成させる。従って、走査開始信号ＦＬＭ
のパルスは図５に示す第１実施例のそれと異なり、等間
隔で発生しなくなる。このような走査開始信号ＦＬＭの
パルスは、例えば表示制御回路104又はその周辺回路に
おいて、発生された走査クロックＣＬ３のパルスをカウ
ントし、そのカウント数に応じてフレーム期間毎の開始
時刻とともに第１フィールド及び第３フィールドの夫々
の開始時刻を検知して生成される。
【００７５】走査クロック信号ＣＬ３を表示制御回路10
4に接続させたパルス発振器で等間隔のパルスを含む信
号として発生させ、ＸＧＡクラスの液晶パネルを図８に
示す表示タイミングに則して動作させるとき、この動作
を図３に示す駆動例に倣って行う場合は960パルスの走
査クロック信号ＣＬ３で、この動作を図４に示す駆動例
に倣って行う場合は960パルスの走査クロック信号ＣＬ
３で、動作させる場合は1920パルスの走査クロック信号
ＣＬ３で、１フレーム期間の表示動作が完了する。従っ
て、図３に示す駆動例に倣って画素アレイを動作させる
とき、走査クロックＣＬ３のｎ＋１番目（ｎは任意の自
然数）のパルスでその第１フィールドの画素アレイ走査
を開始させる走査開始信号ＦＬＭの１パルスが生成され
るフレーム期間において、走査クロック信号ＣＬ３のｎ
＋５７６番目のパルスでこのフレーム期間の第３フィー
ルドでの画素アレイ走査を開始させる走査開始信号ＦＬ
Ｍの次の１パルスが生成され、走査クロック信号ＣＬ３
のｎ＋９６０番目のパルスでこのフレーム期間に続く次
のフレーム期間の第１フィールドの画素アレイ走査を開
始させる走査開始信号ＦＬＭのその次の１パルス（the
Pulse after theNext）が生成される。このような
フレーム期間ごとの画素アレイの動作を図４に示す駆動
例に倣い行う場合は、走査クロックＣＬ３のｎ＋１番目
のパルスでフレーム期間の第１フィールドの画素アレイ
走査を開始させる走査開始信号ＦＬＭの１パルスが、そ
のｎ＋１１５２番目のパルスでこのフレーム期間の第３
フィールドでの画素アレイ走査を開始させる走査開始信
号ＦＬＭの次の１パルスが、そのｎ＋１９２０番目のパ
ルスでこのフレーム期間に続く次のフレーム期間の第１
フィールドの画素アレイ走査を開始させる走査開始信号
ＦＬＭのその次の１パルスが夫々生成される。このよう
な走査開始信号ＦＬＭのパルスは、走査クロックＣＬ３
に代えて水平データ・クロックＣＬ１のパルスをカウン
トして生成してもよい。このように走査開始信号ＦＬＭ
のパルスを発生させるいずれの場合においても、フレー
ム期間毎に第１フィールドを開始させる走査開始信号Ｆ
ＬＭのパルスに呼応した画素アレイの走査は、その１画
面分のデータ書き込みが終了すると次の走査開始信号Ｆ
ＬＭのパルスを受けるまで休止される。図３に示す駆動
例に倣って画素アレイを動作させる上述の例では、走査
クロック信号ＣＬ３のｎ＋３８５番目のパルスからｎ＋
５７５番目のパルスまで走査ドライバ103はゲート選択
パルスを出力しない。このため、走査クロック信号ＣＬ
３のｎ＋１番目からｎ＋３８４番目迄のパルス群に呼応
して画素アレイの各画素に入力された第１階調電圧は、
少なくとも走査クロック信号ＣＬ３のｎ＋３８５番目の
パルスからｎ＋５７５番目のパルスまで各画素に保持さ
れる。
4に接続させたパルス発振器で等間隔のパルスを含む信
号として発生させ、ＸＧＡクラスの液晶パネルを図８に
示す表示タイミングに則して動作させるとき、この動作
を図３に示す駆動例に倣って行う場合は960パルスの走
査クロック信号ＣＬ３で、この動作を図４に示す駆動例
に倣って行う場合は960パルスの走査クロック信号ＣＬ
３で、動作させる場合は1920パルスの走査クロック信号
ＣＬ３で、１フレーム期間の表示動作が完了する。従っ
て、図３に示す駆動例に倣って画素アレイを動作させる
とき、走査クロックＣＬ３のｎ＋１番目（ｎは任意の自
然数）のパルスでその第１フィールドの画素アレイ走査
を開始させる走査開始信号ＦＬＭの１パルスが生成され
るフレーム期間において、走査クロック信号ＣＬ３のｎ
＋５７６番目のパルスでこのフレーム期間の第３フィー
ルドでの画素アレイ走査を開始させる走査開始信号ＦＬ
Ｍの次の１パルスが生成され、走査クロック信号ＣＬ３
のｎ＋９６０番目のパルスでこのフレーム期間に続く次
のフレーム期間の第１フィールドの画素アレイ走査を開
始させる走査開始信号ＦＬＭのその次の１パルス（the
Pulse after theNext）が生成される。このような
フレーム期間ごとの画素アレイの動作を図４に示す駆動
例に倣い行う場合は、走査クロックＣＬ３のｎ＋１番目
のパルスでフレーム期間の第１フィールドの画素アレイ
走査を開始させる走査開始信号ＦＬＭの１パルスが、そ
のｎ＋１１５２番目のパルスでこのフレーム期間の第３
フィールドでの画素アレイ走査を開始させる走査開始信
号ＦＬＭの次の１パルスが、そのｎ＋１９２０番目のパ
ルスでこのフレーム期間に続く次のフレーム期間の第１
フィールドの画素アレイ走査を開始させる走査開始信号
ＦＬＭのその次の１パルスが夫々生成される。このよう
な走査開始信号ＦＬＭのパルスは、走査クロックＣＬ３
に代えて水平データ・クロックＣＬ１のパルスをカウン
トして生成してもよい。このように走査開始信号ＦＬＭ
のパルスを発生させるいずれの場合においても、フレー
ム期間毎に第１フィールドを開始させる走査開始信号Ｆ
ＬＭのパルスに呼応した画素アレイの走査は、その１画
面分のデータ書き込みが終了すると次の走査開始信号Ｆ
ＬＭのパルスを受けるまで休止される。図３に示す駆動
例に倣って画素アレイを動作させる上述の例では、走査
クロック信号ＣＬ３のｎ＋３８５番目のパルスからｎ＋
５７５番目のパルスまで走査ドライバ103はゲート選択
パルスを出力しない。このため、走査クロック信号ＣＬ
３のｎ＋１番目からｎ＋３８４番目迄のパルス群に呼応
して画素アレイの各画素に入力された第１階調電圧は、
少なくとも走査クロック信号ＣＬ３のｎ＋３８５番目の
パルスからｎ＋５７５番目のパルスまで各画素に保持さ
れる。
【００７６】上述のように、本実施例では走査開始信号
ＦＬＭのパルス間隔をフレーム期間ごとに第１の間隔と
これと異なる第２の間隔とで交互に替えたが、このよう
な走査開始信号ＦＬＭの採用に代えて、走査ドライバ10
3に走査クロックＣＬ３のパルスをカウントする機能を
付加し、そのカウント数に応じてこれによるゲート選択
パルス出力動作の第２フィールドでの休止との第３フィ
ールドでの再開を制御してもよい。この場合、走査開始
信号ＦＬＭはフレーム期間毎にその開始時刻に呼応した
（換言すれば、その第１フィールドにおける画素アレイ
走査を開始させる）パルスのみを発生すれば十分である
が、その反面、走査ドライバ103の構造が複雑になるこ
とは否めない。上述した走査開始信号ＦＬＭのパルスを
フレーム期間毎に不等間隔で発生させる手法は、走査ド
ライバ103として市販の集積回路素子を利用し、且つ表
示制御回路又はその周辺の設計変更を最小限に留める点
で有利である。
ＦＬＭのパルス間隔をフレーム期間ごとに第１の間隔と
これと異なる第２の間隔とで交互に替えたが、このよう
な走査開始信号ＦＬＭの採用に代えて、走査ドライバ10
3に走査クロックＣＬ３のパルスをカウントする機能を
付加し、そのカウント数に応じてこれによるゲート選択
パルス出力動作の第２フィールドでの休止との第３フィ
ールドでの再開を制御してもよい。この場合、走査開始
信号ＦＬＭはフレーム期間毎にその開始時刻に呼応した
（換言すれば、その第１フィールドにおける画素アレイ
走査を開始させる）パルスのみを発生すれば十分である
が、その反面、走査ドライバ103の構造が複雑になるこ
とは否めない。上述した走査開始信号ＦＬＭのパルスを
フレーム期間毎に不等間隔で発生させる手法は、走査ド
ライバ103として市販の集積回路素子を利用し、且つ表
示制御回路又はその周辺の設計変更を最小限に留める点
で有利である。
【００７７】なお、図８に示した第１フレーム期間の第
１フィールドでは、図３又は図４に示した如き駆動例に
倣い、画素アレイの全域に映像データの奇数ライン分を
１回書き込み、その第２フィールドでは奇数ラインの映
像データのみによる映像を画素アレイにそのままホール
ドし、その第３フィールドでは第１フィールドと同じ手
法で画素アレイを走査してその全域にブランキング・デ
ータを１回書き込む。また、第１フレーム期間に続く第
２フレーム期間の第１フィールドでは、第１フレーム期
間の第１フィールドと同様に図３又は図４に示した如き
駆動例に倣い、画素アレイの全域に映像データの偶数ラ
イン分を１回書き込み、その第２フィールドでは偶数ラ
インの映像データのみによる映像を画素アレイにそのま
まホールドし、その第３フィールドでは第１フィールド
と同じ手法で画素アレイを走査してその全域にブランキ
ング・データを１回書き込む。このような一連の画素ア
レイの動作は１フレーム期間置きに繰り返される。ま
た、第１フレーム期間の第１フィールドで画素アレイに
映像データの偶数ライン分を書き込み、第２フレーム期
間の第１フィールドで画素アレイに映像データの奇数ラ
イン分を書き込んでもよい。
１フィールドでは、図３又は図４に示した如き駆動例に
倣い、画素アレイの全域に映像データの奇数ライン分を
１回書き込み、その第２フィールドでは奇数ラインの映
像データのみによる映像を画素アレイにそのままホール
ドし、その第３フィールドでは第１フィールドと同じ手
法で画素アレイを走査してその全域にブランキング・デ
ータを１回書き込む。また、第１フレーム期間に続く第
２フレーム期間の第１フィールドでは、第１フレーム期
間の第１フィールドと同様に図３又は図４に示した如き
駆動例に倣い、画素アレイの全域に映像データの偶数ラ
イン分を１回書き込み、その第２フィールドでは偶数ラ
インの映像データのみによる映像を画素アレイにそのま
まホールドし、その第３フィールドでは第１フィールド
と同じ手法で画素アレイを走査してその全域にブランキ
ング・データを１回書き込む。このような一連の画素ア
レイの動作は１フレーム期間置きに繰り返される。ま
た、第１フレーム期間の第１フィールドで画素アレイに
映像データの偶数ライン分を書き込み、第２フレーム期
間の第１フィールドで画素アレイに映像データの奇数ラ
イン分を書き込んでもよい。
【００７８】本実施例において、フレーム期間毎にその
第３フィールドで、ブランキング・データとして、画素
アレイの各画素の輝度を最小に近づける所謂黒データが
画素アレイに書き込まれることにより、夫々のフレーム
期間の第１フィールド及び第２フィールドを通して映像
データに応じた輝度に応答した画像を表示する画面が第
３フィールドになるや否や漆黒に変わる。このため、連
続する複数のフレーム期間を通して表示画像を変える所
謂動画像を画素アレイに生成するとき、その画面に生じ
る動画ぼやけ（表示物体の輪郭のにじみ）が低減され
る。
第３フィールドで、ブランキング・データとして、画素
アレイの各画素の輝度を最小に近づける所謂黒データが
画素アレイに書き込まれることにより、夫々のフレーム
期間の第１フィールド及び第２フィールドを通して映像
データに応じた輝度に応答した画像を表示する画面が第
３フィールドになるや否や漆黒に変わる。このため、連
続する複数のフレーム期間を通して表示画像を変える所
謂動画像を画素アレイに生成するとき、その画面に生じ
る動画ぼやけ（表示物体の輪郭のにじみ）が低減され
る。
【００７９】なお、本実施例では、映像データの表示期
間とブランキング・データの表示期間をフレーム期間の
６０％及び４０％に夫々設定したが、画素アレイの明る
さに応じ、上述の第２フィールド（ゲート選択パルス出
力の休止期間）と第３フィールド（画素アレイへの黒デ
ータ書き込み期間）とを時間軸沿いに入れ替えてもよ
い。この場合、１フレーム期間の始めの４０％での画素
アレイへの映像データ書き込みが終わるや否や、その次
の４０％での画素アレイへの黒データ書き込みが開始さ
れ、その最後の２０％で画素アレイはブランキング画像
表示状態にホールドされる。これにより、１フレーム期
間における映像データの表示期間とブランキング・デー
タの表示期間との比率は、４０％：６０％に逆転され
る。
間とブランキング・データの表示期間をフレーム期間の
６０％及び４０％に夫々設定したが、画素アレイの明る
さに応じ、上述の第２フィールド（ゲート選択パルス出
力の休止期間）と第３フィールド（画素アレイへの黒デ
ータ書き込み期間）とを時間軸沿いに入れ替えてもよ
い。この場合、１フレーム期間の始めの４０％での画素
アレイへの映像データ書き込みが終わるや否や、その次
の４０％での画素アレイへの黒データ書き込みが開始さ
れ、その最後の２０％で画素アレイはブランキング画像
表示状態にホールドされる。これにより、１フレーム期
間における映像データの表示期間とブランキング・デー
タの表示期間との比率は、４０％：６０％に逆転され
る。
【００８０】≪第３の実施例≫以下、本発明の第３の実
施例を図１乃至図４、及び図１０乃至図１３を用いて説
明する。本実施例では、ブランキング・データの画素ア
レイへの書き込みをその走査線（ゲート線）を４ライン
置きに逐次選択して行い、又はブランキング・データに
対応する階調電圧群の出力期間にこの階調電圧群を４ラ
インの走査線で夫々制御される画素行に供給することに
より、表示装置に入力される映像データのフレーム期間
毎にその７５％で映像データを、その２５％でブランキ
ング・データを画素アレイに順次表示する。従って、フ
レーム期間毎にその５０％で映像データを、その５０％
でブランキング・データを画素アレイに順次表示する第
１実施例に比べて、本実施例ではフレーム期間毎の映像
データに応じた画像表示期間の比率が高い。また、本実
施例では、第２実施例で述べたように各フレーム期間の
冒頭で画素アレイに映像データを書き込み、その終了後
に暫く映像データを画素アレイに保持する。従って、図
１０のタイミング・チャートに示されるように夫々のフ
レーム期間（図１０には第１フレーム期間とこれに続く
第２フレーム期間が示される）を３つのフィールドに分
割し、第１フィールドでは映像データを画素アレイに書
込み、これに続く第２フィールドで映像表示を画素アレ
イにホールドする。本実施例では、この第１フィールド
と第２フィールドとを合わせた１フレーム期間の７５％
に相当する時間に亘り、画素アレイでの映像表示が行わ
れる。更に本実施例では、この第２フィールドに続く第
３フィールド（１フレーム期間の２５％に相当）で画素
アレイにブランキング・データを書き込み、画素アレイ
でのブランキング表示が行われる。本実施例では、第１
フィールドでは映像データを画素アレイに書込み、これ
に続く第２フィールドで映像表示を画素アレイにホール
ドする。本実施例では、１フレーム期間の５０％を第１
フィールドに、その２５％を第２フィールドに夫々割り
当てて、画素アレイに配置された各画素への階調電圧の
印加時間を第２実施例のそれより長くする。従って、或
る映像データによる画像を同じ輝度で画素アレイに表示
させるとき、本実施例ではデータ・ドライバ102に加わ
る負荷が軽減される。
施例を図１乃至図４、及び図１０乃至図１３を用いて説
明する。本実施例では、ブランキング・データの画素ア
レイへの書き込みをその走査線（ゲート線）を４ライン
置きに逐次選択して行い、又はブランキング・データに
対応する階調電圧群の出力期間にこの階調電圧群を４ラ
インの走査線で夫々制御される画素行に供給することに
より、表示装置に入力される映像データのフレーム期間
毎にその７５％で映像データを、その２５％でブランキ
ング・データを画素アレイに順次表示する。従って、フ
レーム期間毎にその５０％で映像データを、その５０％
でブランキング・データを画素アレイに順次表示する第
１実施例に比べて、本実施例ではフレーム期間毎の映像
データに応じた画像表示期間の比率が高い。また、本実
施例では、第２実施例で述べたように各フレーム期間の
冒頭で画素アレイに映像データを書き込み、その終了後
に暫く映像データを画素アレイに保持する。従って、図
１０のタイミング・チャートに示されるように夫々のフ
レーム期間（図１０には第１フレーム期間とこれに続く
第２フレーム期間が示される）を３つのフィールドに分
割し、第１フィールドでは映像データを画素アレイに書
込み、これに続く第２フィールドで映像表示を画素アレ
イにホールドする。本実施例では、この第１フィールド
と第２フィールドとを合わせた１フレーム期間の７５％
に相当する時間に亘り、画素アレイでの映像表示が行わ
れる。更に本実施例では、この第２フィールドに続く第
３フィールド（１フレーム期間の２５％に相当）で画素
アレイにブランキング・データを書き込み、画素アレイ
でのブランキング表示が行われる。本実施例では、第１
フィールドでは映像データを画素アレイに書込み、これ
に続く第２フィールドで映像表示を画素アレイにホール
ドする。本実施例では、１フレーム期間の５０％を第１
フィールドに、その２５％を第２フィールドに夫々割り
当てて、画素アレイに配置された各画素への階調電圧の
印加時間を第２実施例のそれより長くする。従って、或
る映像データによる画像を同じ輝度で画素アレイに表示
させるとき、本実施例ではデータ・ドライバ102に加わ
る負荷が軽減される。
【００８１】＜表示データと表示制御信号の生成＞本実
施例では、第１実施例及び第２実施例と同様に、ＸＧＡ
クラスの解像度を有し且つノーマリ黒表示モードで画像
を表示する液晶パネルが画素アレイとして搭載された表
示装置を用いる。その構成及び機能は、第１実施例で図
１を参照して述べたそれと概ね同じである。本実施例で
も第１実施例と同様に、図２に示される入力データの如
く、映像データが水平同期信号ＨＳＹＮＣに同期して１
ライン毎に表示装置に入力される。表示装置に入力され
た映像データはフレーム期間毎にその表示制御回路（タ
イミング・コントローラ）に接続された２つのメモリ回
路105のいずれか一方に交互に一旦記憶される（図１参
照）。２つのメモリ回路105のいずれか一方に映像デー
タを記憶させたフレーム期間の終了後、次のフレーム期
間で表示装置に入力される映像データをメモリ回路105
の他方に記憶させながら、メモリ回路105の一方から映
像データを１ライン置きに表示データとして読み出し、
ドライバ・データ106としてデータ・ドライバ102に転送
する。このような一連の動作をフレーム期間毎に繰り返
す。メモリ回路105からの表示データの読み出しは、１
フレーム期間置きに映像データの奇数ライン分又は偶数
ライン分を交互に読み出して行われる。例えば、図１０
の第１フレーム期間に映像データの奇数ライン分が、第
２フレーム期間に映像データの偶数ライン分が、この第
２フレーム期間の次のフレーム期間に映像データの奇数
ライン分がメモリ回路105から順次読み出され、フレー
ム期間の各々で読み出されなかった残りの映像データは
棄てられる。このようにしてフレーム期間毎にその第１
フィールドでメモリ回路105から読み出され、データ・
ドライバ102へ転送される表示データに基づいて、デー
タ・ドライバ102は階調電圧群（第１の実施例で述べた
第１階調電圧群）を生成し、ＸＧＡクラスの解像度でカ
ラー画像を表示する画素アレイに並設された３０７２本
のデータ線の夫々に出力する。この第１階調電圧群に含
まれる第１階調電圧の各々は、３０７２本のデータ線の
いずれかに対応する画素に供給される。この第１階調電
圧を受ける画素は、後述のゲート選択パルス（走査信号
のパルス）が印加されるゲート線沿いに並び、画素行を
なす。表示データとしてデータ・ドライバ102に転送さ
れた奇数ライン又は偶数ラインの映像データに対し、デ
ータ・ドライバ102は第１階調電圧群を第１フィールド
内に３８４回出力する。
施例では、第１実施例及び第２実施例と同様に、ＸＧＡ
クラスの解像度を有し且つノーマリ黒表示モードで画像
を表示する液晶パネルが画素アレイとして搭載された表
示装置を用いる。その構成及び機能は、第１実施例で図
１を参照して述べたそれと概ね同じである。本実施例で
も第１実施例と同様に、図２に示される入力データの如
く、映像データが水平同期信号ＨＳＹＮＣに同期して１
ライン毎に表示装置に入力される。表示装置に入力され
た映像データはフレーム期間毎にその表示制御回路（タ
イミング・コントローラ）に接続された２つのメモリ回
路105のいずれか一方に交互に一旦記憶される（図１参
照）。２つのメモリ回路105のいずれか一方に映像デー
タを記憶させたフレーム期間の終了後、次のフレーム期
間で表示装置に入力される映像データをメモリ回路105
の他方に記憶させながら、メモリ回路105の一方から映
像データを１ライン置きに表示データとして読み出し、
ドライバ・データ106としてデータ・ドライバ102に転送
する。このような一連の動作をフレーム期間毎に繰り返
す。メモリ回路105からの表示データの読み出しは、１
フレーム期間置きに映像データの奇数ライン分又は偶数
ライン分を交互に読み出して行われる。例えば、図１０
の第１フレーム期間に映像データの奇数ライン分が、第
２フレーム期間に映像データの偶数ライン分が、この第
２フレーム期間の次のフレーム期間に映像データの奇数
ライン分がメモリ回路105から順次読み出され、フレー
ム期間の各々で読み出されなかった残りの映像データは
棄てられる。このようにしてフレーム期間毎にその第１
フィールドでメモリ回路105から読み出され、データ・
ドライバ102へ転送される表示データに基づいて、デー
タ・ドライバ102は階調電圧群（第１の実施例で述べた
第１階調電圧群）を生成し、ＸＧＡクラスの解像度でカ
ラー画像を表示する画素アレイに並設された３０７２本
のデータ線の夫々に出力する。この第１階調電圧群に含
まれる第１階調電圧の各々は、３０７２本のデータ線の
いずれかに対応する画素に供給される。この第１階調電
圧を受ける画素は、後述のゲート選択パルス（走査信号
のパルス）が印加されるゲート線沿いに並び、画素行を
なす。表示データとしてデータ・ドライバ102に転送さ
れた奇数ライン又は偶数ラインの映像データに対し、デ
ータ・ドライバ102は第１階調電圧群を第１フィールド
内に３８４回出力する。
【００８２】一方、画素アレイを図３の駆動例に倣い動
作させるとき、データ・ドライバ102による第１階調電
圧群の出力毎に、画素アレイのゲート線の２本毎に順次
走査ドライバ103からゲート選択パルスが印加される。
画素アレイを図４の駆動例に倣い動作させるとき、デー
タ・ドライバ102による第１階調電圧群の出力周期の１
／２の間隔で、画素アレイのゲート線の１本毎に順次走
査ドライバ103からゲート選択パルスが印加される。Ｘ
ＧＡクラスの解像度でカラー画像を表示する画素アレイ
を図３の駆動例に倣い動作させる場合、走査ドライバ10
3は第１フィールドにてゲート選択パルスを３８４回出
力する。また、この画素アレイを図４の駆動例に倣い動
作させる場合、走査ドライバ103は第１フィールドにて
ゲート選択パルスを７６８回出力する。
作させるとき、データ・ドライバ102による第１階調電
圧群の出力毎に、画素アレイのゲート線の２本毎に順次
走査ドライバ103からゲート選択パルスが印加される。
画素アレイを図４の駆動例に倣い動作させるとき、デー
タ・ドライバ102による第１階調電圧群の出力周期の１
／２の間隔で、画素アレイのゲート線の１本毎に順次走
査ドライバ103からゲート選択パルスが印加される。Ｘ
ＧＡクラスの解像度でカラー画像を表示する画素アレイ
を図３の駆動例に倣い動作させる場合、走査ドライバ10
3は第１フィールドにてゲート選択パルスを３８４回出
力する。また、この画素アレイを図４の駆動例に倣い動
作させる場合、走査ドライバ103は第１フィールドにて
ゲート選択パルスを７６８回出力する。
【００８３】以上の工程により、夫々のフレーム期間の
第１フィールドにて、画素アレイの垂直方向に並ぶ７６
８本の画素行がゲート選択パルスで順次選択され、夫々
の画素行に含まれる３０７２個の画素に第１階調電圧が
供給される。データ・ドライバ102からの第１階調電圧
群の出力は、表示制御回路（タイミング・コントロー
ラ）104からデータ・ドライバ102に送られる水平データ
・クロックＣＬ１のパルスに、走査ドライバ103からの
ゲート選択パルス（走査信号パルス）の出力は、表示制
御回路104から走査ドライバ103に送られる走査クロック
ＣＬ３のパルスに夫々呼応する（例えば、同期する）。
また、第１フィールドにおいて各画素に第１階調電圧を
供給する（画素アレイに映像を生成する）一連の工程
は、表示制御回路104から走査ドライバ103、必要に応じ
てはデータ・ドライバ102に供給される走査開始信号Ｆ
ＬＭのパルスにより開始される。換言すれば、データ・
ドライバ102は水平データ・クロックＣＬ１の周波数に
応じて第１階調電圧群を出力し、走査ドライバ103は走
査クロックＣＬ３の周波数に応じてゲート選択パルスを
出力する。本実施例では、水平データ・クロックＣＬ１
のパルスを映像データとともに表示装置に入力される水
平同期信号ＨＳＹＮＣのそれとと同じ周期で発生させ
る。
第１フィールドにて、画素アレイの垂直方向に並ぶ７６
８本の画素行がゲート選択パルスで順次選択され、夫々
の画素行に含まれる３０７２個の画素に第１階調電圧が
供給される。データ・ドライバ102からの第１階調電圧
群の出力は、表示制御回路（タイミング・コントロー
ラ）104からデータ・ドライバ102に送られる水平データ
・クロックＣＬ１のパルスに、走査ドライバ103からの
ゲート選択パルス（走査信号パルス）の出力は、表示制
御回路104から走査ドライバ103に送られる走査クロック
ＣＬ３のパルスに夫々呼応する（例えば、同期する）。
また、第１フィールドにおいて各画素に第１階調電圧を
供給する（画素アレイに映像を生成する）一連の工程
は、表示制御回路104から走査ドライバ103、必要に応じ
てはデータ・ドライバ102に供給される走査開始信号Ｆ
ＬＭのパルスにより開始される。換言すれば、データ・
ドライバ102は水平データ・クロックＣＬ１の周波数に
応じて第１階調電圧群を出力し、走査ドライバ103は走
査クロックＣＬ３の周波数に応じてゲート選択パルスを
出力する。本実施例では、水平データ・クロックＣＬ１
のパルスを映像データとともに表示装置に入力される水
平同期信号ＨＳＹＮＣのそれとと同じ周期で発生させ
る。
【００８４】本実施例では、図１０のタイミング・チャ
ートの如く、フレーム期間毎に第１フィールドに続く１
フレーム期間の２５％の期間を第１フィールドで供給さ
れた第１階調電圧を各画素にて保持する第２フィールド
に宛がう。第２フィールドでは、例えば第１フィールド
にて画素アレイを走査させた走査クロックＣＬ３のパル
ス数の半数のパルスに対して走査ドライバ103からのゲ
ート選択パルス出力（走査信号パルス）を止める。ま
た、第２フィールドでは、例えば第１フィールドにて第
１階調電圧群を出力させた水平データ・クロックＣＬ１
のパルス数の半数のパルスに対してデータ・ドライバ10
2からの階調電圧群の出力を止める。第２実施例にて述
べたように、画素アレイの１画面分のゲート線（画素
行）の走査が終了し、又はデータ・ドライバ102に入力
された１フレーム期間分の表示データに対応する第１階
調電圧が出力され尽くしても、走査開始信号ＦＬＭのパ
ルスが新たに生成されない限り、データ・ドライバ102
及び走査ドライバ103は次の画素アレイへの階調電圧の
出力と画素アレイの走査を開始しないため、ゲート選択
パルスや階調電圧群の出力が休止する。
ートの如く、フレーム期間毎に第１フィールドに続く１
フレーム期間の２５％の期間を第１フィールドで供給さ
れた第１階調電圧を各画素にて保持する第２フィールド
に宛がう。第２フィールドでは、例えば第１フィールド
にて画素アレイを走査させた走査クロックＣＬ３のパル
ス数の半数のパルスに対して走査ドライバ103からのゲ
ート選択パルス出力（走査信号パルス）を止める。ま
た、第２フィールドでは、例えば第１フィールドにて第
１階調電圧群を出力させた水平データ・クロックＣＬ１
のパルス数の半数のパルスに対してデータ・ドライバ10
2からの階調電圧群の出力を止める。第２実施例にて述
べたように、画素アレイの１画面分のゲート線（画素
行）の走査が終了し、又はデータ・ドライバ102に入力
された１フレーム期間分の表示データに対応する第１階
調電圧が出力され尽くしても、走査開始信号ＦＬＭのパ
ルスが新たに生成されない限り、データ・ドライバ102
及び走査ドライバ103は次の画素アレイへの階調電圧の
出力と画素アレイの走査を開始しないため、ゲート選択
パルスや階調電圧群の出力が休止する。
【００８５】さらに、本実施例では、図１０のタイミン
グ・チャートの如く、フレーム期間毎に第２フィールド
に続く１フレーム期間の２５％の期間を各画素に第２階
調電圧を供給する第３フィールドに宛がう。第２階調電
圧を受けた各々の画素の表示輝度は、これが第１階調電
圧を受けたときのそれ以下となる。第１階調電圧で黒く
表示される画素は第２階調電圧で黒又はこれに近い色で
表示されるが、その他の画素（特に第１階調電圧で白又
はこれに近い色で表示される画素）の表示輝度は、第３
フィールドの開始とともに減少する。従って、本実施例
でも第２実施例同様、各フレーム期間において、第３フ
ィールドにて画素アレイにブランキング画像を表示させ
るが、その期間は第１実施例並びに第２実施例のそれに
比べて短い。このように短縮されたブランキング表示期
間を補償すべく、本実施例では、第３フィールド（画素
アレイへのブランキング・データ書込み期間）にて走査
クロックＣＬ３のパルス毎（画素アレイ動作の水平期間
毎）に出力されるゲート選択パルス（走査信号パルス）
が印加されるゲート線の数が、第１フィールド（画素ア
レイへの表示データ書込み期間）におけるその数より増
やされる。この手法は、図３の駆動例で用いた走査ドラ
イバ103を用いる表示装置に好適である。また、図４の
駆動例で用いたような、走査クロックＣＬ３の１パルス
に対して複数のゲート線を選択できない走査ドライバ10
3を用いる表示装置では、第３フィールドにおける走査
クロックＣＬ３の周波数を第１フィールドにおけるそれ
より高くすることで、短縮されたブランキング表示期間
での画素アレイ全域へのブランキング・データ入力を完
了させる。
グ・チャートの如く、フレーム期間毎に第２フィールド
に続く１フレーム期間の２５％の期間を各画素に第２階
調電圧を供給する第３フィールドに宛がう。第２階調電
圧を受けた各々の画素の表示輝度は、これが第１階調電
圧を受けたときのそれ以下となる。第１階調電圧で黒く
表示される画素は第２階調電圧で黒又はこれに近い色で
表示されるが、その他の画素（特に第１階調電圧で白又
はこれに近い色で表示される画素）の表示輝度は、第３
フィールドの開始とともに減少する。従って、本実施例
でも第２実施例同様、各フレーム期間において、第３フ
ィールドにて画素アレイにブランキング画像を表示させ
るが、その期間は第１実施例並びに第２実施例のそれに
比べて短い。このように短縮されたブランキング表示期
間を補償すべく、本実施例では、第３フィールド（画素
アレイへのブランキング・データ書込み期間）にて走査
クロックＣＬ３のパルス毎（画素アレイ動作の水平期間
毎）に出力されるゲート選択パルス（走査信号パルス）
が印加されるゲート線の数が、第１フィールド（画素ア
レイへの表示データ書込み期間）におけるその数より増
やされる。この手法は、図３の駆動例で用いた走査ドラ
イバ103を用いる表示装置に好適である。また、図４の
駆動例で用いたような、走査クロックＣＬ３の１パルス
に対して複数のゲート線を選択できない走査ドライバ10
3を用いる表示装置では、第３フィールドにおける走査
クロックＣＬ３の周波数を第１フィールドにおけるそれ
より高くすることで、短縮されたブランキング表示期間
での画素アレイ全域へのブランキング・データ入力を完
了させる。
【００８６】第３フィールドにて水平期間毎にゲート選
択パルスが印加されるゲート線数を第１フィールドでの
それより多くして画素アレイを動作する例は、図１１を
参照して説明される。この例では、走査クロックＣＬ３
の１パルスに呼応して画素アレイのゲート線の２ライン
のみならず、４ラインにもゲート選択パルスを印加でき
る（所謂４ラインの同時選択対応の）走査ドライバ103
を用いる。データ・ドライバ102からの第２階調電圧群
（ブランキング・データ）の出力毎（画素アレイ動作の
水平期間毎）に、走査ドライバ103はゲート線群Ｇ１、
Ｇ２、Ｇ３、Ｇ４、その次のゲート線群Ｇ５、Ｇ６、Ｇ
７、Ｇ８の順に４本のゲート線を４本置きに順次選択
し、選択されたゲート線群（４本のゲート線）に対応す
る夫々の画素行には第２階調電圧群が順次印加される。
このため、図１１のタイミング・チャートに拠る第３フ
ィールドでの画素アレイへのブランキング・データ入力
は、水平データ・クロックＣＬ１のパルスに呼応したデ
ータ・ドライバ102からの１９２回の第２階調電圧出力
と、走査クロックＣＬ３のパルスに呼応したデータ・ド
ライバ102からの１９２回のゲート選択パルス出力とに
より完了する。従って、水平データ・クロックＣＬ１の
パルスが第３フィールドにおいても水平同期信号ＨＳＹ
ＮＣのそれとと同じ周期で発生させる場合、１フレーム
期間の２５％に相当する時間で画素アレイ全域にブラン
キング画像が生成される。
択パルスが印加されるゲート線数を第１フィールドでの
それより多くして画素アレイを動作する例は、図１１を
参照して説明される。この例では、走査クロックＣＬ３
の１パルスに呼応して画素アレイのゲート線の２ライン
のみならず、４ラインにもゲート選択パルスを印加でき
る（所謂４ラインの同時選択対応の）走査ドライバ103
を用いる。データ・ドライバ102からの第２階調電圧群
（ブランキング・データ）の出力毎（画素アレイ動作の
水平期間毎）に、走査ドライバ103はゲート線群Ｇ１、
Ｇ２、Ｇ３、Ｇ４、その次のゲート線群Ｇ５、Ｇ６、Ｇ
７、Ｇ８の順に４本のゲート線を４本置きに順次選択
し、選択されたゲート線群（４本のゲート線）に対応す
る夫々の画素行には第２階調電圧群が順次印加される。
このため、図１１のタイミング・チャートに拠る第３フ
ィールドでの画素アレイへのブランキング・データ入力
は、水平データ・クロックＣＬ１のパルスに呼応したデ
ータ・ドライバ102からの１９２回の第２階調電圧出力
と、走査クロックＣＬ３のパルスに呼応したデータ・ド
ライバ102からの１９２回のゲート選択パルス出力とに
より完了する。従って、水平データ・クロックＣＬ１の
パルスが第３フィールドにおいても水平同期信号ＨＳＹ
ＮＣのそれとと同じ周期で発生させる場合、１フレーム
期間の２５％に相当する時間で画素アレイ全域にブラン
キング画像が生成される。
【００８７】一方、第３フィールドにて走査クロックＣ
Ｌ３の周波数を第１フィールドでのそれより高めて、そ
のパルスを水平期間毎に複数回発生させ、これに呼応し
て生成されるゲート選択パルスを画素アレイのゲート線
の１ライン毎に順次印加する例は、図１２を参照して説
明される。この例では、走査クロックＣＬ３のパルスを
第１フィールドでのそれの４倍とし、このパルスを画素
アレイの水平期間毎に４回発生させる。このため、図１
２のタイミング・チャートに拠る第３フィールド（画素
アレイへのブランキング・データ入力期間）において、
データ・ドライバ102からの第２階調電圧出力が図１１
のタイミング・チャートによるそれと同様に１９２回繰
り返されるも、走査クロックＣＬ３のパルスに呼応した
データ・ドライバ102からのゲート選択パルス出力は７
６８回繰り返される。従って、水平データ・クロックＣ
Ｌ１のパルスが第３フィールドでも水平同期信号ＨＳＹ
ＮＣのそれと同じ周期で発生する場合、１フレーム期間
の２５％に相当する時間で画素アレイに並設されたる７
６８本のゲート線に対応する画素行の総てに第２階調電
圧が供給される。
Ｌ３の周波数を第１フィールドでのそれより高めて、そ
のパルスを水平期間毎に複数回発生させ、これに呼応し
て生成されるゲート選択パルスを画素アレイのゲート線
の１ライン毎に順次印加する例は、図１２を参照して説
明される。この例では、走査クロックＣＬ３のパルスを
第１フィールドでのそれの４倍とし、このパルスを画素
アレイの水平期間毎に４回発生させる。このため、図１
２のタイミング・チャートに拠る第３フィールド（画素
アレイへのブランキング・データ入力期間）において、
データ・ドライバ102からの第２階調電圧出力が図１１
のタイミング・チャートによるそれと同様に１９２回繰
り返されるも、走査クロックＣＬ３のパルスに呼応した
データ・ドライバ102からのゲート選択パルス出力は７
６８回繰り返される。従って、水平データ・クロックＣ
Ｌ１のパルスが第３フィールドでも水平同期信号ＨＳＹ
ＮＣのそれと同じ周期で発生する場合、１フレーム期間
の２５％に相当する時間で画素アレイに並設されたる７
６８本のゲート線に対応する画素行の総てに第２階調電
圧が供給される。
【００８８】以上の説明を総括すると、本実施例による
表示装置及びその駆動方法は、フレーム期間毎における
画素アレイへの表示データ入力（第１階調電圧による表
示動作）期間と画素アレイへのブランキング・データ入
力（第２階調電圧による表示動作）期間とで、走査クロ
ックＣＬ３のパルスに呼応して選択されるゲート線数
（走査信号パルスが送られる画素行数）及び走査クロッ
クＣＬ３の周波数（パルス間隔）の少なくとも一方を変
更することに特徴付けられる。
表示装置及びその駆動方法は、フレーム期間毎における
画素アレイへの表示データ入力（第１階調電圧による表
示動作）期間と画素アレイへのブランキング・データ入
力（第２階調電圧による表示動作）期間とで、走査クロ
ックＣＬ３のパルスに呼応して選択されるゲート線数
（走査信号パルスが送られる画素行数）及び走査クロッ
クＣＬ３の周波数（パルス間隔）の少なくとも一方を変
更することに特徴付けられる。
【００８９】図１１及び図１２のいずれに示されたタイ
ミング・チャートに拠る画素アレイへのブランキング・
データ入力（第３フィールドでの画素アレイ動作）にお
いても、走査ドライバ103からのゲート選択パルス（走
査信号パルス）の出力様式（Outputting Pattern）
は、画素アレイへの表示データ入力（第１フィールドで
の画素アレイ動作）におけるそれとは異なる。ゲート選
択パルスの出力様式をフィールドに応じて替える手法の
一例として、第１フィールド及び第３フィールドでの画
素アレイ走査を夫々開始させる走査開始信号ＦＬＭのパ
ルスを走査ドライバ103に認識させて、これによる走査
クロックＣＬ３のパルス毎のゲート線選択数を走査ドラ
イバ103内でのイネーブル信号（Enable Signal）の送
信経路の変更等により切り替える。この手法は、図１１
に示された画素アレイの駆動例に好適である。また、ゲ
ート選択パルスの出力様式をフィールドに応じて替える
手法の他の例として、走査開始信号ＦＬＭのパルスに応
じて表示制御回路（タイミング・コントローラ）104に
より走査クロックＣＬ３の周波数（パルス間隔）をパル
ス発振器やこれに類似した回路の調整により切り替えて
もよい。この手法は、図１２に示された画素アレイの駆
動例に好適である。
ミング・チャートに拠る画素アレイへのブランキング・
データ入力（第３フィールドでの画素アレイ動作）にお
いても、走査ドライバ103からのゲート選択パルス（走
査信号パルス）の出力様式（Outputting Pattern）
は、画素アレイへの表示データ入力（第１フィールドで
の画素アレイ動作）におけるそれとは異なる。ゲート選
択パルスの出力様式をフィールドに応じて替える手法の
一例として、第１フィールド及び第３フィールドでの画
素アレイ走査を夫々開始させる走査開始信号ＦＬＭのパ
ルスを走査ドライバ103に認識させて、これによる走査
クロックＣＬ３のパルス毎のゲート線選択数を走査ドラ
イバ103内でのイネーブル信号（Enable Signal）の送
信経路の変更等により切り替える。この手法は、図１１
に示された画素アレイの駆動例に好適である。また、ゲ
ート選択パルスの出力様式をフィールドに応じて替える
手法の他の例として、走査開始信号ＦＬＭのパルスに応
じて表示制御回路（タイミング・コントローラ）104に
より走査クロックＣＬ３の周波数（パルス間隔）をパル
ス発振器やこれに類似した回路の調整により切り替えて
もよい。この手法は、図１２に示された画素アレイの駆
動例に好適である。
【００９０】図４に示す画素アレイへの表示データ入力
方法や図１２に示す画素アレイへのブランキング・デー
タ入力方法では走査クロックＣＬ３のパルス間隔が水平
データ・クロックのそれより短くなる。このため、或る
ゲート線に印加されるゲート選択パルスを走査クロック
ＣＬ３の或るパルスで立ち上げ、このパルス（以下、ｎ
番目のパルス）に続く走査クロックＣＬ３のパルス（以
下、（ｎ＋１）番目のパルス）で立ち下げると、このゲ
ート線に対応する画素行への階調電圧供給時間も短くな
る。例えば、液晶パネルを画素アレイとして用いたと
き、この画素行をなす各画素の画素電極の電位が表示デ
ータやブランキング・データに対応した値に到達しなく
なる可能性も否めない。これに対して、走査ドライバ10
3に例えばシフトレジスタ又はこれに類似する機能を有
する回路を内蔵させ、走査クロックＣＬ３のｎ番目のパ
ルスで立ち上がるゲート選択パルスをその（ｎ＋ｍ）番
目のパルス（ｍは２以上の自然数）で立ち下げることに
より、このゲート選択パルスで選択される画素行への階
調電圧供給時間を延ばす。換言すれば、走査クロックＣ
Ｌ３の１パルス間隔毎に画素行を選択し且つこの時間内
で選択された画素行をなす画素へ階調電圧を供給する従
来の手法に対し、図４及び図１２に示される画素アレイ
の駆動例では、走査クロックＣＬ３のパルス間隔の複数
に相当する時間で画素行を選択し、この画素行をなす画
素へ階調電圧を供給する。
方法や図１２に示す画素アレイへのブランキング・デー
タ入力方法では走査クロックＣＬ３のパルス間隔が水平
データ・クロックのそれより短くなる。このため、或る
ゲート線に印加されるゲート選択パルスを走査クロック
ＣＬ３の或るパルスで立ち上げ、このパルス（以下、ｎ
番目のパルス）に続く走査クロックＣＬ３のパルス（以
下、（ｎ＋１）番目のパルス）で立ち下げると、このゲ
ート線に対応する画素行への階調電圧供給時間も短くな
る。例えば、液晶パネルを画素アレイとして用いたと
き、この画素行をなす各画素の画素電極の電位が表示デ
ータやブランキング・データに対応した値に到達しなく
なる可能性も否めない。これに対して、走査ドライバ10
3に例えばシフトレジスタ又はこれに類似する機能を有
する回路を内蔵させ、走査クロックＣＬ３のｎ番目のパ
ルスで立ち上がるゲート選択パルスをその（ｎ＋ｍ）番
目のパルス（ｍは２以上の自然数）で立ち下げることに
より、このゲート選択パルスで選択される画素行への階
調電圧供給時間を延ばす。換言すれば、走査クロックＣ
Ｌ３の１パルス間隔毎に画素行を選択し且つこの時間内
で選択された画素行をなす画素へ階調電圧を供給する従
来の手法に対し、図４及び図１２に示される画素アレイ
の駆動例では、走査クロックＣＬ３のパルス間隔の複数
に相当する時間で画素行を選択し、この画素行をなす画
素へ階調電圧を供給する。
【００９１】このように走査ドライバ103による走査信
号パルスの立ち上がりや立ち下がり（Rise and/or Fa
ll of Scanning Signal Pulse）の制御を走査クロ
ックＣＬ３のパルス毎に逐次行わず、その特定なパルス
を走査ドライバ103に認識させて行わせる手法は、本実
施例にて次のように応用してもよい。例えば、走査クロ
ックＣＬ３の周波数を１フレーム期間を通して上述の第
３フィールドでの値（水平データ・クロックの周波数の
４倍）にする。このとき、第１フィールドにおける画素
アレイへの表示データ入力期間にて、走査クロックＣＬ
３はパルスを１５３６回発生するため、画素アレイの垂
直方向沿いの半ばに位置する画素行に供給されるべき第
１階調電圧群が出力する時点で画素アレイの垂直方向沿
いの走査が完了する。従って、画素アレイに表示される
画像は本来のそれに比べて垂直方向に引き延ばされる。
そこで、第１フィールドにおける走査ドライバ103の各
ゲート線に対する走査信号パルスの立ち上げ動作を走査
クロックＣＬ３の１パルス置きに行わせる。また、走査
信号パルスの立ち下げ動作は、各走査信号パルスの立ち
上げ動作に対応する走査クロックＣＬ３のパルスから数
えて４番目のパルスに呼応させて行わせる。即ち、第１
フィールドにおいても第３フィールドと同様に走査クロ
ックＣＬ３のパルス間隔の４倍の時間で画素行に階調電
圧を供給する。この画素アレイの駆動例は、第１フィー
ルドと第３フィールドとに宛がう時間の比率に応じて走
査クロックＣＬ３の周波数を水平データ・クロックＣＬ
１のそれに対する倍率を変え、第１フィールドにおける
走査信号パルスの立ち上げ（ゲート選択パルスの出力）
を走査クロックＣＬ３の複数のパルス毎に行うことに特
徴付けられる。
号パルスの立ち上がりや立ち下がり（Rise and/or Fa
ll of Scanning Signal Pulse）の制御を走査クロ
ックＣＬ３のパルス毎に逐次行わず、その特定なパルス
を走査ドライバ103に認識させて行わせる手法は、本実
施例にて次のように応用してもよい。例えば、走査クロ
ックＣＬ３の周波数を１フレーム期間を通して上述の第
３フィールドでの値（水平データ・クロックの周波数の
４倍）にする。このとき、第１フィールドにおける画素
アレイへの表示データ入力期間にて、走査クロックＣＬ
３はパルスを１５３６回発生するため、画素アレイの垂
直方向沿いの半ばに位置する画素行に供給されるべき第
１階調電圧群が出力する時点で画素アレイの垂直方向沿
いの走査が完了する。従って、画素アレイに表示される
画像は本来のそれに比べて垂直方向に引き延ばされる。
そこで、第１フィールドにおける走査ドライバ103の各
ゲート線に対する走査信号パルスの立ち上げ動作を走査
クロックＣＬ３の１パルス置きに行わせる。また、走査
信号パルスの立ち下げ動作は、各走査信号パルスの立ち
上げ動作に対応する走査クロックＣＬ３のパルスから数
えて４番目のパルスに呼応させて行わせる。即ち、第１
フィールドにおいても第３フィールドと同様に走査クロ
ックＣＬ３のパルス間隔の４倍の時間で画素行に階調電
圧を供給する。この画素アレイの駆動例は、第１フィー
ルドと第３フィールドとに宛がう時間の比率に応じて走
査クロックＣＬ３の周波数を水平データ・クロックＣＬ
１のそれに対する倍率を変え、第１フィールドにおける
走査信号パルスの立ち上げ（ゲート選択パルスの出力）
を走査クロックＣＬ３の複数のパルス毎に行うことに特
徴付けられる。
【００９２】＜画像表示タイミング＞本実施例では、図
１０のタイミング・チャートに則り、フレーム期間毎に
画素アレイを表示データ（映像データ）及びブランキン
グ・データで順次走査する。表示データは、第１実施例
及び第２実施例にて述べたように、１フレーム期間置き
に表示装置に入力された映像データの奇数ライン分及び
偶数ライン分のいずれか一方を交互に読み出し、ドライ
バ・データ106としてデータ・ドライバ102へ転送する。
例えば、図１０に示された第１フレームの第１フィール
ドでは、或るフレーム期間に表示装置に入力された映像
データの奇数ラインに対応する一群に基づく第１階調電
圧群をデータ・ドライバ102から画素アレイ101全域に入
力し、第２フレームの第１フィールドでは、或るフレー
ム期間の次のフレーム期間に表示装置に入力された映像
データの偶数ラインに対応する一群に基づく第１階調電
圧群をデータ・ドライバ102から画素アレイ101全域に入
力する。いずれのフレーム期間においても、第１階調電
圧の出力に対して画素アレイの画素行の２行が選択され
る。
１０のタイミング・チャートに則り、フレーム期間毎に
画素アレイを表示データ（映像データ）及びブランキン
グ・データで順次走査する。表示データは、第１実施例
及び第２実施例にて述べたように、１フレーム期間置き
に表示装置に入力された映像データの奇数ライン分及び
偶数ライン分のいずれか一方を交互に読み出し、ドライ
バ・データ106としてデータ・ドライバ102へ転送する。
例えば、図１０に示された第１フレームの第１フィール
ドでは、或るフレーム期間に表示装置に入力された映像
データの奇数ラインに対応する一群に基づく第１階調電
圧群をデータ・ドライバ102から画素アレイ101全域に入
力し、第２フレームの第１フィールドでは、或るフレー
ム期間の次のフレーム期間に表示装置に入力された映像
データの偶数ラインに対応する一群に基づく第１階調電
圧群をデータ・ドライバ102から画素アレイ101全域に入
力する。いずれのフレーム期間においても、第１階調電
圧の出力に対して画素アレイの画素行の２行が選択され
る。
【００９３】いずれのフレーム期間においても、第１フ
ィールドに続く第２フィールドでは、第１フィールドで
入力された第１階調電圧群を画素アレイ全域にて保持す
る。第２フィールドにおいて、例えば液晶パネルの画素
に設けられた画素電極からの電荷の漏洩により画素に保
持されるべき階調電圧が降下するも、画素アレイによる
画像表示に支障をきたすものでない。従って、このよう
な状況を含めて、第２フィールドを画素アレイに設けら
れた夫々の画素による第１階調電圧の保持期間と定義す
る。
ィールドに続く第２フィールドでは、第１フィールドで
入力された第１階調電圧群を画素アレイ全域にて保持す
る。第２フィールドにおいて、例えば液晶パネルの画素
に設けられた画素電極からの電荷の漏洩により画素に保
持されるべき階調電圧が降下するも、画素アレイによる
画像表示に支障をきたすものでない。従って、このよう
な状況を含めて、第２フィールドを画素アレイに設けら
れた夫々の画素による第１階調電圧の保持期間と定義す
る。
【００９４】いずれのフレーム期間においても、第２フ
ィールドに続く第３フィールドでは、ブランキング・デ
ータに基づく第１階調電圧群をデータ・ドライバ102か
ら画素アレイ101全域に入力する。本実施例では、水平
データ・クロックＣＬ１の１パルスに呼応した（水平期
間毎の）データ・ドライバ102からの第１階調電圧の出
力に対して画素アレイの画素行の４行が選択される。換
言すれば、１回の階調電圧出力に対して選択される（或
る階調電圧が供給される）画素行数が表示データによる
画像表示時に比べてブランキング画像表示時に多くなる
ため、画素アレイにおけるブランキング画像の解像度も
表示データによる画像に比べて下がる。しかしながら、
表示装置の画面を一様に黒又はそれに近い色で表示して
ブランキング画像を生成する場合は、その解像度の低下
は問題とならない。また、表示データによる画像の特定
の領域（画素）の輝度を第３フィールドで選択的に下げ
る場合、この特定領域を含むブランキング画像の一部の
表示輝度を他の部分より下げることで、上述の解像度の
相違の影響は打ち消される。
ィールドに続く第３フィールドでは、ブランキング・デ
ータに基づく第１階調電圧群をデータ・ドライバ102か
ら画素アレイ101全域に入力する。本実施例では、水平
データ・クロックＣＬ１の１パルスに呼応した（水平期
間毎の）データ・ドライバ102からの第１階調電圧の出
力に対して画素アレイの画素行の４行が選択される。換
言すれば、１回の階調電圧出力に対して選択される（或
る階調電圧が供給される）画素行数が表示データによる
画像表示時に比べてブランキング画像表示時に多くなる
ため、画素アレイにおけるブランキング画像の解像度も
表示データによる画像に比べて下がる。しかしながら、
表示装置の画面を一様に黒又はそれに近い色で表示して
ブランキング画像を生成する場合は、その解像度の低下
は問題とならない。また、表示データによる画像の特定
の領域（画素）の輝度を第３フィールドで選択的に下げ
る場合、この特定領域を含むブランキング画像の一部の
表示輝度を他の部分より下げることで、上述の解像度の
相違の影響は打ち消される。
【００９５】図１３は、画素アレイとして用いたＸＧＡ
クラスの解像度を有するノーマリ黒表示モードの液晶パ
ネル（第１実施例及び第２実施例でも用いた）に、第１
フレーム期間及び第２フレーム期間の各々にて、その第
１フィールドに画像データ（Image Data）として表示
オンデータを、その第３フィールドに黒データ（BlackD
ata）として表示オフデータを夫々入力させて得られた
画素アレイ（液晶パネル）の輝度応答（液晶パネルにお
ける液晶層の光透過率の変動）を示すグラフである。本
実施例の第２フィールドでも、第２実施例のそれと同様
に、画素アレイ101に設けられた各データ線に階調電圧
が出力されないため、第１フィールドにて画素アレイに
生成された画像は、第２フィールドにて理論的には静止
状態に保たれるはずであるが、画素アレイとして液晶パ
ネルを用いると、液晶層の光透過率がその内部に生じた
電界の強度変化に遅れて応答するため、画素アレイの表
示輝度は第２フィールドにおいても上昇し続ける。従っ
て、本実施例でも第２実施例と同様に、１フレーム期間
において映像データに応じた電界が液晶層に印加される
時間が延び、画素の表示輝度は映像データに応じた値ま
で近づけ、又はその値に応答しきる。このようにして画
素アレイに生成された画像は、１フレーム期間の終わり
の２５％（第３フィールド）で液晶層に印加される電界
を弱め、液晶層の光透過率を落とすことにより黒又はこ
れに近い色で一様に表示される画像に置き換えられるた
め、１フレーム期間を通して第１実施例より高いコント
ラスト比で表示輝度が変化する印象をユーザに与える。
クラスの解像度を有するノーマリ黒表示モードの液晶パ
ネル（第１実施例及び第２実施例でも用いた）に、第１
フレーム期間及び第２フレーム期間の各々にて、その第
１フィールドに画像データ（Image Data）として表示
オンデータを、その第３フィールドに黒データ（BlackD
ata）として表示オフデータを夫々入力させて得られた
画素アレイ（液晶パネル）の輝度応答（液晶パネルにお
ける液晶層の光透過率の変動）を示すグラフである。本
実施例の第２フィールドでも、第２実施例のそれと同様
に、画素アレイ101に設けられた各データ線に階調電圧
が出力されないため、第１フィールドにて画素アレイに
生成された画像は、第２フィールドにて理論的には静止
状態に保たれるはずであるが、画素アレイとして液晶パ
ネルを用いると、液晶層の光透過率がその内部に生じた
電界の強度変化に遅れて応答するため、画素アレイの表
示輝度は第２フィールドにおいても上昇し続ける。従っ
て、本実施例でも第２実施例と同様に、１フレーム期間
において映像データに応じた電界が液晶層に印加される
時間が延び、画素の表示輝度は映像データに応じた値ま
で近づけ、又はその値に応答しきる。このようにして画
素アレイに生成された画像は、１フレーム期間の終わり
の２５％（第３フィールド）で液晶層に印加される電界
を弱め、液晶層の光透過率を落とすことにより黒又はこ
れに近い色で一様に表示される画像に置き換えられるた
め、１フレーム期間を通して第１実施例より高いコント
ラスト比で表示輝度が変化する印象をユーザに与える。
【００９６】本実施例では、上述のように第２実施例に
よる表示装置及びその駆動方法の利点に加えて、第２実
施例の第３フィールドよりも短い時間で画素アレイ（表
示装置の画面）の輝度が下がる。この効果は、ブランキ
ング・データに応じた階調電圧を図１１又は図１２のデ
ータ・ドライバ出力波形と夫々のゲート線Ｇ１，Ｇ２，
Ｇ３，…に出力されるゲート選択パルスに則り画素アレ
イに出力することに因る。従って、本実施例による表示
装置は、第２実施例による表示装置に上述した走査クロ
ックＣＬ３の周波数変調やゲート選択パルス制御等のシ
ステムが付加されるも、第２実施例によるそれに比べて
次のような利点が得られる。その一つは、映像データに
基づく画像の表示輝度の向上である。これは、本実施例
にて、第１フィールドにおける画素アレイへの画像デー
タ（表示データ）の書き込み時間が延ばしやすく、且つ
第１フィールドから第２フィールドに亘る画像表示時間
も延ばしやすいことに拠る。その他の一つは、特に画素
アレイによる動画像表示で生じる移動物体の輪郭のにじ
み（ぼやけ）の更なる低減である。これは、本実施例に
より、フレーム期間毎に高い表示輝度で生成された画像
（映像データに基づく）を第３フィールドの短い時間内
でブランキング画像に置き換えることで、画素アレイに
生成される映像がインパルス型の表示装置のそれにより
近づくことに拠る。
よる表示装置及びその駆動方法の利点に加えて、第２実
施例の第３フィールドよりも短い時間で画素アレイ（表
示装置の画面）の輝度が下がる。この効果は、ブランキ
ング・データに応じた階調電圧を図１１又は図１２のデ
ータ・ドライバ出力波形と夫々のゲート線Ｇ１，Ｇ２，
Ｇ３，…に出力されるゲート選択パルスに則り画素アレ
イに出力することに因る。従って、本実施例による表示
装置は、第２実施例による表示装置に上述した走査クロ
ックＣＬ３の周波数変調やゲート選択パルス制御等のシ
ステムが付加されるも、第２実施例によるそれに比べて
次のような利点が得られる。その一つは、映像データに
基づく画像の表示輝度の向上である。これは、本実施例
にて、第１フィールドにおける画素アレイへの画像デー
タ（表示データ）の書き込み時間が延ばしやすく、且つ
第１フィールドから第２フィールドに亘る画像表示時間
も延ばしやすいことに拠る。その他の一つは、特に画素
アレイによる動画像表示で生じる移動物体の輪郭のにじ
み（ぼやけ）の更なる低減である。これは、本実施例に
より、フレーム期間毎に高い表示輝度で生成された画像
（映像データに基づく）を第３フィールドの短い時間内
でブランキング画像に置き換えることで、画素アレイに
生成される映像がインパルス型の表示装置のそれにより
近づくことに拠る。
【００９７】なお、本実施例では、映像データの表示期
間とブランキング・データの表示期間をフレーム期間の
７５％及び２５％に夫々設定したが、画素アレイの明る
さに応じ、上述の第２フィールド（ゲート選択パルス出
力の休止期間）と第３フィールド（画素アレイへの黒デ
ータ書き込み期間）とを時間軸沿いに入れ替えてもよ
い。この場合、１フレーム期間の始めの５０％での画素
アレイへの映像データ書き込みが終わるや否や、その次
の２５％での画素アレイへの黒データ書き込みが開始さ
れ、その最後の２５％で画素アレイはブランキング画像
表示状態にホールドされる。これにより、画素アレイに
よる映像データの表示期間とブランキング・データの表
示期間とは、ともに１フレーム期間の５０％に設定され
る。
間とブランキング・データの表示期間をフレーム期間の
７５％及び２５％に夫々設定したが、画素アレイの明る
さに応じ、上述の第２フィールド（ゲート選択パルス出
力の休止期間）と第３フィールド（画素アレイへの黒デ
ータ書き込み期間）とを時間軸沿いに入れ替えてもよ
い。この場合、１フレーム期間の始めの５０％での画素
アレイへの映像データ書き込みが終わるや否や、その次
の２５％での画素アレイへの黒データ書き込みが開始さ
れ、その最後の２５％で画素アレイはブランキング画像
表示状態にホールドされる。これにより、画素アレイに
よる映像データの表示期間とブランキング・データの表
示期間とは、ともに１フレーム期間の５０％に設定され
る。
【００９８】≪第４の実施例≫以下、本発明の第４の実
施例を図１、図１１、図１２、図１４から図１６を用い
て説明する。本実施例でも、図１に示す表示装置を用
い、これに入力される映像データをフレーム期間毎にメ
モリ回路105のいずれか一方に１フレーム期間置きに交
互に格納する。メモリ回路105の一方に格納された１フ
レーム期間分の映像データは、次の１フレーム期間分の
映像データがメモリ回路105の他方に格納され始めると
ともに表示データとしてメモリ回路105の一方から読み
出され、ドライバ・データ106としてデータ・ドライバ1
02に転送される。しかし、本実施例では、メモリ回路10
5から表示データを読み出す工程において、上述の各実
施例と異なり、映像データをなす水平方向のデータ群を
１ライン毎に読み出す。このため、図１４のタイミング
・チャートのドライバ・データ波形に示される如く、フ
レーム期間毎に映像データの奇数ライン分（Ｌ１，Ｌ
３，Ｌ５，…）と偶数ライン分（Ｌ２，Ｌ４，Ｌ６，
…）とが一緒に表示データとして読み出される。
施例を図１、図１１、図１２、図１４から図１６を用い
て説明する。本実施例でも、図１に示す表示装置を用
い、これに入力される映像データをフレーム期間毎にメ
モリ回路105のいずれか一方に１フレーム期間置きに交
互に格納する。メモリ回路105の一方に格納された１フ
レーム期間分の映像データは、次の１フレーム期間分の
映像データがメモリ回路105の他方に格納され始めると
ともに表示データとしてメモリ回路105の一方から読み
出され、ドライバ・データ106としてデータ・ドライバ1
02に転送される。しかし、本実施例では、メモリ回路10
5から表示データを読み出す工程において、上述の各実
施例と異なり、映像データをなす水平方向のデータ群を
１ライン毎に読み出す。このため、図１４のタイミング
・チャートのドライバ・データ波形に示される如く、フ
レーム期間毎に映像データの奇数ライン分（Ｌ１，Ｌ
３，Ｌ５，…）と偶数ライン分（Ｌ２，Ｌ４，Ｌ６，
…）とが一緒に表示データとして読み出される。
【００９９】また、本実施例では、画素アレイによる表
示動作の１フレーム期間を２つのフィールドに分割し、
第１フィールドでは画素アレイに表示データ（上述の如
く映像データを１ライン毎に読み出して得られる）を書
き込んで映像を表示し、これに続く第２フィールドでは
画素アレイにブランキング・データの書き込んでブラン
キング画像を表示する。このため、本実施例では、画素
アレイによる１フレーム期間を表示動作に含まれる帰線
期間（水平帰線期間や垂直帰線期間）を短縮し、表示装
置に入力される映像データ120に含まれる帰線期間の少
なくとも一部を、第２フィールドにおけるブランキング
画像表示に割り当てる。これにより本実施例では、１フ
レーム期間の７５％を映像データに基づく画像表示期間
に、その残り２５％をブランキング画像表示期間に割り
当てる。このような画像表示タイミングに合わせ、本実
施例では表示装置に備えられた表示制御回路（液晶タイ
ミング・コントローラ）104によるタイミング制御も上
述の各実施例のそれと異ならせている。
示動作の１フレーム期間を２つのフィールドに分割し、
第１フィールドでは画素アレイに表示データ（上述の如
く映像データを１ライン毎に読み出して得られる）を書
き込んで映像を表示し、これに続く第２フィールドでは
画素アレイにブランキング・データの書き込んでブラン
キング画像を表示する。このため、本実施例では、画素
アレイによる１フレーム期間を表示動作に含まれる帰線
期間（水平帰線期間や垂直帰線期間）を短縮し、表示装
置に入力される映像データ120に含まれる帰線期間の少
なくとも一部を、第２フィールドにおけるブランキング
画像表示に割り当てる。これにより本実施例では、１フ
レーム期間の７５％を映像データに基づく画像表示期間
に、その残り２５％をブランキング画像表示期間に割り
当てる。このような画像表示タイミングに合わせ、本実
施例では表示装置に備えられた表示制御回路（液晶タイ
ミング・コントローラ）104によるタイミング制御も上
述の各実施例のそれと異ならせている。
【０１００】＜表示制御回路での映像データ処理＞本実
施例では、第１フィールドにて表示装置に入力された映
像データを１ライン毎に読み出して生成された映像デー
タを画素アレイに入力するため、その水平データ・クロ
ックＣＬ１及び走査クロックＣＬ３の周波数は、映像デ
ータの水平同期信号ＨＳＹＮＣのそれより高くなる。画
素アレイの表示動作における水平帰線期間を短縮した場
合、水平データ・クロックＣＬ１及び走査クロックＣＬ
３のパルス間隔は水平同期信号ＨＳＹＮＣのそれに比べ
て、映像データの水平帰線期間と画素アレイの表示動作
の水平帰線期間との差に応じて短くなる。一方、本実施
例では、映像データの水平帰線期間の一部を第２フィー
ルドに宛がうため、これによるブランキング画像表示の
時間も上述の各実施例に比べて限られる。従って、デー
タ・ドライバ102からの第２階調電圧の１回の出力に対
してより多くの画素行を選択し、この第２階調電圧をこ
れらの画素行に一括して供給することが望ましい。
施例では、第１フィールドにて表示装置に入力された映
像データを１ライン毎に読み出して生成された映像デー
タを画素アレイに入力するため、その水平データ・クロ
ックＣＬ１及び走査クロックＣＬ３の周波数は、映像デ
ータの水平同期信号ＨＳＹＮＣのそれより高くなる。画
素アレイの表示動作における水平帰線期間を短縮した場
合、水平データ・クロックＣＬ１及び走査クロックＣＬ
３のパルス間隔は水平同期信号ＨＳＹＮＣのそれに比べ
て、映像データの水平帰線期間と画素アレイの表示動作
の水平帰線期間との差に応じて短くなる。一方、本実施
例では、映像データの水平帰線期間の一部を第２フィー
ルドに宛がうため、これによるブランキング画像表示の
時間も上述の各実施例に比べて限られる。従って、デー
タ・ドライバ102からの第２階調電圧の１回の出力に対
してより多くの画素行を選択し、この第２階調電圧をこ
れらの画素行に一括して供給することが望ましい。
【０１０１】図１５の各フレーム期間における第２フィ
ールドでの画素アレイの動作は、例えば、第３実施例の
第３フィールドのそれに倣って行うとよい。本実施例に
よるＸＧＡクラスの解像度を有する画素アレイの表示動
作は、その第２フィールドにおけるブランキング画像表
示を図１１のタイミング・チャートに則って行う場合、
水平データ・クロックＣＬ１及び走査クロックＣＬ３の
７６８パルスで第１フィールドの画素アレイ走査が、こ
れらの１９２パルスで第２フィールドの画素アレイ走査
が夫々完了される。また、この画素アレイによる第２フ
ィールドにおけるブランキング画像表示を図１２のタイ
ミング・チャートに則って行うと、第１フィールド並び
に第２フィールドの画素アレイ走査に要する水平データ
・クロックＣＬ１の夫々のパルス数、及び第１フィール
ドの画素アレイ走査に要する走査クロックＣＬ３のパル
ス数は図１１のタイミング・チャートに則る場合のそれ
らと同じながらも、第２フィールドの画素アレイ走査を
完了させる走査クロックＣＬ３のパルスは、その間隔を
第１フィールドにおけるそれの１／４に縮めて７６８回
発生される。第２フィールドにおける画素アレイ走査
を、図１１のタイミング・チャートにより行う場合も、
図１２のタイミング・チャートに拠り行う場合も、画素
アレイは１フレーム期間の８０％で映像データによる画
像表示を、その２０％でブランキング画像表示を夫々行
う。このため、映像データの水平帰線期間及び垂直帰線
期間の少なくとも一方から１フレーム期間の２０％に相
当する時間を捻出することが要請される。
ールドでの画素アレイの動作は、例えば、第３実施例の
第３フィールドのそれに倣って行うとよい。本実施例に
よるＸＧＡクラスの解像度を有する画素アレイの表示動
作は、その第２フィールドにおけるブランキング画像表
示を図１１のタイミング・チャートに則って行う場合、
水平データ・クロックＣＬ１及び走査クロックＣＬ３の
７６８パルスで第１フィールドの画素アレイ走査が、こ
れらの１９２パルスで第２フィールドの画素アレイ走査
が夫々完了される。また、この画素アレイによる第２フ
ィールドにおけるブランキング画像表示を図１２のタイ
ミング・チャートに則って行うと、第１フィールド並び
に第２フィールドの画素アレイ走査に要する水平データ
・クロックＣＬ１の夫々のパルス数、及び第１フィール
ドの画素アレイ走査に要する走査クロックＣＬ３のパル
ス数は図１１のタイミング・チャートに則る場合のそれ
らと同じながらも、第２フィールドの画素アレイ走査を
完了させる走査クロックＣＬ３のパルスは、その間隔を
第１フィールドにおけるそれの１／４に縮めて７６８回
発生される。第２フィールドにおける画素アレイ走査
を、図１１のタイミング・チャートにより行う場合も、
図１２のタイミング・チャートに拠り行う場合も、画素
アレイは１フレーム期間の８０％で映像データによる画
像表示を、その２０％でブランキング画像表示を夫々行
う。このため、映像データの水平帰線期間及び垂直帰線
期間の少なくとも一方から１フレーム期間の２０％に相
当する時間を捻出することが要請される。
【０１０２】上述のとおり、本実施例ではＸＧＡクラス
の解像度を有する画素アレイ（液晶パネル）を用い、こ
れによる映像データに基づいた画像の表示に１フレーム
期間の７５％を、これによるブランキング画像の表示に
１フレーム期間の残り２５％を期間に夫々割り当てる。
従って、水平データ・クロックＣＬ１の７６８パルスに
より映像データに拠る画像表示が、その２５６パルスに
よりブランキング画像表示が夫々完了される。
の解像度を有する画素アレイ（液晶パネル）を用い、こ
れによる映像データに基づいた画像の表示に１フレーム
期間の７５％を、これによるブランキング画像の表示に
１フレーム期間の残り２５％を期間に夫々割り当てる。
従って、水平データ・クロックＣＬ１の７６８パルスに
より映像データに拠る画像表示が、その２５６パルスに
よりブランキング画像表示が夫々完了される。
【０１０３】＜画像表示タイミング＞本実施例では、図
１５に示される第１フレーム期間及び第２フレーム期間
のいずれにおいても第１フィールドでは、夫々のフレー
ム期間に対応してメモリ回路105のいずれかに格納され
た映像データを１ライン毎に（奇数ライン分、偶数ライ
ン分の区別なく）読み出し、これにより生じた第１階調
電圧を画素アレイの１画素行毎に順次供給することで全
画面（画素アレイの全域）への映像データの全画面の書
き込みを行う。また、第１フレーム期間及び第２フレー
ム期間の夫々の第２フィールドでは、図１１又は図１２
に示したタイミング・チャートに則りブランキング・デ
ータを画素アレイの全域（全画面）に書き込む。ブラン
キング・データは、データ・ドライバ102により第２階
調電圧として画素アレイの有効表示領域（画像表示に寄
与する領域）に二次元的に配置される画素の各々に供給
される。但し、本実施例では、夫々のフレーム期間にお
いて、その７５％を第１フィールドに、残りの２５％を
第２フィールドに割り当てるため、図１１の方法に則る
第２フィールドにおけるブランキング・データの画素ア
レイへの入力はゲート選択パルスをゲート線の３ライン
毎に且つ３ライン置きに順次出力する。また、図１２に
示す方法に則る第２フィールドにおけるブランキング・
データの画素アレイへの入力は、走査クロックＣＬ３の
周波数を水平データ・クロックＣＬ１のそれの３倍に高
めて行う。
１５に示される第１フレーム期間及び第２フレーム期間
のいずれにおいても第１フィールドでは、夫々のフレー
ム期間に対応してメモリ回路105のいずれかに格納され
た映像データを１ライン毎に（奇数ライン分、偶数ライ
ン分の区別なく）読み出し、これにより生じた第１階調
電圧を画素アレイの１画素行毎に順次供給することで全
画面（画素アレイの全域）への映像データの全画面の書
き込みを行う。また、第１フレーム期間及び第２フレー
ム期間の夫々の第２フィールドでは、図１１又は図１２
に示したタイミング・チャートに則りブランキング・デ
ータを画素アレイの全域（全画面）に書き込む。ブラン
キング・データは、データ・ドライバ102により第２階
調電圧として画素アレイの有効表示領域（画像表示に寄
与する領域）に二次元的に配置される画素の各々に供給
される。但し、本実施例では、夫々のフレーム期間にお
いて、その７５％を第１フィールドに、残りの２５％を
第２フィールドに割り当てるため、図１１の方法に則る
第２フィールドにおけるブランキング・データの画素ア
レイへの入力はゲート選択パルスをゲート線の３ライン
毎に且つ３ライン置きに順次出力する。また、図１２に
示す方法に則る第２フィールドにおけるブランキング・
データの画素アレイへの入力は、走査クロックＣＬ３の
周波数を水平データ・クロックＣＬ１のそれの３倍に高
めて行う。
【０１０４】このような画像表示タイミングによりノー
マリ黒表示モードの液晶パネルを動作したときの画素の
輝度応答を図１６に示す。この液晶パネルの画素には、
第１フレーム期間及び第２フレーム期間の夫々におい
て、第１フィールドにて画素を白く表示する表示オンデ
ータが、第２フィールドにて画素を黒く表示する表示オ
フデータ（ブランキング・データ）が夫々書き込まれ
る。図１６に示すように、液晶パネルの画素はフレーム
期間毎に、その第１フィールドで映像データに応じた輝
度に応答した後、その第２フィールドで黒輝度に応答す
る所謂インパルス型表示装置の画素のような輝度変化を
示す。このため、連続するフレーム期間にて表示画像が
変化する場合、フレーム期間毎に表示画像が画面から消
される。これにより、画素アレイで動画像を表示すると
きに表示される移動物体の輪郭に生じる動画ぼやけが低
減される。
マリ黒表示モードの液晶パネルを動作したときの画素の
輝度応答を図１６に示す。この液晶パネルの画素には、
第１フレーム期間及び第２フレーム期間の夫々におい
て、第１フィールドにて画素を白く表示する表示オンデ
ータが、第２フィールドにて画素を黒く表示する表示オ
フデータ（ブランキング・データ）が夫々書き込まれ
る。図１６に示すように、液晶パネルの画素はフレーム
期間毎に、その第１フィールドで映像データに応じた輝
度に応答した後、その第２フィールドで黒輝度に応答す
る所謂インパルス型表示装置の画素のような輝度変化を
示す。このため、連続するフレーム期間にて表示画像が
変化する場合、フレーム期間毎に表示画像が画面から消
される。これにより、画素アレイで動画像を表示すると
きに表示される移動物体の輪郭に生じる動画ぼやけが低
減される。
【０１０５】≪第５の実施例≫映像データは、垂直同期
信号ＶＳＹＮＣに同期してフレーム期間毎に、これより
周波数の高い水平同期信号ＨＳＹＮＣに同期して各フレ
ーム期間の１ライン毎（水平方向のデータ毎）に、水平
同期信号ＨＳＹＮＣより周波数の高いドット・クロック
ＤＯＴＣＬＫに同期して各ラインに含まれるドット（画
素）毎に、表示装置に入力される。垂直同期信号ＶＳＹ
ＮＣ、水平同期信号ＨＳＹＮＣ、及びドット・クロック
ＤＯＴＣＬＫは、先述のとおり映像制御信号として映像
データとともに表示装置に入力される。表示装置に入力
された映像データから映像制御信号を用いて表示データ
を読み出す場合、画素アレイの画素行毎に供給される表
示データの要素の読み出し速度は、これに対応する映像
データのライン毎のデータを構成する要素の表示装置へ
の入力速度を律するドット・クロックＤＯＴＣＬＫによ
り決められる。このため、上述の実施例では、図２、図
７、及び図１４の夫々に示される入力データ波形とドラ
イバ・データ波形とを比較して明らかなように、映像デ
ータの１ライン分を表示装置への入力に要する時間（図
２の入力データの六角形Ｌ１，Ｌ２，Ｌ３，…の各々の
時間軸沿いの長さ）より映像データの１ラインを１ゲー
ト選択パルスに対応する表示データとして読み出す時間
（図２のドライバ・データの六角形Ｌ１，Ｌ３，Ｌ５，
…の各々の時間軸沿いの長さ）を短くすることはできな
かった。このため、第１実施例、第２実施例、及び第３
実施例では映像データを１ライン置きに部分的に読み出
し、第２実施例及び第４実施例では画素アレイの表示動
作における帰線期間の合計を映像データの表示装置への
入力工程における帰線期間の合計より小さくして、フレ
ーム期間毎にブランキング画像を行う時間を捻出した。
信号ＶＳＹＮＣに同期してフレーム期間毎に、これより
周波数の高い水平同期信号ＨＳＹＮＣに同期して各フレ
ーム期間の１ライン毎（水平方向のデータ毎）に、水平
同期信号ＨＳＹＮＣより周波数の高いドット・クロック
ＤＯＴＣＬＫに同期して各ラインに含まれるドット（画
素）毎に、表示装置に入力される。垂直同期信号ＶＳＹ
ＮＣ、水平同期信号ＨＳＹＮＣ、及びドット・クロック
ＤＯＴＣＬＫは、先述のとおり映像制御信号として映像
データとともに表示装置に入力される。表示装置に入力
された映像データから映像制御信号を用いて表示データ
を読み出す場合、画素アレイの画素行毎に供給される表
示データの要素の読み出し速度は、これに対応する映像
データのライン毎のデータを構成する要素の表示装置へ
の入力速度を律するドット・クロックＤＯＴＣＬＫによ
り決められる。このため、上述の実施例では、図２、図
７、及び図１４の夫々に示される入力データ波形とドラ
イバ・データ波形とを比較して明らかなように、映像デ
ータの１ライン分を表示装置への入力に要する時間（図
２の入力データの六角形Ｌ１，Ｌ２，Ｌ３，…の各々の
時間軸沿いの長さ）より映像データの１ラインを１ゲー
ト選択パルスに対応する表示データとして読み出す時間
（図２のドライバ・データの六角形Ｌ１，Ｌ３，Ｌ５，
…の各々の時間軸沿いの長さ）を短くすることはできな
かった。このため、第１実施例、第２実施例、及び第３
実施例では映像データを１ライン置きに部分的に読み出
し、第２実施例及び第４実施例では画素アレイの表示動
作における帰線期間の合計を映像データの表示装置への
入力工程における帰線期間の合計より小さくして、フレ
ーム期間毎にブランキング画像を行う時間を捻出した。
【０１０６】本実施例では、表示装置に上記ドット・ク
ロックＤＯＴＣＬＫより周波数の高いクロック信号を発
生させ、メモリ回路に格納された映像データの１ライン
をその入力時より短い時間で読み出し、上述の実施例よ
りも１フレーム期間における第１フィールドに宛がう時
間の比率を抑える。これにより、１フレーム期間毎に映
像データに拠り生成される画像をそのフレーム期間内で
ブランキング画像により消去して動画像のぼやけを更に
低減する。また、第２実施例のように画素アレイに入力
された映像データを、一時的に画素アレイで保持する表
示装置の駆動方法においては、画素アレイに映像データ
を保持する期間を延ばし、これにより表示される画像の
輝度を上げる。このような利点をもたらす本実施例の表
示装置は、次に記す構造的な特徴と、それに応じた機能
上の特徴を備える。
ロックＤＯＴＣＬＫより周波数の高いクロック信号を発
生させ、メモリ回路に格納された映像データの１ライン
をその入力時より短い時間で読み出し、上述の実施例よ
りも１フレーム期間における第１フィールドに宛がう時
間の比率を抑える。これにより、１フレーム期間毎に映
像データに拠り生成される画像をそのフレーム期間内で
ブランキング画像により消去して動画像のぼやけを更に
低減する。また、第２実施例のように画素アレイに入力
された映像データを、一時的に画素アレイで保持する表
示装置の駆動方法においては、画素アレイに映像データ
を保持する期間を延ばし、これにより表示される画像の
輝度を上げる。このような利点をもたらす本実施例の表
示装置は、次に記す構造的な特徴と、それに応じた機能
上の特徴を備える。
【０１０７】＜表示装置の構造＞本実施例の表示装置の
概要は、図１７のブロック図に示される。本実施例の表
示装置は、図１を参照して第１実施例にて説明したそれ
と殆ど同じ構造を有するが、表示制御回路（液晶タイミ
ング・コントローラ）204に接続されたクロック発生回
路214が新たに設けられている。表示装置200は、テレビ
ジョン受信機、パーソナル・コンピュータ、ＤＶＤプレ
ーヤ等の映像信号源から映像データ220及び映像制御信
号221（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹ
ＮＣ、ドット・クロックＤＯＴＣＬＫ等を含む）を受け
る表示制御回路（タイミング・コントローラ）204と、
この表示制御回路204から表示データ及び表示制御信号
を受ける画素アレイ201とを備える。画素アレイ201とし
ては、例えば、ＸＧＡクラスの解像度を有する液晶パネ
ルを用いる。
概要は、図１７のブロック図に示される。本実施例の表
示装置は、図１を参照して第１実施例にて説明したそれ
と殆ど同じ構造を有するが、表示制御回路（液晶タイミ
ング・コントローラ）204に接続されたクロック発生回
路214が新たに設けられている。表示装置200は、テレビ
ジョン受信機、パーソナル・コンピュータ、ＤＶＤプレ
ーヤ等の映像信号源から映像データ220及び映像制御信
号221（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹ
ＮＣ、ドット・クロックＤＯＴＣＬＫ等を含む）を受け
る表示制御回路（タイミング・コントローラ）204と、
この表示制御回路204から表示データ及び表示制御信号
を受ける画素アレイ201とを備える。画素アレイ201とし
ては、例えば、ＸＧＡクラスの解像度を有する液晶パネ
ルを用いる。
【０１０８】表示制御回路204には表示装置200に入力さ
れた映像データ220をフレーム期間毎に格納するメモリ
回路205が接続され、図示せざるも制御信号208に応じて
第１ポート209から映像データ220が入力される第１部分
（図１のメモリ回路105-1に相当）と制御信号210に応じ
て第２ポート211から映像データ220が入力される第２部
分（図１のメモリ回路105-2に相当）とを夫々備える。
このメモリ回路205の第１部分に格納された映像データ
は、その第２部分に別の映像データを格納する間でも読
み出すことができ、第２部分に格納された映像データも
第１部分への映像データ格納と並行して読み出せる。
れた映像データ220をフレーム期間毎に格納するメモリ
回路205が接続され、図示せざるも制御信号208に応じて
第１ポート209から映像データ220が入力される第１部分
（図１のメモリ回路105-1に相当）と制御信号210に応じ
て第２ポート211から映像データ220が入力される第２部
分（図１のメモリ回路105-2に相当）とを夫々備える。
このメモリ回路205の第１部分に格納された映像データ
は、その第２部分に別の映像データを格納する間でも読
み出すことができ、第２部分に格納された映像データも
第１部分への映像データ格納と並行して読み出せる。
【０１０９】本実施例では、このメモリ回路205に格納
された映像データからの表示データの読み出しを、クロ
ック発生回路214にて基準クロックとして発生される表
示クロック215に呼応して（同期させて）行う。この表
示クロック215を表示装置へ映像信号（映像データ）を
入力する入力クロックより高い周波数で生成し、これに
拠り映像データの１ラインをメモリ回路205から読み出
すことにより、この１ラインの映像データのメモリ回路
205からの読み出しに要する時間はこの１ラインの映像
データのメモリ回路205への格納に要する時間より短く
なる。このため、図１８に示される本実施例での表示制
御回路（タイミング・コントローラ）204の入力信号及
び出力信号のタイミング図においては、ドライバ・デー
タ（表示データ）としてメモリ回路205から読み出され
る映像データの１ライン毎に相当する六角形Ｌ１，Ｌ
３，Ｌ５，…の各々の時間軸沿いの長さが、このメモリ
回路205に入力データとして格納される映像データの１
ライン毎に相当する六角形Ｌ１，Ｌ２，Ｌ３，…の各々
の時間軸沿いの長さより短くなる。
された映像データからの表示データの読み出しを、クロ
ック発生回路214にて基準クロックとして発生される表
示クロック215に呼応して（同期させて）行う。この表
示クロック215を表示装置へ映像信号（映像データ）を
入力する入力クロックより高い周波数で生成し、これに
拠り映像データの１ラインをメモリ回路205から読み出
すことにより、この１ラインの映像データのメモリ回路
205からの読み出しに要する時間はこの１ラインの映像
データのメモリ回路205への格納に要する時間より短く
なる。このため、図１８に示される本実施例での表示制
御回路（タイミング・コントローラ）204の入力信号及
び出力信号のタイミング図においては、ドライバ・デー
タ（表示データ）としてメモリ回路205から読み出され
る映像データの１ライン毎に相当する六角形Ｌ１，Ｌ
３，Ｌ５，…の各々の時間軸沿いの長さが、このメモリ
回路205に入力データとして格納される映像データの１
ライン毎に相当する六角形Ｌ１，Ｌ２，Ｌ３，…の各々
の時間軸沿いの長さより短くなる。
【０１１０】本実施例では、さらにゲート選択パルス毎
に対応する表示データとしてメモリ回路205から映像デ
ータを１ライン置きに読み出し、且つその読み出し周期
に対応する画素アレイの水平期間に含まれる帰線期間Ｒ
ＥＴ（図１８のドライバ・データの波形に示される）を
映像データのメモリ回路205への入力における水平帰線
期間ＲＥＴ（図１８の入力データの波形に示される）よ
り短くすることで、画素アレイの水平期間を短縮する。
これにより、本実施例ではフレーム期間毎における映像
データ入力時間を１フレーム期間の３０％又はそれ以下
にまで短縮する。
に対応する表示データとしてメモリ回路205から映像デ
ータを１ライン置きに読み出し、且つその読み出し周期
に対応する画素アレイの水平期間に含まれる帰線期間Ｒ
ＥＴ（図１８のドライバ・データの波形に示される）を
映像データのメモリ回路205への入力における水平帰線
期間ＲＥＴ（図１８の入力データの波形に示される）よ
り短くすることで、画素アレイの水平期間を短縮する。
これにより、本実施例ではフレーム期間毎における映像
データ入力時間を１フレーム期間の３０％又はそれ以下
にまで短縮する。
【０１１１】このようにクロック発生回路214で発生さ
れた表示クロック215により表示データを読み出し、こ
れをドライバ・データ206として画素アレイ（液晶パネ
ル）201に設けられたデータ・ドライバ（画像信号駆動
回路）202へ転送する本実施例では、データ・ドライバ
制御信号群207として表示制御回路204からデータ・ドラ
イバ202に供給される水平データ・クロックＣＬ１及び
ドット・クロック（ＣＬ２）、表示制御回路204から画
素アレイ201に設けられた走査ドライバ（走査信号駆動
回路）203に供給される走査クロック212（ＣＬ３）及び
走査開始信号213（ＦＬＭ）もこの表示クロック215を分
周して生成される。
れた表示クロック215により表示データを読み出し、こ
れをドライバ・データ206として画素アレイ（液晶パネ
ル）201に設けられたデータ・ドライバ（画像信号駆動
回路）202へ転送する本実施例では、データ・ドライバ
制御信号群207として表示制御回路204からデータ・ドラ
イバ202に供給される水平データ・クロックＣＬ１及び
ドット・クロック（ＣＬ２）、表示制御回路204から画
素アレイ201に設けられた走査ドライバ（走査信号駆動
回路）203に供給される走査クロック212（ＣＬ３）及び
走査開始信号213（ＦＬＭ）もこの表示クロック215を分
周して生成される。
【０１１２】＜表示装置の機能及び画像表示動作＞本実
施例では、図１７に示される表示装置を第２実施例や第
３実施例の如く、これに入力される映像データの１フレ
ーム期間を、この映像データ（表示データ）を画素アレ
イに書き込む第１フィールド、画素アレイに書き込まれ
た映像データを保持する第２フィールド、画素アレイに
ブランキング・データの書き込む第３フィールドの３つ
のフィールドに分割する。図１９は、本実施例によるフ
レーム期間毎の映像データに基づく画像表示とブランキ
ング画像表示のタイミングを、第１フレーム期間とこれ
に続く第２フレーム期間とを引き合いに出して示す。第
１フレーム期間及び第２フレーム期間の夫々において、
映像データに基づく画像は、映像データを１ライン置き
に読み出した表示データ（ドライバ・データ206）を画
素アレイに順次入力する第１フィールド及びこの表示デ
ータを画素アレイに保持する（表示データに基づく静止
画像を一時的に生成する）第２フィールドにて画素アレ
イに表示される。また、第１フレーム期間及び第２フレ
ーム期間の夫々において、ブランキング画像は例えば画
素を黒く表示する（その表示輝度を最小にする）黒デー
タ（Black Data）を画素アレイに入力する第３フィー
ルドにて画素アレイに表示される。
施例では、図１７に示される表示装置を第２実施例や第
３実施例の如く、これに入力される映像データの１フレ
ーム期間を、この映像データ（表示データ）を画素アレ
イに書き込む第１フィールド、画素アレイに書き込まれ
た映像データを保持する第２フィールド、画素アレイに
ブランキング・データの書き込む第３フィールドの３つ
のフィールドに分割する。図１９は、本実施例によるフ
レーム期間毎の映像データに基づく画像表示とブランキ
ング画像表示のタイミングを、第１フレーム期間とこれ
に続く第２フレーム期間とを引き合いに出して示す。第
１フレーム期間及び第２フレーム期間の夫々において、
映像データに基づく画像は、映像データを１ライン置き
に読み出した表示データ（ドライバ・データ206）を画
素アレイに順次入力する第１フィールド及びこの表示デ
ータを画素アレイに保持する（表示データに基づく静止
画像を一時的に生成する）第２フィールドにて画素アレ
イに表示される。また、第１フレーム期間及び第２フレ
ーム期間の夫々において、ブランキング画像は例えば画
素を黒く表示する（その表示輝度を最小にする）黒デー
タ（Black Data）を画素アレイに入力する第３フィー
ルドにて画素アレイに表示される。
【０１１３】図１７及び図１８を参照して説明したよう
に、本実施例では、クロック発生回路214で発生された
表示クロック215のパルスに呼応して、フレーム期間毎
に表示装置に入力された映像データを各フレーム期間の
第１フィールドにて１ライン置きに読み出す。図１９に
示される本実施例による画素アレイの表示タイミングの
一例では、第１フレーム期間の第１フィールドで奇数ラ
インの映像データを、第２フレーム期間の第１フィール
ドで偶数ラインの映像データを、更に第２フレーム期間
に続く図１９に示されないフレーム期間の第１フィール
ドで再び奇数ラインの映像データをゲート選択パルスの
出力に対応する表示データとして順次読み出す工程を時
間軸沿いに繰り返す。表示データ（ドライバ・データ20
6）はフレーム期間毎にデータ・ドライバ202に転送さ
れ、画素アレイにフレーム期間ごとの映像データに基づ
く画像を生成する。
に、本実施例では、クロック発生回路214で発生された
表示クロック215のパルスに呼応して、フレーム期間毎
に表示装置に入力された映像データを各フレーム期間の
第１フィールドにて１ライン置きに読み出す。図１９に
示される本実施例による画素アレイの表示タイミングの
一例では、第１フレーム期間の第１フィールドで奇数ラ
インの映像データを、第２フレーム期間の第１フィール
ドで偶数ラインの映像データを、更に第２フレーム期間
に続く図１９に示されないフレーム期間の第１フィール
ドで再び奇数ラインの映像データをゲート選択パルスの
出力に対応する表示データとして順次読み出す工程を時
間軸沿いに繰り返す。表示データ（ドライバ・データ20
6）はフレーム期間毎にデータ・ドライバ202に転送さ
れ、画素アレイにフレーム期間ごとの映像データに基づ
く画像を生成する。
【０１１４】上述のように、本実施例では、表示クロッ
ク215の周波数を映像データのドット・クロックＤＯＴ
ＣＬＫ（映像制御信号の基準クロック）のそれより高く
し、また１ラインの映像データをメモリ回路205から読
み出す時間に挿入される水平帰線期間をこの１ラインの
映像データをメモリ回路205に格納する時間に挿入され
る水平帰線期間より短くする。このため、データ・ドラ
イバ202により表示データに基づいて生成された第１階
調電圧群を画素アレイ201に供給するタイミングを決め
る水平データ・クロックＣＬ１は、１ラインの映像デー
タをメモリ回路205から読み出す周期に整合させること
が望ましい。また、データ・ドライバ202からの第１階
調電圧群の出力に応じて走査ドライバ203からゲート選
択パルス（走査信号パルス）を出力するタイミングを決
める走査クロックＣＬ３も、水平データ・クロックＣＬ
１の生成に用いられる基準クロックに基づいて生成する
ことが望ましい。
ク215の周波数を映像データのドット・クロックＤＯＴ
ＣＬＫ（映像制御信号の基準クロック）のそれより高く
し、また１ラインの映像データをメモリ回路205から読
み出す時間に挿入される水平帰線期間をこの１ラインの
映像データをメモリ回路205に格納する時間に挿入され
る水平帰線期間より短くする。このため、データ・ドラ
イバ202により表示データに基づいて生成された第１階
調電圧群を画素アレイ201に供給するタイミングを決め
る水平データ・クロックＣＬ１は、１ラインの映像デー
タをメモリ回路205から読み出す周期に整合させること
が望ましい。また、データ・ドライバ202からの第１階
調電圧群の出力に応じて走査ドライバ203からゲート選
択パルス（走査信号パルス）を出力するタイミングを決
める走査クロックＣＬ３も、水平データ・クロックＣＬ
１の生成に用いられる基準クロックに基づいて生成する
ことが望ましい。
【０１１５】本実施例では、水平データ・クロックＣＬ
１及び走査クロックＣＬ３を表示クロック215に基づい
て生成し、第１フィールドでの画素アレイ動作の水平期
間をメモリ回路205からの映像データ読み出し周期に合
わせて短縮する。このため、図１８に示すように、水平
データ・クロックＣＬ１のパルス間隔は映像データとと
もに表示装置に入力される映像制御信号の一つである水
平同期信号ＨＳＹＮＣのそれよりも短くなる。これによ
り、１フレーム期間の３５％で第１フィールドにおける
表示データの画素アレイへの書き込みを完了させる。な
お、走査クロックＣＬ３のパルスは、先述の実施例と同
様に、図３の駆動例に倣う画素アレイ動作に対して水平
データ・クロックＣＬ１のパルスと同じ間隔で、図４の
駆動例に倣う画素アレイ動作に対して水平データ・クロ
ックＣＬ１のパルス間隔の１／２の間隔で、夫々発生さ
れる。
１及び走査クロックＣＬ３を表示クロック215に基づい
て生成し、第１フィールドでの画素アレイ動作の水平期
間をメモリ回路205からの映像データ読み出し周期に合
わせて短縮する。このため、図１８に示すように、水平
データ・クロックＣＬ１のパルス間隔は映像データとと
もに表示装置に入力される映像制御信号の一つである水
平同期信号ＨＳＹＮＣのそれよりも短くなる。これによ
り、１フレーム期間の３５％で第１フィールドにおける
表示データの画素アレイへの書き込みを完了させる。な
お、走査クロックＣＬ３のパルスは、先述の実施例と同
様に、図３の駆動例に倣う画素アレイ動作に対して水平
データ・クロックＣＬ１のパルスと同じ間隔で、図４の
駆動例に倣う画素アレイ動作に対して水平データ・クロ
ックＣＬ１のパルス間隔の１／２の間隔で、夫々発生さ
れる。
【０１１６】第１フィールドでは、１フレーム期間置き
に映像データの奇数ライン分及び偶数ライン分のいずれ
か一方を交互に読み出し、これにより得られた表示デー
タ（ドライバ・データ）に基づいてデータ・ドライバ20
2から第１階調電圧を出力させ、これを図３の駆動例又
は図４の駆動例に倣って画素アレイの各画素に供給す
る。第１フィールドに続く第２フィールドにおける画素
アレイでの表示データ（奇数ライン又は偶数ラインの映
像データにより生成される）の保持期間は、第１フィー
ルドが短縮された分に応じて延ばされる。本実施例で
は、１フレーム期間の３０％を第２フィールドに割り当
てる。これにより、１フレーム期間の残り３５％を第３
フィールドにおけるブランキング画像表示に割り当て
る。第３フィールドでは、ブランキング・データに応じ
た第２階調電圧をデータ・ドライバ202から出力させ、
これを図３の駆動例又は図４の駆動例に倣って画素アレ
イの各画素に供給する。この第２階調電圧は、第１実施
例と同様に、表示制御回路204で生成されたブランキン
グ・データをデータ・ドライバ202へ転送し、データ・
ドライバ202にてブランキング・データから生成して
も、データ・ドライバ202に第３フィールドを開始させ
る走査開始信号ＦＬＭのパルスを認識させて、予め定め
られたブランキング画像表示用の階調電圧を出力させて
もよい（後者の方法では、表示制御回路204によるブラ
ンキング・データ生成を行わなくてもよい）。以上の工
程により、本実施例では、１フレーム期間の６５％が画
素アレイによる映像データの表示期間に、その３５％が
画素アレイによるブランキング・データの表示期間に夫
々宛がわれる。なお、本実施例でも画素アレイ駆動用の
走査開始信号ＦＬＭのパルスは、第２実施例や第３実施
例でのそれと同じように、第１フィールドでの画素アレ
イへの表示データ書き込み開始時刻と第３フィールドで
の画素アレイへのブランキング・データ（図１９におい
ては黒データ）の書き込み開始時刻とに呼応して発生さ
れる。換言すれば、走査開始信号ＦＬＭの１パルス置き
に、画素アレイによる映像データの表示期間とブランキ
ング・データの表示期間とが交互に入れ替わる。この走
査開始信号ＦＬＭのパルスは、第２実施例及び第３実施
例に示したそれと同様に、画素アレイにこれに入力され
たデータを保持する第２フィールドの開始時には生じな
い。本実施例に示す表示装置の駆動例における走査開始
信号ＦＬＭのパルス間隔は、第２実施例、第３実施例、
及び第４実施例に示したそれと同じように、一つ置きに
２つの異なる値（１フレーム期間の６５％及び３５％に
夫々相当する時間）を交互に示す。
に映像データの奇数ライン分及び偶数ライン分のいずれ
か一方を交互に読み出し、これにより得られた表示デー
タ（ドライバ・データ）に基づいてデータ・ドライバ20
2から第１階調電圧を出力させ、これを図３の駆動例又
は図４の駆動例に倣って画素アレイの各画素に供給す
る。第１フィールドに続く第２フィールドにおける画素
アレイでの表示データ（奇数ライン又は偶数ラインの映
像データにより生成される）の保持期間は、第１フィー
ルドが短縮された分に応じて延ばされる。本実施例で
は、１フレーム期間の３０％を第２フィールドに割り当
てる。これにより、１フレーム期間の残り３５％を第３
フィールドにおけるブランキング画像表示に割り当て
る。第３フィールドでは、ブランキング・データに応じ
た第２階調電圧をデータ・ドライバ202から出力させ、
これを図３の駆動例又は図４の駆動例に倣って画素アレ
イの各画素に供給する。この第２階調電圧は、第１実施
例と同様に、表示制御回路204で生成されたブランキン
グ・データをデータ・ドライバ202へ転送し、データ・
ドライバ202にてブランキング・データから生成して
も、データ・ドライバ202に第３フィールドを開始させ
る走査開始信号ＦＬＭのパルスを認識させて、予め定め
られたブランキング画像表示用の階調電圧を出力させて
もよい（後者の方法では、表示制御回路204によるブラ
ンキング・データ生成を行わなくてもよい）。以上の工
程により、本実施例では、１フレーム期間の６５％が画
素アレイによる映像データの表示期間に、その３５％が
画素アレイによるブランキング・データの表示期間に夫
々宛がわれる。なお、本実施例でも画素アレイ駆動用の
走査開始信号ＦＬＭのパルスは、第２実施例や第３実施
例でのそれと同じように、第１フィールドでの画素アレ
イへの表示データ書き込み開始時刻と第３フィールドで
の画素アレイへのブランキング・データ（図１９におい
ては黒データ）の書き込み開始時刻とに呼応して発生さ
れる。換言すれば、走査開始信号ＦＬＭの１パルス置き
に、画素アレイによる映像データの表示期間とブランキ
ング・データの表示期間とが交互に入れ替わる。この走
査開始信号ＦＬＭのパルスは、第２実施例及び第３実施
例に示したそれと同様に、画素アレイにこれに入力され
たデータを保持する第２フィールドの開始時には生じな
い。本実施例に示す表示装置の駆動例における走査開始
信号ＦＬＭのパルス間隔は、第２実施例、第３実施例、
及び第４実施例に示したそれと同じように、一つ置きに
２つの異なる値（１フレーム期間の６５％及び３５％に
夫々相当する時間）を交互に示す。
【０１１７】上述の如く、１フレーム期間における第１
フィールド期間の割合を先述の各実施例のそれより短縮
するために、本実施例では表示クロック（画素アレイが
液晶パネルの場合は、液晶表示クロック）215の周波数
を映像制御信号221として表示装置に入力されるドット
・クロックＤＯＴＣＬＫのそれの１．１４倍に高める。
一方、図１８に示す如く、１ラインの映像データをメモ
リ回路205から読み出す時間（画素アレイ動作の水平期
間）に挿入される水平帰線期間（ドライバ・データ波形
のＲＥＴ）を、この１ラインの映像データをメモリ回路
205に格納する時間（映像データの水平走査期間）に挿
入される水平帰線期間（入力データ波形のＲＥＴ）より
短くし、例えば、画素アレイ動作の水平期間を映像デー
タの水平走査期間の８０％に短縮する。ここで、映像デ
ータの水平走査期間及び画素アレイ動作の水平期間は、
ともに映像データのドット・クロックＤＯＴＣＬＫを基
準として比較される。従って、映像データの水平走査期
間の８０％に短縮された水平期間の画素アレイ動作を上
記表示クロック215により行うと、これに要する時間は
映像データの水平走査期間の７０％まで短縮される。こ
の７０％なる値は、ドット・クロックＤＯＴＣＬＫを基
準に比較された映像データの水平走査期間に対する画素
アレイ動作の水平期間の比率：８０％を、表示クロック
215の周波数のドット・クロックＤＯＴＣＬＫのそれに
対する倍率：１．１４で除することにより得られる。こ
れにより、１ラインの映像データを表示クロック215に
呼応してメモリ回路205から読み出す周期は、この１ラ
インの映像データをドット・クロックＤＯＴＣＬＫに呼
応してメモリ回路205に書き込む周期（入力水平周期）
の７０％に低減される。このため、データ・ドライバ20
2からの階調電圧の出力タイミングを決める水平データ
・クロックＣＬ１のパルス間隔は、例えば、映像データ
を１ライン毎に表示装置に入力する周期（映像データの
水平走査期間）を決める水平同期信号ＨＳＹＮＣのそれ
の７０％となる。さらに、本実施例ではメモリ回路205
に格納された映像データを１ライン置き（その奇数ライ
ン又は偶数ラインのいずれか一方）に表示データとして
読み出すため、メモリ回路205から画素アレイ201全域に
書き込むべき表示データを読み出し且つこれらを画素ア
レイに入力する工程は１フレーム期間の３５％で完了す
る。
フィールド期間の割合を先述の各実施例のそれより短縮
するために、本実施例では表示クロック（画素アレイが
液晶パネルの場合は、液晶表示クロック）215の周波数
を映像制御信号221として表示装置に入力されるドット
・クロックＤＯＴＣＬＫのそれの１．１４倍に高める。
一方、図１８に示す如く、１ラインの映像データをメモ
リ回路205から読み出す時間（画素アレイ動作の水平期
間）に挿入される水平帰線期間（ドライバ・データ波形
のＲＥＴ）を、この１ラインの映像データをメモリ回路
205に格納する時間（映像データの水平走査期間）に挿
入される水平帰線期間（入力データ波形のＲＥＴ）より
短くし、例えば、画素アレイ動作の水平期間を映像デー
タの水平走査期間の８０％に短縮する。ここで、映像デ
ータの水平走査期間及び画素アレイ動作の水平期間は、
ともに映像データのドット・クロックＤＯＴＣＬＫを基
準として比較される。従って、映像データの水平走査期
間の８０％に短縮された水平期間の画素アレイ動作を上
記表示クロック215により行うと、これに要する時間は
映像データの水平走査期間の７０％まで短縮される。こ
の７０％なる値は、ドット・クロックＤＯＴＣＬＫを基
準に比較された映像データの水平走査期間に対する画素
アレイ動作の水平期間の比率：８０％を、表示クロック
215の周波数のドット・クロックＤＯＴＣＬＫのそれに
対する倍率：１．１４で除することにより得られる。こ
れにより、１ラインの映像データを表示クロック215に
呼応してメモリ回路205から読み出す周期は、この１ラ
インの映像データをドット・クロックＤＯＴＣＬＫに呼
応してメモリ回路205に書き込む周期（入力水平周期）
の７０％に低減される。このため、データ・ドライバ20
2からの階調電圧の出力タイミングを決める水平データ
・クロックＣＬ１のパルス間隔は、例えば、映像データ
を１ライン毎に表示装置に入力する周期（映像データの
水平走査期間）を決める水平同期信号ＨＳＹＮＣのそれ
の７０％となる。さらに、本実施例ではメモリ回路205
に格納された映像データを１ライン置き（その奇数ライ
ン又は偶数ラインのいずれか一方）に表示データとして
読み出すため、メモリ回路205から画素アレイ201全域に
書き込むべき表示データを読み出し且つこれらを画素ア
レイに入力する工程は１フレーム期間の３５％で完了す
る。
【０１１８】画素アレイ201としてノーマリ黒表示モー
ドの液晶パネルを備えた表示装置を、上述の条件の下で
図１９に示す画像表示タイミングに則り動作させたとき
の液晶層の輝度応答を図２０に示す。この液晶パネルに
設けられた画素には、第１フィールドにて画像データと
して画素を白く表示させる表示オンデータに対応した階
調電圧が、第３フィールドにてブランキング・データと
して画素を黒く表示させる表示オフデータ（黒データ）
に対応した階調電圧が、夫々供給される。この画素に対
応する液晶パネルの液晶層は、図２０に示すように１フ
レーム期間の始めの６５％で映像データに応じた輝度に
応答した後、その残りの３５％で黒輝度に応答する。こ
れにより、夫々のフレーム期間において、画素の表示輝
度はインパルス型の表示装置のそれに近い応答を示す。
このため、本実施例における表示装置の駆動において
も、これにより動画像を表示する際にフレーム期間に亘
り画面内を移動する物体の輪郭に生じる動画ぼやけが低
減される。
ドの液晶パネルを備えた表示装置を、上述の条件の下で
図１９に示す画像表示タイミングに則り動作させたとき
の液晶層の輝度応答を図２０に示す。この液晶パネルに
設けられた画素には、第１フィールドにて画像データと
して画素を白く表示させる表示オンデータに対応した階
調電圧が、第３フィールドにてブランキング・データと
して画素を黒く表示させる表示オフデータ（黒データ）
に対応した階調電圧が、夫々供給される。この画素に対
応する液晶パネルの液晶層は、図２０に示すように１フ
レーム期間の始めの６５％で映像データに応じた輝度に
応答した後、その残りの３５％で黒輝度に応答する。こ
れにより、夫々のフレーム期間において、画素の表示輝
度はインパルス型の表示装置のそれに近い応答を示す。
このため、本実施例における表示装置の駆動において
も、これにより動画像を表示する際にフレーム期間に亘
り画面内を移動する物体の輪郭に生じる動画ぼやけが低
減される。
【０１１９】以上に述べた本実施例では、フレーム期間
毎にその６５％を映像データの表示期間に、その３５％
をブランキング・データの表示期間にそれぞれ割り当て
たが、その比は１フレーム期間における各フィールドの
比率を変更することで適宜調整される。例えば、映像デ
ータを画素アレイにホールドする第２フィールドを１フ
レーム期間の０％とし、フレーム期間毎に、その３５％
を映像データの表示期間に、その６５％をブランキング
・データの表示期間にそれぞれ割り当ててもよい。ま
た、時間軸沿いに第２フィールドと第３フィールドとの
順序を入れ替え、第２フィールドにて第３フィールドで
画素アレイに入力されたブランキング・データを画素ア
レイにホールドさせることで、１フレーム期間の３５％
を映像データの表示期間に、その６５％をブランキング
・データの表示期間に割り当ててもよい。
毎にその６５％を映像データの表示期間に、その３５％
をブランキング・データの表示期間にそれぞれ割り当て
たが、その比は１フレーム期間における各フィールドの
比率を変更することで適宜調整される。例えば、映像デ
ータを画素アレイにホールドする第２フィールドを１フ
レーム期間の０％とし、フレーム期間毎に、その３５％
を映像データの表示期間に、その６５％をブランキング
・データの表示期間にそれぞれ割り当ててもよい。ま
た、時間軸沿いに第２フィールドと第３フィールドとの
順序を入れ替え、第２フィールドにて第３フィールドで
画素アレイに入力されたブランキング・データを画素ア
レイにホールドさせることで、１フレーム期間の３５％
を映像データの表示期間に、その６５％をブランキング
・データの表示期間に割り当ててもよい。
【０１２０】≪第６の実施例≫本実施例では、図１７に
示されるクロック発生回路214を備えた表示装置を用
い、図２１に示されるタイミングで表示装置200の表示
制御回路（タイミング・コントローラ）204に入力され
る映像データ220（入力データの波形参照）を表示デー
タ（ドライバ・データの波形参照）として読み出して、
図２２に示されるタイミングで画素アレイ201に表示す
る。図２１から明らかなように、本実施例でも先述の第
４実施例と同様に、表示制御回路204に接続されたメモ
リ回路205に格納された１フレーム期間分の映像データ
を１ライン毎に（その奇数ライン分及び偶数ライン分の
区別なく）表示データとして読み出す。また、第４実施
例と同様に、本実施例でも１フレーム期間を第１フィー
ルドとこれに続く第２フィールドとの２つのフィールド
に分割する。第１フィールドでは映像データを読み出し
て得られた表示データを画素アレイ201に書き込み、こ
の表示データに対応する映像を画素アレイに表示する。
第２フィールドではブランキング・データを画素アレイ
201に書き込んでブランキング画像を画素アレイに表示
する。
示されるクロック発生回路214を備えた表示装置を用
い、図２１に示されるタイミングで表示装置200の表示
制御回路（タイミング・コントローラ）204に入力され
る映像データ220（入力データの波形参照）を表示デー
タ（ドライバ・データの波形参照）として読み出して、
図２２に示されるタイミングで画素アレイ201に表示す
る。図２１から明らかなように、本実施例でも先述の第
４実施例と同様に、表示制御回路204に接続されたメモ
リ回路205に格納された１フレーム期間分の映像データ
を１ライン毎に（その奇数ライン分及び偶数ライン分の
区別なく）表示データとして読み出す。また、第４実施
例と同様に、本実施例でも１フレーム期間を第１フィー
ルドとこれに続く第２フィールドとの２つのフィールド
に分割する。第１フィールドでは映像データを読み出し
て得られた表示データを画素アレイ201に書き込み、こ
の表示データに対応する映像を画素アレイに表示する。
第２フィールドではブランキング・データを画素アレイ
201に書き込んでブランキング画像を画素アレイに表示
する。
【０１２１】一方、本実施例では、表示装置200に入力
され、表示制御回路204を通してメモリ回路205に格納さ
れた映像データが、第５実施例と同様に、クロック発生
回路214で生成された表示クロック215（表示装置の基準
クロック）のパルスに呼応してメモリ回路205から表示
データとして読み出される。また、第５実施例と同様
に、表示クロック215の周波数は、映像データのドット
・クロックＤＯＴＣＬＫ（映像制御信号221に含まれる
基準クロック）のそれより高くされる。さらに、図２１
の入力データ及びドライバ・データの夫々の波形とから
明らかなように、本実施例でも第５実施例と同様に、メ
モリ回路205に格納された映像データの１ライン分をこ
れから読み出す時間（水平期間）に含まれる水平帰線期
間ＲＥＴは、この映像データの１ラインをメモリ回路20
5に格納する時間に含まれる水平帰線期間ＲＥＴより短
い。本実施例においても、表示クロック215の周波数を
ドット・クロックＤＯＴＣＬＫのそれの１．１４倍と
し、画素アレイ動作の水平期間（ドット・クロックＤＯ
ＴＣＬＫを基準とする）をその帰線期間の短縮により映
像データの水平走査期間の８０％とすることで、表示ク
ロック215を基準とする画素アレイの水平走査期間を第
５実施例と同様に映像データの水平走査期間の７０％に
短縮する。第１フィールド及び第２フィールドにおける
データ・ドライバ202による階調電圧出力を水平データ
・クロックＣＬ１の１パルス毎に行う場合、水平データ
・クロックＣＬ１の周波数は映像データの水平同期信号
ＨＳＹＮＣの約１．４３倍となる。
され、表示制御回路204を通してメモリ回路205に格納さ
れた映像データが、第５実施例と同様に、クロック発生
回路214で生成された表示クロック215（表示装置の基準
クロック）のパルスに呼応してメモリ回路205から表示
データとして読み出される。また、第５実施例と同様
に、表示クロック215の周波数は、映像データのドット
・クロックＤＯＴＣＬＫ（映像制御信号221に含まれる
基準クロック）のそれより高くされる。さらに、図２１
の入力データ及びドライバ・データの夫々の波形とから
明らかなように、本実施例でも第５実施例と同様に、メ
モリ回路205に格納された映像データの１ライン分をこ
れから読み出す時間（水平期間）に含まれる水平帰線期
間ＲＥＴは、この映像データの１ラインをメモリ回路20
5に格納する時間に含まれる水平帰線期間ＲＥＴより短
い。本実施例においても、表示クロック215の周波数を
ドット・クロックＤＯＴＣＬＫのそれの１．１４倍と
し、画素アレイ動作の水平期間（ドット・クロックＤＯ
ＴＣＬＫを基準とする）をその帰線期間の短縮により映
像データの水平走査期間の８０％とすることで、表示ク
ロック215を基準とする画素アレイの水平走査期間を第
５実施例と同様に映像データの水平走査期間の７０％に
短縮する。第１フィールド及び第２フィールドにおける
データ・ドライバ202による階調電圧出力を水平データ
・クロックＣＬ１の１パルス毎に行う場合、水平データ
・クロックＣＬ１の周波数は映像データの水平同期信号
ＨＳＹＮＣの約１．４３倍となる。
【０１２２】このようにして、本実施例による表示装置
の駆動方法でも第５実施例のそれと同様に、１つのゲー
ト選択パルスに対応する表示データ（ドライバ・データ
206）を、映像データの水平走査期間に含まれる帰線期
間よりも短い帰線期間を含む水平期間にて、且つタイミ
ングを映像信号の入力クロックとは異なる液晶表示用ク
ロックでメモリ回路205から読み出す。但し、本実施例
では、図２２の表示タイミングに示すように、１フレー
ム期間の７０％が映像データの表示期間に、その残り３
０％がブランキング・データの表示期間に夫々宛がわれ
る。
の駆動方法でも第５実施例のそれと同様に、１つのゲー
ト選択パルスに対応する表示データ（ドライバ・データ
206）を、映像データの水平走査期間に含まれる帰線期
間よりも短い帰線期間を含む水平期間にて、且つタイミ
ングを映像信号の入力クロックとは異なる液晶表示用ク
ロックでメモリ回路205から読み出す。但し、本実施例
では、図２２の表示タイミングに示すように、１フレー
ム期間の７０％が映像データの表示期間に、その残り３
０％がブランキング・データの表示期間に夫々宛がわれ
る。
【０１２３】図２２の表示タイミングに則る本実施例に
よる画素アレイの駆動は、概ね第５実施例のそれに準じ
るが、表示クロック215を基準クロックとする表示装置
の駆動において第５実施例による画素アレイの駆動方法
と異なる。フレーム期間毎にその第１フィールドにおい
て映像データをその奇数ライン及び偶数ラインの区別な
くライン毎に表示データとして読み出し、これをドライ
バ・データ206としてデータ・ドライバ202に転送する。
映像データのメモリ回路205からの読み出しは、この映
像データがメモリ回路205に格納されたフレーム期間の
次のフレーム期間にて、次の映像データがメモリ回路20
5に格納され始めると同時に開始される。データ・ドラ
イバ202はドライバ・データ206として受けた映像データ
の１ライン分毎に画素アレイに並設された複数のデータ
線（信号線）の夫々に対応する第１階調電圧群を逐次生
成し、これを画素アレイに並設された複数の画素行の１
行毎に供給する。このため、第１フィールドでは、走査
ドライバ203からゲート選択パルス（走査信号パルス）
を画素アレイに並設された複数のゲート線（走査信号
線）毎に順次出力する。換言すれば、複数のゲート線は
１本ごとに順次選択され、これによりゲート線の１ライ
ンに対応する画素行毎に第１階調電圧群が供給される。
画素アレイの解像度がＸＧＡクラスの場合、第１フィー
ルドにて、データ・ドライバ202から第１階調電圧群が
７６８回出力され、走査ドライバ203からゲート選択パ
ルスは７６８回出力される。以上の動作は上述のとお
り、１フレーム期間の始めの７０％にて完了する。
よる画素アレイの駆動は、概ね第５実施例のそれに準じ
るが、表示クロック215を基準クロックとする表示装置
の駆動において第５実施例による画素アレイの駆動方法
と異なる。フレーム期間毎にその第１フィールドにおい
て映像データをその奇数ライン及び偶数ラインの区別な
くライン毎に表示データとして読み出し、これをドライ
バ・データ206としてデータ・ドライバ202に転送する。
映像データのメモリ回路205からの読み出しは、この映
像データがメモリ回路205に格納されたフレーム期間の
次のフレーム期間にて、次の映像データがメモリ回路20
5に格納され始めると同時に開始される。データ・ドラ
イバ202はドライバ・データ206として受けた映像データ
の１ライン分毎に画素アレイに並設された複数のデータ
線（信号線）の夫々に対応する第１階調電圧群を逐次生
成し、これを画素アレイに並設された複数の画素行の１
行毎に供給する。このため、第１フィールドでは、走査
ドライバ203からゲート選択パルス（走査信号パルス）
を画素アレイに並設された複数のゲート線（走査信号
線）毎に順次出力する。換言すれば、複数のゲート線は
１本ごとに順次選択され、これによりゲート線の１ライ
ンに対応する画素行毎に第１階調電圧群が供給される。
画素アレイの解像度がＸＧＡクラスの場合、第１フィー
ルドにて、データ・ドライバ202から第１階調電圧群が
７６８回出力され、走査ドライバ203からゲート選択パ
ルスは７６８回出力される。以上の動作は上述のとお
り、１フレーム期間の始めの７０％にて完了する。
【０１２４】本実施例による画素アレイの駆動では、１
フレーム期間の３０％にてブランキング・データを図１
１や図１２に示したタイミング・チャートに則り、画素
アレイに入力する。データ・ドライバ202によるブラン
キング・データに対応した第２階調電圧の生成には、先
述の各実施例にて述べた階調電圧生成方法のいずれかを
適用してもよい。図１１のタイミング・チャートに則る
ブランキング画像表示では、データ・ドライバ202から
の第２階調電圧に対し、走査ドライバ203からゲート選
択パルスを複数のゲート線の４ラインに出力する。これ
により、画素アレイに並設された複数の画素行は、夫々
が対応する複数のゲート線の４ライン毎に且つ４ライン
置きに選択されて、これらに第２階調電圧が印加され
る。図１２のタイミング・チャートに則るブランキング
画像表示では、データ・ドライバ202からの第２階調電
圧の出力期間毎に、複数のゲート線の４ラインへ走査ド
ライバ203からゲート選択パルスが順次出力される。こ
のため、第２フィールドにおける走査クロックＣＬ３の
パルス間隔は、第２階調電圧を１回出力する期間（画素
アレイ動作における水平期間）の１／４となる。このブ
ランキング画像表示においても、或る時刻における第２
階調電圧の出力に対して、ゲート線の４ラインに対応す
る画素行がゲート選択パルスにより選択され、これらに
第２階調電圧が印加される。従って、第２フィールドに
おけるブランキング画像表示は、データ・ドライバ202
からの第２階調電圧群の１９２回の出力に対し、走査ド
ライバ203からゲート選択パルスを図１１のタイミング
・チャートに則る場合は１９２回出力し、図１２のタイ
ミング・チャートに則る場合は７６８回出力して行われ
る。上述のように１フレーム期間の始めの７０％を第１
フィールドによる映像データに基づいた画像表示に、そ
の残りの３０％を第２フィールドによるブランキング画
像表示に割り当てる場合は、第２フィールドにおける水
平データ・クロックＣＬ１の周波数を第１フィールドに
おけるそれより低くし、この水平データ・クロックＣＬ
１の周波数変化に即して、走査クロックＣＬ３の周波数
を調整する。この場合、上述のクロック発生回路214又
は表示制御回路204の周辺に新たに設けられたパルス発
振器等により、表示クロック215より周波数の低い第２
フィールド用の基準クロック（第２の基準クロック）を
発生させ、これにより第２フィールド用の水平データ・
クロックＣＬ１と走査クロックＣＬ３とを発生させても
よい。また、第２フィールドにおける水平データ・クロ
ックＣＬ１の周波数を第１フィールドでのそれの値に保
ち、第２フィールドで生じる水平データ・クロックＣＬ
１の３３０パルスの始めの１９２パルスのみを画素アレ
イへの第２階調電圧群の供給に用いてもよい。後者の画
素アレイ動作においては、走査開始信号ＦＬＭのパルス
間隔の調整し、走査ドライバ203からのゲート選択パル
ス出力は図１１又は図１２のタイミング・チャートに則
して上述のとおりに設定する。即ち、第２フィールドで
のブランキング・データの画素アレイへの書き込みは第
１フィールドの１／４の期間（１フレーム期間の１７．
５％）で完了し、その残りの期間ではブランキング・デ
ータを画素アレイに保持する。
フレーム期間の３０％にてブランキング・データを図１
１や図１２に示したタイミング・チャートに則り、画素
アレイに入力する。データ・ドライバ202によるブラン
キング・データに対応した第２階調電圧の生成には、先
述の各実施例にて述べた階調電圧生成方法のいずれかを
適用してもよい。図１１のタイミング・チャートに則る
ブランキング画像表示では、データ・ドライバ202から
の第２階調電圧に対し、走査ドライバ203からゲート選
択パルスを複数のゲート線の４ラインに出力する。これ
により、画素アレイに並設された複数の画素行は、夫々
が対応する複数のゲート線の４ライン毎に且つ４ライン
置きに選択されて、これらに第２階調電圧が印加され
る。図１２のタイミング・チャートに則るブランキング
画像表示では、データ・ドライバ202からの第２階調電
圧の出力期間毎に、複数のゲート線の４ラインへ走査ド
ライバ203からゲート選択パルスが順次出力される。こ
のため、第２フィールドにおける走査クロックＣＬ３の
パルス間隔は、第２階調電圧を１回出力する期間（画素
アレイ動作における水平期間）の１／４となる。このブ
ランキング画像表示においても、或る時刻における第２
階調電圧の出力に対して、ゲート線の４ラインに対応す
る画素行がゲート選択パルスにより選択され、これらに
第２階調電圧が印加される。従って、第２フィールドに
おけるブランキング画像表示は、データ・ドライバ202
からの第２階調電圧群の１９２回の出力に対し、走査ド
ライバ203からゲート選択パルスを図１１のタイミング
・チャートに則る場合は１９２回出力し、図１２のタイ
ミング・チャートに則る場合は７６８回出力して行われ
る。上述のように１フレーム期間の始めの７０％を第１
フィールドによる映像データに基づいた画像表示に、そ
の残りの３０％を第２フィールドによるブランキング画
像表示に割り当てる場合は、第２フィールドにおける水
平データ・クロックＣＬ１の周波数を第１フィールドに
おけるそれより低くし、この水平データ・クロックＣＬ
１の周波数変化に即して、走査クロックＣＬ３の周波数
を調整する。この場合、上述のクロック発生回路214又
は表示制御回路204の周辺に新たに設けられたパルス発
振器等により、表示クロック215より周波数の低い第２
フィールド用の基準クロック（第２の基準クロック）を
発生させ、これにより第２フィールド用の水平データ・
クロックＣＬ１と走査クロックＣＬ３とを発生させても
よい。また、第２フィールドにおける水平データ・クロ
ックＣＬ１の周波数を第１フィールドでのそれの値に保
ち、第２フィールドで生じる水平データ・クロックＣＬ
１の３３０パルスの始めの１９２パルスのみを画素アレ
イへの第２階調電圧群の供給に用いてもよい。後者の画
素アレイ動作においては、走査開始信号ＦＬＭのパルス
間隔の調整し、走査ドライバ203からのゲート選択パル
ス出力は図１１又は図１２のタイミング・チャートに則
して上述のとおりに設定する。即ち、第２フィールドで
のブランキング・データの画素アレイへの書き込みは第
１フィールドの１／４の期間（１フレーム期間の１７．
５％）で完了し、その残りの期間ではブランキング・デ
ータを画素アレイに保持する。
【０１２５】ＸＧＡクラスの解像度を有するノーマリ黒
表示モードの液晶パネルを、本実施例により図２２の表
示タイミングで動作させたときの液晶パネルの画素に対
応する液晶層の輝度応答を図２３に示す。この画素に
は、第１フィールドにて画像データとして画素を白く表
示させる表示オンデータに対応した階調電圧が、第２フ
ィールドにてブランキング・データとして画素を黒く表
示させる表示オフデータ（黒データ）に対応した階調電
圧が夫々供給される。この画素に対応する液晶パネルの
液晶層は、図２３に示すように１フレーム期間の始めの
７０％で映像データに応じた輝度に応答した後、その残
りの３０％で黒輝度に応答する。これにより、夫々のフ
レーム期間において画素の表示輝度はインパルス型の表
示装置のそれに近い応答を示す。このため、本実施例に
おける表示装置の駆動においても、これにより動画像を
表示する際にフレーム期間に亘り画面内を移動する物体
の輪郭に生じる動画ぼやけが低減される。本実施例で
は、映像データの表示期間とブランキング・データの表
示期間をそれぞれ１フレーム期間の７０％、３０％とし
たが、その比率は上述した水平データ・クロックＣＬ
１、走査クロックＣＬ３、及び走査開始信号ＦＬＭ等の
調整により適宜変更できる。
表示モードの液晶パネルを、本実施例により図２２の表
示タイミングで動作させたときの液晶パネルの画素に対
応する液晶層の輝度応答を図２３に示す。この画素に
は、第１フィールドにて画像データとして画素を白く表
示させる表示オンデータに対応した階調電圧が、第２フ
ィールドにてブランキング・データとして画素を黒く表
示させる表示オフデータ（黒データ）に対応した階調電
圧が夫々供給される。この画素に対応する液晶パネルの
液晶層は、図２３に示すように１フレーム期間の始めの
７０％で映像データに応じた輝度に応答した後、その残
りの３０％で黒輝度に応答する。これにより、夫々のフ
レーム期間において画素の表示輝度はインパルス型の表
示装置のそれに近い応答を示す。このため、本実施例に
おける表示装置の駆動においても、これにより動画像を
表示する際にフレーム期間に亘り画面内を移動する物体
の輪郭に生じる動画ぼやけが低減される。本実施例で
は、映像データの表示期間とブランキング・データの表
示期間をそれぞれ１フレーム期間の７０％、３０％とし
たが、その比率は上述した水平データ・クロックＣＬ
１、走査クロックＣＬ３、及び走査開始信号ＦＬＭ等の
調整により適宜変更できる。
【０１２６】≪第７の実施例：照明装置の点滅動作との
組合せ≫以下、本発明の第７の実施例を図２４及び図２
５を用いて説明する。図２４に示される表示装置300
は、図１に示すそれと概ね同様な構造を有するが、画素
アレイ301として透過型の液晶パネルを用いるため、こ
れに光を照射するバックライト（Backlight，図２４に
は示されない照明装置）とその駆動回路315を備えてい
ることが異なり、更にバックライト駆動回路315が表示
制御回路（液晶タイミング・コントローラ）304から送
信されるバックライト制御信号316で制御されることを
特徴とする。これにより、バックライトは、間欠的（in
termittently）に液晶パネルへ光を照射する。このよう
に明滅動作又は点滅動作するバックライトをブリンク・
バックライト（Blink Backlight）とよぶ。また、バッ
クライトの輝度を周期的に変調する制御をブリンク制御
（Blink Control）とよぶ。図２５は、先述の各実施例
にて図６、図９、図１３、図１６、図２０、又は図２２
を参照して説明した本発明による表示装置（液晶表示装
置）における液晶パネル（その画素）の輝度応答に、ブ
リンク・バックライトの明滅動作を組み合わせる本実施
例による表示装置の駆動タイミングを示す。即ち、本実
施例では、画素アレイとして液晶パネルを備えた表示装
置を第１実施例乃至第６実施例にて説明したいずれの方
法で駆動させたときの動画ぼやけ低減効果を、これに備
えられた照明装置の明滅動作でさらに高める。なお、本
実施例で用いた液晶パネルはＸＧＡクラスの解像度を有
し、その液晶層はこれに印加される電界が弱いほどその
光透過率が低くなる所謂ノーマリ黒表示モードで変調さ
れる。
組合せ≫以下、本発明の第７の実施例を図２４及び図２
５を用いて説明する。図２４に示される表示装置300
は、図１に示すそれと概ね同様な構造を有するが、画素
アレイ301として透過型の液晶パネルを用いるため、こ
れに光を照射するバックライト（Backlight，図２４に
は示されない照明装置）とその駆動回路315を備えてい
ることが異なり、更にバックライト駆動回路315が表示
制御回路（液晶タイミング・コントローラ）304から送
信されるバックライト制御信号316で制御されることを
特徴とする。これにより、バックライトは、間欠的（in
termittently）に液晶パネルへ光を照射する。このよう
に明滅動作又は点滅動作するバックライトをブリンク・
バックライト（Blink Backlight）とよぶ。また、バッ
クライトの輝度を周期的に変調する制御をブリンク制御
（Blink Control）とよぶ。図２５は、先述の各実施例
にて図６、図９、図１３、図１６、図２０、又は図２２
を参照して説明した本発明による表示装置（液晶表示装
置）における液晶パネル（その画素）の輝度応答に、ブ
リンク・バックライトの明滅動作を組み合わせる本実施
例による表示装置の駆動タイミングを示す。即ち、本実
施例では、画素アレイとして液晶パネルを備えた表示装
置を第１実施例乃至第６実施例にて説明したいずれの方
法で駆動させたときの動画ぼやけ低減効果を、これに備
えられた照明装置の明滅動作でさらに高める。なお、本
実施例で用いた液晶パネルはＸＧＡクラスの解像度を有
し、その液晶層はこれに印加される電界が弱いほどその
光透過率が低くなる所謂ノーマリ黒表示モードで変調さ
れる。
【０１２７】図２４に示される表示装置（液晶表示装
置）300は、テレビジョン受信機、パーソナル・コンピ
ュータ、ＤＶＤプレーヤ等の映像信号源（表示装置の外
部）から映像データ320及び映像制御信号321（その定義
は第１実施例及び第５実施例にて先述）を受ける表示制
御回路（タイミング・コントローラ）304と、この表示
制御回路304から表示データ及び表示制御信号を受ける
画素アレイ（液晶パネル）301とを備える。表示制御回
路304には映像データ320をフレーム期間毎に格納するメ
モリ回路305が接続される。メモリ回路305の構造は図１
に示すメモリ回路105-1，105-2に準じるが、図２４には
図１７と同様に簡略化して示される。即ち、メモリ回路
305は制御信号308に応じて第１ポート309から映像デー
タ320が入力される第１部分と制御信号310に応じて第２
ポート311から映像データ320が入力される第２部分とを
夫々備え、その第１部分に格納された映像データは第２
部分への別の映像データ格納と並行して読み出せ、また
第２部分に格納された映像データも第１部分への別の映
像データ格納と並行して読み出せる。メモリ回路305に
格納された映像データは、先述の実施例のいずれかによ
る方法でドライバ・データ306として読み出されて画素
アレイ（液晶パネル）301に設けられたデータ・ドライ
バ（画像信号駆動回路）302へ転送される。表示制御回
路304に第５実施例や第６実施例にて述べたクロック発
生回路やその類似物を接続し、またはこのような回路を
表示制御回路304の内部に増設することで、メモリ回路3
05からのドライバ・データ306の読み出しを加速しても
よい。
置）300は、テレビジョン受信機、パーソナル・コンピ
ュータ、ＤＶＤプレーヤ等の映像信号源（表示装置の外
部）から映像データ320及び映像制御信号321（その定義
は第１実施例及び第５実施例にて先述）を受ける表示制
御回路（タイミング・コントローラ）304と、この表示
制御回路304から表示データ及び表示制御信号を受ける
画素アレイ（液晶パネル）301とを備える。表示制御回
路304には映像データ320をフレーム期間毎に格納するメ
モリ回路305が接続される。メモリ回路305の構造は図１
に示すメモリ回路105-1，105-2に準じるが、図２４には
図１７と同様に簡略化して示される。即ち、メモリ回路
305は制御信号308に応じて第１ポート309から映像デー
タ320が入力される第１部分と制御信号310に応じて第２
ポート311から映像データ320が入力される第２部分とを
夫々備え、その第１部分に格納された映像データは第２
部分への別の映像データ格納と並行して読み出せ、また
第２部分に格納された映像データも第１部分への別の映
像データ格納と並行して読み出せる。メモリ回路305に
格納された映像データは、先述の実施例のいずれかによ
る方法でドライバ・データ306として読み出されて画素
アレイ（液晶パネル）301に設けられたデータ・ドライ
バ（画像信号駆動回路）302へ転送される。表示制御回
路304に第５実施例や第６実施例にて述べたクロック発
生回路やその類似物を接続し、またはこのような回路を
表示制御回路304の内部に増設することで、メモリ回路3
05からのドライバ・データ306の読み出しを加速しても
よい。
【０１２８】表示制御回路304は、ドライバ・データ306
とともに水平データ・クロックＣＬ１やドット・クロッ
ク（ＣＬ２）等をデータ・ドライバ制御信号群207とし
てデータ・ドライバ202に供給し、画素アレイ301に設け
られた走査ドライバ（走査信号駆動回路）303には走査
クロック312（ＣＬ３）及び走査開始信号313（ＦＬＭ）
を供給する。
とともに水平データ・クロックＣＬ１やドット・クロッ
ク（ＣＬ２）等をデータ・ドライバ制御信号群207とし
てデータ・ドライバ202に供給し、画素アレイ301に設け
られた走査ドライバ（走査信号駆動回路）303には走査
クロック312（ＣＬ３）及び走査開始信号313（ＦＬＭ）
を供給する。
【０１２９】表示制御回路304からバックライト駆動回
路315に送られるバックライト制御信号316は、図２５に
示すその波形のように、これがＨｉｇｈレベルになると
きバックライトを点灯させ（明るくし）、これがＬｏｗ
レベルになるときバックライトを消灯させる（暗くす
る）ようにバックライト駆動回路315を制御する。
路315に送られるバックライト制御信号316は、図２５に
示すその波形のように、これがＨｉｇｈレベルになると
きバックライトを点灯させ（明るくし）、これがＬｏｗ
レベルになるときバックライトを消灯させる（暗くす
る）ようにバックライト駆動回路315を制御する。
【０１３０】一方、本実施例では画素アレイ（液晶パネ
ル）301をフレーム期間毎にそのデータ線（信号線）に
沿って図２４の上側から下側に順次走査する（この動作
を全画面走査と便宜的に呼ぶ）。先述の各実施例では、
このような全画面走査を１フレーム期間に２回行い、そ
の１回目で表示データ（映像データ）を、その２回目で
ブランキング・データを画素アレイ301に書き込む。ノ
ーマリ黒表示モードの液晶パネルからなる画素アレイ30
1の画素行に、表示データとして画素を白く表示する表
示オンデータ（これに対応する第１階調電圧）を、ブラ
ンキング・データとして画素を黒く表示する表示オフデ
ータ（これに対応する第２階調電圧）を、夫々書き込む
と、フレーム期間における各画素行に対応した液晶層の
輝度変化のタイミングが画素アレイ301のデータ線沿い
（その垂直方向）にずれる。図２５には、画素行間の輝
度変化のずれを、画素アレイ（表示画面）の垂直方向沿
いに、画面上部、画面中央部（Ｎ本のゲート線を有する
画素アレイの上側からＮ／２番目のゲート線の近傍）、
及び画面下部の夫々の画素行の輝度応答のグラフを並べ
て示す。
ル）301をフレーム期間毎にそのデータ線（信号線）に
沿って図２４の上側から下側に順次走査する（この動作
を全画面走査と便宜的に呼ぶ）。先述の各実施例では、
このような全画面走査を１フレーム期間に２回行い、そ
の１回目で表示データ（映像データ）を、その２回目で
ブランキング・データを画素アレイ301に書き込む。ノ
ーマリ黒表示モードの液晶パネルからなる画素アレイ30
1の画素行に、表示データとして画素を白く表示する表
示オンデータ（これに対応する第１階調電圧）を、ブラ
ンキング・データとして画素を黒く表示する表示オフデ
ータ（これに対応する第２階調電圧）を、夫々書き込む
と、フレーム期間における各画素行に対応した液晶層の
輝度変化のタイミングが画素アレイ301のデータ線沿い
（その垂直方向）にずれる。図２５には、画素行間の輝
度変化のずれを、画素アレイ（表示画面）の垂直方向沿
いに、画面上部、画面中央部（Ｎ本のゲート線を有する
画素アレイの上側からＮ／２番目のゲート線の近傍）、
及び画面下部の夫々の画素行の輝度応答のグラフを並べ
て示す。
【０１３１】夫々の画素行に対応した液晶層の光透過率
は、画素行に表示データ又はブランキング・データが書
き込まれてから（これに対応する階調電圧が供給されて
から）、数ｍｓ（ミリ秒）から数十ｍｓを経て書き込ま
れたデータに応じた値に応答する。これに対して、フレ
ーム期間毎に表示データやブランキング・データで上述
の全画面走査（Whole Vision Scanning）を行う場
合、これに応じた階調電圧が画素アレイの画面上部から
画面下部に向けて各画素行に順次供給される。このた
め、画素アレイを表示オンデータで全画面走査を行う場
合、画面下部の画素行に階調電圧が供給される時刻（輝
度応答のグラフが減少から増加に転じる極小点）にて、
画面上部の画素行に対応する液晶層の輝度は、表示オン
データに対応したそれにかなり近づく。このようにして
液晶パネル（画素アレイ）内に生じる輝度応答の時間軸
沿いのばらつきにより、フレーム期間毎に表示データに
基づいて生成される画像が表示装置のユーザの視野から
十分に消去されない場合、複数のフレーム期間に亘って
画素アレイに次々と生成される画像があたかもインパル
ス的に表示されているようにユーザに知覚させることも
難しくなる。本実施例では、液晶表示装置（これに備え
られた液晶パネル）によるフレーム期間毎の映像データ
に拠る画像表示とブランキング画像表示とのタイミング
に合わせてそのバックライトの明滅動作を行い、フレー
ム期間毎に液晶パネルに生成される画像をよりインパル
ス的に表示する。このバックライトの明滅動作は、液晶
パネル（画素アレイ）における画像生成の制御信号の一
部を用い、またはこれに呼応させて（同期させて）行う
ことが望ましい。
は、画素行に表示データ又はブランキング・データが書
き込まれてから（これに対応する階調電圧が供給されて
から）、数ｍｓ（ミリ秒）から数十ｍｓを経て書き込ま
れたデータに応じた値に応答する。これに対して、フレ
ーム期間毎に表示データやブランキング・データで上述
の全画面走査（Whole Vision Scanning）を行う場
合、これに応じた階調電圧が画素アレイの画面上部から
画面下部に向けて各画素行に順次供給される。このた
め、画素アレイを表示オンデータで全画面走査を行う場
合、画面下部の画素行に階調電圧が供給される時刻（輝
度応答のグラフが減少から増加に転じる極小点）にて、
画面上部の画素行に対応する液晶層の輝度は、表示オン
データに対応したそれにかなり近づく。このようにして
液晶パネル（画素アレイ）内に生じる輝度応答の時間軸
沿いのばらつきにより、フレーム期間毎に表示データに
基づいて生成される画像が表示装置のユーザの視野から
十分に消去されない場合、複数のフレーム期間に亘って
画素アレイに次々と生成される画像があたかもインパル
ス的に表示されているようにユーザに知覚させることも
難しくなる。本実施例では、液晶表示装置（これに備え
られた液晶パネル）によるフレーム期間毎の映像データ
に拠る画像表示とブランキング画像表示とのタイミング
に合わせてそのバックライトの明滅動作を行い、フレー
ム期間毎に液晶パネルに生成される画像をよりインパル
ス的に表示する。このバックライトの明滅動作は、液晶
パネル（画素アレイ）における画像生成の制御信号の一
部を用い、またはこれに呼応させて（同期させて）行う
ことが望ましい。
【０１３２】本実施例によるバックライトの点滅制御で
は、バックライトの消灯に因る液晶パネルの表示輝度の
低下が生じる。しかしながら、フレーム期間におけるブ
ランキング画像表示期間（例えば、夫々の画素行の黒表
示タイミング）とバックライトの消灯期間との重複期間
の調整により、表示装置のユーザが知覚する液晶パネル
の表示輝度低下を最小限に抑えることができる。これ
は、表示装置に動画像を表示したときのユーザの視点が
画素アレイの中央部に留まり易いという傾向による。こ
のため、バックライト点灯期間を、図２５の輝度応答の
グラフに重ねられたハッチング領域の如く、画素アレイ
中心部に位置する画素行への表示データ書き込み後に開
始させ、この画素行へのブランキング・データ書き込み
後に終了させる。バックライトにはその光源として、冷
陰極蛍光ランプ等の蛍光ランプ、キセノン等のガスを封
入したランプ、発光ダイオード等が備えられる。光源の
発光特性は、これらへの電流（ランプ電流、管電流とも
呼ぶ）の供給を開始してから短時間に所望する明るさに
達し、かつ電流供給の停止とともに暗くなる（残光の短
い）ものほどよい。しかしながら、多くの光源は、ラン
プ電流の供給からその発光に到るまでに数ｍｓ程度を要
し、またその残光時間（ランプ電流の停止から光輻射の
十分な減衰に到る時間）も数ｍｓ程度となる。このよう
な光源の特性に鑑みれば、バックライト点灯期間を、全
画面走査にて最初に階調電圧が供給される画素行（図２
５の場合、画素アレイの最上段の画素行）へのブランキ
ング・データ書き込み前に開始させることが望ましく、
また、全画面走査にて最後に階調電圧が供給される画素
行（図２５の場合、画素アレイの最下段の画素行）への
ブランキング・データ書き込み前に終了させることが望
ましい。
は、バックライトの消灯に因る液晶パネルの表示輝度の
低下が生じる。しかしながら、フレーム期間におけるブ
ランキング画像表示期間（例えば、夫々の画素行の黒表
示タイミング）とバックライトの消灯期間との重複期間
の調整により、表示装置のユーザが知覚する液晶パネル
の表示輝度低下を最小限に抑えることができる。これ
は、表示装置に動画像を表示したときのユーザの視点が
画素アレイの中央部に留まり易いという傾向による。こ
のため、バックライト点灯期間を、図２５の輝度応答の
グラフに重ねられたハッチング領域の如く、画素アレイ
中心部に位置する画素行への表示データ書き込み後に開
始させ、この画素行へのブランキング・データ書き込み
後に終了させる。バックライトにはその光源として、冷
陰極蛍光ランプ等の蛍光ランプ、キセノン等のガスを封
入したランプ、発光ダイオード等が備えられる。光源の
発光特性は、これらへの電流（ランプ電流、管電流とも
呼ぶ）の供給を開始してから短時間に所望する明るさに
達し、かつ電流供給の停止とともに暗くなる（残光の短
い）ものほどよい。しかしながら、多くの光源は、ラン
プ電流の供給からその発光に到るまでに数ｍｓ程度を要
し、またその残光時間（ランプ電流の停止から光輻射の
十分な減衰に到る時間）も数ｍｓ程度となる。このよう
な光源の特性に鑑みれば、バックライト点灯期間を、全
画面走査にて最初に階調電圧が供給される画素行（図２
５の場合、画素アレイの最上段の画素行）へのブランキ
ング・データ書き込み前に開始させることが望ましく、
また、全画面走査にて最後に階調電圧が供給される画素
行（図２５の場合、画素アレイの最下段の画素行）への
ブランキング・データ書き込み前に終了させることが望
ましい。
【０１３３】一方、表示装置に生成される画像に応じて
バックライトのブリンク制御を止める（バックライトを
連続的に点灯させる）場合は、バックライトに備えられ
た光源（冷陰極蛍光ランプ等の管球）に供給される電流
をブリンク制御時にて連続点灯時より大きくし、ブリン
ク制御時の表示画像の輝度低下を補償するとともに、表
示画像のコントラストを向上させる。光源として用いら
れる上述の各種ランプに過大なランプ電流を供給する
と、その寿命が縮まる。しかし、図２５に示すように、
バックライトのブリンク制御時での点灯期間（ランプ電
流を増加させた点灯期間）を1フレーム期間の３０〜７
０％（望ましくは５０％前後）とし、且つ１フレーム期
間の開始時刻から第１フィールドの１／２が経過した後
に開始させて、フレーム期間に１回のバックライトの点
滅動作を行うことにより、光源の寿命を維持し且つ表示
画像の輝度低下を抑えることができる。
バックライトのブリンク制御を止める（バックライトを
連続的に点灯させる）場合は、バックライトに備えられ
た光源（冷陰極蛍光ランプ等の管球）に供給される電流
をブリンク制御時にて連続点灯時より大きくし、ブリン
ク制御時の表示画像の輝度低下を補償するとともに、表
示画像のコントラストを向上させる。光源として用いら
れる上述の各種ランプに過大なランプ電流を供給する
と、その寿命が縮まる。しかし、図２５に示すように、
バックライトのブリンク制御時での点灯期間（ランプ電
流を増加させた点灯期間）を1フレーム期間の３０〜７
０％（望ましくは５０％前後）とし、且つ１フレーム期
間の開始時刻から第１フィールドの１／２が経過した後
に開始させて、フレーム期間に１回のバックライトの点
滅動作を行うことにより、光源の寿命を維持し且つ表示
画像の輝度低下を抑えることができる。
【０１３４】ランプ電流を大きくしてもなお十分な発光
輝度が得られる場合には、ランプ電流を大きくし、バッ
クライトの点灯期間をさらに短縮するとよい。これによ
り、バックライト消灯期間にて、液晶パネルはより完全
に近い黒に表示される。また、図２５のタイミングでバ
ックライトのブリンク制御を行うことで、液晶パネルの
画面中央の画素行が映像データに十分に応答した状態で
バックライトが点灯されるため、表示画像の鮮明さが増
すとともにランプの発光効率も向上する。
輝度が得られる場合には、ランプ電流を大きくし、バッ
クライトの点灯期間をさらに短縮するとよい。これによ
り、バックライト消灯期間にて、液晶パネルはより完全
に近い黒に表示される。また、図２５のタイミングでバ
ックライトのブリンク制御を行うことで、液晶パネルの
画面中央の画素行が映像データに十分に応答した状態で
バックライトが点灯されるため、表示画像の鮮明さが増
すとともにランプの発光効率も向上する。
【０１３５】本実施例による表示装置（液晶表示装置）
の駆動方法では、液晶パネルに封入された液晶の光学的
な応答速度や、ブランキング表示期間の割合に対応した
バックライトの点灯期間調整などにより、これによる動
画像の表示動作が最適化される。また、バックライトの
消灯期間にてランプの過熱が抑えられるため、その温度
上昇による輝度低下も防げる。
の駆動方法では、液晶パネルに封入された液晶の光学的
な応答速度や、ブランキング表示期間の割合に対応した
バックライトの点灯期間調整などにより、これによる動
画像の表示動作が最適化される。また、バックライトの
消灯期間にてランプの過熱が抑えられるため、その温度
上昇による輝度低下も防げる。
【０１３６】このように、上述の各実施例による表示装
置（液晶表示装置）の駆動におけるフレーム期間毎のブ
ランキング表示期間を考慮し、これにバックライトの点
灯制御を組み合わせることで、動画表示特性のみなら
ず、バックライトの発光効率の優れた表示装置が実現で
きる。
置（液晶表示装置）の駆動におけるフレーム期間毎のブ
ランキング表示期間を考慮し、これにバックライトの点
灯制御を組み合わせることで、動画表示特性のみなら
ず、バックライトの発光効率の優れた表示装置が実現で
きる。
【０１３７】≪第８実施例：表示データ生成回路の表示
装置からの分離≫図２６は、本実施例での表示装置（液
晶表示装置）の構造を示し、上述の各実施例にて表示装
置に内蔵させた表示データ生成機能をこれから分離させ
たことに特徴付けられる。例えば、テレビジョン受像機
の場合、テレビジョン受像機本体にて受信された映像デ
ータ（映像信号）をこれとともに受信された映像制御信
号（垂直同期信号ＶＳＹＮＣやドット・クロックＤＯＴ
ＣＬＫ等を含む）により一旦メモリ回路（フレーム・メ
モリ）に格納し、表示装置による画像表示に適した表示
データへ加工する。従って、画像信号源401と、これか
ら送信される映像データ402及び映像制御信号を受け、
表示データ406を生成する走査データ生成回路403、走査
データ生成回路403で受けた映像データ402がポート404
を通して格納されるメモリ回路405は表示装置400に対し
て外部回路となる。メモリ回路405に格納された映像デ
ータは、走査データ生成回路403によりポート404を通し
て表示データ406として読み出される。
装置からの分離≫図２６は、本実施例での表示装置（液
晶表示装置）の構造を示し、上述の各実施例にて表示装
置に内蔵させた表示データ生成機能をこれから分離させ
たことに特徴付けられる。例えば、テレビジョン受像機
の場合、テレビジョン受像機本体にて受信された映像デ
ータ（映像信号）をこれとともに受信された映像制御信
号（垂直同期信号ＶＳＹＮＣやドット・クロックＤＯＴ
ＣＬＫ等を含む）により一旦メモリ回路（フレーム・メ
モリ）に格納し、表示装置による画像表示に適した表示
データへ加工する。従って、画像信号源401と、これか
ら送信される映像データ402及び映像制御信号を受け、
表示データ406を生成する走査データ生成回路403、走査
データ生成回路403で受けた映像データ402がポート404
を通して格納されるメモリ回路405は表示装置400に対し
て外部回路となる。メモリ回路405に格納された映像デ
ータは、走査データ生成回路403によりポート404を通し
て表示データ406として読み出される。
【０１３８】走査データ生成回路403は、第１実施例、
第２実施例、第３実施例、及び第５実施例にて映像デー
タ402を１ライン置きに表示データ406として読み出し、
表示データ406は表示装置400に備えられた画素アレイ
（例えば、ＴＦＴ型の液晶パネル）414の２画素行毎に
書き込まれる。また、第２実施例、第４実施例、第５実
施例、及び第６実施例において、走査データ生成回路40
3は、表示データ406の１ライン分の読み出しを映像デー
タ402の水平走査期間より短い水平期間で行う。さら
に、第５実施例及び第６実施例において、走査データ生
成回路403は、映像データ402のドット・クロックＤＯＴ
ＣＬＫより周波数の高い表示クロックをその内部又は周
辺に設けたパルス発振器等の回路で生成し、この表示ク
ロックに呼応して表示データ406を読み出す。従って、
表示データ406は、映像データ402のフレーム期間毎に間
欠的に表示装置400に入力され、各フレーム期間には表
示データ406の転送が断続する期間が生じる。
第２実施例、第３実施例、及び第５実施例にて映像デー
タ402を１ライン置きに表示データ406として読み出し、
表示データ406は表示装置400に備えられた画素アレイ
（例えば、ＴＦＴ型の液晶パネル）414の２画素行毎に
書き込まれる。また、第２実施例、第４実施例、第５実
施例、及び第６実施例において、走査データ生成回路40
3は、表示データ406の１ライン分の読み出しを映像デー
タ402の水平走査期間より短い水平期間で行う。さら
に、第５実施例及び第６実施例において、走査データ生
成回路403は、映像データ402のドット・クロックＤＯＴ
ＣＬＫより周波数の高い表示クロックをその内部又は周
辺に設けたパルス発振器等の回路で生成し、この表示ク
ロックに呼応して表示データ406を読み出す。従って、
表示データ406は、映像データ402のフレーム期間毎に間
欠的に表示装置400に入力され、各フレーム期間には表
示データ406の転送が断続する期間が生じる。
【０１３９】表示装置400に備えられた表示制御回路
（タイミング・コントローラ）407は、この表示データ4
06及びこれとともに表示装置400に入力される垂直同期
信号、水平同期信号、ドット・クロック（又は上述の表
示クロック）を受け、上述の実施例のいずれかによる画
素アレイ401の表示動作に適した走査開始信号ＦＬＭ、
水平データ・クロックＣＬ１、ドット・クロックＣＬ
２、及び走査クロックＣＬ３を生成する。表示装置400
の外部で既に生成された表示データ406は、映像データ4
02の垂直同期信号のパルス間隔で規定される１フレーム
期間に対して、その表示制御回路407への転送期間が短
くなる。従って、第１実施例に本実施例を適用する場
合、表示制御回路407は、走査データ生成回路403又はそ
の周辺で生成され且つ表示データ406の読み出しに用い
られた水平同期信号及びドット・クロック（上述の表示
クロックを含む）を受け、この水平同期信号を水平デー
タ・クロックＣＬ１として表示データ406とともにドラ
イバ・データ・バス408を通してデータ・ドライバ411に
転送し、この水平同期信号（図３の駆動例）又はこれと
ドット・クロック（図４の駆動例）から走査クロックＣ
Ｌ３を生成して走査データ・バス409を通して走査ドラ
イバ412に転送する。また、映像データ402の垂直同期信
号を表示装置400に入力し、表示制御回路407又はその周
辺回路で分周して第１フィールドと第２フィールドの夫
々の開始時刻に対応した走査開始信号ＦＬＭのパルスを
発生させる。
（タイミング・コントローラ）407は、この表示データ4
06及びこれとともに表示装置400に入力される垂直同期
信号、水平同期信号、ドット・クロック（又は上述の表
示クロック）を受け、上述の実施例のいずれかによる画
素アレイ401の表示動作に適した走査開始信号ＦＬＭ、
水平データ・クロックＣＬ１、ドット・クロックＣＬ
２、及び走査クロックＣＬ３を生成する。表示装置400
の外部で既に生成された表示データ406は、映像データ4
02の垂直同期信号のパルス間隔で規定される１フレーム
期間に対して、その表示制御回路407への転送期間が短
くなる。従って、第１実施例に本実施例を適用する場
合、表示制御回路407は、走査データ生成回路403又はそ
の周辺で生成され且つ表示データ406の読み出しに用い
られた水平同期信号及びドット・クロック（上述の表示
クロックを含む）を受け、この水平同期信号を水平デー
タ・クロックＣＬ１として表示データ406とともにドラ
イバ・データ・バス408を通してデータ・ドライバ411に
転送し、この水平同期信号（図３の駆動例）又はこれと
ドット・クロック（図４の駆動例）から走査クロックＣ
Ｌ３を生成して走査データ・バス409を通して走査ドラ
イバ412に転送する。また、映像データ402の垂直同期信
号を表示装置400に入力し、表示制御回路407又はその周
辺回路で分周して第１フィールドと第２フィールドの夫
々の開始時刻に対応した走査開始信号ＦＬＭのパルスを
発生させる。
【０１４０】第１実施例以外の上述の実施例では、走査
開始信号ＦＬＭのパルス間隔が交互に変わり得るため、
表示制御回路407はこれに表示データ406とともに入力さ
れる水平同期信号やドット・クロックを参照して走査開
始信号ＦＬＭを生成する。従って、表示制御回路407は
水平同期信号やドット・クロックのパルスをカウント
し、これに応じて第２フィールドや第３フィールドの開
始タイミングを検知して走査開始信号ＦＬＭのパルスを
生成し、また上述の実施例にて述べた如く、画素アレイ
動作の水平データ・クロックＣＬ１や走査クロックＣＬ
３をブランキング・データの画素アレイへの書き込み条
件に合わせて調整する。
開始信号ＦＬＭのパルス間隔が交互に変わり得るため、
表示制御回路407はこれに表示データ406とともに入力さ
れる水平同期信号やドット・クロックを参照して走査開
始信号ＦＬＭを生成する。従って、表示制御回路407は
水平同期信号やドット・クロックのパルスをカウント
し、これに応じて第２フィールドや第３フィールドの開
始タイミングを検知して走査開始信号ＦＬＭのパルスを
生成し、また上述の実施例にて述べた如く、画素アレイ
動作の水平データ・クロックＣＬ１や走査クロックＣＬ
３をブランキング・データの画素アレイへの書き込み条
件に合わせて調整する。
【０１４１】なお、図２６は、第７実施例の表示装置に
則して、本実施例による表示装置をを液晶表示装置に適
用するに好適な構造で示す。本実施例の表示装置は、液
晶表示装置に限られず、エレクトロルミネセンス・アレ
イ（Electroluminescence Array）や発光ダイオード・
アレイを画素アレイに用いた表示装置にも適用できる。
このような画素自体が発光機能を備えた画素アレイを用
いる場合は、図２６のバックライト駆動回路413及びバ
ックライト制御信号バス410が不要となる。
則して、本実施例による表示装置をを液晶表示装置に適
用するに好適な構造で示す。本実施例の表示装置は、液
晶表示装置に限られず、エレクトロルミネセンス・アレ
イ（Electroluminescence Array）や発光ダイオード・
アレイを画素アレイに用いた表示装置にも適用できる。
このような画素自体が発光機能を備えた画素アレイを用
いる場合は、図２６のバックライト駆動回路413及びバ
ックライト制御信号バス410が不要となる。
【０１４２】
【発明の効果】本発明により、表示装置の画面に生成さ
れる１フレーム期間分の映像データに拠る画像をこの１
フレーム期間内にブランキング・データによる暗い画像
（黒画像）で効果的にマスクすることで、フレーム期間
毎の映像データに拠る画像がインパルス表示されるよう
に表示装置のユーザに知覚させる。これにより、表示装
置のユーザは、１フレーム期間前及びそれ以前に既に画
面に表示された映像データに拠る画像を知覚し得なくな
り、これらの画像の一部が最新の表示画像に微かに重な
ることによる画面内の移動物体の輪郭のぼやけを知覚し
難くなる。従って、ホールド型の動作原理により駆動さ
れる表示装置による動画像表示における動画ぼやけとこ
れに起因する画質劣化が抑制できる。
れる１フレーム期間分の映像データに拠る画像をこの１
フレーム期間内にブランキング・データによる暗い画像
（黒画像）で効果的にマスクすることで、フレーム期間
毎の映像データに拠る画像がインパルス表示されるよう
に表示装置のユーザに知覚させる。これにより、表示装
置のユーザは、１フレーム期間前及びそれ以前に既に画
面に表示された映像データに拠る画像を知覚し得なくな
り、これらの画像の一部が最新の表示画像に微かに重な
ることによる画面内の移動物体の輪郭のぼやけを知覚し
難くなる。従って、ホールド型の動作原理により駆動さ
れる表示装置による動画像表示における動画ぼやけとこ
れに起因する画質劣化が抑制できる。
【０１４３】また、本発明は、フレーム期間毎にブラン
キング画像表示期間を挿入することに因り生じる映像デ
ータに拠る画像の表示輝度の低下を、１フレーム期間内
における画素アレイへの映像データ書き込み時間とブラ
ンキング・データ書き込み時間との比率の最適化、及び
画素アレイにおける映像データ保持期間の挿入により抑
える。
キング画像表示期間を挿入することに因り生じる映像デ
ータに拠る画像の表示輝度の低下を、１フレーム期間内
における画素アレイへの映像データ書き込み時間とブラ
ンキング・データ書き込み時間との比率の最適化、及び
画素アレイにおける映像データ保持期間の挿入により抑
える。
【０１４４】さらに、本発明による液晶表示装置では、
１フレーム期間内の映像データによる画像表示とブラン
キング画像表示とのタイミングと、バックライトのブリ
ンク制御タイミングとの組み合わで、表示画像の輝度や
コントラストが向上される。
１フレーム期間内の映像データによる画像表示とブラン
キング画像表示とのタイミングと、バックライトのブリ
ンク制御タイミングとの組み合わで、表示画像の輝度や
コントラストが向上される。
【図１】 本発明による表示装置の概要を示すブロック
図。
図。
【図２】 本発明による表示装置への映像データ入力と
これからの表示データ出力の第１実施例及び第３実施例
におけるタイミングの一例を示す図。
これからの表示データ出力の第１実施例及び第３実施例
におけるタイミングの一例を示す図。
【図３】 本発明による画素アレイの走査線を２ライン
毎に選択するタイミング・チャート。
毎に選択するタイミング・チャート。
【図４】 本発明による画素アレイへの表示信号の出力
毎に画素アレイの走査線の２ラインを選択するタイミン
グ・チャート。
毎に画素アレイの走査線の２ラインを選択するタイミン
グ・チャート。
【図５】 本発明による表示装置の第１実施例の表示タ
イミングをフレーム期間毎に示す図。
イミングをフレーム期間毎に示す図。
【図６】 本発明による表示装置の第１実施例の表示タ
イミングに対応する輝度応答を示す図。
イミングに対応する輝度応答を示す図。
【図７】 本発明による表示装置への映像データ入力と
これからの表示データ出力の第２実施例によるタイミン
グを示す図。
これからの表示データ出力の第２実施例によるタイミン
グを示す図。
【図８】 本発明による表示装置の第２実施例の表示タ
イミングをフレーム期間毎に示す図。
イミングをフレーム期間毎に示す図。
【図９】 本発明による表示装置の第２実施例の表示タ
イミングに対応する輝度応答を示す図。
イミングに対応する輝度応答を示す図。
【図１０】 本発明による表示装置の第３実施例の表示
タイミングをフレーム期間毎に示す図。
タイミングをフレーム期間毎に示す図。
【図１１】 本発明による画素アレイの走査線を４ライ
ン毎に選択するタイミング・チャート。
ン毎に選択するタイミング・チャート。
【図１２】 本発明による画素アレイへの表示信号の出
力毎に画素アレイの走査線の４ラインを選択するタイミ
ング・チャート。
力毎に画素アレイの走査線の４ラインを選択するタイミ
ング・チャート。
【図１３】 本発明による表示装置の第３実施例の表示
タイミングに対応する輝度応答を示す図。
タイミングに対応する輝度応答を示す図。
【図１４】 本発明による表示装置への映像データ入力
とこれからの表示データ出力の第４実施例におけるタイ
ミングを示す図。
とこれからの表示データ出力の第４実施例におけるタイ
ミングを示す図。
【図１５】 本発明による表示装置の第４実施例の表示
タイミングをフレーム期間毎に示す図。
タイミングをフレーム期間毎に示す図。
【図１６】 本発明による表示装置の第４実施例の表示
タイミングに対応する輝度応答を示す図。
タイミングに対応する輝度応答を示す図。
【図１７】 本発明による表示装置（液晶表示装置）の
第５実施例及び第６実施例における概要を示すブロック
図。
第５実施例及び第６実施例における概要を示すブロック
図。
【図１８】 本発明による表示装置への映像データ入力
とこれからの表示データ出力の第５実施例におけるタイ
ミングを示す図。
とこれからの表示データ出力の第５実施例におけるタイ
ミングを示す図。
【図１９】 本発明による表示装置の第５実施例の表示
タイミングをフレーム期間毎に示す図。
タイミングをフレーム期間毎に示す図。
【図２０】 本発明による表示装置の第５実施例の表示
タイミングに対応する輝度応答を示す図。
タイミングに対応する輝度応答を示す図。
【図２１】 本発明による表示装置への映像データ入力
とこれからの表示データ出力の第６実施例におけるタイ
ミングを示す図。
とこれからの表示データ出力の第６実施例におけるタイ
ミングを示す図。
【図２２】 本発明による表示装置の第６実施例の表示
タイミングをフレーム期間毎に示す図。
タイミングをフレーム期間毎に示す図。
【図２３】 本発明による表示装置の第６実施例の表示
タイミングに対応する輝度応答を示す図。
タイミングに対応する輝度応答を示す図。
【図２４】 本発明による表示装置（液晶表示装置）の
第７実施例における概要を示すブロック図。
第７実施例における概要を示すブロック図。
【図２５】 本発明による表示装置（液晶表示装置）の
第７実施例における輝度応答に応じた照明装置（バック
ライト）のブリンク制御タイミングを示す図。
第７実施例における輝度応答に応じた照明装置（バック
ライト）のブリンク制御タイミングを示す図。
【図２６】 本発明による表示装置（液晶表示装置）の
第８実施例における概要を示すブロック図。
第８実施例における概要を示すブロック図。
【図２７】 アクティブ・マトリクス型の表示装置に備
えられる画素アレイの一例の概略図。
えられる画素アレイの一例の概略図。
１００…表示装置，１０１…画素アレイ，１０２…デー
タ・ドライバ，１０３… 走査ドライバ，１０４…タイ
ミング・コントローラ，１０５…メモリ回路，１２０…
映像データ（映像信号），１２１…映像制御信号，１０
６…ドライバ・データ，１０７…データ・ドライバ駆動
信号群，ＣＬ３…走査ラインクロック，ＦＬＭ…走査開
始信号。
タ・ドライバ，１０３… 走査ドライバ，１０４…タイ
ミング・コントローラ，１０５…メモリ回路，１２０…
映像データ（映像信号），１２１…映像制御信号，１０
６…ドライバ・データ，１０７…データ・ドライバ駆動
信号群，ＣＬ３…走査ラインクロック，ＦＬＭ…走査開
始信号。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｙ
６４１ ６４１Ｒ
６６０ ６６０Ｖ
Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ａ
Ｂ
１０２ １０２
(72)発明者 平方 純一
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 田中 義則
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 川辺 和佳
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所システム開発研究所内
Ｆターム(参考） 2H093 NA16 NA43 NA79 NC16 NC29
NC34 NC41 NC44 NC49 ND04
ND08 ND60 NH14 NH15 NH16
5C006 AA01 AF03 AF04 AF42 AF44
AF51 AF53 AF61 AF71 AF73
BB15 BC03 BC12 BC16 BF02
BF05 FA29
5C058 AA08 AA11 AA12 AA13 BA04
BA07 BB13 BB22 BB23
5C080 AA06 AA07 AA10 BB05 DD03
EE28 FF11 JJ02 JJ04
Claims (19)
- 【請求項１】第１方向とこれに交差する第２方向に沿い
２次元的に配置された複数の画素を有する画素アレイ
と、 前記画素アレイに前記第２方向沿いに並設され且つ前記
複数の画素の前記第１方向沿いに並ぶ夫々の群からなる
複数の画素行を選択する走査信号を伝送する複数の第１
信号線と、 前記画素アレイに前記第１方向沿いに並設され且つ前記
複数の画素行の前記走査信号で選択されたものに含まれ
る画素にその夫々の表示階調を決める表示信号を供給す
る複数の第２信号線と、 前記複数の第１信号線の夫々に走査信号を出力する第１
駆動回路と、 前記複数の第２信号線の夫々に表示信号を出力する第２
駆動回路と、 映像データ及びその制御信号をフレーム期間毎に受け且
つ前記第１駆動回路による前記走査信号の出力間隔を制
御する第１クロック信号と該第１クロック信号による前
記画素行の選択工程の開始を指示する走査開始信号とを
該第１駆動回路へ送信し且つ該映像データから前記第２
駆動回路による表示信号出力に用いられる表示データと
該第２駆動回路による表示信号の出力間隔を制御する第
２クロック信号とを該第２駆動回路へ送信する表示制御
回路とを備え、 前記表示制御回路は前記映像データを受ける前記フレー
ム期間毎に前記画素アレイでの前記画素行の選択工程を
少なくとも２回行わせ、該フレーム期間毎に行われる該
画素行の選択工程の１回目にて前記第２駆動回路は前記
表示データに拠る表示信号を夫々の画素行の選択に呼応
して出力し、該画素行の選択工程の２回目にて該第２駆
動回路は該画素アレイを１回目の選択工程より暗く表示
する表示信号を選択された画素行の夫々に出力する表示
装置。 - 【請求項２】前記第１駆動回路は、前記第１クロック信
号に呼応して前記複数の第１信号線の隣接し合うＮライ
ン（Ｎは２以上の自然数）を選択する走査信号を該複数
の第１信号線のＮライン置きに順次出力する請求項１に
記載の表示装置。 - 【請求項３】前記第２駆動回路は、前記表示制御回路が
受ける映像データの水平走査期間より短い間隔で前記表
示信号を出力する請求項１に記載の表示装置。 - 【請求項４】前記第１駆動回路は、前記第２クロック信
号のＮ倍（Ｎは２以上の自然数）の周波数の前記第１ク
ロック信号に呼応して前記複数の第１信号線を１ライン
毎に選択する走査信号を順次出力する請求項１に記載の
表示装置。 - 【請求項５】前記フレーム期間における前記画素行の１
回目の選択工程には、該フレーム期間における前記画素
行の２回目の選択工程より長い時間が割り当てられる請
求項１に記載の表示装置。 - 【請求項６】前記フレーム期間は前記画素行の１回目の
選択工程及び２回目の選択工程のいずれにも割り当てら
れない時間を含み、該時間においてはその前の該１回目
又は２回目の選択工程にて前記画素アレイに供給された
表示信号が該画素アレイにて保持される請求項１に記載
の表示装置。 - 【請求項７】第１方向とこれに交差する第２方向に沿い
２次元的に配置された複数の画素を有する画素アレイ
と、 前記画素アレイに前記第２方向沿いに並設され且つ前記
複数の画素の前記第１方向沿いに並ぶ夫々の群からなる
複数の画素行を選択する走査信号を伝送する複数の第１
信号線と、 前記画素アレイに前記第１方向沿いに並設され且つ前記
複数の画素行の前記走査信号で選択されたものに含まれ
る画素にその夫々の表示状態を決める表示信号を供給す
る複数の第２信号線と、 前記複数の第１信号線の夫々に走査信号を出力する第１
駆動回路と、 前記複数の第２信号線の夫々に表示信号を出力する第２
駆動回路と、 前記第１駆動回路による前記第１信号線への前記走査信
号の出力間隔を制御する第１クロック信号及び該第１ク
ロック信号による前記画素アレイに亘る前記画素行の選
択を開始させる走査開始信号を該第１駆動回路へ送信
し、且つ該第２駆動回路による表示信号の出力間隔を制
御する第２クロック信号を該第２駆動回路へ送信する表
示制御回路と、 前記映像制御信号に含まれるドット・クロック信号より
周波数の高い表示クロック信号を発生するクロック生成
回路とを備え、 前記走査開始信号は前記表示制御回路に入力される映像
データのフレーム期間毎に前記画素アレイに亘る前記画
素行の選択工程を少なくとも２回行わせ、 前記表示制御回路は前記画素行選択工程の１回目にて前
記映像データから前記表示クロックにより表示データを
読み出し且つ前記第２駆動回路に転送し、 前記第２駆動回路は前記画素行選択工程の１回目にて前
記表示データに拠る第１表示信号を前記第２クロック信
号に呼応して前記画素アレイに供給し、該画素行選択工
程の２回目にて該画素アレイを該第１表示信号の供給後
より暗く表示する第２表示信号を該第２クロック信号に
呼応して該画素アレイに供給する表示装置。 - 【請求項８】前記表示クロック信号は、前記映像制御信
号に含まれるドット・クロック信号より高い周波数を有
する請求項７に記載の表示装置。 - 【請求項９】前記第２クロック信号は、前記映像制御信
号に含まれ且つ前記表示制御回路に前記映像データを入
力する水平同期信号より高い周波数を有する請求項８に
記載の表示装置。 - 【請求項１０】前記第１駆動回路は、前記第１クロック
信号に呼応して前記複数の第１信号線の隣接し合うＮラ
イン（Ｎは２以上の自然数）を選択する走査信号を該複
数の第１信号線のＮライン置きに順次出力する請求項７
に記載の表示装置。 - 【請求項１１】前記第２駆動回路は、前記表示制御回路
が受ける映像データの水平走査期間より短い間隔で前記
表示信号を出力する請求項７に記載の表示装置。 - 【請求項１２】前記第１駆動回路は、前記第２クロック
信号のＮ倍（Ｎは２以上の自然数）の周波数の前記第１
クロック信号に呼応して前記複数の第１信号線を１ライ
ン毎に選択する走査信号を順次出力する請求項７に記載
の表示装置。 - 【請求項１３】前記走査開始信号には、フレーム期間毎
に前記画素行選択工程の１回目及び２回目に夫々対応す
る第１パルスと第２パルスとが含まれ、或るフレーム期
間に生じる該走査開始信号の第１パルスと第２パルスと
の間隔は、該第２パルスと該或るフレーム期間の次のフ
レーム期間に生じる該走査開始信号の第１パルスとの間
隔と異なる請求項７に記載の表示装置。 - 【請求項１４】第１方向とこれに交差する第２方向に沿
い２次元的に配置された複数の画素を有する液晶パネル
と、 前記液晶パネルの前記第２方向沿いに並設され且つ前記
複数の画素の前記第１方向沿いに並ぶ夫々の群からなる
複数の画素行を選択する走査信号を伝送する複数の第１
信号線と、 前記液晶パネルの前記第１方向沿いに並設され且つ前記
複数の画素行の前記走査信号で選択されたものに含まれ
る画素にその夫々の表示階調を決める表示信号を供給す
る複数の第２信号線と、 前記複数の第１信号線の夫々に走査信号を出力する第１
駆動回路と、 前記複数の第２信号線の夫々に表示信号を出力する第２
駆動回路と、 前記液晶パネルに光を照射する照明装置と、 映像データ及びその制御信号をフレーム期間毎に受け且
つ前記第１駆動回路による前記走査信号の出力間隔を制
御する第１クロック信号と該第１クロック信号による前
記画素行の選択工程の開始を指示する走査開始信号とを
該第１駆動回路へ送信し且つ該映像データから前記第２
駆動回路による表示信号出力に用いられる表示データと
該第２駆動回路による表示信号の出力間隔を制御する第
２クロック信号とを該第２駆動回路へ送信する表示制御
回路とを備え、 前記表示制御回路は、前記映像データを受ける前記フレ
ーム期間毎に前記画素行の選択工程を少なくとも２回行
わせ、該フレーム期間毎に行われる該画素行の選択工程
の１回目にて前記第２駆動回路は前記表示データに拠る
表示信号を夫々の画素行の選択に呼応して出力し、該画
素行の選択工程の２回目にて該第２駆動回路は前記液晶
パネルの光透過率を該１回目の選択工程より低くする表
示信号を選択された画素行の夫々に出力し、且つ前記照
明装置を該フレーム期間毎に該画素行の１回目の選択期
間中に点灯開始させ、該画素行の２回目の選択期間中に
点灯終了させるように制御する表示装置。 - 【請求項１５】前記照明装置の前記フレーム期間毎にお
ける点灯動作の開始及び終了のタイミングは、前記表示
制御回路にて前記第１クロック信号と同期させて生成さ
れる点灯制御信号により決められる請求項１４に記載の
表示装置。 - 【請求項１６】第１方向沿いに並ぶ複数の画素を夫々含
む複数の画素行が該第１方向に交差する第２方向沿いに
並設される画素アレイと該画素アレイの表示動作を制御
する表示制御回路とを備えた表示装置を用い、 前記表示装置に表示データをフレーム期間毎に間欠的に
入力する工程と、 前記フレーム期間毎に複数の画素行の夫々を選択する走
査信号の該画素アレイへの入力間隔を決める走査クロッ
ク信号、該走査クロック信号による前記画素アレイに亘
る画素行の選択動作を開始させる走査開始信号、及び該
走査信号により選択された画素行（これをなす前記画素
の一群）にその表示状態を決める表示信号を供給する間
隔を決めるタイミング信号を前記表示制御回路から出力
する工程とを備え、 前記走査開始信号は前記フレーム期間毎に前記表示デー
タの前記表示装置への入力に呼応して出力される第１走
査開始信号と前記表示データの前記表示装置への入力終
了後に出力される第２走査開始信号とを含み、 前記表示信号は前記第１走査開始信号に呼応して前記画
素アレイに入力される第１表示信号と前記第２走査信号
電圧に呼応して該画素アレイに入力される第２の表示信
号とを含み、該第１表示信号は前記表示データに基づい
て前記表示装置で生成され、該第２表示信号は該画素ア
レイの表示輝度をこれに該第１表示信号が供給された後
のそれより暗くする信号として該表示装置で生成される
表示装置の駆動方法。 - 【請求項１７】前記画素アレイへの前記第２表示信号の
入力期間にて前記走査信号の各々により選択される前記
複数の画素行数は、該画素アレイへの前記第１表示信号
の入力期間にて該走査信号の各々により選択されるそれ
よりも多い請求項１６に記載の表示装置の駆動方法。 - 【請求項１８】前記画素アレイへの前記第２表示信号の
入力期間における前記走査クロック信号の周波数を該画
素アレイへの前記第１表示信号の入力期間におけるそれ
よりも高くする請求項１６に記載の表示装置の駆動方
法。 - 【請求項１９】前記走査クロック信号の周波数は前記タ
イミング信号のそれより高い請求項１６に記載の表示装
置の駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077498A JP2003280600A (ja) | 2002-03-20 | 2002-03-20 | 表示装置およびその駆動方法 |
| KR10-2003-0017043A KR100503579B1 (ko) | 2002-03-20 | 2003-03-19 | 표시 장치 |
| CNB031491715A CN1292397C (zh) | 2002-03-20 | 2003-03-20 | 显示装置 |
| US10/391,775 US7038651B2 (en) | 2002-03-20 | 2003-03-20 | Display device |
| TW092106187A TWI292894B (en) | 2002-03-20 | 2003-03-20 | Display device |
| US11/385,828 US7352350B2 (en) | 2002-03-20 | 2006-03-22 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077498A JP2003280600A (ja) | 2002-03-20 | 2002-03-20 | 表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003280600A true JP2003280600A (ja) | 2003-10-02 |
| JP2003280600A5 JP2003280600A5 (ja) | 2005-08-25 |
Family
ID=28035522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077498A Pending JP2003280600A (ja) | 2002-03-20 | 2002-03-20 | 表示装置およびその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7038651B2 (ja) |
| JP (1) | JP2003280600A (ja) |
| KR (1) | KR100503579B1 (ja) |
| CN (1) | CN1292397C (ja) |
| TW (1) | TWI292894B (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004279741A (ja) * | 2003-03-17 | 2004-10-07 | Hitachi Ltd | 表示装置およびその駆動方法 |
| JP2005122061A (ja) * | 2003-10-20 | 2005-05-12 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP2006084710A (ja) * | 2004-09-15 | 2006-03-30 | Toshiba Matsushita Display Technology Co Ltd | 表示制御回路、表示制御方法、および液晶表示装置 |
| JP2006267303A (ja) * | 2005-03-23 | 2006-10-05 | Nec Corp | 表示装置およびその駆動方法 |
| KR100643230B1 (ko) | 2004-08-30 | 2006-11-10 | 삼성전자주식회사 | 디스플레이장치의 제어방법 |
| JP2007179027A (ja) * | 2005-12-28 | 2007-07-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2007193123A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2007293230A (ja) * | 2006-03-31 | 2007-11-08 | Nec Lcd Technologies Ltd | 液晶表示装置、該液晶表示装置に用いられる駆動制御回路及び駆動方法 |
| JP2008076433A (ja) * | 2006-09-19 | 2008-04-03 | Hitachi Displays Ltd | 表示装置 |
| US7852327B2 (en) | 2005-04-11 | 2010-12-14 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
| JP2011076106A (ja) * | 2010-11-17 | 2011-04-14 | Sharp Corp | 液晶表示装置 |
| JP2013081166A (ja) * | 2011-09-30 | 2013-05-02 | Samsung Display Co Ltd | 表示パネルの駆動方法及びそれを実行する表示装置 |
| US8471802B2 (en) | 2007-02-15 | 2013-06-25 | Samsung Display Co., Ltd. | Liquid crystal display |
| WO2013183509A1 (ja) * | 2012-06-05 | 2013-12-12 | シャープ株式会社 | 液晶表示装置およびその制御方法 |
| WO2013183510A1 (ja) * | 2012-06-05 | 2013-12-12 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| KR101365856B1 (ko) | 2007-05-21 | 2014-02-21 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR101365863B1 (ko) | 2007-06-01 | 2014-02-21 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| JP2020024412A (ja) * | 2018-08-06 | 2020-02-13 | エルジー ディスプレイ カンパニー リミテッド | データ駆動回路、コントローラ、表示装置、及びその駆動方法 |
Families Citing this family (168)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064740B2 (en) * | 2001-11-09 | 2006-06-20 | Sharp Laboratories Of America, Inc. | Backlit display with improved dynamic range |
| JP4027691B2 (ja) * | 2002-03-18 | 2007-12-26 | 株式会社日立製作所 | 液晶表示装置 |
| EP1455337A1 (en) * | 2003-03-05 | 2004-09-08 | Matsushita Electric Industrial Co., Ltd. | Control method for a backlight arrangement, display controller using this method and display apparatus |
| JP4516280B2 (ja) * | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| JP2005043829A (ja) * | 2003-07-25 | 2005-02-17 | Nec Electronics Corp | フラットディスプレイ用ドライバー及び画面表示方法 |
| JP3919740B2 (ja) * | 2003-07-30 | 2007-05-30 | 株式会社ソニー・コンピュータエンタテインメント | 回路動作制御装置および情報処理装置 |
| KR20060066740A (ko) * | 2003-09-08 | 2006-06-16 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 정밀 그레이스케일 및 최소 평균전력 소비를 갖는 전기영동디스플레이에 대한 구동 방법 |
| US7623105B2 (en) * | 2003-11-21 | 2009-11-24 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive color |
| KR101026809B1 (ko) * | 2003-12-19 | 2011-04-04 | 삼성전자주식회사 | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 |
| US7872631B2 (en) * | 2004-05-04 | 2011-01-18 | Sharp Laboratories Of America, Inc. | Liquid crystal display with temporal black point |
| US7777714B2 (en) | 2004-05-04 | 2010-08-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive width |
| US7532192B2 (en) | 2004-05-04 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with filtered black point |
| US7602369B2 (en) | 2004-05-04 | 2009-10-13 | Sharp Laboratories Of America, Inc. | Liquid crystal display with colored backlight |
| US7612757B2 (en) | 2004-05-04 | 2009-11-03 | Sharp Laboratories Of America, Inc. | Liquid crystal display with modulated black point |
| US8395577B2 (en) | 2004-05-04 | 2013-03-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with illumination control |
| TWI278820B (en) * | 2004-06-07 | 2007-04-11 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
| JP4594654B2 (ja) * | 2004-06-07 | 2010-12-08 | 東芝モバイルディスプレイ株式会社 | 平面表示パネルの駆動方法及び平面表示装置 |
| US7495647B2 (en) * | 2004-06-14 | 2009-02-24 | Genesis Microchip Inc. | LCD blur reduction through frame rate control |
| JP2006023539A (ja) * | 2004-07-08 | 2006-01-26 | Tohoku Pioneer Corp | 自発光表示パネルおよびその駆動制御方法 |
| TWI322900B (en) * | 2004-07-30 | 2010-04-01 | Au Optronics Corp | Impulse backlight system and a flat display using the same |
| JP2006078505A (ja) * | 2004-08-10 | 2006-03-23 | Sony Corp | 表示装置および方法 |
| KR20060017239A (ko) * | 2004-08-20 | 2006-02-23 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR100624311B1 (ko) * | 2004-08-30 | 2006-09-19 | 삼성에스디아이 주식회사 | 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치 |
| US20060044241A1 (en) * | 2004-08-31 | 2006-03-02 | Vast View Technology Inc. | Driving device for quickly changing the gray level of the liquid crystal display and its driving method |
| CN100570692C (zh) * | 2004-09-13 | 2009-12-16 | 精工爱普生株式会社 | 显示装置 |
| JP4828425B2 (ja) * | 2004-09-17 | 2011-11-30 | シャープ株式会社 | 液晶表示装置の駆動方法、駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置 |
| JP2006098803A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | 動画処理方法、動画処理装置および動画処理プログラム |
| CN100472285C (zh) * | 2004-09-30 | 2009-03-25 | 夏普株式会社 | 液晶显示装置 |
| US7898519B2 (en) | 2005-02-17 | 2011-03-01 | Sharp Laboratories Of America, Inc. | Method for overdriving a backlit display |
| US8164557B2 (en) * | 2004-10-29 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for driving the same |
| TW200627362A (en) * | 2004-11-01 | 2006-08-01 | Seiko Epson Corp | Signal processing for reducing blur of moving image |
| US8050512B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
| US8050511B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
| US7525528B2 (en) | 2004-11-16 | 2009-04-28 | Sharp Laboratories Of America, Inc. | Technique that preserves specular highlights |
| TW200623897A (en) * | 2004-12-02 | 2006-07-01 | Seiko Epson Corp | Image display method, image display device, and projector |
| FR2880460A1 (fr) * | 2005-01-06 | 2006-07-07 | Thomson Licensing Sa | Procede et dispositif d'affichage pour reduire les effets de flou |
| JP2006215099A (ja) * | 2005-02-01 | 2006-08-17 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| WO2006085555A1 (ja) * | 2005-02-10 | 2006-08-17 | Sharp Kabushiki Kaisha | 液晶表示装置の駆動回路および駆動方法 |
| CN101958095B (zh) * | 2005-04-26 | 2012-10-03 | 株式会社半导体能源研究所 | 发光装置及其驱动方法 |
| JP4770267B2 (ja) * | 2005-05-23 | 2011-09-14 | セイコーエプソン株式会社 | 表示方法および表示装置 |
| JP2006330171A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| KR100665970B1 (ko) * | 2005-06-28 | 2007-01-10 | 한국과학기술원 | 액티브 매트릭스 유기발광소자의 자동 전압 출력 구동 방법및 회로와 이를 이용한 데이터 구동 회로 |
| KR101152123B1 (ko) * | 2005-07-18 | 2012-06-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CN100444235C (zh) * | 2005-09-30 | 2008-12-17 | 群康科技(深圳)有限公司 | 液晶显示器及其驱动方法 |
| KR101178066B1 (ko) * | 2005-10-11 | 2012-09-03 | 엘지디스플레이 주식회사 | 액정표시장치 구동방법 |
| TWI517378B (zh) | 2005-10-17 | 2016-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US8749465B2 (en) * | 2005-11-30 | 2014-06-10 | Au Optronics Corporation | Method and system for driving an active matrix display device |
| JP2007171367A (ja) * | 2005-12-20 | 2007-07-05 | Hitachi Displays Ltd | 液晶表示装置 |
| CN100426369C (zh) * | 2005-12-21 | 2008-10-15 | 群康科技(深圳)有限公司 | 液晶显示器及其驱动方法 |
| TWI319556B (en) * | 2005-12-23 | 2010-01-11 | Chi Mei Optoelectronics Corp | Compensation circuit and method for compensate distortion of data signals of liquid crystal display device |
| US8121401B2 (en) | 2006-01-24 | 2012-02-21 | Sharp Labortories of America, Inc. | Method for reducing enhancement of artifacts and noise in image color enhancement |
| US9143657B2 (en) | 2006-01-24 | 2015-09-22 | Sharp Laboratories Of America, Inc. | Color enhancement technique using skin color detection |
| US7764266B2 (en) * | 2006-01-24 | 2010-07-27 | Au Optronics Corporation | Method and system for controlling an active matrix display device |
| JP4735328B2 (ja) * | 2006-02-28 | 2011-07-27 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| TWI337336B (en) * | 2006-03-01 | 2011-02-11 | Novatek Microelectronics Corp | Driving method of tft lcd |
| JP4633662B2 (ja) * | 2006-03-20 | 2011-02-16 | シャープ株式会社 | 走査信号線駆動装置、液晶表示装置、ならびに液晶表示方法 |
| TWI352333B (en) * | 2006-05-02 | 2011-11-11 | Chimei Innolux Corp | Gray scale circuit and the method thereof |
| KR101234422B1 (ko) * | 2006-05-11 | 2013-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| TWI349259B (en) * | 2006-05-23 | 2011-09-21 | Au Optronics Corp | A panel module and power saving method thereof |
| KR101245218B1 (ko) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시소자 |
| US20080024408A1 (en) * | 2006-07-25 | 2008-01-31 | Tpo Displays Corp. | Systems for displaying images and driving method thereof |
| US7656374B2 (en) * | 2006-09-04 | 2010-02-02 | Vastview Technology, Inc. | Method for enhancing response speed of hold-typed display device |
| US20080079686A1 (en) * | 2006-09-28 | 2008-04-03 | Honeywell International Inc. | LCD panel with scanning backlight |
| KR100810505B1 (ko) * | 2006-11-08 | 2008-03-07 | 삼성전자주식회사 | 디스플레이장치 및 그 구동방법 |
| US8340365B2 (en) * | 2006-11-20 | 2012-12-25 | Sony Mobile Communications Ab | Using image recognition for controlling display lighting |
| CN101192380B (zh) * | 2006-11-24 | 2010-09-29 | 群康科技(深圳)有限公司 | 液晶显示器的驱动方法 |
| US8941580B2 (en) | 2006-11-30 | 2015-01-27 | Sharp Laboratories Of America, Inc. | Liquid crystal display with area adaptive backlight |
| KR101350398B1 (ko) * | 2006-12-04 | 2014-01-14 | 삼성디스플레이 주식회사 | 표시 장치 및 구동 방법 |
| TW200834499A (en) * | 2007-02-05 | 2008-08-16 | Benq Corp | Method of black frame insertion for improving LCD |
| CN101261813B (zh) * | 2007-03-06 | 2010-05-26 | 明基电通股份有限公司 | 以插黑技术改善液晶显示器的显示方法 |
| DE102007012391A1 (de) * | 2007-03-14 | 2008-09-25 | Eizo Gmbh | Verfahren zur Darstellung eines bewegten Bildes auf einem Display |
| CN101303848B (zh) * | 2007-05-11 | 2010-09-29 | 中华映管股份有限公司 | 影像缩放方法与装置 |
| US8421718B2 (en) * | 2007-05-21 | 2013-04-16 | Lg Display Co., Ltd. | Organic light emitting device |
| JP5312758B2 (ja) * | 2007-06-13 | 2013-10-09 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN101329484B (zh) * | 2007-06-22 | 2010-10-13 | 群康科技(深圳)有限公司 | 液晶显示装置之驱动电路及其驱动方法 |
| JP2009037074A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | 表示装置 |
| KR101091616B1 (ko) * | 2007-08-21 | 2011-12-08 | 캐논 가부시끼가이샤 | 표시장치 및 그 구동방법 |
| TWI408648B (zh) * | 2008-02-18 | 2013-09-11 | Hannstar Display Corp | 液晶顯示器之驅動方法 |
| CN101257597A (zh) * | 2008-03-18 | 2008-09-03 | 四川长虹电器股份有限公司 | 屏幕闪烁消除方法 |
| CN101692694B (zh) * | 2008-10-20 | 2011-11-23 | 索尼株式会社 | 图像显示控制装置和用于控制该装置的方法 |
| US8317325B2 (en) | 2008-10-31 | 2012-11-27 | Cross Match Technologies, Inc. | Apparatus and method for two eye imaging for iris identification |
| KR20100094910A (ko) * | 2009-02-19 | 2010-08-27 | 삼성전자주식회사 | 광 통신용 조명 제어 장치 |
| JP5465916B2 (ja) * | 2009-04-17 | 2014-04-09 | 株式会社ジャパンディスプレイ | 表示装置 |
| US20100295782A1 (en) | 2009-05-21 | 2010-11-25 | Yehuda Binder | System and method for control based on face ore hand gesture detection |
| KR20100131741A (ko) * | 2009-06-08 | 2010-12-16 | 삼성에스디아이 주식회사 | 발광 장치 및 그 구동 방법 |
| CN101923823B (zh) * | 2009-06-15 | 2012-08-08 | 海尔集团公司 | 一种图像显示的调整方法和调整装置 |
| JP5321269B2 (ja) * | 2009-06-16 | 2013-10-23 | ソニー株式会社 | 画像表示装置、画像表示方法、及びプログラム |
| WO2011009834A2 (de) * | 2009-07-22 | 2011-01-27 | Continental Teves Ag & Co. Ohg | Geschwindigkeitssensor |
| WO2011071465A1 (en) * | 2009-12-09 | 2011-06-16 | Thomson Licensing | Progressive video reformatting for film-based content |
| TWI405161B (zh) * | 2009-12-17 | 2013-08-11 | Au Optronics Corp | 主動式矩陣顯示器 |
| WO2011077479A1 (ja) * | 2009-12-22 | 2011-06-30 | パナソニック株式会社 | 表示装置とその製造方法 |
| CN102165591B (zh) * | 2009-12-22 | 2014-11-05 | 松下电器产业株式会社 | 显示装置及其制造方法 |
| KR101643009B1 (ko) * | 2009-12-22 | 2016-07-27 | 가부시키가이샤 제이올레드 | 표시 장치와 그 제조 방법 |
| WO2011104582A1 (en) * | 2010-02-25 | 2011-09-01 | Nokia Corporation | Apparatus, display module and methods for controlling the loading of frames to a display module |
| KR101803552B1 (ko) * | 2010-02-26 | 2017-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이 표시 장치를 구비하는 전자 서적 |
| US8198160B2 (en) | 2010-04-19 | 2012-06-12 | Jun Liu | Vertical transistor phase change memory |
| KR20110129329A (ko) * | 2010-05-25 | 2011-12-01 | 삼성전자주식회사 | 입체 영상 디스플레이 장치 및 그 구동 방법 |
| KR101707586B1 (ko) | 2010-09-28 | 2017-02-17 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 |
| WO2012049718A1 (ja) | 2010-10-15 | 2012-04-19 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| JP5197882B2 (ja) | 2010-10-15 | 2013-05-15 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| WO2012049717A1 (ja) | 2010-10-15 | 2012-04-19 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| JP5677315B2 (ja) | 2010-10-15 | 2015-02-25 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| WO2012049716A1 (ja) | 2010-10-15 | 2012-04-19 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| JP5677316B2 (ja) | 2010-10-15 | 2015-02-25 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| WO2012049712A1 (ja) | 2010-10-15 | 2012-04-19 | パナソニック株式会社 | 有機発光パネルとその製造方法、および有機表示装置 |
| JP5679172B2 (ja) * | 2010-10-29 | 2015-03-04 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| TWI450242B (zh) * | 2011-05-06 | 2014-08-21 | Chunghwa Picture Tubes Ltd | 顯示器掃描線訊號控制方法 |
| KR20120133432A (ko) * | 2011-05-31 | 2012-12-11 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| US8698726B2 (en) * | 2011-08-02 | 2014-04-15 | Sharp Kabushiki Kaisha | Display device and method for powering same |
| JP2013073036A (ja) * | 2011-09-28 | 2013-04-22 | Seiko Epson Corp | 電気光学装置および電子機器 |
| WO2013072453A2 (en) * | 2011-11-16 | 2013-05-23 | Tp Vision Holding B.V. | Apparatus and method for driving a display |
| KR102012023B1 (ko) * | 2012-02-10 | 2019-08-20 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 영상 데이터 메모리 배열 방법 |
| KR101910114B1 (ko) * | 2012-02-10 | 2018-10-22 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 영상 데이터 배열 방법 |
| KR20130116700A (ko) * | 2012-04-16 | 2013-10-24 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
| TWI490840B (zh) * | 2012-07-27 | 2015-07-01 | 群康科技(深圳)有限公司 | 液晶螢幕與立體影像成像裝置以及其操作方法 |
| TWI469130B (zh) * | 2012-10-25 | 2015-01-11 | Au Optronics Corp | 立體顯示系統 |
| CN103000119B (zh) * | 2012-12-12 | 2015-04-08 | 京东方科技集团股份有限公司 | 显示驱动电路、显示驱动方法、阵列基板及显示装置 |
| KR102115530B1 (ko) * | 2012-12-12 | 2020-05-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| JP2014153531A (ja) * | 2013-02-08 | 2014-08-25 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
| KR102080876B1 (ko) * | 2013-05-08 | 2020-02-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| KR102061595B1 (ko) * | 2013-05-28 | 2020-01-03 | 삼성디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| KR102138107B1 (ko) | 2013-10-10 | 2020-07-28 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| JP6288818B2 (ja) * | 2013-11-11 | 2018-03-07 | 株式会社Ｊｏｌｅｄ | 信号生成装置、信号生成プログラム、信号生成方法、及び、画像表示装置 |
| KR20150069413A (ko) | 2013-12-13 | 2015-06-23 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN104123923A (zh) * | 2014-07-24 | 2014-10-29 | 深圳市华星光电技术有限公司 | 液晶显示器显示驱动电路及其显示驱动方法 |
| KR20160014179A (ko) * | 2014-07-28 | 2016-02-11 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| US9852026B2 (en) | 2014-08-06 | 2017-12-26 | Commvault Systems, Inc. | Efficient application recovery in an information management system based on a pseudo-storage-device driver |
| US10360110B2 (en) | 2014-08-06 | 2019-07-23 | Commvault Systems, Inc. | Point-in-time backups of a production application made accessible over fibre channel and/or iSCSI as data sources to a remote application by representing the backups as pseudo-disks operating apart from the production application and its host |
| JP6252523B2 (ja) * | 2015-03-11 | 2017-12-27 | カシオ計算機株式会社 | 投影装置、投影制御方法及びプログラム |
| CN104992686A (zh) * | 2015-07-21 | 2015-10-21 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法、驱动装置 |
| CN105469757A (zh) * | 2015-12-10 | 2016-04-06 | 深圳市华星光电技术有限公司 | 显示面板扫描驱动方法 |
| CN106057167B (zh) * | 2016-07-21 | 2019-04-05 | 京东方科技集团股份有限公司 | 一种对文字边缘暗化处理的方法及装置 |
| CN106297713B (zh) * | 2016-09-26 | 2020-01-24 | 苏州佳世达电通有限公司 | 改善影像动态模糊的显示方法及显示装置 |
| KR102347768B1 (ko) * | 2017-04-24 | 2022-01-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
| CN106920531B (zh) * | 2017-05-12 | 2019-07-05 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法 |
| TWI625552B (zh) * | 2017-06-28 | 2018-06-01 | 詹世豪 | 立體影像裝置 |
| KR102440973B1 (ko) * | 2018-02-01 | 2022-09-08 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| CN108470546B (zh) * | 2018-04-08 | 2020-07-07 | 京东方科技集团股份有限公司 | 电流补偿电路、vr设备及控制方法 |
| CN108520728B (zh) * | 2018-04-20 | 2020-08-04 | 京东方科技集团股份有限公司 | 背光调节方法、装置、计算设备、显示设备和存储介质 |
| CN109215586B (zh) * | 2018-10-29 | 2021-04-20 | 明基智能科技（上海）有限公司 | 降低双重影像效果的显示方法及其显示系统 |
| KR102522483B1 (ko) * | 2018-11-02 | 2023-04-14 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR102699835B1 (ko) * | 2019-06-25 | 2024-08-30 | 삼성디스플레이 주식회사 | 적응적 리프레쉬를 수행하는 표시 장치 |
| KR102668850B1 (ko) * | 2019-08-12 | 2024-05-24 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치의 구동 방법 |
| CN110830679A (zh) * | 2019-11-26 | 2020-02-21 | 深圳奇迹智慧网络有限公司 | 智慧路灯显示屏同步显示方法、智慧网关和智慧路灯系统 |
| KR102734650B1 (ko) * | 2019-12-16 | 2024-11-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제어부 동작 방법 |
| EP4107719A4 (en) * | 2020-02-21 | 2023-10-11 | Qualcomm Incorporated | Reduced display processing unit transfer time to compensate for delayed graphics processing unit render time |
| US11568793B2 (en) | 2020-03-26 | 2023-01-31 | Macroblock, Inc. | Scan-type display apparatus, and driving device and driving method thereof |
| CN113450719A (zh) | 2020-03-26 | 2021-09-28 | 聚积科技股份有限公司 | 扫描式显示器的驱动方法及其驱动装置 |
| CN113450725B (zh) | 2020-03-26 | 2024-09-27 | 聚积科技股份有限公司 | 扫描式显示器及其驱动装置与驱动方法 |
| CN113450723B (zh) | 2020-03-26 | 2024-05-28 | 聚积科技股份有限公司 | 扫描式显示器及其驱动装置与驱动方法 |
| US11355057B2 (en) | 2020-03-26 | 2022-06-07 | Macroblock, Inc. | Scan-type display apparatus and driving device thereof |
| CN113450721B (zh) * | 2020-03-26 | 2024-05-28 | 聚积科技股份有限公司 | 扫描式显示器及其驱动装置与驱动方法 |
| CN111613188B (zh) * | 2020-06-28 | 2023-08-25 | 京东方科技集团股份有限公司 | 显示面板的驱动方法、显示面板及显示装置 |
| CN111968586B (zh) * | 2020-09-07 | 2022-02-22 | 京东方科技集团股份有限公司 | 一种背光源及其驱动方法、存储介质和显示面板 |
| KR102733838B1 (ko) * | 2020-10-14 | 2024-11-26 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
| US11804195B2 (en) | 2021-04-27 | 2023-10-31 | Novatek Microelectronics Corp. | Display equipment, brightness compensation device and brightness compensation method |
| CN113838435B (zh) * | 2021-09-18 | 2022-12-13 | 深圳创维－Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
| JP7790066B2 (ja) * | 2021-09-28 | 2025-12-23 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び駆動方法 |
| CN113903301B (zh) * | 2021-10-15 | 2023-04-21 | 合肥京东方卓印科技有限公司 | 移位寄存器、扫描驱动电路、驱动方法、显示面板及装置 |
| CN114241974A (zh) * | 2021-12-31 | 2022-03-25 | 上海天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
| CN114627825B (zh) * | 2022-02-28 | 2023-09-29 | 海宁奕斯伟集成电路设计有限公司 | 显示控制方法、显示控制装置、控制装置及显示设备 |
| JP2024006209A (ja) * | 2022-07-01 | 2024-01-17 | セイコーエプソン株式会社 | ドライバー及び電気光学装置 |
| KR20240018115A (ko) * | 2022-08-02 | 2024-02-13 | 엘지디스플레이 주식회사 | 표시 장치 |
| US11856311B1 (en) * | 2022-08-25 | 2023-12-26 | Aspinity, Inc. | Motion detection based on analog video stream |
| CN118038780A (zh) * | 2022-11-01 | 2024-05-14 | 联发科技（新加坡）私人有限公司 | 改善图形性能的方法及其装置 |
| CN115938266B (zh) * | 2022-12-07 | 2026-01-23 | 北京奕斯伟计算技术股份有限公司 | 信号传输方法、装置和电子设备 |
| KR20250001007A (ko) * | 2023-06-27 | 2025-01-06 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| CN117809586A (zh) * | 2024-01-29 | 2024-04-02 | 京东方科技集团股份有限公司 | 显示面板及其驱动方法以及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07140933A (ja) * | 1993-11-16 | 1995-06-02 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
| JP2000214435A (ja) * | 1999-01-21 | 2000-08-04 | Seiko Epson Corp | 液晶表示装置およびその駆動方法 |
| JP2000275605A (ja) * | 1999-03-25 | 2000-10-06 | Toshiba Corp | 液晶表示装置 |
| JP2001060078A (ja) * | 1999-06-15 | 2001-03-06 | Sharp Corp | 液晶表示方法および液晶表示装置 |
| JP2001272651A (ja) * | 2000-03-27 | 2001-10-05 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2001343943A (ja) * | 2000-05-30 | 2001-12-14 | Fujitsu Ltd | 液晶表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806862B1 (en) * | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| JP4519251B2 (ja) * | 1999-10-13 | 2010-08-04 | シャープ株式会社 | 液晶表示装置およびその制御方法 |
| JP4240743B2 (ja) * | 2000-03-29 | 2009-03-18 | ソニー株式会社 | 液晶表示装置及びその駆動方法 |
| JP3769463B2 (ja) * | 2000-07-06 | 2006-04-26 | 株式会社日立製作所 | 表示装置、表示装置を備えた画像再生装置及びその駆動方法 |
| JP3770380B2 (ja) * | 2000-09-19 | 2006-04-26 | シャープ株式会社 | 液晶表示装置 |
| JP3918536B2 (ja) * | 2000-11-30 | 2007-05-23 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
| CN1182509C (zh) * | 2001-01-22 | 2004-12-29 | 松下电器产业株式会社 | 显示装置及其驱动方法 |
| US6989812B2 (en) * | 2001-02-05 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit and driving method therefor |
| JP3653506B2 (ja) * | 2002-03-20 | 2005-05-25 | 株式会社日立製作所 | 表示装置及びその駆動方法 |
| TWI242666B (en) * | 2002-06-27 | 2005-11-01 | Hitachi Displays Ltd | Display device and driving method thereof |
| JP2006023539A (ja) * | 2004-07-08 | 2006-01-26 | Tohoku Pioneer Corp | 自発光表示パネルおよびその駆動制御方法 |
-
2002
- 2002-03-20 JP JP2002077498A patent/JP2003280600A/ja active Pending
-
2003
- 2003-03-19 KR KR10-2003-0017043A patent/KR100503579B1/ko not_active Expired - Lifetime
- 2003-03-20 US US10/391,775 patent/US7038651B2/en not_active Expired - Lifetime
- 2003-03-20 TW TW092106187A patent/TWI292894B/zh not_active IP Right Cessation
- 2003-03-20 CN CNB031491715A patent/CN1292397C/zh not_active Expired - Lifetime
-
2006
- 2006-03-22 US US11/385,828 patent/US7352350B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07140933A (ja) * | 1993-11-16 | 1995-06-02 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
| JP2000214435A (ja) * | 1999-01-21 | 2000-08-04 | Seiko Epson Corp | 液晶表示装置およびその駆動方法 |
| JP2000275605A (ja) * | 1999-03-25 | 2000-10-06 | Toshiba Corp | 液晶表示装置 |
| JP2001060078A (ja) * | 1999-06-15 | 2001-03-06 | Sharp Corp | 液晶表示方法および液晶表示装置 |
| JP2001272651A (ja) * | 2000-03-27 | 2001-10-05 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2001343943A (ja) * | 2000-05-30 | 2001-12-14 | Fujitsu Ltd | 液晶表示装置 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004279741A (ja) * | 2003-03-17 | 2004-10-07 | Hitachi Ltd | 表示装置およびその駆動方法 |
| JP2005122061A (ja) * | 2003-10-20 | 2005-05-12 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| KR100643230B1 (ko) | 2004-08-30 | 2006-11-10 | 삼성전자주식회사 | 디스플레이장치의 제어방법 |
| JP2006084710A (ja) * | 2004-09-15 | 2006-03-30 | Toshiba Matsushita Display Technology Co Ltd | 表示制御回路、表示制御方法、および液晶表示装置 |
| US7864155B2 (en) | 2004-09-15 | 2011-01-04 | Toshiba Matsushita Display Technology Co., Ltd. | Display control circuit, display control method, and liquid crystal display device |
| JP2006267303A (ja) * | 2005-03-23 | 2006-10-05 | Nec Corp | 表示装置およびその駆動方法 |
| US7852327B2 (en) | 2005-04-11 | 2010-12-14 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
| JP2007179027A (ja) * | 2005-12-28 | 2007-07-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2007193123A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2007293230A (ja) * | 2006-03-31 | 2007-11-08 | Nec Lcd Technologies Ltd | 液晶表示装置、該液晶表示装置に用いられる駆動制御回路及び駆動方法 |
| US8232949B2 (en) | 2006-03-31 | 2012-07-31 | Nlt Technologies, Ltd. | Liquid crystal display device, driving control circuit and driving method used in same |
| JP2008076433A (ja) * | 2006-09-19 | 2008-04-03 | Hitachi Displays Ltd | 表示装置 |
| US8471802B2 (en) | 2007-02-15 | 2013-06-25 | Samsung Display Co., Ltd. | Liquid crystal display |
| KR101365856B1 (ko) | 2007-05-21 | 2014-02-21 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR101365863B1 (ko) | 2007-06-01 | 2014-02-21 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| JP2011076106A (ja) * | 2010-11-17 | 2011-04-14 | Sharp Corp | 液晶表示装置 |
| JP2013081166A (ja) * | 2011-09-30 | 2013-05-02 | Samsung Display Co Ltd | 表示パネルの駆動方法及びそれを実行する表示装置 |
| US9706196B2 (en) | 2011-09-30 | 2017-07-11 | Samsung Display Co., Ltd. | Method of driving a display panel and display apparatus for performing the same |
| WO2013183509A1 (ja) * | 2012-06-05 | 2013-12-12 | シャープ株式会社 | 液晶表示装置およびその制御方法 |
| WO2013183510A1 (ja) * | 2012-06-05 | 2013-12-12 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| JP2020024412A (ja) * | 2018-08-06 | 2020-02-13 | エルジー ディスプレイ カンパニー リミテッド | データ駆動回路、コントローラ、表示装置、及びその駆動方法 |
| US11436982B2 (en) | 2018-08-06 | 2022-09-06 | Lg Display Co., Ltd. | Data driver circuit, controller, display device, and method of driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI292894B (en) | 2008-01-21 |
| KR20030076366A (ko) | 2003-09-26 |
| CN1455382A (zh) | 2003-11-12 |
| US20060176261A1 (en) | 2006-08-10 |
| CN1292397C (zh) | 2006-12-27 |
| KR100503579B1 (ko) | 2005-08-19 |
| US7352350B2 (en) | 2008-04-01 |
| US7038651B2 (en) | 2006-05-02 |
| TW200402673A (en) | 2004-02-16 |
| US20030179221A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100503579B1 (ko) | 표시 장치 | |
| US7027018B2 (en) | Display device and driving method thereof | |
| US7692618B2 (en) | Display device and driving method thereof | |
| JP4218249B2 (ja) | 表示装置 | |
| US7551157B2 (en) | Display device and driving method thereof | |
| KR100659628B1 (ko) | 액정 표시 장치 | |
| JP2004264481A (ja) | 液晶表示装置 | |
| JP2004117758A (ja) | 表示装置及びその駆動方法 | |
| US7176873B2 (en) | Display device and driving method thereof | |
| JP2002149132A (ja) | 液晶表示装置 | |
| JP2004212749A (ja) | 表示装置及びその駆動方法 | |
| JP2004029539A (ja) | 表示装置およびその駆動方法 | |
| JP4441160B2 (ja) | 表示装置 | |
| JP2004212747A (ja) | 表示装置及びその駆動方法 | |
| JP3886140B2 (ja) | アクティブ・マトリクス型液晶表示装置 | |
| JP3885083B2 (ja) | アクティブ・マトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |