[go: up one dir, main page]

JP2003124590A - 回路基板とその製造方法及び高出力モジュール - Google Patents

回路基板とその製造方法及び高出力モジュール

Info

Publication number
JP2003124590A
JP2003124590A JP2001319493A JP2001319493A JP2003124590A JP 2003124590 A JP2003124590 A JP 2003124590A JP 2001319493 A JP2001319493 A JP 2001319493A JP 2001319493 A JP2001319493 A JP 2001319493A JP 2003124590 A JP2003124590 A JP 2003124590A
Authority
JP
Japan
Prior art keywords
metal layer
circuit board
resist
board according
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001319493A
Other languages
English (en)
Inventor
Nobuyoshi Tato
伸好 田遠
Jun Yoda
潤 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2001319493A priority Critical patent/JP2003124590A/ja
Priority to EP02254288A priority patent/EP1304740A3/en
Priority to CA002391492A priority patent/CA2391492A1/en
Priority to KR1020020037835A priority patent/KR20030032819A/ko
Priority to US10/186,712 priority patent/US20030070292A1/en
Priority to TW091114740A priority patent/TW554417B/zh
Priority to CNB021412936A priority patent/CN1194409C/zh
Publication of JP2003124590A publication Critical patent/JP2003124590A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H10W70/60—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H10W40/255—
    • H10W70/692—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0125—Shrinkable, e.g. heat-shrinkable polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H10W90/754—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 厚膜で微細な配線パターンを有し、配線
パターンと基板との接合強度が高く、信頼性の高い回路
基板を提供し、小型・高性能な高出力モジュールを実現
させること 【解決手段】 セラッミクス基板上にパターン形成され
た第一のメタル層と、第一のメタル層に積層されパター
ン形成された第二のメタル層と、第二のメタル層の表面
全面、及び側面と、第一のメタル層の一部を覆って形成
された第三のメタル層からなり、第三のメタル層で覆わ
れていない第一のメタル層が、エッチングにより幅が狭
くなっている回路基板。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体用のセラミ
ックスを利用した回路基板及びその製造方法さらには高
出力モジュールに関する。
【０００２】半導体素子としては、ＬＤ（半導体レー
ザ）やＡＰＤ等の光半導体素子、ＨＥＭＴやＨＢＴのよ
うに高速動作可能なＧａＡｓ、ＩｎＰ、Ｓｉ／ＳｉＧｅ
等の半導体素子、ＩＧＢＴ等のインバータ・電力変換Ｓ
ｉデバイス、ＢｉＴｅ等の熱電半導体素子が対象とさ
れ、回路基板は、電気抵抗の低減、高放熱性、熱膨張の
整合性、高集積化と高速化のための微細配線パターンが
要求される分野に適したものである。
【０００３】
【従来の技術】従来の回路基板を図４によって説明す
る。すなわち、従来は、図４に示すように、セラミッ
クス基板１の上にメタルマスクやフォトマスク２を施
し、蒸着やスパッタにより第一のメタル層３を形成し
てメタルマスクやフォトマスク２を除去し、しかる後
に、レジスト４を形成し、次に第二のメタル層５を
蒸着やスパッタによって形成し、レジストを除去して
完成品としていた。はこのようにして得られた回路基
板の各部分の材料構成の一例を示すものである。
【０００４】セラミックス基板１の材料としては、Ａｌ
Ｎやアルミナ等が使用されている。このような装置は、
例えば特開平２−２７１５８５号公報に示されている。
第一のメタル層は抵抗として使用され、ＴａＮやＮｉＣ
ｒやＷが一般的に用いられている。また第二のメタル層
は配線やインダクタンスとして使用され、Ｔｉ／Ｍｏ／
Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｃｒ／Ｍｏ／Ａｕ又はＴｉ／
Ｖ／Ａｕの積層構成が用いられる。セラミックス基板の
接触層にＴｉ、Ｃｒが使用されるのは、密着強度を向上
させるためである。中間のＰｔやＭｏやＶは融点が高い
ために、表層部の金属とＴｉやＣｒの接触部の金属とが
合金化することを防ぐために挿入される。表層部にはＡ
ｕが使用されるが、これはワイヤボンドやダイボンドを
良好に行うために選択される。完成品の材料の組合せの
一例は、図４のに示すとおりである。
【０００５】パワー半導体用の基板では、ＣｕやＡｕを
セラミックス基板上の一面に蒸着、又はめっき、又は融
着した後に、エッチングで配線パターンを形成すること
もある。
【０００６】高出力モジュールでは、これらの基板を利
用して、この上に半導体素子をダイボンドして使用して
いる。
【０００７】
【発明が解決しようとする課題】最近の高出力モジュー
ルでは、単純に装置サイズを小さくするために小型化さ
れる他、高周波を扱うためにも配線パターンを小さくし
て微細化する要求が出てきた。また、低消費電力化や高
周波特性のロスを低減させるためには、配線用のメタル
部の抵抗値を低減させることが必要で、このために配線
の厚みを厚く、厚膜化する要求が出てきた。
【０００８】この二つの要求を同時に満足するには、配
線に使用するメタル層厚が５μｍ以上、又は配線の厚さ
Ｄ（μｍ）と配線パターン間の間隔Ｌ（μｍ）の間のア
スペクト比（Ｄ／Ｌ）をＤ／Ｌ＞０．４にする必要があ
ったが、従来の回路基板ではこれらを満足するように加
工することができなかった。
【０００９】それは、従来の微細配線加工であるメタル
マスクやフォトマスクによる蒸着プロセスでは、厚膜の
レジストに微細なパターンを形成することができなかっ
たことと、厚膜化を図るのに、長時間連続蒸着を行わな
いといけないことから、実現が困難であったからであ
る。また、エッチングで配線パターンを形成する場合に
は、サイドエッチングが生じるために配線厚み以下のパ
ターンを微細加工すること、特にエッチング除去するこ
とが困難であり、このために、小型・高性能な高出力モ
ジュールが実現できていなかった。また、本発明者等
は、特願２００１−２０４４５７号において厚膜で微細
な配線パターンを有する回路基板を提供すると共に、小
型で高性能な高出力モジュールを提供したが、この回路
基板は配線パターンと基板との接合強度については十分
なものではなかった。
【００１０】本発明の課題は、厚膜で微細な配線パター
ンを有し、配線パターンと基板との接合強度が高く、信
頼性の高い回路基板を提供し、小型・高性能な高出力モ
ジュールを実現させることである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の構成からなる。 ［１］セラッミクス基板上にパターン形成された第一の
メタル層と、第一のメタル層に積層されパターン形成さ
れた第二のメタル層と、第二のメタル層の表面全面、及
び側面と、第一のメタル層の表面の一部を覆って形成さ
れた第三のメタル層からなり、第三のメタル層で覆われ
ていない第一のメタル層が、エッチングにより幅が狭く
なっていることを特徴とする回路基板。
【００１２】［２］前記第一と第二と第三のメタル層を
合計した厚さＤ（μｍ）と第二のメタル層のパターン間
の間隔Ｌ（μｍ）とに次の関係式が成立することを特徴
とする上記［１］に記載の回路基板。 Ｄ／Ｌ＞０．４
【００１３】［３］前記第二のメタル層の幅（Ｌ１）と
前記第三のメタル層の幅（Ｌ２）と前記第一のメタル層
のセラミックス基板との接合面における幅（Ｌ３）と
が、Ｌ１＜Ｌ３＜Ｌ２の関係を満たすことを特徴とする
上記［１］又は［２］に記載の回路基板。
【００１４】［４］前記第一、第二及び第三のメタル層
を合計した厚さＤ（μｍ）が５（μｍ）以上であること
を特徴とする上記［１］〜［３］のいずれかに記載の回
路基板。
【００１５】［５］前記第二のメタル層が、Ｃｕ、Ｎ
ｉ、ＡｇもしくはＡｌのいずれかを少なくとも一種類以
上含むことを特徴とする上記［１］〜［４］のいずれか
に記載の回路基板。
【００１６】［６］前記第三のメタル層の最外層がＡｕ
であることを特徴とする上記［１］〜［５］のいずれか
に記載の回路基板。
【００１７】［７］セラミックス基板が、アルミナ、Ａ
ｌＮもしくはＳｉ3Ｎ4のいずれかを９０ｗｔ％以上含む
ことを特徴とする上記［１］〜［６］のいずれかに記載
の回路基板。
【００１８】［８］セラミックス基板が、ダイヤモンド
もしくはｃＢＮであることを特徴とする上記［１］〜
［６］のいずれかに記載の回路基板。
【００１９】［９］次の工程を全て含むことを特徴とす
る上記［１］〜［８］のいずれかに記載の回路基板の製
造方法。 （１）セラミックス基板に第一のメタル層を蒸着もしく
はスパッタによって形成する工程 （２）レジストを形成する工程 （３）第二のメタル層をめっきする工程 （４）レジストを高温に保持して収縮させる工程 （５）第三のメタル層をめっきする工程 （６）レジストを除去する工程 （７）第一のメタル層をエッチングする工程
【００２０】［１０］次の工程を全て含むことを特徴と
する上記［１］〜［８］のいずれかに記載の回路基板の
製造方法。 （１）セラミックス基板に第一のメタル層を蒸着もしく
はスパッタによって形成する工程 （２）レジストを形成する工程 （３）第二のメタル層をめっきする工程 （４）レジストを高温に保持して収縮させる工程 （５）レジストと第二のメタル層との間隔を広げる工程 （６）第三のメタル層をめっきする工程 （７）レジストを除去する工程 （８）第一のメタル層をエッチングする工程
【００２１】［１１］上記［１］〜［８］のいずれかに
記載の回路基板上に、少なくとも一つ以上の１０ｍＷ以
上の発熱を有する高出力半導体素子が、半田もしくは導
電性樹脂を介して接合されたことを特徴とする高出力モ
ジュール。
【００２２】
【発明の実施の形態】本発明の回路基板は、以下のよう
に製造される。まず、セラミックス基板の上に密着度の
高い第一のメタル層、例えばＴｉ／Ｍｏ／Ｎｉ等の層を
蒸着もしくはスパッタによって形成する。この上にフォ
トマスクを使用してパターン形成したフォトレジストを
形成する。この状態では基板全面を電極とすることが可
能なので、電解めっきによりフォトレジストのついてい
ない所に選択的に第二のメタル層の厚膜を形成すること
ができる。
【００２３】次にレジストを高温下で保持する。レジス
トを高温下に保持することによってレジストが収縮し、
第二のメタル層の側面とレジストの側面との間に隙間が
形成される。そして、このような隙間を形成させた後
に、次工程の第三のメタル層を形成工程を実施すると、
第二メタル層の表面に加えて、隙間によって露出した第
二のメタル層の側面及び第一のメタル層の表面にも第三
のメタル層による被膜を形成することができ、これによ
り、第三のメタル層の幅を第二のメタル層の幅よりも一
回り大きくすることができる（なお、本願明細書では、
「第三のメタル層の幅」とは、第二メタル層の幅と第１
メタル層に形成された第三メタル層の幅との合計の幅を
いう）。この高温保持の雰囲気は、Ｃｕやレジストが侵
されない雰囲気であれば何でもよいが、好ましくは、真
空或いは不活性ガス雰囲気である。高温保持の温度は６
０〜１００℃が好ましく、この収縮によって１〜１０μ
ｍの隙間が形成される。
【００２４】次に、第二のメタル層の上に第三のメタル
層、例えばＡｕ、Ｎｉ／Ａｕ、またはＮｉとＡｕの間に
Ｐｄ、Ｐｔ、Ｍｏ、Ｗ、Ｖ等の中間層（Ａｕの拡散防止
層）を入れた構造のもの、例えばＮｉ／Ｐｔ／Ａｕ等
を、電解めっきで成長させる。このとき、前工程でのレ
ジストの収縮によって形成された隙間にもめっき液が入
り込むため、第二のメタル層の表面及び側面並びに第１
メタル層の表面の一部にも第三メタル層が形成される。
【００２５】次に、レジストを除去した後、第三のメタ
ル層で覆われていない第一のメタル層をエッチングによ
り除去する。ここで、第三のメタル層の最外層を第一の
メタル層のエッチング液ではエッチングされないものと
することにより、エッチングの際に第三のメタル層で覆
われたところはエッチングされないので、選択的にエッ
チングできる。例えば第三のメタル層の最外層をＡｕと
し、第一のメタル層をＴｉ／Ｍｏ／Ｎｉとすると、Ｎ
ｉ、Ｍｏのエッチング液ではＡｕはエッチングされない
のでめっきしたＡｕをマスクとして使用してエッチング
できる。更にＴｉは別のフッ酸系のエッチング液でしか
溶けないが、このエッチング液でもＡｕはエッチングさ
れないために、Ａｕマスクとして機能し、選択的にエッ
チングできる。
【００２６】このようにして得られた回路基板のメタル
層の層構成の一例を図１に示す。第三のメタル層のＡｕ
で覆われていない第一のメタル層の側面はサイドエッチ
ングによりなだらかにえぐられた形状となり、Ｔｉはよ
りえぐられかたが大きくなる。
【００２７】上記の製造方法を採用することにより、図
１に示すように、第三のメタル層の幅（Ｌ２）が第二の
メタル層の幅（Ｌ１）よりも大きく形成される（Ｌ１＜
Ｌ２）ので、エッチングによって第一のメタル層のセラ
ミックス基板との接合面における幅（Ｌ３）が小さくな
るのを防ぐことができ、これにより、セラミックス基板
と第二のメタル層（例えばＣｕ配線）との接合強度を、
銀鑞付けのような８３０℃の高温においても０．５ｋｇ
ｆ／ｍｍ2以上の強度を維持することが可能となる。な
お、本願明細書では、前記第二のメタル層の幅（Ｌ１）
とは、第二のメタル層の側面に形成される第三のメタル
層の厚みをも含めたものをいう。
【００２８】上記した製造方法では、高温下で保持して
レジストを収縮させた後に第三のメタル層を形成した
が、このレジストの収縮だけでは十分な隙間が形成され
にくいため、第三のメタル層の幅（Ｌ２）を十分に大き
くすることができない。そこで、第三のメタル層の幅
（Ｌ２）を十分に大きくするために、このレジスト収縮
工程と第三のメタル層の形成工程との間にレジストアッ
シング工程を付加しても良い。
【００２９】このレジストアッシングによって、レジス
ト収縮工程で形成された隙間の大きさを更に広げること
ができ、めっきによって第三メタル層で被覆される第一
のメタル層の面積をより増大させ、第三のメタル層の幅
（Ｌ２）を十分に大きくすることができる。このため、
エッチングによって形成される第一のメタル層のセラミ
ックス基板との接合面における幅（Ｌ３）を第二のメタ
ル層の幅（Ｌ１）よりも大きくすることができ（Ｌ１＜
Ｌ３＜Ｌ２）、セラミック基板と第二のメタル層（例え
ばＣｕ配線）との接合強度を０．６ｋｇｆ／ｍｍ2以上
に増大させることができる。アッシングによって隙間は
いくらでも大きくすることができるが、２００μｍまで
の隙間が形成されればよく、実際的には１００μｍ程度
でよい。
【００３０】また、上記の製造方法では、セラミックス
基板に直接第一のメタル層を形成する場合について述べ
たが、セラミックス基板上に予め抵抗やフォトマスクの
位置決め用にＮｉＣｒ等のＣｒ系のパターニングされた
メタライズ（最下層のメタル層）を施しておくこともで
き、これも本願発明の範囲内である。この最下層のメタ
ル層はどのエッチング液でもエッチングされないので、
最後まで残る。また、セラミックス基板との密着性も良
い。
【００３１】本発明によると、第二のメタル層を電解め
っきにより形成できるので、メタル層を容易に膜厚化で
き、また、前述のように、第二のメタル層を第一のメタ
ル層のエッチング液ではエッチングされない最外層を持
つ第三のメタル層で部分的に覆うことにより、エッチン
グでの配線パターン形成が可能となる。更に、エッチン
グ後の第一のメタル層のセラミックス基板との接合面に
おける幅（Ｌ３）を大きくとることができるのでセラミ
ック基板と第二のメタル層（例えばＣｕ配線）との接合
強度を更に増大させることができる。
【００３２】第一のメタル層としてはＴｉ／Ｍｏ／Ｎ
ｉ、Ｔｉ／Ｐｔ／Ｎｉ、Ｔｉ／Ｖ／Ｎｉ、Ｔｉ／Ｐｄ／
Ｎｉ等の層構成が用いられる。第一のメタル層の厚さは
０．１２〜１．２μｍが好ましい。薄いと均一な全面の
メタライズが難しく、厚いとエッチングの際のサイドエ
ッチングが大きくなって微細加工が困難になる。第一の
メタル層がＴｉ／Ｍｏ／Ｎｉである時は、Ｔｉの厚さは
０．０１μｍ〜０．３μｍ、Ｍｏの厚さは０．０１μｍ
〜０．３μｍ、Ｎｉの厚さは０．１μｍ〜０．６μｍが
望ましい。
【００３３】第一のメタル層の上に形成するレジストの
厚さは、第一、第二、第三のメタル層を合計した厚さを
５μｍ以上にするために、５μｍ以上が望ましい。レジ
ストはあまり薄いと第二のメタル層がレジストの上を覆
ってしまってキノコ型がひどくなり好ましくない。ま
た、更にはレジストの上でつながってしまう。レジスト
の厚さを厚くすることは困難であったが、露光条件を最
適化することにより、厚膜化することができ、側面が垂
直で且つ微細な配線パターンを形成することができた。
露光にはＳＯＲ光を用いた。本厚膜のレジスト形成によ
りキノコ型となることを抑えることができる。
【００３４】電解めっき用のフォトレジストのパターン
精度はサブミクロン〜１０ｎｍである。フォトレジスト
間の微小部分へのめっきも表面活性剤を使用することで
可能である。
【００３５】本発明の回路基板では、第二のメタル層は
Ｃｕ、Ｎｉ、ＡｇおよびＡｌの中から選ばれた少なくと
も１種以上を含むことが好ましい。電解めっきにより５
μｍ以上の厚膜に形成することが可能である。例えば２
００μｍでも可能である。第二のメタル層の厚さを５μ
ｍ以上とすることで、配線の抵抗を低減させることがで
き、例えば、ペルチェ素子のような熱応力を緩和させる
ために厚い配線が必要な熱電半導体素子に好適となる。
第二のメタル層としては、Ｃｕ、Ｃｕ／Ｎｉ、Ｎｉ／Ｃ
ｕ／Ｎｉ、Ａｌ、Ｎｉ／Ａｌ／Ｎｉ、Ａｌ／Ｎｉ、Ａｇ
等が挙げられる。後で合金処理をいれて接合強度を高め
ればＣｕだけでもよいが、Ｃｕの上面にＮｉを０．５μ
ｍ以上付けておくと、ＡｕやＮｉ／Ａｕの接合性が上が
る。
【００３６】第三のメタル層としては、Ａｕ、Ｎｉ／Ａ
ｕ、またはＮｉとＡｕの間にＰｄ、Ｐｔ、Ｍｏ、Ｗ、Ｖ
等の中間層（Ａｕの拡散防止層）を入れた構造のもの、
例えばＮｉ／Ｐｔ／Ａｕ等が挙げられる。第三のメタル
層の最外層は、第一のメタル層のエッチング液でエッチ
ングされないものであれば何でも良いが特に最外層がＡ
ｕであるものが、後工程を良好に行えるため好ましい。
【００３７】また、本発明の回路基板においては、電解
めっきにより第二のメタル層を形成できるのでメタル層
の厚膜化ができ、レジストにより側面が垂直で微細な配
線パターンを形成することができるので、配線の厚さＤ
（μｍ）と配線パターン間の間隔Ｌ（μｍ）の間のアス
ペクト比（Ｄ／Ｌ）をＤ／Ｌ＞０．４となるように加工
することができる。本発明において、配線の厚さＤとは
第一と第二と第三のメタル層部を合計した厚さであり、
パターン間の間隔Ｌとは第三のメタル層で覆われた第二
のメタル層のパターン間の距離を表わす。
【００３８】セラミックス基板としては、アルミナでも
良いが高出力モジュールでは放熱性が重要なため、ダイ
ヤモンド、ｃＢＮ、含有量が９０ｗｔ％以上のＡｌＮや
Ｓｉ 3Ｎ4が好ましい。最も低コストでかつリーク高抵抗
基板はＡｌＮである。強度が必要な場合にはＳｉ3Ｎ4を
使用することが望ましい。またＡｌＮとＳｉ3Ｎ4の混合
体でも良い。また、基板表面はあまり粗いと積層する第
一のメタル層の厚さとの関係で断線することがあるので
表面加工を施してもよい。
【００３９】本発明は又、上記で得られた回路基板上
に、少なくとも一つ以上の１０ｍＷ以上の発熱を有する
高出力半導体素子が半田もしくは導電性樹脂を介して接
合された高出力モジュールである。
【００４０】以下本発明の実施例を図１〜図３に基づい
て説明する。第２図は本発明の実施例を工程順に説明し
た図であるが、図中で示すものはは実施例１において
は採用せず、実施例２において採用する工程である。
【００４１】
【実施例１】図２のに示すように、セラミックス基板
１１として、ＡｌＮの含有量が９０ｗｔ％以上であり、
Ｙを含み、熱伝導率が１７０Ｗ／（ｍ・Ｋ）の高放熱性
のセラミックス基板を用い、この上にメタルマスク１２
を施した。セラミックス基板１１は、表面粗さＲａを
０．８μｍ未満に表面加工した。これは、このあと積層
する第一のメタル層が０．５μｍ以下であるから、あま
り粗いと断線するからである。
【００４２】次に、最下層のメタル層であるＮｉＣｒメ
タル層１３を蒸着により形成した。このメタル層１３は
基板を後でダイシング分割する時の位置合わせマーク
や、抵抗として使用するが、ここでは抵抗として使用す
るためＮｉＣｒを選択した。はメタルマスク１２を除
去した後、最下層のメタル層１３であるＮｉＣｒのパタ
ーンがセラミックス基板１１の表面に形成された状態を
示す。
【００４３】次いで、に示すようにセラミックス基板
１１の一面に第一のメタル層１４であるＴｉ／Ｍｏ／Ｎ
ｉを蒸着した。Ｔｉの厚さは０．０５μｍ、Ｍｏの厚さ
は０．０５μｍ、Ｎｉの厚さは０．３μｍとした。
【００４４】この上に、に示すようにフォトマスクを
使用してレジスト１５を形成した。レジスト１５の厚み
は第二のメタル層の厚みに合わせて１２０μｍとした。
次にに示すように電解めっきで第二のメタル層１６と
してＮｉ／Ｃｕを積層させた。めっきの付きを良くする
ためにＮｉは０．５μｍとし、Ｃｕは１００μｍとし
た。次いで上記の、第二のメタル層１６とレジスト１５
を有するセラミックス基板を、窒素雰囲気中、８５℃、
３０分間の高温条件下に保持した。これにより、レジス
トが収縮し、第二のメタル層１６の側面とレジスト１５
の側面との間に５μｍの隙間が形成された。
【００４５】次に、に示すように、第三のメタル層１
７としてＮｉ／Ａｕをめっきして、第二のメタル層の表
面と、隙間によって露出している第二のメタル層の側面
及び第一のメタル層の表面をＮｉ／Ａｕ膜で覆った。Ｎ
ｉの厚さは１．３μｍ、Ａｕの厚さは１．０μｍとし
た。
【００４６】第三のメタル層１７を形成した後に、に
示すようにレジスト１５を除去し、に示すようにＴ
ｉ、Ｎｉ、Ｍｏをエッチング処理した。ここでは、レジ
スト除去時に表面にＮｉ酸化膜が形成されるのでこれを
落とした後、反応性のエッチング液でＮｉとＭｏを一度
にエッチングし、Ｔｉはフッ酸系のエッチング液で除去
した。第一と第二と第三のメタル層を合計した厚さＤ
（μｍ）は１００μｍであり、パターン間の間隔Ｌ（μ
ｍ）は４０μｍであった。得られた回路基板を構成する
各部分の材料を示すと図２の（Ａ）のとおりである。配
線間の抵抗値は１ＭΩ以上あり、絶縁性にも優れた回路
基板ができた。また、ＡｌＮ基板とＣｕ配線との接合強
度も十分なものであり、従来の０．４ｋｇｆ／ｍｍ2が
０．５ｋｇｆ／ｍｍ2に向上した。
【００４７】
【実施例２】実施例１において、レジストを高温保持し
て収縮させる工程と第三のメタル層を形成する工程との
間に、前記収縮によって生じた隙間が１００μｍになる
まで酸素アッシングする工程を付加したことを除いては
実施例１と同様に行った。配線間の抵抗値は１ＭΩ以上
あり、絶縁性にも優れた回路基板ができた。また、Ａｌ
Ｎ基板とＣｕ配線との接合強度も実施例１に比較してよ
り優れており、０．６ｋｇｆ／ｍｍ2に向上した。
【００４８】
【実施例３】上記実施例１に示したプロセスを用いて、
図３に示すようなパターンを持つ回路基板を作製した。
ここで、配線層２０は、第一のメタル層がＴｉ／Ｍｏ／
Ｎｉ、第二のメタル層がＮｉ／Ｃｕ、第三のメタル層
は、Ｎｉ／Ａｕとし、抵抗層２１はＮｉ／Ｃｒとした。
この回路基板に、変調器を集積した発熱量１０ｍＷ以上
の高出力のＬＤ（半導体レーザ）１８を半田でダイボン
ドし、ワイヤボンド１９を行い、図３に示すような高出
力モジュールを作製した。実装して動作させたところ、
従来の回路基板を使用した時に比較して変調特性のＳＮ
比が０．１ｄＢ良くなった。ＬＤの実装用回路基板のサ
イズは従来の１／４にすることができ、高速化限界も４
０Ｇｂｐｓ以上と大きくなった。
【００４９】
【発明の効果】本発明によれば、厚膜で微細な配線パタ
ーンを有し、配線パターンと基板との接合強度が高く、
信頼性の高い回路基板を得ることができる。また、小型
で高性能な高出力モジュールを実現させることができ
る。
【図面の簡単な説明】
【図１】本発明の回路基板の配線の一例を示す断面図で
ある。
【図２】本発明の実施例における回路基板の製造プロセ
スの説明図である。
【図３】実施例で作製した高出力モジュールの構造図で
ある。
【図４】従来の回路基板の製造プロセスの説明図であ
る。
【符号の説明】
１ 基板 ２ メタルマスク又はフォトマスク ３ 第一のメタル層 ４ レジスト ５ 第二のメタル層 １１ セラミックス基板 １２ メタルマスク １３ 最下層のメタル層 １４ 第一のメタル層 １５ レジスト １６ 第二のメタル層 １７ 第三のメタル層 １８ ＬＤ（半導体レーザ） １９ ワイヤボンド ２０ 配線層 ２１ 抵抗層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA08 AA09 BB01 BB24 BB33 BB38 CC03 CC06 DD04 DD06 DD10 DD11 DD17 DD19 DD21 GG02 GG09 5E343 AA02 AA24 BB17 BB23 BB24 BB28 BB35 BB39 BB44 CC62 DD25 DD43 ER11 ER32 GG02 GG08

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 セラッミクス基板上にパターン形成され
    た第一のメタル層と、第一のメタル層に積層されパター
    ン形成された第二のメタル層と、第二のメタル層の表面
    全面、及び側面と、第一のメタル層の表面の一部を覆っ
    て形成された第三のメタル層からなり、第三のメタル層
    で覆われていない第一のメタル層が、エッチングにより
    幅が狭くなっていることを特徴とする回路基板。
  2. 【請求項２】 前記第一と第二と第三のメタル層を合計
    した厚さＤ（μｍ）と第二のメタル層のパターン間の間
    隔Ｌ（μｍ）とに次の関係式が成立することを特徴とす
    る請求項１記載の回路基板。 Ｄ／Ｌ＞０．４
  3. 【請求項３】 前記第二のメタル層の幅（Ｌ１）と前記
    第三のメタル層の幅（Ｌ２）と前記第一のメタル層のセ
    ラミックス基板との接合面における幅（Ｌ３）とが、Ｌ
    １＜Ｌ３＜Ｌ２の関係を満たすことを特徴とする請求項
    １又は請求項２に記載の回路基板。
  4. 【請求項４】 前記第一、第二及び第三のメタル層を合
    計した厚さＤ（μｍ）が５（μｍ）以上であることを特
    徴とする請求項１〜３のいずれか一項に記載の回路基
    板。
  5. 【請求項５】 前記第二のメタル層が、Ｃｕ、Ｎｉ、Ａ
    ｇもしくはＡｌのいずれかを少なくとも一種類以上含む
    ことを特徴とする請求項１〜４のいずれか一項に記載の
    回路基板。
  6. 【請求項６】 前記第三のメタル層の最外層がＡｕであ
    ることを特徴とする請求項１〜５のいずれか一項に記載
    の回路基板。
  7. 【請求項７】 セラミックス基板が、アルミナ、ＡｌＮ
    もしくはＳｉ3Ｎ4のいずれかを９０ｗｔ％以上含むこと
    を特徴とする請求項１〜６のいずれか一項に記載の回路
    基板。
  8. 【請求項８】 セラミックス基板が、ダイヤモンドもし
    くはｃＢＮであることを特徴とする請求項１〜６のいず
    れか一項に記載の回路基板。
  9. 【請求項９】 次の工程を全て含むことを特徴とする請
    求項１〜８のいずれかに記載の回路基板の製造方法。 （１）セラミックス基板に第一のメタル層を蒸着もしく
    はスパッタによって形成する工程 （２）レジストを形成する工程 （３）第二のメタル層をめっきする工程 （４）レジストを高温に保持して収縮させる工程 （５）第三のメタル層をめっきする工程 （６）レジストを除去する工程 （７）第一のメタル層をエッチングする工程
  10. 【請求項１０】次の工程を全て含むことを特徴とする請
    求項１〜８のいずれかに記載の回路基板の製造方法。 （１）セラミックス基板に第一のメタル層を蒸着もしく
    はスパッタによって形成する工程 （２）レジストを形成する工程 （３）第二のメタル層をめっきする工程 （４）レジストを高温に保持して収縮させる工程 （５）レジストと第二のメタル層との間隔を広げる工程 （６）第三のメタル層をめっきする工程 （７）レジストを除去する工程 （８）第一のメタル層をエッチングする工程
  11. 【請求項１１】 請求項１〜８のいずれか一項に記載の
    回路基板上に、少なくとも一つ以上の１０ｍＷ以上の発
    熱を有する高出力半導体素子が、半田もしくは導電性樹
    脂を介して接合されたことを特徴とする高出力モジュー
    ル。
JP2001319493A 2001-10-17 2001-10-17 回路基板とその製造方法及び高出力モジュール Pending JP2003124590A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001319493A JP2003124590A (ja) 2001-10-17 2001-10-17 回路基板とその製造方法及び高出力モジュール
EP02254288A EP1304740A3 (en) 2001-10-17 2002-06-20 Circuit board, method for manufacturing same, and high-output module
CA002391492A CA2391492A1 (en) 2001-10-17 2002-06-25 Circuit board, method for manufacturing same, and high-output module
KR1020020037835A KR20030032819A (ko) 2001-10-17 2002-07-02 회로기판과 그 제조방법 및 고출력 모듈
US10/186,712 US20030070292A1 (en) 2001-10-17 2002-07-02 Circuit board, method for manufacturing same, and high-output module
TW091114740A TW554417B (en) 2001-10-17 2002-07-03 Circuit board, method for manufacturing same, and high-output module
CNB021412936A CN1194409C (zh) 2001-10-17 2002-07-05 电路板及其制作方法和高输出模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319493A JP2003124590A (ja) 2001-10-17 2001-10-17 回路基板とその製造方法及び高出力モジュール

Publications (1)

Publication Number Publication Date
JP2003124590A true JP2003124590A (ja) 2003-04-25

Family

ID=19137034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319493A Pending JP2003124590A (ja) 2001-10-17 2001-10-17 回路基板とその製造方法及び高出力モジュール

Country Status (7)

Country Link
US (1) US20030070292A1 (ja)
EP (1) EP1304740A3 (ja)
JP (1) JP2003124590A (ja)
KR (1) KR20030032819A (ja)
CN (1) CN1194409C (ja)
CA (1) CA2391492A1 (ja)
TW (1) TW554417B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074486A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法
JP2015168120A (ja) * 2014-03-06 2015-09-28 セイコーエプソン株式会社 積層配線の形成方法、液体噴射ヘッドの製造方法、配線実装構造、液体噴射ヘッド及び液体噴射装置
JP2017183592A (ja) * 2016-03-31 2017-10-05 株式会社荏原製作所 基板の製造方法及び基板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209920A (ja) * 2004-01-23 2005-08-04 Casio Micronics Co Ltd プリント配線基板、その製造方法および製造装置、配線回路パターン、ならびにプリント配線板
US20060009036A1 (en) * 2004-07-12 2006-01-12 Bacher Rudolph J High thermal cycle conductor system
US7666291B2 (en) 2005-09-28 2010-02-23 Chunghwa Picture Tubes, Ltd. Method for fabricating metal wires
TWI449137B (zh) * 2006-03-23 2014-08-11 製陶技術創新製陶工程股份公司 構件或電路用的攜帶體
CN101840988A (zh) * 2010-04-22 2010-09-22 傲迪特半导体(南京)有限公司 汽车前大灯发热pcb基台及其制作方法
CN102751419A (zh) * 2011-04-21 2012-10-24 瑷司柏电子股份有限公司 具有内建散热部的共烧陶瓷基板及具该基板的发光二极管
KR102022429B1 (ko) * 2011-12-21 2019-09-18 엘지이노텍 주식회사 냉각용 열전모듈 및 그 제조방법
JP6119108B2 (ja) * 2012-04-10 2017-04-26 セイコーエプソン株式会社 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
CN103887703B (zh) * 2014-03-27 2017-01-04 北京牡丹电子集团有限责任公司 一种制作半导体激光器热沉的方法
CN103840535A (zh) * 2014-03-28 2014-06-04 林宝伙俤 太阳能激光发电装置
CN105246248B (zh) * 2015-10-30 2018-04-27 环维电子(上海)有限公司 电路板
KR102544296B1 (ko) * 2018-09-13 2023-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표면발광레이저 소자 및 이를 구비한 표면발광레이저 장치
CN113614904B (zh) * 2019-03-25 2024-10-25 京瓷株式会社 布线基板、电子装置以及电子模块
US11114223B1 (en) * 2020-07-27 2021-09-07 Tronics MEMS, Inc. Three-dimensional thermistor platform and a method for manufacturing the same
JP7622605B2 (ja) * 2021-10-13 2025-01-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN119040827B (zh) * 2024-08-26 2025-11-21 中国电子科技集团公司第五十五研究所 一种用于表面键合的金属薄层结构及制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778530A (en) * 1971-04-01 1973-12-11 W Reimann Flatpack lead positioning device
JPH04185693A (ja) * 1990-11-21 1992-07-02 Hitachi Ltd 抵抗膜のエッチング液組成物及びそれを使用したエッチング方法
US5239746A (en) * 1991-06-07 1993-08-31 Norton Company Method of fabricating electronic circuits
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JPH0575258A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd プリント配線板の製造方法
US5221639A (en) * 1991-10-20 1993-06-22 Motorola, Inc. Method of fabricating resistive conductive patterns on aluminum nitride substrates
JPH05160545A (ja) * 1991-12-06 1993-06-25 Hitachi Ltd プリント配線板の製法
JP2726804B2 (ja) * 1994-07-20 1998-03-11 エイ・ティ・アンド・ティ・コーポレーション 銅含有デバイスのエッチング方法
JPH08153949A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
US6334942B1 (en) * 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074486A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法
JP2015168120A (ja) * 2014-03-06 2015-09-28 セイコーエプソン株式会社 積層配線の形成方法、液体噴射ヘッドの製造方法、配線実装構造、液体噴射ヘッド及び液体噴射装置
JP2017183592A (ja) * 2016-03-31 2017-10-05 株式会社荏原製作所 基板の製造方法及び基板

Also Published As

Publication number Publication date
US20030070292A1 (en) 2003-04-17
CN1194409C (zh) 2005-03-23
CA2391492A1 (en) 2003-04-17
EP1304740A2 (en) 2003-04-23
TW554417B (en) 2003-09-21
EP1304740A3 (en) 2005-02-02
CN1412836A (zh) 2003-04-23
KR20030032819A (ko) 2003-04-26

Similar Documents

Publication Publication Date Title
JP2003023239A (ja) 回路基板とその製造方法及び高出力モジュール
JP2003124590A (ja) 回路基板とその製造方法及び高出力モジュール
KR100940164B1 (ko) 서브마운트 및 반도체 장치
KR100913762B1 (ko) 금속-세라믹 복합 기판 및 그 제조 방법
KR20050061452A (ko) 서브 마운트 및 반도체 장치
TW544773B (en) Circuit board, method for manufacturing same, and high-output module
US5311399A (en) High power ceramic microelectronic package
JP3463790B2 (ja) 配線基板
JP2020004806A (ja) 半導体装置、および、半導体チップの搭載方法
JPH06112339A (ja) セラミックパッケージ
HK1049914A (en) Circuit board, method for manufacturing same, and high-output module
JP2000058481A (ja) 化合物半導体の電極形成方法
HK1049915B (en) Circuit board, method for manufacturing same, and high-output module
JPH0574773A (ja) 半導体集積回路装置およびその製造方法
KR20050117412A (ko) 반도체 칩 내의 솔더 댐 형성방법 및 그 반도체 패키지
JP2001176887A (ja) 半導体素子搭載用サブマウント

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051111