JP2003110360A - 電圧制御型発振器、受信装置および通信装置 - Google Patents
電圧制御型発振器、受信装置および通信装置Info
- Publication number
- JP2003110360A JP2003110360A JP2001304137A JP2001304137A JP2003110360A JP 2003110360 A JP2003110360 A JP 2003110360A JP 2001304137 A JP2001304137 A JP 2001304137A JP 2001304137 A JP2001304137 A JP 2001304137A JP 2003110360 A JP2003110360 A JP 2003110360A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- controlled oscillator
- voltage
- phase
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 9
- 230000010355 oscillation Effects 0.000 claims abstract description 39
- 238000010897 surface acoustic wave method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims description 32
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000011084 recovery Methods 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000010363 phase shift Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 16
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 基本特性を満足させつつ、実装面積を減らし
てコンパクト化を図る。 【解決手段】 増幅器２と、増幅器に対して帰還路を構
成する弾性表面波素子１と、帰還路中に挿入され、フィ
ルタ構成された位相調整回路４と、外部から制御電圧を
入力して発振ループ内の位相を変化させる移相器３と、
発振ループ内の電力を等分配して、発振ループ外に出力
する等分配器５と、前記増幅器、前記弾性表面波素子、
前記移相調整回路、前記移相器および前記等分配器を少
なくとも２層以上に分けて配置する多層基板を備え、多
層基板上に多層配置する。
てコンパクト化を図る。 【解決手段】 増幅器２と、増幅器に対して帰還路を構
成する弾性表面波素子１と、帰還路中に挿入され、フィ
ルタ構成された位相調整回路４と、外部から制御電圧を
入力して発振ループ内の位相を変化させる移相器３と、
発振ループ内の電力を等分配して、発振ループ外に出力
する等分配器５と、前記増幅器、前記弾性表面波素子、
前記移相調整回路、前記移相器および前記等分配器を少
なくとも２層以上に分けて配置する多層基板を備え、多
層基板上に多層配置する。
Description
【０００１】
【発明の属する技術分野】本発明は電圧制御型発振器、
受信装置および通信装置に関し、特に、弾性表面波素子
を共振子として用いて帰還回路を構成するようにした電
圧制御型発振器に適用して好適なものである。
受信装置および通信装置に関し、特に、弾性表面波素子
を共振子として用いて帰還回路を構成するようにした電
圧制御型発振器に適用して好適なものである。
【０００２】
【従来の技術】従来の高周波発振器では、マイクロスト
リップラインやストリップラインを共振器として用いた
電圧制御型発振器があるが、この共振器を使った電圧制
御型発振器では、水晶基板の圧電効果を使った弾性表面
波素子とは異なり、大きなＱ値は見込めない。
リップラインやストリップラインを共振器として用いた
電圧制御型発振器があるが、この共振器を使った電圧制
御型発振器では、水晶基板の圧電効果を使った弾性表面
波素子とは異なり、大きなＱ値は見込めない。
【０００３】一方、弾性表面波素子を共振子とした電圧
制御型発振器では、高安定・高品質な特性を得ることが
でき、数Ｇｂｉｔ／ｓの伝送速度を上回る通信ネットワ
ーク系の基準発振器として有望視されている。この種の
電圧制御型発振器としては、例えば、特関昭５９‐１５
８１０６号公報に記載されているものがある。
制御型発振器では、高安定・高品質な特性を得ることが
でき、数Ｇｂｉｔ／ｓの伝送速度を上回る通信ネットワ
ーク系の基準発振器として有望視されている。この種の
電圧制御型発振器としては、例えば、特関昭５９‐１５
８１０６号公報に記載されているものがある。
【０００４】図１１は、この従来の電圧制御型発振器の
構成例を示すブロック図である。図１１において、発振
用の増幅器２０２の帰還回路として、弾性表面波素子２
０１および外部から制御電圧Ｖｃを入力して発振ループ
の位相を可変させる付加制御部を備えた３ｄＢ−９０°
結合器２０３が直列に介挿されている。ここで、３ｄＢ
−９０°結合器２０３に制御電圧Ｖｃを入力して発振ル
ープの位相を可変させることにより、発振周波数を変化
させることができる。
構成例を示すブロック図である。図１１において、発振
用の増幅器２０２の帰還回路として、弾性表面波素子２
０１および外部から制御電圧Ｖｃを入力して発振ループ
の位相を可変させる付加制御部を備えた３ｄＢ−９０°
結合器２０３が直列に介挿されている。ここで、３ｄＢ
−９０°結合器２０３に制御電圧Ｖｃを入力して発振ル
ープの位相を可変させることにより、発振周波数を変化
させることができる。
【０００５】また、公知資料として１９９８年開催のＩ
ＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｆｒｅｑｕｅｎｃ
ｙ Ｃｏｎｔｒｏｌ Ｓｙｍｐｏｓｉｕｍの論文誌、５
１９ページから５２７ページには、図１１の構成要件に
加え、電力等分配器を備えた電圧制御型発振器が記載さ
れている。図１２は、この従来の電圧制御型発振器の構
成例を示すブロック図である。
ＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｆｒｅｑｕｅｎｃ
ｙ Ｃｏｎｔｒｏｌ Ｓｙｍｐｏｓｉｕｍの論文誌、５
１９ページから５２７ページには、図１１の構成要件に
加え、電力等分配器を備えた電圧制御型発振器が記載さ
れている。図１２は、この従来の電圧制御型発振器の構
成例を示すブロック図である。
【０００６】図１２において、弾性表面波素子３０１、
外部から制御電圧を入力して発振ループの位相を可変さ
せる可変位相器３０２、増幅器３０３、発振ループから
出力を等分配して外部出力する電力等分配器３０４およ
びループアジャストライン３０５が設けられ、増幅器３
０３の出力側および入力側の帰還回路として、弾性表面
波素子３０１、可変位相器３０２、電力等分配器３０４
およびループアジャストライン３０５が直列に介挿され
ている。
外部から制御電圧を入力して発振ループの位相を可変さ
せる可変位相器３０２、増幅器３０３、発振ループから
出力を等分配して外部出力する電力等分配器３０４およ
びループアジャストライン３０５が設けられ、増幅器３
０３の出力側および入力側の帰還回路として、弾性表面
波素子３０１、可変位相器３０２、電力等分配器３０４
およびループアジャストライン３０５が直列に介挿され
ている。
【０００７】ここで、ループアジャストライン３０５で
は、マイクロストリップラインで構成される伝送ライン
を備え、このライン長を微調整することにより、帰還ル
ープによって一巡した位相が０度になるように周波数調
整を行うことができる。
は、マイクロストリップラインで構成される伝送ライン
を備え、このライン長を微調整することにより、帰還ル
ープによって一巡した位相が０度になるように周波数調
整を行うことができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の電圧制御型発振器では、構成要件の多さに比例
して部品点数が増大するため、信頼性低下とコストアッ
プを招くという問題があった。特に、図１２の電圧制御
型発振器では、可変位相器３０２や電力等分配器３０４
などで多くの部品点数や実装面積が必要となる。
た従来の電圧制御型発振器では、構成要件の多さに比例
して部品点数が増大するため、信頼性低下とコストアッ
プを招くという問題があった。特に、図１２の電圧制御
型発振器では、可変位相器３０２や電力等分配器３０４
などで多くの部品点数や実装面積が必要となる。
【０００９】すなわち、電圧制御型発振器の出力周波数
が数１００ＭＨｚ台の場合、可変位相器３０２や電力等
分配器３０４が集中定数回路で構成されるため、回路全
体の大きさは抑えることができるが、多くの部品が必要
となる。一方、電圧制御型発振器の出力周波数が数ＧＨ
ｚ台の場合、可変位相器３０２や電力等分配器３０４が
分布定数で設計された伝送ラインで構成されるため、部
品点数は少なくなるが、伝送ラインの長さや大きさの影
響で多くの実装面積が必要となる。
が数１００ＭＨｚ台の場合、可変位相器３０２や電力等
分配器３０４が集中定数回路で構成されるため、回路全
体の大きさは抑えることができるが、多くの部品が必要
となる。一方、電圧制御型発振器の出力周波数が数ＧＨ
ｚ台の場合、可変位相器３０２や電力等分配器３０４が
分布定数で設計された伝送ラインで構成されるため、部
品点数は少なくなるが、伝送ラインの長さや大きさの影
響で多くの実装面積が必要となる。
【００１０】そこで、本発明の目的は、基本特性を満足
させつつ、実装面積を減らしてコンパクト化を図ること
が可能な電圧制御型発振器、受信装置および通信装置を
提供することである。
させつつ、実装面積を減らしてコンパクト化を図ること
が可能な電圧制御型発振器、受信装置および通信装置を
提供することである。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の電圧制御型発振器によれば、増
幅器と、前記増幅器に対して帰還回路を構成する弾性表
面波素子と、前記帰還回路中に挿入され、フィルタ構成
された位相調整回路と、外部から制御電圧を入力して発
振ループ内の位相を可変させる付加制御部が付加された
ハイブリッド結合器からなる移相器と、前記発振ループ
内の電力を等分配して、前記発振ループ外に出力する等
分配器と、前記増幅器、前記弾性表面波素子、前記位相
調整回路、前記移相器および前記等分配器を少なくとも
２層以上に分けて配置する多層基板とを備えることを特
徴とする。
ために、請求項１記載の電圧制御型発振器によれば、増
幅器と、前記増幅器に対して帰還回路を構成する弾性表
面波素子と、前記帰還回路中に挿入され、フィルタ構成
された位相調整回路と、外部から制御電圧を入力して発
振ループ内の位相を可変させる付加制御部が付加された
ハイブリッド結合器からなる移相器と、前記発振ループ
内の電力を等分配して、前記発振ループ外に出力する等
分配器と、前記増幅器、前記弾性表面波素子、前記位相
調整回路、前記移相器および前記等分配器を少なくとも
２層以上に分けて配置する多層基板とを備えることを特
徴とする。
【００１２】これにより、実装面積の増大を抑制しつ
つ、電圧制御型発振器の周波数可変幅を大きく取ること
が可能となるとともに、制御電圧に対し良好な周波数可
変特性を得ることが可能となる。このため、電圧制御型
発振器を集中定数回路で構成した場合においても、電圧
制御型発振器を分布定数回路で構成した場合において
も、実装面積を減らしてコンパクト化を図ることが可能
となる。
つ、電圧制御型発振器の周波数可変幅を大きく取ること
が可能となるとともに、制御電圧に対し良好な周波数可
変特性を得ることが可能となる。このため、電圧制御型
発振器を集中定数回路で構成した場合においても、電圧
制御型発振器を分布定数回路で構成した場合において
も、実装面積を減らしてコンパクト化を図ることが可能
となる。
【００１３】また、低挿入損失・低リターンロスを実現
して、回路損失も最小限に抑えることが可能となるとと
もに、出力変動が少なく、負荷に対してより安定的な回
路動作を実現することが可能となる。また、請求項２記
載の電圧制御型発振器によれば、前記多層基板は、第１
配線層と第２配線層とで構成されるマイクロストリップ
ライン構造と、前記第２配線層、第３配線層および第４
配線層で構成されるストリップライン構造とを備えるこ
とを特徴とする。
して、回路損失も最小限に抑えることが可能となるとと
もに、出力変動が少なく、負荷に対してより安定的な回
路動作を実現することが可能となる。また、請求項２記
載の電圧制御型発振器によれば、前記多層基板は、第１
配線層と第２配線層とで構成されるマイクロストリップ
ライン構造と、前記第２配線層、第３配線層および第４
配線層で構成されるストリップライン構造とを備えるこ
とを特徴とする。
【００１４】これにより、ストリップライン構造とマイ
クロストリップライン構造とを積層化してコンパクト化
を図ることが可能となるとともに、ストリップライン構
造とマイクロストリップライン構造とのビア接続を可能
として、回路配置を効率化することが可能となる。ま
た、横方向に大きな実装面積を必要としていた分布定数
回路を、縦方向に積層化してコンパクト化を図ることが
でき、実装面積を大きく削減できる。
クロストリップライン構造とを積層化してコンパクト化
を図ることが可能となるとともに、ストリップライン構
造とマイクロストリップライン構造とのビア接続を可能
として、回路配置を効率化することが可能となる。ま
た、横方向に大きな実装面積を必要としていた分布定数
回路を、縦方向に積層化してコンパクト化を図ることが
でき、実装面積を大きく削減できる。
【００１５】また、下層をストリップライン構造にした
ことにより、グランド層となる箇所を多くして、回路基
板の機械的強度を向上させることが可能となるととも
に、回路基板はグランド層を介してメインボードに直接
搭載することが可能となる。また、請求項３記載の電圧
制御型発振器によれば、前記第２配線層および第４配線
層には、グランド層が形成されていることを特徴とす
る。
ことにより、グランド層となる箇所を多くして、回路基
板の機械的強度を向上させることが可能となるととも
に、回路基板はグランド層を介してメインボードに直接
搭載することが可能となる。また、請求項３記載の電圧
制御型発振器によれば、前記第２配線層および第４配線
層には、グランド層が形成されていることを特徴とす
る。
【００１６】これにより、マイクロストリップライン構
造に使用されるグランド層をストリップライン構造にも
共有して用いることができる。このため、ストリップラ
イン構造上に配線層を１層分追加するだけで、ストリッ
プライン構造上にマイクロストリップライン構造を積層
化することが可能となり、配線層の増大を抑制しつつ、
マイクロストリップライン構造およびストリップライン
構造を同一基板上で実現することが可能となる。
造に使用されるグランド層をストリップライン構造にも
共有して用いることができる。このため、ストリップラ
イン構造上に配線層を１層分追加するだけで、ストリッ
プライン構造上にマイクロストリップライン構造を積層
化することが可能となり、配線層の増大を抑制しつつ、
マイクロストリップライン構造およびストリップライン
構造を同一基板上で実現することが可能となる。
【００１７】また、請求項４記載の電圧制御型発振器に
よれば、前記マイクロストリップライン構造には、前記
増幅器、前記弾性表面波素子、前記付加制御部および前
記位相調整回路が設けられ、前記ストリップライン構造
には、前記ハイブリッド結合器および前記等分配器が設
けられていることを特徴とする。これにより、電圧制御
型発振器を分布定数回路で構成した場合においても、弾
性表面波素子などの基板中に内蔵できない部品の表面実
装を可能としつつ、大きな面積を占有する伝送ライン回
路の多層化を図ることができ、電圧制御型発振器の基本
特性を満足させつつ、電圧制御型発振器のコンパクト化
を図ることが可能となる。
よれば、前記マイクロストリップライン構造には、前記
増幅器、前記弾性表面波素子、前記付加制御部および前
記位相調整回路が設けられ、前記ストリップライン構造
には、前記ハイブリッド結合器および前記等分配器が設
けられていることを特徴とする。これにより、電圧制御
型発振器を分布定数回路で構成した場合においても、弾
性表面波素子などの基板中に内蔵できない部品の表面実
装を可能としつつ、大きな面積を占有する伝送ライン回
路の多層化を図ることができ、電圧制御型発振器の基本
特性を満足させつつ、電圧制御型発振器のコンパクト化
を図ることが可能となる。
【００１８】また、請求項５記載の電圧制御型発振器に
よれば、前記ストリップライン構造に設けられているハ
イブリッド結合器および等分配器の伝送ラインは矩形状
に折り曲げられていることを特徴とする。これにより、
ストリップライン構造に伝送ラインを設けた場合におい
ても、伝送ラインの横方向への広がりを抑制して、電圧
制御型発振器のコンパクト化を図ることが可能となる。
よれば、前記ストリップライン構造に設けられているハ
イブリッド結合器および等分配器の伝送ラインは矩形状
に折り曲げられていることを特徴とする。これにより、
ストリップライン構造に伝送ラインを設けた場合におい
ても、伝送ラインの横方向への広がりを抑制して、電圧
制御型発振器のコンパクト化を図ることが可能となる。
【００１９】また、請求項６記載の電圧制御型発振器に
よれば、前記矩形状の凸部が前記矩形状の凹部に嵌め込
められるように平面配置されていることを特徴とする。
これにより、伝送ラインのパターニングを変更するだけ
で、基板面積を有効活用することができ、伝送ラインを
基板内に平面配置した場合においても、実装基板のコン
パクト化を図ることが可能となる。
よれば、前記矩形状の凸部が前記矩形状の凹部に嵌め込
められるように平面配置されていることを特徴とする。
これにより、伝送ラインのパターニングを変更するだけ
で、基板面積を有効活用することができ、伝送ラインを
基板内に平面配置した場合においても、実装基板のコン
パクト化を図ることが可能となる。
【００２０】また、請求項７記載の電圧制御型発振器に
よれば、前記多層基板は、第１配線層と第２配線層とで
構成されるマイクロストリップライン構造と、前記第２
配線層、第３配線層および第４配線層で構成されるスト
リップライン構造と、前記第４配線層と第５配線層とで
構成されるマイクロストリップライン構造とを備えるこ
とを特徴とする。
よれば、前記多層基板は、第１配線層と第２配線層とで
構成されるマイクロストリップライン構造と、前記第２
配線層、第３配線層および第４配線層で構成されるスト
リップライン構造と、前記第４配線層と第５配線層とで
構成されるマイクロストリップライン構造とを備えるこ
とを特徴とする。
【００２１】これにより、第５配線層を追加するだけ
で、ストリップライン構造の上下層にマイクロストリッ
プライン構造を積層化することが可能となるとともに、
ストリップライン構造とマイクロストリップライン構造
とのビア接続を可能として、回路配置を効率化すること
が可能となり、回路基板の大型化を抑制しつつ、実装面
積を拡大することが可能となる。
で、ストリップライン構造の上下層にマイクロストリッ
プライン構造を積層化することが可能となるとともに、
ストリップライン構造とマイクロストリップライン構造
とのビア接続を可能として、回路配置を効率化すること
が可能となり、回路基板の大型化を抑制しつつ、実装面
積を拡大することが可能となる。
【００２２】また、請求項８記載の電圧制御型発振器に
よれば、前記第２配線層および第４配線層には、グラン
ド層が形成されていることを特徴とする。これにより、
中央のストリップライン構造の上下面のグランド層を、
その上下層に設けられたマイクロストリップライン構造
に共有して用いることができる。このため、ストリップ
ライン構造の上下面に配線層を１層ずつ追加するだけ
で、ストリップライン構造の上下面にマイクロストリッ
プライン構造を１層ずつ積層化することが可能となり、
配線層の増大を抑制しつつ、２層分のマイクロストリッ
プライン構造および１層分のストリップライン構造を同
一基板上で実現することが可能となる。
よれば、前記第２配線層および第４配線層には、グラン
ド層が形成されていることを特徴とする。これにより、
中央のストリップライン構造の上下面のグランド層を、
その上下層に設けられたマイクロストリップライン構造
に共有して用いることができる。このため、ストリップ
ライン構造の上下面に配線層を１層ずつ追加するだけ
で、ストリップライン構造の上下面にマイクロストリッ
プライン構造を１層ずつ積層化することが可能となり、
配線層の増大を抑制しつつ、２層分のマイクロストリッ
プライン構造および１層分のストリップライン構造を同
一基板上で実現することが可能となる。
【００２３】また、請求項９記載の電圧制御型発振器に
よれば、前記多層基板は、第１配線層と第２配線層とで
構成されるマイクロストリップライン構造と、前記第２
配線層、第３配線層および第４配線層で構成されるスト
リップライン構造と、前記第４配線層、第５配線層およ
び第６配線層で構成されるストリップライン構造とを備
えることを特徴とする。
よれば、前記多層基板は、第１配線層と第２配線層とで
構成されるマイクロストリップライン構造と、前記第２
配線層、第３配線層および第４配線層で構成されるスト
リップライン構造と、前記第４配線層、第５配線層およ
び第６配線層で構成されるストリップライン構造とを備
えることを特徴とする。
【００２４】これにより、６層分の配線層を用いるだけ
で、ストリップライン構造の上下層にマイクロストリッ
プライン構造およびストリップライン構造をそれぞれ積
層化することが可能となるとともに、ストリップライン
構造とマイクロストリップライン構造とのビア接続を可
能として、回路配置を効率化することが可能となり、大
規模な電圧制御型発振器を分布定数回路で実現した場合
においても、実装面積の増大を抑制しつつ、コンパクト
な回路基板を実現することが可能となる。
で、ストリップライン構造の上下層にマイクロストリッ
プライン構造およびストリップライン構造をそれぞれ積
層化することが可能となるとともに、ストリップライン
構造とマイクロストリップライン構造とのビア接続を可
能として、回路配置を効率化することが可能となり、大
規模な電圧制御型発振器を分布定数回路で実現した場合
においても、実装面積の増大を抑制しつつ、コンパクト
な回路基板を実現することが可能となる。
【００２５】また、請求項１０記載の電圧制御型発振器
によれば、前記第２配線層、前記第４配線層および前記
第６配線層には、グランド層が形成されていることを特
徴とする。これにより、中央のストリップライン構造の
上下面のグランド層を、その上下層に設けられたマイク
ロストリップライン構造およびストリップライン構造に
共有して用いることができる。
によれば、前記第２配線層、前記第４配線層および前記
第６配線層には、グランド層が形成されていることを特
徴とする。これにより、中央のストリップライン構造の
上下面のグランド層を、その上下層に設けられたマイク
ロストリップライン構造およびストリップライン構造に
共有して用いることができる。
【００２６】このため、ストリップライン構造の上面に
配線層を１層追加するとともに、そのストリップライン
構造の下面に配線層を２層追加だけで、ストリップライ
ン構造の上下面にマイクロストリップライン構造および
ストリップライン構造をさらに１層ずつ積層化すること
が可能となる。また、請求項１１記載の受信装置によれ
ば、光信号を電気信号に変換するフォトダイオードと、
前記電気信号からデータおよび同期信号を抽出するクロ
ックデータリカバリと、前記クロックデータリカバリを
動作させるための信号を供給する電圧制御発振器と、前
記クロックデータリカバリにより抽出されたシリアルデ
ータをパラレルデータに変換するデシリアライザと、前
記パラレルデータを復号する復号器とを備え、前記電圧
制御発振器は、増幅器と、前記増幅器に対して帰還回路
を構成する弾性表面波素子と、前記帰還回路中に挿入さ
れ、フィルタ構成された位相調整回路と、外部から制御
電圧を入力して発振ループ内の位相を可変させる付加制
御部が付加されたハイブリッド結合器からなる移相器
と、前記発振ループ内の電力を等分配して、前記発振ル
ープ外に出力する等分配器と、前記増幅器、前記弾性表
面波素子、前記位相調整回路、前記移相器および前記等
分配器を少なく２層以上に分けて配置する多層基板とを
備えることを特徴とする。
配線層を１層追加するとともに、そのストリップライン
構造の下面に配線層を２層追加だけで、ストリップライ
ン構造の上下面にマイクロストリップライン構造および
ストリップライン構造をさらに１層ずつ積層化すること
が可能となる。また、請求項１１記載の受信装置によれ
ば、光信号を電気信号に変換するフォトダイオードと、
前記電気信号からデータおよび同期信号を抽出するクロ
ックデータリカバリと、前記クロックデータリカバリを
動作させるための信号を供給する電圧制御発振器と、前
記クロックデータリカバリにより抽出されたシリアルデ
ータをパラレルデータに変換するデシリアライザと、前
記パラレルデータを復号する復号器とを備え、前記電圧
制御発振器は、増幅器と、前記増幅器に対して帰還回路
を構成する弾性表面波素子と、前記帰還回路中に挿入さ
れ、フィルタ構成された位相調整回路と、外部から制御
電圧を入力して発振ループ内の位相を可変させる付加制
御部が付加されたハイブリッド結合器からなる移相器
と、前記発振ループ内の電力を等分配して、前記発振ル
ープ外に出力する等分配器と、前記増幅器、前記弾性表
面波素子、前記位相調整回路、前記移相器および前記等
分配器を少なく２層以上に分けて配置する多層基板とを
備えることを特徴とする。
【００２７】これにより、実装面積の増大を抑制しつ
つ、データ伝送速度が数ギガビット／秒から数１０ギガ
ビット／秒のデータ処理を行なわせることが可能となる
とともに、回路損失を最小限に抑えつつ、出力変動が少
なく、負荷に対してより安定的な受信動作を実現するこ
とが可能となる。また、請求項１２記載の通信装置によ
れば、データのアクセス制御を行なうアクセス制御部
と、同期クロックを生成する発振器と、前記発振器から
の出力をもとに周波数制御を行なうＰＬＬ制御部と、前
記アクセス制御部から出力されたパラレルデータと前記
同期クロックとを合成し符号化する符号器と、前記前記
同期クロックと合成されたパラレルデータをシリアルデ
ータに変換するシリアライザと、前記シリアルデータを
光信号に変換する半導体レーザと、前記光信号を電気信
号に変換するフォトダイオードと、前記電気信号からデ
ータおよび同期信号を抽出するクロックデータリカバリ
と、前記クロックデータリカバリを動作させるための信
号を供給する電圧制御発振器と、前記クロックデータリ
カバリにより抽出されたシリアルデータをパラレルデー
タに変換するデシリアライザと、前記パラレルデータを
復号し、前記アクセス制御部に出力する復号器とを備
え、前記電圧制御発振器は、増幅器と、前記増幅器に対
して帰還回路を構成する弾性表面波素子と、前記帰還回
路中に挿入され、フィルタ構成された位相調整回路と、
外部から制御電圧を入力して発振ループ内の位相を可変
させる付加制御部が付加されたハイブリッド結合器から
なる移相器と、前記発振ループ内の電力を等分配して、
前記発振ループ外に出力する等分配器と、前記増幅器、
前記弾性表面波素子、前記位相調整回路、前記移相器お
よび前記等分配器を少なく２層以上に分けて配置する多
層基板とを備えることを特徴とする。
つ、データ伝送速度が数ギガビット／秒から数１０ギガ
ビット／秒のデータ処理を行なわせることが可能となる
とともに、回路損失を最小限に抑えつつ、出力変動が少
なく、負荷に対してより安定的な受信動作を実現するこ
とが可能となる。また、請求項１２記載の通信装置によ
れば、データのアクセス制御を行なうアクセス制御部
と、同期クロックを生成する発振器と、前記発振器から
の出力をもとに周波数制御を行なうＰＬＬ制御部と、前
記アクセス制御部から出力されたパラレルデータと前記
同期クロックとを合成し符号化する符号器と、前記前記
同期クロックと合成されたパラレルデータをシリアルデ
ータに変換するシリアライザと、前記シリアルデータを
光信号に変換する半導体レーザと、前記光信号を電気信
号に変換するフォトダイオードと、前記電気信号からデ
ータおよび同期信号を抽出するクロックデータリカバリ
と、前記クロックデータリカバリを動作させるための信
号を供給する電圧制御発振器と、前記クロックデータリ
カバリにより抽出されたシリアルデータをパラレルデー
タに変換するデシリアライザと、前記パラレルデータを
復号し、前記アクセス制御部に出力する復号器とを備
え、前記電圧制御発振器は、増幅器と、前記増幅器に対
して帰還回路を構成する弾性表面波素子と、前記帰還回
路中に挿入され、フィルタ構成された位相調整回路と、
外部から制御電圧を入力して発振ループ内の位相を可変
させる付加制御部が付加されたハイブリッド結合器から
なる移相器と、前記発振ループ内の電力を等分配して、
前記発振ループ外に出力する等分配器と、前記増幅器、
前記弾性表面波素子、前記位相調整回路、前記移相器お
よび前記等分配器を少なく２層以上に分けて配置する多
層基板とを備えることを特徴とする。
【００２８】これにより、実装面積の増大を抑制しつ
つ、負荷に対して安定的な回路動作を行なわせることが
可能なギガビットネットワークシステムを構築すること
が可能となる。
つ、負荷に対して安定的な回路動作を行なわせることが
可能なギガビットネットワークシステムを構築すること
が可能となる。
【００２９】
【発明の実施の形態】以下、本発明の実施形態に係る電
圧制御型発振器について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る電圧制御型発振器
の構成を示すブロック図である。
圧制御型発振器について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る電圧制御型発振器
の構成を示すブロック図である。
【００３０】図１において、発振用の増幅器２の出力側
および入力側の帰還回路として、弾性表面波素子１と、
外部から制御電圧Ｖｃを入力して発振ループ内の位相を
可変させる移相器３と、発振ループ内の位相を微調整す
る位相調整回路４と、発振ループ内の電力を等分配して
発振ループ外に出力する等分配器５が直列に介挿され、
これら各ブロックは一定の特性インピーダンス、例え
ば、５０Ωに全て整合接続されている。
および入力側の帰還回路として、弾性表面波素子１と、
外部から制御電圧Ｖｃを入力して発振ループ内の位相を
可変させる移相器３と、発振ループ内の位相を微調整す
る位相調整回路４と、発振ループ内の電力を等分配して
発振ループ外に出力する等分配器５が直列に介挿され、
これら各ブロックは一定の特性インピーダンス、例え
ば、５０Ωに全て整合接続されている。
【００３１】図２は、本発明の一実施形態に係る帰還型
発振器の構成を示すブロック図である。ここで、弾性表
面波素子１、移相器３、位相調整回路４および等分配器
５を帰還回路６として、図１の電圧制御型発振器の動作
を説明する。図２において、図１の電圧制御型発振器
は、増幅器２に帰還回路６が接続された帰還型発振器と
考えることができる。
発振器の構成を示すブロック図である。ここで、弾性表
面波素子１、移相器３、位相調整回路４および等分配器
５を帰還回路６として、図１の電圧制御型発振器の動作
を説明する。図２において、図１の電圧制御型発振器
は、増幅器２に帰還回路６が接続された帰還型発振器と
考えることができる。
【００３２】今、増幅率Ｇの増幅器２の入力側にＶｉと
いう入力電圧が現れた時、出力側には、入力電圧Ｖｉが
Ｇ倍された出力電圧Ｖｏ（＝Ｖｉ・Ｇ）が現れる。この
出力電圧Ｖｏが帰還率βの帰還回路６を通って、帰還電
圧Ｖｆ（Ｖｆ＝Ｖｏ・β＝Ｖｉ・Ｇ・β）が入力側に戻
される。この時、帰還電圧Ｖｆと入力電圧Ｖｉとの位相
が等しければ、入力電圧Ｖｉよりも帰還電圧Ｖｆの方が
大きくなるので、正帰還となり発振が起こる。
いう入力電圧が現れた時、出力側には、入力電圧Ｖｉが
Ｇ倍された出力電圧Ｖｏ（＝Ｖｉ・Ｇ）が現れる。この
出力電圧Ｖｏが帰還率βの帰還回路６を通って、帰還電
圧Ｖｆ（Ｖｆ＝Ｖｏ・β＝Ｖｉ・Ｇ・β）が入力側に戻
される。この時、帰還電圧Ｖｆと入力電圧Ｖｉとの位相
が等しければ、入力電圧Ｖｉよりも帰還電圧Ｖｆの方が
大きくなるので、正帰還となり発振が起こる。
【００３３】ここで、入力電圧Ｖｉの位相をθi、帰還
電圧Ｖｆの位相をθf、増幅器２の位相変化をθG、帰還
回路６での位相変化をθβとすると、発振が起こるため
には、以下の（１）式が成り立つ必要がある。 Ｖi・Ｇ・β・ｅj(θi+θG+θβ)≧Ｖi・ｅj(2π+θi) ・・・（１） （１）式において、入力電圧Ｖｉが、増幅器２および帰
還回路６を一巡して入力側に帰還された時、最初に入力
された時と同位相であることが必要である。つまり、 θG＋θβ＝２ｎπ， （ｎ＝０，１，２，・・・） ・・・（２） Ｇ・β＞１ ・・・（３） が成り立つ必要がある。
電圧Ｖｆの位相をθf、増幅器２の位相変化をθG、帰還
回路６での位相変化をθβとすると、発振が起こるため
には、以下の（１）式が成り立つ必要がある。 Ｖi・Ｇ・β・ｅj(θi+θG+θβ)≧Ｖi・ｅj(2π+θi) ・・・（１） （１）式において、入力電圧Ｖｉが、増幅器２および帰
還回路６を一巡して入力側に帰還された時、最初に入力
された時と同位相であることが必要である。つまり、 θG＋θβ＝２ｎπ， （ｎ＝０，１，２，・・・） ・・・（２） Ｇ・β＞１ ・・・（３） が成り立つ必要がある。
【００３４】なお、（２）式は発振器の位相条件、
（３）式は振幅条件を表している。実際には、帰還電圧
Ｖｆが大きくなってくると、増幅器２の出力電圧Ｖｏは
飽和して定常状態となり、Ｇ・β＝１となる。図１の電
圧制御型発振器の場合、移相器３によって帰還回路６の
位相θβを変化させることにより、発振周波数を変化さ
せることができる。
（３）式は振幅条件を表している。実際には、帰還電圧
Ｖｆが大きくなってくると、増幅器２の出力電圧Ｖｏは
飽和して定常状態となり、Ｇ・β＝１となる。図１の電
圧制御型発振器の場合、移相器３によって帰還回路６の
位相θβを変化させることにより、発振周波数を変化さ
せることができる。
【００３５】ここで、移相器３として、−３ｄＢ９０°
ハイブリッドカプラとそれに付随したリアクタンス可変
回路を用いることにより、低挿入損失・低リターンロス
で大きな位相変化をもたらすことができる。その結果、
電圧制御型発振器の周波数可変幅を大きく取ることがで
き、制御電圧Ｖｃに対し、良好な周波数可変特性を得る
ことが可能になり、数Ｇｂｉｔ／ｓの伝送速度を上回る
通信ネットワーク系の基準発振器として用いることが可
能となる。
ハイブリッドカプラとそれに付随したリアクタンス可変
回路を用いることにより、低挿入損失・低リターンロス
で大きな位相変化をもたらすことができる。その結果、
電圧制御型発振器の周波数可変幅を大きく取ることがで
き、制御電圧Ｖｃに対し、良好な周波数可変特性を得る
ことが可能になり、数Ｇｂｉｔ／ｓの伝送速度を上回る
通信ネットワーク系の基準発振器として用いることが可
能となる。
【００３６】また、低挿入損失・低リターンロスである
ことから、回路損失も最小限に抑えることができ、出力
変動が少なく、効率のよい電圧制御型発振器を実現する
ことができる。さらに、等分配器５によって発振ループ
内のインピーダンスを乱すことなく、電力を等分配して
発振ループ外に出力することができるため、負荷に対し
てより安定的な回路動作をさせることができる。
ことから、回路損失も最小限に抑えることができ、出力
変動が少なく、効率のよい電圧制御型発振器を実現する
ことができる。さらに、等分配器５によって発振ループ
内のインピーダンスを乱すことなく、電力を等分配して
発振ループ外に出力することができるため、負荷に対し
てより安定的な回路動作をさせることができる。
【００３７】また、弾性表面波素子１、増幅器２、移相
器３、位相調整回路４および等分配器５を少なくとも２
層以上に多層配置することにより、多くの部品点数や実
装面積が必要となる移相器３や等分配器５を用いた場合
においても、電圧制御型発振器のコンパクト化を図るこ
とが可能となる。すなわち、電圧制御型発振器の出力周
波数が数１００ＭＨｚ台の場合、移相器３や等分配器５
を集中定数回路で構成した場合においても、部品点数の
多さにもかかわらず、回路全体の大きさを抑えることが
できる。
器３、位相調整回路４および等分配器５を少なくとも２
層以上に多層配置することにより、多くの部品点数や実
装面積が必要となる移相器３や等分配器５を用いた場合
においても、電圧制御型発振器のコンパクト化を図るこ
とが可能となる。すなわち、電圧制御型発振器の出力周
波数が数１００ＭＨｚ台の場合、移相器３や等分配器５
を集中定数回路で構成した場合においても、部品点数の
多さにもかかわらず、回路全体の大きさを抑えることが
できる。
【００３８】一方、電圧制御型発振器の出力周波数が数
ＧＨｚ台の場合、移相器３や等分配器５を分布定数回路
で構成した場合においても、伝送ラインの長さや大きさ
が実装面積の増大に与える影響を抑制して、実装基板の
コンパクト化を図ることが可能となる。図３は、本発明
の第２実施形態に係る電圧制御型発振器の構成を示すブ
ロック図である。なお、この第２実施形態は、図１の電
圧制御型発振器を集中定数回路で構成するようにしたも
のである。
ＧＨｚ台の場合、移相器３や等分配器５を分布定数回路
で構成した場合においても、伝送ラインの長さや大きさ
が実装面積の増大に与える影響を抑制して、実装基板の
コンパクト化を図ることが可能となる。図３は、本発明
の第２実施形態に係る電圧制御型発振器の構成を示すブ
ロック図である。なお、この第２実施形態は、図１の電
圧制御型発振器を集中定数回路で構成するようにしたも
のである。
【００３９】図３において、発振用の増幅器１２の出力
側および入力側の帰還回路として、弾性表面波素子１
１、移相器１３、位相調整回路１４および等分配器１５
が直列に介挿され、これら各ブロックは一定の特性イン
ピーダンス、例えば、５０Ωに全て整合接続されてい
る。ここで、移相器１３は外部から制御電圧Ｖｃを入力
して発振ループ内の位相を可変させるもので、−３ｄＢ
９０°ハイブリッドカプラ１３ａおよび付加制御部１３
ｂを備えている。
側および入力側の帰還回路として、弾性表面波素子１
１、移相器１３、位相調整回路１４および等分配器１５
が直列に介挿され、これら各ブロックは一定の特性イン
ピーダンス、例えば、５０Ωに全て整合接続されてい
る。ここで、移相器１３は外部から制御電圧Ｖｃを入力
して発振ループ内の位相を可変させるもので、−３ｄＢ
９０°ハイブリッドカプラ１３ａおよび付加制御部１３
ｂを備えている。
【００４０】−３ｄＢ９０°ハイブリッドカプラ１３ａ
には、コンデンサＣ１〜Ｃ４およびコイルＬ１〜Ｌ４が
設けられている。そして、コイルＬ１〜Ｌ４はループ状
に接続され、コイルＬ１とコイルＬ２との間には、コン
デンサＣ１が接続されるとともに、増幅器１２の出力が
接続され、コイルＬ２とコイルＬ３との間には、コンデ
ンサＣ３が接続され、コイルＬ３とコイルＬ４との間に
は、コンデンサＣ４が接続され、コイルＬ４とコイルＬ
１との間には、コンデンサＣ２が接続されるとともに、
位相調整回路１４の入力が接続されている。
には、コンデンサＣ１〜Ｃ４およびコイルＬ１〜Ｌ４が
設けられている。そして、コイルＬ１〜Ｌ４はループ状
に接続され、コイルＬ１とコイルＬ２との間には、コン
デンサＣ１が接続されるとともに、増幅器１２の出力が
接続され、コイルＬ２とコイルＬ３との間には、コンデ
ンサＣ３が接続され、コイルＬ３とコイルＬ４との間に
は、コンデンサＣ４が接続され、コイルＬ４とコイルＬ
１との間には、コンデンサＣ２が接続されるとともに、
位相調整回路１４の入力が接続されている。
【００４１】また、付加制御部１３ｂはリアクタンス可
変回路で構成され、コンデンサＣ５〜Ｃ８、コイルＬ
５、Ｌ６、抵抗Ｒ１、Ｒ２およびバリキャップＡ１、Ａ
２が設けられている。そして、コンデンサＣ５、コイル
Ｌ５、コンデンサＣ６、抵抗Ｒ１、抵抗Ｒ２、コンデン
サＣ８、コイルＬ６およびコンデンサＣ７が順に直列接
続され、コンデンサＣ５とコイルＬ５との間の端子は、
−３ｄＢ９０°ハイブリッドカプラ１３ａのコンデンサ
Ｃ３とコイルＬ２との間の端子に接続され、コンデンサ
Ｃ７とコイルＬ６との間の端子は、−３ｄＢ９０°ハイ
ブリッドカプラ１３ａのコンデンサＣ４とコイルＬ４と
の間の端子に接続されている。
変回路で構成され、コンデンサＣ５〜Ｃ８、コイルＬ
５、Ｌ６、抵抗Ｒ１、Ｒ２およびバリキャップＡ１、Ａ
２が設けられている。そして、コンデンサＣ５、コイル
Ｌ５、コンデンサＣ６、抵抗Ｒ１、抵抗Ｒ２、コンデン
サＣ８、コイルＬ６およびコンデンサＣ７が順に直列接
続され、コンデンサＣ５とコイルＬ５との間の端子は、
−３ｄＢ９０°ハイブリッドカプラ１３ａのコンデンサ
Ｃ３とコイルＬ２との間の端子に接続され、コンデンサ
Ｃ７とコイルＬ６との間の端子は、−３ｄＢ９０°ハイ
ブリッドカプラ１３ａのコンデンサＣ４とコイルＬ４と
の間の端子に接続されている。
【００４２】さらに、コンデンサＣ６と抵抗Ｒ１との間
にはバリキャップＡ１が接続され、コンデンサＣ８と抵
抗Ｒ２との間にはバリキャップＡ２が接続され、抵抗Ｒ
１と抵抗Ｒ２の間には、制御電圧Ｖｃの入力端子が設け
られている。位相調整回路１４は発振ループ内の位相を
微調整するもので、ラインＮ１およびローパスフィルタ
１４ａが設けられている。
にはバリキャップＡ１が接続され、コンデンサＣ８と抵
抗Ｒ２との間にはバリキャップＡ２が接続され、抵抗Ｒ
１と抵抗Ｒ２の間には、制御電圧Ｖｃの入力端子が設け
られている。位相調整回路１４は発振ループ内の位相を
微調整するもので、ラインＮ１およびローパスフィルタ
１４ａが設けられている。
【００４３】ここで、ローパスフィルタ１４ａには、コ
ンデンサＣ１１、Ｃ１２、コイルＬ１１が設けられ、コ
イルＬ１１の両端には、コンデンサＣ１１、Ｃ１２がそ
れぞれ接続され、コンデンサＣ１１とコイルＬ１１との
間の端子は、−３ｄＢ９０°ハイブリッドカプラ１３ａ
のコンデンサＣ２とコイルＬ４との間の端子に接続さ
れ、コンデンサＣ１２とコイルＬ１１との間の端子は、
ラインＮ１に接続されている。
ンデンサＣ１１、Ｃ１２、コイルＬ１１が設けられ、コ
イルＬ１１の両端には、コンデンサＣ１１、Ｃ１２がそ
れぞれ接続され、コンデンサＣ１１とコイルＬ１１との
間の端子は、−３ｄＢ９０°ハイブリッドカプラ１３ａ
のコンデンサＣ２とコイルＬ４との間の端子に接続さ
れ、コンデンサＣ１２とコイルＬ１１との間の端子は、
ラインＮ１に接続されている。
【００４４】等分配器１５は発振ループ内の電力を等分
配して発振ループ外に出力するもので、コンデンサＣ２
１〜Ｃ２３およびコイルＬ２１、Ｌ２２および抵抗Ｒ２
１が設けられている。そして、コンデンサＣ２２、コイ
ルＬ２１、コイルＬ２２およびコンデンサＣ２３がこの
順に直列接続され、コイルＬ２１とコイルＬ２２との間
には、コンデンサＣ２１が接続されるとともに、ライン
Ｎ１が接続され、コンデンサＣ２２とコイルＬ２１との
間には、電圧制御型発振器の出力端子が接続され、コン
デンサＣ２３とコイルＬ２２との間には、弾性表面波素
子１１の入力端子が接続され、電圧制御型発振器の出力
端子と弾性表面波素子１１の入力端子との間には、抵抗
Ｒ２１が接続されている。
配して発振ループ外に出力するもので、コンデンサＣ２
１〜Ｃ２３およびコイルＬ２１、Ｌ２２および抵抗Ｒ２
１が設けられている。そして、コンデンサＣ２２、コイ
ルＬ２１、コイルＬ２２およびコンデンサＣ２３がこの
順に直列接続され、コイルＬ２１とコイルＬ２２との間
には、コンデンサＣ２１が接続されるとともに、ライン
Ｎ１が接続され、コンデンサＣ２２とコイルＬ２１との
間には、電圧制御型発振器の出力端子が接続され、コン
デンサＣ２３とコイルＬ２２との間には、弾性表面波素
子１１の入力端子が接続され、電圧制御型発振器の出力
端子と弾性表面波素子１１の入力端子との間には、抵抗
Ｒ２１が接続されている。
【００４５】このように、上述した第２実施形態によれ
ば、電圧制御型発振器を集中定数回路で構成することに
より、部品点数は多くなるものの、これらの部品を２層
以上に配置して、部品実装の集積度を上げることによ
り、回路全体の大きさをコンパクト化することができる
（回路基板全体の大きさは、使用部品の大きさと部品点
数で決定される）。
ば、電圧制御型発振器を集中定数回路で構成することに
より、部品点数は多くなるものの、これらの部品を２層
以上に配置して、部品実装の集積度を上げることによ
り、回路全体の大きさをコンパクト化することができる
（回路基板全体の大きさは、使用部品の大きさと部品点
数で決定される）。
【００４６】なお、電圧制御型発振器を集中定数回路で
構成した場合、１ＧＨｚ帯付近を境に受動部品の自己共
振点が存在するため、自己共振周波数以上の発振器には
向かない。また、個々の部品ばらつきが電気的特性に与
える影響も大きく、部品点数が多ければ、信頼性の面で
不利となる。
構成した場合、１ＧＨｚ帯付近を境に受動部品の自己共
振点が存在するため、自己共振周波数以上の発振器には
向かない。また、個々の部品ばらつきが電気的特性に与
える影響も大きく、部品点数が多ければ、信頼性の面で
不利となる。
【００４７】図４は、本発明の一実施形態に係る位相調
整回路の他の構成を示す回路図である。図４において、
コンデンサＣ４１、コイルＬ４１、Ｌ４２が設けられ、
コンデンサＬ４１の両端には、コイルＣ４１、Ｃ４２が
それぞれ接続されている。そして、この図４の回路を図
３のローパスフィルタ１４ａの代わりに用いることによ
り、位相調整回路を構成することができる。
整回路の他の構成を示す回路図である。図４において、
コンデンサＣ４１、コイルＬ４１、Ｌ４２が設けられ、
コンデンサＬ４１の両端には、コイルＣ４１、Ｃ４２が
それぞれ接続されている。そして、この図４の回路を図
３のローパスフィルタ１４ａの代わりに用いることによ
り、位相調整回路を構成することができる。
【００４８】なお、このような位相調整回路を分布定数
で構成してもよい。図５は、本発明の第３実施形態に係
る電圧制御型発振器の構成を示すブロック図である。な
お、この第３実施形態は、図１の電圧制御型発振器を分
布定数回路で構成するようにしたものである。図５にお
いて、発振用の増幅器２２の出力側および入力側の帰還
回路として、弾性表面波素子２１、移相器２３、位相調
整回路２４および等分配器２５が直列に介挿され、これ
ら各ブロックは一定の特性インピーダンス、例えば、５
０Ωに全て整合接続されている。
で構成してもよい。図５は、本発明の第３実施形態に係
る電圧制御型発振器の構成を示すブロック図である。な
お、この第３実施形態は、図１の電圧制御型発振器を分
布定数回路で構成するようにしたものである。図５にお
いて、発振用の増幅器２２の出力側および入力側の帰還
回路として、弾性表面波素子２１、移相器２３、位相調
整回路２４および等分配器２５が直列に介挿され、これ
ら各ブロックは一定の特性インピーダンス、例えば、５
０Ωに全て整合接続されている。
【００４９】ここで、移相器２３は、−３ｄＢ９０°ハ
イブリッドカプラ２３ａおよび付加制御部を備え、図３
の−３ｄＢ９０°ハイブリッドカプラ１３ａがコンデン
サＣ１〜Ｃ４およびコイルＬ１〜Ｌ４で構成されている
のに対し、図５の−３ｄＢ９０°ハイブリッドカプラ２
３ａはラインＮ１１で構成されている。ここで、ライン
Ｎ１１はループ状に接続され、そのループ状のラインＮ
１１から４つの端子が引き出されている。
イブリッドカプラ２３ａおよび付加制御部を備え、図３
の−３ｄＢ９０°ハイブリッドカプラ１３ａがコンデン
サＣ１〜Ｃ４およびコイルＬ１〜Ｌ４で構成されている
のに対し、図５の−３ｄＢ９０°ハイブリッドカプラ２
３ａはラインＮ１１で構成されている。ここで、ライン
Ｎ１１はループ状に接続され、そのループ状のラインＮ
１１から４つの端子が引き出されている。
【００５０】そして、ラインＮ１１の第１端子は、増幅
器２２の出力端子に接続され、ラインＮ１１の第２端子
は、位相調整回路２４の入力端子に接続され、ラインＮ
１１の第３端子は、付加制御部のコンデンサＣ３５とコ
イルＬ３５との間の端子に接続され、ラインＮ１１の第
４端子は、付加制御部のコンデンサＣ３７とコイルＬ３
６との間の端子に接続されている。
器２２の出力端子に接続され、ラインＮ１１の第２端子
は、位相調整回路２４の入力端子に接続され、ラインＮ
１１の第３端子は、付加制御部のコンデンサＣ３５とコ
イルＬ３５との間の端子に接続され、ラインＮ１１の第
４端子は、付加制御部のコンデンサＣ３７とコイルＬ３
６との間の端子に接続されている。
【００５１】また、付加制御部はリアクタンス可変回路
で構成され、図３の構成と同様に、コンデンサＣ３５〜
Ｃ３８、コイルＬ３５、Ｌ３６、抵抗Ｒ３１、Ｒ３２お
よびバリキャップＡ３１、Ａ３２が設けられている。そ
して、コンデンサＣ３５、コイルＬ３５、コンデンサＣ
３６、抵抗Ｒ３１、抵抗Ｒ３２、コンデンサＣ３８、コ
イルＬ３６およびコンデンサＣ３７が順に直列接続さ
れ、コンデンサＣ３５とコイルＬ３５との間の端子は、
−３ｄＢ９０°ハイブリッドカプラ２３ａのコンデンサ
Ｃ３３とコイルＬ３２との間の端子に接続され、コンデ
ンサＣ３７とコイルＬ３６との間の端子は、−３ｄＢ９
０°ハイブリッドカプラ２３ａのコンデンサＣ３４とコ
イルＬ３４との間の端子に接続されている。
で構成され、図３の構成と同様に、コンデンサＣ３５〜
Ｃ３８、コイルＬ３５、Ｌ３６、抵抗Ｒ３１、Ｒ３２お
よびバリキャップＡ３１、Ａ３２が設けられている。そ
して、コンデンサＣ３５、コイルＬ３５、コンデンサＣ
３６、抵抗Ｒ３１、抵抗Ｒ３２、コンデンサＣ３８、コ
イルＬ３６およびコンデンサＣ３７が順に直列接続さ
れ、コンデンサＣ３５とコイルＬ３５との間の端子は、
−３ｄＢ９０°ハイブリッドカプラ２３ａのコンデンサ
Ｃ３３とコイルＬ３２との間の端子に接続され、コンデ
ンサＣ３７とコイルＬ３６との間の端子は、−３ｄＢ９
０°ハイブリッドカプラ２３ａのコンデンサＣ３４とコ
イルＬ３４との間の端子に接続されている。
【００５２】さらに、コンデンサＣ３６と抵抗Ｒ３１と
の間にはバリキャップＡ３１が接続され、コンデンサＣ
３８と抵抗Ｒ３２との間にはバリキャップＡ３２が接続
され、抵抗Ｒ３１と抵抗Ｒ３２の間には、制御電圧Ｖｃ
の入力端子が設けられている。位相調整回路２４にはラ
インＮ２１、Ｎ２２が設けられ、図３の位相調整回路１
４では、コンデンサＣ１１、Ｃ１２およびコイルＬ１１
によりローパスフィルタ１４ａを構成しているのに対
し、図５の位相調整回路２４ではラインＮ２１がローパ
スフィルタとして機能する。
の間にはバリキャップＡ３１が接続され、コンデンサＣ
３８と抵抗Ｒ３２との間にはバリキャップＡ３２が接続
され、抵抗Ｒ３１と抵抗Ｒ３２の間には、制御電圧Ｖｃ
の入力端子が設けられている。位相調整回路２４にはラ
インＮ２１、Ｎ２２が設けられ、図３の位相調整回路１
４では、コンデンサＣ１１、Ｃ１２およびコイルＬ１１
によりローパスフィルタ１４ａを構成しているのに対
し、図５の位相調整回路２４ではラインＮ２１がローパ
スフィルタとして機能する。
【００５３】等分配器２５にはラインＮ３１、Ｎ３２お
よび抵抗Ｒ３３が設けられ、図３の等分配器１５では、
コンデンサＣ２１〜Ｃ２３およびコイルＬ２１、Ｌ２２
および抵抗Ｒ２１が設けられ、図３の等分配器１５が集
中定数回路で構成されているに対し、図５の等分配器２
５は、これらの部品の代わりにラインＮ３１、Ｎ３２を
用いることにより、分布定数回路で構成されている。
よび抵抗Ｒ３３が設けられ、図３の等分配器１５では、
コンデンサＣ２１〜Ｃ２３およびコイルＬ２１、Ｌ２２
および抵抗Ｒ２１が設けられ、図３の等分配器１５が集
中定数回路で構成されているに対し、図５の等分配器２
５は、これらの部品の代わりにラインＮ３１、Ｎ３２を
用いることにより、分布定数回路で構成されている。
【００５４】このように、上述した第３実施形態によれ
ば、電圧制御型発振器を分布定数回路で構成することに
より、基板に実装される総部品点数を約５０％も削減す
ることができる。例えば、図３の移相器１３では１８個
あった部品が、図５の移相器２３では１０個に減らすこ
とができる。
ば、電圧制御型発振器を分布定数回路で構成することに
より、基板に実装される総部品点数を約５０％も削減す
ることができる。例えば、図３の移相器１３では１８個
あった部品が、図５の移相器２３では１０個に減らすこ
とができる。
【００５５】また、図３の等分配器１５では６個あった
部品が、図５の等分配器２５では１個に減らすことがで
きる。使用部品が削減されれば、組み立てにかかる時間
が少なくて済み、不具合になる危険性も抑えられるの
で、信頼性を向上させることができるとともに、製造コ
ストおよび部品コストも抑えることができる。
部品が、図５の等分配器２５では１個に減らすことがで
きる。使用部品が削減されれば、組み立てにかかる時間
が少なくて済み、不具合になる危険性も抑えられるの
で、信頼性を向上させることができるとともに、製造コ
ストおよび部品コストも抑えることができる。
【００５６】図６は、本発明の第４実施形態に係る電圧
制御型発振器の概略構成を示す断面図である。図６にお
いて、図５の電圧制御型発振器は４層配線基板に搭載さ
れ、この４層配線基板には、絶縁層Ｚ１〜Ｚ３を介して
第１配線層Ｈ１、第２配線層Ｈ２、第３配線層Ｈ３およ
び第４配線層Ｈ４が設けられ、これらの配線層Ｈ１〜Ｈ
４は、必要に応じてビアＢ１を介して接続される。
制御型発振器の概略構成を示す断面図である。図６にお
いて、図５の電圧制御型発振器は４層配線基板に搭載さ
れ、この４層配線基板には、絶縁層Ｚ１〜Ｚ３を介して
第１配線層Ｈ１、第２配線層Ｈ２、第３配線層Ｈ３およ
び第４配線層Ｈ４が設けられ、これらの配線層Ｈ１〜Ｈ
４は、必要に応じてビアＢ１を介して接続される。
【００５７】ここで、第２配線層Ｈ２と第４配線層Ｈ４
には、グランド層が設けられ、第１配線層Ｈ１および第
２配線層Ｈ２でマイクロストリップライン構造が形成さ
れ、第２配線層Ｈ２、第３配線層Ｈ３および第４配線層
Ｈ４でストリップライン構造が形成されている。すなわ
ち、実装面積を必要とする分布定数構成による伝送ライ
ン回路は、下層においてストリップライン構造で構成
し、基板中に内蔵できないチップ部品を含めたその他の
実装部品は、上層においてマイクロストリップライン構
造で構成する。そして、下層と上層の伝送ラインをビア
Ｂ１によって接続する。
には、グランド層が設けられ、第１配線層Ｈ１および第
２配線層Ｈ２でマイクロストリップライン構造が形成さ
れ、第２配線層Ｈ２、第３配線層Ｈ３および第４配線層
Ｈ４でストリップライン構造が形成されている。すなわ
ち、実装面積を必要とする分布定数構成による伝送ライ
ン回路は、下層においてストリップライン構造で構成
し、基板中に内蔵できないチップ部品を含めたその他の
実装部品は、上層においてマイクロストリップライン構
造で構成する。そして、下層と上層の伝送ラインをビア
Ｂ１によって接続する。
【００５８】このように、多層基板の下層をストリップ
ライン構造、多層基板の上層をマイクロストリップライ
ン構造にして、ストリップライン構造とマイクロストリ
ップライン構造とをビアＢ１で接続することにより、横
方向に大きな実装面積を必要とする分布定数回路をコン
パクトに実現することができる。具体的には、両面基板
によるマイクロストリップライン構造だけで電圧制御型
発振器を作った場合と比較すると、実装面積は１／８も
削減することができる。すなわち、両面基板によるマイ
クロストリップライン構造では、例えば、１８×４８＝
８６４ｍｍ2の面積が必要となるのに対し、図６のマイ
クロストリップライン構造およびストリップライン構造
が積層された４層基板を用いることにより、１０＊１０
＝１００ｍｍ2の面積で済ませることが可能となる。
ライン構造、多層基板の上層をマイクロストリップライ
ン構造にして、ストリップライン構造とマイクロストリ
ップライン構造とをビアＢ１で接続することにより、横
方向に大きな実装面積を必要とする分布定数回路をコン
パクトに実現することができる。具体的には、両面基板
によるマイクロストリップライン構造だけで電圧制御型
発振器を作った場合と比較すると、実装面積は１／８も
削減することができる。すなわち、両面基板によるマイ
クロストリップライン構造では、例えば、１８×４８＝
８６４ｍｍ2の面積が必要となるのに対し、図６のマイ
クロストリップライン構造およびストリップライン構造
が積層された４層基板を用いることにより、１０＊１０
＝１００ｍｍ2の面積で済ませることが可能となる。
【００５９】また、電圧制御型発振器の大きさは、第３
配線層Ｈ３に設けられたストリップラインの大きさでほ
ぼ決定することができる。従って、この第３配線層Ｈ３
をコンパクト化することにより、電圧制御型発振器全体
の大きさを決めることができる。さらに、マイクロスト
リップライン構造の下層をストリップライン構造にした
ことにより、グランド層となる箇所を増やして、回路基
板の機械的強度を向上させることができる。
配線層Ｈ３に設けられたストリップラインの大きさでほ
ぼ決定することができる。従って、この第３配線層Ｈ３
をコンパクト化することにより、電圧制御型発振器全体
の大きさを決めることができる。さらに、マイクロスト
リップライン構造の下層をストリップライン構造にした
ことにより、グランド層となる箇所を増やして、回路基
板の機械的強度を向上させることができる。
【００６０】なお、この多層基板に使われる絶縁層Ｚ１
〜Ｚ３の（誘電体）材料としては、ガラスエホキシ樹
脂、テフロン（登録商標）樹脂、またはアルミナセラミ
ックなどを用いることができる。また、この多層基板
は、各層で異なる誘電率を持つようにしてもよい。さら
に、ストリップライン構造を挟んで、マイクロストリッ
プライン構造にしてもよい。
〜Ｚ３の（誘電体）材料としては、ガラスエホキシ樹
脂、テフロン（登録商標）樹脂、またはアルミナセラミ
ックなどを用いることができる。また、この多層基板
は、各層で異なる誘電率を持つようにしてもよい。さら
に、ストリップライン構造を挟んで、マイクロストリッ
プライン構造にしてもよい。
【００６１】図７は、図６の電圧制御型発振器の具体的
な構成例を示す斜視図である。図７において、図５の電
圧制御型発振器は４層配線基板に搭載され、この４層配
線基板には、絶縁層Ｚ１〜Ｚ３を介して第１配線層Ｈ
１、第２配線層Ｈ２、第３配線層Ｈ３および第４配線層
Ｈ４が設けられている。そして、絶縁層Ｚ１〜Ｚ３に
は、これらの配線層Ｈ１〜Ｈ４を必要に応じて接続する
ためのビアホールＢ１１〜Ｂ１５が形成されている。
な構成例を示す斜視図である。図７において、図５の電
圧制御型発振器は４層配線基板に搭載され、この４層配
線基板には、絶縁層Ｚ１〜Ｚ３を介して第１配線層Ｈ
１、第２配線層Ｈ２、第３配線層Ｈ３および第４配線層
Ｈ４が設けられている。そして、絶縁層Ｚ１〜Ｚ３に
は、これらの配線層Ｈ１〜Ｈ４を必要に応じて接続する
ためのビアホールＢ１１〜Ｂ１５が形成されている。
【００６２】ここで、第２配線層Ｈ２にはグランド層Ｇ
１が設けられるとともに、第４配線層Ｈ４にはグランド
層Ｇ２が設けられ、第１配線層Ｈ１および第２配線層Ｈ
２でマイクロストリップライン構造が形成され、第２配
線層Ｈ２、第３配線層Ｈ３および第４配線層Ｈ４でスト
リップライン構造が形成されている。そして、マイクロ
ストリップライン構造の第１配線層Ｈ１には、弾性表面
波素子２１および増幅器２２が搭載されるとともに、コ
ンデンサＣ３５〜Ｃ３８、コイルＬ３５、Ｌ３６、抵抗
Ｒ３１、Ｒ３２およびバリキャップＡ３１、Ａ３２など
のチップ部品Ｐが搭載されている。
１が設けられるとともに、第４配線層Ｈ４にはグランド
層Ｇ２が設けられ、第１配線層Ｈ１および第２配線層Ｈ
２でマイクロストリップライン構造が形成され、第２配
線層Ｈ２、第３配線層Ｈ３および第４配線層Ｈ４でスト
リップライン構造が形成されている。そして、マイクロ
ストリップライン構造の第１配線層Ｈ１には、弾性表面
波素子２１および増幅器２２が搭載されるとともに、コ
ンデンサＣ３５〜Ｃ３８、コイルＬ３５、Ｌ３６、抵抗
Ｒ３１、Ｒ３２およびバリキャップＡ３１、Ａ３２など
のチップ部品Ｐが搭載されている。
【００６３】一方、ストリップライン構造の第３配線層
Ｈ３には、図５の−３ｄＢ９０°ハイブリッドカプラ２
３ａのラインＮ１１が形成されるとともに、等分配器２
５のラインＮ３１、Ｎ３２が形成されている。このよう
に、電圧制御型発振器を分布定数回路で構成した場合、
大きな面積を占有する−３ｄＢ９０°ハイブリッドカプ
ラ２３ａのラインＮ１１および等分配器２５のラインＮ
３１、Ｎ３２を第３配線層Ｈ３に形成するとともに、基
板中に内蔵できない弾性表面波素子２１、増幅器２２お
よびチップ部品Ｐを第１配線層Ｈ１に形成することによ
り、ラインＮ１１およびラインＮ３１、Ｎ３２が第１配
線層Ｈ１上で横方向に広がることを防止して、電圧制御
型発振器のコンパクト化を図ることが可能となる。
Ｈ３には、図５の−３ｄＢ９０°ハイブリッドカプラ２
３ａのラインＮ１１が形成されるとともに、等分配器２
５のラインＮ３１、Ｎ３２が形成されている。このよう
に、電圧制御型発振器を分布定数回路で構成した場合、
大きな面積を占有する−３ｄＢ９０°ハイブリッドカプ
ラ２３ａのラインＮ１１および等分配器２５のラインＮ
３１、Ｎ３２を第３配線層Ｈ３に形成するとともに、基
板中に内蔵できない弾性表面波素子２１、増幅器２２お
よびチップ部品Ｐを第１配線層Ｈ１に形成することによ
り、ラインＮ１１およびラインＮ３１、Ｎ３２が第１配
線層Ｈ１上で横方向に広がることを防止して、電圧制御
型発振器のコンパクト化を図ることが可能となる。
【００６４】図８は、図７の第３導電層の詳細な構成を
示す上面図である。図８において、ストリップライン構
造の第３配線層Ｈ３には、図５の−３ｄＢ９０°ハイブ
リッドカプラ２３ａのラインＮ１１が形成されるととも
に、等分配器２５のラインＮ３１、Ｎ３２が形成されて
いる。ここで、電圧制御型発振器の必要な特性を得るた
めに、ある程度の長さおよび大きさを必要とするライン
Ｎ１１およびラインＮ３１、Ｎ３２を折り曲げるととも
に、矩形状の凸部と凹部が噛み合うように、第３配線層
Ｈ３上に平面配置する。
示す上面図である。図８において、ストリップライン構
造の第３配線層Ｈ３には、図５の−３ｄＢ９０°ハイブ
リッドカプラ２３ａのラインＮ１１が形成されるととも
に、等分配器２５のラインＮ３１、Ｎ３２が形成されて
いる。ここで、電圧制御型発振器の必要な特性を得るた
めに、ある程度の長さおよび大きさを必要とするライン
Ｎ１１およびラインＮ３１、Ｎ３２を折り曲げるととも
に、矩形状の凸部と凹部が噛み合うように、第３配線層
Ｈ３上に平面配置する。
【００６５】なお、ラインＮ１１およびラインＮ３１、
Ｎ３２は、絶縁層Ｚ３上に積層された銅箔をエッチング
することにより形成することができる。このため、絶縁
層Ｚ３上に積層された銅箔のパターニングを変更するだ
けで、第３配線層Ｈ３の面積が小さくなるように、ライ
ンＮ１１およびラインＮ３１、Ｎ３２を折り曲げ配置す
ることができる。
Ｎ３２は、絶縁層Ｚ３上に積層された銅箔をエッチング
することにより形成することができる。このため、絶縁
層Ｚ３上に積層された銅箔のパターニングを変更するだ
けで、第３配線層Ｈ３の面積が小さくなるように、ライ
ンＮ１１およびラインＮ３１、Ｎ３２を折り曲げ配置す
ることができる。
【００６６】そして、電圧制御型発振器の大きさは、第
３配線層Ｈ３の面積でほぼ決まるため、第３配線層Ｈ３
の面積を小さくすることにより、電圧制御型発振器全体
の大きさを小さくすることができる。このように、ライ
ンＮ１１およびラインＮ３１、Ｎ３２を折り曲げ配置す
るとともに、他のラインと干渉せず組み合わせることに
より、電圧制御型発振器のより一層のコンパクト化を図
ることができる。
３配線層Ｈ３の面積でほぼ決まるため、第３配線層Ｈ３
の面積を小さくすることにより、電圧制御型発振器全体
の大きさを小さくすることができる。このように、ライ
ンＮ１１およびラインＮ３１、Ｎ３２を折り曲げ配置す
るとともに、他のラインと干渉せず組み合わせることに
より、電圧制御型発振器のより一層のコンパクト化を図
ることができる。
【００６７】なお、ラインＮ１１およびラインＮ３１、
Ｎ３２の折り曲げと矩形状凹凸部の組み合わせについて
は、ストリップライン構造で述べてきたが、マイクロス
トリップ構造に適用してもよい。図９（ａ）は、本発明
の第５実施形態に係る電圧制御型発振器の概略構成を示
す断面図である。なお、この第５実施形態では、図６の
４層配線基板の下層にさらに第５配線層を設け、マイク
ロストリップライン構造をさらにもう一つ付加しするよ
うにしたものである。
Ｎ３２の折り曲げと矩形状凹凸部の組み合わせについて
は、ストリップライン構造で述べてきたが、マイクロス
トリップ構造に適用してもよい。図９（ａ）は、本発明
の第５実施形態に係る電圧制御型発振器の概略構成を示
す断面図である。なお、この第５実施形態では、図６の
４層配線基板の下層にさらに第５配線層を設け、マイク
ロストリップライン構造をさらにもう一つ付加しするよ
うにしたものである。
【００６８】図９（ａ）において、この５層配線基板に
は、絶縁層Ｚ１１〜Ｚ１４を介して第１配線層Ｈ１１、
第２配線層Ｈ１２、第３配線層Ｈ１３、第４配線層Ｈ１
４および第５配線層Ｈ１５が設けられ、これらの配線層
Ｈ１１〜Ｈ１５は、必要に応じてビアＢ２１を介して接
続される。ここで、第２配線層Ｈ１２と第４配線層Ｈ１
４には、グランド層が設けられ、第１配線層Ｈ１１およ
び第２配線層Ｈ１２でマイクロストリップライン構造が
形成され、第２配線層Ｈ１２、第３配線層Ｈ１３および
第４配線層Ｈ１４でストリップライン構造が形成され、
第４配線層Ｈ１４および第５配線層Ｈ１５でマイクロス
トリップライン構造が形成されている。
は、絶縁層Ｚ１１〜Ｚ１４を介して第１配線層Ｈ１１、
第２配線層Ｈ１２、第３配線層Ｈ１３、第４配線層Ｈ１
４および第５配線層Ｈ１５が設けられ、これらの配線層
Ｈ１１〜Ｈ１５は、必要に応じてビアＢ２１を介して接
続される。ここで、第２配線層Ｈ１２と第４配線層Ｈ１
４には、グランド層が設けられ、第１配線層Ｈ１１およ
び第２配線層Ｈ１２でマイクロストリップライン構造が
形成され、第２配線層Ｈ１２、第３配線層Ｈ１３および
第４配線層Ｈ１４でストリップライン構造が形成され、
第４配線層Ｈ１４および第５配線層Ｈ１５でマイクロス
トリップライン構造が形成されている。
【００６９】このように、上述した第５実施形態によれ
ば、第４配線層Ｈ１４の下層に第５配線層Ｈ１５を追加
することにより、第４配線層Ｈ１４に形成されたグラン
ド層を、第３配線層Ｈ１３および第５配線層Ｈ１５で共
有することが可能となり、配線層を１層追加するだけ
で、マイクロストリップライン構造をさらに追加するこ
とが可能となる。
ば、第４配線層Ｈ１４の下層に第５配線層Ｈ１５を追加
することにより、第４配線層Ｈ１４に形成されたグラン
ド層を、第３配線層Ｈ１３および第５配線層Ｈ１５で共
有することが可能となり、配線層を１層追加するだけ
で、マイクロストリップライン構造をさらに追加するこ
とが可能となる。
【００７０】図９（ｂ）は、本発明の第６実施形態に係
る電圧制御型発振器の概略構成を示す断面図である。な
お、この第６実施形態では、図６の４層配線基板の下層
にさらに第５配線層および第６配線層を設け、ストリッ
プライン構造をさらにもう一つ付加するようにしたもの
である。図９（ｂ）において、この６層配線基板には、
絶縁層Ｚ２１〜Ｚ２５を介して第１配線層Ｈ２１、第２
配線層Ｈ２２、第３配線層Ｈ２３、第４配線層Ｈ２４、
第５配線層Ｈ２５および第６配線層Ｈ２６が設けられ、
これらの配線層Ｈ２１〜Ｈ２６は、必要に応じてビアＢ
３１、Ｂ３２を介して接続される。
る電圧制御型発振器の概略構成を示す断面図である。な
お、この第６実施形態では、図６の４層配線基板の下層
にさらに第５配線層および第６配線層を設け、ストリッ
プライン構造をさらにもう一つ付加するようにしたもの
である。図９（ｂ）において、この６層配線基板には、
絶縁層Ｚ２１〜Ｚ２５を介して第１配線層Ｈ２１、第２
配線層Ｈ２２、第３配線層Ｈ２３、第４配線層Ｈ２４、
第５配線層Ｈ２５および第６配線層Ｈ２６が設けられ、
これらの配線層Ｈ２１〜Ｈ２６は、必要に応じてビアＢ
３１、Ｂ３２を介して接続される。
【００７１】ここで、第２配線層Ｈ２２、第４配線層Ｈ
２４および第６配線層Ｈ２６には、グランド層が設けら
れ、第１配線層Ｈ２１および第２配線層Ｈ２２でマイク
ロストリップライン構造が形成され、第２配線層Ｈ２
２、第３配線層Ｈ２３および第４配線層Ｈ２４でストリ
ップライン構造が形成され、第４配線層Ｈ２４、第５配
線層Ｈ２５および第６配線層Ｈ２６でストリップライン
構造が形成されている。
２４および第６配線層Ｈ２６には、グランド層が設けら
れ、第１配線層Ｈ２１および第２配線層Ｈ２２でマイク
ロストリップライン構造が形成され、第２配線層Ｈ２
２、第３配線層Ｈ２３および第４配線層Ｈ２４でストリ
ップライン構造が形成され、第４配線層Ｈ２４、第５配
線層Ｈ２５および第６配線層Ｈ２６でストリップライン
構造が形成されている。
【００７２】このようにすれば、比較的規模が大きい分
布定数回路の場合でも、実装面積を大きくすることな
く、コンパクトな回路基板を実現することかできる。な
お、これらの多層基板に使われる絶縁層Ｚ１１〜Ｚ１
４、Ｚ２１〜Ｚ２５の（誘電体）材料としては、ガラス
エポキシ樹脂、テフロン（登録商標）樹脂またはアルミ
ナセラミックなどでもよい。また、この多層基板は、各
層で異なる誘電率を持つようにしてもよい。
布定数回路の場合でも、実装面積を大きくすることな
く、コンパクトな回路基板を実現することかできる。な
お、これらの多層基板に使われる絶縁層Ｚ１１〜Ｚ１
４、Ｚ２１〜Ｚ２５の（誘電体）材料としては、ガラス
エポキシ樹脂、テフロン（登録商標）樹脂またはアルミ
ナセラミックなどでもよい。また、この多層基板は、各
層で異なる誘電率を持つようにしてもよい。
【００７３】図１０は、本発明の第７実施形態に係る通
信装置の構成を示すブロック図である。なお、この第７
実施形態では、図１の電圧制御型発振器が使用されるギ
ガビットネットワークシステムの一例を示す。ギガビッ
トネットワークシステムでは、インターネットの普及に
よって音声や静止画像データだけでなく、動画像データ
も取り扱われる。
信装置の構成を示すブロック図である。なお、この第７
実施形態では、図１の電圧制御型発振器が使用されるギ
ガビットネットワークシステムの一例を示す。ギガビッ
トネットワークシステムでは、インターネットの普及に
よって音声や静止画像データだけでなく、動画像データ
も取り扱われる。
【００７４】動画像データの場合、静止画像データに比
べそのデータ量は莫大であり、例えば、数１００メガバ
イトから数ギガバイトにも及ぶ。この莫大なデータをコ
ンピュータ間でスムーズに取り扱うには、コンピュータ
間を結ぶネットワークシステムを高速化する必要があ
り、このネットワークシステムのデータ伝送速度は、１
秒間当たり数ギガビットから数１０ギガビットになる。
べそのデータ量は莫大であり、例えば、数１００メガバ
イトから数ギガバイトにも及ぶ。この莫大なデータをコ
ンピュータ間でスムーズに取り扱うには、コンピュータ
間を結ぶネットワークシステムを高速化する必要があ
り、このネットワークシステムのデータ伝送速度は、１
秒間当たり数ギガビットから数１０ギガビットになる。
【００７５】図１０において、データアクセス制御部１
０１は、送信部１０２および受信部１０３に接続され、
送信部１０２から送出された光信号は光ファイバ１０４
を介して受信部１０３に送られる。送信部１０２には、
発振器１１１、ＰＬＬ制御部１１２、符号器１１３、シ
リアライザ１１４および半導体レーザ１１５が設けられ
ている。
０１は、送信部１０２および受信部１０３に接続され、
送信部１０２から送出された光信号は光ファイバ１０４
を介して受信部１０３に送られる。送信部１０２には、
発振器１１１、ＰＬＬ制御部１１２、符号器１１３、シ
リアライザ１１４および半導体レーザ１１５が設けられ
ている。
【００７６】また、受信部１０３には、フォトダイオー
ド１２１、電圧制御発振器１２２、クロックデータリカ
バリ１２３、デシリアライザ１２４および復号器１２５
が設けられている。データアクセス制御部１０１から
は、オリジナルのパラレルデータが送信部１０２に出力
される。送信部１０２では、このパラレルデータを受信
すると、符号器１１３により符号化され、発振器１１１
およびＰＬＬ制御部１１２で生成された同期クロックと
合成される。
ド１２１、電圧制御発振器１２２、クロックデータリカ
バリ１２３、デシリアライザ１２４および復号器１２５
が設けられている。データアクセス制御部１０１から
は、オリジナルのパラレルデータが送信部１０２に出力
される。送信部１０２では、このパラレルデータを受信
すると、符号器１１３により符号化され、発振器１１１
およびＰＬＬ制御部１１２で生成された同期クロックと
合成される。
【００７７】合成されたパラレルデータは、シリアライ
ザ１１４でシリアルデータに変換され、半導体レーザ１
１５からのレーザ光をこのシリアルデータにより変調さ
せる。そして、この変調されたレーザ光は、光ファイバ
１０４を介して伝送される。光ファイバ１０４により伝
送された変調光は、受信部１０３に入力される。受信部
１０３に入力された変調光は、フォトダイオード１２１
で受光され、光信号が電気信号に変換される。
ザ１１４でシリアルデータに変換され、半導体レーザ１
１５からのレーザ光をこのシリアルデータにより変調さ
せる。そして、この変調されたレーザ光は、光ファイバ
１０４を介して伝送される。光ファイバ１０４により伝
送された変調光は、受信部１０３に入力される。受信部
１０３に入力された変調光は、フォトダイオード１２１
で受光され、光信号が電気信号に変換される。
【００７８】ここで、この電気信号の中には、データと
共に同期クロックも含まれているため、クロックデータ
リカバリ１２３によって、データと同期クロックとを抽
出・再生する。この際、クロックデータリカバリ１２３
は、電圧制御型発振器１２２から出力される信号により
機能し、電圧制御型発振器１２２としては、例えば、図
５の構成を用いることができる。
共に同期クロックも含まれているため、クロックデータ
リカバリ１２３によって、データと同期クロックとを抽
出・再生する。この際、クロックデータリカバリ１２３
は、電圧制御型発振器１２２から出力される信号により
機能し、電圧制御型発振器１２２としては、例えば、図
５の構成を用いることができる。
【００７９】クロックデータリカバリ１２３により再生
されたシリアルデータは、デシリアライザ１２４により
パラレルデータに変換される。そして、デシリアライザ
１２４から出力されたパラレルデータは復号器１２５に
よって復号化され、オリジナルのパラレルデータが再生
受信され、データアクセス制御部１０１に出力される。
されたシリアルデータは、デシリアライザ１２４により
パラレルデータに変換される。そして、デシリアライザ
１２４から出力されたパラレルデータは復号器１２５に
よって復号化され、オリジナルのパラレルデータが再生
受信され、データアクセス制御部１０１に出力される。
【００８０】このように、電圧制御型発振器１２２とし
て、図５の構成を用い、この電圧制御型発振器１２２を
図７に示すように多層化することにより、受信装置１０
３の基本特性を満足させつつ、受信装置１０３のコンパ
クト化を図ることが可能となる。
て、図５の構成を用い、この電圧制御型発振器１２２を
図７に示すように多層化することにより、受信装置１０
３の基本特性を満足させつつ、受信装置１０３のコンパ
クト化を図ることが可能となる。
【００８１】
【発明の効果】以上説明したように、本発明によれば、
実装面積の増大を抑制しつつ、電圧制御型発振器の周波
数可変幅を大きく取ることが可能となるとともに、制御
電圧に対し良好な周波数可変特性を得ることが可能とな
る。また、低挿入損失・低リターンロスを実現して、回
路損失も最小限に抑えることが可能となるとともに、出
力変動が少なく、負荷に対してより安定的な回路動作を
実現することが可能となる。
実装面積の増大を抑制しつつ、電圧制御型発振器の周波
数可変幅を大きく取ることが可能となるとともに、制御
電圧に対し良好な周波数可変特性を得ることが可能とな
る。また、低挿入損失・低リターンロスを実現して、回
路損失も最小限に抑えることが可能となるとともに、出
力変動が少なく、負荷に対してより安定的な回路動作を
実現することが可能となる。
【図１】本発明の第１実施形態に係る電圧制御型発振器
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の一実施形態に係る帰還型発振器の構成
を示すブロック図である。
を示すブロック図である。
【図３】本発明の第２実施形態に係る電圧制御型発振器
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】本発明の一実施形態に係る位相調整回路の他の
構成を示す回路図である。
構成を示す回路図である。
【図５】本発明の第３実施形態に係る電圧制御型発振器
の構成を示すブロック図である。
の構成を示すブロック図である。
【図６】本発明の第４実施形態に係る電圧制御型発振器
の概略構成を示す断面図である。
の概略構成を示す断面図である。
【図７】図６の電圧制御型発振器の具体的な構成例を示
す斜視図である。
す斜視図である。
【図８】図７の第３導電層の詳細な構成を示す上面図で
ある。
ある。
【図９】図９（ａ）は、本発明の第５実施形態に係る電
圧制御型発振器の概略構成を示す断面図、図９（ｂ）
は、本発明の第６実施形態に係る電圧制御型発振器の概
略構成を示す断面図である。
圧制御型発振器の概略構成を示す断面図、図９（ｂ）
は、本発明の第６実施形態に係る電圧制御型発振器の概
略構成を示す断面図である。
【図１０】本発明の第７実施形態に係る通信装置の構成
を示すブロック図である。
を示すブロック図である。
【図１１】従来の電圧制御型発振器の第１構成例を示す
ブロック図である。
ブロック図である。
【図１２】従来の電圧制御型発振器の第２構成例を示す
ブロック図である。
ブロック図である。
１、１１、２１ 弾性表面波素子
２、１２、２２ 増幅器
３、１３、２３ 移相器
４、１４、２４ 位相調整回路
５、１５、２５ 等分配器
６ 帰還回路
１３ａ、２３ａ −３ｄＢ９０°ハイブリッドカプラ
１３ｂ 付加制御部
１４ａ ローパスフィルタ
Ｎ１、Ｎ１１、Ｎ２１、Ｎ２２、Ｎ３１、Ｎ３２ ライ
ン Ｃ１〜Ｃ８、Ｃ１１、Ｃ１２、Ｃ２１〜Ｃ２３、Ｃ３６
〜Ｃ３８、Ｃ４１ コンデンサ Ｌ１〜Ｌ６、Ｌ１１、Ｌ２１、Ｌ２２、Ｌ３５、Ｌ３
６、Ｌ４１、Ｌ４２ コイル Ｒ１、Ｒ２、Ｒ２１、Ｒ３１〜Ｒ３３ 抵抗 Ａ１、Ａ２、Ａ３１、Ａ３２ バリキャップ Ｈ１、Ｈ１１、Ｈ２１ 第１配線層 Ｈ２、Ｈ１２、Ｈ２２ 第２配線層 Ｈ３、Ｈ１３、Ｈ２３ 第３配線層 Ｈ４、Ｈ１４、Ｈ２４ 第４配線層 Ｚ１〜Ｚ３、Ｚ１１〜Ｚ１４、Ｚ２１〜Ｚ２５ 絶縁層 Ｐ チップ部品 Ｂ１、Ｂ２１、Ｂ３１、Ｂ３２ ビア Ｂ１１〜Ｂ１５ ビアホール Ｇ１、Ｇ２ グランド層 Ｈ１５、Ｈ２５ 第５配線層 Ｈ２６ 第６配線層 １０１ データアクセス制御部 １０２ 送信部 １０３ 受信部 １０４ 光ファイバ １１１ 発振器 １１２ ＰＬＬ制御部 １１３ 符号器 １１４ シリアライザ １１５ 半導体レーザ １２１ フォトダイオード １２２ 電圧制御発振器 １２３ クロックデータリカバリ １２４ デシリアライザ １２５ 復号器
ン Ｃ１〜Ｃ８、Ｃ１１、Ｃ１２、Ｃ２１〜Ｃ２３、Ｃ３６
〜Ｃ３８、Ｃ４１ コンデンサ Ｌ１〜Ｌ６、Ｌ１１、Ｌ２１、Ｌ２２、Ｌ３５、Ｌ３
６、Ｌ４１、Ｌ４２ コイル Ｒ１、Ｒ２、Ｒ２１、Ｒ３１〜Ｒ３３ 抵抗 Ａ１、Ａ２、Ａ３１、Ａ３２ バリキャップ Ｈ１、Ｈ１１、Ｈ２１ 第１配線層 Ｈ２、Ｈ１２、Ｈ２２ 第２配線層 Ｈ３、Ｈ１３、Ｈ２３ 第３配線層 Ｈ４、Ｈ１４、Ｈ２４ 第４配線層 Ｚ１〜Ｚ３、Ｚ１１〜Ｚ１４、Ｚ２１〜Ｚ２５ 絶縁層 Ｐ チップ部品 Ｂ１、Ｂ２１、Ｂ３１、Ｂ３２ ビア Ｂ１１〜Ｂ１５ ビアホール Ｇ１、Ｇ２ グランド層 Ｈ１５、Ｈ２５ 第５配線層 Ｈ２６ 第６配線層 １０１ データアクセス制御部 １０２ 送信部 １０３ 受信部 １０４ 光ファイバ １１１ 発振器 １１２ ＰＬＬ制御部 １１３ 符号器 １１４ シリアライザ １１５ 半導体レーザ １２１ フォトダイオード １２２ 電圧制御発振器 １２３ クロックデータリカバリ １２４ デシリアライザ １２５ 復号器
Claims (12)
- 【請求項１】 増幅器と、 前記増幅器に対して帰還回路を構成する弾性表面波素子
と、 前記帰還回路中に挿入され、フィルタ構成された位相調
整回路と、 外部から制御電圧を入力して発振ループ内の位相を可変
させる付加制御部が付加されたハイブリッド結合器から
なる移相器と、 前記発振ループ内の電力を等分配して、前記発振ループ
外に出力する等分配器と、 前記増幅器、前記弾性表面波素子、前記位相調整回路、
前記移相器および前記等分配器を少なくとも２層以上に
分けて配置する多層基板とを備えることを特徴とする電
圧制御型発振器。 - 【請求項２】 前記多層基板は、 第１配線層と第２配線層とで構成されるマイクロストリ
ップライン構造と、 前記第２配線層、第３配線層および第４配線層で構成さ
れるストリップライン構造とを備えることを特徴とする
請求項１記載の電圧制御型発振器。 - 【請求項３】 前記第２配線層および第４配線層には、
グランド層が形成されていることを特徴とする請求項２
記載の電圧制御型発振器。 - 【請求項４】 前記マイクロストリップライン構造に
は、前記増幅器、前記弾性表面波素子、前記付加制御部
および前記位相調整回路が設けられ、 前記ストリップライン構造には、前記ハイブリッド結合
器および前記等分配器が設けられていることを特徴とす
る請求項２または３記載の電圧制御型発振器。 - 【請求項５】 前記ストリップライン構造に設けられて
いるハイブリッド結合器および等分配器の伝送ラインは
矩形状に折り曲げられていることを特徴とする請求項４
記載の電圧制御型発振器。 - 【請求項６】 前記矩形状の凸部が前記矩形状の凹部に
嵌め込められるように平面配置されていることを特徴と
する請求項５記載の電圧制御型発振器。 - 【請求項７】 前記多層基板は、 第１配線層と第２配線層とで構成されるマイクロストリ
ップライン構造と、 前記第２配線層、第３配線層および第４配線層で構成さ
れるストリップライン構造と、 前記第４配線層と第５配線層とで構成されるマイクロス
トリップライン構造とを備えることを特徴とする請求項
１記載の電圧制御型発振器。 - 【請求項８】 前記第２配線層および第４配線層には、
グランド層が形成されていることを特徴とする請求項７
記載の電圧制御型発振器。 - 【請求項９】 前記多層基板は、 第１配線層と第２配線層とで構成されるマイクロストリ
ップライン構造と、 前記第２配線層、第３配線層および第４配線層で構成さ
れるストリップライン構造と、 前記第４配線層、第５配線層および第６配線層で構成さ
れるストリップライン構造とを備えることを特徴とする
請求項１記載の電圧制御型発振器。 - 【請求項１０】 前記第２配線層、前記第４配線層およ
び前記第６配線層には、グランド層が形成されているこ
とを特徴とする請求項９記載の電圧制御型発振器。 - 【請求項１１】 光信号を電気信号に変換するフォトダ
イオードと、 前記電気信号からデータおよび同期信号を抽出するクロ
ックデータリカバリと、 前記クロックデータリカバリを動作させるための信号を
供給する電圧制御発振器と、 前記クロックデータリカバリにより抽出されたシリアル
データをパラレルデータに変換するデシリアライザと、 前記パラレルデータを復号する復号器とを備え、 前記電圧制御発振器は、 増幅器と、 前記増幅器に対して帰還回路を構成する弾性表面波素子
と、 前記帰還回路中に挿入され、フィルタ構成された位相調
整回路と、 外部から制御電圧を入力して発振ループ内の位相を可変
させる付加制御部が付加されたハイブリッド結合器から
なる移相器と、 前記発振ループ内の電力を等分配して、前記発振ループ
外に出力する等分配器と、 前記増幅器、前記弾性表面波素子、前記位相調整回路、
前記移相器および前記等分配器を少なく２層以上に分け
て配置する多層基板とを備えることを特徴とする受信装
置。 - 【請求項１２】 データのアクセス制御を行なうアクセ
ス制御部と同期クロックを生成する発振器と、 前記発振器からの出力をもとに周波数制御を行なうＰＬ
Ｌ制御部と、 前記アクセス制御部から出力されたパラレルデータと前
記同期クロックとを合成し符号化する符号器と、 前記前記同期クロックと合成されたパラレルデータをシ
リアルデータに変換するシリアライザと、 前記シリアルデータを光信号に変換する半導体レーザ
と、 前記光信号を電気信号に変換するフォトダイオードと、 前記電気信号からデータおよび同期信号を抽出するクロ
ックデータリカバリと、 前記クロックデータリカバリを動作させるための信号を
供給する電圧制御発振器と、 前記クロックデータリカバリにより抽出されたシリアル
データをパラレルデータに変換するデシリアライザと、 前記パラレルデータを復号し、前記アクセス制御部に出
力する復号器とを備え、 前記電圧制御発振器は、 増幅器と、 前記増幅器に対して帰還回路を構成する弾性表面波素子
と、 前記帰還回路中に挿入され、フィルタ構成された位相調
整回路と、 外部から制御電圧を入力して発振ループ内の位相を可変
させる付加制御部が付加されたハイブリッド結合器から
なる移相器と、 前記発振ループ内の電力を等分配して、前記発振ループ
外に出力する等分配器と、 前記増幅器、前記弾性表面波素子、前記位相調整回路、
前記移相器および前記等分配器を少なく２層以上に分け
て配置する多層基板とを備えることを特徴とする通信装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304137A JP2003110360A (ja) | 2001-09-28 | 2001-09-28 | 電圧制御型発振器、受信装置および通信装置 |
| DE60204523T DE60204523T2 (de) | 2001-09-28 | 2002-09-05 | Spannungsgesteuerter oszillator, empfänger und kommunikationsvorrichtung |
| EP02019793A EP1298790B1 (en) | 2001-09-28 | 2002-09-05 | Voltage controlled oscillator, receiver, and communication device |
| US10/238,988 US6727767B2 (en) | 2001-09-28 | 2002-09-10 | Voltage controlled oscillator with two layered mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304137A JP2003110360A (ja) | 2001-09-28 | 2001-09-28 | 電圧制御型発振器、受信装置および通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110360A true JP2003110360A (ja) | 2003-04-11 |
Family
ID=19124106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001304137A Pending JP2003110360A (ja) | 2001-09-28 | 2001-09-28 | 電圧制御型発振器、受信装置および通信装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6727767B2 (ja) |
| EP (1) | EP1298790B1 (ja) |
| JP (1) | JP2003110360A (ja) |
| DE (1) | DE60204523T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363922A (ja) * | 2003-06-04 | 2004-12-24 | Seiko Epson Corp | 電圧制御型発振器 |
| JP2006128075A (ja) * | 2004-10-01 | 2006-05-18 | Seiko Epson Corp | 高周波加熱装置、半導体製造装置および光源装置 |
| US7202753B2 (en) | 2003-08-01 | 2007-04-10 | Seiko Epson Corporation | Oscillation circuit and radio communication device using the same |
| US7289001B2 (en) | 2004-12-06 | 2007-10-30 | Ngk Insulators, Ltd. | Dielectric substrate for oscillator |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088188B2 (en) * | 2001-02-13 | 2006-08-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Differential oscillator |
| US7359979B2 (en) | 2002-09-30 | 2008-04-15 | Avaya Technology Corp. | Packet prioritization and associated bandwidth and buffer management techniques for audio over IP |
| US20040073690A1 (en) | 2002-09-30 | 2004-04-15 | Neil Hepworth | Voice over IP endpoint call admission |
| US7978827B1 (en) | 2004-06-30 | 2011-07-12 | Avaya Inc. | Automatic configuration of call handling based on end-user needs and characteristics |
| US7848719B2 (en) * | 2006-05-12 | 2010-12-07 | University Of Southern California | Ultra-wideband variable-phase ring-oscillator arrays, architectures, and related methods |
| US7840199B2 (en) * | 2006-05-12 | 2010-11-23 | University Of Southern California | Variable-phase ring-oscillator arrays, architectures, and related methods |
| US7734183B2 (en) * | 2006-08-25 | 2010-06-08 | Emcore Corporation | XFI-XAUI integrated circuit for use with 10GBASE-LX4 optical transceivers |
| US9357075B1 (en) | 2008-06-05 | 2016-05-31 | Avaya Inc. | Conference call quality via a connection-testing phase |
| US8218751B2 (en) | 2008-09-29 | 2012-07-10 | Avaya Inc. | Method and apparatus for identifying and eliminating the source of background noise in multi-party teleconferences |
| US20110090020A1 (en) * | 2009-10-15 | 2011-04-21 | Reeser Glen O | Voltage Controlled SAW Oscillator with Phase Shifter |
| DE102010046677B4 (de) * | 2010-09-27 | 2017-10-12 | Snaptrack Inc. | Schaltungsanordnung |
| DE102011012927B4 (de) * | 2011-03-03 | 2020-01-02 | Snaptrack, Inc. | Verstärkermodul |
| US8587950B2 (en) | 2011-05-31 | 2013-11-19 | Server Technology, Inc. | Method and apparatus for multiple input power distribution to adjacent outputs |
| KR101873300B1 (ko) * | 2012-01-30 | 2018-07-02 | 삼성전자주식회사 | 가변 커패시터를 이용하는 전압 제어 발진기 및 이를 이용하는 위상고정루프 |
| JP6136473B2 (ja) * | 2013-03-29 | 2017-05-31 | 住友大阪セメント株式会社 | 光変調装置 |
| US9495285B2 (en) | 2014-09-16 | 2016-11-15 | Integrated Device Technology, Inc. | Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM) |
| US9553570B1 (en) | 2014-12-10 | 2017-01-24 | Integrated Device Technology, Inc. | Crystal-less jitter attenuator |
| US9369139B1 (en) | 2015-02-14 | 2016-06-14 | Integrated Device Technology, Inc. | Fractional reference-injection PLL |
| US9336896B1 (en) | 2015-03-23 | 2016-05-10 | Integrated Device Technology, Inc. | System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage |
| US9455045B1 (en) | 2015-04-20 | 2016-09-27 | Integrated Device Technology, Inc. | Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM |
| US9362928B1 (en) | 2015-07-08 | 2016-06-07 | Integrated Device Technology, Inc. | Low-spurious fractional N-frequency divider and method of use |
| US9954516B1 (en) | 2015-08-19 | 2018-04-24 | Integrated Device Technology, Inc. | Timing device having multi-purpose pin with proactive function |
| US9590637B1 (en) | 2015-08-28 | 2017-03-07 | Integrated Device Technology, Inc. | High-speed programmable frequency divider with 50% output duty cycle |
| US9847869B1 (en) | 2015-10-23 | 2017-12-19 | Integrated Device Technology, Inc. | Frequency synthesizer with microcode control |
| US9614508B1 (en) | 2015-12-03 | 2017-04-04 | Integrated Device Technology, Inc. | System and method for deskewing output clock signals |
| US10075284B1 (en) | 2016-01-21 | 2018-09-11 | Integrated Device Technology, Inc. | Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system |
| US9852039B1 (en) | 2016-02-03 | 2017-12-26 | Integrated Device Technology, Inc | Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices |
| US9859901B1 (en) | 2016-03-08 | 2018-01-02 | Integrated Device Technology, Inc. | Buffer with programmable input/output phase relationship |
| US9692394B1 (en) | 2016-03-25 | 2017-06-27 | Integrated Device Technology, Inc. | Programmable low power high-speed current steering logic (LPHCSL) driver and method of use |
| US9698787B1 (en) | 2016-03-28 | 2017-07-04 | Integrated Device Technology, Inc. | Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use |
| US9581973B1 (en) | 2016-03-29 | 2017-02-28 | Integrated Device Technology, Inc. | Dual mode clock using a common resonator and associated method of use |
| US9954541B1 (en) | 2016-03-29 | 2018-04-24 | Integrated Device Technology, Inc. | Bulk acoustic wave resonator based fractional frequency synthesizer and method of use |
| US9654121B1 (en) | 2016-06-01 | 2017-05-16 | Integrated Device Technology, Inc. | Calibration method and apparatus for phase locked loop circuit |
| US9893409B2 (en) * | 2016-07-01 | 2018-02-13 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Branch-line coupler |
| US10530320B2 (en) | 2016-07-15 | 2020-01-07 | Psemi Corporation | Attenuator de-Qing loss improvement and phase balance |
| US10211801B2 (en) * | 2016-07-15 | 2019-02-19 | Psemi Corporation | Hybrid coupler with phase and attenuation control |
| US10644375B1 (en) * | 2018-11-14 | 2020-05-05 | Nanning Fugui Precision Industrial Co., Ltd. | Branch-line coupler |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1552207A (ja) * | 1967-11-22 | 1969-01-03 | ||
| US4325032A (en) * | 1980-03-11 | 1982-04-13 | United Technologies Corporation | PRF Stabilized surface acoustic wave oscillator |
| JPS59144206A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 積層セラミツク化水晶発振器 |
| DE3305453A1 (de) * | 1983-02-17 | 1984-08-23 | Siemens AG, 1000 Berlin und 8000 München | Spannungsgesteuerter oszillator |
| US4871984A (en) * | 1988-06-24 | 1989-10-03 | Raytheon Company | Surface acoustic wave oscillator |
| US5183884A (en) * | 1989-12-01 | 1993-02-02 | United States Of America | Dna segment encoding a gene for a receptor related to the epidermal growth factor receptor |
| US5039957A (en) * | 1990-05-07 | 1991-08-13 | Raytheon Company | High power surface acoustic wave devices having copper and titanium doped aluminum transducers and long-term frequency stability |
| JPH0465905A (ja) | 1990-07-02 | 1992-03-02 | Murata Mfg Co Ltd | 弾性表面波発振器 |
| JPH0548417A (ja) | 1991-08-19 | 1993-02-26 | Seiko Epson Corp | パワー・オン検出回路 |
| US5804396A (en) * | 1994-10-12 | 1998-09-08 | Sugen, Inc. | Assay for agents active in proliferative disorders |
| JP3285790B2 (ja) * | 1997-05-13 | 2002-05-27 | 富士通株式会社 | 発振回路 |
| JP3604925B2 (ja) | 1998-11-12 | 2004-12-22 | アルプス電気株式会社 | 電圧制御発振器 |
| JP2001127547A (ja) | 1999-10-29 | 2001-05-11 | Kyocera Corp | 高周波回路の周波数調整方法 |
| JP2001160713A (ja) | 1999-12-02 | 2001-06-12 | Alps Electric Co Ltd | 電子回路ユニット |
-
2001
- 2001-09-28 JP JP2001304137A patent/JP2003110360A/ja active Pending
-
2002
- 2002-09-05 DE DE60204523T patent/DE60204523T2/de not_active Expired - Lifetime
- 2002-09-05 EP EP02019793A patent/EP1298790B1/en not_active Expired - Lifetime
- 2002-09-10 US US10/238,988 patent/US6727767B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363922A (ja) * | 2003-06-04 | 2004-12-24 | Seiko Epson Corp | 電圧制御型発振器 |
| US7202753B2 (en) | 2003-08-01 | 2007-04-10 | Seiko Epson Corporation | Oscillation circuit and radio communication device using the same |
| JP2006128075A (ja) * | 2004-10-01 | 2006-05-18 | Seiko Epson Corp | 高周波加熱装置、半導体製造装置および光源装置 |
| US7289001B2 (en) | 2004-12-06 | 2007-10-30 | Ngk Insulators, Ltd. | Dielectric substrate for oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60204523D1 (de) | 2005-07-14 |
| DE60204523T2 (de) | 2006-05-18 |
| US20030067360A1 (en) | 2003-04-10 |
| EP1298790A1 (en) | 2003-04-02 |
| US6727767B2 (en) | 2004-04-27 |
| EP1298790B1 (en) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003110360A (ja) | 電圧制御型発振器、受信装置および通信装置 | |
| US6828881B2 (en) | Stacked dielectric filter | |
| US12368224B2 (en) | Directional coupler | |
| US6891444B2 (en) | Oscillator circuit for locking two or more LC-oscillators by mutual inductance coupling | |
| WO2020090382A1 (ja) | マルチプレクサ、フィルタおよび通信装置 | |
| US11502645B1 (en) | Transformer voltage controlled oscillator | |
| US7157980B2 (en) | Clock converter and electronic apparatus with the same | |
| US7764146B2 (en) | Cavity microwave filter assembly with lossy networks | |
| JP3900911B2 (ja) | 発振回路および電子機器 | |
| KR20180057093A (ko) | 고주파 전력 결합기 | |
| US6980061B2 (en) | Voltage-controlled oscillator | |
| CN102544665B (zh) | 一种等效介电常数能够调节的传输线 | |
| CN112636714A (zh) | 宽带微型幅度均衡器、构造方法及系统 | |
| CN101212201A (zh) | 振荡器 | |
| JP4630891B2 (ja) | フィルタ回路および無線通信装置 | |
| JP2003124744A (ja) | 電圧制御型発振器、周波数調整回路、受信装置および通信装置 | |
| Jang et al. | New hybrid filter for wideband and better attenuation using BAW and IPD technology | |
| JP2003124746A (ja) | 電圧制御型発振器、発振器用シールドケース、受信装置および通信装置 | |
| US7221243B2 (en) | Apparatus and method for combining electrical signals | |
| JP2004119598A (ja) | 多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 | |
| JP2005244860A (ja) | 高周波スイッチモジュール及びこれを用いた通信装置 | |
| EP1195904A1 (en) | Phase-locked loop circuit as well as a voltage-controlled oscillator as used in a phase-locked loop circuit | |
| JP2006108836A (ja) | 反射形アナログ移相器および電圧制御型発振器 | |
| KR20250080298A (ko) | 스위치 트랜스포머 기반 lc 탱크를 이용한 광대역 전압 제어 발진기 | |
| JP2024132640A (ja) | 共振器及びバンドパスフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |