JP2003110058A - 半導体パッケージ及びその製造方法体装置用回路部材 - Google Patents
半導体パッケージ及びその製造方法体装置用回路部材Info
- Publication number
- JP2003110058A JP2003110058A JP2001304780A JP2001304780A JP2003110058A JP 2003110058 A JP2003110058 A JP 2003110058A JP 2001304780 A JP2001304780 A JP 2001304780A JP 2001304780 A JP2001304780 A JP 2001304780A JP 2003110058 A JP2003110058 A JP 2003110058A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- semiconductor package
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W90/754—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のものより薄い板厚のリードフレームを
用いながらも、安価でかつ多ピン領域の半導体パッケー
ジを提供すること。 【解決手段】 リードフレーム１０の吊りリードで支持
されたダイパッド１２上に搭載された半導体素子１３
と、この半導体素子１３の上面の電極とインナーリード
先端部１４とを電気的に接続したワイヤー１５と、ワイ
ヤー１５を含む半導体素子の外囲領域を封止してなる封
止樹脂１６とを備えた半導体パッケージにおいて、イン
ナーリード１７の延長上に接続端子となる膨出部１７ａ
が隣接するインナーリード１７ごとに互い違いに設けら
れているとともに、パッケージ裏面には接続端子部とな
るところのみが開口するソルダーレジスト１８が設けら
れ、その開口に半田ランド１９が設けられている構造と
する。リードフレーム材に板厚が０．１ｍｍのような薄
い材料を使用し、ＱＦＮではカバーできなかった１００
ピン以上の領域を安価でかつ小型サイズで実現できる。
用いながらも、安価でかつ多ピン領域の半導体パッケー
ジを提供すること。 【解決手段】 リードフレーム１０の吊りリードで支持
されたダイパッド１２上に搭載された半導体素子１３
と、この半導体素子１３の上面の電極とインナーリード
先端部１４とを電気的に接続したワイヤー１５と、ワイ
ヤー１５を含む半導体素子の外囲領域を封止してなる封
止樹脂１６とを備えた半導体パッケージにおいて、イン
ナーリード１７の延長上に接続端子となる膨出部１７ａ
が隣接するインナーリード１７ごとに互い違いに設けら
れているとともに、パッケージ裏面には接続端子部とな
るところのみが開口するソルダーレジスト１８が設けら
れ、その開口に半田ランド１９が設けられている構造と
する。リードフレーム材に板厚が０．１ｍｍのような薄
い材料を使用し、ＱＦＮではカバーできなかった１００
ピン以上の領域を安価でかつ小型サイズで実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の技術分野に属し、詳しくは、リードフレーム上に半導
体素子を搭載し、その外囲、特に半導体素子の上面側を
モールド樹脂で封止した樹脂封止型の半導体パッケージ
に関するものである。
の技術分野に属し、詳しくは、リードフレーム上に半導
体素子を搭載し、その外囲、特に半導体素子の上面側を
モールド樹脂で封止した樹脂封止型の半導体パッケージ
に関するものである。
【０００２】
【従来の技術】近年、電子機器の高性能化及び小型化の
傾向に伴い、それに用いられる半導体パッケージも同様
に小型化が要求されている。最近では、電子部品を載せ
る基板のスペース確保のため、フットプリントを含めた
縮小化が進み、１００ピン以下ではＱＦＮ（ Quad Flat
Non-Leaded Package ) のような半導体パッケージが量
産化されている。これは、一括封止型での量産化によ
り、従来のＱＦＰ（ QuadFlat Package )と比較しても
同等以下のコストでの組み立てが可能となったことが流
行の一因であると考えられる。そして、従来多用されて
いた有機基板の領域も代替される傾向にある。図１はこ
のＱＦＮの構造を示す断面図であり、同図において１は
リードフレーム、２はダイパッドに搭載した半導体素
子、３はボンディングワイヤー、４は封止樹脂、５は半
田ランドである。
傾向に伴い、それに用いられる半導体パッケージも同様
に小型化が要求されている。最近では、電子部品を載せ
る基板のスペース確保のため、フットプリントを含めた
縮小化が進み、１００ピン以下ではＱＦＮ（ Quad Flat
Non-Leaded Package ) のような半導体パッケージが量
産化されている。これは、一括封止型での量産化によ
り、従来のＱＦＰ（ QuadFlat Package )と比較しても
同等以下のコストでの組み立てが可能となったことが流
行の一因であると考えられる。そして、従来多用されて
いた有機基板の領域も代替される傾向にある。図１はこ
のＱＦＮの構造を示す断面図であり、同図において１は
リードフレーム、２はダイパッドに搭載した半導体素
子、３はボンディングワイヤー、４は封止樹脂、５は半
田ランドである。
【０００３】しかしながら、１００ピン以上になると、
ＱＦＮ構造の場合、パッケージサイズが大きくなり、そ
れに比較してチップサイズが小さいため、ボンディング
用のワイヤーが長くなってしまい、樹脂による封止がう
まくできないという問題点があった。これに対して、外
部端子の多列化が提唱されるようになり、現在では２列
または３列配列のＱＦＮ構造をしたパッケージであるＬ
ＬＧＡ（ Leadflame Land Grid Array) の開発が検討さ
れている。図２は２列配列のＬＬＧＡの構造を示す断面
図である。
ＱＦＮ構造の場合、パッケージサイズが大きくなり、そ
れに比較してチップサイズが小さいため、ボンディング
用のワイヤーが長くなってしまい、樹脂による封止がう
まくできないという問題点があった。これに対して、外
部端子の多列化が提唱されるようになり、現在では２列
または３列配列のＱＦＮ構造をしたパッケージであるＬ
ＬＧＡ（ Leadflame Land Grid Array) の開発が検討さ
れている。図２は２列配列のＬＬＧＡの構造を示す断面
図である。
【０００４】
【発明が解決しようとする課題】ところで、リードフレ
ームに板厚の薄いものを採用することにより、リードフ
レームのデザインルールはよりファイン化の傾向になる
が、ＱＦＮでリードフレームに板厚０．２ｍｍの材料を
使用する理由が、封止樹脂と個片化された端子の密着性
にあるように、板厚を薄くすることはできない。つま
り、リードフレーム端子の断面形状を逆台形形状にする
ことにより、封止樹脂との密着性を向上させて、ＱＦＮ
の基板搭載時における接続強度を保っているが、板厚が
０．１５ｍｍ、０．１２５ｍｍの材料を使用すると、い
くら断面形状を逆台形状に保ったとしても、材料板厚が
薄いために、断面のテーパー部の強度が弱く、ＱＦＮを
基板に接続した後に、基板側に端子のみが残り樹脂側は
脱落してしまうことから、ＱＦＮではリードフレームの
材料板厚を薄くすることはできなかった。
ームに板厚の薄いものを採用することにより、リードフ
レームのデザインルールはよりファイン化の傾向になる
が、ＱＦＮでリードフレームに板厚０．２ｍｍの材料を
使用する理由が、封止樹脂と個片化された端子の密着性
にあるように、板厚を薄くすることはできない。つま
り、リードフレーム端子の断面形状を逆台形形状にする
ことにより、封止樹脂との密着性を向上させて、ＱＦＮ
の基板搭載時における接続強度を保っているが、板厚が
０．１５ｍｍ、０．１２５ｍｍの材料を使用すると、い
くら断面形状を逆台形状に保ったとしても、材料板厚が
薄いために、断面のテーパー部の強度が弱く、ＱＦＮを
基板に接続した後に、基板側に端子のみが残り樹脂側は
脱落してしまうことから、ＱＦＮではリードフレームの
材料板厚を薄くすることはできなかった。
【０００５】一方、外部端子の多列化を実施するにして
も、リードフレーム側のデザインルールから、従来のＱ
ＦＮでは端子ピッチが０．４ｍｍまで製造可能であった
ものが０．６５ｍｍピッチとなってしまい。パッケージ
サイズ縮小の効果はそれほどでもなく、やはり多ピン化
となった時には、ワイヤー長の問題が解決できないでい
る。
も、リードフレーム側のデザインルールから、従来のＱ
ＦＮでは端子ピッチが０．４ｍｍまで製造可能であった
ものが０．６５ｍｍピッチとなってしまい。パッケージ
サイズ縮小の効果はそれほどでもなく、やはり多ピン化
となった時には、ワイヤー長の問題が解決できないでい
る。
【０００６】また、ＱＦＮ構造で図３のようにハーフエ
ッチングによりインナーリードを引き回した構造の検討
もされているが、リードフレームに板厚０．２ｍｍの材
料を使用した場合、先端ピッチは０．２８ｍｍが限界と
されている。また、上述の如くリードフレームの材料板
厚を薄くすることによるデザインルール改訂ができない
という問題点がある。
ッチングによりインナーリードを引き回した構造の検討
もされているが、リードフレームに板厚０．２ｍｍの材
料を使用した場合、先端ピッチは０．２８ｍｍが限界と
されている。また、上述の如くリードフレームの材料板
厚を薄くすることによるデザインルール改訂ができない
という問題点がある。
【０００７】本発明は、上記のような問題点に鑑みてな
されたものであり、その目的とするところは、従来のも
のより薄い板厚のリードフレームを用いながらも、安価
でかつ多ピン領域の半導体パッケージを提供することに
ある。
されたものであり、その目的とするところは、従来のも
のより薄い板厚のリードフレームを用いながらも、安価
でかつ多ピン領域の半導体パッケージを提供することに
ある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体パッケージは、リードフレームの吊
りリードで支持されたダイパッド上に搭載された半導体
素子と、この半導体素子の上面の電極とリードフレーム
のインナーリード先端部とを電気的に接続したワイヤー
と、ワイヤーを含む半導体素子の外囲領域を封止してな
る封止樹脂とを備えた半導体パッケージにおいて、イン
ナーリードの延長上に接続端子となる膨出部が隣接する
インナーリードごとに互い違いに設けられているととも
に、パッケージ裏面には接続端子部となるところのみが
開口するソルダーレジストが設けられ、その開口に半田
ランドが設けられていることを特徴としている。
め、本発明の半導体パッケージは、リードフレームの吊
りリードで支持されたダイパッド上に搭載された半導体
素子と、この半導体素子の上面の電極とリードフレーム
のインナーリード先端部とを電気的に接続したワイヤー
と、ワイヤーを含む半導体素子の外囲領域を封止してな
る封止樹脂とを備えた半導体パッケージにおいて、イン
ナーリードの延長上に接続端子となる膨出部が隣接する
インナーリードごとに互い違いに設けられているととも
に、パッケージ裏面には接続端子部となるところのみが
開口するソルダーレジストが設けられ、その開口に半田
ランドが設けられていることを特徴としている。
【０００９】そして、上記構成の半導体パッケージは、
インナーリードの延長上に接続端子となる膨出部が隣接
するインナーリードごとに互い違いに設けられたリード
フレームを準備し、そのリードフレームの裏面に樹脂バ
リ防止用のテープを貼り付けた状態としてから、ダイパ
ッド上に半導体素子を搭載してその半導体素子上面の電
極とインナーリード先端部とをワイヤーボンディング
し、次いでそれらの半導体素子を片面一括モールドし、
裏面のテープを剥離した後、露出した裏面にソルダーレ
ジストにより接続端子部となるところのみに開口を形成
し、そこに半田めっきを行って半田ランドを形成してか
ら、ダイシングにより複数個の半導体パッケージに分割
することにより製造することができる。
インナーリードの延長上に接続端子となる膨出部が隣接
するインナーリードごとに互い違いに設けられたリード
フレームを準備し、そのリードフレームの裏面に樹脂バ
リ防止用のテープを貼り付けた状態としてから、ダイパ
ッド上に半導体素子を搭載してその半導体素子上面の電
極とインナーリード先端部とをワイヤーボンディング
し、次いでそれらの半導体素子を片面一括モールドし、
裏面のテープを剥離した後、露出した裏面にソルダーレ
ジストにより接続端子部となるところのみに開口を形成
し、そこに半田めっきを行って半田ランドを形成してか
ら、ダイシングにより複数個の半導体パッケージに分割
することにより製造することができる。
【００１０】
【発明の実施の形態】図４は本発明に係る半導体パッケ
ージの構造を示す模式的な断面図、図５はこの半導体パ
ッケージの製造に使用したリードフレームを一部拡大し
て示す平面図である。
ージの構造を示す模式的な断面図、図５はこの半導体パ
ッケージの製造に使用したリードフレームを一部拡大し
て示す平面図である。
【００１１】図示のように、この半導体パッケージは、
リードフレーム１０の吊りリード１１で支持されたダイ
パッド１２上に搭載された半導体素子１３と、この半導
体素子１３の上面の電極とインナーリード先端部１４と
を電気的に接続したワイヤー１５と、ワイヤー１５を含
む半導体素子１３の外囲領域を封止してなる封止樹脂１
６とを備えている。
リードフレーム１０の吊りリード１１で支持されたダイ
パッド１２上に搭載された半導体素子１３と、この半導
体素子１３の上面の電極とインナーリード先端部１４と
を電気的に接続したワイヤー１５と、ワイヤー１５を含
む半導体素子１３の外囲領域を封止してなる封止樹脂１
６とを備えている。
【００１２】インナーリード１７にはその延長上に接続
端子となる膨出部１７ａが図５に示す如く隣接するイン
ナーリード１７ごとに互い違いに設けられている。ま
た、パッケージ裏面には、接続端子部となるところのみ
が開口するソルダーレジスト１８が設けられており、そ
の開口には基板接続端子となる半田ランド１９が設けら
れている。
端子となる膨出部１７ａが図５に示す如く隣接するイン
ナーリード１７ごとに互い違いに設けられている。ま
た、パッケージ裏面には、接続端子部となるところのみ
が開口するソルダーレジスト１８が設けられており、そ
の開口には基板接続端子となる半田ランド１９が設けら
れている。
【００１３】次に、このような構造をした半導体パッケ
ージの製造手順を具体例を挙げながら説明する。
ージの製造手順を具体例を挙げながら説明する。
【００１４】まず、板厚０．１ｍｍの材料（例えば、古
河電工製「ＥＦＴＥＣ６４Ｔ」）を用いて、図５に示す
ようなデザインのリードフレームをエッチングする。す
なわち、インナーリード１７の延長上に接続端子となる
膨出部１７ａをインナーリードごとに互い違いに設けた
リードフレームを準備する。その際、封止樹脂とのアン
カー効果を少しでも持たせるため、表面より裏面の平坦
幅が広くなるようにテーパーを付けてエッチングするこ
とが好ましい。
河電工製「ＥＦＴＥＣ６４Ｔ」）を用いて、図５に示す
ようなデザインのリードフレームをエッチングする。す
なわち、インナーリード１７の延長上に接続端子となる
膨出部１７ａをインナーリードごとに互い違いに設けた
リードフレームを準備する。その際、封止樹脂とのアン
カー効果を少しでも持たせるため、表面より裏面の平坦
幅が広くなるようにテーパーを付けてエッチングするこ
とが好ましい。
【００１５】次に、リードフレームの裏面に樹脂バリ防
止用のテープ（例えば、日東電工製「ＴＲＭ６２５
０」）を貼り付けてから、ダイパッド１２上に半導体素
子１３を載せてダイボンディングした後、この半導体素
子１３の上面の電極と引き回されたインナーリード先端
部１４とをワイヤーボンディングする。この際、２列配
列のインナーリードの引回しが無い構造のＬＬＧＡの場
合では、ワイヤー長は３ｍｍであったが、本発明のパッ
ケージ構造では、ワイヤー長を１ｍｍに収めることがで
きた。
止用のテープ（例えば、日東電工製「ＴＲＭ６２５
０」）を貼り付けてから、ダイパッド１２上に半導体素
子１３を載せてダイボンディングした後、この半導体素
子１３の上面の電極と引き回されたインナーリード先端
部１４とをワイヤーボンディングする。この際、２列配
列のインナーリードの引回しが無い構造のＬＬＧＡの場
合では、ワイヤー長は３ｍｍであったが、本発明のパッ
ケージ構造では、ワイヤー長を１ｍｍに収めることがで
きた。
【００１６】次いで、封止樹脂１６により片面一括封止
を行ってから、裏面の樹脂バリ防止用のテープを剥離す
る。このようにテープを剥がした後、その露出した裏面
に光硬化型ソルダーレジストを印刷法により一括塗布
し、露光とそれに続く現像を行って、接続端子部となる
ところに対応する部分のみに開口を形成し、その開口の
ところに半田メッキを行って基板接続端子としての半田
ランド１９を形成する。続いて、ダイシングテープに貼
り付けてダイシングし、一括テスティングを実施した
後、紫外線を照射して個片化を行った。
を行ってから、裏面の樹脂バリ防止用のテープを剥離す
る。このようにテープを剥がした後、その露出した裏面
に光硬化型ソルダーレジストを印刷法により一括塗布
し、露光とそれに続く現像を行って、接続端子部となる
ところに対応する部分のみに開口を形成し、その開口の
ところに半田メッキを行って基板接続端子としての半田
ランド１９を形成する。続いて、ダイシングテープに貼
り付けてダイシングし、一括テスティングを実施した
後、紫外線を照射して個片化を行った。
【００１７】このように、接続端子を形成するのに薄い
材料を使用することにより、ハーフエッチングを必要と
せずに、よりいっそうのデザインルールのファイン化が
でき、この際に問題となるリードフレームと封止樹脂と
の密着性については、片面一括モールドされた半導体パ
ッケージの裏面をソルダーレジストで保護することによ
り、リードフレームの脱落を防止することができるの
で、多ピン系のチップシュリンクに対応することができ
る。そして、得られた半導体パッケージは、裏面にはイ
ンナーリード引回しが露出することなく、基板接続端子
のみが露出し、ボンディングワイヤーも短いため、樹脂
封止等のワイヤー流れによる短絡のない良好なものとな
る。
材料を使用することにより、ハーフエッチングを必要と
せずに、よりいっそうのデザインルールのファイン化が
でき、この際に問題となるリードフレームと封止樹脂と
の密着性については、片面一括モールドされた半導体パ
ッケージの裏面をソルダーレジストで保護することによ
り、リードフレームの脱落を防止することができるの
で、多ピン系のチップシュリンクに対応することができ
る。そして、得られた半導体パッケージは、裏面にはイ
ンナーリード引回しが露出することなく、基板接続端子
のみが露出し、ボンディングワイヤーも短いため、樹脂
封止等のワイヤー流れによる短絡のない良好なものとな
る。
【００１８】また、リードフレームに板厚０．１ｍｍの
材料を使用しているため、インナーリードの先端ピッチ
は０．１５ｍｍを実現することができた。なお、先端ピ
ッチはリードフレームの板厚に依存するため、チップサ
イズが大きければ、０．１２５材を使用しても構わない
し、０．１５材を使用しても構わない。ただし、それぞ
れのインナーリードの先端ピッチの限界は、０．１６ｍ
ｍ、０．１８ｍｍであった。
材料を使用しているため、インナーリードの先端ピッチ
は０．１５ｍｍを実現することができた。なお、先端ピ
ッチはリードフレームの板厚に依存するため、チップサ
イズが大きければ、０．１２５材を使用しても構わない
し、０．１５材を使用しても構わない。ただし、それぞ
れのインナーリードの先端ピッチの限界は、０．１６ｍ
ｍ、０．１８ｍｍであった。
【００１９】以上、本発明の実施の形態について詳細に
説明してきたが、本発明による半導体パッケージ及びそ
の製造方法は、上記実施の形態に何ら限定されるもので
はなく、本発明の趣旨を逸脱しない範囲において種々の
変更が可能であることは当然のことである。
説明してきたが、本発明による半導体パッケージ及びそ
の製造方法は、上記実施の形態に何ら限定されるもので
はなく、本発明の趣旨を逸脱しない範囲において種々の
変更が可能であることは当然のことである。
【００２０】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージは、インナーリードの延長上に接続端子となる
膨出部を隣接するインナーリードごとに互い違いに設け
てなるリードフレームを使用することにより、リードフ
レーム材に板厚が０．１ｍｍのような薄い材料を使用
し、ＱＦＮではカバーできなかった１００ピン以上の領
域を安価でかつ小型サイズで実現することができる。ま
た、パッケージ裏面にはインナーリード引回しが露出す
ることなく、基板接続端子のみが露出し、またボンディ
ングワイヤーも短いため、樹脂封止時のワイヤー流れに
よる短絡のない良好な半導体パッケージを得ることがで
きる。
ッケージは、インナーリードの延長上に接続端子となる
膨出部を隣接するインナーリードごとに互い違いに設け
てなるリードフレームを使用することにより、リードフ
レーム材に板厚が０．１ｍｍのような薄い材料を使用
し、ＱＦＮではカバーできなかった１００ピン以上の領
域を安価でかつ小型サイズで実現することができる。ま
た、パッケージ裏面にはインナーリード引回しが露出す
ることなく、基板接続端子のみが露出し、またボンディ
ングワイヤーも短いため、樹脂封止時のワイヤー流れに
よる短絡のない良好な半導体パッケージを得ることがで
きる。
【図１】従来の半導体パッケージであるＱＦＮの構造を
示す断面図である。
示す断面図である。
【図２】従来の半導体パッケージであるＬＬＧＡの構造
を示す断面図である。
を示す断面図である。
【図３】ハーフエッチングによりインナーリードを引き
回した構造のＱＦＮの構造を示す断面図である。
回した構造のＱＦＮの構造を示す断面図である。
【図４】本発明に係る半導体パッケージの構造を示す模
式的な断面図である。
式的な断面図である。
【図５】図４の半導体パッケージの製造に使用したリー
ドフレームを一部拡大して示す平面図である。
ドフレームを一部拡大して示す平面図である。
１０ リードフレーム
１１ 吊りリード
１２ ダイパッド
１３ 半導体素子
１４ インナーリード先端部
１５ ワイヤー
１６ 封止樹脂
１７ インナーリード
１８ ソルダーレジスト
１９ 半田ランド
Claims (2)
- 【請求項１】 リードフレームの吊りリードで支持され
たダイパッド上に搭載された半導体素子と、この半導体
素子の上面の電極とリードフレームのインナーリード先
端部とを電気的に接続したワイヤーと、ワイヤーを含む
半導体素子の外囲領域を封止してなる封止樹脂とを備え
た半導体パッケージにおいて、インナーリードの延長上
に接続端子となる膨出部が隣接するインナーリードごと
に互い違いに設けられているとともに、パッケージ裏面
には接続端子部となるところのみが開口するソルダーレ
ジストが設けられ、その開口に半田ランドが設けられて
いることを特徴とする半導体パッケージ。 - 【請求項２】 請求項１に記載の半導体パッケージの製
造方法であって、インナーリードの延長上に接続端子と
なる膨出部が隣接するインナーリードごとに互い違いに
設けらたリードフレームを準備し、そのリードフレーム
の裏面に樹脂バリ防止用のテープを貼り付けた状態とし
てから、ダイパッド上に半導体素子を搭載してその半導
体素子上面の電極とインナーリード先端部とをワイヤー
ボンディングし、次いでそれらの半導体素子を片面一括
モールドし、裏面のテープを剥離した後、露出した裏面
にソルダーレジストにより接続端子部となるところのみ
に開口を形成し、そこに半田めっきを行って半田ランド
を形成してから、ダイシングにより複数個の半導体パッ
ケージに分割することを特徴とする半導体パッケージの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304780A JP2003110058A (ja) | 2001-10-01 | 2001-10-01 | 半導体パッケージ及びその製造方法体装置用回路部材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304780A JP2003110058A (ja) | 2001-10-01 | 2001-10-01 | 半導体パッケージ及びその製造方法体装置用回路部材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110058A true JP2003110058A (ja) | 2003-04-11 |
Family
ID=19124656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001304780A Pending JP2003110058A (ja) | 2001-10-01 | 2001-10-01 | 半導体パッケージ及びその製造方法体装置用回路部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003110058A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080075574A (ko) * | 2007-02-13 | 2008-08-19 | 하나 마이크론(주) | 반도체 패키지 및 그의 제조방법 |
| KR20110127199A (ko) * | 2009-02-12 | 2011-11-24 | 오스람 옵토 세미컨덕터스 게엠베하 | 납땜 중지층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법 |
| KR101161860B1 (ko) | 2006-01-11 | 2012-07-03 | 삼성테크윈 주식회사 | 반도체 패키지 제조방법 및 이를 채택한 반도체 패키지 |
| JP2019075496A (ja) * | 2017-10-18 | 2019-05-16 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| CN114823600A (zh) * | 2022-05-06 | 2022-07-29 | 江苏芯德半导体科技有限公司 | 一种芯片超薄封装载板及芯片封装结构和芯片封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH1092967A (ja) * | 1996-09-12 | 1998-04-10 | Nippon Motorola Ltd | 底面突起状端子配列型集積回路装置及びその製造方法 |
| JPH10154768A (ja) * | 1996-11-25 | 1998-06-09 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-10-01 JP JP2001304780A patent/JP2003110058A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH1092967A (ja) * | 1996-09-12 | 1998-04-10 | Nippon Motorola Ltd | 底面突起状端子配列型集積回路装置及びその製造方法 |
| JPH10154768A (ja) * | 1996-11-25 | 1998-06-09 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101161860B1 (ko) | 2006-01-11 | 2012-07-03 | 삼성테크윈 주식회사 | 반도체 패키지 제조방법 및 이를 채택한 반도체 패키지 |
| KR20080075574A (ko) * | 2007-02-13 | 2008-08-19 | 하나 마이크론(주) | 반도체 패키지 및 그의 제조방법 |
| KR20110127199A (ko) * | 2009-02-12 | 2011-11-24 | 오스람 옵토 세미컨덕터스 게엠베하 | 납땜 중지층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법 |
| JP2012517709A (ja) * | 2009-02-12 | 2012-08-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構造および半導体構造の製造方法 |
| US8710609B2 (en) | 2009-02-12 | 2014-04-29 | Osram Opto Semiconductors Gmbh | Semiconductor arrangement with a solder resist layer |
| KR101616153B1 (ko) | 2009-02-12 | 2016-04-27 | 오스람 옵토 세미컨덕터스 게엠베하 | 땜납 레지스트층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법 |
| JP2019075496A (ja) * | 2017-10-18 | 2019-05-16 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| JP7039245B2 (ja) | 2017-10-18 | 2022-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| CN114823600A (zh) * | 2022-05-06 | 2022-07-29 | 江苏芯德半导体科技有限公司 | 一种芯片超薄封装载板及芯片封装结构和芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101601133B (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
| JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| CN102386106B (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
| KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
| US20030001244A1 (en) | Lead frame, resin-sealed semiconductor device, and method for fabricating the same | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| CN101587879A (zh) | 引线框架及树脂密封型半导体器件 | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
| JP4547086B2 (ja) | 半導体装置 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| KR20040108582A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003110058A (ja) | 半導体パッケージ及びその製造方法体装置用回路部材 | |
| US11916090B2 (en) | Tapeless leadframe package with exposed integrated circuit die | |
| JP2003068958A (ja) | ディスクリート用パッケージ及びその製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4400492B2 (ja) | 電子装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2005135969A (ja) | 放熱板付きｂｇａ型半導体装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060922 |