JP2003100778A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003100778A JP2003100778A JP2001294392A JP2001294392A JP2003100778A JP 2003100778 A JP2003100778 A JP 2003100778A JP 2001294392 A JP2001294392 A JP 2001294392A JP 2001294392 A JP2001294392 A JP 2001294392A JP 2003100778 A JP2003100778 A JP 2003100778A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- layer
- electrode
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 安定に低抵抗のオーミック接触を実現し、高
周波、高出力、高効率で動作する電界効果トランジスタ
をはじめとする高性能の各種の半導体装置を提供するこ
とを目的とする。 【解決手段】 第１の窒化物半導体層（１１）と、そ
の上に設けられ、それよりも大きなバンドギャップを有
する第２の窒化物半導体層（１２）と、その上に設けら
れた電極（１８）と、を備え、 前記第２の窒化物半導
体層は、前記第１の窒化物半導体層との間の格子定数の
相違に起因した格子歪を有し、且つ前記第１の窒化物半
導体層のヘテロ界面（Ｈ）近傍に蓄積された電子を前記
ｎ側電極にトンネルさせることにより前記ｎ側電極のコ
ンタクト抵抗を低下させる半導体装置を提供する。
周波、高出力、高効率で動作する電界効果トランジスタ
をはじめとする高性能の各種の半導体装置を提供するこ
とを目的とする。 【解決手段】 第１の窒化物半導体層（１１）と、そ
の上に設けられ、それよりも大きなバンドギャップを有
する第２の窒化物半導体層（１２）と、その上に設けら
れた電極（１８）と、を備え、 前記第２の窒化物半導
体層は、前記第１の窒化物半導体層との間の格子定数の
相違に起因した格子歪を有し、且つ前記第１の窒化物半
導体層のヘテロ界面（Ｈ）近傍に蓄積された電子を前記
ｎ側電極にトンネルさせることにより前記ｎ側電極のコ
ンタクト抵抗を低下させる半導体装置を提供する。
Description
【発明の属する技術分野】本発明は、半導体装置に関
し、特に窒化物半導体を用いた半導体装置であって電子
に対するオーミックコンタクトを確実に形成し、例えば
トランジスタに応用した場合に、高出力、高周波、高効
率で動作する半導体装置に関する。
し、特に窒化物半導体を用いた半導体装置であって電子
に対するオーミックコンタクトを確実に形成し、例えば
トランジスタに応用した場合に、高出力、高周波、高効
率で動作する半導体装置に関する。
【従来の技術】窒化物半導体であるＧａＮは禁制帯幅が
広く、ＡｌＧａＮとのヘテロ接合を形成することが容易
で、且つＡｌ組成比を調節することによりその特性を広
範に制御できるので各種の光デバイスや電子デバイスに
適用されつついる。例えば、窒化物半導体を用いたＭＥ
ＳＦＥＴ（Metal-Semiconductor Field Effect Transis
tor）や ＨＥＭＴ（High Electron Mobility Transisto
r）あるいはＭＯＤＦＥＴ（Modulation-Doped FET）な
どの電界効果トランジスタは、高電圧での動作が可能
で、高出力のパワー素子として期待されている。なかで
も、ＨＥＭＴ構造の場合、ＧａＡｓ系ＨＥＭＴに比べて
より高濃度の2次元電子をヘテロ界面に蓄積できる利点
があり、特に有望とされている。図１１は、従来のＧａ
Ｎ系ＨＥＭＴの要部断面構造を表す模式図である。すな
わち同図に表したように、従来のＨＥＭＴの場合、サフ
ァイア基板またはＳｉＣ基板（図示せず）の上に、チャ
ネル層となるウルツ鉱型構造ＧａＮ層１１１を形成し、
この層１１１の上に、所望の閾値電圧となるような２０
ｎｍ〜３０ｎｍの厚みのＡｌｘＧａ（１―ｘ）Ｎ（０＜
ｘ＜１）層１１２を形成した層構造が用いられる。そし
て、このＡｌｘＧａ（１―ｘ）Ｎ層１１２の上に、ショ
ットキゲート１２０とソース電極１１８、ドレイン電極
１１９が形成されている。
広く、ＡｌＧａＮとのヘテロ接合を形成することが容易
で、且つＡｌ組成比を調節することによりその特性を広
範に制御できるので各種の光デバイスや電子デバイスに
適用されつついる。例えば、窒化物半導体を用いたＭＥ
ＳＦＥＴ（Metal-Semiconductor Field Effect Transis
tor）や ＨＥＭＴ（High Electron Mobility Transisto
r）あるいはＭＯＤＦＥＴ（Modulation-Doped FET）な
どの電界効果トランジスタは、高電圧での動作が可能
で、高出力のパワー素子として期待されている。なかで
も、ＨＥＭＴ構造の場合、ＧａＡｓ系ＨＥＭＴに比べて
より高濃度の2次元電子をヘテロ界面に蓄積できる利点
があり、特に有望とされている。図１１は、従来のＧａ
Ｎ系ＨＥＭＴの要部断面構造を表す模式図である。すな
わち同図に表したように、従来のＨＥＭＴの場合、サフ
ァイア基板またはＳｉＣ基板（図示せず）の上に、チャ
ネル層となるウルツ鉱型構造ＧａＮ層１１１を形成し、
この層１１１の上に、所望の閾値電圧となるような２０
ｎｍ〜３０ｎｍの厚みのＡｌｘＧａ（１―ｘ）Ｎ（０＜
ｘ＜１）層１１２を形成した層構造が用いられる。そし
て、このＡｌｘＧａ（１―ｘ）Ｎ層１１２の上に、ショ
ットキゲート１２０とソース電極１１８、ドレイン電極
１１９が形成されている。
【発明が解決しようとする課題】ところで、このような
トランジスタを高出力、高効率、高周波動作させるため
の重要な課題の一つは、ソース・ドレイン電極における
コンタクト抵抗率を十分に低下させることである。抵抗
率が大きいと、寄生抵抗が増大し、ドレイン電流特性に
おけるニー電圧が高くなり、また、トランスコンダクタ
ンスが低くなる。その結果として、出力電力、電力負荷
効率、動作周波数が低下するという問題が生じる。窒化
物半導体を用いた電界効果トランジスタに対するオーミ
ックコンタクトとしては、チタン（Ｔｉ）／アルミニウ
ム（Ａｌ）の積層構造において比較的良好なオーミック
接触が得られる。しかしながら、チタンとアルミニウム
の膜厚比やアニ−ル温度、時間によって特性が大きく変
動し（笠原ほか、信学技法、ＥＤ９９−２０６、１９９
９）、良好な条件を見出すことは大変難しいという問題
があった。同様の問題は、トランジスタに限らず、発光
素子をはじめとする窒化物半導体を使った各種の半導体
装置においても同様に生ずる。すなわち、ＬＥＤや半導
体レーザなどの半導体装置においても、窒化物半導体と
電極との間のコンタクト抵抗は、発光強度や温度特性な
どの各種の重要な特性を決定する鍵となっている。従っ
て、良好なオーミックコンタクトを実現することは、窒
化物半導体を用いた半導体装置の全般に渡って強く望ま
れている。本発明は、かかる課題の認識に基づいてなさ
れたものである。すなわち、その目的は、安定に低抵抗
のオーミック接触を実現し、高周波、高出力、高効率で
動作する電界効果トランジスタをはじめとする高性能の
各種の半導体装置を提供することにある。
トランジスタを高出力、高効率、高周波動作させるため
の重要な課題の一つは、ソース・ドレイン電極における
コンタクト抵抗率を十分に低下させることである。抵抗
率が大きいと、寄生抵抗が増大し、ドレイン電流特性に
おけるニー電圧が高くなり、また、トランスコンダクタ
ンスが低くなる。その結果として、出力電力、電力負荷
効率、動作周波数が低下するという問題が生じる。窒化
物半導体を用いた電界効果トランジスタに対するオーミ
ックコンタクトとしては、チタン（Ｔｉ）／アルミニウ
ム（Ａｌ）の積層構造において比較的良好なオーミック
接触が得られる。しかしながら、チタンとアルミニウム
の膜厚比やアニ−ル温度、時間によって特性が大きく変
動し（笠原ほか、信学技法、ＥＤ９９−２０６、１９９
９）、良好な条件を見出すことは大変難しいという問題
があった。同様の問題は、トランジスタに限らず、発光
素子をはじめとする窒化物半導体を使った各種の半導体
装置においても同様に生ずる。すなわち、ＬＥＤや半導
体レーザなどの半導体装置においても、窒化物半導体と
電極との間のコンタクト抵抗は、発光強度や温度特性な
どの各種の重要な特性を決定する鍵となっている。従っ
て、良好なオーミックコンタクトを実現することは、窒
化物半導体を用いた半導体装置の全般に渡って強く望ま
れている。本発明は、かかる課題の認識に基づいてなさ
れたものである。すなわち、その目的は、安定に低抵抗
のオーミック接触を実現し、高周波、高出力、高効率で
動作する電界効果トランジスタをはじめとする高性能の
各種の半導体装置を提供することにある。
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の半導体装置は、第１の窒化物半導体
層と、前記第１の窒化物半導体層の上に設けられ、前記
第１の窒化物半導体層よりも大きなバンドギャップを有
する第２の窒化物半導体層と、前記第２の窒化物半導体
層の上に設けられた電極と、を備え、前記第２の窒化物
半導体層は、前記第１の窒化物半導体層との間の格子定
数の相違に起因した格子歪を有し、且つ前記第１の窒化
物半導体層のヘテロ界面近傍に蓄積された電子を前記電
極にトンネルさせることにより前記ｎ側電極のコンタク
ト抵抗を低下させることを特徴とする。上記構成によれ
ば、ヘテロ界面に蓄積された電子を電極にトンネルさせ
ることによるコンタクト抵抗率の低下が得られ、半導体
装置の各種特性を向上させることができる。一方、本発
明の第２の半導体装置は、ウルツ鉱型構造を有し第１の
窒化物半導体層と、前記第１の窒化物半導体層の上に設
けられ、前記第１の窒化物半導体層と格子定数が異な
り、より大きなバンドギャップを有し、且つ格子緩和し
ていない第２の窒化物半導体層と、前記第２の窒化物半
導体層の上に設けられたｎ側電極と、を備え、前記第２
の窒化物半導体層の層厚は、前記第１の窒化物半導体層
のヘテロ界面近傍に蓄積された電子の前記ｎ側電極への
トンネル電流成分による前記電極のコンタクト抵抗の低
下が生ずる範囲とされていることを特徴とする。上記構
成によっても、ヘテロ界面に蓄積された電子を電極にト
ンネルさせることによるコンタクト抵抗率の低下が得ら
れ、半導体装置の各種特性を向上させることができる。
また、本発明の第３の半導体装置は、ウルツ鉱型構造を
有した第１の窒化物半導体層と、前記第１の窒化物半導
体層の上に設けられ、前記第１の窒化物半導体層と格子
定数が異なり、より大きなバンドギャップを有し、且つ
格子緩和していない第２の窒化物半導体層と、前記第２
の窒化物半導体層の上に設けられたソース電極及びドレ
イン電極と、前記第２の窒化物半導体層の上に設けられ
たショットキーゲート電極と、を備え、前記第２の窒化
物半導体層の層厚は、前記第１の窒化物半導体層のヘテ
ロ界面近傍に蓄積された電子の前記ソース電極及びドレ
イン電極へのトンネル電流成分による前記ソース電極及
びドレイン電極のコンタクト抵抗の低下が生ずる範囲と
されていることを特徴とする。上記構成によれば、ヘテ
ロ界面に蓄積された電子を電極にトンネルさせることに
よるソース電極及びドレイン電極のコンタクト抵抗率の
低下が得られ、半導体装置の各種特性を向上させること
ができる。また、本発明の第４の半導体装置は、ウルツ
鉱型構造を有した第１の窒化物半導体層と、前記第１の
窒化物半導体層の上に選択的に設けられ、前記第１の窒
化物半導体層と格子定数が異なり、より大きなバンドギ
ャップを有し、且つ格子緩和していない第２の窒化物半
導体層と、前記第１の窒化物半導体層の上に選択的に設
けられ、前記第１の窒化物半導体層と格子定数が異な
り、より大きなバンドギャップを有する第３の窒化物半
導体層と、前記第２の窒化物半導体層の上に設けられた
ソース電極及びドレイン電極と、前記第３の窒化物半導
体層の上に設けられたショットキーゲート電極と、を備
え、前記第２の窒化物半導体層の層厚は、前記第１の窒
化物半導体層のヘテロ界面近傍に蓄積された電子の前記
ソース電極及びドレイン電極へのトンネル電流成分によ
る前記ソース電極及びドレイン電極のコンタクト抵抗の
低下が生ずる範囲とされていることを特徴とする。上記
構成によっても、ヘテロ界面に蓄積された電子を電極に
トンネルさせることによるソース電極及びドレイン電極
のコンタクト抵抗率の低下が得られ、半導体装置の各種
特性を向上させることができる。ここで、上記第１乃至
第４の半導体装置において、前記第２の窒化物半導体層
の層厚は、６ｎｍ以下であるものとすれば、トンネル電
流成分を顕著に増加させ、コンタクト抵抗を大幅に低下
させることが可能となる。また、前記第２の窒化物半導
体層が積層される前記１の窒化物半導体層の表面は、II
I族元素面であるものとすれば、分極による電荷蓄積の
効果を顕著に得ることができる。また、前記第１の窒化
物半導体層は、ＧａＮからなり、前記第２の窒化物半導
体層は、ＡｌＧａＮからなるものとすれば、多くの半導
体装置に適用が容易で、しかもコンタクト抵抗の低減の
効果が確実に得られる。例えば、本発明をトランジスタ
に適用すれば、ヘテロ界面に蓄積した２次元電子とオー
ミック電極となる金属のあいだで、トンネル現象による
電流を増大させ、低い抵抗率のオーミック電極を得るこ
とができる。その結果、電界効果トランジスタを高出
力、高効率、高周波で動作させることが可能となる。な
お、本願明細書において「窒化物半導体」とは、Ｂ
１−ｘ−ｙ−ｚＩｎｘＡｌｙＧａｚＮ（ｘ≦１，ｙ≦
１，ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成
比ｘ、ｙ、及びｚをそれぞれの範囲内で変化させたすべ
ての組成の半導体を含むものとする。さらに、これらに
所定のｎ型あるいはｐ型ドーパントや、プロトン、酸素
（Ｏ）、鉄（Ｆｅ）などの各種の不純物を導入したもの
も「窒化物半導体」に含まれるものとする。
め、本発明の第１の半導体装置は、第１の窒化物半導体
層と、前記第１の窒化物半導体層の上に設けられ、前記
第１の窒化物半導体層よりも大きなバンドギャップを有
する第２の窒化物半導体層と、前記第２の窒化物半導体
層の上に設けられた電極と、を備え、前記第２の窒化物
半導体層は、前記第１の窒化物半導体層との間の格子定
数の相違に起因した格子歪を有し、且つ前記第１の窒化
物半導体層のヘテロ界面近傍に蓄積された電子を前記電
極にトンネルさせることにより前記ｎ側電極のコンタク
ト抵抗を低下させることを特徴とする。上記構成によれ
ば、ヘテロ界面に蓄積された電子を電極にトンネルさせ
ることによるコンタクト抵抗率の低下が得られ、半導体
装置の各種特性を向上させることができる。一方、本発
明の第２の半導体装置は、ウルツ鉱型構造を有し第１の
窒化物半導体層と、前記第１の窒化物半導体層の上に設
けられ、前記第１の窒化物半導体層と格子定数が異な
り、より大きなバンドギャップを有し、且つ格子緩和し
ていない第２の窒化物半導体層と、前記第２の窒化物半
導体層の上に設けられたｎ側電極と、を備え、前記第２
の窒化物半導体層の層厚は、前記第１の窒化物半導体層
のヘテロ界面近傍に蓄積された電子の前記ｎ側電極への
トンネル電流成分による前記電極のコンタクト抵抗の低
下が生ずる範囲とされていることを特徴とする。上記構
成によっても、ヘテロ界面に蓄積された電子を電極にト
ンネルさせることによるコンタクト抵抗率の低下が得ら
れ、半導体装置の各種特性を向上させることができる。
また、本発明の第３の半導体装置は、ウルツ鉱型構造を
有した第１の窒化物半導体層と、前記第１の窒化物半導
体層の上に設けられ、前記第１の窒化物半導体層と格子
定数が異なり、より大きなバンドギャップを有し、且つ
格子緩和していない第２の窒化物半導体層と、前記第２
の窒化物半導体層の上に設けられたソース電極及びドレ
イン電極と、前記第２の窒化物半導体層の上に設けられ
たショットキーゲート電極と、を備え、前記第２の窒化
物半導体層の層厚は、前記第１の窒化物半導体層のヘテ
ロ界面近傍に蓄積された電子の前記ソース電極及びドレ
イン電極へのトンネル電流成分による前記ソース電極及
びドレイン電極のコンタクト抵抗の低下が生ずる範囲と
されていることを特徴とする。上記構成によれば、ヘテ
ロ界面に蓄積された電子を電極にトンネルさせることに
よるソース電極及びドレイン電極のコンタクト抵抗率の
低下が得られ、半導体装置の各種特性を向上させること
ができる。また、本発明の第４の半導体装置は、ウルツ
鉱型構造を有した第１の窒化物半導体層と、前記第１の
窒化物半導体層の上に選択的に設けられ、前記第１の窒
化物半導体層と格子定数が異なり、より大きなバンドギ
ャップを有し、且つ格子緩和していない第２の窒化物半
導体層と、前記第１の窒化物半導体層の上に選択的に設
けられ、前記第１の窒化物半導体層と格子定数が異な
り、より大きなバンドギャップを有する第３の窒化物半
導体層と、前記第２の窒化物半導体層の上に設けられた
ソース電極及びドレイン電極と、前記第３の窒化物半導
体層の上に設けられたショットキーゲート電極と、を備
え、前記第２の窒化物半導体層の層厚は、前記第１の窒
化物半導体層のヘテロ界面近傍に蓄積された電子の前記
ソース電極及びドレイン電極へのトンネル電流成分によ
る前記ソース電極及びドレイン電極のコンタクト抵抗の
低下が生ずる範囲とされていることを特徴とする。上記
構成によっても、ヘテロ界面に蓄積された電子を電極に
トンネルさせることによるソース電極及びドレイン電極
のコンタクト抵抗率の低下が得られ、半導体装置の各種
特性を向上させることができる。ここで、上記第１乃至
第４の半導体装置において、前記第２の窒化物半導体層
の層厚は、６ｎｍ以下であるものとすれば、トンネル電
流成分を顕著に増加させ、コンタクト抵抗を大幅に低下
させることが可能となる。また、前記第２の窒化物半導
体層が積層される前記１の窒化物半導体層の表面は、II
I族元素面であるものとすれば、分極による電荷蓄積の
効果を顕著に得ることができる。また、前記第１の窒化
物半導体層は、ＧａＮからなり、前記第２の窒化物半導
体層は、ＡｌＧａＮからなるものとすれば、多くの半導
体装置に適用が容易で、しかもコンタクト抵抗の低減の
効果が確実に得られる。例えば、本発明をトランジスタ
に適用すれば、ヘテロ界面に蓄積した２次元電子とオー
ミック電極となる金属のあいだで、トンネル現象による
電流を増大させ、低い抵抗率のオーミック電極を得るこ
とができる。その結果、電界効果トランジスタを高出
力、高効率、高周波で動作させることが可能となる。な
お、本願明細書において「窒化物半導体」とは、Ｂ
１−ｘ−ｙ−ｚＩｎｘＡｌｙＧａｚＮ（ｘ≦１，ｙ≦
１，ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成
比ｘ、ｙ、及びｚをそれぞれの範囲内で変化させたすべ
ての組成の半導体を含むものとする。さらに、これらに
所定のｎ型あるいはｐ型ドーパントや、プロトン、酸素
（Ｏ）、鉄（Ｆｅ）などの各種の不純物を導入したもの
も「窒化物半導体」に含まれるものとする。
【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について詳細に説明する。図１は、本発明
の半導体装置の要部断面構造を表す模式図である。すな
わち、同図は、半導体装置Ｓの電極の部分の断面構造を
拡大表示した概念図である。このような半導体装置とし
ては、後に具体例としてあげるトランジスタをはじめと
して、発光ダイオードや半導体レーザあるいはその他各
種の光デバイスや電子デバイスを挙げることができる。
これらの半導体装置は、サファイアやＳｉＣなどの基板
上に形成したものであってもよく、このような基板を有
しないものであってもよい。そして、本発明によれば、
これらの半導体装置Ｓの電極の形成部において、第１の
窒化物半導体層１１と、第２の窒化物半導体層１２と、
電極１８と、がこの順に積層された構造を有する。以
下、これらの構成要素について詳しく説明する。まず、
第１の窒化物半導体層１１は、ウルツ鉱型構造を有し、
結晶格子が外的な応力などにより実質的に歪んでいない
状態、つまり、自由状態における本来の格子定数をその
まま有するような状態で、図示しない半導体装置の本体
の少なくとも一部に設けられている。第１の窒化物半導
体層１１の具体例としては、例えば、ＧａＮを挙げるこ
とができる。また、ＧａＮ以外にも、例えば、ＧａＮに
Ｇａ以外のIII族元素が添加されたものでもよい。また
さらに、この第１の窒化物半導体層の上面１１Ｕは、
（０００１）面であって、III族元素面となっているこ
とが望ましい。例えば、この層１１がＧａＮよりなる場
合には、その上面１１Ｕは、（０００１）ガリウム（Ｇ
ａ）面であることが望ましい。次に、第２の窒化物半導
体層１２は、第１の窒化物半導体層１１と格子定数が異
なり、より大きなバンドギャップを有し、且つ格子緩和
していない。つまり、第２の窒化物半導体層１２は、外
的な応力を受けて結晶格子が歪んだ状態とされている。
この「歪み」を生じさせる要因としては、典型的には、
第１の窒化物半導体層との格子定数の違いを挙げること
ができる。つまり、格子定数が異なる第１の窒化物半導
体層１１の上に第２の窒化物半導体層１２を積層するこ
とにより、ミスフィット歪みを第２の窒化物半導体層１
２に導入することができる。第２の窒化物半導体層１２
の具体例としては、例えば、ＡｌＧａＮを挙げることが
できる。つまり、ＧａＮなどからなる第１の窒化物半導
体層１１の上に、それよもバンドギャップが大きいＡｌ
ＧａＮが格子緩和した状態で積層されている。またさら
に、第２の窒化物は層１２は、その厚みが所定範囲より
も薄いことが望ましく、より具体的には、第１の窒化物
半導体層１１から電極１８に向けたトンネル電流成分が
実質的に得られる層厚の範囲を有する。その層厚は、典
型的には、６ｎｍ以下とすることが望ましい。このよう
な第２の窒化物半導体層１２の上には、電極１８が設け
られている。電極１８としては、ｎ型の窒化物半導体の
オーミック電極材料として公知のものを適宜用いること
ができる。例えば、チタン（Ｔｉ）とアルミニウム（Ａ
ｌ）とをこの順に積層させた構造を用いることができ
る。以上説明した構造によれば、半導体装置Ｓのｎ側の
コンタクト抵抗を低下させ、良好なオーミックコンタク
トが得られる。以下、その理由について詳述する。例え
ば、ＧａＮの上にＡｌｘＧａ（１―ｘ）Ｎ層を積層した
構造において、ＡｌｘＧａ（１―ｘ）Ｎ層が格子緩和し
ない場合には、大きなピエゾ分極と自発分極による電荷
が発生することが知られている（Ambacherほか、J. App
l. Phys.,85.no.6, p.3222, 1999）。ウルツ鉱型構造の
自由状態における本来の格子定数をそのまま有するよう
な状態の第１の窒化物半導体層１１（例えば、ＧａＮ）
のＧａ面に、格子緩和しない第２の窒化物半導体層１２
（例えば、ＡｌｘＧａ（１―ｘ）Ｎ）を積層すると、そ
のヘテロ界面Ｈにはピエゾ分極と自発分極による正の電
荷が蓄積し、同時にこの電荷に見合った電子Ｅがヘテロ
界面Ｈ近傍の第１の窒化物半導体層１１中に蓄積する。
本発明の構造では、第１の窒化物半導体層１１（例え
ば、ＧａＮ）の上に積層する第２の窒化物半導体層１２
（例えば、ＡｌｘＧａ（１―ｘ）Ｎ）の厚みを薄くする
ことにより、ヘテロ界面Ｈと電極１８との距離が短くな
り、ヘテロ界面Ｈに蓄積した電子Ｅが電極１８に流れ込
むことを容易にする。ヘテロ界面Ｈの電子密度は、界面
に発生するピエゾ分極と自発分極による正の電荷に依存
し、第２の窒化物半導体層１２としてＡｌＧａＮを用い
た場合には、アルミニウム（Ａｌ）のモル比に強く依存
する。以上説明したような現象はＧａＡｓ系のヘテロ接
合には見られず、窒化物半導体系のへテロ接合に特有の
現象である。図２は、ＧａＮ上にＡｌ０．３Ｇａ０．７
Ｎを形成し、さらにＡｌ０．３Ｇａ ０．７Ｎ上にチタン
（Ｔｉ）を積層した構造における、伝導帯下部のポテン
シャル分布を表すグラフ図である。すなわちこのグラフ
は、ポアソン方程式を解いて計算により得られた結果で
ある。また、ここでは、Ａｌ０．３Ｇａ０．７Ｎはドナ
濃度が１×１０１８ｃｍ−３のｎ型であるとした。ま
た、Ａｌ０．３Ｇａ０．７ＮとＧａＮとの界面には、こ
の接合に対応したピエゾ分極と自発分極による電荷があ
るとした。またさらに、この計算では、Ａｌ０．３Ｇａ
０．７Ｎの厚みｄを２ｎｍ、１０ｎｍ及び２０ｎｍと変
化させ、電子はフェルミデイラック分布に従うとした。
図２に表したように、いずれの構造においても、ヘテロ
界面近傍にポテンシャルの井戸Ｗが形成されている。そ
して、これらポテンシャル井戸Ｗの部分に電子が蓄積す
る。Ａｌ０．３Ｇａ０．７Ｎを薄くしていき、厚みをわ
ずか２ｎｍとしても、ポテンシャルの井戸Ｗができてお
り、ヘテロ界面に、電子が蓄積することがわかる。この
部分に蓄積した電子が半導体表面の金属電極１８にトン
ネル現象で流れるためには、Ａｌ０．３Ｇａ０．７Ｎが
薄くして、ポテンシャル障壁薄くすることが効果的で、
このようにすることで電流が増加することが期待でき
る。図２に例示したポテンシャル分布から、図１の構造
において電極１８に取り出される熱電子放出電流とトン
ネル電流とのバランスを計算することができる。図３
は、図１の構造におけるトンネル電流の熱電子放出電流
に対する割合を表すグラフ図である。すなわち、同図の
横軸はＡｌ０．３Ｇａ０．７Ｎ（第２の窒化物半導体層
１２）の厚みを表し、縦軸はこの半導体層を抜けて流れ
るトンネル電流の熱電子放出電流に対する割合を表す。
またここでは、Ａｌ０．３Ｇａ０．７Ｎのキャリア濃度
を１×１０１８ｃｍ−３、１×１０１９ｃｍ−３、５×
１０１９ｃｍ−３の３レベルとした。図３から、いずれ
のキャリア濃度においても、Ａｌ０．３Ｇａ０．７Ｎ層
の厚み薄くなるとトンネル電流の割合が増大する傾向が
見られる。Ａｌ０．３Ｇａ０ ．７Ｎのキャリア濃度が１
×１０１８ｃｍ−３の場合、膜厚が約２０ｎｍよりも薄
くなるとトンネル電流成分が増加しはじめ、膜厚が約１
０ｎｍよりも薄くなると急激に増加することが分かる。
また、キャリア濃度が１×１０１９ｃｍ−３の場合、膜
厚が約１５ｎｍよりも薄くなるとトンネル電流成分は増
加し始め、膜厚が約８ｎｍよりも薄くなると急激に増加
する。一方、キャリア濃度が５×１０１９ｃｍ−３の場
合、膜厚が約８ｎｍよりも薄くなるとトンネル電流成分
は増加しはじめ、膜厚が約６ｎｍよりも薄くなると急激
に増加する。このように、それぞれ臨界的な膜厚よりも
薄くなると、トンネル電流による接触抵抗の低下が顕著
に得られることになる。図３に例示したようなトンネル
電流と熱電子放出電流のデータから、電極１８のコンタ
クト抵抗率を計算できる。図４は、図１の構造における
電極１８のコンタクト抵抗率を表すグラフ図である。同
図から、例えばドナ濃度が１×１０１８ｃｍ−３の場
合、Ａｌ０．３Ｇａ ０．７Ｎの厚みが１０ｎｍ以下にな
るとコンタクト抵抗率は急激に低下することが分かる。
また、その他の濃度レベルのデータを見ても、Ａｌ
０．３Ｇａ０．７Ｎの厚みが１０ｎｍ以下になるとコン
タクト抵抗率は明瞭に低下し、６ｎｍ以下となると顕著
に低下することが分かる。ここで、図４には、３レベル
のドナ濃度についてそれぞれ抵抗の変化を表したが、厚
さを２ｎｍまで薄くすると、抵抗率はドナ濃度にほとん
ど依存せずに一点に収束する。図４に表した結果は、半
導体の有効質量近似を用いたものであり、第２の窒化物
半導体層（例えば、ＡｌＧａＮ）が薄いほど抵抗率を低
減できることを示している。実際には、第２の窒化物半
導体層（例えば、Ａｌ０．３Ｇａ０ ．７Ｎ）の厚みは少
なくとも格子定数よりも大きいことが必要である。プロ
セス変動を加味すると、第２の窒化物半導体層１２の厚
みはｃ軸の格子定数の２倍以上であることが必要で、Ａ
ｌｘＧａ（１―ｘ）Ｎを用いた場合、その厚さは格子定
数０．６ｎｍの２倍にあたる１．２ｎｍ以上であること
が必要である。ところで、図４に表した結果によれば、
従来のトランジスタ構造のようにＡｌ ０．３Ｇａ０．７
Ｎの厚みが２０ｎｍ〜３０ｎｍで、ドナ濃度が１０１８
ｃｍ− ３のオーダであると、コンタクト抵抗率は０．１
Ωｃｍ２以上と、きわめて高い値となってしまう。しか
し、現実のプロセスでは、オーミック電極の蒸着前にＲ
ＩＥ（Reactive Ion Etching）処理を行ったり、 電極
蒸着後に６００℃〜９００℃での高温アニ−ルを行って
いるため、半導体表面の実効的なキャリア濃度が増大し
ているとみられる。SchlossらによればＧａＮを８５０
℃でアニ−ルするとキャリア濃度が１桁上昇することが
報告されている（Appl. Phya.Lett.、68, No.19, p.270
2, 1996）。一方、通常のＧａＮ系ＨＥＭＴの場合、シ
ョットキ特性が劣化せず、しかも２次元電子が高濃度に
蓄積するように、ＡｌｘＧａ（１―ｘ）Ｎのドナ濃度を
（１〜５）×１０１８ｃｍ−３ とする場合が多い。Sc
hlossらの報告に従うと、オーミック電極形成時のア二
−ルにより、実効的なキャリア濃度は（１〜５）×１０
１９ｃｍ−３となると考えられる。従って、このような
トランジスタに本発明を適用する場合には、図４の結果
より、キャリア濃度が５×１０１９ｃｍ−３でも、Ａｌ
ｘＧａ（１―ｘ）Ｎの薄層化による抵抗率低減の効果を
得るには、ＡｌｘＧａ（１―ｘ）Ｎの厚みは６ｎｍ以下
とすることが望ましい。
の実施の形態について詳細に説明する。図１は、本発明
の半導体装置の要部断面構造を表す模式図である。すな
わち、同図は、半導体装置Ｓの電極の部分の断面構造を
拡大表示した概念図である。このような半導体装置とし
ては、後に具体例としてあげるトランジスタをはじめと
して、発光ダイオードや半導体レーザあるいはその他各
種の光デバイスや電子デバイスを挙げることができる。
これらの半導体装置は、サファイアやＳｉＣなどの基板
上に形成したものであってもよく、このような基板を有
しないものであってもよい。そして、本発明によれば、
これらの半導体装置Ｓの電極の形成部において、第１の
窒化物半導体層１１と、第２の窒化物半導体層１２と、
電極１８と、がこの順に積層された構造を有する。以
下、これらの構成要素について詳しく説明する。まず、
第１の窒化物半導体層１１は、ウルツ鉱型構造を有し、
結晶格子が外的な応力などにより実質的に歪んでいない
状態、つまり、自由状態における本来の格子定数をその
まま有するような状態で、図示しない半導体装置の本体
の少なくとも一部に設けられている。第１の窒化物半導
体層１１の具体例としては、例えば、ＧａＮを挙げるこ
とができる。また、ＧａＮ以外にも、例えば、ＧａＮに
Ｇａ以外のIII族元素が添加されたものでもよい。また
さらに、この第１の窒化物半導体層の上面１１Ｕは、
（０００１）面であって、III族元素面となっているこ
とが望ましい。例えば、この層１１がＧａＮよりなる場
合には、その上面１１Ｕは、（０００１）ガリウム（Ｇ
ａ）面であることが望ましい。次に、第２の窒化物半導
体層１２は、第１の窒化物半導体層１１と格子定数が異
なり、より大きなバンドギャップを有し、且つ格子緩和
していない。つまり、第２の窒化物半導体層１２は、外
的な応力を受けて結晶格子が歪んだ状態とされている。
この「歪み」を生じさせる要因としては、典型的には、
第１の窒化物半導体層との格子定数の違いを挙げること
ができる。つまり、格子定数が異なる第１の窒化物半導
体層１１の上に第２の窒化物半導体層１２を積層するこ
とにより、ミスフィット歪みを第２の窒化物半導体層１
２に導入することができる。第２の窒化物半導体層１２
の具体例としては、例えば、ＡｌＧａＮを挙げることが
できる。つまり、ＧａＮなどからなる第１の窒化物半導
体層１１の上に、それよもバンドギャップが大きいＡｌ
ＧａＮが格子緩和した状態で積層されている。またさら
に、第２の窒化物は層１２は、その厚みが所定範囲より
も薄いことが望ましく、より具体的には、第１の窒化物
半導体層１１から電極１８に向けたトンネル電流成分が
実質的に得られる層厚の範囲を有する。その層厚は、典
型的には、６ｎｍ以下とすることが望ましい。このよう
な第２の窒化物半導体層１２の上には、電極１８が設け
られている。電極１８としては、ｎ型の窒化物半導体の
オーミック電極材料として公知のものを適宜用いること
ができる。例えば、チタン（Ｔｉ）とアルミニウム（Ａ
ｌ）とをこの順に積層させた構造を用いることができ
る。以上説明した構造によれば、半導体装置Ｓのｎ側の
コンタクト抵抗を低下させ、良好なオーミックコンタク
トが得られる。以下、その理由について詳述する。例え
ば、ＧａＮの上にＡｌｘＧａ（１―ｘ）Ｎ層を積層した
構造において、ＡｌｘＧａ（１―ｘ）Ｎ層が格子緩和し
ない場合には、大きなピエゾ分極と自発分極による電荷
が発生することが知られている（Ambacherほか、J. App
l. Phys.,85.no.6, p.3222, 1999）。ウルツ鉱型構造の
自由状態における本来の格子定数をそのまま有するよう
な状態の第１の窒化物半導体層１１（例えば、ＧａＮ）
のＧａ面に、格子緩和しない第２の窒化物半導体層１２
（例えば、ＡｌｘＧａ（１―ｘ）Ｎ）を積層すると、そ
のヘテロ界面Ｈにはピエゾ分極と自発分極による正の電
荷が蓄積し、同時にこの電荷に見合った電子Ｅがヘテロ
界面Ｈ近傍の第１の窒化物半導体層１１中に蓄積する。
本発明の構造では、第１の窒化物半導体層１１（例え
ば、ＧａＮ）の上に積層する第２の窒化物半導体層１２
（例えば、ＡｌｘＧａ（１―ｘ）Ｎ）の厚みを薄くする
ことにより、ヘテロ界面Ｈと電極１８との距離が短くな
り、ヘテロ界面Ｈに蓄積した電子Ｅが電極１８に流れ込
むことを容易にする。ヘテロ界面Ｈの電子密度は、界面
に発生するピエゾ分極と自発分極による正の電荷に依存
し、第２の窒化物半導体層１２としてＡｌＧａＮを用い
た場合には、アルミニウム（Ａｌ）のモル比に強く依存
する。以上説明したような現象はＧａＡｓ系のヘテロ接
合には見られず、窒化物半導体系のへテロ接合に特有の
現象である。図２は、ＧａＮ上にＡｌ０．３Ｇａ０．７
Ｎを形成し、さらにＡｌ０．３Ｇａ ０．７Ｎ上にチタン
（Ｔｉ）を積層した構造における、伝導帯下部のポテン
シャル分布を表すグラフ図である。すなわちこのグラフ
は、ポアソン方程式を解いて計算により得られた結果で
ある。また、ここでは、Ａｌ０．３Ｇａ０．７Ｎはドナ
濃度が１×１０１８ｃｍ−３のｎ型であるとした。ま
た、Ａｌ０．３Ｇａ０．７ＮとＧａＮとの界面には、こ
の接合に対応したピエゾ分極と自発分極による電荷があ
るとした。またさらに、この計算では、Ａｌ０．３Ｇａ
０．７Ｎの厚みｄを２ｎｍ、１０ｎｍ及び２０ｎｍと変
化させ、電子はフェルミデイラック分布に従うとした。
図２に表したように、いずれの構造においても、ヘテロ
界面近傍にポテンシャルの井戸Ｗが形成されている。そ
して、これらポテンシャル井戸Ｗの部分に電子が蓄積す
る。Ａｌ０．３Ｇａ０．７Ｎを薄くしていき、厚みをわ
ずか２ｎｍとしても、ポテンシャルの井戸Ｗができてお
り、ヘテロ界面に、電子が蓄積することがわかる。この
部分に蓄積した電子が半導体表面の金属電極１８にトン
ネル現象で流れるためには、Ａｌ０．３Ｇａ０．７Ｎが
薄くして、ポテンシャル障壁薄くすることが効果的で、
このようにすることで電流が増加することが期待でき
る。図２に例示したポテンシャル分布から、図１の構造
において電極１８に取り出される熱電子放出電流とトン
ネル電流とのバランスを計算することができる。図３
は、図１の構造におけるトンネル電流の熱電子放出電流
に対する割合を表すグラフ図である。すなわち、同図の
横軸はＡｌ０．３Ｇａ０．７Ｎ（第２の窒化物半導体層
１２）の厚みを表し、縦軸はこの半導体層を抜けて流れ
るトンネル電流の熱電子放出電流に対する割合を表す。
またここでは、Ａｌ０．３Ｇａ０．７Ｎのキャリア濃度
を１×１０１８ｃｍ−３、１×１０１９ｃｍ−３、５×
１０１９ｃｍ−３の３レベルとした。図３から、いずれ
のキャリア濃度においても、Ａｌ０．３Ｇａ０．７Ｎ層
の厚み薄くなるとトンネル電流の割合が増大する傾向が
見られる。Ａｌ０．３Ｇａ０ ．７Ｎのキャリア濃度が１
×１０１８ｃｍ−３の場合、膜厚が約２０ｎｍよりも薄
くなるとトンネル電流成分が増加しはじめ、膜厚が約１
０ｎｍよりも薄くなると急激に増加することが分かる。
また、キャリア濃度が１×１０１９ｃｍ−３の場合、膜
厚が約１５ｎｍよりも薄くなるとトンネル電流成分は増
加し始め、膜厚が約８ｎｍよりも薄くなると急激に増加
する。一方、キャリア濃度が５×１０１９ｃｍ−３の場
合、膜厚が約８ｎｍよりも薄くなるとトンネル電流成分
は増加しはじめ、膜厚が約６ｎｍよりも薄くなると急激
に増加する。このように、それぞれ臨界的な膜厚よりも
薄くなると、トンネル電流による接触抵抗の低下が顕著
に得られることになる。図３に例示したようなトンネル
電流と熱電子放出電流のデータから、電極１８のコンタ
クト抵抗率を計算できる。図４は、図１の構造における
電極１８のコンタクト抵抗率を表すグラフ図である。同
図から、例えばドナ濃度が１×１０１８ｃｍ−３の場
合、Ａｌ０．３Ｇａ ０．７Ｎの厚みが１０ｎｍ以下にな
るとコンタクト抵抗率は急激に低下することが分かる。
また、その他の濃度レベルのデータを見ても、Ａｌ
０．３Ｇａ０．７Ｎの厚みが１０ｎｍ以下になるとコン
タクト抵抗率は明瞭に低下し、６ｎｍ以下となると顕著
に低下することが分かる。ここで、図４には、３レベル
のドナ濃度についてそれぞれ抵抗の変化を表したが、厚
さを２ｎｍまで薄くすると、抵抗率はドナ濃度にほとん
ど依存せずに一点に収束する。図４に表した結果は、半
導体の有効質量近似を用いたものであり、第２の窒化物
半導体層（例えば、ＡｌＧａＮ）が薄いほど抵抗率を低
減できることを示している。実際には、第２の窒化物半
導体層（例えば、Ａｌ０．３Ｇａ０ ．７Ｎ）の厚みは少
なくとも格子定数よりも大きいことが必要である。プロ
セス変動を加味すると、第２の窒化物半導体層１２の厚
みはｃ軸の格子定数の２倍以上であることが必要で、Ａ
ｌｘＧａ（１―ｘ）Ｎを用いた場合、その厚さは格子定
数０．６ｎｍの２倍にあたる１．２ｎｍ以上であること
が必要である。ところで、図４に表した結果によれば、
従来のトランジスタ構造のようにＡｌ ０．３Ｇａ０．７
Ｎの厚みが２０ｎｍ〜３０ｎｍで、ドナ濃度が１０１８
ｃｍ− ３のオーダであると、コンタクト抵抗率は０．１
Ωｃｍ２以上と、きわめて高い値となってしまう。しか
し、現実のプロセスでは、オーミック電極の蒸着前にＲ
ＩＥ（Reactive Ion Etching）処理を行ったり、 電極
蒸着後に６００℃〜９００℃での高温アニ−ルを行って
いるため、半導体表面の実効的なキャリア濃度が増大し
ているとみられる。SchlossらによればＧａＮを８５０
℃でアニ−ルするとキャリア濃度が１桁上昇することが
報告されている（Appl. Phya.Lett.、68, No.19, p.270
2, 1996）。一方、通常のＧａＮ系ＨＥＭＴの場合、シ
ョットキ特性が劣化せず、しかも２次元電子が高濃度に
蓄積するように、ＡｌｘＧａ（１―ｘ）Ｎのドナ濃度を
（１〜５）×１０１８ｃｍ−３ とする場合が多い。Sc
hlossらの報告に従うと、オーミック電極形成時のア二
−ルにより、実効的なキャリア濃度は（１〜５）×１０
１９ｃｍ−３となると考えられる。従って、このような
トランジスタに本発明を適用する場合には、図４の結果
より、キャリア濃度が５×１０１９ｃｍ−３でも、Ａｌ
ｘＧａ（１―ｘ）Ｎの薄層化による抵抗率低減の効果を
得るには、ＡｌｘＧａ（１―ｘ）Ｎの厚みは６ｎｍ以下
とすることが望ましい。
【実施例】以下、実施例を参照しつつ、本発明の実施の
形態についてさらに詳細に説明する。 （第１の実施例）図５は、本発明の第１の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。すなわち、このトランジスタは、Ｇａ
Ｎチャネル層１１の上に、厚みが１ｎｍ以上６ｎｍ以下
のＡｌｘＧａ（１―ｘ）Ｎ層１２が積層され、この上
に、ソース電極１８、ドレイン電極１９及びゲート電極
２０がそれぞれ形成された構造を有する。この電界効果
トランジスタの構造について、以下、その製造工程を参
照しつつ説明する。まず、図示しない（０００１）サフ
ァイア基板またはＳｉＣ基板の上にＡｌＮからなる核生
成層を薄く、たとえば４ｎｍ程度形成する。この上に、
アンドープのＧａＮ層１１をＭＯＣＶＤ（Metal-Organi
c Chemical Vapor Deposition：有機金属化学気相成
長）法により、十分に厚く、たとえば２μｍの厚みに成
長させる。次に、ＡｌｘＧａ（１―ｘ）Ｎ（０＜ｘ＜
１）層１２として、たとえばＡｌのモル比ｘが０．３と
なるＡｌ０．３Ｇａ０．７Ｎ層を、１ｎｍ〜６ｎｍの範
囲の厚さ、たとえば２ｎｍの厚さで、同じくＭＯＣＶＤ
法により形成する。これらのＭＯＣＶＤによる結晶成長
には、Ｇａを含む有機金属化合物（例えば、トリメチル
ガリウム）の第１原料ガスと、Ａｌを含む有機金属化合
物（例えば、トリメチルアルミニウム）の第２原料ガス
と、窒素を含む第３原料ガス（例えば、アンモニア）を
用いることができる。Ａｌ０．３Ｇａ０．７Ｎ層１２は
アンド−プとしても、ｎ型としても良いが、ここではド
ナ濃度が５×１０１８ｃｍ−３のｎ型となるようシリコ
ン（Ｓｉ）を不純物として含む層とした。シリコンを導
入するための原料ガスとしては、シランまたはテトラエ
チルシランなどの有機シランを用いることができる。こ
のような結晶成長の後、Ａｌ０．３Ｇａ０．７Ｎ層１２
の上にオーミック電極とする金属、たとえばＴｉ（下）
／Ａｌ／Ｎｉ／Ａｕ（上）をそれぞれ２５ｎｍ、２５０
ｎｍ、４０ｎｍ、４５ｎｍの厚さとして積層するよう蒸
着形成して、ソース電極１８及びドレイン電極１９とす
る。さらにこれらの間に、チタン（Ｔｉ）よりも仕事関
数が大きく、Ａｌ０．３Ｇａ０．７Ｎとショットキ接合
する金属の組合わせ、たとえばＮｉ（下層）／Ａｕ（上
層）をそれぞれ５０ｎｍ、２５０ｎｍの厚さとして積層
するよう、Ａｌ０． ３Ｇａ０．７Ｎ層１２の上に蒸着形
成してゲート電極２０とする。本実施例によれば、ソー
ス・ドレイン電極１８、１９とＧａＮ層１１との間に薄
いＡｌｘＧａ（１―ｘ）Ｎ層１２を設けることにより、
オーミック電極の抵抗率を低減することができた。ま
た、本実施例の構造においては、ＡｌｘＧａ（１―ｘ）
Ｎ層１２の厚さが狭い範囲に限定されるため、Ａｌの組
成を決めると、閾値電圧はほぼ一定の値となる。つま
り、Ａｌの組成比を変化させることで、所望の閾値電圧
を得ることができる。 （第２の実施例）図６は、本発明の第２の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。同図については、図１乃至図５に関し
て前述したものと同様の要素には同一の符号を付して詳
細な説明は省略する。本実施例のトランジスタの場合
は、ＡｌｘＧａ（１―ｘ）Ｎ層１２Ａは従来のトランジ
スタと同様に、所望の閾値電圧となるように厚く形成し
ておく。そして、オーミック電極１８、１９の下部１２
Ｂを１ｎｍ〜６ｎｍの範囲まで薄層化する構造とする。
この構造においても、第１実施例と同様の効果が得られ
る。本実施例の構造を作成するには、第１実施例の作成
方法に際して、ＡｌｘＧａ （１―ｘ）Ｎ層１２は従来構
造と同様に厚く形成しておき、ソース・ドレイン電極１
８、１９を形成する前に、これらオーミック電極を形成
するＡｌｘＧａ（１ ―ｘ）Ｎ層の一部をエッチングする
工程を加える。エッチングに際しては、塩素ガスなどを
用いた反応性イオンエッチングの手法で行うことができ
る。この構造は第１実施例に比べて、所望の閾値電圧を
実現するという点ではより柔軟に対応できる。但し、エ
ッチングの工程を付加する必要がある点で、作成の時間
とコストが増大する。本実施例の電界構造トランジスタ
について、ソース電極１８、ドレイン電極１９のコンタ
クト抵抗を測定したところ、従来構造の１／１０に低減
できた。その結果、ドレイン電流特性のニー電圧は１０
％低下、トランスコンダクタンスは２０％向上した。こ
れにより、周波数２０ＧＨｚ、ＡＢ級動作での電力付加
効率の最大値は、従来構造に比べて１０％大きくするこ
とができた。 （第３の実施例）図７は、本発明の第３の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。同図についても、図１乃至図６に関し
て前述したものと同様の要素には同一の符号を付して詳
細な説明は省略する。本実施例のトランジスタの場合
は、第２実施例の構造において、エッチングされたＡｌ
ｘＧａ（１―ｘ）Ｎ層１２Ｂの領域を、オーミック電極
となるソース・ドレイン電極１８、１９よりも広く形成
している。現行のプロセスにおいては、ＡｌｘＧａ
（１―ｘ）Ｎ層のエッチングに用いるマスクとオーミッ
ク電極のパターニングに用いるマスクとに、「合わせず
れ」を考慮した余裕を持たせることが必要である。従っ
て、図６に表した構造を正確に作成することは難しく、
本実施例のようにマージンを設けた構造のほうが製造が
容易である。また、本実施例のトランジスタにおいて
も、ソース・ドレイン電極１８、１９とＧａＮ層１１と
の間に薄いＡｌｘＧａ（１―ｘ）Ｎ層１２Ｂを設けるこ
とにより、オーミック電極の抵抗率を低減することがで
きた。 （第４の実施例）図８は、本発明の第４の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。同図についても、図１乃至図７に関し
て前述したものと同様の要素には同一の符号を付して詳
細な説明は省略する。本実施例のトランジスタの場合
は、第２実施例の構造において、エッチングされたＡｌ
ｘＧａ（１―ｘ）Ｎ層１２Ｂの領域を、オーミック電極
となるソース・ドレイン電極１８、１９よりも狭く形成
している。本実施例においても、第３実施例に関して前
述したように、ＡｌｘＧａ（１― ｘ）Ｎ層のエッチング
に用いるマスクとオーミック電極のパターニングに用い
るマスクの「合わせずれ」を考慮したマージンが設けら
れているので製造が容易である。また、本実施例のトラ
ンジスタにおいても、ソース・ドレイン電極１８、１９
とＧａＮ層１１との間に薄いＡｌｘＧａ（１―ｘ）Ｎ層
１２Ｂを設けることにより、オーミック電極の抵抗率を
低減することができた。 （第５の実施例）図９は、本発明の第５の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。以下、本実施例のトランジスタの構造
について、その製造工程を参照しつつ説明する。まず、
ＭＯＣＶＤ法などの方法により、サファイア基板上もし
くはＳｉＣ基板上にＡｌＮの核生成層を薄く、たとえば
４ｎｍ形成し、この上にチャネルとなるＧａＮ層１１を
十分に厚く、たとえば２μｍ成長させ、ＡｌｘＧａ
（１―ｘ）Ｎ層、たとえばＡｌ０．３Ｇａ０．７Ｎ層１
３を順に２０ｎｍ成長させる。これらのＭＯＣＶＤによ
る結晶成長には、第１実施例に関して前述したものと同
様のガスを用いることができる。また、Ａｌ０．３Ｇａ
０．７Ｎ層１３は、ドナ濃度が５×１０１８ｃｍ−３の
ｎ型となるようシリコンを不純物として含む層とする。
Ｓｉを導入するための原料ガスも第１実施例と同様とす
ることができる。次に、基板全面に熱ＣＶＤ等でＳｉＯ
２膜を堆積させた後、リソグラフィー工程にてフォトレ
ジストのパターニングを行い、フォトレジストをマスク
として弗化アンモニウム等でウェットエッチングを行
い、続いてフォトレジストを剥離することにより、Ｓｉ
Ｏ２マスクを形成する。塩素系ガスおよびアルゴン等の
不活性ガスを用いた、例えばＥＣＲ−ＲＩＢＥ（Electr
on Cyclotron Resonance-Reactive Ion BeamEtching）
によりｎ型Ａｌ０．３Ｇａ０．７Ｎ層１３のエッチング
を行う。次に、ＳｉＯ２マスクを弗化アンモニウム等で
除去し、ＭＢＥ（分子線エピタキシャル）装置等をもち
いて、１ｎｍ〜６ｎｍ の範囲の厚さで、たとえばＡｌ
のモル比ｘが０．３となるＡｌ０．３Ｇａ０．７Ｎ層１
２を全面に再成長する。次に、基板全面に熱ＣＶＤ等で
ＳｉＯ２膜を堆積させた後、リソグラフィー工程にてフ
ォトレジストのパターニングを行い、フォトレジストを
マスクとして弗化アンモニウム等でウェットエッチング
を行い、先のエッチングによりｎ型Ａｌ ０．３Ｇａ
０．７Ｎ層１３が除去された領域のＧａＮ層１１上に再
成長したＡｌ ０．３Ｇａ０．７Ｎ層１２上に、蒸着装置
にて例えばＴｉ（下層）／Ａｌ（上層）それぞれ２５ｎ
ｍ、２５０ｎｍからなる積層金属膜を蒸着し、リフトオ
フ工程後に例えば窒素雰囲気中にて９００℃３０秒間の
熱処理を行い、ソース電極１８及びドレイン電極１９を
形成する。続いて、リソグラフィー工程にてフォトレジ
ストのパターニングを行い、フォトレジストをマスクと
して弗化アンモニウム等でウェットエッチングを行い、
続いてｎ型Ａｌ０．３Ｇａ０．７Ｎ層１３上に再成長し
たＡｌ０．３Ｇａ０．７Ｎ層１２上に、蒸着装置にて例
えば、Ｎｉ（下層）／Ａｕ（上層）それぞれ５０ｎｍ、
２５０ｎｍからなる積層金属膜を蒸着し、リフトオフ工
程後に例えば窒素雰囲気中にて３００℃１０分間の熱処
理を行い、ゲート電極２０を形成する。以上説明した本
実施例によれば、ゲート部分は厚いＡｌＧａＮ層１３を
設けることにより、閾値を確実且つ容易に制御し、ソー
ス・ドレイン電極のコンタクト部には、薄いＡｌＧａＮ
層１２を設けることにより本発明のコンタクト抵抗低減
効果を確実に得ることができる。 （第６の実施例）図１０は、本発明の第６の実施例とし
てのヘテロ接合電界効果トランジスタの要部断面構造を
表す模式図である。以下、本実施例のトランジスタの構
造について、その製造工程を参照しつつ説明する。ま
ず、ＭＯＣＶＤ法などの方法により、サファイア基板上
もしくはＳｉＣ基板上にＡｌＮの核生成層を薄く、たと
えば４ｎｍ形成し、この上にチャネルとなるアンドープ
ＧａＮ層１１を十分に厚く、たとえば２μｍ成長させ、
この上にスペーサ層となるアンドープＡｌ０．３Ｇａ
０．７Ｎ層１２を１ｎｍ〜６ｎｍの範囲の厚さで成長
し、この上に電子供給層となるｎ型Ａｌ０．３Ｇａ
０．７Ｎ層１６を順に１０ｎｍ成長させる。この上にシ
ョットキーコンタクト層となるアンドープＡｌ０．３Ｇ
ａ０．７Ｎ層１７を５ｎｍの厚さに形成する。これらの
ＭＯＣＶＤによる結晶成長には、第１実施例に関して前
述したものと同様のガスを用いることができる。電子供
給層であるＡｌ０．３Ｇａ０．７Ｎ層１６はドナ濃度が
５×１０１８ｃｍ−３のｎ型となるようシリコンを不純
物として含む層とする。シリコンを導入するための原料
ガスについても、第１実施例と同様とすることができ
る。次に、基板全面に熱ＣＶＤ等でＳｉＯ２膜を堆積さ
せた後、リソグラフィー工程にてフォトレジストのパタ
ーニングを行い、フォトレジストをマスクとして弗化ア
ンモニウム等でウェットエッチングを行い、続いてフォ
トレジストを剥離することでＳｉＯ２マスクを形成す
る。塩素系ガスおよびアルゴン等の不活性ガスを用いた
例えばＥＣＲ−ＲＩＢＥにより電子供給層であるｎ型Ａ
ｌ０．３Ｇａ０ ．７Ｎ層１６と、ショットキーコンタク
ト層であるアンドープＡｌ０．３Ｇａ０ ．７Ｎ層１７を
エッチングする。次に、基板全面に熱ＣＶＤ等でＳｉＯ
２膜を堆積させた後、リソグラフィー工程にてフォトレ
ジストのパターニングを行い、フォトレジストをマスク
として弗化アンモニウム等でウェットエッチングを行
い、続いて先のエッチングにより表面へ露出したスペー
サ層であるアンドープＡｌ０．３Ｇａ０．７Ｎ層１２上
へ、蒸着装置にて例えばＴｉ（下層）／Ａｌ（上層）そ
れぞれ２５ｎｍ、２５０ｎｍからなる積層金属膜を蒸着
し、リフトオフ工程後に例えば窒素雰囲気中にて９００
℃３０秒間の熱処理を行い、ソース電極１８及びドレイ
ン電極１９を形成する。続いて、リソグラフィー工程に
てフォトレジストのパターニングを行い、フォトレジス
トをマスクとして弗化アンモニウム等でウェットエッチ
ングを行い、続いて蒸着装置にて例えばＮｉ（下層）／
Ａｕ（上層）それぞれ５０ｎｍ、２５０ｎｍからなる積
層金属膜を蒸着し、リフトオフ工程後に例えば窒素雰囲
気中にて３００℃１０分間の熱処理を行い、アンドープ
Ａｌ０．３Ｇａ０．７Ｎ層１７上へゲート電極２０を形
成する。本実施例においても、ソース・ドレイン電極１
８、１９とＧａＮ層１１との間に薄いＡｌｘＧａ（１―
ｘ）Ｎ層１２を設けることにより、オーミック電極の抵
抗率を低減することができた。以上、具体例を例示しつ
つ本発明の実施の形態について説明した。しかし、本発
明は、上述した各具体例に限定されるものではない。例
えば、本発明は、具体例として表したトランジスタに限
定されず、その他、発光ダイオードや半導体レーザある
いはその他各種の半導体装置に適用して同様の効果を得
ることができ、これらも本発明の範囲に包含される。ま
た、トランジスタの構造についても、具体例として表し
たものには限定されず、その他、当業者が本発明を適用
しつつ設計変更して得られる全ての半導体装置は、本発
明の範囲に包含される。例えば、半導体装置の各部を構
成する材料、添加不純物、膜厚、形状、導電型、形成方
法などについて当業者が適宜設計変更したものは本発明
の範囲に包含される。
形態についてさらに詳細に説明する。 （第１の実施例）図５は、本発明の第１の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。すなわち、このトランジスタは、Ｇａ
Ｎチャネル層１１の上に、厚みが１ｎｍ以上６ｎｍ以下
のＡｌｘＧａ（１―ｘ）Ｎ層１２が積層され、この上
に、ソース電極１８、ドレイン電極１９及びゲート電極
２０がそれぞれ形成された構造を有する。この電界効果
トランジスタの構造について、以下、その製造工程を参
照しつつ説明する。まず、図示しない（０００１）サフ
ァイア基板またはＳｉＣ基板の上にＡｌＮからなる核生
成層を薄く、たとえば４ｎｍ程度形成する。この上に、
アンドープのＧａＮ層１１をＭＯＣＶＤ（Metal-Organi
c Chemical Vapor Deposition：有機金属化学気相成
長）法により、十分に厚く、たとえば２μｍの厚みに成
長させる。次に、ＡｌｘＧａ（１―ｘ）Ｎ（０＜ｘ＜
１）層１２として、たとえばＡｌのモル比ｘが０．３と
なるＡｌ０．３Ｇａ０．７Ｎ層を、１ｎｍ〜６ｎｍの範
囲の厚さ、たとえば２ｎｍの厚さで、同じくＭＯＣＶＤ
法により形成する。これらのＭＯＣＶＤによる結晶成長
には、Ｇａを含む有機金属化合物（例えば、トリメチル
ガリウム）の第１原料ガスと、Ａｌを含む有機金属化合
物（例えば、トリメチルアルミニウム）の第２原料ガス
と、窒素を含む第３原料ガス（例えば、アンモニア）を
用いることができる。Ａｌ０．３Ｇａ０．７Ｎ層１２は
アンド−プとしても、ｎ型としても良いが、ここではド
ナ濃度が５×１０１８ｃｍ−３のｎ型となるようシリコ
ン（Ｓｉ）を不純物として含む層とした。シリコンを導
入するための原料ガスとしては、シランまたはテトラエ
チルシランなどの有機シランを用いることができる。こ
のような結晶成長の後、Ａｌ０．３Ｇａ０．７Ｎ層１２
の上にオーミック電極とする金属、たとえばＴｉ（下）
／Ａｌ／Ｎｉ／Ａｕ（上）をそれぞれ２５ｎｍ、２５０
ｎｍ、４０ｎｍ、４５ｎｍの厚さとして積層するよう蒸
着形成して、ソース電極１８及びドレイン電極１９とす
る。さらにこれらの間に、チタン（Ｔｉ）よりも仕事関
数が大きく、Ａｌ０．３Ｇａ０．７Ｎとショットキ接合
する金属の組合わせ、たとえばＮｉ（下層）／Ａｕ（上
層）をそれぞれ５０ｎｍ、２５０ｎｍの厚さとして積層
するよう、Ａｌ０． ３Ｇａ０．７Ｎ層１２の上に蒸着形
成してゲート電極２０とする。本実施例によれば、ソー
ス・ドレイン電極１８、１９とＧａＮ層１１との間に薄
いＡｌｘＧａ（１―ｘ）Ｎ層１２を設けることにより、
オーミック電極の抵抗率を低減することができた。ま
た、本実施例の構造においては、ＡｌｘＧａ（１―ｘ）
Ｎ層１２の厚さが狭い範囲に限定されるため、Ａｌの組
成を決めると、閾値電圧はほぼ一定の値となる。つま
り、Ａｌの組成比を変化させることで、所望の閾値電圧
を得ることができる。 （第２の実施例）図６は、本発明の第２の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。同図については、図１乃至図５に関し
て前述したものと同様の要素には同一の符号を付して詳
細な説明は省略する。本実施例のトランジスタの場合
は、ＡｌｘＧａ（１―ｘ）Ｎ層１２Ａは従来のトランジ
スタと同様に、所望の閾値電圧となるように厚く形成し
ておく。そして、オーミック電極１８、１９の下部１２
Ｂを１ｎｍ〜６ｎｍの範囲まで薄層化する構造とする。
この構造においても、第１実施例と同様の効果が得られ
る。本実施例の構造を作成するには、第１実施例の作成
方法に際して、ＡｌｘＧａ （１―ｘ）Ｎ層１２は従来構
造と同様に厚く形成しておき、ソース・ドレイン電極１
８、１９を形成する前に、これらオーミック電極を形成
するＡｌｘＧａ（１ ―ｘ）Ｎ層の一部をエッチングする
工程を加える。エッチングに際しては、塩素ガスなどを
用いた反応性イオンエッチングの手法で行うことができ
る。この構造は第１実施例に比べて、所望の閾値電圧を
実現するという点ではより柔軟に対応できる。但し、エ
ッチングの工程を付加する必要がある点で、作成の時間
とコストが増大する。本実施例の電界構造トランジスタ
について、ソース電極１８、ドレイン電極１９のコンタ
クト抵抗を測定したところ、従来構造の１／１０に低減
できた。その結果、ドレイン電流特性のニー電圧は１０
％低下、トランスコンダクタンスは２０％向上した。こ
れにより、周波数２０ＧＨｚ、ＡＢ級動作での電力付加
効率の最大値は、従来構造に比べて１０％大きくするこ
とができた。 （第３の実施例）図７は、本発明の第３の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。同図についても、図１乃至図６に関し
て前述したものと同様の要素には同一の符号を付して詳
細な説明は省略する。本実施例のトランジスタの場合
は、第２実施例の構造において、エッチングされたＡｌ
ｘＧａ（１―ｘ）Ｎ層１２Ｂの領域を、オーミック電極
となるソース・ドレイン電極１８、１９よりも広く形成
している。現行のプロセスにおいては、ＡｌｘＧａ
（１―ｘ）Ｎ層のエッチングに用いるマスクとオーミッ
ク電極のパターニングに用いるマスクとに、「合わせず
れ」を考慮した余裕を持たせることが必要である。従っ
て、図６に表した構造を正確に作成することは難しく、
本実施例のようにマージンを設けた構造のほうが製造が
容易である。また、本実施例のトランジスタにおいて
も、ソース・ドレイン電極１８、１９とＧａＮ層１１と
の間に薄いＡｌｘＧａ（１―ｘ）Ｎ層１２Ｂを設けるこ
とにより、オーミック電極の抵抗率を低減することがで
きた。 （第４の実施例）図８は、本発明の第４の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。同図についても、図１乃至図７に関し
て前述したものと同様の要素には同一の符号を付して詳
細な説明は省略する。本実施例のトランジスタの場合
は、第２実施例の構造において、エッチングされたＡｌ
ｘＧａ（１―ｘ）Ｎ層１２Ｂの領域を、オーミック電極
となるソース・ドレイン電極１８、１９よりも狭く形成
している。本実施例においても、第３実施例に関して前
述したように、ＡｌｘＧａ（１― ｘ）Ｎ層のエッチング
に用いるマスクとオーミック電極のパターニングに用い
るマスクの「合わせずれ」を考慮したマージンが設けら
れているので製造が容易である。また、本実施例のトラ
ンジスタにおいても、ソース・ドレイン電極１８、１９
とＧａＮ層１１との間に薄いＡｌｘＧａ（１―ｘ）Ｎ層
１２Ｂを設けることにより、オーミック電極の抵抗率を
低減することができた。 （第５の実施例）図９は、本発明の第５の実施例として
のヘテロ接合電界効果トランジスタの要部断面構造を表
す模式図である。以下、本実施例のトランジスタの構造
について、その製造工程を参照しつつ説明する。まず、
ＭＯＣＶＤ法などの方法により、サファイア基板上もし
くはＳｉＣ基板上にＡｌＮの核生成層を薄く、たとえば
４ｎｍ形成し、この上にチャネルとなるＧａＮ層１１を
十分に厚く、たとえば２μｍ成長させ、ＡｌｘＧａ
（１―ｘ）Ｎ層、たとえばＡｌ０．３Ｇａ０．７Ｎ層１
３を順に２０ｎｍ成長させる。これらのＭＯＣＶＤによ
る結晶成長には、第１実施例に関して前述したものと同
様のガスを用いることができる。また、Ａｌ０．３Ｇａ
０．７Ｎ層１３は、ドナ濃度が５×１０１８ｃｍ−３の
ｎ型となるようシリコンを不純物として含む層とする。
Ｓｉを導入するための原料ガスも第１実施例と同様とす
ることができる。次に、基板全面に熱ＣＶＤ等でＳｉＯ
２膜を堆積させた後、リソグラフィー工程にてフォトレ
ジストのパターニングを行い、フォトレジストをマスク
として弗化アンモニウム等でウェットエッチングを行
い、続いてフォトレジストを剥離することにより、Ｓｉ
Ｏ２マスクを形成する。塩素系ガスおよびアルゴン等の
不活性ガスを用いた、例えばＥＣＲ−ＲＩＢＥ（Electr
on Cyclotron Resonance-Reactive Ion BeamEtching）
によりｎ型Ａｌ０．３Ｇａ０．７Ｎ層１３のエッチング
を行う。次に、ＳｉＯ２マスクを弗化アンモニウム等で
除去し、ＭＢＥ（分子線エピタキシャル）装置等をもち
いて、１ｎｍ〜６ｎｍ の範囲の厚さで、たとえばＡｌ
のモル比ｘが０．３となるＡｌ０．３Ｇａ０．７Ｎ層１
２を全面に再成長する。次に、基板全面に熱ＣＶＤ等で
ＳｉＯ２膜を堆積させた後、リソグラフィー工程にてフ
ォトレジストのパターニングを行い、フォトレジストを
マスクとして弗化アンモニウム等でウェットエッチング
を行い、先のエッチングによりｎ型Ａｌ ０．３Ｇａ
０．７Ｎ層１３が除去された領域のＧａＮ層１１上に再
成長したＡｌ ０．３Ｇａ０．７Ｎ層１２上に、蒸着装置
にて例えばＴｉ（下層）／Ａｌ（上層）それぞれ２５ｎ
ｍ、２５０ｎｍからなる積層金属膜を蒸着し、リフトオ
フ工程後に例えば窒素雰囲気中にて９００℃３０秒間の
熱処理を行い、ソース電極１８及びドレイン電極１９を
形成する。続いて、リソグラフィー工程にてフォトレジ
ストのパターニングを行い、フォトレジストをマスクと
して弗化アンモニウム等でウェットエッチングを行い、
続いてｎ型Ａｌ０．３Ｇａ０．７Ｎ層１３上に再成長し
たＡｌ０．３Ｇａ０．７Ｎ層１２上に、蒸着装置にて例
えば、Ｎｉ（下層）／Ａｕ（上層）それぞれ５０ｎｍ、
２５０ｎｍからなる積層金属膜を蒸着し、リフトオフ工
程後に例えば窒素雰囲気中にて３００℃１０分間の熱処
理を行い、ゲート電極２０を形成する。以上説明した本
実施例によれば、ゲート部分は厚いＡｌＧａＮ層１３を
設けることにより、閾値を確実且つ容易に制御し、ソー
ス・ドレイン電極のコンタクト部には、薄いＡｌＧａＮ
層１２を設けることにより本発明のコンタクト抵抗低減
効果を確実に得ることができる。 （第６の実施例）図１０は、本発明の第６の実施例とし
てのヘテロ接合電界効果トランジスタの要部断面構造を
表す模式図である。以下、本実施例のトランジスタの構
造について、その製造工程を参照しつつ説明する。ま
ず、ＭＯＣＶＤ法などの方法により、サファイア基板上
もしくはＳｉＣ基板上にＡｌＮの核生成層を薄く、たと
えば４ｎｍ形成し、この上にチャネルとなるアンドープ
ＧａＮ層１１を十分に厚く、たとえば２μｍ成長させ、
この上にスペーサ層となるアンドープＡｌ０．３Ｇａ
０．７Ｎ層１２を１ｎｍ〜６ｎｍの範囲の厚さで成長
し、この上に電子供給層となるｎ型Ａｌ０．３Ｇａ
０．７Ｎ層１６を順に１０ｎｍ成長させる。この上にシ
ョットキーコンタクト層となるアンドープＡｌ０．３Ｇ
ａ０．７Ｎ層１７を５ｎｍの厚さに形成する。これらの
ＭＯＣＶＤによる結晶成長には、第１実施例に関して前
述したものと同様のガスを用いることができる。電子供
給層であるＡｌ０．３Ｇａ０．７Ｎ層１６はドナ濃度が
５×１０１８ｃｍ−３のｎ型となるようシリコンを不純
物として含む層とする。シリコンを導入するための原料
ガスについても、第１実施例と同様とすることができ
る。次に、基板全面に熱ＣＶＤ等でＳｉＯ２膜を堆積さ
せた後、リソグラフィー工程にてフォトレジストのパタ
ーニングを行い、フォトレジストをマスクとして弗化ア
ンモニウム等でウェットエッチングを行い、続いてフォ
トレジストを剥離することでＳｉＯ２マスクを形成す
る。塩素系ガスおよびアルゴン等の不活性ガスを用いた
例えばＥＣＲ−ＲＩＢＥにより電子供給層であるｎ型Ａ
ｌ０．３Ｇａ０ ．７Ｎ層１６と、ショットキーコンタク
ト層であるアンドープＡｌ０．３Ｇａ０ ．７Ｎ層１７を
エッチングする。次に、基板全面に熱ＣＶＤ等でＳｉＯ
２膜を堆積させた後、リソグラフィー工程にてフォトレ
ジストのパターニングを行い、フォトレジストをマスク
として弗化アンモニウム等でウェットエッチングを行
い、続いて先のエッチングにより表面へ露出したスペー
サ層であるアンドープＡｌ０．３Ｇａ０．７Ｎ層１２上
へ、蒸着装置にて例えばＴｉ（下層）／Ａｌ（上層）そ
れぞれ２５ｎｍ、２５０ｎｍからなる積層金属膜を蒸着
し、リフトオフ工程後に例えば窒素雰囲気中にて９００
℃３０秒間の熱処理を行い、ソース電極１８及びドレイ
ン電極１９を形成する。続いて、リソグラフィー工程に
てフォトレジストのパターニングを行い、フォトレジス
トをマスクとして弗化アンモニウム等でウェットエッチ
ングを行い、続いて蒸着装置にて例えばＮｉ（下層）／
Ａｕ（上層）それぞれ５０ｎｍ、２５０ｎｍからなる積
層金属膜を蒸着し、リフトオフ工程後に例えば窒素雰囲
気中にて３００℃１０分間の熱処理を行い、アンドープ
Ａｌ０．３Ｇａ０．７Ｎ層１７上へゲート電極２０を形
成する。本実施例においても、ソース・ドレイン電極１
８、１９とＧａＮ層１１との間に薄いＡｌｘＧａ（１―
ｘ）Ｎ層１２を設けることにより、オーミック電極の抵
抗率を低減することができた。以上、具体例を例示しつ
つ本発明の実施の形態について説明した。しかし、本発
明は、上述した各具体例に限定されるものではない。例
えば、本発明は、具体例として表したトランジスタに限
定されず、その他、発光ダイオードや半導体レーザある
いはその他各種の半導体装置に適用して同様の効果を得
ることができ、これらも本発明の範囲に包含される。ま
た、トランジスタの構造についても、具体例として表し
たものには限定されず、その他、当業者が本発明を適用
しつつ設計変更して得られる全ての半導体装置は、本発
明の範囲に包含される。例えば、半導体装置の各部を構
成する材料、添加不純物、膜厚、形状、導電型、形成方
法などについて当業者が適宜設計変更したものは本発明
の範囲に包含される。
【発明の効果】以上詳述したように、本発明によれば、
窒化物半導体を用いた半導体装置の電子に対するコンタ
クト抵抗を従来よりも大幅に下げることが可能となる例
えば、電界効果トランジスタの場合、窒化物半導体ヘテ
ロ界面に特有の分極によって生じたヘテロ界面の電子
が、ＡｌｘＧａ（１―ｘ）Ｎ層を薄くすることによっ
て、トンネル現象に起因した電流を増大させるため、接
触抵抗の低いオーミック電極を形成することができる。
その結果として、ドレイン電流特性のニー電圧が低く、
トランスコンダクタンスを高くでき、高出力、高効率、
高周波の動作が可能となる。すなわち、本発明によれ
ば、窒化物半導体装置のｎ側のオーミックコンタクトを
確実且つ容易に形成することが可能となり、各種の半導
体装置の特性を改善できる点で産業上のメリットは多大
である。
窒化物半導体を用いた半導体装置の電子に対するコンタ
クト抵抗を従来よりも大幅に下げることが可能となる例
えば、電界効果トランジスタの場合、窒化物半導体ヘテ
ロ界面に特有の分極によって生じたヘテロ界面の電子
が、ＡｌｘＧａ（１―ｘ）Ｎ層を薄くすることによっ
て、トンネル現象に起因した電流を増大させるため、接
触抵抗の低いオーミック電極を形成することができる。
その結果として、ドレイン電流特性のニー電圧が低く、
トランスコンダクタンスを高くでき、高出力、高効率、
高周波の動作が可能となる。すなわち、本発明によれ
ば、窒化物半導体装置のｎ側のオーミックコンタクトを
確実且つ容易に形成することが可能となり、各種の半導
体装置の特性を改善できる点で産業上のメリットは多大
である。
【図１】本発明の半導体装置の要部断面構造を表す模式
図である。
図である。
【図２】ＧａＮ上にＡｌ０．３Ｇａ０．７Ｎを形成し、
さらにＡｌ０．３Ｇａ０．７Ｎ上にチタン（Ｔｉ）を積
層した構造における、伝導帯下部のポテンシャル分布を
表すグラフ図である。
さらにＡｌ０．３Ｇａ０．７Ｎ上にチタン（Ｔｉ）を積
層した構造における、伝導帯下部のポテンシャル分布を
表すグラフ図である。
【図３】図１の構造におけるトンネル電流の熱電子放出
電流に対する割合を表すグラフ図である。
電流に対する割合を表すグラフ図である。
【図４】図１の構造における電極１８のコンタクト抵抗
率を表すグラフ図である。
率を表すグラフ図である。
【図５】本発明の第１の実施例としてのヘテロ接合電界
効果トランジスタの要部断面構造を表す模式図である。
効果トランジスタの要部断面構造を表す模式図である。
【図６】本発明の第２の実施例としてのヘテロ接合電界
効果トランジスタの要部断面構造を表す模式図である。
効果トランジスタの要部断面構造を表す模式図である。
【図７】本発明の第３の実施例としてのヘテロ接合電界
効果トランジスタの要部断面構造を表す模式図である。
効果トランジスタの要部断面構造を表す模式図である。
【図８】本発明の第４の実施例としてのヘテロ接合電界
効果トランジスタの要部断面構造を表す模式図である。
効果トランジスタの要部断面構造を表す模式図である。
【図９】本発明の第５の実施例としてのヘテロ接合電界
効果トランジスタの要部断面構造を表す模式図である。
効果トランジスタの要部断面構造を表す模式図である。
【図１０】本発明の第６の実施例としてのヘテロ接合電
界効果トランジスタの要部断面構造を表す模式図であ
る。
界効果トランジスタの要部断面構造を表す模式図であ
る。
【図１１】従来のＧａＮ系ＨＥＭＴの要部断面構造を表
す模式図である。
す模式図である。
１１ 第１の窒化物半導体層（ＧａＮ層）
１１Ｕ 上面
１２、１２Ｂ 第２の窒化物半導体層（ＡｌＧａＮ層）
１２Ａ、１３、１４、１６、１７ ＡｌＧａＮ層
１８ ソース電極
１９ ドレイン電極
２０ ゲート電極
１１１ ＧａＮ層
１１２ ＡｌＧａＮ層
１１８ ソース電極
１１９ ドレイン電極
１２０ ショットキゲート
Ｈ ヘテロ界面
Ｗ ポテンシャル井戸
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M104 AA04 BB05 BB14 CC01 DD34
FF31 GG12 HH15
5F045 AA04 AB14 AB17 AF04 AF05
AF09 BB16 CA06 CA07 CB10
DA52 DA63
5F102 FA03 GB01 GC01 GD01 GJ02
GJ10 GK04 GL04 GM04 GM07
GM08 GM10 GQ01 GR03 GR10
GR15 GT03 HC01 HC15 HC19
Claims (7)
- 【請求項１】第１の窒化物半導体層と、 前記第１の窒化物半導体層の上に設けられ、前記第１の
窒化物半導体層よりも大きなバンドギャップを有する第
２の窒化物半導体層と、 前記第２の窒化物半導体層の上に設けられた電極と、 を備え、 前記第２の窒化物半導体層は、前記第１の窒化物半導体
層との間の格子定数の相違に起因した格子歪を有し、且
つ前記第１の窒化物半導体層のヘテロ界面近傍に蓄積さ
れた電子を前記電極にトンネルさせることにより前記電
極のコンタクト抵抗を低下させることを特徴とする半導
体装置。 - 【請求項２】ウルツ鉱型構造を有した第１の窒化物半導
体層と、 前記第１の窒化物半導体層の上に設けられ、前記第１の
窒化物半導体層と格子定数が異なり、より大きなバンド
ギャップを有し、且つ格子緩和していない第２の窒化物
半導体層と、 前記第２の窒化物半導体層の上に設けられた電極と、 を備え、 前記第２の窒化物半導体層の層厚は、前記第１の窒化物
半導体層のヘテロ界面近傍に蓄積された電子の前記電極
へのトンネル電流成分による前記ｎ側電極のコンタクト
抵抗の低下が生ずる範囲とされていることを特徴とする
半導体装置。 - 【請求項３】ウルツ鉱型構造を有した第１の窒化物半導
体層と、 前記第１の窒化物半導体層の上に設けられ、前記第１の
窒化物半導体層と格子定数が異ななり、より大きなバン
ドギャップを有し、且つ格子緩和していない第２の窒化
物半導体層と、 前記第２の窒化物半導体層の上に設けられたソース電極
及びドレイン電極と、 前記第２の窒化物半導体層の上に設けられたショットキ
ーゲート電極と、 を備え、 前記第２の窒化物半導体層の層厚は、前記第１の窒化物
半導体層のヘテロ界面近傍に蓄積された電子の前記ソー
ス電極及びドレイン電極へのトンネル電流成分による前
記ソース電極及びドレイン電極のコンタクト抵抗の低下
が生ずる範囲とされていることを特徴とする半導体装
置。 - 【請求項４】ウルツ鉱型構造を有した第１の窒化物半導
体層と、 前記第１の窒化物半導体層の上に選択的に設けられ、前
記第１の窒化物半導体層と格子定数が異なり、より大き
なバンドギャップを有し、且つ格子緩和していない第２
の窒化物半導体層と、 前記第１の窒化物半導体層の上に選択的に設けられ、前
記第１の窒化物半導体層よりも大きなバンドギャップを
有する第３の窒化物半導体層と、 前記第２の窒化物半導体層の上に設けられたソース電極
及びドレイン電極と、 前記第３の窒化物半導体層の上に設けられたショットキ
ーゲート電極と、 を備え、 前記第２の窒化物半導体層の層厚は、前記第１の窒化物
半導体層のヘテロ界面近傍に蓄積された電子の前記ソー
ス電極及びドレイン電極へのトンネル電流成分による前
記ソース電極及びドレイン電極のコンタクト抵抗の低下
が生ずる範囲とされていることを特徴とする半導体装
置。 - 【請求項５】前記第２の窒化物半導体層の層厚は、６ｎ
ｍ以下であることを特徴とする請求項１〜４のいずれか
１つ記載の半導体装置。 - 【請求項６】前記第２の窒化物半導体層が積層される前
記１の窒化物半導体層の表面は、III族元素面であるこ
とを特徴とする請求項１〜５のいずれか１つに記載の半
導体装置。 - 【請求項７】前記第１の窒化物半導体層は、ＧａＮから
なり、 前記第２の窒化物半導体層は、ＡｌＧａＮからなること
を特徴とする請求項１〜６のいずれか１つに記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294392A JP2003100778A (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294392A JP2003100778A (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100778A true JP2003100778A (ja) | 2003-04-04 |
Family
ID=19116009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294392A Pending JP2003100778A (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100778A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327882A (ja) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
| JP2005203544A (ja) * | 2004-01-15 | 2005-07-28 | Mitsubishi Electric Corp | 窒化物半導体装置とその製造方法 |
| WO2006033167A1 (en) * | 2004-09-24 | 2006-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2006253559A (ja) * | 2005-03-14 | 2006-09-21 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2006310769A (ja) * | 2005-02-02 | 2006-11-09 | Internatl Rectifier Corp | Ｉｉｉ族窒化物一体化ショットキおよび電力素子 |
| JP2009302576A (ja) * | 2009-09-24 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子およびその製造方法 |
| JP2010040970A (ja) * | 2008-08-08 | 2010-02-18 | Chikao Kimura | 半導体装置およびその製造方法 |
| JP2010040972A (ja) * | 2008-08-08 | 2010-02-18 | Chikao Kimura | 半導体装置およびその製造方法 |
| US7692298B2 (en) | 2004-09-30 | 2010-04-06 | Sanken Electric Co., Ltd. | III-V nitride semiconductor device comprising a concave shottky contact and an ohmic contact |
| JP2010219384A (ja) * | 2009-03-18 | 2010-09-30 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法 |
| JP2011228720A (ja) * | 2011-05-30 | 2011-11-10 | Panasonic Corp | 半導体装置 |
| JP2012044207A (ja) * | 2003-09-09 | 2012-03-01 | Regents Of The Univ Of California | シングルゲートまたはマルチゲートフィールドプレート製造 |
| JP2012147033A (ja) * | 2006-11-21 | 2012-08-02 | Cree Inc | トランジスタ装置 |
| JP2013091048A (ja) * | 2011-10-27 | 2013-05-16 | Showa Shell Sekiyu Kk | エネルギー変換デバイス |
| JP2013207082A (ja) * | 2012-03-28 | 2013-10-07 | Toshiba Corp | 窒化物半導体ショットキダイオードおよびその製造方法 |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| CN114946037A (zh) * | 2020-03-27 | 2022-08-26 | 新电元工业株式会社 | 宽带隙半导体装置及宽带隙半导体装置的制造方法 |
-
2001
- 2001-09-26 JP JP2001294392A patent/JP2003100778A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| US10224427B2 (en) | 2001-07-24 | 2019-03-05 | Cree, Inc. | Insulting gate AlGaN/GaN HEMT |
| JP2004327882A (ja) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
| JP2012044207A (ja) * | 2003-09-09 | 2012-03-01 | Regents Of The Univ Of California | シングルゲートまたはマルチゲートフィールドプレート製造 |
| US10109713B2 (en) | 2003-09-09 | 2018-10-23 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
| US9496353B2 (en) | 2003-09-09 | 2016-11-15 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
| JP2005203544A (ja) * | 2004-01-15 | 2005-07-28 | Mitsubishi Electric Corp | 窒化物半導体装置とその製造方法 |
| WO2006033167A1 (en) * | 2004-09-24 | 2006-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7692298B2 (en) | 2004-09-30 | 2010-04-06 | Sanken Electric Co., Ltd. | III-V nitride semiconductor device comprising a concave shottky contact and an ohmic contact |
| JP2006310769A (ja) * | 2005-02-02 | 2006-11-09 | Internatl Rectifier Corp | Ｉｉｉ族窒化物一体化ショットキおよび電力素子 |
| US8242539B2 (en) | 2005-03-14 | 2012-08-14 | Nichia Corporation | Field effect transistor with carrier transit layer in mesa having inclined sides |
| JP2006253559A (ja) * | 2005-03-14 | 2006-09-21 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| US9450081B2 (en) | 2006-11-21 | 2016-09-20 | Cree, Inc. | High voltage GaN transistor |
| US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
| JP2012147033A (ja) * | 2006-11-21 | 2012-08-02 | Cree Inc | トランジスタ装置 |
| JP2012178593A (ja) * | 2006-11-21 | 2012-09-13 | Cree Inc | トランジスタ装置 |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| JP2010040972A (ja) * | 2008-08-08 | 2010-02-18 | Chikao Kimura | 半導体装置およびその製造方法 |
| JP2010040970A (ja) * | 2008-08-08 | 2010-02-18 | Chikao Kimura | 半導体装置およびその製造方法 |
| JP2010219384A (ja) * | 2009-03-18 | 2010-09-30 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法 |
| JP2009302576A (ja) * | 2009-09-24 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子およびその製造方法 |
| JP2011228720A (ja) * | 2011-05-30 | 2011-11-10 | Panasonic Corp | 半導体装置 |
| JP2013091048A (ja) * | 2011-10-27 | 2013-05-16 | Showa Shell Sekiyu Kk | エネルギー変換デバイス |
| JP2013207082A (ja) * | 2012-03-28 | 2013-10-07 | Toshiba Corp | 窒化物半導体ショットキダイオードおよびその製造方法 |
| CN114946037A (zh) * | 2020-03-27 | 2022-08-26 | 新电元工业株式会社 | 宽带隙半导体装置及宽带隙半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102694013B (zh) | 采用耗尽模式GaN基FET的串叠电路 | |
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US7956383B2 (en) | Field effect transistor | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| CN101211969B (zh) | 高速大功率氮化物半导体器件及其制造方法 | |
| US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN103035697B (zh) | 半导体器件及制造方法 | |
| JP2003100778A (ja) | 半導体装置 | |
| US8330187B2 (en) | GaN-based field effect transistor | |
| JP3449116B2 (ja) | 半導体装置 | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| US20110254055A1 (en) | Field effect transistor and manufacturing method thereof | |
| JP4908856B2 (ja) | 半導体装置とその製造法 | |
| US12520534B2 (en) | Normally-off mode polarization super junction GaN-based field effect transistor and electrical equipment | |
| JP4947877B2 (ja) | 高電子移動度トランジスタ | |
| JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JP2005116858A (ja) | 半導体電子デバイス及び半導体電子デバイスの製造方法 | |
| JP2022138818A (ja) | ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器 | |
| JP2003188190A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JP2024062415A (ja) | 窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |