[go: up one dir, main page]

JP2003198117A - Soldering method and joint structure - Google Patents

Soldering method and joint structure

Info

Publication number
JP2003198117A
JP2003198117A JP2001400721A JP2001400721A JP2003198117A JP 2003198117 A JP2003198117 A JP 2003198117A JP 2001400721 A JP2001400721 A JP 2001400721A JP 2001400721 A JP2001400721 A JP 2001400721A JP 2003198117 A JP2003198117 A JP 2003198117A
Authority
JP
Japan
Prior art keywords
solder
barrier metal
metal layer
solder material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001400721A
Other languages
Japanese (ja)
Other versions
JP2003198117A5 (en
Inventor
Atsushi Yamaguchi
敦史 山口
Masato Hirano
正人 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001400721A priority Critical patent/JP2003198117A/en
Priority to GB0230063A priority patent/GB2383552B/en
Priority to US10/325,888 priority patent/US6871775B2/en
Priority to CNB021593647A priority patent/CN1301049C/en
Publication of JP2003198117A publication Critical patent/JP2003198117A/en
Publication of JP2003198117A5 publication Critical patent/JP2003198117A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H05K3/346
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264Bi as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To attain sufficient heat resistance and fatigue strength by preventing deterioration of soldered area which occurs when electronic components are soldered to a substrate using a solder material such as an Sn-Ag system material where an Sn-Bi system material or Bi is added. <P>SOLUTION: Barrier metal layers 3b, 9b are provided to cover mother materials 3a, 9a consisting of a material including Cu at least at one of electrode 3 formed to a substrate 1 and an electrode of an electronic component 7, a material 5 including Sn and Bi is placed in contact with the barrier metal layer under the condition that the solder material is fused by supplying the solder material to these electrodes, and the electrode of the electronic component is soldered to the electrode of substrate by solidifying the solder material. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ある部材を他の部
材にはんだ付けする方法に関し、より詳細には電子回路
基板の製造プロセスにおいて、基板に形成されたランド
と電子部品の電極(例えばリード)とをはんだ付けする
方法に関する。更に、本発明はこのようなはんだ付け方
法により得られる接合構造体、より詳細には電子回路基
板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of soldering one member to another member, and more particularly, in a manufacturing process of an electronic circuit board, a land formed on the board and an electrode (for example, a lead) of an electronic component. ) And the method of soldering. Further, the present invention relates to a joint structure obtained by such a soldering method, and more particularly to an electronic circuit board.

【0002】[0002]

【従来の技術】従来、電子機器などに用いられる電子回
路基板の製造プロセスにおいて、電子部品を基板に実装
するため、より詳細には、電子部品から引き出されたリ
ードと基板に形成されたランドとを電気的および物理的
に接合するために用いられる方法の1つとしてリフロー
はんだ付け方法が知られている。
2. Description of the Related Art Conventionally, in a manufacturing process of an electronic circuit board used for an electronic device or the like, in order to mount an electronic component on the substrate, more specifically, a lead drawn from the electronic component and a land formed on the substrate A reflow soldering method is known as one of the methods used for electrically and physically joining the two.

【0003】一般的なリフローはんだ付け方法では、ま
ず、基板に形成された配線パターンの一部であるランド
上に、いわゆるクリームはんだ(図示せず)をスクリー
ン印刷法により供給する。クリームはんだは、通常、は
んだ材料から成るはんだ粉末と、ロジン、活性剤および
溶剤から成るフラックスとが混合されて構成される。そ
の後、該電子部品から引き出されたリードが、接合され
るべきランド上に配置されたクリームはんだと付着する
ようにして、電子部品を基板の所定の箇所に配置する。
このようにして電子部品がクリームはんだを介して配置
された基板を、用いるはんだ材料の融点以上の温度で熱
処理することにより、フラックスを活性化させ、クリー
ムはんだ中のはんだ粉末を構成するはんだ材料を一旦溶
融させると共に、クリームはんだ中のフラックスなどの
他の成分を蒸発(または揮発)させる。次いで、これを
冷却(または放冷)することにより、溶融したはんだ材
料を凝固させる。凝固したはんだ材料は、電子部品のリ
ードと基板のランドとの間の接合部を形成し、これらを
電気的および物理的に接合する。接合部には、はんだ材
料以外のフラックスなどの他の成分が存在し得るが、こ
のような他の成分は熱処理時においてはんだ材料と相分
離するので接合部の内部には存在せず、接合部表面にわ
ずかに残留し得る程度である。これにより、実質的には
んだ材料から成る接合部(またははんだ付け部)によっ
て電子部品が基板に実装された電子回路基板が得られ
る。
In a general reflow soldering method, first, so-called cream solder (not shown) is supplied by a screen printing method onto a land which is a part of a wiring pattern formed on a substrate. Cream solder is usually composed of a mixture of solder powder made of a solder material and a flux made of rosin, an activator and a solvent. After that, the electronic component is arranged at a predetermined position on the substrate so that the lead drawn out from the electronic component adheres to the cream solder arranged on the land to be joined.
In this way, the board on which the electronic components are placed via the cream solder is heat-treated at a temperature equal to or higher than the melting point of the solder material to be used, thereby activating the flux and forming the solder material forming the solder powder in the cream solder. Once melted, other components such as flux in the cream solder are evaporated (or volatilized). Next, the molten solder material is solidified by cooling (or allowing to cool) this. The solidified solder material forms the joint between the lead of the electronic component and the land of the substrate, and electrically and physically joins them. Other components such as flux other than the solder material may be present in the joint, but such other components do not exist inside the joint because they phase-separate from the solder material during heat treatment. It can be slightly left on the surface. As a result, an electronic circuit board in which electronic components are mounted on the board by the joint portion (or soldering portion) substantially made of a solder material is obtained.

【0004】はんだ材料としては、Sn−Pb系材料、
特に、共晶組成を有するもの(以下、単にSn−Pb共
晶材料とも言う)が一般的に使用されている。Sn−P
b系材料の共晶組成は、Sn−37Pb組成(即ち、3
7重量%のPbおよび残部(63重量%)のSnから成
る組成)であり、この共晶組成においてSn−Pb系材
料は183℃の融点を有することが知られている。
As the solder material, Sn--Pb type material,
In particular, a material having a eutectic composition (hereinafter, also simply referred to as Sn-Pb eutectic material) is generally used. Sn-P
The eutectic composition of the b-based material is the Sn-37Pb composition (that is, 3
7% by weight of Pb and the balance (63% by weight of Sn). In this eutectic composition, the Sn-Pb-based material is known to have a melting point of 183 ° C.

【0005】[0005]

【発明が解決しようとする課題】近年、上記のような電
子回路基板を備える電子機器の廃棄処理法が問題視され
始め、はんだ材料に含まれる鉛(Pb)による地球環境
や人体への影響が懸念されている。このため、はんだ材
料として従来使用されて来たSn−Pb系材料に代え
て、鉛を含まないはんだ材料、即ち、鉛フリーはんだ材
料を使用しようとする動きがあり、その実用化が図られ
ている。
In recent years, a method of disposing of electronic equipment having an electronic circuit board as described above has begun to be regarded as a problem, and lead (Pb) contained in a solder material may affect the global environment and the human body. There is concern. Therefore, there is a movement to use a lead-free solder material, that is, a lead-free solder material, in place of the Sn-Pb-based material that has been conventionally used as a solder material, and its practical application has been achieved. There is.

【0006】現在、鉛フリーはんだ材料としては種々の
組成を有する材料が提案されているが、その1つにSn
−Bi系材料がある。近年の研究の結果、Sn−Bi系
材料の共晶組成は、おおよそSn−58Bi組成(即
ち、58重量%のBiおよび残部(42重量%)のSn
から成る組成)であり、この共晶組成においてSn−B
i系材料は139℃の融点を有することが判って来た。
At present, materials having various compositions have been proposed as lead-free solder materials, one of which is Sn.
-There is a Bi-based material. As a result of recent research, the eutectic composition of the Sn-Bi-based material is approximately Sn-58Bi composition (that is, 58 wt% Bi and the balance (42 wt%) Sn).
And a Sn-B composition in this eutectic composition.
It has been found that the i-based material has a melting point of 139 ° C.

【0007】基板に実装すべき電子部品の耐熱温度およ
び電子回路基板を備える製品の耐熱保証温度を考慮すれ
ば、鉛フリーはんだ材料の融点は、電子部品を損傷しな
い程度に十分に低く、また、製品の耐熱保証温度よりも
高いことが好ましい。上記のようなSn−Bi系材料の
融点は、例えばSn−Ag系材料などの他の鉛フリーは
んだ材料の融点、更には従来のSn−Pb系材料の融点
よりも低く、製品の耐熱保証温度よりも十分に高いこと
から、低温ではんだ付けすることが可能であるという利
点があり、Sn−Bi系材料はSn−Pb系材料の代替
候補として有力視され得る。
In consideration of the heat-resistant temperature of electronic parts to be mounted on a board and the heat-resistant guaranteed temperature of a product including an electronic circuit board, the melting point of the lead-free solder material is sufficiently low so as not to damage the electronic parts. It is preferable that the temperature is higher than the heat-resistant guaranteed temperature of the product. The melting point of the Sn-Bi-based material as described above is lower than the melting points of other lead-free solder materials such as Sn-Ag-based materials and further the melting points of conventional Sn-Pb-based materials, and the heat-resistant guaranteed temperature of the product is Since it is sufficiently higher than the above, there is an advantage that soldering can be performed at a low temperature, and the Sn-Bi-based material can be considered as a promising alternative candidate for the Sn-Pb-based material.

【0008】鉛フリーはんだ材料として同じく提案され
ているSn−Ag系材料の共晶組成は、おおよそSn−
3.5Ag組成(即ち、3.5重量%のAgおよび残部
(96.5重量%)のSnから成る組成)であり、この
共晶組成においてSn−Ag系材料は221℃の融点を
有することも判って来た。基板に実装すべき電子部品の
耐熱温度および既存のはんだ付け方法の適用の観点から
は、鉛フリーはんだ材料の融点は、電子部品を損傷しな
い程度に十分に低く、従来のSn−Pb系材料の融点に
比較的近いことが望ましいが、上記のようなSn−Ag
系材料の融点は、従来のSn−Pb系材料の融点よりも
高いため、Sn−Ag系材料を用いて既存のはんだ付け
方法をそのまま適用することは困難である。
The eutectic composition of the Sn--Ag type material which is also proposed as a lead-free solder material is approximately Sn--
3.5 Ag composition (that is, a composition consisting of 3.5 wt% Ag and the balance (96.5 wt%) Sn), and in this eutectic composition, the Sn-Ag-based material has a melting point of 221 ° C. I also understand. From the viewpoint of the heat-resistant temperature of electronic components to be mounted on a board and the application of existing soldering methods, the melting point of lead-free solder materials is low enough not to damage the electronic components, and the melting point of conventional Sn-Pb-based materials is low. It is desirable that the melting point is relatively close to the melting point.
Since the melting point of the system material is higher than the melting point of the conventional Sn-Pb system material, it is difficult to apply the existing soldering method as it is using the Sn-Ag system material.

【0009】しかし、Sn−Ag系材料にBiを添加し
てSn−Ag−Bi系材料とすることにより、その融点
を低下させて従来のSn−Pb系材料の融点に近づける
ことが可能なこともまた判って来ている。例えば、Sn
−3Ag−3Bi−3In組成(即ち、3重量%のA
g、3重量%のBi、3重量%のInおよび残部(91
重量%)のSnから成る組成)ではSn−Ag−Bi系
材料は210℃の融点を有する。このため、Sn−Ag
−Bi系材料もまたSn−Pb系材料の代替候補として
有力視され得る。
[0009] However, by adding Bi to the Sn-Ag-based material to obtain the Sn-Ag-Bi-based material, it is possible to lower the melting point and bring it closer to the melting point of the conventional Sn-Pb-based material. Has also come to understand. For example, Sn
-3Ag-3Bi-3In composition (ie 3% by weight of A
g, 3 wt% Bi, 3 wt% In and the balance (91
The composition of Sn-Ag-Bi-based material has a melting point of 210 ° C. Therefore, Sn-Ag
-Bi-based materials can also be regarded as promising alternatives for Sn-Pb-based materials.

【0010】しかし、Sn−Pb系材料に代えてSn−
Bi系材料またはSn−Ag−Bi系材料を用いること
により、電子部品の熱損傷を回避しつつ電子部品を基板
にはんだ付けできるという利点があるが、これにより得
られた電子回路基板を高温条件下における連続使用試験
に付した結果、基板のランドと電子部品のリードとの間
の接合部が劣化し、十分な耐熱疲労強度が得られないこ
とが判った。
However, in place of the Sn-Pb type material, Sn-
By using the Bi-based material or the Sn-Ag-Bi-based material, there is an advantage that the electronic component can be soldered to the substrate while avoiding the thermal damage to the electronic component. However, the electronic circuit board obtained by this has a high temperature condition. As a result of the continuous use test below, it was found that the joint between the land of the substrate and the lead of the electronic component was deteriorated, and sufficient thermal fatigue strength could not be obtained.

【0011】これは、Sn−Bi系材料やSn−Ag−
Bi系材料に含まれるスズ(Sn)が、ランドおよびリ
ードの材料として使用されている銅(Cu)と接触し、
接合部とランドとの間および接合部とリードとの間の接
合界面にSn−Cuから成る金属間化合物を形成し、そ
の結果、接合界面でのビスマス(Bi)濃度が相対的に
高くなることによると考えられる。
This is a Sn--Bi type material or Sn--Ag--
Tin (Sn) contained in the Bi-based material comes into contact with copper (Cu) used as a material for the land and the lead,
An intermetallic compound composed of Sn-Cu is formed at the joint interface between the joint and the land and between the joint and the lead, and as a result, the bismuth (Bi) concentration at the joint interface becomes relatively high. It is believed that

【0012】以下、図5を参照しながら、上述の従来の
リフローはんだ付け方法において、Sn−Pb系材料に
代えてSn−Bi系材料から成るはんだ粉末を含むクリ
ームはんだを用いて、電子部品を基板にはんだ付けした
電子回路基板80について説明する。
Hereinafter, referring to FIG. 5, in the conventional reflow soldering method described above, an electronic component is manufactured by using a cream solder containing solder powder made of Sn-Bi-based material instead of Sn-Pb-based material. The electronic circuit board 80 soldered to the board will be described.

【0013】この電子回路基板80においては、基板6
1に形成されたランド63と、電子部品67から引き出
されたリード69とが接合部65を介して電気的および
機械的に接合される。ランド63は、一般的にはCuか
ら成り、配線パターンと一体的に形成され得る。また、
リード69は、一般的にはCuから成る母材69aが、
Sn−Pb共晶材料から成るめっき69bで被覆されて
成る。接合部65は、クリームはんだが熱処理されて成
るものであり、上述のように、はんだ粉末に由来するは
んだ材料で実質的に構成される。
In the electronic circuit board 80, the board 6
The land 63 formed in No. 1 and the lead 69 pulled out from the electronic component 67 are electrically and mechanically joined via the joint portion 65. The land 63 is generally made of Cu and can be formed integrally with the wiring pattern. Also,
In the lead 69, the base material 69a generally made of Cu is
It is coated with a plating 69b made of a Sn-Pb eutectic material. The joint portion 65 is formed by heat-treating cream solder, and is substantially composed of a solder material derived from solder powder, as described above.

【0014】熱処理の際、はんだ材料とランド63とが
直接接触しているので、ランド63を構成するCuがは
んだ材料中に拡散してSnと結合し、この接触界面にて
Sn−Cuから成る金属間化合物73を形成する。
During the heat treatment, since the solder material and the land 63 are in direct contact with each other, Cu forming the land 63 is diffused into the solder material and bonded with Sn, and Sn--Cu is formed at this contact interface. The intermetallic compound 73 is formed.

【0015】また、熱処理の際には、はんだ粉末のはん
だ材料が溶融すると共に、一般的に熱処理温度よりも低
い融点を有するSn−Pb共晶材料から成るめっき69
bもまた溶融し、溶融状態のはんだ材料と接触するめっ
き69bの部分は、はんだ材料中に溶融拡散していく。
このため、リード69のめっき69bが部分的に剥げ
て、母材69aが溶融状態のはんだ材料と直接に接触す
るようになる。従って、上記と同様にしてリード69の
母材69aを構成するCuがはんだ材料中に拡散してS
nと結合し、この接触界面にてSn−Cuから成る金属
間化合物71を形成する。
Further, during the heat treatment, the solder 69 of the solder powder is melted, and the plating 69 is generally made of a Sn--Pb eutectic material having a melting point lower than the heat treatment temperature.
b also melts, and the portion of the plating 69b that comes into contact with the molten solder material melts and diffuses into the solder material.
For this reason, the plating 69b of the lead 69 is partially peeled off, and the base material 69a comes into direct contact with the molten solder material. Therefore, in the same manner as described above, Cu forming the base material 69a of the lead 69 diffuses into the solder material and S
Bonding with n, an intermetallic compound 71 made of Sn—Cu is formed at this contact interface.

【0016】このように、接合界面にてSn−Cuから
成る金属間化合物71が形成されると、接合界面に存在
する金属間化合物の周囲の局所的な領域ではBi濃度が
相対的に上昇する。このため、Biが比較的高濃度に存
在する相75(以下、単にBi濃化相と言う)が形成さ
れる。特に、以上のようにして電子部品をはんだ付けし
た基板を高温条件下に長時間配置すると、より多くのC
uが接合部(またははんだ材料)中へ拡散してSn−C
uから成る金属間化合物の形成が進み、これに伴ってB
i濃化相75が肥大化(または成長)する。Bi濃化相
75は非常に脆いので、接合部の劣化を招くと考えられ
る。
As described above, when the intermetallic compound 71 made of Sn--Cu is formed at the bonding interface, the Bi concentration is relatively increased in the local region around the intermetallic compound existing at the bonding interface. . Therefore, the phase 75 in which Bi is present in a relatively high concentration (hereinafter, simply referred to as Bi-enriched phase) is formed. In particular, when the board to which the electronic components are soldered as described above is placed under high temperature conditions for a long time, more C
u diffuses into the joint (or solder material) and becomes Sn-C
The formation of the intermetallic compound consisting of u progresses, and along with this, B
The i-enriched phase 75 is enlarged (or grown). The Bi-rich phase 75 is very brittle and is considered to cause deterioration of the joint.

【0017】特に、上述のようにリードがSn−Pb共
晶材料などのSn−Pb系材料によりめっきされている
電子部品を用いる場合に接合部の劣化が顕著である。こ
れは、リードのめっき材料に含まれる鉛(Pb)がビス
マス(Bi)と非常に結合しやすく、接合部65とリー
ド69および/またはランド63との接合界面にBi濃
化相75が形成されると、その周囲にてSn−Bi−P
bから成る合金を形成し易くなることによると考えられ
る。このようなSn−Bi−Pb合金は、約98℃の低
い融点を有するので、上記のように高温条件下にて長時
間配置すると、接合部に形成されたSn−Bi−Pb合
金が溶融し、一旦このような溶融状態のSn−Bi−P
b合金が形成されると、このような合金相の成長が促進
され、その結果、接合部の顕著な劣化を招くと考えられ
る。
In particular, when an electronic component whose leads are plated with a Sn-Pb-based material such as a Sn-Pb eutectic material as described above is used, the deterioration of the joint is remarkable. This is because the lead (Pb) contained in the lead plating material is very likely to bond with bismuth (Bi), and the Bi concentrated phase 75 is formed at the joint interface between the joint portion 65 and the lead 69 and / or the land 63. Then, Sn-Bi-P around it
It is considered that this is because the alloy composed of b is easily formed. Since such an Sn-Bi-Pb alloy has a low melting point of about 98 ° C, the Sn-Bi-Pb alloy formed in the joint melts when it is placed for a long time under high temperature conditions as described above. , Sn-Bi-P once in such a molten state
When the b alloy is formed, it is considered that the growth of such alloy phase is promoted, and as a result, the joint portion is significantly deteriorated.

【0018】現在、電子部品のリードのめっきの材料に
ついても鉛フリー化が進められているが、現状のような
過渡期においては未だSn−Pb系材料が用いられてい
る場合があり、このような場合も無視できない。
At present, lead-free materials for lead plating of electronic parts are being promoted, but Sn-Pb type materials may still be used in the transitional period as in the present situation. It cannot be ignored even in such cases.

【0019】尚、従来のように、Sn−Pb系材料から
成るはんだ粉末を含むクリームはんだを用いる場合であ
っても、ランドおよび/またはリードの材料として使用
されている銅(Cu)が接合部中に拡散して、Sn−P
b系材料に含まれるスズ(Sn)と結合することによ
り、接合部とランドおよび/またはリードとの間の接合
界面にSn−Cuから成る金属間化合物を形成し得る。
しかし、Sn−Cuから成る金属間化合物は安定であ
り、また、この場合には接合部にBiが存在しないた
め、Sn−Cuから成る金属間化合物が形成されてもB
i濃化相が形成されず、また、Sn−Bi−Pb合金も
形成されないため、接合部の劣化の問題は生じなかった
ものと考えられる。
Even when a cream solder containing a solder powder made of a Sn--Pb-based material is used as in the conventional case, copper (Cu) used as a material for a land and / or a lead is bonded. Diffuse inside, Sn-P
By combining with tin (Sn) contained in the b-based material, an intermetallic compound composed of Sn—Cu can be formed at the joint interface between the joint and the land and / or the lead.
However, the intermetallic compound composed of Sn—Cu is stable, and in this case, since Bi does not exist in the joint, even if the intermetallic compound composed of Sn—Cu is formed, B
It is considered that since the i-enriched phase was not formed and the Sn-Bi-Pb alloy was not formed, the problem of deterioration of the joint portion did not occur.

【0020】また、リード69の母材69aの材料に
は、Cuの他にもFe−42Ni合金材料(即ち、42
重量%のNiと残部(58重量%)のFeから成る組成
を有する合金材料)が用いられる場合がある。この場合
には、リード69のめっき69bがはんだ材料中に溶融
拡散して母材69aとはんだ材料が直接接触してもリー
ド69と接合部65との界面にはSn−Cuから成る金
属間化合物71は形成されない。しかし、Cuから成る
ランド63と接合部65との界面には依然としてSn−
Cuから成る金属間化合物73が形成され、Bi濃化相
の肥大化、およびめっき材料がPbを含む場合にはSn
−Bi−Pb合金の形成を招くので、得られた電子回路
基板を高温条件下における連続使用試験に付した際には
接合部の劣化が起こり、十分な耐熱疲労強度が得られな
いという問題は避けられない。
In addition to Cu, a Fe-42Ni alloy material (ie, 42) is used as the base material 69a of the lead 69.
An alloy material having a composition consisting of wt% Ni and the balance (58 wt%) Fe may be used. In this case, even if the plating 69b of the lead 69 melts and diffuses into the solder material and the base material 69a and the solder material come into direct contact with each other, the intermetallic compound made of Sn—Cu is present at the interface between the lead 69 and the joint portion 65. 71 is not formed. However, Sn- is still present at the interface between the land 63 made of Cu and the joint 65.
An intermetallic compound 73 made of Cu is formed, the Bi-rich phase is enlarged, and Sn is added when the plating material contains Pb.
Since it causes the formation of a Bi-Pb alloy, there is a problem that when the obtained electronic circuit board is subjected to a continuous use test under high temperature conditions, the joint portion deteriorates and sufficient heat fatigue strength cannot be obtained. Inevitable.

【0021】上記のような問題は、接合部を長時間熱処
理に付すことにより起こり得るものである。よって、例
えば、基板の片面についてリフローはんだ付けを実施し
て電子部品を基板に接合し、基板のもう一方の片面につ
いてもリフローはんだ付けを実施して電子部品を該基板
に接合することにより、電子回路基板として、いわゆる
「両面リフローはんだ付け基板」を作製する場合や、基
板の片面についてはフローはんだ付けを実施して電子部
品を基板に接合し、基板のもう一方の片面についてはリ
フローはんだ付けにより電子部品を該基板に接合するこ
とにより、電子回路基板として、いわゆる「片面フロー
はんだ付け/片面リフローはんだ付け基板」を作製する
場合などのように、熱処理を2回またはそれ以上とする
場合にも上記の試験と同様の問題が生じる可能性も考え
られる。
The above-mentioned problems can be caused by subjecting the joint to a heat treatment for a long time. Therefore, for example, by performing reflow soldering on one side of the substrate to bond the electronic component to the substrate, and also performing reflow soldering on the other side of the substrate to bond the electronic component to the substrate, When making a so-called "double-sided reflow soldering board" as a circuit board, or by performing flow soldering on one side of the board to bond electronic components to the board and reflow soldering on the other side of the board Even when the heat treatment is performed twice or more, for example, when a so-called "single-sided flow soldering / single-sided reflow soldering substrate" is produced as an electronic circuit substrate by joining electronic components to the substrate. It is possible that the same problems as in the above test may occur.

【0022】以上、Sn−Bi系材料の場合について詳
述したが、例えばSn−Ag−Bi系材料などのSnお
よびBiを少なくとも含む他のはんだ材料についても同
様の問題が起こり得る。
Although the case of the Sn-Bi type material has been described in detail above, the same problem may occur with other solder materials containing at least Sn and Bi, such as Sn-Ag-Bi type material.

【0023】本発明の目的は、はんだ材料としてSn−
Bi系材料やSn−Ag−Bi系材料などのSnおよび
Biを含むはんだ材料を用いて電子部品を基板にはんだ
付け(または接合)する場合に特有の問題である、高温
条件下での連続使用によるはんだ付け部(または接合
部)の劣化を効果的に防止することができ、十分な耐熱
疲労強度を得ることのできるはんだ付け方法およびこれ
により得られる電子回路基板を提供することにある。
An object of the present invention is to use Sn- as a solder material.
Continuous use under high temperature conditions, which is a unique problem when soldering (or joining) electronic components to a board using a solder material containing Sn and Bi, such as Bi-based material and Sn-Ag-Bi-based material It is an object of the present invention to provide a soldering method capable of effectively preventing deterioration of a soldering portion (or a joint portion) due to the above, and obtaining sufficient thermal fatigue strength, and an electronic circuit board obtained by the soldering method.

【0024】[0024]

【課題を解決するための手段】本発明の1つの要旨によ
れば、Sn−Bi系材料およびSn−Ag−Bi系材料
などのSnおよびBiを含むはんだ材料を用いて第1の
部材と第2の部材との間をはんだ付けする(または接合
する、以下も同様)方法であって、第1の部材および第
2の部材の少なくとも一方が、Cuを含む材料から成る
母材と母材を被覆するバリアメタル層とを備え、第1の
部材と第2の部材との間にはんだ材料を供給(または配
置)してはんだ材料を溶融状態でバリアメタル層と接触
させ、凝固させることにより第1の部材と第2の部材と
の間をはんだ付けすることを含む方法が提供される。
According to one aspect of the present invention, a solder material containing Sn and Bi, such as Sn-Bi-based material and Sn-Ag-Bi-based material, is used to form a first member and a first member. A method of soldering (or joining, also the same below) between two members, wherein at least one of the first member and the second member includes a base material made of a material containing Cu and a base material. A barrier metal layer for coating is provided, and by supplying (or arranging) a solder material between the first member and the second member, the solder material is brought into contact with the barrier metal layer in a molten state, and is solidified. A method is provided that includes soldering between one member and a second member.

【0025】上記のようなはんだ付け方法によれば、C
uを含む材料から成る母材がバリアメタル層に被覆され
ており、Snを含むはんだ材料がバリアメタル層と接触
するので、はんだ材料中のSnが、該母材に含まれるC
uと直接接触することが回避される。これにより、Sn
−Cuから成る金属間化合物の形成を効果的に抑制また
は防止することができるのでBi濃化相の肥大化を招か
ず、好ましくはBi濃化相の形成を実質的に防止し、よ
って、高温条件下での連続使用によるはんだ付け部(本
明細書において接合部とも言う)の劣化、ひいては耐熱
疲労強度の低下を招く原因を低減または排除することが
できる。
According to the soldering method as described above, C
Since the base metal made of a material containing u is coated on the barrier metal layer and the solder material containing Sn contacts the barrier metal layer, Sn in the solder material is C contained in the base material.
Direct contact with u is avoided. As a result, Sn
-The formation of the intermetallic compound comprising Cu can be effectively suppressed or prevented so that the Bi-enriched phase is not enlarged, and preferably the Bi-enriched phase is substantially prevented from being formed. It is possible to reduce or eliminate the cause of deterioration of the soldered portion (also referred to as a joint portion in the present specification) due to continuous use under the conditions, and eventually, deterioration of thermal fatigue strength.

【0026】従って、本発明の別の要旨によれば、第1
の部材と第2の部材との間にSnおよびBiを含むはん
だ材料を供給(または配置)して、第1の部材および第
2の部材にはんだ材料を溶融状態で接触させ、凝固させ
ることにより第1の部材と第2の部材との間をはんだ付
けするときに、第1の部材および第2の部材の少なくと
も一方に設けられたCuを含む材料から成る部分を母材
として、該母材を被覆するバリアメタル層を設け、バリ
アメタル層にはんだ材料を溶融状態で接触させ、これに
よりはんだ付け部(または接合部)の耐熱疲労強度を向
上させる方法もまた提供される。
Therefore, according to another aspect of the present invention, a first
By supplying (or arranging) a solder material containing Sn and Bi between the first member and the second member, the solder material is brought into contact with the first member and the second member in a molten state and solidified. When soldering between the first member and the second member, a portion made of a material containing Cu provided in at least one of the first member and the second member is used as a base material, and the base material is used. There is also provided a method of providing a barrier metal layer for covering the barrier metal layer and bringing the solder material into contact with the barrier metal layer in a molten state, thereby improving the thermal fatigue strength of the soldered portion (or the joint portion).

【0027】尚、本発明において、第1の部材および第
2の部材の双方がCuを含む材料で出来ており、双方の
部材からはんだ材料(または接合部)中にCuが拡散し
得る場合には、これら双方の部材において、Cuを含む
材料がはんだ材料と直接接触しないようにバリアメタル
層で覆われていることが好ましく、これによりSn−C
uから成る金属間化合物の形成を防止することができ
る。しかし、本発明は必ずしもこれに限定されず、上記
のような場合であっても、いずれか一方のみがバリアメ
タル層を備えることにより、バリアメタル層が無い場合
に比べて耐熱疲労強度の低下を緩和することが可能であ
る。
In the present invention, when both the first member and the second member are made of a material containing Cu and Cu can diffuse from both members into the solder material (or the joint portion), In both of these members, the Cu-containing material is preferably covered with a barrier metal layer so as not to come into direct contact with the solder material.
It is possible to prevent the formation of an intermetallic compound composed of u. However, the present invention is not necessarily limited to this, and even in the case as described above, by providing only one of the barrier metal layers, the thermal fatigue strength is reduced as compared with the case without the barrier metal layer. It can be mitigated.

【0028】例えば、第1の部材および第2の部材の一
方がバリアメタル層を表面に備えず、少なくともその表
面が鉛を含む材料から成って、はんだ材料(または接合
部)中に鉛が溶融拡散し得る場合であっても、本発明に
よればもう一方の部材のCu母材がバリアメタル層で覆
われているので、Sn−Cuから成る金属間化合物の形
成が、少なくともバリアメタル層と接合部との間の接合
界面においては防止されるので、バリアメタル層が無い
場合に比べて耐熱疲労強度の低下を緩和することができ
る。バリアメタル層を備えない方の部材は、もちろん、
鉛を含む材料が溶融した後にはんだ材料と接触し得る部
分がCuを含まないことが好ましく、これにより、該部
材と接合部との間の接合界面においてもSn−Cuから
成る金属間化合物の形成を防止することができる。
For example, one of the first member and the second member does not have a barrier metal layer on the surface, and at least the surface is made of a material containing lead, and the lead is melted in the solder material (or the joint). Even if it can diffuse, since the Cu base material of the other member is covered with the barrier metal layer according to the present invention, the formation of the intermetallic compound consisting of Sn—Cu is at least the barrier metal layer. Since it is prevented at the joint interface between the joint and the joint, it is possible to reduce the decrease in thermal fatigue strength as compared with the case where no barrier metal layer is provided. Of course, the member without barrier metal layer is
It is preferable that a portion of the lead-containing material that can come into contact with the solder material after melting does not contain Cu, so that an intermetallic compound composed of Sn—Cu is formed even at the joint interface between the member and the joint. Can be prevented.

【0029】本発明においてバリアメタル層は、単層お
よび多層のいずれから成るものであってもよいが、Cu
を含む母材が溶融状態のはんだ材料と実質的に接触しな
いように該母材を被覆することが必要である。よって、
バリアメタル層の材料には、溶融状態のはんだ材料中に
実質的に拡散(または溶解)しないか、拡散してもその
下方に位置するCuを含む母材が露出してはんだ材料と
実質的に接触しない程度である材料を用いることが好ま
しい。尚、本明細書において、はんだ付けされるべき部
材の母材を基準とし、これに対してはんだ材料と接触す
る露出表面側を「上方」と言い、母材側を「下方」と言
うものとする。
In the present invention, the barrier metal layer may be composed of either a single layer or a multilayer, but Cu
It is necessary to coat the base material containing the base material so that the base material does not substantially contact the molten solder material. Therefore,
The material of the barrier metal layer does not substantially diffuse (or melt) into the molten solder material, or even if it diffuses, the base material containing Cu located below it is exposed to substantially expose the solder material. It is preferable to use a material that does not come into contact with each other. In this specification, the base material of the member to be soldered is used as a reference, and the exposed surface side in contact with the solder material is referred to as "upper" and the base material side is referred to as "lower". To do.

【0030】更に、バリアメタル層は、第1の部材と第
2の部材との間の導通を確保し得るように、導電性材料
から成ることが好ましい。例えば、バリアメタル層は、
金属層またはその積層体であり得る。
Further, it is preferable that the barrier metal layer is made of a conductive material so as to ensure conduction between the first member and the second member. For example, the barrier metal layer is
It can be a metal layer or a laminate thereof.

【0031】本発明の好ましい態様においては、バリア
メタル層はNi層(即ち、Niから成る層、後述する他
の層についても同様)またはNi層を含む多層積層体で
あり得る。Niは、はんだ材料と接触しても該はんだ材
料中に殆ど拡散せず、その下方に位置する母材を露出さ
せることがない(よって、母材に含まれるCuがはんだ
材料中に溶出しない)ので、バリアメタル層の材料とし
て用いるのに適する。Ni層は、Cuを含む母材と直接
接触してこれを被覆することが好ましいが、本発明は必
ずしもこれに限定されず、Ni層と母材との間に他の導
電性材料から成る層が配設されていてもよい。
In a preferred embodiment of the present invention, the barrier metal layer may be a Ni layer (that is, a layer made of Ni, the same applies to other layers described later) or a multilayer laminate including the Ni layer. Ni hardly diffuses into the solder material even when it comes into contact with the solder material, and does not expose the base material located therebelow (thus, Cu contained in the base material does not elute into the solder material). Therefore, it is suitable for use as a material for the barrier metal layer. The Ni layer is preferably in direct contact with the base material containing Cu so as to cover the base material, but the present invention is not necessarily limited to this, and a layer made of another conductive material is provided between the Ni layer and the base material. May be provided.

【0032】また、バリアメタル層としてNi層を含む
多層積層体を用いる場合、Au層、Pd層およびSn−
Bi層からなる群から選択される少なくとも1つの層を
Ni層の上方に設けられ得る。Ni層は空気中で酸化さ
れやすく、その酸化物のためにはんだ材料に対する濡れ
性が比較的劣る。しかし、Au層などの上記の層は、N
i層に比べて酸化され難いので、はんだ材料に対する濡
れ性が良好である。例えば、バリアメタル層は、Ni層
/Au層、Ni層/Pd層およびNi層/Pd層/Au
層、Ni層/Sn−Bi層などから成り得る。Ni層の
上方にこのような層を設けてバリアメタル層表面を構成
することにより、バリアメタル層としてNi層を単独で
用いる場合よりも、はんだ材料に対する濡れ性を向上さ
せることができ、よって、接合部の接合信頼性(主とし
て接合強度)を向上させることができる。特に、バリア
メタル層の表面(または最上層)をAu層とすることが
好ましい。
When a multilayer laminate including a Ni layer is used as the barrier metal layer, the Au layer, the Pd layer and the Sn- layer are used.
At least one layer selected from the group consisting of Bi layers may be provided above the Ni layer. The Ni layer is easily oxidized in air, and its oxide has relatively poor wettability with respect to the solder material. However, the above layers, such as the Au layer, are
Since it is less likely to be oxidized than the i layer, the wettability with respect to the solder material is good. For example, barrier metal layers include Ni layer / Au layer, Ni layer / Pd layer and Ni layer / Pd layer / Au.
Layers, Ni layers / Sn-Bi layers, etc. By providing such a layer above the Ni layer to form the surface of the barrier metal layer, the wettability with respect to the solder material can be improved as compared with the case where the Ni layer is used alone as the barrier metal layer. The joint reliability (mainly joint strength) of the joint can be improved. In particular, the surface (or the uppermost layer) of the barrier metal layer is preferably the Au layer.

【0033】バリアメタル層を構成する層(バリアメタ
ル層が多層積層体である場合には少なくとも1つの層)
は、例えば、当該技術分野において既知の電気めっき
法、溶融めっき法、置換めっき法および蒸着法などの方
法により形成され得る。
Layers constituting the barrier metal layer (at least one layer when the barrier metal layer is a multilayer laminate)
Can be formed by methods known in the art such as electroplating, hot dipping, displacement plating, and vapor deposition.

【0034】また、本発明の別の要旨によれば、Snお
よびBiを含むはんだ材料を用いて第1の部材と第2の
部材との間がはんだ付けされた接合構造体であって、第
1の部材および第2の部材の少なくとも一方が、Cuを
含む材料から成る母材と母材を被覆するバリアメタル層
とを備える接合構造体が提供される。
According to another aspect of the present invention, there is provided a joint structure in which a solder material containing Sn and Bi is used to solder between a first member and a second member. There is provided a bonded structure in which at least one of the first member and the second member includes a base material made of a material containing Cu and a barrier metal layer covering the base material.

【0035】このような接合構造体によっても、Cuを
含む材料から成る母材がバリアメタル層に被覆されてい
るので、上記の本発明のはんだ付け方法と同様に、Sn
−Cuから成る金属間化合物の形成、よってBi濃化相
の肥大化を効果的に抑制または防止することができる。
これにより、本発明の接合構造体を高温条件下での連続
使用に付した際にも接合部の劣化を招かず、高い耐熱疲
労強を維持することができる。
Even with such a bonded structure, since the base metal made of a material containing Cu is coated on the barrier metal layer, as in the above-described soldering method of the present invention, Sn is used.
It is possible to effectively suppress or prevent the formation of the intermetallic compound including —Cu, and thus the enlargement of the Bi concentrated phase.
Accordingly, even when the bonded structure of the present invention is continuously used under high temperature conditions, deterioration of the bonded portion is not caused, and high heat fatigue strength can be maintained.

【0036】このような接合構造体は、上述のような本
発明のはんだ付け方法によって得ることができる。ま
た、本発明の接合構造体においても、本発明のはんだ付
け方法において上述したものと同様のバリアメタル層を
用いることができる。尚、バリアメタル層としてNi層
を単独で用いる場合には、本発明のはんだ付け方法によ
って得られる接合構造体のバリアメタル層としてNi層
が残存するが、例えば、バリアメタル層としてNi層お
よびその上方に位置するAu層などを用いた場合には、
Au層が溶融状態のはんだ材料と接触することによりA
uがはんだ材料中へ溶出(または溶融拡散)するので、
接合構造体に備えられるバリアメタル層を構成する1つ
の層としては認識されないことに留意されるべきであ
る。また、Pd層およびSn−Bi層についてもAu層
と同様である。
Such a joint structure can be obtained by the soldering method of the present invention as described above. Also in the bonded structure of the present invention, the same barrier metal layer as described above in the soldering method of the present invention can be used. When the Ni layer is used alone as the barrier metal layer, the Ni layer remains as the barrier metal layer of the bonded structure obtained by the soldering method of the present invention. When an Au layer located above is used,
When the Au layer comes into contact with the molten solder material, A
Since u elutes (or melts and diffuses) into the solder material,
It should be noted that it is not recognized as one layer constituting the barrier metal layer provided in the bonding structure. The Pd layer and the Sn-Bi layer are also the same as the Au layer.

【0037】本発明のはんだ付け方法、はんだ付け部
(または接合部)の耐熱疲労強度向上方法および接合構
造体において、第1の部材および第2の部材のはんだ付
けされるべき部分は、少なくとも一方がCuを含む部分
を母材とし、該母材がバリアメタル層で被覆されていれ
ばよい。例えば、第1の部材および第2の部材の片方が
Cuを含む部分を有し、もう片方がCuを含む部分を有
さない場合、該片方のCuを含む部分が(母材として)
バリアメタル層で被覆される。また、例えば、第1の部
材および第2の部材の双方がCuを含む部分を有する場
合、該部分の少なくとも一方、好ましくは双方が(母材
として)バリアメタル層で被覆される。
In the soldering method, the method for improving the thermal fatigue strength of the soldered portion (or the joint portion) and the joint structure of the present invention, at least one of the first member and the second member to be soldered is It suffices that the portion containing Cu be the base material and the base material is covered with the barrier metal layer. For example, when one of the first member and the second member has a portion containing Cu and the other does not have a portion containing Cu, the one portion containing Cu (as a base material)
It is covered with a barrier metal layer. Further, for example, when both the first member and the second member have a portion containing Cu, at least one of the portions, and preferably both of them are covered with a barrier metal layer (as a base material).

【0038】本発明において、第1の部材および第2の
部材は、基板および電子部品であり得、より詳細には、
基板に設けられた電極および電子部品の電極であり得
る。
In the present invention, the first member and the second member may be a substrate and an electronic component, and more specifically,
It can be an electrode provided on a substrate and an electrode of an electronic component.

【0039】上記のような基板には、例えば、紙フェノ
ール系材料、ガラスエポキシ系材料、ポリイミドフィル
ム系材料、セラミック系材料、および金属系材料などか
ら成るものが含まれる。このような基板に形成される電
極は、例えば配線パターンと一体的に形成されたランド
であり得、これは、例えばCuから成る母材をバリアメ
タル層で被覆して成り得る。
Substrates such as those mentioned above include, for example, those made of paper phenolic materials, glass epoxy materials, polyimide film materials, ceramic materials, and metal materials. The electrode formed on such a substrate may be, for example, a land integrally formed with the wiring pattern, and may be formed by coating a base material made of Cu with a barrier metal layer, for example.

【0040】また、上記のような電子部品には、半導体
部品(例えば、いわゆるQFP(クアッド・フラット・
パッケージ)部品、CSP(チップ・スケール・パッケ
ージ)部品、およびSOP(シングル・アウトサイド・
パッケージ)部品など)、チップ部品(例えば、抵抗、
コンデンサ、トランジスタ、インダクタなど)、ならび
にコネクタなどが含まれる。このような電子部品の電極
は、例えば、電子部品から引き出されたリード、端子も
しくはターミナルなどであり得、これは、例えばCuか
ら成る母材をバリアメタル層で被覆して成り得る。
Further, the electronic parts as described above include semiconductor parts (for example, so-called QFP (quad flat.
Package) components, CSP (chip scale package) components, and SOP (single outside
Package parts), chip parts (eg resistors,
Capacitors, transistors, inductors, etc.) as well as connectors and the like. The electrode of such an electronic component can be, for example, a lead, a terminal, or a terminal drawn out from the electronic component, which can be formed by coating a base material made of, for example, Cu with a barrier metal layer.

【0041】しかし、本発明はこれに限定されず、第1
の部材および第2の部材は、互いにはんだ付けされるべ
き種々の部材であり得る。従って、本発明の更に別の要
旨によれば、SnおよびBiを含むはんだ材料を用いて
はんだ付けされる電気部品または電子部品であって、C
uを含む材料から成る母材と母材を被覆するバリアメタ
ル層とを備える電極を有する電気部品または電子部品も
また提供される。
However, the present invention is not limited to this, and the first
The first member and the second member can be various members to be soldered together. Therefore, according to still another aspect of the present invention, there is provided an electrical component or an electronic component soldered using a solder material containing Sn and Bi, wherein C
There is also provided an electric or electronic component having an electrode including a base material made of a material containing u and a barrier metal layer covering the base material.

【0042】尚、本明細書において、はんだ材料とは、
比較的低い融点を有する金属材料、例えば約100〜2
50℃の温度にて溶融する金属材料を言うものである。
SnおよびBiを含むはんだ材料とは、このようなはん
だ材料のうち、SnおよびBiを少なくとも含むもので
あり、例えばSn−Bi系材料、またはBiを添加した
Sn−Ag系材料(本明細書においてSn−Ag−Bi
系材料とも言い、これは、Sn−Ag−Bi材料、Sn
−Ag−Bi−In材料およびSn−Ag−Bi−Cu
材料を含む)であり得る。また、「〜系材料」とは、そ
の金属成分で構成される系の共晶組成を中心とし、微量
の他の金属成分を更に含み得る材料を言うものである。
例えば、Sn−Bi系材料とはSn−58Bi共晶組成
を中心とし、微量の他の金属成分(意図的に添加される
か、不可避的に混入するかを問わない)を含み得る。S
n−Bi系材料は、例えば約130〜150℃の融点を
有し得る。また例えば、Biを添加したSn−Ag系材
料とはSn−3.5Ag共晶組成を中心とした材料にB
iを所定量(例えば全体基準で約5重量%以下)で添加
し、更に、微量の他の金属成分(意図的に添加される
か、不可避的に混入するかを問わない)を含み得る。B
iを添加したSn−Ag材料は、例えば約200〜22
0℃の融点を有し得る。
In the present specification, the solder material means
Metallic materials with relatively low melting points, eg about 100-2
This is a metal material that melts at a temperature of 50 ° C.
The solder material containing Sn and Bi is a solder material containing at least Sn and Bi among such solder materials. For example, a Sn-Bi-based material or a Bi-added Sn-Ag-based material (in the present specification) Sn-Ag-Bi
Also referred to as a system material, which is a Sn-Ag-Bi material, Sn
-Ag-Bi-In material and Sn-Ag-Bi-Cu
Material). Further, the term "-based material" refers to a material having a eutectic composition of a system composed of the metal component as a center and further containing a trace amount of another metal component.
For example, the Sn-Bi-based material may mainly include a Sn-58Bi eutectic composition and may contain a trace amount of other metal components (whether intentionally added or unavoidably mixed). S
The n-Bi-based material can have a melting point of, for example, about 130-150 ° C. Further, for example, a Sn-Ag-based material added with Bi is a material mainly composed of a Sn-3.5Ag eutectic composition.
i may be added in a predetermined amount (for example, about 5% by weight or less based on the whole amount), and may further contain a trace amount of another metal component (whether intentionally added or unavoidably mixed). B
The Sn-Ag material to which i is added is, for example, about 200 to 22.
It may have a melting point of 0 ° C.

【0043】尚、本発明において、はんだ付け方法は、
例えばリフローはんだ付け方法およびフローはんだ付け
方法のいずれによっても実施され得、基板の片面のみを
はんだ付けしても、基板の両面をはんだ付けしてもよい
こと、また、本発明の接合構造体はこれらのいずれの方
法によっても得られることは、当業者には容易に理解さ
れよう。
In the present invention, the soldering method is
For example, it may be carried out by both the reflow soldering method and the flow soldering method, only one side of the substrate may be soldered, or both sides of the substrate may be soldered, and the bonding structure of the present invention is Those skilled in the art will readily understand that any of these methods can be used.

【0044】また、本発明におけるSnとCuとの接触
をバリアメタル層を設けることにより防止するという概
念は、Biの存在する系においてSnとCuとが共存し
てSn−Cuから成る金属間化合物を形成し、その結
果、Bi濃化相を形成することによる弊害を除去するこ
とが望まれる場合に好適に利用され得るであろう。
The concept of preventing contact between Sn and Cu in the present invention by providing a barrier metal layer is the intermetallic compound consisting of Sn--Cu in which Sn and Cu coexist in a system containing Bi. Can be preferably used when it is desired to eliminate the adverse effects of forming a Bi-enriched phase.

【0045】あるいは、本発明のはんだ付け方法におい
て、バリアメタル層を設ける代わりに、第1の部材と第
2の部材との間に供給したはんだ材料を溶融状態から、
10℃/秒以上の冷却速度で冷却して凝固させることに
よっても、本発明の目的を達成することができ、本発明
の別の要旨によればこのようなはんだ付け方法およびこ
れにより得られる接合構造体もまた提供される。
Alternatively, in the soldering method of the present invention, instead of providing the barrier metal layer, the solder material supplied between the first member and the second member is melted,
The object of the present invention can also be achieved by cooling and solidifying at a cooling rate of 10 ° C./second or more, and according to another aspect of the present invention, such a soldering method and a bonding obtained thereby A structure is also provided.

【0046】従来の一般的なはんだ付け方法において
は、冷却速度は10℃/秒未満、一般的には約5℃/秒
程度から10℃/秒未満であり、はんだ材料を供給した
後に基板(より詳細にははんだ材料)を積極的に冷却し
ていなかった。これに対して本発明の上記方法によれ
ば、冷却速度を従来よりも大きくしているので、Biの
濃化相が形成されたとしても、急冷凝固によってBi濃
化相を微相分散させることができ、即ち、Bi濃化相の
肥大化を効果的に抑制させることができる。よって、高
温条件下での連続使用によるはんだ付け部(本明細書に
おいて接合部とも言う)の劣化、ひいては耐熱疲労強度
の低下を招く原因を排除することができる。
In the conventional general soldering method, the cooling rate is less than 10 ° C./sec, generally about 5 ° C./sec to less than 10 ° C./sec. More specifically, the solder material) was not actively cooled. On the other hand, according to the above-mentioned method of the present invention, the cooling rate is made higher than that of the conventional method. Therefore, even if the Bi-enriched phase is formed, the Bi-enriched phase is finely dispersed by rapid solidification. That is, it is possible to effectively suppress the enlargement of the Bi-rich phase. Therefore, it is possible to eliminate the cause of deterioration of a soldered portion (also referred to as a joint portion in the present specification) due to continuous use under high temperature conditions, and eventually, deterioration of thermal fatigue strength.

【0047】従って、本発明の別の要旨によれば、第1
の部材と第2の部材との間にSnおよびBiを含むはん
だ材料を供給(または配置)して、第1の部材および第
2の部材にはんだ材料を溶融状態で接触させ、凝固させ
ることにより第1の部材と第2の部材との間をはんだ付
けするときに、溶融状態のはんだ材料を10℃/秒以上
の冷却速度で冷却して凝固させ、これによりはんだ付け
部の耐熱疲労強度を向上させる方法もまた提供される。
Therefore, according to another aspect of the present invention, the first
By supplying (or arranging) a solder material containing Sn and Bi between the first member and the second member, the solder material is brought into contact with the first member and the second member in a molten state and solidified. When soldering between the first member and the second member, the molten solder material is cooled and solidified at a cooling rate of 10 ° C./sec or more, thereby increasing the thermal fatigue strength of the soldered portion. Methods to improve are also provided.

【0048】冷却速度は10℃/秒以上であれば従来よ
りも耐熱疲労強度を向上させることができるが、冷却速
度をより大きく、例えば約20℃/秒以上とすることが
好ましく、例えば約20〜30℃/秒とすることが好ま
しい。このような冷却速度により、耐熱疲労強度を従来
よりも効果的に低減することができる。
If the cooling rate is 10 ° C./sec or more, the thermal fatigue strength can be improved as compared with the conventional one, but the cooling rate is preferably higher, for example, about 20 ° C./sec or more, for example about 20. It is preferably -30 ° C / sec. With such a cooling rate, the thermal fatigue strength can be effectively reduced as compared with the conventional case.

【0049】尚、本発明において、冷却速度とは、はん
だ材料が配置されるランド(またははんだ付け部)の温
度を熱電対などで経時的に測定した温度プロファイルか
らそのピーク温度を求め、該ピーク温度に達した時点か
ら、Sn−Bi−Pb合金の融点である98℃の温度に
まで低下する時点までの平均冷却速度を言うものとす
る。98℃の温度は、はんだ材料の融点に比べて十分に
低く、該温度においてはんだ材料は実質的に凝固してい
ると考えて差し支えない。
In the present invention, the cooling rate means the peak temperature from the temperature profile obtained by measuring the temperature of the land (or the soldering portion) where the solder material is arranged with a thermocouple or the like, and determining the peak temperature. The average cooling rate from the time when the temperature is reached to the time when the temperature is lowered to 98 ° C. which is the melting point of the Sn—Bi—Pb alloy. The temperature of 98 ° C. is sufficiently lower than the melting point of the solder material, and it can be considered that the solder material is substantially solidified at the temperature.

【0050】尚、本発明においてはんだ付け方法は、第
1の部材と第2の部材とがはんだ付けされた接合構造体
の製造方法としても理解され得ることに留意されたい。
It should be noted that, in the present invention, the soldering method can be understood as a method for manufacturing a joint structure in which the first member and the second member are soldered.

【0051】[0051]

【発明の実施の形態】(実施形態1)以下、本発明の1
つの実施形態について図1を参照しながら説明する。本
実施形態は、第1の部材および第2の部材の双方がバリ
アメタル層を備えるタイプのの実施形態に関する。図1
は、本実施形態におけるはんだ付け方法によって得られ
る電子回路基板の概略部分断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, one embodiment of the present invention will be described.
One embodiment will be described with reference to FIG. This embodiment relates to an embodiment of the type in which both the first member and the second member comprise a barrier metal layer. Figure 1
FIG. 3 is a schematic partial cross-sectional view of an electronic circuit board obtained by the soldering method according to this embodiment.

【0052】まず、基板1とこれに接合すべき電子部品
7とを準備する。基板1には、Cuから成る母材3aが
Ni単層から成るバリアメタル層3bで被覆されて成る
ランド3が形成されているが、このランド3は、例え
ば、次のような方法により形成することができる。
First, the substrate 1 and the electronic component 7 to be bonded thereto are prepared. A land 3 is formed on the substrate 1 by covering a base material 3a made of Cu with a barrier metal layer 3b made of a single Ni layer. The land 3 is formed by the following method, for example. be able to.

【0053】例えば、ガラスエポキシ樹脂などから成る
基板1の上面にCuから成る母材3aを、銅箔の熱圧着
(または貼付け)およびエッチングにより配線パターン
(図示せず)と一体的に形成する。配線パターンは、例
えば約50〜100μmの幅を有し得る。その後、基板
1の表面の所定の領域に配線パターンを覆ってレジスト
を形成する。このとき、母材3aはレジストに覆われず
に露出する。母材3aの高さ(即ち、配線パターンの高
さ)は、例えば約15〜40μmとされ得る。
For example, the base material 3a made of Cu is formed integrally with the wiring pattern (not shown) on the upper surface of the substrate 1 made of glass epoxy resin by thermocompression bonding (or sticking) of copper foil and etching. The wiring pattern may have a width of, for example, about 50 to 100 μm. Then, a resist is formed in a predetermined region on the surface of the substrate 1 so as to cover the wiring pattern. At this time, the base material 3a is exposed without being covered with the resist. The height of the base material 3a (that is, the height of the wiring pattern) may be, for example, about 15 to 40 μm.

【0054】このようにして母材3aが形成された基板
1をNiが溶解した電解液に浸し、母材3aに適切な電
圧を印加して、母材3aの表面にNiを析出させること
により、電気めっき法を用いて、母材3aの表面にバリ
アメタル層3bとしてNi層を形成する。Ni層の高さ
(本実施形態ではバリアメタル層3bの高さに等しい)
は、例えば約2〜5μmとされ得る。これにより、基板
1の表面に、母材3aおよびこれを被覆するバリアメタ
ル層(本実施形態においてはNi層)3bから成るラン
ド3を形成することができる。ランド3は、例えば基板
1の上面から見て矩形の輪郭を有し得、例えば約0.5
〜1.5mmの横幅および約0.5〜1.5mmの縦幅
であり得るが、本実施形態はこれに限定されず、任意の
適切な形状および寸法であり得る。
By immersing the substrate 1 on which the base material 3a is thus formed in an electrolyte solution in which Ni is dissolved and applying an appropriate voltage to the base material 3a, Ni is deposited on the surface of the base material 3a. Then, a Ni layer is formed as a barrier metal layer 3b on the surface of the base material 3a by using an electroplating method. Height of Ni layer (equal to height of barrier metal layer 3b in this embodiment)
Can be, for example, about 2-5 μm. Thus, the land 3 including the base material 3a and the barrier metal layer (Ni layer in the present embodiment) 3b covering the base material 3a can be formed on the surface of the substrate 1. The land 3 may have a rectangular contour when viewed from the top surface of the substrate 1, for example, about 0.5.
It may have a lateral width of ~ 1.5 mm and a vertical width of about 0.5-1.5 mm, but the embodiments are not so limited and may be any suitable shape and size.

【0055】尚、上記においては、電気めっき法により
Ni層を形成する方法を例示したが、これに代えて、例
えば母材3aが形成された基板1を、溶融状態のNi材
料に浸漬する溶融めっき法や、このような基板1をめっ
き用の金属を含む液状物に浸漬して母材3aの表面部分
をめっき金属で置換する置換めっき法や、母材3aにN
iを蒸着させる蒸着法により、母材3aを被覆するNi
層を形成することもできる。このような電気めっき法、
溶融めっき法および蒸着法は、当業者であれば適切な条
件を設定して実施することができる。
In the above, the method of forming the Ni layer by the electroplating method has been exemplified, but instead of this, for example, the substrate 1 on which the base material 3a is formed is immersed in a molten Ni material for melting. A plating method, a displacement plating method in which the substrate 1 is immersed in a liquid material containing a metal for plating and the surface portion of the base material 3a is replaced with a plating metal, or N is applied to the base material 3a.
Ni covering the base material 3a by a vapor deposition method for vapor depositing i
Layers can also be formed. Such electroplating method,
The hot dipping method and the vapor deposition method can be carried out by those skilled in the art by setting appropriate conditions.

【0056】他方、電子部品7にはリード9が設けられ
ている。リード9は、Cuから成る母材9aがNi単層
から成るバリアメタル層9bで被覆されて成る。このリ
ード9は、上記と同様の方法によりバリアメタル層9b
としてNi層を母材9aの表面に形成することにより予
め得られ、このリード9を用いて電子部品7が作製され
得る。
On the other hand, the electronic component 7 is provided with a lead 9. The lead 9 is formed by covering a base material 9a made of Cu with a barrier metal layer 9b made of a single Ni layer. The leads 9 are formed on the barrier metal layer 9b by the same method as described above.
Is obtained in advance by forming a Ni layer on the surface of the base material 9a, and the lead 9 can be used to manufacture the electronic component 7.

【0057】以上のようにして準備した基板1のランド
3の上に、例えばスクリーン印刷法や、ディスペンスな
どによってクリームはんだを供給する。このクリームは
んだは、SnおよびBiを含むはんだ材料としてSn−
Ag−Bi系材料、例えばSn−3Ag−2.5Bi−
2.5In材料またはSn−3.5Ag−0.5Bi−
3In材料から成る金属粒子(またははんだ粉末)が、
フラックスに分散されて構成される。フラックスには、
ロジン、活性剤および溶剤から成るような市販のものを
使用することができる。金属粒子は、例えば約20〜4
0μmの平均粒径を有し得、クリームはんだ全体基準で
約85〜90重量%の割合で存在し得る。
On the land 3 of the substrate 1 prepared as described above, cream solder is supplied by, for example, a screen printing method or dispensing. This cream solder is Sn-as a solder material containing Sn and Bi.
Ag-Bi-based material, for example Sn-3Ag-2.5Bi-
2.5In material or Sn-3.5Ag-0.5Bi-
Metal particles (or solder powder) made of 3In material
It is composed of dispersed flux. In the flux,
Commercial products such as rosin, activator and solvent can be used. The metal particles are, for example, about 20 to 4
It may have an average particle size of 0 μm and may be present in a proportion of about 85-90% by weight, based on the total cream solder.

【0058】その後、電子部品7のリード9がランド3
の上に供給されたクリームはんだと接触するようにし
て、電子部品7を基板1の上に適切に配置する。ここ
で、クリームはんだはリード9のバリアメタル層9bお
よびランド3のバリアメタル層3bと接触し、母材9a
および3aとは接触しない。このようにして得られた基
板1を、例えば約215〜240℃、好ましくは約22
0〜230℃の加熱雰囲気に通して熱処理する。これに
より、クリームはんだに熱が供給されて、クリームはん
だ中の金属粒子を構成するはんだ材料(本実施形態では
Sn−Ag−Bi系材料)が溶融すると共に、フラック
スなどの金属粒子以外の成分は蒸発(または揮発)して
除去される。
Thereafter, the leads 9 of the electronic component 7 are connected to the land 3
The electronic component 7 is appropriately arranged on the substrate 1 so as to come into contact with the cream solder supplied on the substrate 1. Here, the cream solder comes into contact with the barrier metal layer 9b of the lead 9 and the barrier metal layer 3b of the land 3 to form the base material 9a.
And 3a are not contacted. Substrate 1 obtained in this manner is processed at, for example, about 215 to 240 ° C., preferably about 22.
Heat treatment is performed by passing through a heating atmosphere of 0 to 230 ° C. As a result, heat is supplied to the cream solder to melt the solder material (Sn-Ag-Bi-based material in the present embodiment) that constitutes the metal particles in the cream solder, and components such as flux other than the metal particles It is removed by evaporation (or volatilization).

【0059】このとき、溶融状態のはんだ材料は、バリ
アメタル層3bおよび9bと接触するが、これらを構成
するNiは溶融状態のはんだ材料中へ殆ど溶融拡散しな
いので、溶融状態のはんだ材料が母材3aおよび9aと
直接接触することはない。従って、Sn−Cuから成る
金属間化合物の形成が防止され、よってBi濃化層の形
成もまた生じない。
At this time, the molten solder material comes into contact with the barrier metal layers 3b and 9b, but since Ni forming them is hardly melt-diffused into the molten solder material, the molten solder material is the mother material. There is no direct contact with the materials 3a and 9a. Therefore, the formation of the Sn—Cu intermetallic compound is prevented, and thus the formation of the Bi-enriched layer also does not occur.

【0060】次いで、熱処理した基板1を冷却(または
放冷)して、溶融状態のはんだ材料を凝固させることに
より、実質的にはんだ材料から成る接合部(またははん
だ付け部)5が形成される。この接合部5により、電子
部品7のリード9と基板1のランド3とが電気的および
機械的に接合(またははんだ付け)される。尚、本実施
形態においては基板の冷却時のはんだ材料の冷却速度
は、従来のはんだ付け方法の場合と同等であってよい。
Then, the heat-treated substrate 1 is cooled (or allowed to cool) to solidify the solder material in a molten state, thereby forming a joint portion (or soldering portion) 5 substantially made of the solder material. . By the joint portion 5, the lead 9 of the electronic component 7 and the land 3 of the substrate 1 are electrically and mechanically joined (or soldered). In this embodiment, the cooling rate of the solder material at the time of cooling the substrate may be the same as that in the conventional soldering method.

【0061】以上のようにして、電子部品7が基板1に
実装された電子回路基板20が作製される。得られた電
子回路基板20における電子部品7のリード9と接合部
5との間の接合界面および基板1のランド3と接合部5
との間の接合界面のいずれにおいても、Sn−Cuから
成る金属間化合物の形成が防止され、また、Bi濃化層
の形成も実質的に抑制される。
As described above, the electronic circuit board 20 in which the electronic component 7 is mounted on the board 1 is manufactured. In the obtained electronic circuit board 20, the joint interface between the lead 9 of the electronic component 7 and the joint 5 and the land 3 and the joint 5 of the substrate 1 are obtained.
At any of the bonding interfaces between and, the formation of an intermetallic compound composed of Sn-Cu is prevented, and the formation of the Bi concentrated layer is also substantially suppressed.

【0062】図2(a)および(b)は、以上のように
して作製された本実施形態における電子回路基板を約1
80℃の雰囲気にて熱処理した後の、ランドのバリアメ
タル層(Ni相)と、実質的にはんだ材料から成る接合
部(はんだ相)との接合界面近傍における断面の走査型
電子顕微鏡(SEM)写真である。図2(a)は60秒
間の熱処理後、図2(b)は180秒間の熱処理後の写
真である。図2(a)および(b)から判るように、6
0秒間および180秒間のいずれの熱処理後において
も、はんだ相は、Ni相の近傍にて均質な組成を有す
る。
2 (a) and 2 (b) show an electronic circuit board of the present embodiment manufactured in the above-described manner with a thickness of about 1 μm.
Scanning electron microscope (SEM) of a cross section in the vicinity of a bonding interface between a land barrier metal layer (Ni phase) and a bonding portion (solder phase) substantially made of a solder material after heat treatment in an atmosphere of 80 ° C. It is a photograph. FIG. 2A is a photograph after heat treatment for 60 seconds, and FIG. 2B is a photograph after heat treatment for 180 seconds. As can be seen from FIGS. 2 (a) and 2 (b), 6
After both the heat treatment for 0 seconds and the heat treatment for 180 seconds, the solder phase has a homogeneous composition in the vicinity of the Ni phase.

【0063】これに対して、本実施形態の比較例とし
て、ランド3のバリアメタル層3bを設けず(即ち、C
uから成る母材3aのみでランド3を構成し)、また、
リード9のバリアメタル層9bに代えてSn−Pbめっ
きを母材9aに施した電子部品を用いたこと以外は本実
施形態と同様にして電子回路基板を作製した。図3
(a)および(b)は、このようにして得た比較例の電
子回路基板を約180℃の雰囲気にて熱処理した後の、
ランド(Cu相)と、実質的にはんだ材料から成る接合
部(はんだ相)との接合界面近傍における断面の走査型
電子顕微鏡(SEM)写真である。図3(a)および
(b)はそれぞれ図2(a)および(b)に対応し、図
3(a)は60秒間の熱処理後、図3(b)は180秒
間の熱処理後の写真である。図3(a)に示されるよう
に、Cu相とはんだ相との間にCu−Snから成る金属
間化合物が形成され、その周囲にSn−Bi−Pb合金
(図中で、Cu−Sn金属間化合物の近辺に白く見える
部分)が偏析する。このSn−Bi−Pb合金は、約1
00℃の低い融点を有するので、熱処理時には溶融状態
であると考えられる。更なる熱処理により、図3(b)
に示されるように、Cu−Sn金属間化合物の周囲に形
成されたSn−Bi−Pb合金の部分から剥離してボイ
ド(図中で、Cu−Sn金属間化合物とはんだ相との間
の黒く見える部分)が形成される。このため、接合部の
接合強度が低下すると考えられる。
On the other hand, as a comparative example of this embodiment, the barrier metal layer 3b of the land 3 is not provided (that is, C
the land 3 is composed only of the base material 3a made of u), and
An electronic circuit board was produced in the same manner as this embodiment except that an electronic component in which Sn-Pb plating was applied to the base material 9a was used instead of the barrier metal layer 9b of the lead 9. Figure 3
(A) and (b) show the electronic circuit board of the comparative example thus obtained after heat treatment in an atmosphere of about 180 ° C.
It is a scanning electron microscope (SEM) photograph of a cross section in the vicinity of a bonding interface between a land (Cu phase) and a bonding portion (solder phase) substantially made of a solder material. FIGS. 3 (a) and 3 (b) correspond to FIGS. 2 (a) and 2 (b), respectively. FIG. 3 (a) is a photograph after heat treatment for 60 seconds, and FIG. 3 (b) is a photograph after heat treatment for 180 seconds. is there. As shown in FIG. 3A, an intermetallic compound composed of Cu—Sn is formed between the Cu phase and the solder phase, and an Sn—Bi—Pb alloy (Cu—Sn metal in the figure) is formed around the intermetallic compound. White areas near the interstitial compound) segregate. This Sn-Bi-Pb alloy has about 1
Since it has a low melting point of 00 ° C., it is considered to be in a molten state during heat treatment. By further heat treatment, FIG. 3 (b)
As shown in Fig. 3, the Sn-Bi-Pb alloy part formed around the Cu-Sn intermetallic compound is separated from the voids (in the figure, black between the Cu-Sn intermetallic compound and the solder phase is shown). Visible part) is formed. For this reason, it is considered that the joint strength of the joint portion is reduced.

【0064】尚、本実施形態においては、Ni単層から
成るバリアメタル層を形成するものとしたが、本発明は
これに限定されず、Ni層の形成方法と同様の方法によ
り、Ni層の上方に他の金属層、例えばAu層を設けて
多層積層体から成るバリアメタル層を形成してもよい。
Ni層の上方に設けられるAu層などの他の層は、例え
ば、1層につき約0.01〜0.1μmの高さで形成さ
れ得る。
In the present embodiment, the barrier metal layer consisting of the Ni single layer is formed, but the present invention is not limited to this, and the Ni layer is formed by the same method as the Ni layer forming method. Another metal layer, for example, an Au layer may be provided above to form a barrier metal layer composed of a multilayer laminate.
Other layers such as an Au layer provided above the Ni layer may be formed, for example, with a height of about 0.01 to 0.1 μm per layer.

【0065】また、本実施形態においては、ランドおよ
びリードの双方の母材がCuから成し、これら母材の双
方をバリアメタル層で覆うものとしたが、本発明はこれ
に限定されず、これらの少なくとも一方がCuを含み、
Cuを含む母材がバリアメタル層で覆われていればよ
い。例えば、リードの母材がFe−42Ni合金材料か
ら成って、Cuを含まない場合には、該母材をバリアメ
タル層で覆う必要は必ずしもなく、例えばSn−Pb系
材料などの材料から成るめっきで該母材が被覆されてい
てもよい。
Further, in the present embodiment, the base material of both the land and the lead is made of Cu and both of these base materials are covered with the barrier metal layer, but the present invention is not limited to this. At least one of these contains Cu,
The base material containing Cu may be covered with the barrier metal layer. For example, when the base material of the lead is made of an Fe-42Ni alloy material and does not contain Cu, it is not always necessary to cover the base material with a barrier metal layer, and for example, plating made of a material such as Sn-Pb-based material. The base material may be covered with.

【0066】特に、リードの母材がSn−Pb系材料で
めっきされている場合、ランドの母材がCuから成り、
バリアメタル層で被覆されており、ランドと接合部との
間の接合界面においてSn−Cuから成る金属間化合物
が形成されないのでBi濃化相が肥大化せず、好ましく
は実質的に形成されないので、リードのめっきに含まれ
るPbが接合部中に溶出してもSn−Bi−Pb合金の
形成を効果的に低減できる。
In particular, when the lead base material is plated with a Sn-Pb type material, the land base material is made of Cu,
Since it is covered with the barrier metal layer and the intermetallic compound consisting of Sn—Cu is not formed at the bonding interface between the land and the bonding portion, the Bi-concentrated phase is not enlarged and preferably substantially not formed. Even if Pb contained in the lead plating is eluted into the joint, the formation of the Sn-Bi-Pb alloy can be effectively reduced.

【0067】また、本実施形態においては、Snおよび
Biを含むはんだ材料として、Sn−Ag−Bi系材料
を用いることとしたが、本発明はこれに限定されず、S
n−Bi系材料などの他の材料を用いても同様の効果が
得られる。
In the present embodiment, the Sn-Ag-Bi based material is used as the solder material containing Sn and Bi, but the present invention is not limited to this.
Similar effects can be obtained by using other materials such as n-Bi-based materials.

【0068】更に、本実施形態においては、リフローは
んだ付け方法により電子部品を基板にはんだ付け(また
は接合)するものとしたが、本発明はこれに限定され
ず、本実施形態と同様にして準備した基板と電子部品と
を、例えばフローはんだ付け方法によりはんだ付けして
もよい。
Further, in the present embodiment, the electronic component is soldered (or joined) to the substrate by the reflow soldering method, but the present invention is not limited to this, and is prepared in the same manner as this embodiment. The printed circuit board and the electronic component may be soldered by, for example, a flow soldering method.

【0069】(実施形態2)次に、本発明のもう1つの
実施形態について説明する。本実施形態は、第1の部材
および第2の部材の双方がバリアメタル層を備えず、は
んだ材料の冷却速度を従来よりも大きくするタイプの実
施形態に関する。
(Second Embodiment) Next, another embodiment of the present invention will be described. This embodiment relates to an embodiment of a type in which both the first member and the second member do not include a barrier metal layer and the cooling rate of the solder material is made higher than in the conventional case.

【0070】本実施形態においては、一般的なリフロー
はんだ付けのためのリフロー炉を用いて、SnおよびB
iを含むはんだ材料として、Sn−Ag−Bi系材料に
より電子部品のリードと基板のランドとをはんだ付けし
た。電子部品のリードには、例えば、Cuから成る母材
にSn−Pbめっきが施されたものなどの一般的な電子
部品を用い得る。また、基板のランドには、Cuから成
るランド(バリアメタル層を備えないもの)を用い得
る。
In the present embodiment, a reflow furnace for general reflow soldering is used to set Sn and B
As the solder material containing i, the lead of the electronic component and the land of the substrate were soldered with a Sn-Ag-Bi-based material. For the lead of the electronic component, for example, a general electronic component such as a base material made of Cu plated with Sn—Pb may be used. Further, as the land of the substrate, a land made of Cu (one having no barrier metal layer) can be used.

【0071】本実施形態は、リフローの際にはんだ材料
を溶融させた後、基板(より詳細にには溶融状態のはん
だ材料)を積極的に冷却する点で従来のものと異なる。
具体的には、まず、基板のランド上にはんだ材料をはん
だ粉末の形態で含むクリームはんだを、例えばスクリー
ン印刷法によって供給し、はんだ材料を介して電子部品
のリードがランド上に位置するように基板に適切に配置
し、これにより得られた基板をリフロー炉に入れて熱処
理する。このときのランドの温度プロファイル(急冷プ
ロファイル)を図4に実線にて示す。図4に示すよう
に、ランドの温度は、まず約150℃まで上昇し、この
温度にて約100秒間維持され、次いで再び温度上昇し
て約230℃のピーク温度に達する。このとき、ランド
上に供給されたクリームはんだ中のはんだ材料(はんだ
粉末)が溶融すると共に、クリームはんだ中のフラック
スなどの他の成分が蒸発(または揮発)して除去され
る。その後、本実施形態においては窒素ガスをリフロー
炉の室内に常温程度の窒素ガスを約200〜500リッ
トル/分の流量にて、例えば、所望の温度プロファイル
が得られるように流量を調整しながら供給して基板を急
冷し、はんだ材料を冷却する。やがて、ランドの温度は
98℃にまで低下する。これによりランド上のはんだ材
料が凝固して接合部を形成し、基板のランドと電子部品
のリードとの間がはんだ付けされる。本実施形態のリフ
ローはんだ付けにおいては、ランドの温度がピーク温度
(本実施形態では約230℃)に達した時点から、Sn
−Bi−Pb合金の融点である98℃の温度にまで低下
する時点までの平均冷却速度は、例えば約10℃/秒以
上、好ましくは約20〜30℃/秒であり得る。
The present embodiment is different from the conventional one in that after the solder material is melted during the reflow, the substrate (more specifically, the molten solder material) is actively cooled.
Specifically, first, cream solder containing a solder material in the form of solder powder on the land of the substrate is supplied by, for example, a screen printing method so that the lead of the electronic component is located on the land through the solder material. It is properly placed on the substrate, and the substrate thus obtained is placed in a reflow furnace and heat-treated. The temperature profile (quenching profile) of the land at this time is shown by the solid line in FIG. As shown in FIG. 4, the temperature of the land first rises to about 150 ° C., is maintained at this temperature for about 100 seconds, and then rises again to reach a peak temperature of about 230 ° C. At this time, the solder material (solder powder) in the cream solder supplied onto the land is melted and other components such as flux in the cream solder are evaporated (or volatilized) and removed. Then, in the present embodiment, nitrogen gas is supplied into the chamber of the reflow furnace at a flow rate of approximately 200 to 500 liters / min, while adjusting the flow rate so that a desired temperature profile is obtained. Then, the substrate is rapidly cooled to cool the solder material. Eventually, the temperature of the land drops to 98 ° C. As a result, the solder material on the land is solidified to form a joint, and the land of the substrate and the lead of the electronic component are soldered. In the reflow soldering of the present embodiment, from the time when the temperature of the land reaches the peak temperature (about 230 ° C. in the present embodiment), Sn
The average cooling rate up to the point of reaching the temperature of 98 ° C., which is the melting point of the —Bi—Pb alloy, can be, for example, about 10 ° C./sec or more, preferably about 20 to 30 ° C./sec.

【0072】以上のようにして、電子部品が基板に実装
された電子回路基板が作製される。得られた電子回路基
板における電子部品のリードと接合部との間の接合界面
および基板のランドと接合部との間の接合界面のいずれ
においても、Sn−Cuから成る金属間化合物の形成が
防止され、また、Bi濃化層の形成も実質的に抑制され
得る。
As described above, an electronic circuit board having electronic components mounted on the board is manufactured. Formation of an intermetallic compound composed of Sn-Cu is prevented at both the joint interface between the lead of the electronic component and the joint portion and the joint interface between the land of the substrate and the joint portion in the obtained electronic circuit board. Moreover, the formation of the Bi-enriched layer can be substantially suppressed.

【0073】これに対して、本実施形態の比較例とし
て、急冷を行わない従来のリフローはんだ付けの際のラ
ンドの温度プロファイル(従来プロファイル)を図4に
一点鎖線にて併せて示す。従来のリフローはんだ付けで
は、一般的には、積極的に冷却していない。また、リフ
ロー炉の室内に常温程度の空気を流す場合もあり得る
が、その流量は約50〜100リットル/分の流量にす
ぎない。このような従来のリフローはんだ付けにおいて
は、ランドの温度がピーク温度(約230℃)に達した
時点から、Sn−Bi−Pb合金の融点である98℃の
温度にまで低下する時点までの平均冷却速度は5℃/秒
程度から、せいぜい約10℃/秒未満でしかない。この
ような従来のリフローはんだ付け方法により電子部品が
基板に実装された電子回路基板では、電子部品のリード
と接合部との間の接合界面および基板のランドと接合部
との間の接合界面のいずれにおいても、Sn−Cuから
成る金属間化合物の形成を防止できず、Bi濃化層の肥
大化を招く。このため、十分な耐熱疲労強度を得ること
ができない。特に、Sn−Pbめっきが施されたリード
を基板のランドにはんだ付けする際にはSn−Bi−P
b合金の形成を招き、接合部の劣化が顕著に起こり得
る。
On the other hand, as a comparative example of this embodiment, the temperature profile of the land (conventional profile) during conventional reflow soldering without rapid cooling is also shown in FIG. Conventional reflow soldering generally does not actively cool. In addition, there is a case where air at a room temperature is flown into the chamber of the reflow furnace, but the flow rate is only about 50 to 100 liters / minute. In such conventional reflow soldering, the average from the time when the temperature of the land reaches the peak temperature (about 230 ° C.) to the time when the temperature of the land decreases to 98 ° C. which is the melting point of the Sn—Bi—Pb alloy. The cooling rate is from about 5 ° C./second to at most less than about 10 ° C./second. In the electronic circuit board in which the electronic component is mounted on the substrate by such a conventional reflow soldering method, the bonding interface between the lead of the electronic component and the bonding portion and the bonding interface between the land and the bonding portion of the substrate are In either case, the formation of the intermetallic compound composed of Sn—Cu cannot be prevented, and the Bi concentrated layer is enlarged. Therefore, sufficient thermal fatigue strength cannot be obtained. In particular, when soldering a lead plated with Sn-Pb to the land of the substrate, Sn-Bi-P
This may lead to the formation of b alloy, and the deterioration of the joint may occur remarkably.

【0074】尚、本実施形態においては、溶融状態のは
んだ材料を10℃/秒以上の冷却速度で冷却して凝固さ
せるために、冷却手段として窒素ガスを用いるガス冷却
を利用するものとしたが、本発明はこれに限定されず、
任意の適切な手段を用いることができる。例えば、適切
な温度の空気などをファンやノズルなどでリフロー炉の
室内に、例えば基板全体またははんだ材料に向けて、十
分な流量で流したり、液滴をミスト状にして基板に吹き
付けたり、あるいは、適切な温度の液体、例えば水など
に基板全体を浸漬することによりはんだ材料を冷却して
もよい。
In this embodiment, in order to cool and solidify the molten solder material at a cooling rate of 10 ° C./sec or more, gas cooling using nitrogen gas is used as the cooling means. The present invention is not limited to this,
Any suitable means can be used. For example, air at an appropriate temperature may be blown into the chamber of the reflow furnace with a fan or a nozzle at a sufficient flow rate, for example, toward the entire substrate or the solder material, or droplets may be sprayed onto the substrate in a mist form, or Alternatively, the solder material may be cooled by immersing the entire substrate in a liquid at an appropriate temperature, such as water.

【0075】また、本実施形態においては、Snおよび
Biを含むはんだ材料として、Sn−Ag−Bi系材料
を用いることとしたが、本発明はこれに限定されず、S
n−Bi系材料などの他の材料を用いても同様の効果が
得られる。
In the present embodiment, the Sn-Ag-Bi based material is used as the solder material containing Sn and Bi, but the present invention is not limited to this.
Similar effects can be obtained by using other materials such as n-Bi-based materials.

【0076】更に、本実施形態においてはリフローはん
だ付けについて説明したが、本実施形態のはんだ付け部
を積極的に約10℃/分以上の冷却速度で冷却するとい
う特徴は、フローはんだ付け方法についても適用可能で
あり、この場合にも同様の効果を奏し得る。
Further, although the reflow soldering has been described in the present embodiment, the feature of the present embodiment that the soldering portion is positively cooled at a cooling rate of about 10 ° C./min or more is the flow soldering method. Can also be applied, and the same effect can be obtained in this case as well.

【0077】以上、本発明の2つの実施形態について上
述したが、本発明はこれに限定されず、本発明の概念を
逸脱しない範囲で種々の改変がなされ得ることは、当業
者には容易に理解されるであろう。
Although two embodiments of the present invention have been described above, the present invention is not limited to this, and it is easily understood by those skilled in the art that various modifications can be made without departing from the concept of the present invention. Will be understood.

【0078】[0078]

【発明の効果】本発明によれば、SnおよびBiを含む
はんだ材料を用いて第1の部材と第2の部材との間をは
んだ付けする方法において、第1の部材および第2の部
材の少なくとも一方に、Cuを含む材料から成る部分を
母材として該母材を被覆するバリアメタル層を設けて、
はんだ材料を溶融状態でバリアメタル層と接触させ、凝
固させることにより第1の部材と第2の部材との間がは
んだ付け(または接合)される。
According to the present invention, in the method of soldering between the first member and the second member using the solder material containing Sn and Bi, the first member and the second member are A barrier metal layer is provided on at least one side of the base material using a portion made of a material containing Cu as a base material,
The solder material is brought into contact with the barrier metal layer in a molten state and solidified, whereby the first member and the second member are soldered (or joined).

【0079】このようなはんだ付け方法によれば、はん
だ材料中のSnが該母材に含まれるCuと直接接触せ
ず、これにより、Sn−Cuから成る金属間化合物の形
成、よってBi濃化層の肥大化を効果的に抑制または防
止することができ、従って、高温条件下での連続使用に
よる接合部の劣化、ひいては耐熱疲労強度の低下を招く
原因を低減または排除することができる。
According to such a soldering method, Sn in the solder material does not come into direct contact with Cu contained in the base material, whereby an intermetallic compound composed of Sn—Cu is formed, and thus Bi is enriched. It is possible to effectively suppress or prevent the enlargement of the layer, and therefore, it is possible to reduce or eliminate the cause of deterioration of the joint portion due to continuous use under high temperature conditions, and eventually, deterioration of thermal fatigue strength.

【0080】更に、本発明によれば、SnおよびBiを
含むはんだ材料を用いて第1の部材と第2の部材との間
がはんだ付けされた接合構造体であって、第1の部材お
よび第2の部材の少なくとも一方が、Cuを含む材料か
ら成る母材と母材を被覆するバリアメタル層とを備える
接合構造体が提供され、上記と同様の効果を奏し得る。
Further, according to the present invention, a joint structure in which the first member and the second member are soldered using a solder material containing Sn and Bi, At least one of the second members is provided with a joint structure including a base material made of a material containing Cu and a barrier metal layer covering the base material, and the same effect as described above can be obtained.

【0081】あるいは、本発明によれば、上記本発明の
はんだ付け方法においてバリアメタル層を設ける代わり
に、溶融状態のはんだ材料を10℃/秒以上の冷却速度
で冷却して凝固させるはんだ付け方法およびそれによっ
て得られる接合構造体もまた提供される。このようなは
んだ付け方法によっても、Bi濃化層の形成を効果的に
抑制または防止することができ、従って、高温条件下で
の連続使用による接合部の劣化、ひいては耐熱疲労強度
の低下を招く原因を低減または排除することができる。
Alternatively, according to the present invention, instead of providing the barrier metal layer in the above-described soldering method of the present invention, a soldering method in which a molten solder material is cooled and solidified at a cooling rate of 10 ° C./sec or more. And a joint structure obtained thereby is also provided. Even by such a soldering method, the formation of the Bi-enriched layer can be effectively suppressed or prevented, so that the joint portion is deteriorated due to continuous use under high temperature conditions, and consequently the thermal fatigue strength is lowered. The cause can be reduced or eliminated.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の1つの実施形態におけるはんだ付け
方法によって得られる電子回路基板の概略部分断面図で
ある。
FIG. 1 is a schematic partial cross-sectional view of an electronic circuit board obtained by a soldering method according to an embodiment of the present invention.

【図2】 本発明の1つの実施形態における電子回路基
板を約180℃の雰囲気にて熱処理した後の、ランドの
バリアメタル層(Ni相)と接合部(はんだ相)との接
合界面近傍における断面の走査型電子顕微鏡写真であ
り、図2(a)は60秒間の熱処理後、図2(b)は1
80秒間の熱処理後の写真である。
FIG. 2 is a graph showing the vicinity of a bonding interface between a barrier metal layer (Ni phase) of a land and a bonding portion (solder phase) after heat treatment of an electronic circuit board according to one embodiment of the present invention in an atmosphere of about 180 ° C. 2 is a scanning electron micrograph of the cross section, FIG. 2 (a) shows a heat treatment for 60 seconds, and FIG.
It is a photograph after heat treatment for 80 seconds.

【図3】 比較例の電子回路基板を約180℃の雰囲気
にて熱処理した後の、ランド(Cu相)と接合部(はん
だ相)との接合界面近傍における断面の走査型電子顕微
鏡写真であり、図3(a)は60秒間の熱処理後、図3
(b)は180秒間の熱処理後の写真である。
FIG. 3 is a scanning electron micrograph of a cross section in the vicinity of a bonding interface between a land (Cu phase) and a bonding portion (solder phase) after a heat treatment of an electronic circuit board of a comparative example in an atmosphere of about 180 ° C. , FIG. 3 (a) shows the state of FIG.
(B) is a photograph after heat treatment for 180 seconds.

【図4】 本実施形態のはんだ材料から成る接合部の温
度プロファイルを比較例の温度プロファイルと共に示す
図である。
FIG. 4 is a diagram showing a temperature profile of a joint portion made of the solder material of the present embodiment together with a temperature profile of a comparative example.

【図5】 従来のはんだ付け方法によって得られる電子
回路基板の概略部分断面図である。
FIG. 5 is a schematic partial cross-sectional view of an electronic circuit board obtained by a conventional soldering method.

【符号の説明】[Explanation of symbols]

1 基板 3a ランド母材 3b バリアメタル層 3 ランド 5 はんだ付け部(接合部) 7 電子部品 9a リード母材 9b バリアメタル層 9 リード 1 substrate 3a Land base material 3b Barrier metal layer 3 land 5 Soldering part (joint part) 7 electronic components 9a Lead base material 9b Barrier metal layer 9 leads

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 SnおよびBiを含むはんだ材料を用い
て第1の部材と第2の部材との間をはんだ付けする方法
であって、第1の部材および第2の部材の少なくとも一
方が、Cuを含む材料から成る母材と母材を被覆するバ
リアメタル層とを備え、第1の部材と第2の部材との間
にはんだ材料を供給してはんだ材料を溶融状態でバリア
メタル層と接触させ、凝固させることにより第1の部材
と第2の部材との間をはんだ付けすることを含む方法。
1. A method of soldering between a first member and a second member using a solder material containing Sn and Bi, wherein at least one of the first member and the second member comprises: A barrier metal layer is provided that includes a base material made of a material containing Cu and a barrier metal layer that covers the base material, and supplies the solder material between the first member and the second member to melt the solder material. A method comprising soldering between a first member and a second member by contacting and solidifying.
【請求項2】 第1の部材および第2の部材の一方がバ
リアメタル層を備え、もう一方が鉛を含む材料から成る
表面を備え、溶融状態のはんだ材料が該表面に接触す
る、請求項1に記載の方法。
2. The first member and the second member, one of which comprises a barrier metal layer and the other of which comprises a surface made of a material containing lead, the molten solder material contacting the surface. The method according to 1.
【請求項3】 バリアメタル層がNi層を含む、請求項
1または2に記載の方法。
3. The method according to claim 1, wherein the barrier metal layer comprises a Ni layer.
【請求項4】 バリアメタル層が、Au層、Pd層およ
びSn−Bi層からなる群から選択される少なくとも1
つの層であって、Ni層の上方に位置する層を更に含
む、請求項3に記載の方法。
4. The barrier metal layer is at least one selected from the group consisting of Au layer, Pd layer and Sn—Bi layer.
The method of claim 3, further comprising one layer, the layer being above the Ni layer.
【請求項5】 SnおよびBiを含むはんだ材料を用い
て第1の部材と第2の部材との間をはんだ付けする方法
であって、第1の部材と第2の部材との間にはんだ材料
を供給し、溶融状態のはんだ材料を10℃/秒以上の冷
却速度で冷却して凝固させることにより第1の部材と第
2の部材との間をはんだ付けすることを含む方法。
5. A method for soldering between a first member and a second member using a solder material containing Sn and Bi, which comprises soldering between the first member and the second member. A method comprising soldering between a first member and a second member by supplying a material and cooling the molten solder material at a cooling rate of 10 ° C./second or more to solidify the material.
【請求項6】 第1の部材および第2の部材の少なくと
も一方が鉛を含む材料から成る表面を備え、はんだ材料
が溶融状態で該表面に接触する、請求項5に記載の方
法。
6. The method of claim 5, wherein at least one of the first member and the second member comprises a surface made of a lead-containing material, the solder material contacting the surface in a molten state.
【請求項7】 第1の部材が基板に形成された電極であ
り、第2の部材が電子部品の電極である、請求項1〜6
のいずれかに記載の方法。
7. The first member is an electrode formed on a substrate, and the second member is an electrode of an electronic component.
The method described in any one of.
【請求項8】 はんだ付けがフローはんだ付け方法また
はリフローはんだ付け方法により実施される、請求項1
〜7のいずれかに記載の方法。
8. The method according to claim 1, wherein the soldering is performed by a flow soldering method or a reflow soldering method.
7. The method according to any one of to 7.
【請求項9】 SnおよびBiを含むはんだ材料を用い
て第1の部材と第2の部材との間がはんだ付けされた接
合構造体であって、第1の部材および第2の部材の少な
くとも一方が、Cuを含む材料から成る母材と母材を被
覆するバリアメタル層とを備える、接合構造体。
9. A joint structure in which a first member and a second member are soldered using a solder material containing Sn and Bi, and at least the first member and the second member. One is a bonded structure including a base material made of a material containing Cu and a barrier metal layer covering the base material.
【請求項10】 第1の部材および第2の部材の一方が
バリアメタル層を備え、もう一方が鉛を含む材料から成
る表面を備える、請求項9に記載の接合構造体。
10. The bonded structure of claim 9, wherein one of the first member and the second member comprises a barrier metal layer and the other comprises a surface made of a material containing lead.
【請求項11】 第1の部材が基板に形成された電極で
あり、第2の部材が電子部品の電極である、請求項9ま
たは10に記載の接合構造体。
11. The bonded structure according to claim 9, wherein the first member is an electrode formed on the substrate, and the second member is an electrode of an electronic component.
【請求項12】 請求項1〜8のいずれかに記載の方法
を用いて、第1の部材と第2の部材との間がはんだ付け
された接合構造体。
12. A joint structure in which a first member and a second member are soldered by using the method according to any one of claims 1 to 8.
【請求項13】 SnおよびBiを含むはんだ材料を用
いてはんだ付けされる電気または電子部品であって、C
uを含む材料から成る母材と母材を被覆するバリアメタ
ル層とを備える電極を有する電気または電子部品。
13. An electric or electronic component which is soldered using a solder material containing Sn and Bi, wherein C
An electric or electronic component having an electrode including a base material made of a material containing u and a barrier metal layer covering the base material.
【請求項14】 第1の部材と第2の部材との間にSn
およびBiを含むはんだ材料を供給して、第1の部材お
よび第2の部材にはんだ材料を溶融状態で接触させ、凝
固させることにより第1の部材と第2の部材との間をは
んだ付けするときに、第1の部材および第2の部材の少
なくとも一方に設けられたCuを含む材料から成る部分
を母材として、該母材を被覆するバリアメタル層を設
け、バリアメタル層にはんだ材料を溶融状態で接触さ
せ、これによりはんだ付け部の耐熱疲労強度を向上させ
る方法。
14. Sn between the first member and the second member
And a solder material containing Bi are supplied, the solder material is brought into contact with the first member and the second member in a molten state, and is solidified to solder between the first member and the second member. At this time, a barrier metal layer covering the base material is provided with a portion made of a material containing Cu provided on at least one of the first member and the second member as a base material, and a solder material is applied to the barrier metal layer. A method of improving the thermal fatigue resistance of the soldered part by bringing them into contact in a molten state.
【請求項15】 第1の部材と第2の部材との間にSn
およびBiを含むはんだ材料を供給して、第1の部材お
よび第2の部材にはんだ材料を溶融状態で接触させ、凝
固させることにより第1の部材と第2の部材との間をは
んだ付けするときに、溶融状態のはんだ材料を10℃/
秒以上の冷却速度で冷却して凝固させ、これによりはん
だ付け部の耐熱疲労強度を向上させる方法。
15. Sn between the first member and the second member
And a solder material containing Bi are supplied, the solder material is brought into contact with the first member and the second member in a molten state, and is solidified to solder between the first member and the second member. Sometimes the molten solder material is 10 ℃ /
A method of improving the thermal fatigue strength of the soldered part by cooling and solidifying at a cooling rate of at least 2 seconds.
JP2001400721A 2001-12-28 2001-12-28 Soldering method and joint structure Withdrawn JP2003198117A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001400721A JP2003198117A (en) 2001-12-28 2001-12-28 Soldering method and joint structure
GB0230063A GB2383552B (en) 2001-12-28 2002-12-23 Process for soldering and connecting structure
US10/325,888 US6871775B2 (en) 2001-12-28 2002-12-23 Process for soldering and connecting structure
CNB021593647A CN1301049C (en) 2001-12-28 2002-12-26 Soldering method and soldering structure body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400721A JP2003198117A (en) 2001-12-28 2001-12-28 Soldering method and joint structure

Publications (2)

Publication Number Publication Date
JP2003198117A true JP2003198117A (en) 2003-07-11
JP2003198117A5 JP2003198117A5 (en) 2005-07-28

Family

ID=19189663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400721A Withdrawn JP2003198117A (en) 2001-12-28 2001-12-28 Soldering method and joint structure

Country Status (4)

Country Link
US (1) US6871775B2 (en)
JP (1) JP2003198117A (en)
CN (1) CN1301049C (en)
GB (1) GB2383552B (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871775B2 (en) * 2001-12-28 2005-03-29 Matsushita Electric Industrial Co., Ltd. Process for soldering and connecting structure
JP2006202884A (en) * 2005-01-19 2006-08-03 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method thereof
JP2008072006A (en) * 2006-09-15 2008-03-27 Toyota Central R&D Labs Inc Zygote
WO2009133625A1 (en) * 2008-05-02 2009-11-05 富士通株式会社 Wiring board, process for producing the same, and process for manufacturing electronic device
US8283759B2 (en) 2005-10-20 2012-10-09 Panasonic Corporation Lead frame having outer leads coated with a four layer plating
JP2014138065A (en) * 2013-01-16 2014-07-28 Senju Metal Ind Co Ltd Method of soldering printed board

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051671A (en) * 2001-06-01 2003-02-21 Nec Corp Manufacturing method of mounting structure and mounting structure
US7357293B2 (en) * 2004-03-24 2008-04-15 Intel Corporation Soldering an electronics package to a motherboard
US20060147683A1 (en) * 2004-12-30 2006-07-06 Harima Chemicals, Inc. Flux for soldering and circuit board
US20060226199A1 (en) * 2005-03-30 2006-10-12 Visteon Global Technologies, Inc. Selective soldering of flat flexible cable with lead-free solder to a substrate
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
JP5093766B2 (en) * 2007-01-31 2012-12-12 株式会社タムラ製作所 Manufacturing method of semiconductor package substrate mounted with conductive balls, etc.
US9386699B2 (en) 2010-12-22 2016-07-05 Panasonic Intellectual Property Management Co., Ltd. Mounted structure and manufacturing method of mounted structure
CN103493190A (en) * 2011-12-27 2014-01-01 松下电器产业株式会社 junction structure
JP2014146652A (en) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd Wiring board and method of manufacturing the same
US20150377567A1 (en) * 2014-06-26 2015-12-31 Yuriy Y. Krasnov, Jr. Cylindrical convective air-cooling system
US20170245404A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder
GB2557439B (en) 2016-10-24 2021-06-30 Jaguar Land Rover Ltd Apparatus and method relating to electrochemical migration
CN109661726A (en) * 2017-01-20 2019-04-19 联想(新加坡)私人有限公司 Method of solder bonding and soldered fitting
CN115863526A (en) * 2019-05-09 2023-03-28 群创光电股份有限公司 Electronic device with a detachable cover
JP7251446B2 (en) * 2019-10-28 2023-04-04 株式会社オートネットワーク技術研究所 Substrate with heat transfer member and method for manufacturing substrate with heat transfer member

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4643347A (en) * 1984-10-09 1987-02-17 North American Philips Corporation Mounting hard magnetic material permanent magnets
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
DE69021438T2 (en) * 1989-05-16 1996-01-25 Marconi Gec Ltd Method for producing a flip-chip solder structure for arrangements with gold metallization.
CN1073901A (en) * 1991-12-30 1993-07-07 瓦房店轴承工业公司大连凌水钢丝厂 The welding method of ball, roller with steel wire
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
CN1040302C (en) * 1995-06-30 1998-10-21 三星电机株式会社 Non-lead solder with fine weldability
US5817188A (en) * 1995-10-03 1998-10-06 Melcor Corporation Fabrication of thermoelectric modules and solder for such fabrication
GB2312391A (en) 1996-04-26 1997-10-29 Ibm Soldering with lead free alloys
JPH1041621A (en) 1996-07-18 1998-02-13 Fujitsu Ltd Tin-bismuth solder joining method
JP3144328B2 (en) * 1996-12-24 2001-03-12 松下電工株式会社 Thermoelectric conversion element and method of manufacturing the same
JP2000061585A (en) * 1998-08-21 2000-02-29 Tanaka Denshi Kogyo Kk Casting method of solder material
JP2000188464A (en) * 1998-12-21 2000-07-04 Senju Metal Ind Co Ltd Automatic soldering device
JP4237325B2 (en) * 1999-03-11 2009-03-11 株式会社東芝 Semiconductor device and manufacturing method thereof
JP3514670B2 (en) 1999-07-29 2004-03-31 松下電器産業株式会社 Soldering method
JP2001237272A (en) 2000-02-23 2001-08-31 Hitachi Ltd Semiconductor device and electronic device using the same
US6492585B1 (en) * 2000-03-27 2002-12-10 Marlow Industries, Inc. Thermoelectric device assembly and method for fabrication of same
JP3684134B2 (en) 2000-03-29 2005-08-17 株式会社東芝 Electrical or electronic components and electrical or electronic assemblies
JP2002185131A (en) 2000-12-14 2002-06-28 Murata Mfg Co Ltd Soldering method and solder joint
JP3910363B2 (en) * 2000-12-28 2007-04-25 富士通株式会社 External connection terminal
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
JP3615206B2 (en) * 2001-11-15 2005-02-02 富士通株式会社 Manufacturing method of semiconductor device
US20030116845A1 (en) * 2001-12-21 2003-06-26 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
US6966005B2 (en) * 2001-12-26 2005-11-15 International Business Machines Corporation Energy caching for a computer
JP2003198116A (en) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd Soldering method and joint structure
JP2003198117A (en) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd Soldering method and joint structure
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871775B2 (en) * 2001-12-28 2005-03-29 Matsushita Electric Industrial Co., Ltd. Process for soldering and connecting structure
JP2006202884A (en) * 2005-01-19 2006-08-03 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method thereof
US8283759B2 (en) 2005-10-20 2012-10-09 Panasonic Corporation Lead frame having outer leads coated with a four layer plating
JP2008072006A (en) * 2006-09-15 2008-03-27 Toyota Central R&D Labs Inc Zygote
WO2009133625A1 (en) * 2008-05-02 2009-11-05 富士通株式会社 Wiring board, process for producing the same, and process for manufacturing electronic device
KR101184108B1 (en) 2008-05-02 2012-09-18 후지쯔 가부시끼가이샤 Wiring board, process for producing the same, and process for manufacturing electronic device
JP5067481B2 (en) * 2008-05-02 2012-11-07 富士通株式会社 WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE MANUFACTURING METHOD
US8713792B2 (en) 2008-05-02 2014-05-06 Fujitsu Limited Method of manufacturing a printed wiring board
JP2014138065A (en) * 2013-01-16 2014-07-28 Senju Metal Ind Co Ltd Method of soldering printed board

Also Published As

Publication number Publication date
GB2383552A (en) 2003-07-02
CN1430465A (en) 2003-07-16
CN1301049C (en) 2007-02-14
US20030121959A1 (en) 2003-07-03
GB0230063D0 (en) 2003-01-29
GB2383552B (en) 2005-03-02
US6871775B2 (en) 2005-03-29

Similar Documents

Publication Publication Date Title
JP2003198117A (en) Soldering method and joint structure
US6010060A (en) Lead-free solder process
US5038996A (en) Bonding of metallic surfaces
CN104246996A (en) Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump
KR100671394B1 (en) Reflow soldering method and mixed mounting method and mixed mounting structure using PPS-free solder alloy
CN100384309C (en) Welding method, components connected by the welding method and connection structure
US6431432B1 (en) Method for attaching solderballs by selectively oxidizing traces
TW200819012A (en) Mounting structure
JPH1133776A (en) Solder material and electronic component using the same
KR100593774B1 (en) Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy
JP2003332731A (en) ARTICLE SOLDERED WITH Pb-FREE SOLDER
JP6267427B2 (en) Soldering method and mounting board
JP2001168519A (en) Mixed mounting structure, mixed mounting method, and electronic device
JP2002120086A (en) Lead-free solder and its manufacturing method
JP2003198116A (en) Soldering method and joint structure
JP2002331385A (en) Solder material, manufacturing method thereof, and solder paste
JP4071049B2 (en) Lead-free solder paste
CN101513141A (en) Manufacturing method of soldered circuit board
JP2005057117A (en) Soldering method, joint structure, and electric / electronic component
JP3596445B2 (en) Soldering method and mounting structure
JPH05259632A (en) Printed wiring board and manufacture thereof
JPWO2019117041A1 (en) Solder paste, joint structure and method for manufacturing the joint structure
JP2002141456A (en) Electronic equipment
JP2000176678A (en) Cream solder and mounting products using it
JPH06177514A (en) Method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061215