[go: up one dir, main page]

JP2003179200A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003179200A
JP2003179200A JP2001375255A JP2001375255A JP2003179200A JP 2003179200 A JP2003179200 A JP 2003179200A JP 2001375255 A JP2001375255 A JP 2001375255A JP 2001375255 A JP2001375255 A JP 2001375255A JP 2003179200 A JP2003179200 A JP 2003179200A
Authority
JP
Japan
Prior art keywords
paste
semiconductor element
semiconductor
bonding
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001375255A
Other languages
English (en)
Inventor
Hideki Maruyama
秀樹 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001375255A priority Critical patent/JP2003179200A/ja
Publication of JP2003179200A publication Critical patent/JP2003179200A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W72/073
    • H10W72/354
    • H10W72/884
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 積み重ねて接合する半導体素子の離間間隔を
容易に確保して半導体素子を回路基板等に搭載可能と
し、信頼性の高い半導体装置として提供する。 【解決手段】 半導体素子14、16をスペーサを介し
て積み重ね、各々の半導体素子14、16の電極端子と
回路基板18等のボンディング部20とをワイヤボンデ
ィングして電気的に接続した半導体装置において、前記
スペーサが、積み重ねて接合されている半導体素子14
の接合面に、ペーストを散点状に塗布して硬化させたバ
ンプ30によって形成され、前記半導体素子14、16
の接合面間にペースト32が充填されて半導体素子1
4、16が一体に接合されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、より詳細には複数個の半導体素子を
積み重ねて搭載した半導体装置およびその製造方法に関
する。
【0002】
【従来の技術】回路基板あるいはリードフレームに半導
体素子を搭載して形成する半導体装置には、1つのパッ
ケージ内に複数個の半導体素子を積み重ねて搭載した製
品がある。このような半導体装置製品は、最近の半導体
素子はきわめて薄く形成されるようになっていることか
ら、積み重ねて搭載した場合でも十分にコンパクトに形
成することができること、半導体素子を積み重ねること
で半導体装置の集積化に好適に対応できるといった技術
的な背景によるものである。
【0003】図3、4は、半導体素子を積み重ねて搭載
した従来の半導体装置の例を示す。パッケージ内で半導
体素子を積み重ねて搭載する場合に、単に、半導体素子
を積み重ねたのでは、半導体素子と回路基板あるいはリ
ードフレームとの間でワイヤボンディングする際に、ボ
ンディングワイヤが半導体素子に接触してしまってワイ
ヤボンディングすることができない。そのため、図4に
示す半導体装置では下段の半導体素子10で周縁部に配
置されている電極端子の内側の領域に上段の半導体素子
12を搭載し、各々の半導体素子12、14と回路基板
18に設けられているボンディング部20とがワイヤボ
ンディングできるようにしている。また、図3に示す半
導体装置では、下段と上段の半導体素子14、16の間
にスペーサ22を配置して上下に隣接する半導体素子1
4、16の間に空隙を形成し、これによって各々の半導
体素子14、16と回路基板18のボンディング部20
とがワイヤボンディングできるようにしている。24は
封止樹脂、26は外部接続端子である。
【0004】
【発明が解決しようとする課題】しかしながら、パッケ
ージ内で半導体素子を積み重ねて搭載する場合に、図4
に示す半導体装置のように、大きさの異なる半導体素子
10、12を使用する方法の場合は、使用できる半導体
素子が制限されるという課題がある。また、図3に示す
半導体装置の場合は、パッケージに搭載する半導体素子
14、16の他に別部品としてスペーサ22を用意する
必要があり、また、スペーサ22は下段の半導体素子1
4で電極端子が配置されている周縁部の内側に接合しな
ければならないために、上段の半導体素子16の平面領
域の全域をスペーサ22によって支持することができ
ず、上段の半導体素子16に対してワイヤボンディング
した際に半導体素子16が損傷を受けるおそれがあると
いう課題があった。
【0005】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、半導
体素子を積み重ねて半導体素子と回路基板等のボンディ
ング部とをワイヤボンディングによって接続する半導体
装置において、各々の半導体素子とボンディング部とを
確実にワイヤボンディングすることができ、ワイヤボン
ディング時に半導体素子が損傷したりすることなく、信
頼性の高い製品として提供することができる半導体装置
およびその製造方法を提供するにある。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するために次の構成を備える。すなわち、半導体素子を
スペーサを介して積み重ね、各々の半導体素子の電極端
子と回路基板等のボンディング部とをワイヤボンディン
グして電気的に接続した半導体装置において、前記スペ
ーサが、積み重ねて接合されている半導体素子の接合面
に、ペーストを散点状に塗布して硬化させたバンプによ
って形成され、前記半導体素子の接合面間にペーストが
充填されて半導体素子が一体に接合されていることを特
徴とする。また、前記バンプを形成するペーストと、半
導体素子の接合面間に充填されるペーストとが同一のペ
ースト材からなることを特徴とする。また、前記積み重
ねて接合されている半導体素子が、同一形状に形成され
ている製品であることを特徴とする。
【0007】また、半導体素子をスペーサを介して積み
重ね、各々の半導体素子の電極端子と回路基板等のボン
ディング部とをワイヤボンディングして電気的に接続し
た半導体装置の製造方法において、前記回路基板に半導
体素子を搭載し、半導体素子と前記ボンディング部とを
ワイヤボンディングした後、当該半導体素子の、次段の
半導体素子を接合する接合面に、ペーストを散点状に塗
布してバンプを形成し、該バンプを形成した面にペース
トを供給し、前記バンプをスペーサとして次段の半導体
素子を接合した後、上段の半導体素子と回路基板のボン
ディング部とをワイヤボンディングすることを特徴とす
る。また、前記バンプを形成した面にペーストを供給
し、前記バンプをスペーサとして次段の半導体素子を接
合する際に、下段の半導体素子と同一形状に形成された
半導体素子を接合して、半導体素子の接合面間に前記ペ
ーストを充填させることを特徴とする。また、前記バン
プを形成するペーストとして熱硬化型の樹脂を使用し、
ペーストを散点状に塗布した後、ペーストを加熱、キュ
アしてバンプ状に硬化させることを特徴とする。
【0008】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図1は
本発明に係る半導体装置の一実施形態の構成を示す断面
図である。本実施形態の半導体装置は、回路基板18の
一方の面に略同形状の2枚の半導体素子14、16を積
み重ねて搭載し、各々の半導体素子14、16の電極端
子と回路基板18の表面に形成されているボンディング
部20とをワイヤボンディングによって接続したもので
ある。図1では、ワイヤボンディング後に樹脂封止し、
回路基板18に外部接続端子26を接合した状態を示
す。24が封止樹脂、28がボンディングワイヤであ
る。
【0009】本実施形態の半導体装置において特徴的な
構成は、下段の半導体素子14で上段の半導体素子16
を接合する接合面に形成したバンプ30をスペーサとし
て上段の半導体素子16を接合した点にある。バンプ3
0は半導体素子を回路基板等に接合する際に一般に使用
されているペーストを利用し、ペーストを点状に塗布し
て半球状に硬化させて形成することができる。本実施形
態では、下段の半導体素子14と上段の半導体素子16
とを接32着するペーストとバンプ30を形成するペー
ストに同一のペースト材を使用している。これによっ
て、バンプ30とペースト32とがなじみやすくなり半
導体素子14、16が確実に一体に接合できるととも
に、同一のペースト材を使用することで半導体装置の組
立作業が容易になるという利点がある。もちろん。バン
プ30の形成しやすさ等を考慮してバンプ30を形成す
るペースト材と半導体素子14、16を接合するペース
ト材として別の材料を使用してもよい。
【0010】下段の半導体素子14の接合面に形成した
バンプ30をスペーサとし、ペーストにより下段の半導
体素子14と上段の半導体素子16とを接合することに
よって、図1に示すように、下段の半導体素子14と上
段の半導体素子16との対向面間の全域にペースト32
が充填され、上段の半導体素子16はその平面領域の全
体にわたってバンプ30とペースト32によって支持さ
れる。半導体素子を回路基板等に接着するペースト材と
しては、熱硬化型のエポキシ系樹脂が一般に使用されて
おり、バンプ30を形成する際には、ペースト材をバン
プ状に塗布した後、加熱、キュアしてペースト材を硬化
させることによって、変形しない形態にバンプ30を形
成することができる。また、半導体素子14、16を接
合するペーストも、半導体素子14、16の接合面間に
充填した後、加熱、キュアすることによって硬化させ、
半導体素子14、16を一体的に接合する。
【0011】このように、バンプ30およびペースト3
2により上段の半導体素子16がその平面領域の全域に
わたって下段の半導体素子14に支持されることから、
上段の半導体素子16と回路基板18のボンディング部
20とをワイヤボンディングする際に半導体素子16が
損傷したりすることがなくなる。また、下段の半導体素
子14の接合面にペースト32を塗布すると、下段の半
導体素子14の電極端子に接合されているボンディング
ワイヤ28の接合端の近傍部分がペースト32中に入り
込み、ペースト32によってボンディングワイヤ28と
電極端子との接合部が保護され、ボンディングワイヤ2
8と電極端子との接続が確実になるという利点もある。
【0012】図2は、本発明に係る半導体装置の製造方
法を示す説明図である。図2(a)は、まず、回路基板1
8の一方の面に半導体素子14を接合し、半導体素子1
4の電極端子と回路基板18の一方の面に設けられたボ
ンディング部20とをワイヤボンディングによって接続
した状態である。回路基板18の一方の面には配線パタ
ーンが設けられており、ボンディング部20は配線パタ
ーンの端部にボンディングワイヤ28を接合する部位と
して設けられている。半導体素子14の電極端子は電極
端子形成面の外周縁に沿って配置されており、ボンディ
ングワイヤ28は半導体素子14の周縁部から引き出さ
れてボンディング部20に接続される。
【0013】図2(b)は、次に、半導体素子14の電極
端子形成面、すなわち上段の半導体素子16を接合する
面にバンプ30を形成した状態を示す。バンプ30は半
導体素子14、16を接合するペーストと同じ材料を用
いて、半導体素子14の電極端子形成面に散点的にペー
スト材を塗布することによって形成する。ペースト材を
シャワー式に吐出するノズルを使用することにより、半
導体素子14の接合面に容易に複数の点状にペースト材
を吐出させることができる。
【0014】ペースト材を点状に吐出させることによ
り、表面張力によってペースト材が半球状となり、加熱
およびキュアすることによってペースト材が硬化して接
合面に接着固定され、半球形状で変形しない形態のバン
プ30を形成することができる。バンプ30の高さは、
下段の半導体素子14をワイヤボンディングする際のボ
ンディングワイヤの高さ以上に設定すればよい。ボンデ
ィングワイヤ28の高さは電極端子形成面に対して10
0μm程度であり、ペースト材を用いて100μm程度
以上の高さにバンプ30を形成することは容易である。
【0015】図2(c)は、下段の半導体素子14の電極
端子形成面にペースト32を用いて上段の半導体素子1
6を接合した状態を示す。半導体素子14の接合面にペ
ースト32を塗布し、下段の半導体素子14に位置合わ
せして上段の半導体素子16を接合する。上段の半導体
素子16を下段の半導体素子14に対して押圧して半導
体素子16の下面をバンプ30に当接させるようにする
ことにより、ペースト32が隣接するバンプ30の中間
部分を充填して半導体素子14、16の対向面間にペー
スト32が充填され、下段の半導体素子14と上段の半
導体素子16の離間間隔がバンプ30によって確保され
る。ペースト32により半導体素子16を半導体素子1
4に接合した後、加熱、キュアしてペースト32を硬化
させ、下段の半導体素子14と上段の半導体素子16と
を一体に接合する。
【0016】図2(d)は、上段の半導体素子16の電極
端子と回路基板18に形成されているボンディング部2
0とをワイヤボンディングによって接続した状態であ
る。上段の半導体素子16とボンディング部20とをワ
イヤボンディングによって接続する方法は従来のワイヤ
ボンディング法による。図2(e)は、半導体素子14、
16を樹脂封止し、回路基板18の他方の面に形成され
ているランドに外部接続端子26を接合して半導体装置
を形成した状態を示す。こうして、ペーストによって形
成したバンプ30を上下に積み重ねて搭載する半導体素
子14、16のスペーサとして使用して2枚の半導体素
子14、16を回路基板18に搭載することができる。
【0017】なお、図2に示す実施形態においては半導
体素子を2段に積み重ねているが、半導体素子をさらに
積み重ねることもできる。半導体素子をさらに積み重ね
る場合も上述した方法と同様に、上側の半導体素子を接
合する接合面に接着用のペーストを用いてスペーサとし
て作用するバンプを形成し、バンプを介して上側の半導
体素子を接合すればよい。この方法によれば、半導体素
子をさらに積み重ねるようにして搭載する場合でも、上
下に隣接する半導体素子の離間間隔を確実に確保するこ
とができ、ボンディングワイヤを半導体素子に接触させ
ないようにしてワイヤボンディングすることができる。
上下の半導体素子はペーストによって一体的に接合され
るから、同形状の半導体素子を適宜枚数積み重ねた場合
でも半導体素子の支持性が損なわれることはない。
【0018】また、本発明に係る半導体装置の製造方法
では、半導体素子を回路基板等に接着する際に使用する
ペースト材を用いて半導体素子を積み重ねていくから、
従来のようにスペーサといった別部品を用意する必要が
なく、半導体素子を接着する作業工程を利用して半導体
素子を搭載できるという利点がある。
【0019】なお、上記実施形態においては回路基板1
8に半導体素子14、16を積み重ねて搭載した例につ
いて説明したが、回路基板以外にリードフレームに半導
体素子を積み重ねて搭載する場合にも同様に本発明を適
用することができる。リードフレームの場合はインナー
リードの端部に形成されたボンディング部と半導体素子
の電極端子との間でワイヤボンディングされる。また、
上記実施形態では半導体素子14、16を樹脂封止して
製品としているが、半導体素子を樹脂封止する方法は金
型を用いて樹脂封止する方法、ポッティングによる方法
等、とくにその方法が限定されるものではない。
【0020】
【発明の効果】本発明に係る半導体装置およびその製造
方法によれば、上述したように、半導体素子の離間間隔
を確実にかつ容易に確保するようにして半導体素子を回
路基板等に搭載することができ、ワイヤボンディング法
によって半導体素子とボンディング部とを確実に電気的
に接続することができる。また、同一形状の半導体素子
を積み重ね、接合面間にペーストを充填して半導体素子
を接合することにより、ワイヤボンディングの際に半導
体素子が損傷するといった問題を解消して、信頼性の高
い半導体装置として提供することが可能になる等の著効
を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一実施形態の構成を
示す断面図である。
【図2】本発明に係る半導体装置の製造方法を示す説明
図である。
【図3】半導体装置の従来の構成を示す断面図である。
【図4】半導体装置の従来の構成を示す断面図である。
【符号の説明】
10、12、14、16 半導体素子 18 回路基板 20 ボンディング部 22 スペーサ 26 外部接続端子 28 ボンディングワイヤ 30 バンプ 32 ペースト

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子をスペーサを介して積み重
    ね、各々の半導体素子の電極端子と回路基板等のボンデ
    ィング部とをワイヤボンディングして電気的に接続した
    半導体装置において、 前記スペーサが、積み重ねて接合されている半導体素子
    の接合面に、ペーストを散点状に塗布して硬化させたバ
    ンプによって形成され、 前記半導体素子の接合面間にペーストが充填されて半導
    体素子が一体に接合されていることを特徴とする半導体
    装置。
  2. 【請求項2】 バンプを形成するペーストと、半導体素
    子の接合面間に充填されるペーストとが同一のペースト
    材からなることを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】 積み重ねて接合されている半導体素子
    が、同一形状に形成されている製品であることを特徴と
    する請求項1または2記載の半導体装置。
  4. 【請求項4】 半導体素子をスペーサを介して積み重
    ね、各々の半導体素子の電極端子と回路基板等のボンデ
    ィング部とをワイヤボンディングして電気的に接続した
    半導体装置の製造方法において、 前記回路基板に半導体素子を搭載し、半導体素子と前記
    ボンディング部とをワイヤボンディングした後、 当該半導体素子の、次段の半導体素子を接合する接合面
    に、ペーストを散点状に塗布してバンプを形成し、 該バンプを形成した面にペーストを供給し、前記バンプ
    をスペーサとして次段の半導体素子を接合した後、 上段の半導体素子と回路基板のボンディング部とをワイ
    ヤボンディングすることを特徴とする半導体装置の製造
    方法。
  5. 【請求項5】 バンプを形成した面にペーストを供給
    し、前記バンプをスペーサとして次段の半導体素子を接
    合する際に、下段の半導体素子と同一形状に形成された
    半導体素子を接合して、半導体素子の接合面間に前記ペ
    ーストを充填させることを特徴とする請求項4記載の半
    導体装置の製造方法。
  6. 【請求項6】 前記バンプを形成するペーストとして熱
    硬化型の樹脂を使用し、ペーストを散点状に塗布した
    後、ペーストを加熱、キュアしてバンプ状に硬化させる
    ことを特徴とする請求項4または5記載の半導体装置の
    製造方法。
JP2001375255A 2001-12-10 2001-12-10 半導体装置およびその製造方法 Pending JP2003179200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001375255A JP2003179200A (ja) 2001-12-10 2001-12-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001375255A JP2003179200A (ja) 2001-12-10 2001-12-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003179200A true JP2003179200A (ja) 2003-06-27

Family

ID=19183662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001375255A Pending JP2003179200A (ja) 2001-12-10 2001-12-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003179200A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004079763A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd マルチチップパッケージ
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2005519471A (ja) * 2002-02-28 2005-06-30 フリースケール セミコンダクター インコーポレイテッド 積層ダイ半導体装置
JP2005328005A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2008010555A1 (fr) 2006-07-20 2008-01-24 Sekisui Chemical Co., Ltd. Adhésif pour composants électroniques, procédé de fabrication d'un laminé de puce semi-conductrice, et dispositif semi-conducteur
US7410827B2 (en) * 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US7615413B2 (en) 2005-03-28 2009-11-10 Kabushiki Kaisha Toshiba Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
WO2013047643A1 (ja) 2011-09-27 2013-04-04 積水化成品工業株式会社 樹脂組成物層用スペーサー粒子およびその用途
US8563362B2 (en) 2009-03-10 2013-10-22 Sekisui Chemical Co., Ltd. Method of producing semiconductor chip laminate comprising an adhesive that comprises a curing compound, curing agent and spacer particles

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005519471A (ja) * 2002-02-28 2005-06-30 フリースケール セミコンダクター インコーポレイテッド 積層ダイ半導体装置
US6930396B2 (en) 2002-04-05 2005-08-16 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
US7335993B2 (en) 2002-08-19 2008-02-26 Oki Electric Industry Co., Ltd. Multi chip package
JP2004079763A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd マルチチップパッケージ
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
US7410827B2 (en) * 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2005328005A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US8008763B2 (en) 2004-05-20 2011-08-30 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US8268673B2 (en) 2004-05-20 2012-09-18 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US9024424B2 (en) 2004-05-20 2015-05-05 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US7615413B2 (en) 2005-03-28 2009-11-10 Kabushiki Kaisha Toshiba Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component
US7785926B2 (en) 2005-03-28 2010-08-31 Kabushiki Kaisha Toshiba Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component
WO2008010555A1 (fr) 2006-07-20 2008-01-24 Sekisui Chemical Co., Ltd. Adhésif pour composants électroniques, procédé de fabrication d'un laminé de puce semi-conductrice, et dispositif semi-conducteur
US7915743B2 (en) 2006-07-20 2011-03-29 Sekisui Chemical Co., Ltd. Adhesive for electronic components, method for manufacturing semiconductor chip laminate, and semiconductor device
US8563362B2 (en) 2009-03-10 2013-10-22 Sekisui Chemical Co., Ltd. Method of producing semiconductor chip laminate comprising an adhesive that comprises a curing compound, curing agent and spacer particles
WO2013047643A1 (ja) 2011-09-27 2013-04-04 積水化成品工業株式会社 樹脂組成物層用スペーサー粒子およびその用途
US9975970B2 (en) 2011-09-27 2018-05-22 Sekisui Plastics Co., Ltd. Spacer particle for resin composition layer and use thereof

Similar Documents

Publication Publication Date Title
US6043430A (en) Bottom lead semiconductor chip package
US6215182B1 (en) Semiconductor device and method for producing the same
JP5529371B2 (ja) 半導体装置及びその製造方法
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
CN100390990C (zh) 堆叠多芯片封装和制造堆叠多芯片封装的方法
US6830961B2 (en) Methods for leads under chip in conventional IC package
US7671451B2 (en) Semiconductor package having double layer leadframe
US20020089070A1 (en) Apparatus and methods for coupling conductive leads of semiconductor assemblies
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US20090051019A1 (en) Multi-chip module package
US20080296781A1 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US7723833B2 (en) Stacked die packages
JP2002110718A (ja) 半導体装置の製造方法
US20040082114A1 (en) Fabrication method of window-type ball grid array semiconductor package
JP2003179200A (ja) 半導体装置およびその製造方法
JP4428141B2 (ja) 半導体パッケージの製造方法
JP2010050262A (ja) 半導体装置及びその製造方法
TWI768552B (zh) 堆疊式半導體封裝結構及其製法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
US7683465B2 (en) Integrated circuit including clip
JPH10335366A (ja) 半導体装置
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법