[go: up one dir, main page]

JP2003174265A - 多層配線回路基板 - Google Patents

多層配線回路基板

Info

Publication number
JP2003174265A
JP2003174265A JP2002182048A JP2002182048A JP2003174265A JP 2003174265 A JP2003174265 A JP 2003174265A JP 2002182048 A JP2002182048 A JP 2002182048A JP 2002182048 A JP2002182048 A JP 2002182048A JP 2003174265 A JP2003174265 A JP 2003174265A
Authority
JP
Japan
Prior art keywords
layer
circuit board
power supply
ground
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002182048A
Other languages
English (en)
Other versions
JP4079699B2 (ja
Inventor
Toshihiro Kusaya
敏弘 草谷
Yasuhiro Yoneda
泰博 米田
Daisuke Mizutani
大輔 水谷
Kazuhiko Iijima
和彦 飯島
Yuji Suwa
祐司 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002182048A priority Critical patent/JP4079699B2/ja
Priority to US10/254,565 priority patent/US7671281B2/en
Priority to EP02256695A priority patent/EP1298972B1/en
Priority to EP11161217A priority patent/EP2346310B1/en
Publication of JP2003174265A publication Critical patent/JP2003174265A/ja
Priority to US11/017,785 priority patent/US7253023B2/en
Application granted granted Critical
Publication of JP4079699B2 publication Critical patent/JP4079699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H10W72/90—
    • H10W72/9415—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 多層配線回路基板において、電源に生じる高
周波ノイズを除去するためのコンデンサを不要とし、回
路のインダクタンス自体を低くすることで、電源に生じ
る高周波ノイズを発生させないようにすることを課題と
する。 【解決手段】 部品実装面である最表面層を第１層とし
たときに、第２層にグランド層及び電源層の一方を、第
３層にその他方を配置し、グランド層と電源層との間に
絶縁フィルムを配置したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は各種の電子機器、通
信機器に使用されている多層配線回路基板に関し、更に
詳しくは、高周波領域において特性インピーダンスを低
く抑えることのできる多層配線回路基板に関する。
【０００２】
【従来の技術】従来、回路のスイッチング等により、電
源に生じる１００〜２００ＭＨｚ帯域のノイズを除去す
るためには、電源とグランドとの間に設けられるバイパ
ス用コンデンサ（パスコン）を回路基板に搭載し、キャ
パシタンスを増加させることで、特性インピーダンスを
下げていた。
【０００３】しかしながら、このように、コンデンサを
回路基板上に搭載し、キャパシタンスを増加させること
で、特性インピーダンスを下げる方法では、コンデンサ
の必要搭載数は、回路の微細化、高密度化に伴って増加
し、回路の微細化、高密度化そのものを阻害する原因と
なっていた。
【０００４】そこで、電源に生じる高周波ノイズを除去
するためのコンデンサを多層配線回路基板に形成するこ
とが行なわれている。
【０００５】例えば、特表平５−５００１３６号公報で
は、コンデンサ積層体を組み込んだ多層配線回路基板が
示され、ランダムに動作する複数の部品に対する、良好
な容量特性を得るようにしている。
【０００６】
【発明が解決しようとする課題】近年、回路のスイッチ
ング周波数が増々高くなる傾向があるが、スイッチング
周波数が一定レベルを超えると、上述した従来の構造を
採用しても、高周波ノイズを除去させることが出来なく
なってしまう。
【０００７】これには、回路のインダクタンスが関係し
ている。
【０００８】そこで、本発明が解決しようとする課題
は、回路のインダクタンスを低くすることにより、高周
波のノイズを抑えて、回路の高周波スイッチング動作を
可能とする多層配線回路基板を安価で提供することにあ
る。
【０００９】また、本発明は、多層配線回路基板におい
て、電源層と実装部品との間、グランド電極と実装部品
との間の配線距離を小さくして、回路のインダクタンス
を下げることにより、回路のスイッチング等により電源
に生じる高周波ノイズを低減した多層配線回路基板を提
供することである。
【００１０】
【課題を解決するための手段】本発明者等は上記課題を
解決すべく鋭意検討を行った結果、電子回路における高
周波ノイズの発生源である、電源-実装部品-グランド電
極間の回路インダクタンスを低減させるために、電源と
実装部品との間、及びグランド電極と実装部品との間の
配線距離を最短距離にすると共に、接続ビア断面積を最
適化とし、なおかつ、従来のプリント配線基板製造プロ
セスそのものを用いて製造可能なことを見出し、本発明
を完成するに至った。
【００１１】即ち、本発明は、電源層とグランド層間の
絶縁材料として、レーザーパターニング加工が可能な樹
脂フィルムを絶縁材料として用いることを必須とし、部
品を実装する表面パッド直下にグランド層を、グランド
層直下樹脂フィルム絶縁層を介して隣接した電源層を、
それぞれ配置することで、電源と実装部品とグランド電
極間の配線距離を最短距離とし、回路のインダクタンス
を下げることにより、従来のプリント板製造プロセスを
変えることなく、回路のスイッチング等により電源に生
じる高周波ノイズを低減した、低インダクタンス回路基
板を製造することができる。なお、電源層とグランド層
は逆の配置であってもよい。
【００１２】本発明で使用する絶縁フィルムとしては、
両面に熱可塑の接着性を有するポリイミドフィルムを用
いることが望ましい。
【００１３】また、本発明で最表面と電源層、および，
最表面とグランド層を接続するビアとしては、埋め込み
ビアで形成することが望ましい。
【００１４】本多層配線回路基板の構造において、特徴
的であるのは電源層とグランド層間の絶縁材料だけであ
り、その他の絶縁材料は、従来のガラスエポキシ絶縁材
料を用いて製造することが、従来多層配線回路基板との
互換性、材料コスト、製造コストの面から必要である。
【００１５】本発明者等は上記課題を解決すべく鋭意検
討を結果、両面に熱可塑の接着性を有するポリイミドフ
ィルムの両面にあらかじめ表面を荒らした銅箔を熱溶着
したコンポジット材料を用い、溶着した銅箔に電源層、
グランド層パターンをエッチングにより形成すること
で、パターン形成によって露出したポリイミドフィルム
の表面に、表面を荒らした銅箔の凹凸が形成され、これ
をアンカーとして利用することで、エポキシ樹脂との密
着力が得られることを見出した。
【００１６】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態について詳細に説明する。
【００１７】図１は本発明の多層配線回路基板の１実施
形態を断面図で示すものである。
【００１８】本発明の多層配線回路基板の最表面Ｌ１上
には、半導体チップ１等の電子部品を実装するための導
体パターンや導体パッド１２が形成されている。半導体
チップ１としては、ベアチップ、表面実装形式で、バン
プを有するボールグリッドアレイ（ＢＧＡ）形式のチッ
プ、バンプのないＬＧＡ形式のチップ、あるいはリード
を有するＱＦＰタイプのいずれの部品でも実装可能であ
る。
【００１９】図１では、一例として、はんだバンプ２を
有するボールグリッドアレイ（ＢＧＡ）形式の半導体チ
ップ１０を示している。
【００２０】この半導体チップ１はその電極パッド３が
はんだバンプ２を介して多層配線回路基板上の導体パッ
ド１２に接続されている。
【００２１】第２層Ｌ２は、グランド層として形成され
ている。また、第３層Ｌ３は電源層として形成されてい
る。逆に、第２層Ｌ２を電源層とし、第３層Ｌ３をグラ
ンド層としてもよい。ここでは、第２層Ｌ２をグランド
層とし、第３層Ｌ３を電源層として説明する。
【００２２】最表面層Ｌ１とグランド層Ｌ２との間は、
表面層として、絶縁フィルム１４で形成され、材質とし
ては、レーザーパターニング加工が可能な樹脂フィル
ム、例えばプリプレグである。厚さは薄ければ薄い方が
望ましいが、一般的には、３０〜４０μｍ程度である。
なお、この絶縁フィルム１４は、レーザパターニング加
工の他に、ドリル、パンチング、露光現像等の周知の方
法で加工されたものでも良い。
【００２３】また、絶縁フィルム１４としては、フィル
ム状以外の熱可塑性の接着性を有する樹脂であるが望ま
しい。前記樹脂の具体的な材料としては、ポリベンゾオ
キサゾール、ポリエーテルエーテルケトン、エポキシ樹
脂等が採用可能であり、その他無機充填材を混入した樹
脂であっても良い。
【００２４】グランド層Ｌ２と電源層Ｌ３との間の絶縁
フィルム１６の材料としては、両面に熱可塑の接着性を
有するポリイミドフィルムを用いるのが好適である。レ
ーザーパターニング加工が可能なポリイミドフィルム
で、一例として厚さ１５μｍ程度のものが考えられる。
【００２５】最表面層である第１層Ｌ１と第２層Ｌ２と
の間を貫通しグランドパターン１９が露出しているスル
ーホールには、導体ビア１８が充填されており、グラン
ド層Ｌ２と、最表面層Ｌ１上のグランド用接続パッド１
２との間の層間接続が行われる。このような、スルーホ
ールは、表面ビルドアップ層１４にレーザ加工等により
穴あけ加工することにより形成され、その上からスルー
ホールめっき等を施すことにより導体ビア１８を形成す
ることができる。
【００２６】また、同様に、最表面層である第１層Ｌ１
と第３層Ｌ３との間を貫通し、電源パターン２１が露出
しているスルーホールには、導体ビア２０が充填されて
おり、電源層Ｌ３の電源パターン２１と、最表面層Ｌ１
上の電源用接続パッド１２との間の層間接続が行われ
る。このような、スルーホールは、前述の同様、表面ビ
ルドアップ層１４及びポリイミドフィルム１６を厚さ方
向に貫通してレーザ加工等により穴あけ加工することに
より形成され、その上からスルーホールめっき等を施す
ことにより導体ビア２０を形成することができる。
【００２７】第４層Ｌ４及び第５層Ｌ５にはそれぞれ信
号パターン２２が配置されている。第３層である電源層
Ｌ３とこの第４層との間、第４層と第５層との間の絶縁
フィルム２４、２６は、いずれも材質がレーザーパター
ニング加工の可能な樹脂フィルム、例えばプリプレグ
で、厚さは一般に８０μｍ程度である。
【００２８】第６層Ｌ６及び第７層Ｌ７は、銅貼層で、
第６層Ｌ６と第７層Ｌ７との間のコア材２８の両面に、
後述のようにスルーホールの位置を除く全面に、銅箔が
張り付けられたものである。コア材２８としては厚さが
一般に約１００μｍ程度の硬化プリプレグである。また
コア材２８の両面（Ｌ６，Ｌ７）に形成する銅箔２３の
厚さは一般に約１８μｍ程度である。
【００２９】コア材２８を挟んで、第５層Ｌ５と第６層
Ｌ６との間、及び第７層Ｌ７と第８層Ｌ８との間は、厚
さ約１００μｍ程度のプリプレグの層３０である。
【００３０】第８層Ｌ８、第９層Ｌ９・・・は、第５層
Ｌ５、第４層Ｌ４・・・と厚さ方向に上下に対称をなす
構成で、第４層Ｌ４、第５層Ｌ５と同様、多数の信号パ
ターン２２が配置されている。
【００３１】第５層Ｌ５から第８層Ｌ８までの間を貫通
するスルーホール３２が形成されており、このスルーホ
ール３２の内面には銅めっき３４が施されている。この
スルーホール３２の部分には、第６層Ｌ６及び第７層Ｌ
７の銅箔２３は配置されていない。即ち、これらの銅箔
層の開口部にスルーホール３２が貫通している。
【００３２】第４層Ｌ４と第５層Ｌ５との間で、前記ス
ルーホール３２の位置と整合する位置にも、スルーホー
ルが形成されており、このスルーホールの中には導体ビ
ア３６が形成され、層間の電気的な接続が行われる。し
たがって、信号層である第４層Ｌ４と、同じく信号層で
ある第９層Ｌ９との間の層間接続が行われる。
【００３３】また、最表面層である第１層Ｌ１と第２層
Ｌ２との間、第２層Ｌ２と第４層Ｌ４との間、第４層Ｌ
４と第５層Ｌ５との間、をそれぞれ貫通するスルーホー
ルが設けられ、これらのスルーホールは厚さ方向に位置
が整合して、各スルーホール内に導体ビア４４が充填さ
れることにより最表面層Ｌ１と信号層である第５層Ｌ５
との間の層間の電気的な接続が行われる。
【００３４】スルーホール４０は、最表面層である第１
層Ｌ１と第２層Ｌ２との間の表面ビルドアップ層１４を
除いて、多層配線回路基板の厚さ方向に貫通している。
このスルーホール４０の内面にもめっきが施されてお
り、内部に導体ビア４２が形成されていて、層間の電気
的接続が行われる。
【００３５】なお、本多層配線基板においては、Ｌ３層
とＬ４層との距離よりも、Ｌ１層とＬ２層との間の距離
が短かい方が望ましい。
【００３６】次に図２〜図８を参照して本発明の多層配
線回路基板の製造方法について説明する。
【００３７】まず、いくつかの４Ｌ２Ｄと呼ばれる多層
回路基板を準備する。この４Ｌ２Ｄは、中央部の４つの
ラミネート（４Ｌ）層及び表裏の２つのデポジット（２
Ｄ）層からなる。この多層回路基板４Ｌ２Ｄは厚さ方向
に対称な形態を有するものとして示されている。図２に
おいて、中央の４つの層（４Ｌ）を上から、第１層、
第２層、第３層、第４層と呼ぶとすると、中心部
である第２層と第３層間には、両面銅箔が形成されたコ
ア材２８があり、このコア材２８は前述のように硬化し
たプリプレグからなり、厚さが約１００μｍである。
【００３８】コア材２８の両面、即ち第２層及び第３層
は、スルーホール３２の形成箇所を除いて全面に銅箔が
貼付されたものである。この銅箔の厚さは約１８μｍで
ある。４Ｌの第１層と第２層との間、及び第３層と第４
層との間は、厚さ約１００μｍのプリプレグ３０からな
る。４Ｌの表裏面である第１層及び第４層は、パターニ
ングされた銅の配線層であり、この多層配線回路基板の
信号層２２を形成する。４Ｌには、厚さ方向に貫通する
スルーホール３２が形成されている。スルーホール３２
の内面には、スルーホールめっき３４が施され、スルー
ホールの内部には導電ペースト等により導体ビア３５が
充填されている。
【００３９】４Ｌ２Ｄの表裏のデポジット（２Ｄ）層
と、４Ｌの第１層、第４層との間は、レーザ加工可能な
プリプレグ等３０からなり、厚さ約８０μｍである。即
ち、４Ｌの上下面に厚さ８０μｍのプリプレグの層３０
が積層され、積層後、スルーホール３２が形成される。
スルーホール３６は、４Ｌを貫通するスルーホール３２
と整合した位置に形成され、互いに導通するようにされ
る。他のスルーホール４４は、４Ｌの第１層目又は第４
層目の銅のランドパターンにのみ接続されている。２Ｄ
の第１層及び第４層は、銅箔がパターニングされたもの
で、信号層２２となる。
【００４０】図２に示す最初の工程では、このようにし
て形成した多層配線回路基板である複数の４Ｌ２Ｄの間
に、中心に両面銅貼りの厚さ約１００μｍのコア材２８
を配置し、そのコア材２８の両側に厚さ約１００μｍの
プリプレグ３０を配置する。また、積層体の最上部及び
最下部は、レーザ加工可能なプリプレグ２４を挟んで、
両面銅貼りで片面のみ予めパターニングされたポリイミ
ドフィルム１６を、パターニングされた面（電源層）を
内側として配置し、積層を行う。
【００４１】ここで、両面銅貼りのコア材２８は厚さが
約１００μｍであり、スルーホール３２形成箇所を除い
て上下両面の全面に銅貼りが形成されている。このコア
材２８の両面に配置されるプリプレグ３０は、厚さ約１
００μｍである。また、積層体の最上部及び最下部に積
層する、レーザ加工可能なプリプレグ２４は厚さが約８
０μｍであり、両面銅貼りで片面のみパターニングされ
たポリイミドフィルム１６は厚さが約２５μｍである。
【００４２】積層された状態を図３に示す。次に、図４
に示すように、積層された多層配線回路基板は、レーザ
加工、ドリル加工、めっき処理がなされる。即ち、積層
体の表裏両面のポリイミドフィルム１６の外側の面の全
面に形成されている銅箔に、パターニング加工がなされ
（グランド層の形成）、且つレーザ加工によりスルーホ
ール４６が形成される。このスルーホール４６は、表面
から４Ｌ２Ｄの表面に露出しているスルーホール４４に
整合する位置に形成され、互いに接続される。また、積
層された多層配線回路基板を厚さ方向に貫通するスルー
ホール４２がドリル加工により形成される。そして、こ
のスルーホール４２の内表面にスルーホールめっき４０
が形成される。
【００４３】次に、図５に示すように、積層体の最表面
および最裏面に表面ビルドアップ層１４が積層される。
即ち、レーザ加工可能な厚さが約８０μｍのプリプレグ
と、その上に厚さ約１８μｍの銅箔４８が積層される。
【００４４】積層された状態を図６に示す。次に、積層
された多層配線回路基板は、レーザ加工、めっき加工が
なされる。即ち、必要なスルーホールが形成され、且つ
レーザ加工可能なプリプレグ１４上に形成された銅箔４
８に必要なパターニングがほどこされる（部品実装面パ
ターンの形成）。これらのスルーホールには、表面から
このプリプレグ１４のみを貫通してポリイミドフィルム
１６の外面のパターン（グラント層）１９に露出するス
ルーホール１８（図１）と、表面からこのプリプレグ１
４及びポリイミドフィルム１６を貫通してポリイミドフ
ィルム１６の内面のパターン（電源層）２１に露出する
スルーホール２０（図１）と、表面からこのプリプレグ
１４及びポリイミドフィルム１６を貫通して、その内側
のスルーホールに充填されている導体が露出するスルー
ホール４４（図１）とが形成される。
【００４５】部品実装面パターンの形成は、半導体素子
等の部品を実装するためのランド等が形成されているも
ので、電源層やグランド層からの埋め込みビア１８、２
０に接続されるランド１２や、信号パターン２２等に接
続され、複数の層に渡ってビア間で連結された最上層の
ビアに接続されているランド１２等が形成される。
【００４６】図７に示すように完成された積層体である
多層配線基板における最表面層は半導体部品１の実装面
を規定する。前述のように、実装する部品は、ベアチッ
プであってもよく、表面実装形式で、バンプを有するボ
ールグリッドアレイ（ＢＧＡ）形式のチップ、バンプの
ないＬＧＡ形式のチップ、あるいはリードを有するＱＦ
Ｐタイプのいずれの部品でもあってもよい。
【００４７】本発明では、ポリイミドフィルム１６の両
面に形成されているパターニングされた銅配線パターン
１９、２１の一方の面が、グランド層を、他方の面が電
源層をそれぞれ形成する。これにより、実装される部品
に対して、グランド層及び電源層のいずれもが、信号層
によりも多層配線回路基板の厚さ方向に最短の位置に設
けることができる。これにより、回路のインダクタンス
を下げることが可能となり、高周波域でのノイズの低減
をはかることができる。
【００４８】なお、ポリイミドフィルム１６の両面の銅
配線パターン１よ、２１は、いずれの面が、電源層、信
号層であってもよい。
【００４９】図８及び図９は本発明の多層配線回路基板
の特性を実証するべく、シミュレーションテストを行な
った検証結果を示す。図８はこのシミュレーションによ
るインピーダンスの計算を行なった基板の断面図であ
り、図９は解析の結果を示す。
【００５０】図８において、Ｌ１は部品の実装される表
面層、Ｌ２はグランド層、Ｌ３は電源層である。ただ
し、表面層Ｌ１には導体パターンや導体ランドは形成し
ていない。グランド層Ｌ２と電源層Ｌ３はいずれも銅パ
ターンで、厚さ１８μｍである。表面層とグランド層Ｌ
２との間は、絶縁材料５０で、厚さｔ１を一方で８０μ
ｍとし、他方で２００μｍとした。また、グランド層Ｌ
２と電源層Ｌ３との間の絶縁材料５２は、一方で、厚さ
（ｔ２）２５μｍのポリイミドとし、他方で、厚さ（ｔ
２）２００μｍのＦＲ−４とした。
【００５１】表面層Ｌ１からグランド層Ｌ２まで絶縁材
料を貫通して厚さ方向にスルーホールを設け、その中を
導体ビア１８で充填し、表面層にて導体ビアを露出させ
た。同様に、表面層Ｌ１から電源層Ｌ３まで絶縁材料５
０及び絶縁材料５２を貫通して厚さ方向にスルーホール
を設け、その中に導体ビア２０を充填し、表面層にて導
体ビアを露出させた。電源層Ｌ３まで延びるスルーホー
ル（導体ビア２０）の部分には、グランド層がないこと
はもちろんである。
【００５２】なお、解析の条件として、基板の全体の大
きさは、１００ｍｍ×１００ｍｍであり、インピーダン
ス解析は基板中央付近で計算した。
【００５３】このように表面層に露出したグランド層引
き出し導体ビア１８と電源層引き出し導体ビア２０との
間で、周波数に応じたインピーダンスを測定した。
【００５４】検査対象として、絶縁材料５０及び絶縁材
料５２の厚さ（ｔ１，ｔ２）の異なる次の３種類の基板
のサンプルを準備した。
【００５５】サンプルＡ：ｔ１／ｔ２ ＝２００μｍ
／２００μｍ， サンプルＢ：ｔ１／ｔ２ ＝２００μｍ／ ２５μ
ｍ， サンプルＣ：ｔ１／ｔ２ ＝ ８０μｍ／ ２５μ
ｍ，
【００５６】図９において、横軸は周波数（Ｈｚ）を示
し、縦軸はインピーダンス（Ω）を示す。
【００５７】サンプルＡの基板では、表面層Ｌ１とグラ
ンド層Ｌ２との間の絶縁材料５０の厚さ（ｔ１）が２０
０μｍと厚く、グランド層Ｌ２と電源層Ｌ３との間の絶
縁材料５２の厚さ（ｔ２）も２００μｍと厚いので、低
周波から高周波にかけて、他の基板に比べてインピーダ
ンスが高いことがわかる。
【００５８】サンプルＢの基板では、グランド層Ｌ２と
電源層Ｌ３との間の絶縁材料５２の厚さ（ｔ２）は２５
μｍと薄いので、周波数が低い帯域、即ち共振周波数が
約１００ＭＨｚ以下の帯域では、インピーダンスが低い
ことがわかる。しかしながら、表面層Ｌ１とグランド層
Ｌ２との間の絶縁材料５０の厚さ（ｔ１）が２００μｍ
と厚いため、共振周波数を超える範囲では、ビアのイン
ダクタンスの成分によりインピーダンスが高くなってい
ることがわかる。
【００５９】サンプルＣでは、表面層Ｌ１とグランド層
Ｌ２との間の絶縁材料５０の厚さ（ｔ１）が８０μｍと
薄く、グランド層Ｌ２と電源層Ｌ３との間の絶縁材料５
２の厚さ（ｔ２）も２５μｍと薄いので、ビアのインダ
クタンスが小さくなり、高い周波数帯域でも低インピー
ダンスを実現することができる。
【００６０】図９から明らかなように、例えば１ＧＨｚ
におけるインピーダンスは、各サンプルについて次のと
おりとなる。
【００６１】サンプルＡ：２．４７Ω サンプルＢ：１．１４Ω サンプルＣ：０．５９７Ω
【００６２】図１０は本発明の第２の実施形態に係る多
層配線回路基板を断面図で示すものである。
【００６３】前述の第１実施形態の場合と同様、第２実
施形態に係る多層配線回路基板の上に実装される半導体
チップ１としては、ベアチップ、表面実装形式で、バン
プを有するボールグリッドアレイ（ＢＧＡ）形式のチッ
プ、バンプのないＬＧＡ形式のチップ、あるいはリード
を有するＱＦＰタイプのいずれの部品でもよい。図１０
においても、一例として、はんだバンプ２を有するボー
ルグリッドアレイ（ＢＧＡ）形式の半導体チップ１を示
している。この半導体チップ１はその電極パッド３がは
んだバンプ２を介して多層配線回路基板上の導体パター
ン１９のパッド部分に接続されている。
【００６４】第２層Ｌ２は、グランド層として形成され
ている。しかし、後述のように電源層や信号層に接続さ
れる導体パターンもこの第２層に形成されている。第３
層Ｌ３は電源層として形成されている。逆に、第２層Ｌ
２を電源層とし、第３層Ｌ３をグランド層としてもよ
い。ここでは、第２層Ｌ２をグランド層とし、第３層Ｌ
３を電源層として説明する。
【００６５】最表面層Ｌ１とグランド層Ｌ２との間は、
表面層であるが、第１実施形態におけるレーザーパター
ニング加工が可能なプリプレグ（絶縁フィルム）に代え
て、この第２実施形態では、ソルダレジスト１４で形成
されている。このソルダレジスト１４は厚さが約２０μ
ｍである。またこのソルダレジスト１４は、後述のよう
に半導体チップ１の半田バンプ２が接合される箇所にて
開放されている。
【００６６】グランド層Ｌ２と電源層Ｌ３との間の絶縁
フィルム１６の材料としては、第１実施形態の場合と同
様、両面に熱可塑の接着性を有するポリイミドフィルム
を用いるのが好適である。レーザーパターニング加工が
可能なポリイミドフィルム（レーザＰＰ）で、一例とし
て厚さ１５μｍ程度のものが考えられる。
【００６７】最表面層である第１層Ｌ１と第２層Ｌ２と
の間に形成されているソルダレジスト１４は、半導体チ
ップ１のグラントに接続される半田バンプ２の部分、電
源に接続される半田バンプ２の部分、及び、信号パター
ン２２に接続される半田バンプ２の部分がそれぞれ開放
されている。そして、半導体チップ１の搭載前の状態で
は、第２層Ｌ２に形成されている、グランドパターン１
９に接続されるパターン部分、導体ビア４３を介して電
源パターン２１に接続されるパターン部分、及び、導体
ビア４４を介して信号パターン２２に接続されるパター
ン部分がそれぞれ外部に露出されている。
【００６８】したがって、第２層Ｌ２と第３層である電
源層Ｌ３との間の絶縁フィルム１６に設けられているス
ルーホールには導体ビア４３が埋め込まれており、第２
層Ｌ２と第３層との間の層間接続が行われる。このよう
な、スルーホールは、ポリイミドからなる絶縁フィルム
１６を厚さ方向に貫通してレーザ加工等により穴あけ加
工することにより形成され、その上からスルーホールめ
っき等を施すことにより導体ビア４３を形成することが
できる。
【００６９】第３層である電源層Ｌ３から第９層までの
構成は、第１実施形態と同様であり、絶縁フィルム２
４、２６、コア材２８、このコア材２８の両面（Ｌ６，
Ｌ７）に形成されている銅箔２３、プリプレグ層３０に
ついては、第１実施形態の場合と同様であり、説明を省
略する。
【００７０】また、第５層Ｌ５から第８層Ｌ８までの間
を貫通するスルーホール３２及びこのスルーホール３２
の内面に施されている銅めっき３４、スルーホール４０
及びそのスルーホール４０の内部に埋め込まれている導
体ビア４２の構成は、第１実施形態と同様であり、説明
を省略する。
【００７１】図１１は本発明の第３の実施形態に係る多
層配線回路基板を断面図で示すものである。第２実施形
態と異なる点は、第２実施形態では、第２層Ｌ２と第４
層Ｌ４との間のスルーホール、及びこのスルーホールに
接続する第４層Ｌ４と第５層Ｌ５との間のスルーホール
に導体ビア４４を充填していたが、この第３実施形態で
は、まず、第４層Ｌ４と第５層Ｌ５との間のスルーホー
ルにカップ状に銅めっき５６を施し、レーザ加工可能な
プリプレグ２４を積層後、このスルーホールに対応する
位置にレーザ加工によりスルーホールを形成し、更にこ
のスルーホールにカップ状に銅めっき５８を施してい
る。
【００７２】そして、半導体チップ１の半田バンプ２が
接続する個所のスルーホールに対しては、カップ状の銅
めっき５８の中に導体ビア６０を埋め込んでいる。一
方、半導体チップ１の半田バンプ２が接続しない個所の
スルーホールに対しては、カップ状の銅めっき５８を外
部に露出させた状態になっている。
【００７３】図１０及び図１１に示した第２及び第３実
施形態に係る多層回路基板の製造工程において、図２〜
図７に示した第１実施形態に係る多層回路基板の製造工
程と異なる点のみ説明する。
【００７４】まず最初に、いくつかの４Ｌ２Ｄの多層回
路基板を準備する点は、第１実施形態の場合と同様であ
るが、第３実施形態では、積層体の最上部及び最下部に
位置する、４Ｌ２Ｄについては、前述のように、導体ビ
ア４４（図２）を充填する代わりに、対応するスルーホ
ールにカップ状の銅めっき５６を施す。
【００７５】多層配線回路基板である複数の４Ｌ２Ｄの
間に、中心に両面銅貼りの厚さ約１００μｍのコア材２
８を配置し、そのコア材２８の両側に厚さ約１００μｍ
のプリプレグ３０を配置する。積層体の最上部及び最下
部は、レーザ加工可能なプリプレグ２４を挟んで、両面
銅貼りで片面のみ予めパターニングされたポリイミドフ
ィルム１６を、パターニングされた面（電源層）を内側
として配置し、積層を行う。
【００７６】このように積層された多層配線回路基板
は、図４と同様に、レーザ加工、ドリル加工、めっき処
理がなされる。即ち、積層体の表裏両面のポリイミドフ
ィルム１６の外側の面の全面に形成されている銅箔に、
パターニング加工がなされ（グランド層の形成）、且つ
レーザ加工によりスルーホールが形成される。このスル
ーホールは、表面から４Ｌ２Ｄの表面に露出しているス
ルーホールに施したカップ状の銅めっき５６の部分に整
合する位置に形成され、互いに接続される。そして、こ
こで形成したスルーホールに新たなカップ状の銅めっき
５８が施される。
【００７７】次に、図５において、積層体の最表面およ
び最裏面に表面に、ビルドアップ層１４が積層されるの
であるが、このビルドアップ層１４として、第１実施形
態では、レーザ加工可能な厚さが約８０μｍのプリプレ
グが使用し、さらにその上に厚さ１８μｍの銅箔４８を
積層していたが、第２及び第３実施形態では、ゾルダレ
ジストのみを形成する。このゾルダレジストの厚さは、
２０μｍ程度である。
【００７８】このゾルダレジスト１４の形成にあたって
は、前述のように、半導体チップの１の半田バンプ２に
接続位置及び表面パターンの所要位置においてパターン
が露出するように、ゾルダレジスト１４の層に開口部が
設けられる。
【００７９】したがって、第２及び第３実施形態では、
図６の銅箔４８をレーザ加工，めっき加工する工程、及
びパターニングする工程が不要となる。
【００８０】第２及び第３実施形態では、ポリイミドフ
ィルム１６の両面に形成されているパターニングされた
銅配線パターン１９、２１は一方がグランド層、他方が
電源層として形成されているが、その上側の層の銅配線
パターン１９は、その一部が導体ビア又は銅めっきを介
して他方の層と接続され、また、導体ビア又は銅めっき
を介して信号層に接続される。
【００８１】いずれの実施形態においても、グランド層
及び電源層のいずれもが、信号層によりも多層配線回路
基板の厚さ方向に最短の位置に設けることができる。こ
れにより、回路のインダクタンスを下げることが可能と
なり、高周波域でのノイズの低減をはかることができ
る。
【００８２】なお、ポリイミドフィルム１６の両面の銅
配線パターン２１は、いずれの面が、電源層、信号層で
あってもよい。
【００８３】図１２及び図１３は一括積層プレス工程に
よる多層回路基板（４Ｌ２Ｄ）の形成方法を示すもので
あり、図１２は積層前の状態、図１３は積層後の状態を
それぞれ示す。この実施形態における多層回路基板（４
Ｌ２Ｄ）は、ガラスエポキシ両面銅貼り板２８を中央
に、その上下両側にガラスエポキシプリプレグ３０を配
置し、さらにその上下両側にガラスエポキシ両面銅貼り
板２６を配置し、互いに位置合わせをし、真空加熱プレ
スにて積層し一体化する。
【００８４】中心のコア板に相当するガラスエポキシ両
面銅貼り板２８は、両面に銅箔を張り合わせたもので、
銅箔は配線パターン２３を形成済みのものを使用する。
前述の実施形態では、この層をポリイミドフィルムで成
形している。ガラスエポキシプリプレグ３０は半硬化状
態のものを使用する。ガラスエポキシ両面銅貼り板２６
は、この実施形態では、その両面の配線パターン２２が
既に形成されているものを使用する。
【００８５】このようにして図１３に示すような多層配
線基板の積層体が完了し、その後、図示していないが、
貫通ドリル孔加工、めっきにより層間の接続を行う。
【００８６】なお、図１２に示した、樹脂フィルム（ガ
ラスエポキシ樹脂フィルム）の両面に銅箔を張り付けた
構成において、樹脂フィルムと銅箔との境界面は粗面で
あって、通常２〜３μｍの凹凸（図示せず）がある。通
常、樹脂フィルムの厚さが３０μｍ程度であれば、両面
に形成されている銅箔（導体パターン）間の絶縁性は十
分確保される。しかしながら、ガラスクロスを含浸させ
た通常のガラスエポキシ樹脂では、厚さをこれ以下に薄
くしていくと、絶縁性が悪化する。絶縁フィルムの両面
に形成される銅箔（導体パターン）の一方がグランド層
で、他方が電源層である場合は、常に電圧が印加されて
いる状態であり、しかも、両面の銅箔（導体パターン）
の面積が比較的大きいため、マイグレーションの危険性
が大きい。
【００８７】そこで、銅箔の間に絶縁性を補償するため
の固体のフィルム状樹脂を挿入し、銅箔とこのフィルム
状樹脂との間にエポキシ樹脂等の接着層を設ける。この
場合において、固体のフィルム状樹脂として、厚さが４
μｍ程度のポリイミド又はアラミド等の低誘電率の材料
を用いる。
【００８８】以上添付図面を参照して本発明の実施の形
態について説明したが、本発明は上記の実施の形態に限
定されるものではなく、本発明の精神ないし範囲内にお
いて種々の形態、変形、修正等が可能である。
【００８９】（付記１） 部品実装面である最表面層
を第１層としたときに、第２層にグランド層及び電源層
の一方を、第３層にその他方を配置し、グランド層と電
源層との間に絶縁層を配置したことを特徴とする多層配
線回路基板。（１） （付記２） 付記１に記載の多層配線回路基板におい
て、電源層とグランド層間の絶縁層の材料をとして、両
面に熱可塑の接着性を有する樹脂を用いることを特徴と
する多層配線回路基板。（２） （付記３） 付記１に記載の多層配線回路基板におい
て、電源層とグランド層間の絶縁層は絶縁フィルムであ
り、該絶縁フィルムの材料として、両面に熱可塑の接着
性を有するポリイミドフィルムを用いることを特徴とす
る多層配線回路基板。 （付記４） 付記１に記載の多層配線回路基板におい
て、電源層とグランド層間の絶縁層の材料が、パターニ
ング加工であることを特徴とする多層回路基板。（３） （付記５） 付記４に記載の多層配線回路基板におい
て、電源層とグランド層間の絶縁層が絶縁フィルムであ
り、該絶縁フィルムの材料として、レーザーパターニン
グ加工が可能な樹脂フィルムを用いることを特徴とする
多層回路基板。 （付記６） 付記１〜５のいずれか１項に記載の多層
配線回路基板において、最表面層と電源層、および、最
表面層とグランド層を埋め込みビアで接続したことを特
徴とする多層配線回路基板。（４） （付記７） 付記１〜６のいずれか１項に記載の多層
配線回路基板において、最表面層である第１層、及び、
グランド層と電源層のある第２層及び第３層には、信号
層はなく、信号層は第４層以下に配置されていることを
特徴とする多層配線回路基板。 （付記８） 付記１〜７のいずれか１項に記載の多層
配線回路基板において、グランド層と電源層との間の絶
縁フィルムは厚さが薄く、３０μｍ以下であることを特
徴とする多層配線回路基板。 （付記９） 付記１〜８のいずれか１項に記載の多層
配線回路基板において、部品実装面である第１層と第２
層との間の表面ビルドアップ層は厚さが８０μｍのレー
ザ加工可能なプリプレグであることを特徴とする多層配
線回路基板。 （付記１０） 付記１〜９のいずれか１項に記載の多
層配線回路基板において、部品実装面である第１層とグ
ランド層の間、及び部品実装面である第１層と電源層と
の間は、基板の層方向に直角な、厚さ方向にのびる埋め
込みビアが形成されていることを特徴とする多層配線回
路基板。 （付記１１） 付記１〜８のいずれか１項に記載の多
層配線回路基板において、第１層と第２層との間の表面
ビルドアップ層はソルダレジストであることを特徴とす
る多層配線回路基板。（５） （付記１２） 付記１１に記載の多層配線回路基板に
おいて、ソルダレジストの厚さは２０μｍ程度であるこ
とを特徴とする多層配線回路基板。 （付記１３） 付記１１又は１２に記載の多層配線回
路基板において、部品実装個所のソルダレジストの部分
は開放されており、第２層に形成された導体パターンが
外部に露出されていることを特徴とする多層配線回路基
板。（６） （付記１４） 付記１３に記載の多層配線回路基板に
おいて、第２層に形成された導体パターンの一部は、グ
ランド層及び電源層の一方であり、第２層に形成された
導体パターンの他の一部は、基板の層方向に直角な厚さ
方向にのびる埋め込みビアを介してグランド層又は電源
層の他方に接続されていることを特徴とする多層配線回
路基板。（７） （付記１５） 付記１０又は１４に記載の多層配線回
路基板において、埋め込みビアは比較的断面積を大きく
し、インダクタンスを減少するようにしたことを特徴と
する多層配線回路基板。 （付記１６） 付記１〜６のいずれか１項に記載の多
層配線回路基板が、８層以上からなることを特徴とする
多層配線回路基板。（８） （付記１７） 予め製造した複数の多層からなる回路
基板と、部品が配置される、少なくとも一方の面に対し
て、一番近い内層として配置され、グランド層と電源層
との間に絶縁層を配置したコンデンサ積層体と、から構
成されることを特徴とする多層配線回路基板。（９） （付記１８） 多層配線回路基板を製造する方法であ
って、一方の面に第１の導体箔が形成され且つ他方の面
に第１の導体パターンが形成された第１の絶縁フィルム
の他方の面側を、絶縁接着フィルムを介して配線回路基
板に積層する工程と、前記第１の導体箔をパターニング
して第２の導体パターンとするパターニング工程と、前
記第１の絶縁フィルムの一方の面上に第２の絶縁フィル
ムと、該第２の絶縁フィルム上に第２の導体箔と、を積
層する工程と、該第２の導体箔及び前記第２の絶縁フィ
ルムを貫通して前記第２の導体パターンに露出する第１
の孔を形成すると共に、第２の導体箔、前記第２の絶縁
フィルム及び前記第１の絶縁フィルムを貫通して前記第
１の導体パターンに露出する第２の孔を形成し、且つ該
第２の導体箔をパターニングして、第３の導体パターン
を形成する工程と、前記第１及び第２の孔に導体ビアを
埋め込み、前記第１及び第２の導体パターンの一方をグ
ランド層、他方を電源層として表面層である第３の導体
パターンに電気的に接続することを特徴とする多層配線
回路基板の製造方法。 （付記１９） 付記１８に記載の多層配線回路基板の
製造方法において、前記第１の孔及び第２の孔は、レー
ザ加工により形成されることを特徴とする多層回路基板
の製造方法。
【００９０】
【発明の効果】本発明によれば、電源と実装部品とグラ
ンド電極間の配線距離を最短とすることで、回路のイン
ダクタンスを下げることが可能となり、従来、回路のス
イッチング等により、電源に生じる高周波ノイズを除去
するために搭載していたコンデンサが不要な多層配線回
路基板を、従来のプリント配線基板製造プロセスをその
まま用いて提供することができる。
【図面の簡単な説明】
【図１】本発明の多層配線回路基板の１実施形態の断面
図である。
【図２】本発明の多層配線回路基板の製造工程を示す断
面図で、積層前の状態を示す。
【図３】本発明の多層配線回路基板の製造工程を示す断
面図で、積層後の状態を示す。
【図４】本発明の多層配線回路基板の製造工程を示す断
面図で、積層後、レーザ加工、ドリル加工、めっき加工
を施す状態を示す。
【図５】本発明の多層配線回路基板の製造工程を示す断
面図で、表面ビルドアップ層の積層前の状態を示す。
【図６】本発明の多層配線回路基板の製造工程を示す断
面図で、表面ビルドアップ層の積層後にレーザ加工、め
っき加工を施す状態を示す。
【図７】本発明の多層配線回路基板の完成状態を示す断
面図である。
【図８】本発明の特性を示すためにインピーダンスの計
算シミュレーションを行なったときの基板の断面図であ
る。
【図９】インピーダンスの計算シミュレーションを行な
ったときの解析結果を示す。
【図１０】本発明の多層配線回路基板の第２実施形態の
断面図である。
【図１１】本発明の多層配線回路基板の第３実施形態の
断面図である。
【図１２】一括積層プレス工程により多層回路基板の形
成（積層前）を示す図である。
【図１３】一括積層プレス工程により多層回路基板の形
成（積層後）を示す図である。
【符号の説明】
１…半導体素子 ２…はんだパンプ ３…電極 １２…ランド １４…表面ビルドアップ層 １６…レーザ加工可能なポリイミド １８、２０、４４…ビア ２２…信号層 ２４、２６…レーザ加工可能なプリプレグ ２８…コア材 ３０…プリプレグ ３２…スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 大輔 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 飯島 和彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 諏訪 祐司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E338 AA03 BB13 CC04 CC06 EE13 5E346 AA12 AA15 AA32 AA43 AA54 BB03 BB04 BB07 BB20 CC08 FF18 FF45 HH02 HH06

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 部品実装面である最表面層を第１層とし
    たときに、第２層にグランド層及び電源層の一方を、第
    ３層にその他方を配置し、グランド層と電源層との間に
    絶縁層を配置したことを特徴とする多層配線回路基板。
  2. 【請求項２】 請求項１に記載の多層配線回路基板にお
    いて、電源層とグランド層間の絶縁層の材料として、両
    面に熱可塑の接着性を有する樹脂を用いることを特徴と
    する多層配線回路基板。
  3. 【請求項３】 請求項１に記載の多層配線回路基板にお
    いて、電源層とグランド層間の絶縁層の材料が、パター
    ニング加工が可能であることを特徴とする多層回路基
    板。
  4. 【請求項４】 請求項１〜３のいずれか１項に記載の多
    層配線回路基板において、最表面層と電源層、および、
    最表面とグランド層を埋め込みビアで接続したことを特
    徴とする多層配線回路基板。
  5. 【請求項５】 請求項１〜３のいずれか１項に記載の多
    層配線回路基板において、最表面層である第１層と第２
    層との間の表面ビルドアップ層はソルダレジストである
    ことを特徴とする多層配線回路基板。
  6. 【請求項６】 請求項５に記載の多層配線回路基板にお
    いて、部品実装個所のソルダレジストの部分は開放され
    ており、第２層に形成された導体パターンが外部に露出
    されていることを特徴とする多層配線回路基板。
  7. 【請求項７】 請求項６に記載の多層配線回路基板にお
    いて、第２層に形成された導体パターンの一部は、グラ
    ンド層及び電源層の一方であり、第２層に形成された導
    体パターンの他の一部は、基板の層方向に直角な厚さ方
    向にのびる埋め込みビアを介してグランド層又は電源層
    の他方に接続されていることを特徴とする多層配線回路
    基板。
  8. 【請求項８】 請求項１〜７のいずれか１項に記載の多
    層配線回路基板が、８層以上からなることを特徴とする
    多層配線回路基板。
  9. 【請求項９】 予め製造した複数の多層からなる回路基
    板と、部品が配置される、少なくとも一方の面に対し
    て、一番近い内層として配置され、グランド層と電源層
    との間に絶縁層を配置したコンデンサ積層体と、から構
    成されることを特徴とする多層配線回路基板。
JP2002182048A 2001-09-28 2002-06-21 多層配線回路基板 Expired - Fee Related JP4079699B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002182048A JP4079699B2 (ja) 2001-09-28 2002-06-21 多層配線回路基板
US10/254,565 US7671281B2 (en) 2001-09-28 2002-09-26 Multilayer wiring circuit board
EP02256695A EP1298972B1 (en) 2001-09-28 2002-09-26 Multilayer wiring circuit board
EP11161217A EP2346310B1 (en) 2001-09-28 2002-09-26 Multilayer wiring circuit board
US11/017,785 US7253023B2 (en) 2001-09-28 2004-12-22 Multilayer wiring circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-301520 2001-09-28
JP2001301520 2001-09-28
JP2002182048A JP4079699B2 (ja) 2001-09-28 2002-06-21 多層配線回路基板

Publications (2)

Publication Number Publication Date
JP2003174265A true JP2003174265A (ja) 2003-06-20
JP4079699B2 JP4079699B2 (ja) 2008-04-23

Family

ID=26623307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002182048A Expired - Fee Related JP4079699B2 (ja) 2001-09-28 2002-06-21 多層配線回路基板

Country Status (3)

Country Link
US (2) US7671281B2 (ja)
EP (2) EP2346310B1 (ja)
JP (1) JP4079699B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116811A (ja) * 2003-10-08 2005-04-28 Fujitsu Ltd 多層配線回路基板およびその作製方法
JP2006041378A (ja) * 2004-07-29 2006-02-09 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法および電子機器
JP2006147765A (ja) * 2004-11-18 2006-06-08 Kyocera Corp 積層コンデンサ
JP2008177363A (ja) * 2007-01-18 2008-07-31 Toshiba Corp 多層プリント配線板
US7893792B2 (en) 2003-08-21 2011-02-22 Samsung Electronics Co., Ltd. Duplexer using an embedded PCB and method of fabricating the same
JP2015053298A (ja) * 2013-08-07 2015-03-19 太陽誘電株式会社 回路モジュール
WO2015049770A1 (ja) * 2013-10-03 2015-04-09 株式会社日立製作所 層間接続基板およびその製造方法
WO2017056340A1 (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板及びその製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JPWO2004068922A1 (ja) * 2003-01-31 2006-05-25 富士通株式会社 多層プリント基板、電子機器、および実装方法
DE10305520A1 (de) * 2003-02-11 2004-08-19 Robert Bosch Gmbh Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung
WO2005048665A1 (de) * 2003-11-12 2005-05-26 Siemens Aktiengesellschaft Leiterplatte mit aussparung
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP4700332B2 (ja) 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
EP1577945A3 (en) * 2004-02-04 2007-11-28 International Business Machines Corporation Module power distribution network
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
US7306466B2 (en) * 2004-12-10 2007-12-11 Finisar Corporation Electrical printed circuit board
US7649748B2 (en) * 2005-06-15 2010-01-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP4906047B2 (ja) * 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
US7361847B2 (en) * 2005-12-30 2008-04-22 Motorola, Inc. Capacitance laminate and printed circuit board apparatus and method
JP5034285B2 (ja) * 2006-03-23 2012-09-26 日本電気株式会社 多層配線基板及び特性インピーダンスの測定方法
JP2008028612A (ja) * 2006-07-20 2008-02-07 Matsushita Electric Ind Co Ltd 通信装置およびそれを用いた電子機器
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US8391015B2 (en) * 2008-03-17 2013-03-05 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
DE102009029114B4 (de) * 2009-09-02 2017-06-01 Robert Bosch Gmbh Mikromechanisches System
US9401330B1 (en) * 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US8704104B2 (en) * 2010-07-19 2014-04-22 Asml Netherlands B.V. Electrical connector, electrical connection system and lithographic apparatus
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
WO2015141004A1 (ja) * 2014-03-20 2015-09-24 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
US9609749B2 (en) * 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
WO2017119248A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
JP6756134B2 (ja) * 2016-03-30 2020-09-16 Tdk株式会社 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
US11276618B2 (en) * 2018-04-30 2022-03-15 Intel Corporation Bi-layer prepreg for reduced dielectric thickness
US10892213B2 (en) * 2018-12-28 2021-01-12 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
EP3886551B1 (en) * 2020-03-27 2023-05-10 Hamilton Sundstrand Corporation Apparatus for mitigating electromagnetic interference in an electronic controller
CN113056090A (zh) * 2021-03-18 2021-06-29 山东英信计算机技术有限公司 一种复用pcb叠板及服务器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888318A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 薄膜コンデンサー及び薄膜コンデンサー内蔵基板
JPH09205283A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体モジュール及びメモリモジュール
JPH1168319A (ja) * 1997-08-11 1999-03-09 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4464704A (en) * 1980-09-26 1984-08-07 Sperry Corporation Polyimide/glass-epoxy/glass hybrid printed circuit board
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5161086A (en) * 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5161089A (en) * 1990-06-04 1992-11-03 International Business Machines Corporation Enhanced multichip module cooling with thermally optimized pistons and closely coupled convective cooling channels, and methods of manufacturing the same
US5117068A (en) * 1990-08-17 1992-05-26 Watkins-Johnson Company Surface mount package for R.F. devices
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JPH0637515A (ja) * 1992-07-20 1994-02-10 Nec Corp 印刷配線板
JP3295862B2 (ja) * 1993-07-28 2002-06-24 富士通株式会社 多層プリント板の電波対策パターン
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5761051A (en) * 1994-12-29 1998-06-02 Compaq Computer Corporation Multi-layer circuit board having a supply bus and discrete voltage supply planes
US5590017A (en) * 1995-04-03 1996-12-31 Aluminum Company Of America Alumina multilayer wiring substrate provided with high dielectric material layer
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP2970660B1 (ja) * 1998-06-30 1999-11-02 日本電気株式会社 プリント基板
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6366466B1 (en) * 2000-03-14 2002-04-02 Intel Corporation Multi-layer printed circuit board with signal traces of varying width
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
JP4349600B2 (ja) * 2000-04-20 2009-10-21 大日本印刷株式会社 積層体、絶縁フィルム、電子回路及び積層体の製造方法
US6657849B1 (en) * 2000-08-24 2003-12-02 Oak-Mitsui, Inc. Formation of an embedded capacitor plane using a thin dielectric
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US6417460B1 (en) * 2001-03-06 2002-07-09 Mitac International Corp. Multi-layer circuit board having signal, ground and power layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888318A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 薄膜コンデンサー及び薄膜コンデンサー内蔵基板
JPH09205283A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体モジュール及びメモリモジュール
JPH1168319A (ja) * 1997-08-11 1999-03-09 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893792B2 (en) 2003-08-21 2011-02-22 Samsung Electronics Co., Ltd. Duplexer using an embedded PCB and method of fabricating the same
US8418331B2 (en) 2003-08-21 2013-04-16 Samsung Electronics Co., Ltd. Method of fabricating a duplexer using an embedded PCB
JP2005116811A (ja) * 2003-10-08 2005-04-28 Fujitsu Ltd 多層配線回路基板およびその作製方法
JP2006041378A (ja) * 2004-07-29 2006-02-09 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法および電子機器
JP2006147765A (ja) * 2004-11-18 2006-06-08 Kyocera Corp 積層コンデンサ
JP2008177363A (ja) * 2007-01-18 2008-07-31 Toshiba Corp 多層プリント配線板
JP2015053298A (ja) * 2013-08-07 2015-03-19 太陽誘電株式会社 回路モジュール
WO2015049770A1 (ja) * 2013-10-03 2015-04-09 株式会社日立製作所 層間接続基板およびその製造方法
WO2017056340A1 (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板及びその製造方法
JP2017069319A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板
KR20180054729A (ko) * 2015-09-29 2018-05-24 히타치가세이가부시끼가이샤 다층 배선판 및 그의 제조 방법
KR102104185B1 (ko) * 2015-09-29 2020-04-23 히타치가세이가부시끼가이샤 다층 배선판 및 그의 제조 방법

Also Published As

Publication number Publication date
US7253023B2 (en) 2007-08-07
EP1298972B1 (en) 2012-02-22
EP2346310A2 (en) 2011-07-20
US20030063453A1 (en) 2003-04-03
EP1298972A2 (en) 2003-04-02
JP4079699B2 (ja) 2008-04-23
EP2346310B1 (en) 2012-12-05
EP2346310A3 (en) 2011-10-05
US7671281B2 (en) 2010-03-02
US20050098882A1 (en) 2005-05-12
EP1298972A3 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
JP4079699B2 (ja) 多層配線回路基板
US6767616B2 (en) Metal core substrate and process for manufacturing same
US6333857B1 (en) Printing wiring board, core substrate, and method for fabricating the core substrate
JP4119205B2 (ja) 多層配線基板
CN1096222C (zh) 印刷电路多层组件及其制作方法
US6281448B1 (en) Printed circuit board and electronic components
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
WO2004091268A1 (ja) 多層プリント配線板
JP2007027683A (ja) 配線基板及びその製造方法
JP2005501415A (ja) 電力分配インピーダンスを低減した相互接続モジュール
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
CN1717149B (zh) 电路化衬底
US7381587B2 (en) Method of making circuitized substrate
CN1874648B (zh) 布线板以及布线板的制造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
WO2022224557A1 (ja) 回路基板、回路基板の製造方法及び電子機器
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JPS63241995A (ja) 多層印刷回路板およびその製法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP2001257476A (ja) 多層配線基板及びその製造方法
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2010050154A (ja) 多層配線基板及びそれを用いた電子装置
JPH11284342A (ja) パッケージとその製造方法
JP2004031738A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4079699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees