[go: up one dir, main page]

JP2003168715A - Method of taking out substrate - Google Patents

Method of taking out substrate

Info

Publication number
JP2003168715A
JP2003168715A JP2001368596A JP2001368596A JP2003168715A JP 2003168715 A JP2003168715 A JP 2003168715A JP 2001368596 A JP2001368596 A JP 2001368596A JP 2001368596 A JP2001368596 A JP 2001368596A JP 2003168715 A JP2003168715 A JP 2003168715A
Authority
JP
Japan
Prior art keywords
wafer
substrate
carrier
detected
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001368596A
Other languages
Japanese (ja)
Other versions
JP3964662B2 (en
Inventor
Masahiro Yoshida
正寛 吉田
Shinichiro Araki
真一郎 荒木
Kazuyoshi Nanba
和善 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001368596A priority Critical patent/JP3964662B2/en
Publication of JP2003168715A publication Critical patent/JP2003168715A/en
Application granted granted Critical
Publication of JP3964662B2 publication Critical patent/JP3964662B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manipulator (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of taking out substrate by which the abnormally placed state and strain of a carrier and the abnormally driven state of a detecting device can be detected and a substrate can be held normally by means of a take-out and housing arm. <P>SOLUTION: This method of taking out substrate includes a standard mapping step of detecting the position of each standard substrate housed in each standard slot made in a standard carrier by deciding or detecting the thickness and pitch of the standard substrate, and a substrate-to-be-treated mapping step of detecting the thickness, pitch, and position of a substrate to be treated housed in each slot made in a carrier. This method also includes a comparing and discriminating step of comparing the thickness and pitch of each standard substrate decided or detected in the standard mapping step with the thickness, pitch, and position of the substrate to be treated detected in the substrate-to-be- treated mapping step, and discriminating the taking-out of a substrate to be treated in accordance with the results of the comparison. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は,例えば半導体ウェ
ハやLCD基板用ガラス等の基板をキャリアから取り出
す方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for taking out a substrate such as a semiconductor wafer or glass for LCD substrate from a carrier.

【0002】[0002]

【従来の技術】例えば半導体デバイスの製造工程におい
ては,半導体ウェハ(以下「ウェハ」という。)に処理
液を供給して所定の処理を施す枚葉式基板処理装置を備
えた処理システムが使用されている。かかる枚葉式基板
処理装置にウェハを搬入する際には,複数枚,例えば2
5枚のウェハを収納したウェハキャリアケース(以下
「キャリア」という。)を処理システムの搬入出部に備
えられた載置台に載置し,搬入出部に備えられたウェハ
搬送装置の取出収納アームにより,キャリアからウェハ
を一枚ずつ取り出して,枚葉式基板処理装置にウェハを
搬入出する搬送機構に受け渡すようにしている。載置台
においてウェハを収容するキャリアには,キャリアの一
側面を通してウェハを搬入出するように開口が設けられ
ている。また,ウェハを所定間隔で保持するための25
個のスロットが内壁に設けられている。ウェハは半導体
デバイスを形成する面を上面として各スロットに1枚ず
つ収容されており,これによりウェハ間に一定のピッチ
に設定された隙間が形成されている。ウェハ搬送装置は
載置台に載置されたキャリアに設けられている任意の高
さの隙間に取出収納アームをアクセスすることができ
る。キャリア内壁のスロットは,余裕(遊び)を持って
ウェハの周縁部を挿入させており,ウェハを容易に取り
出し,また,収納することができる。キャリアの奥に
は,取出収納アームの先端部材が挿入する空間が設けら
れている。この先端部材は,取出収納アームがウェハ間
の隙間に挿入することができる高さに形成されている。
従って,取出収納アームを開口からウェハ間の隙間に水
平に挿入し,キャリア奥側において上方に僅かに持ち上
げ,キャリア開口側に退出させると,キャリア奥側のウ
ェハの周縁部に先端部材を当接させてウェハを引き出す
ことができる。こうして,取出収納アームをウェハとと
もに水平に退出させることによりキャリアからウェハを
取り出すようにしている。
2. Description of the Related Art For example, in a semiconductor device manufacturing process, a processing system including a single-wafer processing apparatus for supplying a processing liquid to a semiconductor wafer (hereinafter referred to as "wafer") and performing a predetermined processing is used. ing. When loading a wafer into such a single wafer processing apparatus, a plurality of wafers, for example, 2
A wafer carrier case (hereinafter referred to as a “carrier”) containing five wafers is placed on a mounting table provided in the loading / unloading part of the processing system, and a loading / unloading arm of a wafer transfer device equipped in the loading / unloading part. Thus, the wafers are taken out one by one from the carrier and delivered to the transfer mechanism that carries the wafers in and out of the single wafer processing apparatus. The carrier that accommodates the wafer on the mounting table is provided with an opening for loading and unloading the wafer through one side surface of the carrier. In addition, 25 for holding the wafer at a predetermined interval
Slots are provided on the inner wall. One wafer is accommodated in each slot, with the surface on which semiconductor devices are formed as the upper surface, whereby gaps set at a constant pitch are formed between the wafers. The wafer transfer device can access the take-out and storage arm to a clearance of an arbitrary height provided in the carrier placed on the placing table. The slots on the inner wall of the carrier allow the peripheral edge of the wafer to be inserted with a margin (play) so that the wafer can be easily taken out and stored. A space into which the tip member of the take-out storage arm is inserted is provided at the back of the carrier. This tip member is formed at such a height that the take-out storage arm can be inserted into the gap between the wafers.
Therefore, when the take-out storage arm is horizontally inserted from the opening into the gap between the wafers, slightly lifted upward at the carrier back side and retracted toward the carrier opening side, the tip member abuts on the peripheral edge of the wafer at the carrier back side. Then, the wafer can be pulled out. In this way, the wafer is taken out from the carrier by horizontally retracting the take-out storage arm together with the wafer.

【0003】ところで,ウェハ間の隙間(ピッチ)が非
常に狭く形成されているこの種のキャリアにおいては,
取出収納アームを隙間へ正確に挿入する必要がある。ま
た,スロットにウェハが収容されていることを確認して
から取出収納アームを挿入する必要がある。さらに,例
えばウェハが2つのスロット間をまたがって斜めに保持
されるなどのクロススロットが生じている場合,そこに
取出収納アームが進入するとウェハに接触して破損させ
てしまうので,クロススロットの存在を検出する必要が
ある。そのため,取出収納アームを挿入する前に,ウェ
ハの厚みとウェハ間のピッチを計測して下方入出位置を
検出するとともに,ピッチと厚みが一定間隔毎に交互に
検出されることを確認するようにしている。このピッチ
と厚みを検出する装置は,例えば一対の発光部と受光部
を対向させた光学センサーが用いられる。即ち,ウェハ
の一部が発光部と受光部との間に水平に入る状態とし,
発光部と受光部との間でビーム光を照射しながら鉛直方
向に移動させることにより,ウェハ間のピッチとウェハ
の厚みを光学的に測定することができる。測定の結果,
ピッチと厚みが許容値であれば異常なしと判断され,取
出収納アームの下方入出位置を取り出すウェハの下面か
らの距離として決定し,取出収納アームを挿入するよう
にしていた。
By the way, in this type of carrier in which the gap (pitch) between wafers is very narrow,
It is necessary to correctly insert the take-out storage arm into the gap. Also, it is necessary to insert the take-out storage arm after confirming that the wafer is stored in the slot. Further, when a cross slot is formed, for example, when the wafer is held diagonally across two slots, if the take-out storage arm enters the cross slot, the wafer comes into contact with and damages the cross slot. Need to detect. Therefore, before inserting the take-out storage arm, the thickness of the wafer and the pitch between the wafers are measured to detect the lower entrance / exit position, and it is also confirmed that the pitch and the thickness are alternately detected at regular intervals. ing. As an apparatus for detecting the pitch and the thickness, for example, an optical sensor in which a pair of a light emitting portion and a light receiving portion are opposed to each other is used. That is, a part of the wafer is placed horizontally between the light emitting part and the light receiving part,
The pitch between the wafers and the thickness of the wafer can be optically measured by moving the light emitting portion and the light receiving portion in the vertical direction while irradiating the light beam. As a result of the measurement,
If the pitch and thickness are within the permissible values, it is determined that there is no abnormality, and the lower loading / unloading position of the unloading and storing arm is determined as the distance from the lower surface of the wafer to be taken out, and the unloading and storing arm is inserted.

【0004】[0004]

【発明が解決しようとする課題】しかしながら,従来の
基板取り出し方法にあっては,載置台にキャリアが傾い
て載置された場合にこれを異常として検出できない問題
があった。例えば,載置台上に異物などがあり,その上
にキャリアが傾いて載置されることがある。これにより
キャリア内の全てのウェハが水平から傾いて保持された
場合であっても,ピッチと厚みは一定間隔毎に交互に検
出されるので,ウェハが正常に収容されているものと判
断される。その結果,斜めに保持されたウェハに対して
取出収納アームが進入し,ウェハを取出収納アームによ
って正常に保持できず,ウェハを正常に取り出すことが
できない問題があった。また,ウェハを収容するキャリ
アは長期の使用の間に歪みが生じるため,キャリア内の
ほぼ全てのウェハが水平から傾いて保持されることとな
るが,そのようなキャリアの変形を検出することができ
なかった。さらに,ピッチと厚みを検出する装置の駆動
手段に異常がある場合,例えば光学センサーを鉛直方向
に移動させるモータに不良がある場合などには,ウェハ
が正常に収納されていても,検出されるピッチと厚みが
一定間隔とならないので,駆動手段の異常としてではな
く,ウェハの収容状態の異常として判断されてしまう問
題があった。
However, in the conventional substrate taking-out method, there is a problem that when the carrier is tilted and mounted on the mounting table, this cannot be detected as an abnormality. For example, there is a foreign substance on the mounting table, and the carrier may be mounted on it in a tilted manner. As a result, even if all the wafers in the carrier are held tilted from the horizontal, the pitch and the thickness are alternately detected at regular intervals, so it is determined that the wafers are normally accommodated. . As a result, there is a problem that the taking-out and storing arm enters the wafer held obliquely, the wafer cannot be held normally by the taking-out and storing arm, and the wafer cannot be taken out normally. Further, since the carrier that accommodates the wafer is distorted during long-term use, almost all the wafers in the carrier are held tilted from the horizontal, but such carrier deformation can be detected. could not. Furthermore, if there is an abnormality in the driving means of the device that detects the pitch and the thickness, for example, if the motor that moves the optical sensor in the vertical direction is defective, it can be detected even if the wafer is normally stored. Since the pitch and the thickness are not constant intervals, there is a problem that it is determined not as an abnormality in the driving means but as an abnormality in the wafer accommodation state.

【0005】従って,本発明の目的は,キャリアの載置
状態の異常,キャリアの歪み,及び検出装置の駆動の異
常を検出することができ,基板を取出収納アームによっ
て正常に保持することができる基板の取り出し方法を提
供することにある。
Therefore, it is an object of the present invention to detect an abnormal mounting state of a carrier, distortion of the carrier, and abnormal driving of the detection device, and the substrate can be normally held by the pick-up and storage arm. It is to provide a method for taking out a substrate.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に,本発明によれば,基板を水平に保持する複数のスロ
ットを備えたキャリアによって複数の基板を多段に保持
し,前記キャリアから基板を取り出す方法であって,基
準キャリアに備えられた各基準スロット内に収納した各
基準基板の厚み及びピッチを決定又は検出し,位置を検
出する基準マッピング工程と,キャリアに備えられた各
スロット内に収納した各被処理基板の厚み,ピッチ及び
位置を検出する被処理基板マッピング工程と,前記基準
マッピング工程において決定又は検出した厚み,ピッチ
及び検出した位置と前記被処理基板マッピング工程にお
いて検出した厚み,ピッチ及び位置を比較し,前記比較
の結果に応じて前記被処理基板を取り出す判断を行う比
較判断工程を有することを特徴とする基板の取り出し方
法が提供される。この基板の取り出し方法にあっては,
被処理基板マッピング工程においてピッチと厚みが一定
間隔毎に交互に検出された場合であっても,比較判断工
程において基準マッピングのデータと比較することによ
り,キャリア内の全ての基板が傾いて保持されている状
態が検出できる。このような場合は,基板の取り出しを
中止するので,取出収納アームによる基板の保持の異常
を防止することができる。
In order to solve the above-mentioned problems, according to the present invention, a plurality of substrates are held in multiple stages by a carrier having a plurality of slots for holding the substrates horizontally, A reference mapping step of determining or detecting the thickness and pitch of each reference substrate housed in each reference slot provided in the reference carrier and detecting the position, and in each slot provided in the carrier. Substrate mapping step of detecting the thickness, pitch and position of each substrate to be processed stored in the substrate, thickness determined or detected in the reference mapping step, pitch and detected position and thickness detected in the substrate mapping step , A pitch and position are compared, and a comparison / judgment step is performed to judge whether or not the substrate to be processed is taken out according to the result of the comparison. Extraction method of a substrate, characterized in that there is provided. In this board take-out method,
Even if the pitch and the thickness are alternately detected at regular intervals in the processed substrate mapping process, all the substrates in the carrier are held in an inclined state by comparing with the reference mapping data in the comparison determination process. Can be detected. In such a case, since the removal of the substrate is stopped, it is possible to prevent the substrate from being abnormally held by the extraction and storage arm.

【0007】前記比較判断工程において,前記基準マッ
ピング工程において検出した厚み,ピッチ及び位置と前
記被処理基板マッピング工程において検出した厚み,ピ
ッチ及び位置との誤差を検出し,前記誤差が許容誤差の
範囲内である場合は取り出しを実行することが好まし
い。この場合は,正常に基板を取り出すことができる。
In the comparison / determination step, an error between the thickness, pitch and position detected in the reference mapping step and the thickness, pitch and position detected in the substrate mapping step is detected, and the error is within an allowable error range. If it is within the range, it is preferable to execute the extraction. In this case, the substrate can be taken out normally.

【0008】前記被処理基板マッピング工程において検
出した位置が許容誤差の範囲外であり,前記基準マッピ
ング工程において検出した位置よりも高位置である場合
に,取り出しを中止し,キャリアが傾いて載置されてい
る状態を検出することが好ましい。この場合は,キャリ
アが傾いて載置されている状態を検出できるので,これ
を正常状態にすることにより,取出収納アームによる基
板の保持の異常を防止することができる。
When the position detected in the substrate mapping step is out of the allowable error range and is higher than the position detected in the reference mapping step, the taking out is stopped and the carrier is tilted and placed. It is preferable to detect the state of being activated. In this case, since it is possible to detect the state in which the carrier is tilted and placed, it is possible to prevent abnormal holding of the substrate by the take-out and storage arm by setting the normal state.

【0009】前記被処理基板マッピング工程において検
出した位置が許容誤差の範囲外であり,前記基準マッピ
ング工程において検出した位置よりも狭い場合に,取り
出しを中止し,前記被処理基板を収容したキャリアを交
換することが好ましい。また,前記被処理基板マッピン
グ工程において検出したピッチ及び位置が各許容誤差の
範囲外であり,前記基準マッピング工程において検出し
た位置よりも低位置である場合に,取り出しを中止し,
前記被処理基板を収容したキャリアを交換するようにし
ても良い。この場合,変形したキャリアの交換時期を検
出することができる。
When the position detected in the substrate mapping step is outside the allowable error range and is narrower than the position detected in the reference mapping step, the taking out is stopped and the carrier containing the substrate to be processed is stopped. It is preferable to replace it. Further, when the pitch and the position detected in the processing substrate mapping step are out of the respective tolerances and are lower than the position detected in the reference mapping step, the taking out is stopped,
The carrier accommodating the substrate to be processed may be replaced. In this case, the replacement time of the deformed carrier can be detected.

【0010】前記被処理基板マッピング工程において検
出した被処理基板の枚数が,前記基準マッピング工程に
おいて検出した基準基板の枚数よりも多い場合に,取り
出しを中止し,基板検出手段の不良を検出することが好
ましい。
When the number of substrates to be processed detected in the substrate to be processed mapping step is larger than the number of reference substrates detected in the reference mapping step, the taking out is stopped and the defect of the substrate detecting means is detected. Is preferred.

【0011】さらに,前記誤差が許容誤差の範囲外であ
る場合に,再度被処理基板マッピング工程を行うように
しても良い。この場合,被処理基板マッピングのデータ
を再確認することにより,データの信頼性を高めること
ができる。
Further, when the error is out of the allowable error range, the substrate mapping step may be performed again. In this case, the reliability of the data can be improved by reconfirming the data of the processed substrate mapping.

【0012】最下段の基板について,前記位置の許容誤
差を最も狭く設定することが好ましい。さらに,最下段
の基板から最上段の基板に向かって順次位置の許容誤差
を広く設定するようにしても良い。
It is preferable that the tolerance of the position is set to the narrowest for the lowermost substrate. Further, the permissible error of the position may be set wider sequentially from the lowermost substrate to the uppermost substrate.

【0013】本発明の基板の取り出し方法にあっては,
光センサーを前記複数の基板が並ぶ方向に沿って移動さ
せることにより前記厚み,ピッチ及び位置を検出するこ
とが好ましい。
In the method of taking out the substrate of the present invention,
It is preferable to detect the thickness, pitch, and position by moving an optical sensor along the direction in which the plurality of substrates are arranged.

【0014】[0014]

【発明の実施の形態】以下,本発明の好ましい実施の形
態を,基板の一例としてウェハを収納したキャリアを載
置し,ウェハをキャリアから取り出すように構成された
搬入出部に基づいて説明する。図1は,本発明にかかる
基板の取り出し方法を行う搬入出部を組み込んだ洗浄処
理システム1の平面図である。図2は,その側面図であ
る。この洗浄処理システム1は,ウェハWに洗浄処理及
び洗浄処理後の熱的処理を施す洗浄処理部2と,洗浄処
理部2に対してウェハWを搬入出する搬入出部3から構
成されている。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a preferred embodiment of the present invention will be described on the basis of a loading / unloading unit configured to mount a carrier containing a wafer thereon and take the wafer out of the carrier as an example of a substrate. . FIG. 1 is a plan view of a cleaning processing system 1 incorporating a loading / unloading unit for carrying out a method of picking up a substrate according to the present invention. FIG. 2 is a side view thereof. The cleaning processing system 1 includes a cleaning processing unit 2 that performs cleaning processing on the wafer W and thermal processing after the cleaning processing, and a loading / unloading unit 3 that loads / unloads the wafer W to / from the cleaning processing unit 2. .

【0015】搬入出部3は,複数枚,例えば25枚のウ
ェハW1〜ウェハW25を収納するキャリアCを搬入出
するイン・アウトポート4と,イン・アウトポート4に
載置されたキャリアCと洗浄処理部2との間でウェハW
の受け渡しを行うウェハ搬送部5から構成されている。
The loading / unloading section 3 includes an in / out port 4 for loading / unloading a carrier C containing a plurality of, for example, 25 wafers W1 to W25, and a carrier C placed on the in / out port 4. Wafer W with cleaning processing unit 2
It is composed of a wafer transfer unit 5 for delivering and receiving.

【0016】イン・アウトポート4には,キャリアCを
載置するための載置台10が設けられている。載置台1
0の上面11には,例えば,3個のキャリアCを水平面
のY方向に並べて所定位置に載置することができるよう
になっている。キャリアCは蓋体が設けられたウェハ取
出収納口15をイン・アウトポート4とウェハ搬送部5
との境界壁17側に向けて載置される。
The in / out port 4 is provided with a mounting table 10 on which the carrier C is mounted. Table 1
On the upper surface 11 of 0, for example, three carriers C can be placed side by side in the Y direction of the horizontal plane at predetermined positions. The carrier C has a wafer unloading / accommodating port 15 provided with a lid and is provided with an in / out port 4 and a wafer transfer unit 5.
It is placed toward the boundary wall 17 side with.

【0017】図3は,所定の厚み(実厚みRB)を有す
るウェハW1〜ウェハW25を収納するキャリアCの斜
視図である。各ウェハW1〜ウェハW25はキャリアC
の正面に形成されたウェハ取出収納口15を通して取り
出しと収納がされる。ウェハ取出収納口15には図示し
ない開閉可能な蓋体が設けられている。ウェハW1〜W
25はキャリアCの両側面の内壁に一定間隔で設けられ
たスロットS1〜スロットS25に1枚ずつ収容され
る。各スロットS1〜スロットS25は,図9に示すよ
うに略V字型の断面形状をしており,それぞれウェハW
1〜W25の周縁部を余裕(遊び)をもって収容する。
キャリアCが載置台10に載置された状態では,図9に
示すように,各スロットS1〜スロットS25は垂直方
向に一定間隔でウェハW1〜W25を保持する。このと
きウェハW1〜W25は,表面(半導体デバイスを形成
する面)が上面(ウェハWを水平に保持した場合に上側
となっている面)となっている状態で保持されている。
また,各スロットS1〜スロットS25は,略V字型の
下部となる斜面によってそれぞれウェハW1〜W25の
周縁部を保持する状態となり,所定の厚み(実厚みR
B)を有するウェハW1〜W25を所定の間隔(実ピッ
チRP)で略水平に保持することができる。ここで,実
厚みRB1〜RB25とは,ウェハW1〜W25の実際
の厚みであり,実ピッチRP2〜RP25とは,各ウェ
ハW2〜W25の下面とそれぞれの下方に保持されるウ
ェハW1〜W24の上面との間の間隔である。なお,最
下段に保持されるウェハW1の下方にはウェハが存在し
ないので,実ピッチRP1は存在しない。
FIG. 3 is a perspective view of a carrier C for accommodating wafers W1 to W25 having a predetermined thickness (actual thickness RB). Each of the wafers W1 to W25 is a carrier C
The wafer is taken out and stored through the wafer take-out and storage port 15 formed on the front surface of the. The wafer unloading / accommodating port 15 is provided with an openable / closable lid. Wafers W1 to W
The carriers 25 are housed one by one in slots S1 to S25 provided at regular intervals on the inner walls of both sides of the carrier C. Each of the slots S1 to S25 has a substantially V-shaped cross-sectional shape as shown in FIG.
The peripheral portions of 1 to W25 are accommodated with a margin (play).
When the carrier C is mounted on the mounting table 10, as shown in FIG. 9, each of the slots S1 to S25 holds the wafers W1 to W25 at regular intervals in the vertical direction. At this time, the wafers W1 to W25 are held in a state where the surface (the surface on which the semiconductor device is formed) is the upper surface (the surface that is the upper side when the wafer W is held horizontally).
Further, each of the slots S1 to S25 is in a state of holding the peripheral edge portion of the wafer W1 to W25 by the inclined surface which is a substantially V-shaped lower portion, and has a predetermined thickness (actual thickness R
The wafers W1 to W25 having B) can be held substantially horizontally at a predetermined interval (actual pitch RP). Here, the actual thicknesses RB1 to RB25 are the actual thicknesses of the wafers W1 to W25, and the actual pitches RP2 to RP25 are the lower surfaces of the wafers W2 to W25 and the wafers W1 to W24 held below them. The distance from the top surface. Since there is no wafer below the wafer W1 held at the bottom, the actual pitch RP1 does not exist.

【0018】境界壁17において,キャリアCの載置場
所に対応する位置には窓部20が形成されており,窓部
20のウェハ搬送部5側には,窓部20をシャッター等
により開閉する窓部開閉機構21が設けられている。こ
の窓部開閉機構21は,キャリアCに設けられた蓋体も
また開閉可能であり,窓部20の開閉と同時にキャリア
Cの蓋体も開閉する。窓部20を開口してキャリアCの
ウェハ取出収納口15とウェハ搬送部5とを連通させる
と,ウェハ搬送部5に配設されたウエハ搬送装置25の
キャリアCへのアクセスが可能となり,ウェハWの取り
出し及び収納が可能な状態となる。なお,窓部開閉機構
21は,キャリアCが載置台10の所定位置に載置され
ていないときは動作しないように,インターロックを設
けることが好ましい。
On the boundary wall 17, a window portion 20 is formed at a position corresponding to the place where the carrier C is placed, and the window portion 20 is opened and closed by a shutter or the like on the wafer transfer portion 5 side of the window portion 20. A window opening / closing mechanism 21 is provided. The window opening / closing mechanism 21 can also open / close the lid provided on the carrier C, and simultaneously opens / closes the window 20 to open / close the lid of the carrier C. When the window 20 is opened to connect the wafer take-out / accommodating port 15 of the carrier C and the wafer transfer unit 5 to each other, the wafer transfer device 25 arranged in the wafer transfer unit 5 can access the carrier C. The W can be taken out and stored. The window opening / closing mechanism 21 is preferably provided with an interlock so that the window C opening / closing mechanism 21 does not operate when the carrier C is not mounted at a predetermined position on the mounting table 10.

【0019】図4は,ウェハ搬送装置25の平面図であ
り,図5はその正面図である。ウェハ搬送部5に配設さ
れたウェハ搬送装置25の基台30は,図示しないサー
ボ機構の回転駆動によって昇降移動するロッド32の上
端に固着されている。従って,基台30はロッド32の
昇降移動によってZ方向に移動可能となっている。ウエ
ハ搬送装置25は,Y方向に移動可能であり,かつ,X
―Y平面内(θ方向)で回転自在に構成されている。ま
た,ウェハ搬送装置25は,キャリアCからウェハWを
取り出す後述の取出収納アーム35を有し,この取出収
納アーム35はX方向にスライド自在となっている。こ
うして,ウェハ搬送装置25は,載置台10に載置され
た全てのキャリアCにアクセスすることができ,また,
キャリアCに設けられた任意の高さのスロットS1〜ス
ロットS25にアクセスし,また,洗浄処理部2に配設
された上下2台のウェハ受け渡しユニット67,68に
アクセスして,イン・アウトポート4側から洗浄処理部
2側へ,逆に洗浄処理部2側からイン・アウトポート4
側へウェハWを搬送することができるようになってい
る。
FIG. 4 is a plan view of the wafer transfer device 25, and FIG. 5 is a front view thereof. The base 30 of the wafer transfer device 25 arranged in the wafer transfer unit 5 is fixed to the upper end of a rod 32 that moves up and down by the rotational drive of a servo mechanism (not shown). Therefore, the base 30 can be moved in the Z direction by moving the rod 32 up and down. The wafer transfer device 25 is movable in the Y direction, and X
-It is configured to be rotatable in the Y plane (θ direction). Further, the wafer transfer device 25 has a take-out storing arm 35, which will be described later, for taking out the wafer W from the carrier C, and the take-out storing arm 35 is slidable in the X direction. Thus, the wafer transfer device 25 can access all the carriers C mounted on the mounting table 10, and
Access to slots S1 to S25 of arbitrary height provided on the carrier C, and access to the upper and lower two wafer transfer units 67 and 68 arranged in the cleaning processing unit 2 for in / out port 4 side to cleaning processing section 2 side, conversely from cleaning processing section 2 side to in / out port 4
The wafer W can be transported to the side.

【0020】ウェハ搬送装置25の基台30は,キャリ
アCからウェハWを取り出す取出収納アーム35と,一
対のウェハ保持部材36a,36bと,一対のセンサア
ーム37a,37bを備えている。また,図6に示すよ
うに,基台30の側面には,センサアーム37bを案内
するためのガイド溝38bが設けられ,基台30の反対
側の側面には,センサアーム37aを案内するための同
様なガイド溝38aが設けられている。
The base 30 of the wafer transfer device 25 is provided with a take-out and storage arm 35 for taking out the wafer W from the carrier C, a pair of wafer holding members 36a and 36b, and a pair of sensor arms 37a and 37b. Further, as shown in FIG. 6, a guide groove 38b for guiding the sensor arm 37b is provided on a side surface of the base 30, and a guide groove 38b for guiding the sensor arm 37a is provided on a side surface opposite to the base 30. A similar guide groove 38a is provided.

【0021】取出収納アーム35は,上面にウェハWを
載置可能な幅及び長さに形成された板体で,図示しない
駆動手段によって基台30に対して前後方向(図1のX
軸方向)に移動可能に構成されている。さらに,取出収
納アーム35は,前述した図示しないサーボ機構のサー
ボモータの回転駆動によりZ方向に昇降可能な基台30
に設けられているので,図1に示すZ方向に移動可能と
なっている。また,取出収納アーム35の先端には段部
40を有する先端部材41が設けられ,取出収納アーム
35の基端部側には段部42が設けられている。この先
端部材41と段部42は,図9に示すように,取出収納
アーム35が各ウェハW1〜W25間の隙間に挿入する
ことができる高さに形成されている。取出収納アーム3
5が各ウェハW間の隙間からキャリアC内の奥側の下方
奥位置まで水平に前進し,下方奥位置において僅かに上
昇すると,図7に示すように,上部に位置するウェハW
の下面に段部40と段部42が当接する。即ち,段部4
0がウェハ取出収納口15側の下面周縁部に当接し,段
部42がキャリアC内奥側の下面周縁部に当接すること
により,取出収納アーム35にウェハWを載せることが
できる。取出収納アーム35がウェハWを載せた状態で
隙間から水平に後退すると,先端部材41がキャリアC
内奥側の側面周縁部に当接するので,ウェハWを取出収
納アーム35上に支持して取り出すことができる。
The take-out and storage arm 35 is a plate body having a width and a length capable of mounting the wafer W on the upper surface thereof.
It is configured to be movable in the axial direction). Further, the take-out storage arm 35 is provided with a base 30 that can be moved up and down in the Z direction by rotationally driving a servo motor of a servo mechanism (not shown).
Since it is provided at the position, it can be moved in the Z direction shown in FIG. A tip member 41 having a step portion 40 is provided at the tip of the take-out and storage arm 35, and a step portion 42 is provided at the base end side of the take-out and storage arm 35. As shown in FIG. 9, the tip member 41 and the stepped portion 42 are formed at such a height that the take-out storage arm 35 can be inserted into the gap between the wafers W1 to W25. Extraction storage arm 3
When 5 moves horizontally from the gap between the wafers W to the lower back position on the inner side of the carrier C and slightly moves up at the lower back position, as shown in FIG.
The step portion 40 and the step portion 42 abut on the lower surface of the. That is, step 4
The wafer W can be placed on the unloading / accommodating arm 35 by abutting 0 on the peripheral edge of the lower surface on the wafer unloading / accommodating port 15 side and contacting the step portion 42 on the peripheral edge of the lower surface on the inner side of the carrier C. When the take-out storage arm 35 horizontally retracts from the gap with the wafer W placed thereon, the tip member 41 moves the carrier C.
The wafer W can be taken out while being supported on the pick-up and storage arm 35 because it abuts against the peripheral edge of the inner side surface.

【0022】ここで,キャリアCのスロットS1〜S2
5のうちスロットS1側から数えてi番目に位置するス
ロットS(i)に収納されたウェハW(i)を,スロッ
トS(i)から取り出す工程について説明する。先ず,
ウェハWを受け取っていない取出収納アーム35を基台
30上からウェハW(i)の下方へ移動させ,取出収納
アーム35をウェハW(i)の下面に対向させる。この
とき,スロットS(i)の下に位置するスロットにウェ
ハが収容されている場合は,取出収納アーム35が下方
に位置するウェハに干渉しないように,ウェハW(i)
とその下方に位置するウェハとの間において移動するよ
うにする。即ち,例えばスロットS1側から数えてi−
1番目に位置するスロットS(i−1)にウェハW(i
−1)が収容されている場合,取出収納アーム35を基
台30上にて待機する待機位置からウェハW(i)とウ
ェハW(i−1)との間に位置する下方入出位置へ移動
させ,さらにこの下方入出位置からキャリアC内の奥側
へ向かって水平に前進させ,取出収納アーム35がウェ
ハW(i)の下面に対向する下方奥位置まで水平移動
(スライド)させる。次に,取出収納アーム35を上昇
させて,ウェハW(i)の下面に当接させる。そして,
支持したウェハW(i)がスロットS(i)の上部に当
接しない上方奥位置まで上昇させる。このようにして,
スロットS(i)の下部によって周縁部を保持されてい
たウェハW(i)は,スロットS(i)の下部と上部と
の間において取出収納アーム35に支持される状態とな
る。続いて,ウェハW(i)を支持した取出収納アーム
35を上方奥位置から退出させることにより,ウェハW
(i)をスロットS(i)から抜き取る。このとき,支
持したウェハW(i)がスロットS(i)の下部と上部
に接触しないようにする。即ち,例えばウェハW(i)
を支持した取出収納アーム35を上方奥位置から水平移
動(スライド)させ,ウェハW(i)がスロットS
(i)から完全に搬出される上方入出位置まで水平移動
させる。このようにして,ウェハW(i)を取出収納ア
ーム35によってキャリアCから取り出し,基台30上
に移動させることができる。
Here, the slots S1 to S2 of the carrier C are
A process of taking out the wafer W (i) stored in the slot S (i) located at the i-th position of the slot S1 from the slot S1 side will be described. First,
The take-out storage arm 35 that has not received the wafer W is moved from above the base 30 to below the wafer W (i), and the take-out storage arm 35 is opposed to the lower surface of the wafer W (i). At this time, when a wafer is accommodated in the slot located below the slot S (i), the wafer W (i) is arranged so that the take-out accommodating arm 35 does not interfere with the wafer located below.
And a wafer located below the wafer. That is, for example, when counting from the slot S1 side, i-
The wafer W (i
-1) is accommodated, the take-out and storage arm 35 is moved from the standby position on the base 30 to the lower loading / unloading position located between the wafer W (i) and the wafer W (i-1). Then, from this lower loading / unloading position, it is horizontally advanced toward the inner side of the carrier C, and the unloading storage arm 35 is horizontally moved (slide) to the lower inner position facing the lower surface of the wafer W (i). Next, the take-out and storage arm 35 is raised to abut against the lower surface of the wafer W (i). And
The supported wafer W (i) is lifted to the upper back position where it does not contact the upper part of the slot S (i). In this way,
The wafer W (i) whose peripheral portion is held by the lower portion of the slot S (i) is brought into a state of being supported by the unloading / accommodating arm 35 between the lower portion and the upper portion of the slot S (i). Subsequently, the take-out storage arm 35 supporting the wafer W (i) is withdrawn from the upper rear position, whereby the wafer W
(I) is pulled out from the slot S (i). At this time, the supported wafer W (i) is prevented from coming into contact with the lower portion and the upper portion of the slot S (i). That is, for example, the wafer W (i)
The take-out storage arm 35 supporting the wafer is horizontally moved (slide) from the upper back position, and the wafer W (i) is moved to the slot S.
Horizontally move from (i) to the upper entry / exit position where it is completely unloaded. In this way, the wafer W (i) can be taken out of the carrier C by the take-out storage arm 35 and moved onto the base 30.

【0023】次に,ウェハW(i)をキャリアCのスロ
ットS(i)に収納する工程について説明する。ウェハ
Wを支持している取出収納アーム35を基台30上の待
機位置から,ウェハW(i)の周縁部をスロットS
(i)に挿入可能な上方入出位置へ移動させ,上方入出
位置から水平移動(スライド)させる。これにより,支
持したウェハW(i)をスロットS(i)の下部と上部
に接触させずに,スロットS(i)の下部と上部との間
に挿入する。そして,取出収納アーム35を上方奥位置
まで挿入し,上方奥位置から下降させる。このとき,ウ
ェハWがスロットSの下部により保持され,ウェハWの
下面が取出収納アーム35から離れ,スロットS(i)
にウェハW(i)が挿入される。その後,取出収納アー
ム35をウェハW(i)の下方からキャリアC外へ移動
させる。このとき,スロットS(i)の下に位置するス
ロットにウェハが収容されている場合は,取出収納アー
ム35が下方に位置するウェハに干渉しないように,ウ
ェハW(i)とその下方に位置するウェハとの間におい
て移動するようにする。即ち,例えばスロットS1側か
ら数えてi−1番目に位置するスロットS(i−1)に
ウェハW(i−1)が収容されている場合,取出収納ア
ーム35を下方奥位置から下方入出位置へ水平移動(ス
ライド)させて基台30上の待機位置に戻るようにす
る。このようにして,ウェハW(i)をキャリアCのス
ロットS(i)に収納することができる。
Next, the process of housing the wafer W (i) in the slot S (i) of the carrier C will be described. The take-out storage arm 35 supporting the wafer W is moved from the standby position on the base 30 to the slot S at the peripheral edge of the wafer W (i).
It is moved to the upper entrance / exit position where it can be inserted into (i), and is horizontally moved (slide) from the upper entrance / exit position. As a result, the supported wafer W (i) is inserted between the lower part and the upper part of the slot S (i) without contacting the lower part and the upper part of the slot S (i). Then, the take-out storage arm 35 is inserted to the upper back position and lowered from the upper back position. At this time, the wafer W is held by the lower portion of the slot S, the lower surface of the wafer W is separated from the take-out storage arm 35, and the slot S (i)
The wafer W (i) is inserted into. After that, the take-out storage arm 35 is moved from below the wafer W (i) to the outside of the carrier C. At this time, when the wafer is accommodated in the slot located under the slot S (i), the wafer W (i) and the wafer W (i) are located below the wafer W (i) so as not to interfere with the wafer located below. The wafer to be moved. That is, for example, when the wafer W (i-1) is accommodated in the slot S (i-1) located at the (i-1) th position from the side of the slot S1, the unloading / accommodating arm 35 is moved from the lower back position to the lower unloading position. It is moved horizontally to (slide) to return to the standby position on the base 30. In this way, the wafer W (i) can be stored in the slot S (i) of the carrier C.

【0024】ウェハ保持部材36a,36bは,取出収
納アーム35の基端部の両側にてそれぞれ取り付け金具
45a,45bによってほぼ水平に支持されている。ま
た,ウェハ保持部材36a,36bは,取出収納アーム
35の先端側に向けてそれぞれ円弧状の内側面46a,
46bを形成している。取出収納アーム35が図7に示
すキャリアC内の下方入出位置まで前進してキャリアC
内のウェハWを載せ,図6(a)に示す基台30上の待
機位置まで後退すると,取出収納アーム35の先端に設
けられた先端部材41とウェハ保持部材36a,36b
円弧状の内側面46との間でウェハWが挟み込まれるこ
とにより,ウェハWが保持される。
The wafer holding members 36a and 36b are supported substantially horizontally by mounting fittings 45a and 45b on both sides of the base end of the take-out and storage arm 35. Further, the wafer holding members 36a and 36b are respectively provided with arcuate inner side surfaces 46a and 46a toward the tip end side of the unloading and storing arm 35, respectively.
46b is formed. The take-out storage arm 35 advances to the lower entry / exit position in the carrier C shown in FIG.
When the wafer W therein is placed and retracted to the standby position on the base 30 shown in FIG. 6A, the tip end member 41 and the wafer holding members 36a, 36b provided at the tip end of the unloading and storing arm 35 are placed.
The wafer W is held by being sandwiched between the wafer W and the arc-shaped inner surface 46.

【0025】センサアーム37a,37bの先端には,
相対向するようにそれぞれ発光素子(例えばLEDやレ
ーザダイオード等の発光ダイオード)50及び受光素子
(例えばフォトトランジスタやフォトダイオード)51
が取り付けられている。発光素子50と受光素子51
は,図示しない発光・受光素子駆動回路により動作す
る。発光素子50と受光素子51の間に物体が存在しな
いとき,発光素子50より出射された光LAは受光素子
51に入射し,受光素子51より例えば“H”レベルの
出力信号が出力される。しかし,発光素子50と受光素
子51の間に物体が存在するときは,発光素子50より
出射された光はその物体により遮光されるため,受光素
子51に入射せず,受光素子51より出力される出力信
号は例えば“L”レベルとなる。受光素子51より得ら
れる出力信号は,センサ検出信号として制御部55に送
信されるようになっている。
At the tips of the sensor arms 37a and 37b,
A light emitting element (for example, a light emitting diode such as an LED or a laser diode) 50 and a light receiving element (for example, a phototransistor or a photodiode) 51 so as to face each other.
Is attached. Light emitting element 50 and light receiving element 51
Operates by a light emitting / light receiving element drive circuit (not shown). When there is no object between the light emitting element 50 and the light receiving element 51, the light LA emitted from the light emitting element 50 enters the light receiving element 51, and the light receiving element 51 outputs an output signal of, for example, “H” level. However, when an object is present between the light emitting element 50 and the light receiving element 51, the light emitted from the light emitting element 50 is blocked by the object and therefore does not enter the light receiving element 51 and is output from the light receiving element 51. The output signal that becomes "L" level, for example. The output signal obtained from the light receiving element 51 is transmitted to the controller 55 as a sensor detection signal.

【0026】センサアーム37a,37bは,前述した
図示しないサーボ機構の回転駆動によりZ方向に昇降可
能な基台30に設けられているので,Z方向に移動可能
となっている。さらに,センサアーム37a,37b
は,図示しない駆動機構により,取出収納アーム35と
は独立に,基台30に対して前後方向(図1のX軸方
向)に移動可能に構成されている。両センサアーム37
a,37bの間隔は,図8に示すように両アームがキャ
リアCの両側壁の内側に入ることができ,かつウェハW
の一部が両アームの間に水平に入ることができる大きさ
に選ばれている。従って,センサアーム37a,37b
は,キャリアC内に収容された各ウェハW1〜W25の
実厚みRB1〜RB25及び実ピッチRP2〜RP25
の情報を検出することができるようになっている。
Since the sensor arms 37a and 37b are provided on the base 30 which can be moved up and down in the Z direction by the rotational driving of the servo mechanism (not shown), they can move in the Z direction. Further, the sensor arms 37a, 37b
Is configured to be movable in the front-rear direction (X-axis direction in FIG. 1) with respect to the base 30 by a drive mechanism (not shown) independently of the extraction and storage arm 35. Both sensor arms 37
The distance between a and 37b is such that both arms can enter inside both side walls of the carrier C as shown in FIG.
A part of is selected to be able to enter horizontally between both arms. Therefore, the sensor arms 37a, 37b
Are the actual thicknesses RB1 to RB25 and the actual pitches RP2 to RP25 of the wafers W1 to W25 housed in the carrier C.
Information can be detected.

【0027】サーボ機構は,例えばロータリーエンコー
ダより発信されるパルス信号に基づいて回転動作するサ
ーボモータを有し,ロッド32及びウェハ搬送装置25
はサーボモータの所定角の回転量に応じた所定の移動量
にてZ方向に昇降する。即ち,パルス信号は1パルスが
サーボモータの所定角の回転量に対応し,ひいてはロッ
ド32の所定の移動量に対応している。制御部55は,
このパルス信号のパルス数を計測することにより,ウェ
ハ搬送装置25の移動位置を検出することができる。ま
た,ロータリーエンコーダより発信されたパルス信号は
サーボ機構のフィードバック信号としても用いられる。
The servo mechanism has a servo motor that rotates based on a pulse signal transmitted from, for example, a rotary encoder, and includes a rod 32 and a wafer transfer device 25.
Moves up and down in the Z direction with a predetermined movement amount according to the rotation amount of the servo motor at a predetermined angle. That is, one pulse of the pulse signal corresponds to the rotation amount of the servo motor at a predetermined angle, and thus corresponds to the predetermined movement amount of the rod 32. The control unit 55
By measuring the number of pulses of this pulse signal, the moving position of the wafer transfer device 25 can be detected. The pulse signal transmitted from the rotary encoder is also used as a feedback signal for the servo mechanism.

【0028】かかるウェハ搬送装置25において,本実
施の形態による基板検出手段は,基台30,ロッド3
2,センサアーム37a,37b,センサアーム37
a,37bの図示しない駆動機構,発光素子50,受光
素子51,及び図示しない発光・受光素子駆動回路から
なる。
In the wafer transfer device 25, the substrate detecting means according to the present embodiment includes a base 30 and a rod 3.
2, sensor arms 37a and 37b, sensor arm 37
a and 37b, a driving mechanism (not shown), a light emitting element 50, a light receiving element 51, and a light emitting / light receiving element driving circuit (not shown).

【0029】キャリアC内に収容されたウェハW1〜W
25の厚み,ピッチ及び中心位置の情報を含む処理ウェ
ハマッピングデータDを検出するマッピングにおいて
は,センサアーム37a,37bを下から上に向かって
移動させる。両センサアーム37a,37bの上昇中,
発光素子50と受光素子51との間を各ウェハW1〜W
25が通過するたびに,発光素子50からの光LAが遮
断される。すると受光素子51より“L”レベルの「ウ
ェハ有り信号」が出され,この信号が制御部55に入力
される。また,両センサアーム37a,37bの上昇
中,図示しないロータリエンコーダによりパルス信号が
発信され,Z方向駆動装置であるサーボ機構のフィード
バック信号として用いられるとともに,両センサアーム
37a,37bの移動量及び現在位置を表す位置信号と
して,制御部55に送信されるようになっている。制御
部55は,Lレベルの信号を受信したときの両センサア
ーム37a,37bの移動位置を,初期位置からのパル
ス信号の数によって検知することができる。
Wafers W1 to W housed in the carrier C
In the mapping for detecting the processed wafer mapping data D including the information on the thickness, pitch, and center position of 25, the sensor arms 37a and 37b are moved from the bottom to the top. While raising both sensor arms 37a and 37b,
The wafers W1 to W are provided between the light emitting element 50 and the light receiving element 51.
Whenever 25 passes, the light LA from the light emitting element 50 is blocked. Then, the “L” level “wafer presence signal” is output from the light receiving element 51, and this signal is input to the control unit 55. A pulse signal is transmitted by a rotary encoder (not shown) while the two sensor arms 37a and 37b are being raised, and is used as a feedback signal for a servo mechanism that is a Z-direction drive device. The position signal indicating the position is transmitted to the control unit 55. The control unit 55 can detect the moving position of both sensor arms 37a and 37b when receiving the L level signal by the number of pulse signals from the initial position.

【0030】図14(a),(b),(c)及び図15
(a),(b)は,センサアーム37a,37bを下か
ら上に向かって移動させたときに受光素子51より得ら
れる出力信号(処理ウェハマッピングデータD)を表し
ている。これらの図においては,受光素子51より得ら
れた信号のレベルを縦軸とし,初期位置からのロータリ
エンコーダによるパルス信号の数によって検知した両セ
ンサアーム37a,37bの移動位置を横軸としてい
る。
14 (a), (b), (c) and FIG.
(A) and (b) represent output signals (processed wafer mapping data D) obtained from the light receiving element 51 when the sensor arms 37a and 37b are moved from bottom to top. In these figures, the vertical axis represents the level of the signal obtained from the light receiving element 51, and the horizontal axis represents the moving position of both sensor arms 37a and 37b detected from the initial position by the number of pulse signals by the rotary encoder.

【0031】図9に示すように,キャリアC内にウェハ
W1〜W25が正常に収容されている状態,即ち各ウェ
ハW1〜W25が実厚み(実際の厚み)RBを有し,各
ウェハW1〜W25間の隙間が実ピッチ(実際のピッ
チ)RPを有する状態で,センサアーム37a,37b
を下から上に向かって移動させたときに受光素子51よ
り得られる出力信号(処理ウェハマッピングデータD)
は,図14(a)に示すように,LレベルとHレベルが
交互に規則的に出力されるものとなる。即ち,Hレベル
が連続して出力される長さが基準ピッチMP0として検
出され,Lレベルが連続して出力される長さが基準厚み
MB0として検出される。さらに,Lレベルが連続して
出力される長さの中心位置から,ウェハWの高さ方向
(Z方向)における基準測定中心位置MT0が検出され
る。また,出力信号の基準となる出力信号(基準マッピ
ングデータD0)は,基準厚みMB0,基準ピッチMP
0,基準測定中心位置MT0が検出されるものとなる。
As shown in FIG. 9, the wafers W1 to W25 are normally accommodated in the carrier C, that is, each of the wafers W1 to W25 has an actual thickness (actual thickness) RB, and each of the wafers W1 to W25. With the gap between W25 having the actual pitch (actual pitch) RP, the sensor arms 37a, 37b
Output signal (processed wafer mapping data D) obtained from the light receiving element 51 when moving from the bottom to the top
The L level and the H level are alternately and regularly output, as shown in FIG. That is, the length at which the H level is continuously output is detected as the reference pitch MP0, and the length at which the L level is continuously output is detected as the reference thickness MB0. Further, the reference measurement center position MT0 in the height direction (Z direction) of the wafer W is detected from the center position of the length at which the L level is continuously output. Further, the output signal (reference mapping data D0) which is the reference of the output signal has the reference thickness MB0 and the reference pitch MP.
0, the reference measurement center position MT0 is detected.

【0032】図10に示すように,キャリアC内のウェ
ハW1〜W25の中に,2つのスロット間をまたがって
斜めに保持されているクロススロットウェハWXが生じ
ている状態で,センサアーム37a,37bを下から上
に向かって移動させたときに受光素子51より得られる
出力信号(処理ウェハマッピングデータD)は,図14
(b)に示すように,クロススロットウェハWXが生じ
ている場所において,連続して出力されるLレベルが正
常状態より長くなり,基準厚みMB0より長い測定厚み
MBXとして検出される。
As shown in FIG. 10, in the wafers W1 to W25 in the carrier C, the sensor arm 37a, while the cross slot wafer WX obliquely held across the two slots is generated. The output signal (processed wafer mapping data D) obtained from the light receiving element 51 when 37b is moved from the bottom to the top is shown in FIG.
As shown in (b), at the place where the cross slot wafer WX is generated, the continuously output L level becomes longer than the normal state and is detected as the measured thickness MBX longer than the reference thickness MB0.

【0033】図11に示すように,キャリアCのスロッ
トS1〜S25の中に,ウェハWを保持していないスロ
ットSNが存在している状態で,センサアーム37a,
37bを下から上に向かって移動させたときに受光素子
51より得られる出力信号(処理ウェハマッピングデー
タD)は,図14(c)に示すように,スロットSNが
存在している場所において,連続して出力されるHレベ
ルが正常状態より長くなり,基準ピッチMP0より長い
測定ピッチMPNとして検出される。
As shown in FIG. 11, the sensor arm 37a, with the slot SN not holding the wafer W existing in the slots S1 to S25 of the carrier C,
The output signal (processed wafer mapping data D) obtained from the light receiving element 51 when 37b is moved from the bottom to the top is as shown in FIG. The H level continuously output becomes longer than the normal state and is detected as the measurement pitch MPN longer than the reference pitch MP0.

【0034】図12に示すように,例えば載置台10の
上面11に微粒子状等の異物Mがあり,異物Mの上にキ
ャリアCが傾いて載置されているため,ウェハW1〜W
25が水平から傾いて保持された場合では,センサアー
ム37a,37bを下から上に向かって移動させたとき
に受光素子51より得られる出力信号(処理ウェハマッ
ピングデータD)は,図15(a)に示すように,Lレ
ベルとHレベルが交互に規則的に出力されるものとな
る。しかしながら,基準マッピングデータD0における
連続して出力されるLレベルから検出される基準測定中
心位置MT0より,測定中心位置MTMが高位置にずれ
た状態として検出される。この基準測定中心位置MT0
と測定中心位置MTMとのずれは,測定中心位置MTが
高位置になるほど大きくなる。また,連続して出力され
るLレベル及びHレベルは正常状態より僅かに長くな
り,それぞれ基準厚みMB0より長い測定厚みMBM,
基準ピッチMP0より僅かに長い測定ピッチMPMとし
て検出される。制御部55は,予め基準となる出力信号
(基準マッピングデータD0)を記憶しており,基準と
なる出力信号と送信された出力信号(処理ウェハマッピ
ングデータD)を比較することにより,キャリアCが傾
いて載置されている状態を検知できる。
As shown in FIG. 12, foreign matter M such as fine particles is present on the upper surface 11 of the mounting table 10, and the carrier C is tilted and placed on the foreign matter M.
When 25 is held tilted from the horizontal, the output signal (processed wafer mapping data D) obtained from the light receiving element 51 when the sensor arms 37a and 37b are moved from bottom to top is as shown in FIG. ), The L level and the H level are alternately and regularly output. However, the measurement center position MTM is detected as a state shifted to a higher position than the reference measurement center position MT0 detected from the L level continuously output in the reference mapping data D0. This reference measurement center position MT0
The difference between the measurement center position MTM and the measurement center position MTM becomes larger as the measurement center position MT becomes higher. Further, the L and H levels that are continuously output are slightly longer than in the normal state, and the measured thicknesses MBM, which are longer than the reference thickness MB0, respectively.
It is detected as a measurement pitch MPM slightly longer than the reference pitch MP0. The control unit 55 stores a reference output signal (reference mapping data D0) in advance, and compares the reference output signal with the transmitted output signal (processed wafer mapping data D) to determine that the carrier C is It is possible to detect the state in which the device is tilted.

【0035】図13に示すように,例えばキャリアCが
長期間使用されたことにより変形し,キャリアCに歪み
が生じているため,ウェハWFが水平から傾いて前垂れ
状態となり,さらにウェハWF〜W25も水平から傾い
て前垂れ状態となって保持された場合では,センサアー
ム37a,37bを下から上に向かって移動させたとき
に受光素子51より得られる出力信号(処理ウェハマッ
ピングデータD)は,ウェハW1からウェハWFの直下
のウェハWF’及びウェハWFからウェハW25に沿っ
て移動する場所では,図15(b)に示すように,Lレ
ベルとHレベルが交互に規則的に出力される。しかしな
がら,基準マッピングデータD0における連続して出力
されるLレベルの基準測定中心位置MT0より,ウェハ
WFの測定中心位置MTFが低位置にずれた状態として
検出される。また,連続して出力されるLレベル及びH
レベルは正常状態よりばらつきが多くなり,歪みのある
部分は,基準ピッチMP0より短い測定ピッチMPFと
して検出される。なお,キャリアCの全体に歪みが生
じ,各ウェハW1〜W25が水平から傾いて前垂れ状態
となって保持されることもある。この場合は,基準測定
中心位置MT0と測定中心位置MTMとのずれは,測定
中心位置MTが高位置になるほど大きくなるように検出
される。制御部55は,予め基準となる出力信号(基準
マッピングデータD0)を記憶しており,基準となる出
力信号と送信された出力信号(処理ウェハマッピングデ
ータD)を比較することにより,キャリアCが変形して
いる状態を検知できる。即ち,ウェハWF〜W25の測
定中心位置MTF〜MT25が,基準測定中心位置MT
0に対して低位置にずれていることが検出されると,キ
ャリアCが変形している状態と認識される。また,ウェ
ハWF〜W25の測定中心位置MTF〜MT25が,基
準測定中心位置MT0に対して低位置にずれていること
と,基準ピッチMP0より短い測定ピッチMPFが存在
することを検出して,キャリアCが変形している状態と
認識することもできる。
As shown in FIG. 13, for example, since the carrier C is deformed due to long-term use and the carrier C is distorted, the wafer WF is tilted from the horizontal and is in a front-driving state, and further, the wafers WF to W25. In the case where the sensor arms 37a and 37b are tilted from the horizontal and held in the front hanging state, the output signal (processed wafer mapping data D) obtained from the light receiving element 51 when the sensor arms 37a and 37b are moved from the bottom to the top is: As shown in FIG. 15B, the L level and the H level are alternately and regularly output at a position where the wafer WF ′ directly below the wafer W1 and the wafer WF move from the wafer WF to the wafer W25. However, it is detected that the measurement center position MTF of the wafer WF is shifted to a low position from the continuously output L-level reference measurement center position MT0 in the reference mapping data D0. In addition, L level and H output continuously
The level has more variation than in the normal state, and the distorted portion is detected as the measurement pitch MPF shorter than the reference pitch MP0. The carrier C may be distorted as a whole, and each of the wafers W1 to W25 may be held in a state where the wafers W1 to W25 are inclined from the horizontal and drooped forward. In this case, the deviation between the reference measurement center position MT0 and the measurement center position MTM is detected so as to increase as the measurement center position MT becomes higher. The control unit 55 stores a reference output signal (reference mapping data D0) in advance, and compares the reference output signal with the transmitted output signal (processed wafer mapping data D) to determine that the carrier C is The deformed state can be detected. That is, the measurement center positions MTF to MT25 of the wafers WF to W25 are equal to the reference measurement center position MT.
When it is detected that the carrier C is displaced to a position lower than 0, it is recognized that the carrier C is deformed. Further, it is detected that the measurement center positions MTF to MT25 of the wafers WF to W25 deviate from the reference measurement center position MT0 to a low position and that a measurement pitch MPF shorter than the reference pitch MP0 exists, and the carrier is detected. It can be recognized that C is deformed.

【0036】センサアーム37a,37bは,前述のよ
うに図示しないサーボ機構のサーボモータの回転駆動に
よりZ方向に昇降可能となっているが,このZ方向駆動
機構に不良がある場合は,出力信号(処理ウェハマッピ
ングデータD)はLレベルとHレベルが交互に規則的に
出力されず,不規則となることがある。例えば,サーボ
機構においてパルス信号を発信する素子が不良品である
場合は,処理ウェハマッピングデータD中のLレベルが
正常状態より多く検出されることがある。このように測
定厚みMBが正常状態より多く検出されると,ウェハが
多く収容されているかのように見受けられることにな
る。また,例えばZ方向の移動時に振動が発生する場
合,ウェハWの位置が誤って認識されることがある。し
かし,このような場合であっても基準マッピングデータ
D0と比較することにより,センサアーム37a,37
bのZ方向駆動機構に不良があることを検知できる。
As described above, the sensor arms 37a and 37b can be moved up and down in the Z direction by rotationally driving the servo motor of the servo mechanism (not shown). If the Z direction drive mechanism is defective, an output signal is output. The (processed wafer mapping data D) may be irregular because the L level and the H level are not alternately and regularly output. For example, when the element that transmits the pulse signal in the servo mechanism is a defective product, the L level in the processed wafer mapping data D may be detected more than in the normal state. Thus, when the measured thickness MB is detected more than in the normal state, it appears as if a large number of wafers are stored. In addition, for example, when vibration occurs during movement in the Z direction, the position of the wafer W may be erroneously recognized. However, even in such a case, by comparing with the reference mapping data D0, the sensor arms 37a, 37
It can be detected that the Z-direction drive mechanism of b is defective.

【0037】洗浄処理部2は,図1及び図2に示すよう
に,主ウェハ搬送装置65と,2台のウェハ受け渡しユ
ニット67,68と,4台の基板洗浄ユニット70,7
1,72,73と,ウェハWを加熱して乾燥させる3台
の加熱ユニットと加熱されたウェハWを冷却する冷却ユ
ニットからなる加熱・冷却部75とを備えている。主ウ
ェハ搬送装置65は,ウェハ受け渡しユニット67,6
8,基板洗浄ユニット70,71,72,73,加熱・
冷却部75の加熱ユニット,冷却ユニットの全てのユニ
ットにアクセス可能に配設されている。ウェハ受け渡し
ユニット67,68は,ウェハ搬送部5との間でウェハ
Wの受け渡しを行うためにウェハWを一時的に載置す
る。
As shown in FIGS. 1 and 2, the cleaning processing section 2 includes a main wafer transfer device 65, two wafer transfer units 67 and 68, and four substrate cleaning units 70 and 7.
1, 72, 73, and three heating units for heating and drying the wafer W and a heating / cooling unit 75 including a cooling unit for cooling the heated wafer W. The main wafer transfer device 65 includes wafer transfer units 67, 6
8, substrate cleaning units 70, 71, 72, 73, heating
All of the heating unit and cooling unit of the cooling unit 75 are arranged so as to be accessible. The wafer transfer units 67 and 68 temporarily mount the wafer W in order to transfer the wafer W to and from the wafer transfer section 5.

【0038】主ウェハ搬送装置65は,図示しないモー
タの回転駆動力によって回転可能な筒状支持体76と,
筒状支持体30の内側に沿ってZ方向に昇降自在に設け
られたウェハ搬送体77とを有している。ウェハ搬送体
77は,筒状支持体76の回転に伴って一体的に回転さ
れるようになっており,それぞれ独立して進退移動する
ことが可能な多段に配置された3本の搬送アーム78
a,78b,78cを備えている。
The main wafer transfer device 65 includes a cylindrical support 76 rotatable by a rotational driving force of a motor (not shown),
The wafer carrier 77 is provided so as to be vertically movable in the Z direction along the inside of the cylindrical support 30. The wafer transfer body 77 is integrally rotated with the rotation of the cylindrical support body 76, and three transfer arms 78 arranged in multiple stages capable of moving back and forth independently of each other.
a, 78b, 78c.

【0039】ウェハ受け渡しユニット67,68は上下
2段に積み重ねられて配置されており,例えば,下段の
ウェハ受け渡しユニット67は,イン・アウトポート4
側から洗浄処理部3側へ搬送するウェハWを載置するた
めに用い,上段のウェハ受け渡しユニット68は,洗浄
処理部3側からイン・アウトポート4側へ搬送するウェ
ハWを載置するために用いることができる。
The wafer transfer units 67 and 68 are arranged in a stacked manner in two stages, for example, the lower wafer transfer unit 67 has the in-out port 4
Used to place the wafer W to be transferred from the cleaning processing unit 3 side to the cleaning processing unit 3 side, and the upper wafer transfer unit 68 is used to mount the wafer W to be transferred from the cleaning processing unit 3 side to the in / out port 4 side. Can be used for.

【0040】また,洗浄処理部2は,洗浄処理システム
1全体を稼働させるための電源である電装ユニット80
と,洗浄処理システム1内に配設された各種装置及び洗
浄処理システム1全体の動作制御を行う機械制御ユニッ
ト81と,基板洗浄ユニット70,71,72,73に
送液する所定の洗浄液を貯蔵する薬液貯蔵ユニット82
とが配設されている。電装ユニット80は図示しない主
電源と接続される。洗浄処理部2の天井部には,各ユニ
ット及び主ウェハ搬送装置65に,清浄な空気をダウン
フローするためのファンフィルターユニット(FFU)
83が配設されている。
The cleaning processing unit 2 is an electric equipment unit 80 which is a power source for operating the entire cleaning processing system 1.
And a machine control unit 81 for controlling the operation of various devices arranged in the cleaning processing system 1 and the cleaning processing system 1 and a predetermined cleaning liquid to be sent to the substrate cleaning units 70, 71, 72, 73. Chemical liquid storage unit 82
And are provided. The electrical unit 80 is connected to a main power source (not shown). A fan filter unit (FFU) for downflowing clean air to each unit and the main wafer transfer device 65 is provided on the ceiling of the cleaning processing unit 2.
83 is provided.

【0041】電装ユニット80と機械制御ユニット81
と薬液貯蔵ユニット82を洗浄処理部2の外側に設置す
ることによって,又は外部に引き出すことによって,こ
の面(Y方向)からウェハ受け渡しユニット67,6
8,主ウェハ搬送装置65,加熱・冷却部75のメンテ
ナンスを容易に行うことが可能である。
Electrical equipment unit 80 and machine control unit 81
The wafer transfer units 67, 6 are installed from this surface (Y direction) by installing the chemical solution storage unit 82 and the chemical solution storage unit 82 outside the cleaning processing unit 2 or by pulling them out.
8. The main wafer transfer device 65 and the heating / cooling unit 75 can be easily maintained.

【0042】基板洗浄ユニット70,71,72,73
は,図2に示すように,上下2段で各段に2台ずつ配設
されている。図1に示すように,基板洗浄ユニット7
0,71と基板洗浄ユニット72,73とは,その境界
をなしている壁面85に対して対称な構造を有している
が,対称であることを除けば,基板洗浄ユニット70,
71,72,73は概ね同様の構成を備えている。
Substrate cleaning units 70, 71, 72, 73
As shown in FIG. 2, two units are arranged in each of the upper and lower stages. As shown in FIG. 1, the substrate cleaning unit 7
0, 71 and the substrate cleaning units 72, 73 have a symmetrical structure with respect to the wall surface 85 forming the boundary thereof, except that the substrate cleaning units 70,
71, 72, 73 have substantially the same configuration.

【0043】次に,この洗浄処理システム1における搬
入出部3のセッティング工程について説明する。このセ
ッティング工程は,搬入出部3に備えられた各種部材の
調整工程と,ウェハ搬送装置25のキャリブレーション
工程から構成される。
Next, the setting process of the loading / unloading section 3 in the cleaning processing system 1 will be described. The setting process includes an adjusting process of various members provided in the loading / unloading unit 3 and a calibration process of the wafer transfer device 25.

【0044】各種部材の調整工程においては,例えば,
取出収納アーム35の平行度を所定の状態に調整する取
出収納アーム平行度調整工程,載置台10の上面11が
水平面となるように調整する載置台調整工程,基準キャ
リアC0を定盤上に載置して各部の寸法を測定し,基準
キャリアとしての信頼性を確認する基準キャリア信頼性
確認工程などが行われる。ここで,基準キャリアC0と
は,洗浄処理システム1において使用するキャリアCの
標準となる形状を有するキャリアであり,図3に示すキ
ャリアCと同様の形状を有する。また,基準キャリアC
0内部に基準ウェハとしての信頼性を確認した基準ウェ
ハWを収容して,ウェハ搬送装置25の動作を調整する
基準とすることができる。洗浄処理システム1において
使用するキャリアの仕様が変更される場合,例えば図3
に示すキャリアCと異なる形状のキャリアを使用するこ
とにより基準ウェハWのピッチが変更される場合,ま
た,基準ウェハWの厚みが変更される場合などは,その
都度,基準キャリア信頼性確認工程及びウェハ搬送装置
25のキャリブレーション工程を行うようにする。
In the adjustment process of various members, for example,
Extraction and storage arm parallelism adjusting step for adjusting the parallelism of the extraction and storage arm 35 to a predetermined state, mounting table adjustment step for adjusting the upper surface 11 of the mounting table 10 to be a horizontal plane, and mounting the reference carrier C0 on the surface plate. Then, the reference carrier reliability confirmation process for confirming the reliability of the reference carrier is performed by placing the device on the substrate and measuring the dimensions of each part. Here, the reference carrier C0 is a carrier having a standard shape of the carrier C used in the cleaning processing system 1, and has the same shape as the carrier C shown in FIG. Also, the reference carrier C
A reference wafer W whose reliability as a reference wafer has been confirmed can be housed inside 0 to serve as a reference for adjusting the operation of the wafer transfer device 25. When the specifications of the carrier used in the cleaning processing system 1 are changed, for example, as shown in FIG.
When the pitch of the reference wafer W is changed or the thickness of the reference wafer W is changed by using a carrier having a shape different from that of the carrier C shown in FIG. The calibration process of the wafer transfer device 25 is performed.

【0045】各種部材の調整工程の後,ウェハ搬送装置
25のキャリブレーション工程においては,マッピング
の開始位置の設定工程と,基準キャリアC0に収納され
た基準ウェハW01〜W025についてマッピングのデ
ータを検出する基準マッピング工程が行われる。
After the adjustment process of the various members, in the calibration process of the wafer transfer device 25, the mapping start position setting process and the mapping data for the reference wafers W01 to W025 accommodated in the reference carrier C0 are detected. A reference mapping step is performed.

【0046】キャリブレーション工程においては,先
ず,センサアーム37a,37bによるマッピングの開
始位置を設定し,ウェハ搬送装置25を制御する図示し
ない制御器に記憶させる。マッピングの開始位置は最下
段のスロットS1よりも所定距離だけ低い所定の位置に
設定する。そして,マッピングの際に,センサアーム3
7a,37bをマッピング開始位置から上に向かって移
動させるようにする。
In the calibration process, first, the starting position of mapping by the sensor arms 37a and 37b is set and stored in a controller (not shown) that controls the wafer transfer device 25. The mapping start position is set to a predetermined position lower by a predetermined distance than the lowest slot S1. When mapping, the sensor arm 3
7a and 37b are moved upward from the mapping start position.

【0047】次に,基準マッピング工程が行われる。こ
の基準マッピング工程においては,基準マッピングデー
タD0を検出する基準マッピングデータ検出工程と,基
準マッピングデータD0から基準厚みMB0,基準ピッ
チMP0及び基準測定中心位置MT0等の基準データを
算出する基準データ算出工程と,基準データを制御部5
5に記憶させる記憶工程が行われる。なお,制御部55
には,予め設定された測定厚みMB,測定ピッチMP及
び測定中心位置MTの許容誤差が記憶されている。測定
中心位置MTの許容誤差は,各基準測定中心位置MT0
1〜MT025と各測定中心位置MT1〜MT25との
差について設定されている。
Next, the reference mapping process is performed. In this reference mapping step, a reference mapping data detection step of detecting the reference mapping data D0 and a reference data calculation step of calculating reference data such as the reference thickness MB0, the reference pitch MP0, and the reference measurement center position MT0 from the reference mapping data D0. And the reference data to the control unit 5
A storage step of storing the data in step 5 is performed. The control unit 55
In the table, preset tolerances of the measurement thickness MB, the measurement pitch MP, and the measurement center position MT are stored. The tolerance of the measurement center position MT is the reference measurement center position MT0.
The difference between 1 to MT025 and each measurement center position MT1 to MT25 is set.

【0048】最初に,信頼性を確認した基準キャリアC
0の各基準スロットS01〜S025内に,それぞれ基
準ウェハW01〜W025を収納する。そして,この基
準キャリアC0を載置台10の上面11における所定位
置に載置する。
First, the reference carrier C whose reliability is confirmed
The reference wafers W01 to W025 are housed in the reference slots S01 to S025 of 0, respectively. Then, the reference carrier C0 is mounted at a predetermined position on the upper surface 11 of the mounting table 10.

【0049】基準マッピングデータ検出工程において
は,ウェハ搬送装置25の両センサアーム37a,37
bによって,基準キャリアC0の各基準スロットS01
〜S025内に収納された基準ウェハW01〜W025
の基準マッピングデータD0を検出する。先ず,ウェハ
搬送装置25が基準キャリアC0の正面まで移動してき
て,両センサアーム37a,37bをマッピング開始位
置に位置調整したのち,図8に示すように,両センサア
ーム37a,37bの間を相対的に各ウェハW01〜W
025の一部が通れる程度まで両センサアーム37a,
37bをキャリアCの中へ前進させる。次に,発光素子
50を発光させながら,図示しないサーボ機構を作動さ
せて,両センサアーム37a,37bを最上段のスロッ
トS025よりも上の所定の高さ位置まで上昇移動させ
る。このようにして,キャリアC0内に収容されている
基準ウェハW01〜W025についてマッピングし,厚
みとピッチの情報を有する基準マッピングデータD0を
検出する。基準マッピングデータD0は制御部55によ
って記憶される。
In the reference mapping data detection step, both sensor arms 37a, 37 of the wafer transfer device 25 are used.
b, each reference slot S01 of the reference carrier C0
To reference wafers W01 to W025 stored in S025 to S025
The reference mapping data D0 of is detected. First, the wafer transfer device 25 moves to the front of the reference carrier C0 and adjusts the positions of both sensor arms 37a and 37b to the mapping start position. Then, as shown in FIG. 8, the two sensor arms 37a and 37b are moved relative to each other. Each wafer W01-W
Both sensor arms 37a, to the extent that a part of 025 can pass
37b is advanced into carrier C. Next, while the light emitting element 50 emits light, a servo mechanism (not shown) is operated to move both sensor arms 37a and 37b upward to a predetermined height position above the uppermost slot S025. In this way, the reference wafers W01 to W025 accommodated in the carrier C0 are mapped, and the reference mapping data D0 having the information on the thickness and the pitch is detected. The reference mapping data D0 is stored by the control unit 55.

【0050】その後,基準キャリアC0に収容された基
準ウェハW01〜W025の基準データ算出工程が行わ
れる。この工程においては基準マッピングデータD0に
基づき基準データを検出する。即ち,基準マッピングデ
ータD0中のLレベルが検出されたときの位置情報か
ら,各基準ウェハW01〜W025の各基準厚みMB0
1〜MB025及び高さ方向の各基準測定中心位置MT
01〜MT025を算出する。また,基準マッピングデ
ータD0中のHレベルが検出されたときの位置情報か
ら,各基準ウェハW01〜W025間の各基準ピッチM
P02〜MP025を算出する。ここで,基準厚みMB
01〜MB025とは,それぞれウェハW01〜W02
5の厚みを測定したものであり,基準ピッチMP02〜
MP025とは,各ウェハW02〜W025の下面とそ
れぞれの下方に保持されるウェハW01〜W024の上
面との間の間隔を測定したものである。なお,最下段に
保持されるウェハW01の下方にはウェハが存在しない
ので,基準ピッチMP01は存在しない。各基準測定中
心位置MT01〜MT025とは,それぞれウェハW0
1〜W025の高さ方向の中心位置を測定したものであ
る。さらに,算出した各基準ウェハW01〜W025の
各基準厚みMB01〜MB025,各基準ピッチMP0
2〜MP025及び各基準測定中心位置MT01〜MT
025から,取出収納アーム35に関する各種の位置が
各基準ウェハW01〜W025に対して算出される。即
ち,取出収納アーム35が基台30上にて待機する待機
位置,下方奥位置に対して水平に移動する下方入出位
置,キャリアC内の奥側においてウェハWの下面に対向
する下方奥位置,下方奥位置から上昇してウェハWを支
持する上方奥位置,上方奥位置に対して水平に移動する
上方入出位置が各基準ウェハW01〜W025について
算出される。さらに,各基準測定中心位置MT01〜M
T025と,予め設定される測定中心位置MTの許容誤
差から,マッピング開始位置を基準とした測定中心位置
MTの許容誤差が算出される。なお,基準データ算出工
程における算出値は全てマッピング開始位置を基準とし
て算出される。
After that, the reference data calculation step of the reference wafers W01 to W025 accommodated in the reference carrier C0 is performed. In this step, the reference data is detected based on the reference mapping data D0. That is, from the position information when the L level in the reference mapping data D0 is detected, each reference thickness MB0 of each reference wafer W01 to W025 is obtained.
1 to MB025 and each reference measurement center position MT in the height direction
01 to MT025 are calculated. Further, based on the position information when the H level in the reference mapping data D0 is detected, each reference pitch M between the reference wafers W01 to W025 is obtained.
Calculate P02 to MP025. Where the reference thickness MB
01 to MB025 are wafers W01 to W02, respectively.
5 is measured, and the reference pitch MP02-
MP025 is a measurement of the distance between the lower surfaces of the wafers W02 to W025 and the upper surfaces of the wafers W01 to W024 held below. Since there is no wafer below the wafer W01 held at the bottom, the reference pitch MP01 does not exist. The reference measurement center positions MT01 to MT025 are the wafer W0.
The center positions of 1 to W025 in the height direction are measured. Further, the calculated reference thicknesses MB01 to MB025 of the reference wafers W01 to W025 and the reference pitch MP0.
2 to MP025 and respective reference measurement center positions MT01 to MT
From 025, various positions regarding the take-out storage arm 35 are calculated for each of the reference wafers W01 to W025. That is, a standby position where the unloading / accommodating arm 35 stands by on the base 30, a lower loading / unloading position that moves horizontally with respect to the lower back position, a lower back position that faces the lower surface of the wafer W on the back side inside the carrier C, The upper back position that rises from the lower back position and supports the wafer W, and the upper entry position that moves horizontally with respect to the upper back position are calculated for each of the reference wafers W01 to W025. Furthermore, each reference measurement center position MT01 to M
From T025 and the preset tolerance of the measurement center position MT, the tolerance of the measurement center position MT with respect to the mapping start position is calculated. All the calculated values in the reference data calculation step are calculated with the mapping start position as a reference.

【0051】次に,基準データ算出工程において基準マ
ッピングデータD0から算出することにより検出された
基準データを制御部55に記憶する記憶工程が行われ
る。即ち,基準データである基準厚みMB01〜MB0
25,基準ピッチMP02〜MP025,基準測定中心
位置MT01〜MT025,各基準ウェハW01〜W0
25に対して算出される待機位置,下方入出位置,下方
奥位置,上方奥位置,上方入出位置が制御部55に記憶
される。
Next, a storage step of storing the reference data detected by calculating from the reference mapping data D0 in the reference data calculation step in the control unit 55 is performed. That is, reference thicknesses MB01 to MB0 that are reference data
25, reference pitches MP02 to MP025, reference measurement center positions MT01 to MT025, reference wafers W01 to W0
The standby position, the lower entry / exit position, the lower back position, the upper back position, and the upper entry / exit position calculated for 25 are stored in the control unit 55.

【0052】なお,基準厚みMB01〜MB025と基
準ピッチMP02〜MP025は,基準マッピングデー
タD0から算出せず,処理システム1において使用する
キャリアCの形状により定められている厚みとピッチか
ら,各基準厚みMB01〜MB025,各基準ピッチM
P02〜MP025を決定することにより検出しても良
い。この場合,基準データ算出工程において基準マッピ
ングデータD0から算出する基準データは基準測定中心
位置MT01〜MT025,各基準ウェハW01〜W0
25に対して算出される待機位置,下方入出位置,下方
奥位置,上方奥位置,上方入出位置である。そして,記
憶工程において記憶する基準データは,キャリアCの形
状により決定された基準データである基準厚みMB01
〜MB025,基準ピッチMP02〜MP025及び基
準マッピングデータD0から算出することにより検出さ
れた基準データである基準測定中心位置MT01〜MT
025,待機位置,下方入出位置,下方奥位置,上方奥
位置,上方入出位置である。
The reference thicknesses MB01 to MB025 and the reference pitches MP02 to MP025 are not calculated from the reference mapping data D0, but are calculated based on the thickness and pitch determined by the shape of the carrier C used in the processing system 1. MB01 to MB025, each reference pitch M
It may be detected by determining P02 to MP025. In this case, the reference data calculated from the reference mapping data D0 in the reference data calculation step is the reference measurement center positions MT01 to MT025, and the reference wafers W01 to W0.
25 are the standby position, the lower entrance / exit position, the lower back position, the upper back position, and the upper entrance / exit position calculated for 25. The reference data stored in the storage step is the reference thickness MB01 which is the reference data determined by the shape of the carrier C.
To MB025, reference pitches MP02 to MP025, and reference measurement center positions MT01 to MT which are reference data detected by calculating from reference mapping data D0.
025, a standby position, a lower entrance / exit position, a lower back position, an upper back position, and an upper entrance / exit position.

【0053】基準マッピング工程において決定又は検出
された基準厚みMB01〜MB025,基準ピッチMP
02〜MP025は,後述する処理ウェハマッピング工
程において算出される測定厚みMB1〜MB25,測定
ピッチMP2〜MP25と比較される。キャリアC内の
各ウェハW1〜W25に関する処理ウェハマッピングデ
ータDからの算出データである測定厚みMB及び測定ピ
ッチMPの許容誤差は,例えば,測定厚みMBは1mm
以下とし,測定ピッチMPは5mm以上を許容値として
予め設定され,制御部55に記憶されている。
Reference thicknesses MB01 to MB025, reference pitch MP determined or detected in the reference mapping step
02 to MP025 are compared with measured thicknesses MB1 to MB25 and measured pitches MP2 to MP25 calculated in the process wafer mapping step described later. The tolerance of the measured thickness MB and the measured pitch MP, which is the calculated data from the processed wafer mapping data D for each wafer W1 to W25 in the carrier C, is, for example, 1 mm for the measured thickness MB.
Below, the measurement pitch MP is preset with an allowable value of 5 mm or more and stored in the control unit 55.

【0054】一方,基準マッピング工程において検出さ
れた基準測定中心位置MT01〜MT025は,処理ウ
ェハマッピング工程において算出される測定中心位置M
T1〜MT25と比較される。キャリアC内の各ウェハ
W1〜W25に関する処理ウェハマッピングデータDか
らの算出データである測定中心位置MTの許容誤差は,
測定中心位置MTと基準マッピングデータD0からの算
出データである基準測定中心位置MT0との差について
設定される。また,前述のように,基準測定中心位置M
T0と測定中心位置MTMとのずれは,測定中心位置M
Tが高位置になるほど大きくなるので,測定中心位置M
Tの許容誤差は,キャリアC内の最下段のスロットS1
により保持されるウェハW1の測定中心位置MT1につ
いて最も狭く設定し,スロットS2〜スロットS25に
より保持されるウェハW2〜W25については,ウェハ
W1について設定される測定中心位置MT1よりも広く
設定する。例えば,最下段ウェハW1の測定中心位置M
T1について,ウェハW1と基準ウェハW01との差は
±0.5mm以下とし,ウェハW2〜W25の測定中心
位置MT2〜MT25については,各ウェハW2〜W2
5と各基準ウェハW02〜W025との差は±1mm以
下とする。また,例えば最下段のスロットS1にウェハ
W1が保持されない場合は,スロットS2により保持さ
れるウェハW2から許容誤差を設定する。例えば,ウェ
ハW2の測定中心位置MT2について許容誤差を最も狭
く設定し,スロットS3〜スロットS25により保持さ
れるウェハW3〜W25については,測定中心位置MT
2よりも広く設定する。なお,最下段のウェハW1から
最上段のウェハW25に向かって順次許容誤差を広く設
定するようにしても良い。例えば,ウェハW1の測定中
心位置MT1と基準ウェハW01の基準測定中心位置M
T01との差は±0.5mm以下とし,ウェハW2〜W
24の各測定中心位置MT2〜MT24と基準ウェハW
02〜W024の各基準測定中心位置MT02〜MT0
24との許容誤差は,±0.5〜±0.94mmの間で
順次大きくなるように設定し,ウェハW25の測定中心
位置MT25と基準ウェハW025の基準測定中心位置
MT025との差は±0.95mm以下となるように設
定する。
On the other hand, the reference measurement center positions MT01 to MT025 detected in the reference mapping process are the measurement center positions M calculated in the processing wafer mapping process.
Compared with T1-MT25. The allowable error of the measurement center position MT, which is the calculated data from the processed wafer mapping data D for each of the wafers W1 to W25 in the carrier C, is
The difference is set between the measurement center position MT and the reference measurement center position MT0 which is calculated from the reference mapping data D0. Further, as described above, the reference measurement center position M
The difference between T0 and the measurement center position MTM is that the measurement center position M
The higher the T is, the larger it becomes.
The allowable error of T is the lowest slot S1 in the carrier C.
The measurement center position MT1 of the wafer W1 held by is set narrowest, and the wafers W2 to W25 held by the slots S2 to S25 are set wider than the measurement center position MT1 set for the wafer W1. For example, the measurement center position M of the lowermost wafer W1
For T1, the difference between the wafer W1 and the reference wafer W01 is ± 0.5 mm or less, and for the measurement center positions MT2 to MT25 of the wafers W2 to W25, the respective wafers W2 to W2.
5 and each of the reference wafers W02 to W025 have a difference of ± 1 mm or less. Further, for example, when the wafer W1 is not held in the lowest slot S1, the allowable error is set from the wafer W2 held by the slot S2. For example, the tolerance is set to be the narrowest for the measurement center position MT2 of the wafer W2, and the measurement center position MT is set for the wafers W3 to W25 held by the slots S3 to S25.
Set wider than 2. Note that the allowable error may be sequentially set wider from the lowermost wafer W1 to the uppermost wafer W25. For example, the measurement center position MT1 of the wafer W1 and the reference measurement center position M of the reference wafer W01
The difference from T01 is ± 0.5 mm or less, and wafers W2 to W
24 measurement center positions MT2 to MT24 and reference wafer W
02-W024 reference measurement center positions MT02-MT0
The tolerance with respect to No. 24 is set to increase sequentially within ± 0.5 to ± 0.94 mm, and the difference between the measurement center position MT25 of the wafer W25 and the reference measurement center position MT025 of the reference wafer W025 is ± 0. It is set so as to be 0.95 mm or less.

【0055】そして,基準マッピング工程において各基
準ウェハW01〜W025に対して検出された待機位
置,下方入出位置,下方奥位置,上方奥位置,上方入出
位置は,処理を終了したウェハWをキャリアCに収納す
る際に使用される。
Then, the standby position, the lower loading / unloading position, the lower back position, the upper back position, and the upper loading / unloading position detected for each of the reference wafers W01 to W025 in the reference mapping process indicate that the wafer W having been processed is treated by the carrier C. Used when storing in.

【0056】次に,洗浄処理システム1によってウェハ
Wを洗浄処理する工程を説明する。先ず,未だ処理され
ていないウェハWを例えば25枚ずつ収納したキャリア
Cが,図示しない搬送ロボットにより,セッティング工
程を終了した洗浄処理システム1に対して搬送され,イ
ン・アウトポート4に備えられた載置台10に載置され
る。
Next, a process of cleaning the wafer W by the cleaning system 1 will be described. First, a carrier C containing, for example, 25 wafers each of which has not been processed yet, is transferred by a transfer robot (not shown) to the cleaning processing system 1 that has completed the setting process, and is provided in the in / out port 4. It is mounted on the mounting table 10.

【0057】キャリアCが載置台10の所定位置に載置
された状態では,キャリアCのウェハ取出収納口15が
境界壁17に形成された窓部20に対向する。キャリア
C内のウェハW1〜W25は,各スロットS1〜スロッ
トS25により,図9に示すように,所定の実ピッチR
Pで略水平に保持されている。また,ウェハW1〜W2
5は,表面が上面となっている状態で保持されている。
When the carrier C is placed at a predetermined position on the mounting table 10, the wafer take-out / accommodating port 15 of the carrier C faces the window 20 formed in the boundary wall 17. As shown in FIG. 9, the wafers W1 to W25 in the carrier C have a predetermined actual pitch R due to the slots S1 to S25.
It is held substantially horizontally by P. Also, the wafers W1 to W2
No. 5 is held with the surface being the upper surface.

【0058】そして,窓部開閉機構21がキャリアCに
設けられた蓋体を開いて,キャリアCのウェハ取出収納
口15とウェハ搬送部5とを連通させる。先ず,キャリ
アC内のウェハW1〜W25についての処理ウェハマッ
ピングデータDを検出する処理ウェハマッピング工程が
行われる。処理ウェハマッピングデータDを検出する処
理ウェハマッピングデータ検出工程と,処理ウェハマッ
ピングデータDから測定厚みMB,測定ピッチMP及び
測定中心位置MT等のデータを算出する処理ウェハデー
タ算出工程が行われる。
Then, the window opening / closing mechanism 21 opens the lid provided on the carrier C to connect the wafer unloading / accommodating port 15 of the carrier C and the wafer transfer unit 5. First, a process wafer mapping step of detecting process wafer mapping data D for the wafers W1 to W25 in the carrier C is performed. A process wafer mapping data detecting step of detecting the process wafer mapping data D and a process wafer data calculating step of calculating data such as the measurement thickness MB, the measurement pitch MP, and the measurement center position MT from the process wafer mapping data D are performed.

【0059】処理ウェハマッピングデータ検出工程にお
いては,先ず,ウェハ搬送装置25がキャリアCの正面
まで移動してきて,両センサアーム37a,37bをマ
ッピング開始位置に位置調整したのち,図8に示すよう
に,両センサアーム37a,37bの間を相対的に各ウ
ェハW1〜W25の一部が通れる程度まで両センサアー
ム37a,37bをキャリアCの中へ前進させる。次
に,発光素子50を発光させながら,図示しないサーボ
機構を作動させて,両センサアーム37a,37bを最
上段のスロットS25よりも上の所定の高さ位置まで上
昇移動させる。このようにして,キャリアC内に収容さ
れたウェハW1〜W25についてマッピングし,厚みと
ピッチの情報を有する処理ウェハマッピングデータDを
検出する。処理ウェハマッピングデータDは制御部55
に送信される。
In the process wafer mapping data detecting step, first, the wafer transfer device 25 moves to the front of the carrier C, and the positions of both sensor arms 37a and 37b are adjusted to the mapping start position. Then, as shown in FIG. The sensor arms 37a and 37b are advanced into the carrier C until a part of the wafers W1 to W25 can relatively pass between the sensor arms 37a and 37b. Next, while the light emitting element 50 emits light, a servo mechanism (not shown) is operated to move both sensor arms 37a, 37b upward to a predetermined height position above the uppermost slot S25. In this way, the wafers W1 to W25 housed in the carrier C are mapped, and the processed wafer mapping data D having the information on the thickness and the pitch is detected. The processing wafer mapping data D is stored in the control unit 55.
Sent to.

【0060】次に,処理ウェハデータ算出工程が行われ
る。制御部55では,キャリアC内の各ウェハW1〜W
25に関する処理ウェハマッピングデータDから,各ウ
ェハW1〜W25の測定厚みMB1〜MB25,測定ピ
ッチMP2〜MP25及び高さ方向の測定中心位置MT
1〜MT25を算出する。ここで,測定厚みMB1〜M
B25とは,それぞれウェハW1〜W25の厚みを測定
したものであり,測定ピッチMP2〜MP25とは,各
ウェハW2〜W25の下面とそれぞれの下方に保持され
るウェハW1〜W24の上面との間の間隔を測定したも
のである。なお,最下段に保持されるウェハW1の下方
にはウェハが存在しないので,測定ピッチMP2は存在
しない。また,測定中心位置MT1〜MT25とは,各
ウェハW2〜W25の高さ方向の中心位置である。
Next, the process wafer data calculating step is performed. In the controller 55, the wafers W1 to W in the carrier C are
From the processed wafer mapping data D regarding No. 25, the measured thicknesses MB1 to MB25 of the wafers W1 to W25, the measurement pitches MP2 to MP25, and the measurement center position MT in the height direction.
1 to MT25 are calculated. Here, the measured thickness MB1 to M
B25 is the thickness of each of the wafers W1 to W25, and the measurement pitches MP2 to MP25 are between the lower surface of each wafer W2 to W25 and the upper surface of each wafer W1 to W24 held below. Is the measurement of the interval. Since there is no wafer below the wafer W1 held at the bottom, the measurement pitch MP2 does not exist. The measurement center positions MT1 to MT25 are the center positions of the wafers W2 to W25 in the height direction.

【0061】続いて,制御部55によってこの処理ウェ
ハマッピングの算出データとキャリブレーション工程に
おいて記憶した基準マッピングの算出データとを比較
し,その結果に応じて各ウェハW1〜W25を取り出す
判断を行う比較判断工程が行われる。先ず,処理ウェハ
マッピングの算出データと基準マッピングの算出データ
から,測定厚みMB1〜MB25と基準厚みMB01〜
MB025との誤差を求め,この誤差が各ウェハW1〜
W25について予め設定される厚みの許容誤差の範囲内
にあることを確認する。一方,処理ウェハマッピングの
算出データと基準マッピングの算出データから,測定ピ
ッチMP2〜MP25と基準ピッチMP02〜MP02
5との誤差を求め,この誤差が各ウェハW1〜W25に
ついて予め設定されるピッチの許容誤差の範囲内にある
ことを確認する。
Subsequently, the control unit 55 compares the calculated data of the processed wafer mapping with the calculated data of the reference mapping stored in the calibration process, and determines whether to take out the wafers W1 to W25 according to the result. A judgment process is performed. First, from the calculated data of the processed wafer mapping and the calculated data of the reference mapping, the measured thicknesses MB1 to MB25 and the reference thickness MB01 to
The error with MB025 is calculated, and this error is
Confirm that the thickness of W25 is within the preset thickness tolerance. On the other hand, the measured pitches MP2 to MP25 and the reference pitches MP02 to MP02 are calculated from the processed wafer mapping calculation data and the reference mapping calculation data.
The error with respect to No. 5 is obtained, and it is confirmed that this error is within the range of the permissible error of the pitch preset for each of the wafers W1 to W25.

【0062】ここで,例えば図14(b)に示す測定厚
みMBXのように,許容誤差の範囲内にない測定厚みM
Bが検出された場合は,図10に示すように,キャリア
C内のウェハW1〜W25の中に,2つのスロット間を
またがって斜めに保持されているクロススロットウェハ
WXが生じている状態か,一つのスロットの中にウェハ
Wが二枚以上入っている状態か,標準より厚いウェハW
が誤って収容されている状態と認識される。そして,オ
ペレータに対してアラームによる警告がされる。また,
例えば図14(c)に示す測定ピッチMPNのように,
許容誤差の範囲内にない測定ピッチMPが検出された場
合は,図11に示すように,キャリアCのスロットS1
〜S25の中に,ウェハWを保持していないスロットS
Nが存在している状態が原因と認識される。
Here, for example, as in the case of the measured thickness MBX shown in FIG. 14B, the measured thickness M that is not within the allowable error range.
If B is detected, as shown in FIG. 10, whether there is a cross-slot wafer WX obliquely held across two slots in the wafers W1 to W25 in the carrier C. , The state that there are two or more wafers W in one slot, or a wafer W thicker than the standard
Is mistakenly recognized as being contained. Then, an alarm is given to the operator. Also,
For example, like the measurement pitch MPN shown in FIG.
When the measurement pitch MP that is not within the allowable error range is detected, as shown in FIG. 11, the slot S1 of the carrier C is detected.
~ S25 is a slot S that does not hold the wafer W
It is recognized that the presence of N is the cause.

【0063】さらに,処理ウェハマッピングの算出デー
タと基準マッピングの算出データから,高さ方向の測定
中心位置MT1〜MT25と基準測定中心位置MT01
〜MT025との誤差を求め,この誤差が各ウェハW1
〜W25の中心位置について算出された許容誤差の範囲
内にあることを確認する。ここで,例えば図15(a)
に示す処理ウェハマッピングデータDのように,基準マ
ッピングデータD0より測定中心位置MTが高位置にず
れており,許容誤差の範囲内にない測定中心位置MTが
検出された場合は,図12に示すように,キャリアCの
スロットS1〜S25の中に,キャリアCが傾いて載置
されている状態が原因と認識される。そして,オペレー
タに対してアラームによる警告がされる。
Further, based on the calculated data of the processed wafer mapping and the calculated data of the reference mapping, the measurement center positions MT1 to MT25 in the height direction and the reference measurement center position MT01.
~ The error from MT025 is calculated, and this error is calculated for each wafer W1.
Confirm that it is within the allowable error range calculated for the center position of W25. Here, for example, in FIG.
When the measurement center position MT is displaced from the reference mapping data D0 to a higher position as in the processing wafer mapping data D shown in FIG. As described above, it is recognized that the state in which the carrier C is tilted and placed in the slots S1 to S25 of the carrier C is the cause. Then, an alarm is given to the operator.

【0064】また,図15(b)に示す処理ウェハマッ
ピングデータDのように,基準マッピングデータD0よ
り測定中心位置MTが低位置にずれている場合は,図1
3に示すように,キャリアCに歪みが生じている状態が
原因と認識される。そして,測定中心位置MTが許容誤
差の範囲外である場合は,オペレータに対してアラーム
による警告がされる。このように,基準マッピングデー
タD0より測定中心位置MTが低位置にずれている場合
は,キャリアCに歪みが生じている状態と認識される。
又は,図15(b)に示すように,基準マッピングデー
タD0より測定中心位置MTが低位置にずれており,か
つ,基準マッピングデータD0より短い測定ピッチMP
Fが存在する場合に,キャリアCに歪みが生じている状
態と認識されるようにしても良い。
Further, as in the processed wafer mapping data D shown in FIG. 15B, when the measurement center position MT is displaced from the reference mapping data D0 to a lower position,
As shown in FIG. 3, it is recognized that the carrier C is distorted. If the measurement center position MT is out of the allowable error range, the operator is warned by an alarm. In this way, when the measurement center position MT is displaced from the reference mapping data D0 to a lower position, it is recognized that the carrier C is distorted.
Alternatively, as shown in FIG. 15B, the measurement center position MT is displaced from the reference mapping data D0 to a lower position and the measurement pitch MP is shorter than the reference mapping data D0.
When F is present, it may be recognized that the carrier C is distorted.

【0065】以上のような比較により,ウェハWの収容
状態の異常が認識されると,オペレータによる中止命令
か,再度処理ウェハマッピング工程を行う等の命令を待
機するようになっており,ウェハWの取り出し命令を受
けることができないようになっている。つまり,ウェハ
Wの取り出しを続行できず,取り出しが中止されるよう
になっている。従って,警告を受けたオペレータは,キ
ャリアC及びスロットS1〜S25内のウェハWの収容
状態を例えば目視により確認した後,異常がある場合は
その原因に応じた処置を行う。また,再度処理ウェハマ
ッピング工程を行うようにしても良い。この場合,処理
ウェハマッピングのデータを再確認することにより,デ
ータの信頼性を高めることができる。
When the abnormal state of the accommodation state of the wafer W is recognized by the above comparison, the operator waits for a stop command or a command for performing the process wafer mapping step again. It is not possible to receive the order to take out. That is, the taking out of the wafer W cannot be continued and the taking out is stopped. Therefore, the operator who receives the warning, after visually confirming the accommodation state of the carrier C and the wafer W in the slots S1 to S25, for example, takes action according to the cause when there is an abnormality. Further, the processed wafer mapping step may be performed again. In this case, the reliability of the data can be improved by reconfirming the processed wafer mapping data.

【0066】クロススロットウェハWXが生じている状
態では,そのクロススロットウェハWXがまたがってい
る2段のスロットSを除外して,他の正常な収容がされ
ているスロットSから,未処理のウェハWを取り出すよ
うにする。また,ウェハWを保持していないスロットS
Nが存在している状態でも,同様に他の正常な収容がさ
れているスロットSから,未処理のウェハWを取り出す
ように指示すればよい。
In the state where the cross slot wafer WX is generated, the unprocessed wafers from the other normally accommodated slots S are excluded except for the two-stage slots S which the cross slot wafer WX straddles. Try to take out W. In addition, the slot S that does not hold the wafer W
Even in the state where N exists, it is sufficient to instruct to take out the unprocessed wafer W from the other normally accommodated slot S.

【0067】また,キャリアCが傾いて載置されている
状態では,載置台10上に異物が付着している可能性が
あるので,載置台10の状態を確認する必要がある。そ
して,キャリアCを正常に載置する。または,他の正常
に載置されているキャリアCからウェハWを取り出すよ
うにする。
Further, when the carrier C is tilted and mounted, foreign matter may be attached to the mounting table 10. Therefore, it is necessary to confirm the state of the mounting table 10. Then, the carrier C is placed normally. Alternatively, the wafer W is taken out from another normally mounted carrier C.

【0068】キャリアCに歪みが生じている状態では,
そのキャリアCの使用を止め新たなキャリアCに交換す
る必要がある。そのため,キャリアCを外部に排除し
て,新たなキャリアC内の未処理のウェハWを取り出す
ようにする。
When the carrier C is distorted,
It is necessary to stop using the carrier C and replace it with a new carrier C. Therefore, the carrier C is excluded to the outside, and the unprocessed wafer W in the new carrier C is taken out.

【0069】ウェハWの枚数が基準マッピング工程にお
いて認識された基準ウェハW0の枚数より多い場合は,
センサアーム37a,37bのZ方向駆動機構の誤動作
や不良が原因である可能性が高いので,キャリアC内の
各ウェハW1〜W25の状態を目視により確認した後,
Z方向駆動機構の状態を確認し,不良を検出するように
する。
If the number of wafers W is larger than the number of reference wafers W0 recognized in the reference mapping process,
Since it is highly likely that the Z-direction drive mechanism of the sensor arms 37a and 37b is malfunctioning or defective, after visually confirming the states of the wafers W1 to W25 in the carrier C,
Check the state of the Z-direction drive mechanism and detect any defects.

【0070】誤差が各ウェハW1〜W25について予め
設定される測定厚みMB,測定ピッチMP及び測定中心
位置MTの許容誤差の範囲内にあることが確認された場
合は,制御部55では,キャリアC内の各ウェハW1〜
W25に関する処理ウェハマッピングデータDから,ウ
ェハWに対する取出収納アーム35の待機位置,下方入
出位置,下方奥位置,上方奥位置,上方入出位置,上方
待機位置を算出する。その後,ウェハWの取り出しが行
われる。キャリアCからウェハWを取り出すときは,待
機位置,下方入出位置,下方奥位置,上方奥位置,上方
入出位置,上方待機位置の順に取出収納アーム35を動
作させる。こうして,ウェハ搬送装置25の取出収納ア
ーム35によって一枚ずつウェハWが取り出される。
When it is confirmed that the error is within the permissible error of the measurement thickness MB, the measurement pitch MP and the measurement center position MT preset for each of the wafers W1 to W25, the controller 55 causes the carrier C Each wafer W1 in
From the processing wafer mapping data D regarding W25, the standby position, the lower loading / unloading position, the lower back position, the upper back position, the upper loading / unloading position, and the upper standby position of the loading / unloading arm 35 for the wafer W are calculated. After that, the wafer W is taken out. When the wafer W is taken out from the carrier C, the taking-out and storing arm 35 is operated in the order of the standby position, the lower loading / unloading position, the lower back position, the upper back position, the upper loading / unloading position, and the upper waiting position. In this way, the wafer W is taken out one by one by the taking-out storing arm 35 of the wafer transfer device 25.

【0071】以上のように,処理ウェハマッピング工程
において測定厚みMB1〜MB25及び測定ピッチMP
2〜MP25が一定間隔毎に交互に検出された場合であ
っても,比較判断工程において処理ウェハマッピングデ
ータDと基準マッピングデータD0とを比較すると,各
ウェハW1〜W25が傾いて保持されている状態が検出
できる。これにより,例えばキャリアC自体が傾いて載
置されている状態や,キャリアCに歪みが生じている状
態が検出できる。このような場合は各ウェハW1〜W2
5の取り出しを中止するので,取出収納アーム35によ
る各ウェハW1〜W25の保持の異常を防止することが
できる。
As described above, the measurement thicknesses MB1 to MB25 and the measurement pitch MP in the processing wafer mapping process.
Even when 2 to MP25 are alternately detected at regular intervals, when the processed wafer mapping data D and the reference mapping data D0 are compared in the comparison / determination step, the wafers W1 to W25 are held in an inclined state. The state can be detected. This makes it possible to detect, for example, a state in which the carrier C itself is tilted and placed, or a state in which the carrier C is distorted. In such a case, each wafer W1 to W2
Since the taking-out of the wafers 5 is stopped, it is possible to prevent the holding and holding arms 35 from holding the wafers W1 to W25 abnormally.

【0072】取出収納アーム35が基台30の待機位置
で取り出したウェハWを支持する状態となることによ
り,ウェハWはウェハ搬送部5に搬出される。その後,
ウェハ搬送装置25の基台30を図1において180度
(°)回転させ,かつ,ウェハ搬送装置25全体をY方
向にスライドさせる。このウェハ搬送装置25の移動に
より,ウェハWが洗浄処理部3のウェハ受け渡しユニッ
ト67,68側へ搬送される。そして,ウェハ搬送装置
25の基台30を図1においてZ方向にスライドさせ,
取出収納アーム35とウェハWを例えば下段のウェハ受
け渡しユニット67へ挿入可能な高さに調節する。その
後,取出収納アーム35の移動(スライド)によりウェ
ハ受け渡しユニット67へウェハWが載置される。
The wafer W is carried out to the wafer transfer unit 5 by the taking-out and storing arm 35 being in a state of supporting the wafer W taken out at the standby position of the base 30. afterwards,
The base 30 of the wafer transfer device 25 is rotated 180 degrees (°) in FIG. 1, and the entire wafer transfer device 25 is slid in the Y direction. By the movement of the wafer transfer device 25, the wafer W is transferred to the wafer delivery units 67, 68 side of the cleaning processing unit 3. Then, the base 30 of the wafer transfer device 25 is slid in the Z direction in FIG.
The take-out and storage arm 35 and the wafer W are adjusted to a height at which they can be inserted into the lower wafer transfer unit 67, for example. After that, the wafer W is placed on the wafer transfer unit 67 by the movement (slide) of the take-out and storage arm 35.

【0073】次に,主ウェハ搬送装置65が例えば搬送
アーム78aによってウェハ受け渡しユニット67へ載
置されたウェハWを受け取り,各基板洗浄ユニット7
0,71,72,73に適宜搬入する。こうして,ウェ
ハWが各基板洗浄ユニット70,71,72,73にお
いて洗浄処理される。所定の洗浄処理が終了すると,ウ
ェハWは主ウェハ搬送装置65の例えば搬送アーム78
bによって各基板洗浄ユニット70,71,72,73
から適宜搬出され,上段のウェハ受け渡しユニット68
へ載置される。続いて,ウェハ搬送装置25の取出収納
アーム35がスライドして,ウェハ受け渡しユニット6
8へ載置されたウェハWを受け取る。
Next, the main wafer transfer device 65 receives the wafer W placed on the wafer transfer unit 67 by, for example, the transfer arm 78a, and each substrate cleaning unit 7 receives the wafer W.
Carry it in 0, 71, 72, 73 as appropriate. In this way, the wafer W is cleaned in each of the substrate cleaning units 70, 71, 72, 73. When the predetermined cleaning process is completed, the wafer W is transferred to the main wafer transfer device 65, for example, the transfer arm 78.
Each substrate cleaning unit 70, 71, 72, 73 by b
From the wafer transfer unit 68 on the upper stage.
Placed on. Subsequently, the take-out and storage arm 35 of the wafer transfer device 25 slides to move the wafer transfer unit 6
The wafer W placed on No. 8 is received.

【0074】キャリアCにウェハWを収納するときは,
上方待機位置,上方入出位置,上方奥位置,下方奥位
置,下方入出位置待機位置,の順に取出収納アーム35
を動作させ,ウェハWがスロットSにより保持される。
ウェハWの収納工程においては,洗浄処理を施される前
のウェハWが収容されていたキャリアCと,洗浄処理を
施された後のウェハWが収納されるキャリアCが同じも
のである場合は,処理ウェハマッピングデータDに基づ
いて算出した各種の位置情報に従って取出収納アーム3
5を動作させる。洗浄処理を施される前のウェハWが収
容されていたキャリアCと,洗浄処理を施された後のウ
ェハWが収納されるキャリアCが異なるものである場合
は,基準マッピングデータD0に基づいて算出した各種
の位置情報に従って取出収納アーム35を動作させる。
この場合,スループットを向上させることができる。ま
た,ウェハWの収納工程において再度マッピングを行
い,上方待機位置,上方入出位置,上方奥位置,下方奥
位置,下方入出位置待機位置を検出しても良い。この場
合,例えばウェハWを収容するスロットSの上下にウェ
ハWが収容されている場合に,取出収納アーム35によ
るウェハの保持の異常を確実に防止することができる。
こうして,洗浄処理を施されたウェハWは再びキャリア
Cに収納される。
When the wafer W is stored in the carrier C,
The upper storage position, the upper storage position, the upper rear position, the lower rear position, the lower storage position standby position, and the extraction storage arm 35 in this order.
And the wafer W is held by the slot S.
In the step of storing the wafer W, when the carrier C in which the wafer W before the cleaning process is stored and the carrier C in which the wafer W after the cleaning process is stored are the same, , The take-out storage arm 3 according to various position information calculated based on the processed wafer mapping data D
5 is operated. When the carrier C in which the wafer W before the cleaning process is stored and the carrier C in which the wafer W after the cleaning process is stored are different, based on the reference mapping data D0. The take-out storage arm 35 is operated according to the calculated various position information.
In this case, the throughput can be improved. In addition, the upper standby position, the upper entrance / exit position, the upper rear position, the lower rear position, and the lower entrance / exit position standby position may be detected by performing mapping again in the wafer W storing process. In this case, for example, when the wafer W is accommodated above and below the slot S for accommodating the wafer W, it is possible to reliably prevent abnormalities in holding the wafer by the take-out and storage arm 35.
In this way, the wafer W that has been subjected to the cleaning process is stored in the carrier C again.

【0075】かかるウェハWの取り出し方法にあって
は,クロススロットウェハWXが生じている状態と,ウ
ェハWを保持していないスロットSNが存在している状
態を検出することができる。さらに,基準マッピングデ
ータD0と処理ウェハマッピングデータDの比較判断工
程を有することにより,キャリアCが傾いて載置されて
いる状態を検知できる。また,センサアーム37a,3
7bのZ方向駆動機構,例えばサーボ機構等の不良を検
出することができる。さらにまた,変形したキャリアC
の交換時期を検出することができる。従って,取出収納
アーム35によるウェハW1〜W25の保持の異常を防
止することができる。
In the method of taking out the wafer W, it is possible to detect the state in which the cross slot wafer WX is generated and the state in which the slot SN which does not hold the wafer W exists. Further, by having the step of comparing and determining the reference mapping data D0 and the processed wafer mapping data D, it is possible to detect the state in which the carrier C is mounted in an inclined state. In addition, the sensor arms 37a, 3
It is possible to detect a defect in the Z-direction drive mechanism 7b, such as a servo mechanism. Furthermore, the modified carrier C
It is possible to detect the replacement time. Therefore, it is possible to prevent abnormalities in holding the wafers W1 to W25 by the unloading and storing arm 35.

【0076】以上,本発明の好ましい実施の形態の一例
を説明したが,本発明は以上に説明した実施の形態に限
られないことは勿論であり,適宜変更実施することが可
能である。例えば,取出収納アーム35を固定してキャ
リアC側を移動させる場合も本発明を適用することがで
きる。また,本発明の基板は半導体ウェハに限らず,そ
の他のLCD基板用ガラスやCD基板,プリント基板,
セラミック基板などであっても良い。さらに,本発明は
基板を収納するキャリアを有する全ての処理システムに
適用が可能であり,例えば半導体ウェハ等のレジスト塗
布装置,CVD装置,スパッタ装置等を組み込んだ処理
システムに適用が可能である。
An example of the preferred embodiment of the present invention has been described above. However, it goes without saying that the present invention is not limited to the above-described embodiment and can be appropriately modified and implemented. For example, the present invention can be applied to the case where the take-out storage arm 35 is fixed and the carrier C side is moved. Further, the substrate of the present invention is not limited to the semiconductor wafer, but other glass for LCD substrate, CD substrate, printed circuit board,
It may be a ceramic substrate or the like. Furthermore, the present invention can be applied to all processing systems having a carrier for accommodating a substrate, for example, a processing system incorporating a resist coating apparatus for semiconductor wafers, a CVD apparatus, a sputtering apparatus and the like.

【0077】[0077]

【発明の効果】本発明によれば,キャリアが傾いて載置
されている状態を検知できる。基板検出手段の不良を検
出することができる。また,変形したキャリアの交換時
期を検出することができる。従って,取出収納アームに
よる基板の保持の異常を防止することができる。
According to the present invention, it is possible to detect the state where the carrier is tilted and placed. It is possible to detect a defect in the substrate detection means. Further, it is possible to detect the replacement time of the deformed carrier. Therefore, it is possible to prevent the substrate from being abnormally held by the take-out and storage arm.

【図面の簡単な説明】[Brief description of drawings]

【図1】洗浄処理システムの平面図である。FIG. 1 is a plan view of a cleaning processing system.

【図2】洗浄処理システムの側面図である。FIG. 2 is a side view of the cleaning processing system.

【図3】ウェハを収容したキャリアの斜視図である。FIG. 3 is a perspective view of a carrier containing a wafer.

【図4】取出収納アームの構成を示す平面図である。FIG. 4 is a plan view showing a configuration of a take-out storage arm.

【図5】取出収納アームの構成を示す正面図である。FIG. 5 is a front view showing a configuration of a take-out storage arm.

【図6】取出収納アームの構成と動作を示す側面図であ
る。
FIG. 6 is a side view showing the configuration and operation of the take-out storage arm.

【図7】キャリア内におけるウェハと取出収納アームの
位置を示す説明図である。
FIG. 7 is an explanatory diagram showing the positions of a wafer and a take-out storage arm in a carrier.

【図8】マッピングの動作を説明するための略横断面図
である。
FIG. 8 is a schematic cross-sectional view for explaining a mapping operation.

【図9】ウェハがスロットに正常に保持された状態を示
す略縦断面図である。
FIG. 9 is a schematic vertical sectional view showing a state where the wafer is normally held in the slot.

【図10】クロススロットが生じた状態を示す略縦断面
図である。
FIG. 10 is a schematic vertical cross-sectional view showing a state where a cross slot is generated.

【図11】ウェハを保持していないスロットがある状態
を示す略縦断面図である。
FIG. 11 is a schematic vertical cross-sectional view showing a state where there is a slot that does not hold a wafer.

【図12】キャリアが傾いて載置された状態を示す略縦
断面図である。
FIG. 12 is a schematic vertical cross-sectional view showing a state in which the carrier is tilted and placed.

【図13】ウェハが変形したキャリアにより保持されて
いる状態を示す略縦断面図である。
FIG. 13 is a schematic vertical sectional view showing a state where a wafer is held by a deformed carrier.

【図14】マッピングデータを示す説明図である。FIG. 14 is an explanatory diagram showing mapping data.

【図15】基準マッピングデータと,キャリアの状態に
起因する異常なマッピングデータとのずれを説明する説
明図である。
FIG. 15 is an explanatory diagram illustrating a shift between reference mapping data and abnormal mapping data caused by a carrier state.

【符号の説明】[Explanation of symbols]

C キャリア C0 基準キャリア D 処理ウェハマッピングデータ D0 基準マッピングデータ MB 測定厚み MB0 基準厚み MP 測定ピッチ MP0 基準ピッチ MT 測定中心位置 MT0 基準測定中心位置 RB 実厚み RP 実ピッチ S,S1〜S25 スロット S01〜S025 基準スロット W,W1〜W25 ウェハ W01〜W025 基準ウェハ 1 洗浄処理システム 3 搬入出部 4 イン・アウトポート 5 ウェハ搬送部 10 載置台 11 上面 15 ウェハ取出収納口 17 境界壁 25 ウェハ搬送装置 35 取出収納アーム 37a,37b センサアーム 50 発光素子 51 受光素子 55 制御部 65 主ウェハ搬送装置 67,68 ウェハ受け渡しユニット 70,71,72,73 基板洗浄ユニット C carrier C0 reference carrier D processing wafer mapping data D0 standard mapping data MB measurement thickness MB0 standard thickness MP measurement pitch MP0 standard pitch MT measurement center position MT0 reference measurement center position RB actual thickness RP actual pitch S, S1 to S25 slots S01-S025 Reference slot W, W1 to W25 wafers W01-W025 Reference wafer 1 Cleaning system 3 loading / unloading section 4 in / out port 5 Wafer transfer section 10 table 11 upper surface 15 Wafer ejection opening 17 boundary wall 25 Wafer transfer device 35 Extraction storage arm 37a, 37b Sensor arm 50 light emitting element 51 Light receiving element 55 Control unit 65 Main wafer transfer device 67,68 Wafer transfer unit 70,71,72,73 Substrate cleaning unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 難波 和善 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 Fターム(参考) 3C007 AS03 AS24 BS15 CT04 CV03 KS05 KV12 KX00 KX07 LV00 LV12 LV20 NS12 NS13 5F031 CA02 CA05 DA01 FA01 FA02 FA07 FA11 GA36 GA38 GA47 GA49 JA05 JA21 JA32 KA02 KA10 KA11 LA09 MA23 PA30 5F046 AA21 CD10    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kazuyoshi Namba             TBS release, 5-3-6 Akasaka, Minato-ku, Tokyo             Sending Center Tokyo Electron Limited F term (reference) 3C007 AS03 AS24 BS15 CT04 CV03                       KS05 KV12 KX00 KX07 LV00                       LV12 LV20 NS12 NS13                 5F031 CA02 CA05 DA01 FA01 FA02                       FA07 FA11 GA36 GA38 GA47                       GA49 JA05 JA21 JA32 KA02                       KA10 KA11 LA09 MA23 PA30                 5F046 AA21 CD10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板を水平に保持する複数のスロットを
備えたキャリアによって複数の基板を多段に保持し,前
記キャリアから基板を取り出す方法であって,基準キャ
リアに備えられた各基準スロット内に収納した各基準基
板の厚み及びピッチを決定又は検出し,位置を検出する
基準マッピング工程と,キャリアに備えられた各スロッ
ト内に収納した各被処理基板の厚み,ピッチ及び位置を
検出する被処理基板マッピング工程と,前記基準マッピ
ング工程において決定又は検出した厚み,ピッチ及び検
出した位置と前記被処理基板マッピング工程において検
出した厚み,ピッチ及び位置を比較し,前記比較の結果
に応じて前記被処理基板を取り出す判断を行う比較判断
工程を有することを特徴とする基板の取り出し方法。
1. A method of holding a plurality of substrates in multiple stages by a carrier having a plurality of slots for horizontally holding the substrates and taking out the substrates from the carrier, wherein each reference slot provided in a reference carrier is provided. A reference mapping step of determining or detecting the thickness and pitch of each stored reference substrate and detecting the position, and a processing of detecting the thickness, pitch and position of each substrate to be processed stored in each slot provided in the carrier The thickness, pitch and detected position determined or detected in the substrate mapping step and the reference mapping step are compared with the thickness, pitch and position detected in the processed substrate mapping step, and the processed object is processed according to the result of the comparison. A method of taking out a substrate, comprising a comparison / judgment step of making a decision to take out the substrate.
【請求項2】 前記比較判断工程において,前記基準マ
ッピング工程において決定又は検出した厚み,ピッチ及
び検出した位置と前記被処理基板マッピング工程におい
て検出した厚み,ピッチ及び位置との誤差を検出し,前
記誤差が許容誤差の範囲内である場合は取り出しを実行
することを特徴とする,請求項1に記載の基板の取り出
し方法。
2. The comparison and judgment step detects an error between the thickness, pitch and detected position determined or detected in the reference mapping step and the thickness, pitch and position detected in the processed substrate mapping step, The method for taking out a substrate according to claim 1, wherein the taking out is performed when the error is within a tolerance.
【請求項3】 前記被処理基板マッピング工程において
検出した位置が許容誤差の範囲外であり,前記基準マッ
ピング工程において検出した位置よりも高位置である場
合に,取り出しを中止し,キャリアが傾いて載置されて
いる状態を検出することを特徴とする,請求項2に記載
の基板の取り出し方法。
3. When the position detected in the target substrate mapping step is outside the allowable error range and is higher than the position detected in the reference mapping step, the taking out is stopped and the carrier is tilted. The method for taking out a substrate according to claim 2, wherein the mounted state is detected.
【請求項4】 前記被処理基板マッピング工程において
検出した位置が許容誤差の範囲外であり,前記基準マッ
ピング工程において検出した位置よりも低位置である場
合に,取り出しを中止し,前記被処理基板を収容したキ
ャリアを交換することを特徴とする,請求項2に記載の
基板の取り出し方法。
4. The substrate to be processed is stopped when the position detected in the substrate mapping step is out of the allowable error range and is lower than the position detected in the reference mapping step. The method for taking out a substrate according to claim 2, wherein the carrier accommodating the substrate is replaced.
【請求項5】 前記被処理基板マッピング工程において
検出したピッチ及び位置が各許容誤差の範囲外であり,
前記基準マッピング工程において検出した位置よりも低
位置である場合に,取り出しを中止し,前記被処理基板
を収容したキャリアを交換することを特徴とする,請求
項2に記載の基板の取り出し方法。
5. The pitch and position detected in the substrate mapping step are out of the respective allowable error ranges,
The substrate taking-out method according to claim 2, wherein the taking-out is stopped and the carrier accommodating the substrate to be processed is replaced when the position is lower than the position detected in the reference mapping step.
【請求項6】 前記被処理基板マッピング工程において
検出した被処理基板の枚数が,前記基準マッピング工程
において検出した基準基板の枚数よりも多い場合に,取
り出しを中止し,基板検出手段の不良を検出することを
特徴とする,請求項2〜5のいずれかに記載の基板の取
り出し方法。
6. When the number of substrates to be processed detected in the substrate to be processed mapping step is larger than the number of reference substrates detected in the reference mapping step, the removal is stopped and a defect of the substrate detection means is detected. The method for taking out a substrate according to claim 2, wherein the substrate is taken out.
【請求項7】 前記誤差が許容誤差の範囲外である場合
に,再度被処理基板マッピング工程を行うことを特徴と
する,請求項2〜6のいずれかに記載の基板の取り出し
方法。
7. The method of extracting a substrate according to claim 2, wherein the substrate mapping step is performed again when the error is out of the allowable error range.
【請求項8】 最下段の基板について,前記位置の許容
誤差を最も狭く設定することを特徴とする,請求項2〜
7のいずれかに記載の基板の取り出し方法。
8. The tolerance of the position is set to be the narrowest for the lowermost substrate.
8. The method of taking out a substrate according to any one of 7.
【請求項9】 最下段の基板から最上段の基板に向かっ
て順次位置の許容誤差を広く設定することを特徴とす
る,請求項2〜8のいずれかに記載の基板の取り出し方
法。
9. The method of taking out a substrate according to claim 2, wherein the allowable error of the position is set wider from the lowermost substrate toward the uppermost substrate.
【請求項10】 光センサーを前記複数の基板が並ぶ方
向に沿って移動させることにより前記厚み,ピッチ及び
位置を検出することを特徴とする,請求項1〜9のいず
れかに記載の基板の取り出し方法。
10. The substrate according to claim 1, wherein the thickness, pitch and position are detected by moving an optical sensor along a direction in which the plurality of substrates are arranged. How to take out.
JP2001368596A 2001-12-03 2001-12-03 How to remove the board Expired - Lifetime JP3964662B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001368596A JP3964662B2 (en) 2001-12-03 2001-12-03 How to remove the board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001368596A JP3964662B2 (en) 2001-12-03 2001-12-03 How to remove the board

Publications (2)

Publication Number Publication Date
JP2003168715A true JP2003168715A (en) 2003-06-13
JP3964662B2 JP3964662B2 (en) 2007-08-22

Family

ID=19178164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001368596A Expired - Lifetime JP3964662B2 (en) 2001-12-03 2001-12-03 How to remove the board

Country Status (1)

Country Link
JP (1) JP3964662B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196676A (en) * 2005-01-13 2006-07-27 Tokyo Electron Ltd Processing device and processing method
JPWO2006038584A1 (en) * 2004-10-06 2008-05-15 株式会社日立国際電気 Semiconductor manufacturing apparatus and semiconductor device manufacturing method
WO2014088078A1 (en) * 2012-12-07 2014-06-12 東京エレクトロン株式会社 Substrate processing device, application method for substrate device and storage medium
TWI448660B (en) * 2007-09-28 2014-08-11 蘭姆研究公司 Wafer distortion quantization device and method
JP2014160775A (en) * 2013-02-20 2014-09-04 Tokyo Electron Ltd Substrate transfer apparatus, substrate processing apparatus and substrate storage method
CN104051300A (en) * 2013-03-12 2014-09-17 东京毅力科创株式会社 Apparatus for transferring substrate, substrate processing system, method for transferring substrate and memory medium
US9373531B2 (en) 2013-02-20 2016-06-21 Tokyo Electron Limited Substrate transfer device, substrate processing apparatus, and substrate accommodation method
JP2020145333A (en) * 2019-03-07 2020-09-10 東京エレクトロン株式会社 Storage container dividers, storage containers, substrate processing systems and substrate transport methods
JP2023000731A (en) * 2021-06-18 2023-01-04 株式会社Screen Spe テック SUBSTRATE PROCESSING APPARATUS, SUBSTRATE PROCESSING APPARATUS CONTROL METHOD, AND SUBSTRATE PROCESSING APPARATUS CONTROL PROGRAM
JP2023070872A (en) * 2021-11-10 2023-05-22 株式会社ディスコ WAFER DETECTION DEVICE, TRANSFER DEVICE, METHOD, PROGRAM AND NON-TEMPORARY RECORDING MEDIUM
KR20240009285A (en) * 2022-07-13 2024-01-22 한국로봇융합연구원 Control device and method of robot manipulator for wafer measurement point inspection
CN120142309A (en) * 2025-05-16 2025-06-13 江苏芯梦半导体设备有限公司 Foreign matter detection method, cleaning method and cleaning equipment for semiconductor workpiece storage device to be cleaned

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006038584A1 (en) * 2004-10-06 2008-05-15 株式会社日立国際電気 Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JP4555302B2 (en) * 2004-10-06 2010-09-29 株式会社日立国際電気 Semiconductor manufacturing apparatus, semiconductor device manufacturing method, and detection method
JP2006196676A (en) * 2005-01-13 2006-07-27 Tokyo Electron Ltd Processing device and processing method
TWI448660B (en) * 2007-09-28 2014-08-11 蘭姆研究公司 Wafer distortion quantization device and method
KR20150093670A (en) * 2012-12-07 2015-08-18 도쿄엘렉트론가부시키가이샤 Substrate processing device, application method for substrate device and storage medium
JP2014116426A (en) * 2012-12-07 2014-06-26 Tokyo Electron Ltd Substrate processing device, method of operating substrate device, and storage medium
WO2014088078A1 (en) * 2012-12-07 2014-06-12 東京エレクトロン株式会社 Substrate processing device, application method for substrate device and storage medium
US9696262B2 (en) 2012-12-07 2017-07-04 Tokyo Electron Limited Substrate processing apparatus, method of operating substrate processing apparatus, and storage medium
KR101694646B1 (en) 2012-12-07 2017-01-09 도쿄엘렉트론가부시키가이샤 Substrate processing device, application method for substrate processing device and storage medium
CN104854688A (en) * 2012-12-07 2015-08-19 东京毅力科创株式会社 Substrate processing device, application method for substrate device and storage medium
CN104854688B (en) * 2012-12-07 2017-04-26 东京毅力科创株式会社 Substrate processing device and application method for substrate device
JP2014160775A (en) * 2013-02-20 2014-09-04 Tokyo Electron Ltd Substrate transfer apparatus, substrate processing apparatus and substrate storage method
US9373531B2 (en) 2013-02-20 2016-06-21 Tokyo Electron Limited Substrate transfer device, substrate processing apparatus, and substrate accommodation method
CN104051300A (en) * 2013-03-12 2014-09-17 东京毅力科创株式会社 Apparatus for transferring substrate, substrate processing system, method for transferring substrate and memory medium
JP2014175608A (en) * 2013-03-12 2014-09-22 Tokyo Electron Ltd Substrate transfer apparatus, substrate processing apparatus, substrate extracting method, and storage medium
KR101817959B1 (en) * 2013-03-12 2018-01-12 도쿄엘렉트론가부시키가이샤 Substrate transfer device, substrate processing apparatus, substrate unloading method and storage medium
US9184080B2 (en) 2013-03-12 2015-11-10 Tokyo Electron Limited Apparatus for transferring substrate, substrate processing system, method for transferring substrate and memory medium
KR20250029852A (en) 2019-03-07 2025-03-05 도쿄엘렉트론가부시키가이샤 Container, container partition plate, substrate processing system, and substrate tranfer method
JP2020145333A (en) * 2019-03-07 2020-09-10 東京エレクトロン株式会社 Storage container dividers, storage containers, substrate processing systems and substrate transport methods
KR20200107810A (en) 2019-03-07 2020-09-16 도쿄엘렉트론가부시키가이샤 Container, container partition plate, substrate processing system, and substrate tranfer method
US11735448B2 (en) 2019-03-07 2023-08-22 Tokyo Electron Limited Container, container partition plate, substrate processing system, and substrate transfer method
JP7357453B2 (en) 2019-03-07 2023-10-06 東京エレクトロン株式会社 Substrate processing system and substrate transport method
JP2023000731A (en) * 2021-06-18 2023-01-04 株式会社Screen Spe テック SUBSTRATE PROCESSING APPARATUS, SUBSTRATE PROCESSING APPARATUS CONTROL METHOD, AND SUBSTRATE PROCESSING APPARATUS CONTROL PROGRAM
JP7716240B2 (en) 2021-06-18 2025-07-31 株式会社Screen Spe テック Substrate processing apparatus, control method for substrate processing apparatus, and control program for substrate processing apparatus
JP2023070872A (en) * 2021-11-10 2023-05-22 株式会社ディスコ WAFER DETECTION DEVICE, TRANSFER DEVICE, METHOD, PROGRAM AND NON-TEMPORARY RECORDING MEDIUM
KR102669497B1 (en) 2022-07-13 2024-05-27 한국로봇융합연구원 Control device and method of robot manipulator for wafer measurement point inspection
KR20240009285A (en) * 2022-07-13 2024-01-22 한국로봇융합연구원 Control device and method of robot manipulator for wafer measurement point inspection
CN120142309A (en) * 2025-05-16 2025-06-13 江苏芯梦半导体设备有限公司 Foreign matter detection method, cleaning method and cleaning equipment for semiconductor workpiece storage device to be cleaned

Also Published As

Publication number Publication date
JP3964662B2 (en) 2007-08-22

Similar Documents

Publication Publication Date Title
KR101215746B1 (en) Substrate carrying device, substrate carrying method, and storage medium
JP4845337B2 (en) Apparatus for supplying substrate to processing tool, method for transferring substrate carrier, and computer-readable recording medium
KR101245464B1 (en) Heat treatment apparatus, heat treatment method and storage medium
US7905700B2 (en) Vertical-type heat processing apparatus and method of controlling transfer mechanism in vertical-type heat processing apparatus
JP2003168715A (en) Method of taking out substrate
JPH06244268A (en) Transfer device
US9318363B2 (en) Substrate processing system and substrate position correction method
TW200807598A (en) Basal plate deformation detecting system and deformation detecting method
KR102377165B1 (en) Semiconductor device manufacturing method, substrate processing apparatus and program
JP2012015530A (en) Substrate treatment device and substrate detection method
JP2002184839A (en) Substrate inspector, substrate inspecting method and liquid treatment apparatus provided with the substrate inspector
JP4847032B2 (en) Substrate processing apparatus and substrate detection method
JP2011003695A (en) Substrate transfer apparatus
JP2688554B2 (en) Wafer abnormality detection device and wafer inspection method
JP3638735B2 (en) Substrate processing equipment
JP2002305224A (en) Wafer storage unit
KR102856774B1 (en) Inspection Apparatus and Method for Wafer Transfer Robot
KR102570567B1 (en) Semiconductor Fabricating Apparatus Having camera unit
CN117747497A (en) Door plate detection system, method and loader
KR20250134017A (en) Substrate processing apparatus, method of teaching transfer machine, method of manufacturing semiconductor device, and program
WO2024195784A1 (en) Load port
KR20070059259A (en) Semiconductor Substrate Transfer Device
JP2024162091A (en) Mapping device and mapping method
JPH03280447A (en) Detection of substrate
JP2000097886A (en) X-ray fluorescence analyzer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3964662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term