JP2003167265A - 液晶表示装置及びその検査方法 - Google Patents
液晶表示装置及びその検査方法Info
- Publication number
- JP2003167265A JP2003167265A JP2001370384A JP2001370384A JP2003167265A JP 2003167265 A JP2003167265 A JP 2003167265A JP 2001370384 A JP2001370384 A JP 2001370384A JP 2001370384 A JP2001370384 A JP 2001370384A JP 2003167265 A JP2003167265 A JP 2003167265A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- crystal display
- output
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 230000007547 defect Effects 0.000 claims abstract description 58
- 230000002093 peripheral effect Effects 0.000 claims abstract description 31
- 238000007689 inspection Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000000523 sample Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 33
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101100075513 Oryza sativa subsp. japonica LSI3 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＧ工法を採用した液晶表示装置におい
て、線欠陥等の表示不良の原因究明が容易に行える構造
及びその検査方法を提供する。 【解決手段】 電極基板１表面の周縁部上に、ソース配
線列４ａとゲート絶縁膜６を介して交差するクロス配線
５を配置する。ドライバーＬＳＩ３搭載後の点灯検査に
て線欠陥等の表示不良が発生した場合、不良発生箇所の
ソース配線４とクロス配線５との交差部１２に基板裏面
側からＹＡＧレーザーを照射しソース配線４とクロス配
線５を接続させる。その後、クロス配線電極５ａ（また
は５ｂ）にオシロスコープに接続されたプローバーを接
触させ、ドライバーＬＳＩ３からの出力波形を測定す
る。これにより表示不良の原因究明が容易に行え、生産
性が高く安価な液晶表示装置が得られる。なお、クロス
配線５はゲート配線と同時に形成できるため、従来に比
べて工程数を増やす必要はない。
て、線欠陥等の表示不良の原因究明が容易に行える構造
及びその検査方法を提供する。 【解決手段】 電極基板１表面の周縁部上に、ソース配
線列４ａとゲート絶縁膜６を介して交差するクロス配線
５を配置する。ドライバーＬＳＩ３搭載後の点灯検査に
て線欠陥等の表示不良が発生した場合、不良発生箇所の
ソース配線４とクロス配線５との交差部１２に基板裏面
側からＹＡＧレーザーを照射しソース配線４とクロス配
線５を接続させる。その後、クロス配線電極５ａ（また
は５ｂ）にオシロスコープに接続されたプローバーを接
触させ、ドライバーＬＳＩ３からの出力波形を測定す
る。これにより表示不良の原因究明が容易に行え、生産
性が高く安価な液晶表示装置が得られる。なお、クロス
配線５はゲート配線と同時に形成できるため、従来に比
べて工程数を増やす必要はない。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶層を介して重
ね合わされた二枚の絶縁性基板のうちの一方の絶縁性基
板の周縁部上に駆動用ＩＣを搭載するＣＯＧ工法を用い
た液晶表示装置及びその検査方法に関するものである。
ね合わされた二枚の絶縁性基板のうちの一方の絶縁性基
板の周縁部上に駆動用ＩＣを搭載するＣＯＧ工法を用い
た液晶表示装置及びその検査方法に関するものである。
【０００２】
【従来の技術】高度情報化社会の発展に伴い液晶表示装
置の分野は目覚ましく進歩している。この液晶表示装置
をさらに普及させるためには、生産性の向上による低価
格化が重要な課題となっている。従来の液晶表示装置に
おいては、画素内のスイッチング素子を駆動させるため
のドライバーＬＳＩはＴＣＰ(Tape Carrier Package)の
形で供給され、液晶を介して重ね合わされた二枚の絶縁
性基板のうち、一方の絶縁性基板表面の周縁部上に設け
られた電極端子上にＡＣＦ(Anisotropic Conductive Fi
lm：異方性導電膜)を用いて接続されていた。なお、Ｔ
ＣＰとは、ポリイミドフィルムに銅箔を貼りつけた後、
フォトリソグラフィー技術を用いて回路を形成し、その
回路上にＳｎをめっきしたフレキシブル基板に、Ａｕバ
ンプを有するドライバーＬＳＩをＡｕ／Ｓｎ共晶合金で
接続、搭載したものである。また、ＡＣＦとは、エポキ
シなどの絶縁性樹脂中にＮi／Ａuめっきで覆われたプラ
スチック粒子や、Ｎi粒子などが分散したフィルムであ
る。この工法では、ＴＣＰを基板周縁部上に接続した後
の点灯検査にて線欠陥等の表示不良が見られた場合、Ｔ
ＣＰ出力端子列の先端部の銅箔が露出した部分にオシロ
スコープに接続されたプローバーを接触させ、ドライバ
ーＬＳＩからの出力波形を測定することにより、表示不
良の原因がドライバーＬＳＩ側にあるのか、あるいは基
板上に形成された配線またはスイッチング素子部にある
のかを容易に判断することができた。また測定されたド
ライバーＬＳＩの波形を解析することにより、ドライバ
ーＬＳＩの不良原因も解明され、ドライバーＬＳＩの良
品率を向上させ、安価な液晶表示素子を提供することも
可能となっていた。
置の分野は目覚ましく進歩している。この液晶表示装置
をさらに普及させるためには、生産性の向上による低価
格化が重要な課題となっている。従来の液晶表示装置に
おいては、画素内のスイッチング素子を駆動させるため
のドライバーＬＳＩはＴＣＰ(Tape Carrier Package)の
形で供給され、液晶を介して重ね合わされた二枚の絶縁
性基板のうち、一方の絶縁性基板表面の周縁部上に設け
られた電極端子上にＡＣＦ(Anisotropic Conductive Fi
lm：異方性導電膜)を用いて接続されていた。なお、Ｔ
ＣＰとは、ポリイミドフィルムに銅箔を貼りつけた後、
フォトリソグラフィー技術を用いて回路を形成し、その
回路上にＳｎをめっきしたフレキシブル基板に、Ａｕバ
ンプを有するドライバーＬＳＩをＡｕ／Ｓｎ共晶合金で
接続、搭載したものである。また、ＡＣＦとは、エポキ
シなどの絶縁性樹脂中にＮi／Ａuめっきで覆われたプラ
スチック粒子や、Ｎi粒子などが分散したフィルムであ
る。この工法では、ＴＣＰを基板周縁部上に接続した後
の点灯検査にて線欠陥等の表示不良が見られた場合、Ｔ
ＣＰ出力端子列の先端部の銅箔が露出した部分にオシロ
スコープに接続されたプローバーを接触させ、ドライバ
ーＬＳＩからの出力波形を測定することにより、表示不
良の原因がドライバーＬＳＩ側にあるのか、あるいは基
板上に形成された配線またはスイッチング素子部にある
のかを容易に判断することができた。また測定されたド
ライバーＬＳＩの波形を解析することにより、ドライバ
ーＬＳＩの不良原因も解明され、ドライバーＬＳＩの良
品率を向上させ、安価な液晶表示素子を提供することも
可能となっていた。
【０００３】一方、近年、液晶表示素子のより安価な製
造工法としてＣＯＧ（Chip on Glass）工法の採用が進
んでいる。一般的な液晶表示装置の電極端子部において
ＣＯＧ工法を用いてドライバーＬＳＩ及び外部回路を接
続する方法を図９を用いて説明する。まず、電極基板１
表面の周縁部上に形成された電極端子１７上にＡＣＦ１
０を貼り付けする。次にドライバーＬＳＩ３の裏面に形
成されたＡｕよりなる複数のバンプ電極３ａ、３ｂと電
極端子１７とを精度良くアライメントした後、加熱加圧
ツールを用いて熱圧着する。このときの条件は、加熱温
度１７０〜２００℃、時間１０〜２０秒、圧力３０〜１
００Ｐａである。すると、ドライバーＬＳＩ３のバンプ
電極３ａ、３ｂと電極端子１７間に挟まったＡＣＦ１０
の導電粒子１０ａにより上下方向のみ導通する。なお水
平方向は導電粒子１０ａの周囲に絶縁性のエポキシ樹脂
１０ｂが存在するために絶縁が保たれる。その結果、電
極端子１７上にドライバーＬＳＩ３が直接搭載される。
さらに、外部回路基板からの駆動信号、電源をドライバ
ーＬＳＩ３ヘ伝えるためのＦＰＣ（フレキシブル配線基
板）９と電極端子１７との接続も同様に行う。
造工法としてＣＯＧ（Chip on Glass）工法の採用が進
んでいる。一般的な液晶表示装置の電極端子部において
ＣＯＧ工法を用いてドライバーＬＳＩ及び外部回路を接
続する方法を図９を用いて説明する。まず、電極基板１
表面の周縁部上に形成された電極端子１７上にＡＣＦ１
０を貼り付けする。次にドライバーＬＳＩ３の裏面に形
成されたＡｕよりなる複数のバンプ電極３ａ、３ｂと電
極端子１７とを精度良くアライメントした後、加熱加圧
ツールを用いて熱圧着する。このときの条件は、加熱温
度１７０〜２００℃、時間１０〜２０秒、圧力３０〜１
００Ｐａである。すると、ドライバーＬＳＩ３のバンプ
電極３ａ、３ｂと電極端子１７間に挟まったＡＣＦ１０
の導電粒子１０ａにより上下方向のみ導通する。なお水
平方向は導電粒子１０ａの周囲に絶縁性のエポキシ樹脂
１０ｂが存在するために絶縁が保たれる。その結果、電
極端子１７上にドライバーＬＳＩ３が直接搭載される。
さらに、外部回路基板からの駆動信号、電源をドライバ
ーＬＳＩ３ヘ伝えるためのＦＰＣ（フレキシブル配線基
板）９と電極端子１７との接続も同様に行う。
【０００４】
【発明が解決しようとする課題】上記のようなＣＯＧ工
法を採用した場合、ドライバーＬＳＩ３のバンプ電極３
ａ、３ｂはドライバーＬＳＩ３の裏面側に存在し、且つ
周囲をＡＣＦ１０で覆われている。このような状態で、
ドライバーＬＳＩ３搭載後の点灯検査にて線欠陥等の表
示不良が発生した場合、ドライバーＬＳＩ３からの出力
波形を測定することができない。このため、表示不良の
原因がドライバーＬＳＩ３側にあるのか、あるいは電極
基板１上に形成された配線またはスイッチング素子側に
あるのかを究明することができず、有効な不良対策を施
すことができないため、歩留を向上させることが困難で
あった。このような問題を回避するため、例えば特開平
９−２６５９１号公報では、基板面上に形成された出力
配線上にドライバーＬＳＩとの接続用の電極とプローバ
ー接触用の検査用パッドをそれぞれ別に設けた液晶表示
装置が提案されている。しかしながら、この例では、ド
ライバーＬＳＩの出力数が増加した場合、検査用パッド
を設ける場所を確保するのが困難であり、その場所を確
保することは液晶表示装置の狭額縁化を阻む要因とな
る。また、この問題に対応するため、ドライバーＬＳＩ
をＡＣＦで接続する際に、ＡＣＦ中の樹脂が僅かに反応
するレベルの短時間での熱圧着を行い、その後点灯検査
を実施し良品の場合のみ再度十分な時間の熱圧着を実施
し、表示不良が発見された場合は直ちにそのＬＳＩを取
り外し、別のドライバーＬＳＩと交換するという方法も
ある。しかし、この方法を採用した場合、工程が複雑に
なり生産性を低下させるという欠点がある。
法を採用した場合、ドライバーＬＳＩ３のバンプ電極３
ａ、３ｂはドライバーＬＳＩ３の裏面側に存在し、且つ
周囲をＡＣＦ１０で覆われている。このような状態で、
ドライバーＬＳＩ３搭載後の点灯検査にて線欠陥等の表
示不良が発生した場合、ドライバーＬＳＩ３からの出力
波形を測定することができない。このため、表示不良の
原因がドライバーＬＳＩ３側にあるのか、あるいは電極
基板１上に形成された配線またはスイッチング素子側に
あるのかを究明することができず、有効な不良対策を施
すことができないため、歩留を向上させることが困難で
あった。このような問題を回避するため、例えば特開平
９−２６５９１号公報では、基板面上に形成された出力
配線上にドライバーＬＳＩとの接続用の電極とプローバ
ー接触用の検査用パッドをそれぞれ別に設けた液晶表示
装置が提案されている。しかしながら、この例では、ド
ライバーＬＳＩの出力数が増加した場合、検査用パッド
を設ける場所を確保するのが困難であり、その場所を確
保することは液晶表示装置の狭額縁化を阻む要因とな
る。また、この問題に対応するため、ドライバーＬＳＩ
をＡＣＦで接続する際に、ＡＣＦ中の樹脂が僅かに反応
するレベルの短時間での熱圧着を行い、その後点灯検査
を実施し良品の場合のみ再度十分な時間の熱圧着を実施
し、表示不良が発見された場合は直ちにそのＬＳＩを取
り外し、別のドライバーＬＳＩと交換するという方法も
ある。しかし、この方法を採用した場合、工程が複雑に
なり生産性を低下させるという欠点がある。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、ＣＯＧ工法を採用した液晶表示
装置において、線欠陥等の表示不良の原因究明が容易に
行える構造及びその検査方法を提供し、生産性の高い安
価な液晶表示装置を得ることを目的とする。
ためになされたもので、ＣＯＧ工法を採用した液晶表示
装置において、線欠陥等の表示不良の原因究明が容易に
行える構造及びその検査方法を提供し、生産性の高い安
価な液晶表示装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係わる液晶表示
装置は、相対向する二枚の絶縁性基板の間に液晶層を挟
んで複数の液晶表示素子を形成した表示部と、二枚の絶
縁性基板のうちの一方の絶縁性基板について表示部の外
周に位置するその周縁部上に搭載され液晶表示素子を駆
動する駆動用ＩＣとを備えた液晶表示装置であって、周
縁部には、複数の各液晶表示素子に接続された複数の出
力配線を含む出力配線列と、この出力配線列に絶縁膜を
介して交差する少なくとも１本のクロス配線が配置され
ており、駆動用ＩＣは外部回路基板からの入力用信号を
入力するための複数の入力バンプと各出力配線に接合さ
れた複数の出力バンプとを有し、またクロス配線にはプ
ローバーが接触可能な電極部が設けられているものであ
る。また、クロス配線は、出力配線列との交差部の配線
幅がその他の部分より幅広に形成されているものであ
る。また、出力配線列は、クロス配線との交差部の配線
幅がその他の部分より幅広に形成されているものであ
る。さらに、出力配線列とクロス配線の交差部近傍に、
出力配線列の各々の出力配線のアドレスを示す数字また
は記号を表記したものである。また、クロス配線は、駆
動用ＩＣの複数の出力バンプを含む出力バンプ列と複数
の入力バンプを含む入力バンプ列の間に配置されている
ものである。
装置は、相対向する二枚の絶縁性基板の間に液晶層を挟
んで複数の液晶表示素子を形成した表示部と、二枚の絶
縁性基板のうちの一方の絶縁性基板について表示部の外
周に位置するその周縁部上に搭載され液晶表示素子を駆
動する駆動用ＩＣとを備えた液晶表示装置であって、周
縁部には、複数の各液晶表示素子に接続された複数の出
力配線を含む出力配線列と、この出力配線列に絶縁膜を
介して交差する少なくとも１本のクロス配線が配置され
ており、駆動用ＩＣは外部回路基板からの入力用信号を
入力するための複数の入力バンプと各出力配線に接合さ
れた複数の出力バンプとを有し、またクロス配線にはプ
ローバーが接触可能な電極部が設けられているものであ
る。また、クロス配線は、出力配線列との交差部の配線
幅がその他の部分より幅広に形成されているものであ
る。また、出力配線列は、クロス配線との交差部の配線
幅がその他の部分より幅広に形成されているものであ
る。さらに、出力配線列とクロス配線の交差部近傍に、
出力配線列の各々の出力配線のアドレスを示す数字また
は記号を表記したものである。また、クロス配線は、駆
動用ＩＣの複数の出力バンプを含む出力バンプ列と複数
の入力バンプを含む入力バンプ列の間に配置されている
ものである。
【０００７】また、相対向する二枚の絶縁性基板の間に
液晶層を挟んで複数の液晶表示素子を形成した表示部
と、二枚の絶縁性基板のうちの一方の絶縁性基板につい
て表示部の外周に位置するその周縁部上に搭載され液晶
表示素子を駆動する従属接続された少なくとも２つの第
１、第２の駆動用ＩＣとを備えた液晶表示装置であっ
て、第１の駆動用ＩＣは外部回路基板からの入力用信号
を出力するための出力バンプ列を、第２の駆動用ＩＣは
入力用信号を入力するための入力バンプ列をそれぞれ有
し、周縁部には、第１の駆動用ＩＣの出力バンプ列と第
２の駆動用ＩＣの入力バンプ列を接続する複数の接続配
線を含む接続配線列と、接続配線列と絶縁膜を介して交
差する少なくとも１本のクロス配線が配置されており、
クロス配線にはプローバーが接触可能な電極部が設けら
れているものである。また、クロス配線は、接続配線列
との交差部の配線幅がその他の部分より幅広に形成され
ているものである。また、接続配線列は、クロス配線と
の交差部の配線幅がその他の部分より幅広に形成されて
いるものである。さらに、接続配線列とクロス配線の交
差部近傍に、接続配線列の各々の接続配線のアドレスを
示す数字または記号を表記したものである。また、電極
部は、クロス配線の配線幅より幅広に形成されているも
のである。また、電極部は、クロス配線の少なくとも一
方の端部に形成されているものである。
液晶層を挟んで複数の液晶表示素子を形成した表示部
と、二枚の絶縁性基板のうちの一方の絶縁性基板につい
て表示部の外周に位置するその周縁部上に搭載され液晶
表示素子を駆動する従属接続された少なくとも２つの第
１、第２の駆動用ＩＣとを備えた液晶表示装置であっ
て、第１の駆動用ＩＣは外部回路基板からの入力用信号
を出力するための出力バンプ列を、第２の駆動用ＩＣは
入力用信号を入力するための入力バンプ列をそれぞれ有
し、周縁部には、第１の駆動用ＩＣの出力バンプ列と第
２の駆動用ＩＣの入力バンプ列を接続する複数の接続配
線を含む接続配線列と、接続配線列と絶縁膜を介して交
差する少なくとも１本のクロス配線が配置されており、
クロス配線にはプローバーが接触可能な電極部が設けら
れているものである。また、クロス配線は、接続配線列
との交差部の配線幅がその他の部分より幅広に形成され
ているものである。また、接続配線列は、クロス配線と
の交差部の配線幅がその他の部分より幅広に形成されて
いるものである。さらに、接続配線列とクロス配線の交
差部近傍に、接続配線列の各々の接続配線のアドレスを
示す数字または記号を表記したものである。また、電極
部は、クロス配線の配線幅より幅広に形成されているも
のである。また、電極部は、クロス配線の少なくとも一
方の端部に形成されているものである。
【０００８】また、本発明に係わる液晶表示装置の検査
方法は、相対向する二枚の絶縁性基板の間に液晶層を挟
んで複数の液晶表示素子を形成した表示部と、二枚の絶
縁性基板のうちの一方の絶縁性基板表面の周縁部上に搭
載され液晶表示素子を駆動する駆動用ＩＣとを備え、周
縁部には、複数の各液晶表示素子に接続された複数の出
力配線を含む出力配線列と、この出力配線列に絶縁膜を
介して交差する少なくとも１本のクロス配線が配置され
ており、駆動用ＩＣは各出力配線に接合された複数の出
力バンプを有し、またクロス配線にはプローバーが接触
可能な電極部が設けられた液晶表示装置の製造工程にお
いて、線欠陥等の表示不良が発生した際にその原因を特
定するための検査方法であって、表示不良発生箇所のア
ドレスを特定しそのアドレスに該当する出力配線とクロ
ス配線との交差部に基板裏面側からレーザーを照射し出
力配線とクロス配線を接続させる工程と、クロス配線の
電極部にオシロスコープに接続されたプローバーを接触
させ出力配線上を流れる駆動用ＩＣからの出力波形をク
ロス配線を介して電極部より測定する工程とを含んで検
査するようにしたものである。
方法は、相対向する二枚の絶縁性基板の間に液晶層を挟
んで複数の液晶表示素子を形成した表示部と、二枚の絶
縁性基板のうちの一方の絶縁性基板表面の周縁部上に搭
載され液晶表示素子を駆動する駆動用ＩＣとを備え、周
縁部には、複数の各液晶表示素子に接続された複数の出
力配線を含む出力配線列と、この出力配線列に絶縁膜を
介して交差する少なくとも１本のクロス配線が配置され
ており、駆動用ＩＣは各出力配線に接合された複数の出
力バンプを有し、またクロス配線にはプローバーが接触
可能な電極部が設けられた液晶表示装置の製造工程にお
いて、線欠陥等の表示不良が発生した際にその原因を特
定するための検査方法であって、表示不良発生箇所のア
ドレスを特定しそのアドレスに該当する出力配線とクロ
ス配線との交差部に基板裏面側からレーザーを照射し出
力配線とクロス配線を接続させる工程と、クロス配線の
電極部にオシロスコープに接続されたプローバーを接触
させ出力配線上を流れる駆動用ＩＣからの出力波形をク
ロス配線を介して電極部より測定する工程とを含んで検
査するようにしたものである。
【０００９】また、相対向する二枚の絶縁性基板の間に
液晶層を挟んで複数の液晶表示素子を形成した表示部
と、二枚の絶縁性基板のうちの一方の絶縁性基板表面の
周縁部上に搭載され液晶表示素子を駆動する従属接続さ
れた少なくとも２つの第１、第２の駆動用ＩＣとを備
え、第１の駆動用ＩＣは外部回路基板からの入力用信号
を出力するための出力バンプ列を、第２の駆動用ＩＣは
入力用信号を入力するための入力バンプ列をそれぞれ有
し、周縁部には、第１の駆動用ＩＣの出力バンプ列と第
２の駆動用ＩＣの入力バンプ列とを接続する複数の接続
配線を含む接続配線列と、接続配線列と絶縁膜を介して
交差する少なくとも１本のクロス配線が配置されてお
り、クロス配線にはプローバーが接触可能な電極部が設
けられた液晶表示装置の製造工程において、線欠陥等の
表示不良が発生した際にその原因を特定するための検査
方法であって、表示不良発生箇所に関係する第１の駆動
用ＩＣの出力バンプと第２の駆動用ＩＣの入力バンプと
を接続する接続配線を特定し、この接続配線とクロス配
線との交差部に基板裏面側からレーザーを照射し接続配
線とクロス配線を接続させる工程と、クロス配線の電極
部にオシロスコープに接続されたプローバーを接触させ
接続配線上を流れる第１の駆動用ＩＣからの出力波形を
クロス配線を介して電極部より測定する工程とを含んで
検査するようにしたものである。
液晶層を挟んで複数の液晶表示素子を形成した表示部
と、二枚の絶縁性基板のうちの一方の絶縁性基板表面の
周縁部上に搭載され液晶表示素子を駆動する従属接続さ
れた少なくとも２つの第１、第２の駆動用ＩＣとを備
え、第１の駆動用ＩＣは外部回路基板からの入力用信号
を出力するための出力バンプ列を、第２の駆動用ＩＣは
入力用信号を入力するための入力バンプ列をそれぞれ有
し、周縁部には、第１の駆動用ＩＣの出力バンプ列と第
２の駆動用ＩＣの入力バンプ列とを接続する複数の接続
配線を含む接続配線列と、接続配線列と絶縁膜を介して
交差する少なくとも１本のクロス配線が配置されてお
り、クロス配線にはプローバーが接触可能な電極部が設
けられた液晶表示装置の製造工程において、線欠陥等の
表示不良が発生した際にその原因を特定するための検査
方法であって、表示不良発生箇所に関係する第１の駆動
用ＩＣの出力バンプと第２の駆動用ＩＣの入力バンプと
を接続する接続配線を特定し、この接続配線とクロス配
線との交差部に基板裏面側からレーザーを照射し接続配
線とクロス配線を接続させる工程と、クロス配線の電極
部にオシロスコープに接続されたプローバーを接触させ
接続配線上を流れる第１の駆動用ＩＣからの出力波形を
クロス配線を介して電極部より測定する工程とを含んで
検査するようにしたものである。
【００１０】
【発明の実施の形態】実施の形態１．以下に、本発明の
実施の形態を図面に基づいて説明する。図１は、本発明
の実施の形態１である液晶表示装置の電極端子部を示す
部分平面図、図２は図１中Ａ−Ａで示す部分で切断した
部分断面図である。本実施の形態では、半導体層として
アモルファスシシリコン（以下ａ−Ｓiという）を用い
た逆スタガ型構造のトランジスタを採用し、基板周縁部
上にＣＯＧ工法を用いてドライバーＬＳＩを搭載した液
晶表示装置について説明する。まず、液晶表示装置の構
造について簡単に説明する。液晶表示装置は、相対向す
る二枚の絶縁性基板である電極基板１と対向基板２の間
に液晶層を挟んで複数の液晶表示素子を形成した表示部
を備えている。電極基板１の表示部には、複数本のゲー
ト配線及びソース配線、それらの交差部付近に配置され
たスイッチング素子である薄膜トランジスタ、この薄膜
トランジスタに接続された画素電極（いずれも図示せ
ず）等がマトリクス状に配置されている。また、対向基
板２の表示部には、透明導電膜よりなる対向電極、カラ
ー表示用の着色フィルタ層及び各画素間に配置されたブ
ラックマトリクス（いずれも図示せず）等が形成されて
いる。電極基板１と対向基板２は、液晶層及びスペーサ
を介して重ね合わされシール材により接続されている。
実施の形態を図面に基づいて説明する。図１は、本発明
の実施の形態１である液晶表示装置の電極端子部を示す
部分平面図、図２は図１中Ａ−Ａで示す部分で切断した
部分断面図である。本実施の形態では、半導体層として
アモルファスシシリコン（以下ａ−Ｓiという）を用い
た逆スタガ型構造のトランジスタを採用し、基板周縁部
上にＣＯＧ工法を用いてドライバーＬＳＩを搭載した液
晶表示装置について説明する。まず、液晶表示装置の構
造について簡単に説明する。液晶表示装置は、相対向す
る二枚の絶縁性基板である電極基板１と対向基板２の間
に液晶層を挟んで複数の液晶表示素子を形成した表示部
を備えている。電極基板１の表示部には、複数本のゲー
ト配線及びソース配線、それらの交差部付近に配置され
たスイッチング素子である薄膜トランジスタ、この薄膜
トランジスタに接続された画素電極（いずれも図示せ
ず）等がマトリクス状に配置されている。また、対向基
板２の表示部には、透明導電膜よりなる対向電極、カラ
ー表示用の着色フィルタ層及び各画素間に配置されたブ
ラックマトリクス（いずれも図示せず）等が形成されて
いる。電極基板１と対向基板２は、液晶層及びスペーサ
を介して重ね合わされシール材により接続されている。
【００１１】また、電極基板１の表示部の外周に位置す
る周縁部上には電極端子部が形成され、液晶表示素子を
駆動する駆動用ＩＣであるドライバーＬＳＩ３が搭載さ
れている。ソース側電極端子部の構造について説明す
る。電極基板１の周縁部上には、表示部の複数の各液晶
表示素子に接続された複数の出力配線であるソース配線
４を含むソース配線列４ａが配置されている。ソース配
線４の先端部には、ドライバーＬＳＩ３の出力バンプ３
ｂが接合されるソース電極端子４ｂが設けられている。
このためドライバーＬＳＩ３の複数の出力バンプ３ｂと
同じ数のソース電極端子４ｂが近接して配置され、ソー
ス電極端子ブロック４ｃを構成している。さらに、ドラ
イバーＬＳＩ３の入力バンプ３ａ列と出力バンプ３ｂ列
の間には、１本のクロス配線５が配置されている。クロ
ス配線５は、ソース配線４とは異なる金属層で形成され
ており、本実施の形態ではゲート配線と同じ金属層で形
成されている。このため、クロス配線５は、ソース配線
列４ａとゲート絶縁膜６を介して交差している。また、
クロス配線５には、その両側の先端部に検査用のプロー
バーが接触可能なクロス配線電極５ａ、５ｂが設けられ
ている。クロス配線電極５ａ、５ｂは、クロス配線５の
配線幅より幅広に形成されており、ゲート絶縁膜６及び
パッシベーション膜７にて覆われておらず、それらの絶
縁膜から露出している。さらに、電極基板１の周縁部上
の最端部には、ソ−ス配線列４ａと同じ金属層で形成さ
れたドライバーＬＳＩ３の入力用配線８が配置される。
入力用配線８の一方の端部にはドライバーＬＳＩ３の複
数の入力バンプ３ａと接続するためのＬＳＩ用電極８ａ
が、他方の端部には外部回路基板よりドライバーＬＳＩ
３に駆動信号、電源を供給するためのＦＰＣ（フレキシ
ブル配線基板）９と接続するためのＦＰＣ用電極８ｂが
形成されている。
る周縁部上には電極端子部が形成され、液晶表示素子を
駆動する駆動用ＩＣであるドライバーＬＳＩ３が搭載さ
れている。ソース側電極端子部の構造について説明す
る。電極基板１の周縁部上には、表示部の複数の各液晶
表示素子に接続された複数の出力配線であるソース配線
４を含むソース配線列４ａが配置されている。ソース配
線４の先端部には、ドライバーＬＳＩ３の出力バンプ３
ｂが接合されるソース電極端子４ｂが設けられている。
このためドライバーＬＳＩ３の複数の出力バンプ３ｂと
同じ数のソース電極端子４ｂが近接して配置され、ソー
ス電極端子ブロック４ｃを構成している。さらに、ドラ
イバーＬＳＩ３の入力バンプ３ａ列と出力バンプ３ｂ列
の間には、１本のクロス配線５が配置されている。クロ
ス配線５は、ソース配線４とは異なる金属層で形成され
ており、本実施の形態ではゲート配線と同じ金属層で形
成されている。このため、クロス配線５は、ソース配線
列４ａとゲート絶縁膜６を介して交差している。また、
クロス配線５には、その両側の先端部に検査用のプロー
バーが接触可能なクロス配線電極５ａ、５ｂが設けられ
ている。クロス配線電極５ａ、５ｂは、クロス配線５の
配線幅より幅広に形成されており、ゲート絶縁膜６及び
パッシベーション膜７にて覆われておらず、それらの絶
縁膜から露出している。さらに、電極基板１の周縁部上
の最端部には、ソ−ス配線列４ａと同じ金属層で形成さ
れたドライバーＬＳＩ３の入力用配線８が配置される。
入力用配線８の一方の端部にはドライバーＬＳＩ３の複
数の入力バンプ３ａと接続するためのＬＳＩ用電極８ａ
が、他方の端部には外部回路基板よりドライバーＬＳＩ
３に駆動信号、電源を供給するためのＦＰＣ（フレキシ
ブル配線基板）９と接続するためのＦＰＣ用電極８ｂが
形成されている。
【００１２】次に、本実施の形態における液晶表示装置
の製造方法のうち、特に電極基板１の製造方法について
説明する。まず、ガラス（例えば商品名ＡＮ６３５）等
の透明絶縁性基板上にスパッタリングにてＣｒ、Ａｌ、
Ｔａ、Ｔｉ、Ｍｏ等の金属膜を成膜し、写真製版により
パターニングし、クロス配線５及びクロス配線電極５
ａ、５ｂ、表示部のゲート電極及びゲート配線、電極端
子部のゲート端子電極、外部入力信号を取り込む電極端
子等を同時に形成する。次に、プラズマＣＶＤを用いて
例えばＳｉＮを成膜し、ゲ−ト絶縁膜６を形成する。続
いて、ゲート電極及びゲート絶縁膜６上にチャネル層と
なるａ−Ｓｉ及びコンタクト層となるＮ+型のａ−Ｓｉ
を連続して成膜後、パターニングして表示部の各液晶表
示素子を駆動するための薄膜トランジスタを形成する。
さらに、スパッタリングにてＣｒ、Ａｌ、Ｍｏ等の金属
膜を成膜後、パターニングして表示部のドレイン電極、
ソース配線及びソース電極、電極端子部のソース配線列
４ａ及び外部入力信号を取り込む入力用配線８等を同時
に形成する。続いてスパッタリングにてＩＴＯを成膜
後、パターニングして画素電極を形成する。同時に電極
端子部のゲ−ト電極端子、ソース電極端子４ｂ及び入力
用配線８のＬＳＩ用電極８ａ、ＦＰＣ用電極８ｂ部分に
もＩＴＯを形成し、Ｃｒ、Ａｌなどの配線材料で形成さ
れた電極端子の表面が露出することにより酸化膜が形成
されＡＣＦとの導通不良が発生することを防ぐ。最後に
液晶層にＤＣ成分が入るのを防ぐためにプラズマＣＶＤ
にてＳｉＮ等を成膜しパッシベーション膜７を形成す
る。その後、ゲート電極端子、ソース電極端子４ｂ及び
入力用配線８のＬＳＩ用電極８ａ、ＦＰＣ用電極８ｂ部
分のパッシベーション膜７を除去し、ＩＴＯを露出させ
る。これにより、本実施の形態における電極基板１が完
成する。なお、対向基板２の製造方法や、電極基板１と
対向基板２を重ね合わせて接着し液晶を注入する組立工
程等については、ここでは説明を省略する。
の製造方法のうち、特に電極基板１の製造方法について
説明する。まず、ガラス（例えば商品名ＡＮ６３５）等
の透明絶縁性基板上にスパッタリングにてＣｒ、Ａｌ、
Ｔａ、Ｔｉ、Ｍｏ等の金属膜を成膜し、写真製版により
パターニングし、クロス配線５及びクロス配線電極５
ａ、５ｂ、表示部のゲート電極及びゲート配線、電極端
子部のゲート端子電極、外部入力信号を取り込む電極端
子等を同時に形成する。次に、プラズマＣＶＤを用いて
例えばＳｉＮを成膜し、ゲ−ト絶縁膜６を形成する。続
いて、ゲート電極及びゲート絶縁膜６上にチャネル層と
なるａ−Ｓｉ及びコンタクト層となるＮ+型のａ−Ｓｉ
を連続して成膜後、パターニングして表示部の各液晶表
示素子を駆動するための薄膜トランジスタを形成する。
さらに、スパッタリングにてＣｒ、Ａｌ、Ｍｏ等の金属
膜を成膜後、パターニングして表示部のドレイン電極、
ソース配線及びソース電極、電極端子部のソース配線列
４ａ及び外部入力信号を取り込む入力用配線８等を同時
に形成する。続いてスパッタリングにてＩＴＯを成膜
後、パターニングして画素電極を形成する。同時に電極
端子部のゲ−ト電極端子、ソース電極端子４ｂ及び入力
用配線８のＬＳＩ用電極８ａ、ＦＰＣ用電極８ｂ部分に
もＩＴＯを形成し、Ｃｒ、Ａｌなどの配線材料で形成さ
れた電極端子の表面が露出することにより酸化膜が形成
されＡＣＦとの導通不良が発生することを防ぐ。最後に
液晶層にＤＣ成分が入るのを防ぐためにプラズマＣＶＤ
にてＳｉＮ等を成膜しパッシベーション膜７を形成す
る。その後、ゲート電極端子、ソース電極端子４ｂ及び
入力用配線８のＬＳＩ用電極８ａ、ＦＰＣ用電極８ｂ部
分のパッシベーション膜７を除去し、ＩＴＯを露出させ
る。これにより、本実施の形態における電極基板１が完
成する。なお、対向基板２の製造方法や、電極基板１と
対向基板２を重ね合わせて接着し液晶を注入する組立工
程等については、ここでは説明を省略する。
【００１３】次に、ドライバーＬＳＩ３の搭載方法につ
いて図３を用いて説明する。まず、電極基板１表面の周
縁部上に形成されたＬＳＩ用電極８ａ及びソース電極端
子４ｂ上にＡＣＦ（異方性導電膜）１０を貼り付けす
る。次に、ドライバーＬＳＩ３の入力バンプ３ａとＬＳ
Ｉ用電極８ａ、及び出力バンプ３ｂとソース電極端子４
ｂとを精度良くアライメントした後、加熱加圧ツールを
用いて熱圧着する。この時の条件は、加熱温度１７０〜
２００℃、時間１０〜２０秒、圧力３０〜１００Ｐａと
する。すると、ドライバーＬＳＩ３の入力バンプ３ａと
ＬＳＩ用電極８ａの間、及び出力バンプ３ｂとソース電
極端子４ｂの間に挟まったＡＣＦ１０の導電粒子１０ａ
により上下方向が導通する。すなわち入力バンプ３ａと
ＬＳＩ用電極８ａ、及び出力バンプ３ｂとソース電極端
子４ｂが電気的に接続される。なお、水平方向は導電粒
子１０ａの周囲に絶縁性のエポキシ樹脂１０ｂが存在す
るため絶縁が保たれる。続いて、ＦＰＣ９とＦＰＣ用電
極８ｂとの接続も同様にＡＣＦ１０を用いて行う。ＦＰ
Ｃ９は、厚さ３０〜７０μｍ程度のポリイミドフィルム
９ａ、厚さ８〜２５μｍの銅箔９ｂ及びポリイミド系の
ソルダーレジスト９ｃより構成されている。最後に、ド
ライバーＬＳＩ３と対向基板２の端部２ａ間、ドライバ
ーＬＳＩ３とＦＰＣ９間の配線部の腐食を防ぐために絶
縁性樹脂１１を塗布する。絶縁性樹脂１１としては主に
シリコーン樹脂、アクリル樹脂、フッソ樹脂、ウレタン
樹脂等が用いられ、ディスペンサーを用いて塗布され
る。この時、パッシベーション膜７より露出していたク
ロス配線電極５ａ、５ｂも絶縁性樹脂１１にて覆われ
る。
いて図３を用いて説明する。まず、電極基板１表面の周
縁部上に形成されたＬＳＩ用電極８ａ及びソース電極端
子４ｂ上にＡＣＦ（異方性導電膜）１０を貼り付けす
る。次に、ドライバーＬＳＩ３の入力バンプ３ａとＬＳ
Ｉ用電極８ａ、及び出力バンプ３ｂとソース電極端子４
ｂとを精度良くアライメントした後、加熱加圧ツールを
用いて熱圧着する。この時の条件は、加熱温度１７０〜
２００℃、時間１０〜２０秒、圧力３０〜１００Ｐａと
する。すると、ドライバーＬＳＩ３の入力バンプ３ａと
ＬＳＩ用電極８ａの間、及び出力バンプ３ｂとソース電
極端子４ｂの間に挟まったＡＣＦ１０の導電粒子１０ａ
により上下方向が導通する。すなわち入力バンプ３ａと
ＬＳＩ用電極８ａ、及び出力バンプ３ｂとソース電極端
子４ｂが電気的に接続される。なお、水平方向は導電粒
子１０ａの周囲に絶縁性のエポキシ樹脂１０ｂが存在す
るため絶縁が保たれる。続いて、ＦＰＣ９とＦＰＣ用電
極８ｂとの接続も同様にＡＣＦ１０を用いて行う。ＦＰ
Ｃ９は、厚さ３０〜７０μｍ程度のポリイミドフィルム
９ａ、厚さ８〜２５μｍの銅箔９ｂ及びポリイミド系の
ソルダーレジスト９ｃより構成されている。最後に、ド
ライバーＬＳＩ３と対向基板２の端部２ａ間、ドライバ
ーＬＳＩ３とＦＰＣ９間の配線部の腐食を防ぐために絶
縁性樹脂１１を塗布する。絶縁性樹脂１１としては主に
シリコーン樹脂、アクリル樹脂、フッソ樹脂、ウレタン
樹脂等が用いられ、ディスペンサーを用いて塗布され
る。この時、パッシベーション膜７より露出していたク
ロス配線電極５ａ、５ｂも絶縁性樹脂１１にて覆われ
る。
【００１４】次に、本実施の形態による液晶表示装置に
おいて表示不良が発生した際の検査方法について、図４
及び図５を用いて説明する。ドライバーＬＳＩ３及びＦ
ＰＣ９を搭載後の液晶表示パネルについて、信号発生器
より各ソース配線４に順次信号を入力し、表示部におい
て所定の映像信号が得られるか否かを確認する点灯検査
を行う。このとき、所定の映像信号が得られなかった箇
所、すなわち線欠陥等の表示不良が発生した箇所のアド
レスを、信号発生器のアドレス出し機能により特定す
る。次に、そのアドレスに該当するソース配線４とクロ
ス配線５との交差部１２に対し、図４に示すようにＹＡ
Ｇレーザー１３を電極基板１の裏面側すなわちガラス基
板１ａ側から照射する。このレーザーの熱によりゲート
絶縁膜６は突き破られ、ソース配線４とクロス配線５が
短絡し電気的に接続される（図４中、１４はソース配線
４とクロス配線５の短絡部を示す）。この時、確実な導
通をとるためにレーザー照射は数回に分けて行うことが
望ましい。また、図５に示すように、ソース配線４とク
ロス配線５の交差部１２の配線幅をそれぞれその他の部
分よりも幅広に形成し、照射エリアを十分に確保するこ
とも有効である。さらに、レーザー照射部を容易に割り
出すために、交差部１２のごく近傍に各ソース配線４の
アドレス番号１５を表記しても良い。アドレス番号１５
は、ソース配線材料、クロス配線材料、またはａ−Ｓi
等を用いて形成することができる。なお、アドレス番号
１５の代わりに点や記号等を表記してもよい。続いて、
クロス配線電極５ａ（または５ｂ）上を覆う絶縁性樹脂
１１の除去を行う。絶縁性樹脂１１がアクリル樹脂の場
合、アセトンを浸した綿棒でふき取ることにより簡単に
除去することができる。その後、クロス配線電極５ａ
（または５ｂ）にオシロスコープに接続されたプローバ
ーを接触させ、不良発生箇所であるソース配線４のソー
ス電極端子４ｂに接続されたドライバーＬＳＩ３の出力
バンプ３ｂからの出力波形をクロス配線５を介してクロ
ス配線電極５ａ（または５ｂ）より測定し、不良原因を
究明する。具体的には、クロス配線電極５ａ（または５
ｂ）にオシロスコープに接続されたプローバーを接触さ
せた状態で再び点灯検査を実施し、オシロスコープに表
示される出力波形から、不良の原因がドライバーＬＳＩ
３側の出力異常であるのか、電極基板１上に形成された
配線の断線またはＴＦＴの異常であるのか等を特定す
る。
おいて表示不良が発生した際の検査方法について、図４
及び図５を用いて説明する。ドライバーＬＳＩ３及びＦ
ＰＣ９を搭載後の液晶表示パネルについて、信号発生器
より各ソース配線４に順次信号を入力し、表示部におい
て所定の映像信号が得られるか否かを確認する点灯検査
を行う。このとき、所定の映像信号が得られなかった箇
所、すなわち線欠陥等の表示不良が発生した箇所のアド
レスを、信号発生器のアドレス出し機能により特定す
る。次に、そのアドレスに該当するソース配線４とクロ
ス配線５との交差部１２に対し、図４に示すようにＹＡ
Ｇレーザー１３を電極基板１の裏面側すなわちガラス基
板１ａ側から照射する。このレーザーの熱によりゲート
絶縁膜６は突き破られ、ソース配線４とクロス配線５が
短絡し電気的に接続される（図４中、１４はソース配線
４とクロス配線５の短絡部を示す）。この時、確実な導
通をとるためにレーザー照射は数回に分けて行うことが
望ましい。また、図５に示すように、ソース配線４とク
ロス配線５の交差部１２の配線幅をそれぞれその他の部
分よりも幅広に形成し、照射エリアを十分に確保するこ
とも有効である。さらに、レーザー照射部を容易に割り
出すために、交差部１２のごく近傍に各ソース配線４の
アドレス番号１５を表記しても良い。アドレス番号１５
は、ソース配線材料、クロス配線材料、またはａ−Ｓi
等を用いて形成することができる。なお、アドレス番号
１５の代わりに点や記号等を表記してもよい。続いて、
クロス配線電極５ａ（または５ｂ）上を覆う絶縁性樹脂
１１の除去を行う。絶縁性樹脂１１がアクリル樹脂の場
合、アセトンを浸した綿棒でふき取ることにより簡単に
除去することができる。その後、クロス配線電極５ａ
（または５ｂ）にオシロスコープに接続されたプローバ
ーを接触させ、不良発生箇所であるソース配線４のソー
ス電極端子４ｂに接続されたドライバーＬＳＩ３の出力
バンプ３ｂからの出力波形をクロス配線５を介してクロ
ス配線電極５ａ（または５ｂ）より測定し、不良原因を
究明する。具体的には、クロス配線電極５ａ（または５
ｂ）にオシロスコープに接続されたプローバーを接触さ
せた状態で再び点灯検査を実施し、オシロスコープに表
示される出力波形から、不良の原因がドライバーＬＳＩ
３側の出力異常であるのか、電極基板１上に形成された
配線の断線またはＴＦＴの異常であるのか等を特定す
る。
【００１５】本実施の形態では、クロス配線５の両側の
先端部にクロス配線電極５ａ、５ｂを設けたが、片側の
みでもかまわない。ただし、複数の表示不良が発生した
場合に備え、クロス配線電極は複数箇所に設けることが
望ましい。例えば、２本の表示不良が発生した場合の検
査方法について、図６を用いて説明する。図６に示すよ
うに、２本のソース配線４００、４０３に線欠陥が発生
した場合、これらのソース配線４００とソース配線４０
３間のクロス配線５上で且つ他のソース配線４０１、４
０２とクロス配線５との交差部以外の箇所、例えば図中
Ｘで示す箇所に、ガラス基板側からＹＡＧレーザーを照
射し、クロス配線５を溶解、切断する。これにより、ク
ロス配線５は２本に分断され、それぞれの先端部にクロ
ス配線電極５ａ、５ｂが設けられた状態となる。続い
て、ソース配線４００、４０３とクロス配線５の交差部
１２、すなわちアドレス番号１５が（１００）及び（１
０３）の交差部１２に対し、ＹＡＧレーザーをガラス基
板側から照射し、ゲート絶縁膜６を突き破る穴を開け、
ソース配線４００、４０３とクロス配線５とをそれぞれ
短絡させる（図中、１４ａ、１４ｂは短絡部を示す）。
その後、クロス配線電極５ａにプローバーを接触させた
状態で点灯検査を行い、ソース電極端子４００ｂに接続
されたドライバーＬＳＩ３の出力バンプ３ｂからの出力
波形を観察する。同様に、クロス配線電極５ｂにプロー
バーを接触させ、ソース電極端子４０３ｂに接続された
ドライバーＬＳＩ３の出力バンプ３ｂからの出力波形を
測定し、それぞれの波形から不良の原因を特定する。
先端部にクロス配線電極５ａ、５ｂを設けたが、片側の
みでもかまわない。ただし、複数の表示不良が発生した
場合に備え、クロス配線電極は複数箇所に設けることが
望ましい。例えば、２本の表示不良が発生した場合の検
査方法について、図６を用いて説明する。図６に示すよ
うに、２本のソース配線４００、４０３に線欠陥が発生
した場合、これらのソース配線４００とソース配線４０
３間のクロス配線５上で且つ他のソース配線４０１、４
０２とクロス配線５との交差部以外の箇所、例えば図中
Ｘで示す箇所に、ガラス基板側からＹＡＧレーザーを照
射し、クロス配線５を溶解、切断する。これにより、ク
ロス配線５は２本に分断され、それぞれの先端部にクロ
ス配線電極５ａ、５ｂが設けられた状態となる。続い
て、ソース配線４００、４０３とクロス配線５の交差部
１２、すなわちアドレス番号１５が（１００）及び（１
０３）の交差部１２に対し、ＹＡＧレーザーをガラス基
板側から照射し、ゲート絶縁膜６を突き破る穴を開け、
ソース配線４００、４０３とクロス配線５とをそれぞれ
短絡させる（図中、１４ａ、１４ｂは短絡部を示す）。
その後、クロス配線電極５ａにプローバーを接触させた
状態で点灯検査を行い、ソース電極端子４００ｂに接続
されたドライバーＬＳＩ３の出力バンプ３ｂからの出力
波形を観察する。同様に、クロス配線電極５ｂにプロー
バーを接触させ、ソース電極端子４０３ｂに接続された
ドライバーＬＳＩ３の出力バンプ３ｂからの出力波形を
測定し、それぞれの波形から不良の原因を特定する。
【００１６】なお、さらに多くの断線に備えてクロス配
線５を複数本形成してもよい。図７は、ソース配線列４
ａと交差する２本のクロス配線５１、５２をほぼ平行に
配置し、それぞれの両側の先端部にクロス配線電極５１
ａ、５１ｂ及び５２ａ、５２ｂを設けた例である。この
例では、４本までの線欠陥等の表示不良に対応可能であ
る。また、図示しないが、クロス配線５を途中で分岐さ
せてそれぞれの先端部にクロス配線電極を設けてもよ
い。また、クロス配線電極をクロス配線５の先端部以外
の箇所に設けても良い。さらに、クロス配線５は直線で
無くともその効力をいささかも減ずるものではない。ま
た、本実施の形態では、液晶表示装置の狭額縁化に対応
するためにクロス配線５をドライバーＬＳＩ３の入力バ
ンプ３ａ列と出力バンプ３ｂ列の端子列間に形成した
が、クロス配線５はソース配線列４ａと交差する位置で
あればよく、例えばドライバーＬＳＩ３と対向基板２の
端部２ａとの間に形成してもよい。
線５を複数本形成してもよい。図７は、ソース配線列４
ａと交差する２本のクロス配線５１、５２をほぼ平行に
配置し、それぞれの両側の先端部にクロス配線電極５１
ａ、５１ｂ及び５２ａ、５２ｂを設けた例である。この
例では、４本までの線欠陥等の表示不良に対応可能であ
る。また、図示しないが、クロス配線５を途中で分岐さ
せてそれぞれの先端部にクロス配線電極を設けてもよ
い。また、クロス配線電極をクロス配線５の先端部以外
の箇所に設けても良い。さらに、クロス配線５は直線で
無くともその効力をいささかも減ずるものではない。ま
た、本実施の形態では、液晶表示装置の狭額縁化に対応
するためにクロス配線５をドライバーＬＳＩ３の入力バ
ンプ３ａ列と出力バンプ３ｂ列の端子列間に形成した
が、クロス配線５はソース配線列４ａと交差する位置で
あればよく、例えばドライバーＬＳＩ３と対向基板２の
端部２ａとの間に形成してもよい。
【００１７】以上のように、本実施の形態によれば、Ｃ
ＯＧ工法を採用した液晶表示装置において、電極基板１
表面の周縁部上にソース配線列４ａとゲート絶縁膜６を
介して交差しその両側の先端部にクロス配線電極５ａ、
５ｂが設けられた１本のクロス配線５を配置することに
より、ドライバーＬＳＩ３搭載後の点灯検査にて線欠陥
等の表示不良が発生した場合、不良発生箇所のソース配
線４とクロス配線５との交差部１２に基板裏面側からＹ
ＡＧレーザーを照射しソース配線４とクロス配線５を接
続させ、クロス配線電極５ａ（または５ｂ）にオシロス
コープに接続されたプローバーを接触させることによ
り、不良発生箇所のソース配線４上を流れるドライバー
ＬＳＩ３からの出力波形を測定することができる。これ
により、表示不良の原因究明が容易に行えるようにな
り、生産性が高く安価な液晶表示装置が得られる。な
お、クロス配線５はゲート配線と同時に形成することが
できるため、従来に比べて工程数を増やす必要はない。
また、クロス配線５をドライバーＬＳＩ３の入力バンプ
３ａ列と出力バンプ３ｂ列の間に配置することにより、
クロス配線５を配置する場所を新たに確保する必要がな
いため、液晶表示装置の狭額縁化に対応できる。
ＯＧ工法を採用した液晶表示装置において、電極基板１
表面の周縁部上にソース配線列４ａとゲート絶縁膜６を
介して交差しその両側の先端部にクロス配線電極５ａ、
５ｂが設けられた１本のクロス配線５を配置することに
より、ドライバーＬＳＩ３搭載後の点灯検査にて線欠陥
等の表示不良が発生した場合、不良発生箇所のソース配
線４とクロス配線５との交差部１２に基板裏面側からＹ
ＡＧレーザーを照射しソース配線４とクロス配線５を接
続させ、クロス配線電極５ａ（または５ｂ）にオシロス
コープに接続されたプローバーを接触させることによ
り、不良発生箇所のソース配線４上を流れるドライバー
ＬＳＩ３からの出力波形を測定することができる。これ
により、表示不良の原因究明が容易に行えるようにな
り、生産性が高く安価な液晶表示装置が得られる。な
お、クロス配線５はゲート配線と同時に形成することが
できるため、従来に比べて工程数を増やす必要はない。
また、クロス配線５をドライバーＬＳＩ３の入力バンプ
３ａ列と出力バンプ３ｂ列の間に配置することにより、
クロス配線５を配置する場所を新たに確保する必要がな
いため、液晶表示装置の狭額縁化に対応できる。
【００１８】実施の形態２.次に、電極基板の周縁部上
の一辺に、従属接続された複数のドライバーＬＳＩが搭
載されている液晶表示装置に対して、クロス配線を適用
した例について説明する。図８は、本発明の実施の形態
２である液晶表示装置のソース側電極端子部を示す部分
平面図である。なお、図中、同一、相当部分には同一符
号を付し説明を省略する。本実施の形態における液晶表
示装置は、電極基板１表面の周縁部上の一辺に図中点線
で示す従属接続された複数のドライバーＬＳＩである第
１のドライバーＬＳＩ３１、及び第２のドライバーＬＳ
Ｉ３２・・・が搭載されている。そのうち、最端部に位
置する第１のドライバーＬＳＩ３１には、図示しないＦ
ＰＣを介して外部回路基板より駆動信号、電源が供給さ
れる。図において、ドライバーＬＳＩ３１の長辺部には
電源系のバンプ列３ｃ、一方の短辺部には入力用信号系
のバンプ列３ｄ、もう一方の短辺部には入力用信号を第
２のドライバーＬＳＩ３２に出力するための出力バンプ
列３ｅが配置されている。また、第１のドライバーＬＳ
Ｉ３１に従属接続された第２のドライバーＬＳＩ３２
は、入力用信号を入力するための入力バンプ列３ｆを有
する。
の一辺に、従属接続された複数のドライバーＬＳＩが搭
載されている液晶表示装置に対して、クロス配線を適用
した例について説明する。図８は、本発明の実施の形態
２である液晶表示装置のソース側電極端子部を示す部分
平面図である。なお、図中、同一、相当部分には同一符
号を付し説明を省略する。本実施の形態における液晶表
示装置は、電極基板１表面の周縁部上の一辺に図中点線
で示す従属接続された複数のドライバーＬＳＩである第
１のドライバーＬＳＩ３１、及び第２のドライバーＬＳ
Ｉ３２・・・が搭載されている。そのうち、最端部に位
置する第１のドライバーＬＳＩ３１には、図示しないＦ
ＰＣを介して外部回路基板より駆動信号、電源が供給さ
れる。図において、ドライバーＬＳＩ３１の長辺部には
電源系のバンプ列３ｃ、一方の短辺部には入力用信号系
のバンプ列３ｄ、もう一方の短辺部には入力用信号を第
２のドライバーＬＳＩ３２に出力するための出力バンプ
列３ｅが配置されている。また、第１のドライバーＬＳ
Ｉ３１に従属接続された第２のドライバーＬＳＩ３２
は、入力用信号を入力するための入力バンプ列３ｆを有
する。
【００１９】本実施の形態では、電極基板１表面の周縁
部上に、第１のドライバーＬＳＩ３１の出力バンプ列３
ｅと第２のドライバーＬＳＩ３２の入力バンプ列３ｆと
を接続する複数の接続配線１６を含む接続配線列１６ａ
が配置されている。この接続配線列１６ａは、ソース配
線４と同じ材料で形成されている。さらに、第１のドラ
イバーＬＳＩ３１の出力バンプ列３ｅと第２のドライバ
ーＬＳＩ３２の入力バンプ列３ｆの間には、図中点線で
示すクロス配線５３が配置されている。クロス配線５３
は、接続配線列１６ａとは異なる金属層で形成されたも
ので、本実施の形態ではゲート配線と同じ材料で形成さ
れている。このため、クロス配線５３は、接続配線列１
６ａとゲート絶縁膜を介して交差しており、その両側の
先端部には検査用のプローバーが接触可能なクロス配線
電極５３ａ、５３ｂが設けられている。クロス配線電極
５３ａ、５３ｂは、クロス配線５３の配線幅より幅広に
形成され、ゲート絶縁膜６及びパッシベーション膜７に
て覆われておらず、それらの絶縁膜から露出している。
また、クロス配線５３と接続配線列１６ａの交差部１８
の配線幅は、それぞれその他の部分の配線幅よりも幅広
に形成されている。さらに、接続配線列１６ａとクロス
配線５３の交差部１８近傍に、接続配線列１６ａの各々
の接続配線１６のアドレスを示す数字または記号を表記
してもよい。なお、本実施の形態における電極基板１の
形成方法並びにドライバーＬＳＩの搭載方法について
は、前記実施の形態１と同様であるため説明を省略す
る。
部上に、第１のドライバーＬＳＩ３１の出力バンプ列３
ｅと第２のドライバーＬＳＩ３２の入力バンプ列３ｆと
を接続する複数の接続配線１６を含む接続配線列１６ａ
が配置されている。この接続配線列１６ａは、ソース配
線４と同じ材料で形成されている。さらに、第１のドラ
イバーＬＳＩ３１の出力バンプ列３ｅと第２のドライバ
ーＬＳＩ３２の入力バンプ列３ｆの間には、図中点線で
示すクロス配線５３が配置されている。クロス配線５３
は、接続配線列１６ａとは異なる金属層で形成されたも
ので、本実施の形態ではゲート配線と同じ材料で形成さ
れている。このため、クロス配線５３は、接続配線列１
６ａとゲート絶縁膜を介して交差しており、その両側の
先端部には検査用のプローバーが接触可能なクロス配線
電極５３ａ、５３ｂが設けられている。クロス配線電極
５３ａ、５３ｂは、クロス配線５３の配線幅より幅広に
形成され、ゲート絶縁膜６及びパッシベーション膜７に
て覆われておらず、それらの絶縁膜から露出している。
また、クロス配線５３と接続配線列１６ａの交差部１８
の配線幅は、それぞれその他の部分の配線幅よりも幅広
に形成されている。さらに、接続配線列１６ａとクロス
配線５３の交差部１８近傍に、接続配線列１６ａの各々
の接続配線１６のアドレスを示す数字または記号を表記
してもよい。なお、本実施の形態における電極基板１の
形成方法並びにドライバーＬＳＩの搭載方法について
は、前記実施の形態１と同様であるため説明を省略す
る。
【００２０】次に、本実施の形態による液晶表示装置に
おいて表示不良が発生した際の検査方法について簡単に
説明する。ドライバーＬＳＩ３１、３２及びＦＰＣ搭載
後の点灯検査にて、線欠陥などの表示不良、特にドライ
バーＬＳＩ（３１または３２）のブロック全てに表示不
良が発生した場合、不良発生箇所に関係する第１のドラ
イバーＬＳＩ３１の出力バンプと第２のドライバーＬＳ
Ｉ３２の入力バンプとを接続する接続配線１６を特定す
る。次に、この接続配線１６とクロス配線５３との交差
部１８に電極基板１裏面のガラス基板側からＹＡＧレー
ザーを照射し、接続配線１６とクロス配線５３を接続さ
せる。続いて、クロス配線電極５３ａ（または５３ｂ）
上を覆う絶縁性樹脂の除去を行う。その後、クロス配線
電極５３ａ（または５３ｂ）にオシロスコープに接続し
たプローバーを接触させ、接続配線１６上を流れる第１
の駆動用ＬＳＩ３１からの出力波形をクロス配線５３を
介して測定し、オシロスコープに現れる波形から不良原
因を特定する。これにより、本実施の形態においても前
記実施の形態１と同様の効果が得られる。
おいて表示不良が発生した際の検査方法について簡単に
説明する。ドライバーＬＳＩ３１、３２及びＦＰＣ搭載
後の点灯検査にて、線欠陥などの表示不良、特にドライ
バーＬＳＩ（３１または３２）のブロック全てに表示不
良が発生した場合、不良発生箇所に関係する第１のドラ
イバーＬＳＩ３１の出力バンプと第２のドライバーＬＳ
Ｉ３２の入力バンプとを接続する接続配線１６を特定す
る。次に、この接続配線１６とクロス配線５３との交差
部１８に電極基板１裏面のガラス基板側からＹＡＧレー
ザーを照射し、接続配線１６とクロス配線５３を接続さ
せる。続いて、クロス配線電極５３ａ（または５３ｂ）
上を覆う絶縁性樹脂の除去を行う。その後、クロス配線
電極５３ａ（または５３ｂ）にオシロスコープに接続し
たプローバーを接触させ、接続配線１６上を流れる第１
の駆動用ＬＳＩ３１からの出力波形をクロス配線５３を
介して測定し、オシロスコープに現れる波形から不良原
因を特定する。これにより、本実施の形態においても前
記実施の形態１と同様の効果が得られる。
【００２１】なお、前記実施の形態１及び実施の形態２
では、ソース側電極端子部を例に挙げて説明したが、本
発明はゲート側電極端子部にも同様に適用可能である。
その際は、クロス配線をソース配線と同じ金属膜で形成
し、ゲート絶縁膜を介してゲート配線列と交差するよう
に配置すればよい。
では、ソース側電極端子部を例に挙げて説明したが、本
発明はゲート側電極端子部にも同様に適用可能である。
その際は、クロス配線をソース配線と同じ金属膜で形成
し、ゲート絶縁膜を介してゲート配線列と交差するよう
に配置すればよい。
【００２２】
【発明の効果】以上のように、本発明によれば、相対向
する二枚の絶縁性基板の間に液晶層を挟んで複数の液晶
表示素子を形成した表示部と、二枚の絶縁性基板のうち
の一方の絶縁性基板について表示部の外周に位置するそ
の周縁部上に搭載され液晶表示素子を駆動する駆動用Ｉ
Ｃとを備えた液晶表示装置において、周縁部に複数の出
力配線を含む出力配線列と、この出力配線列と絶縁膜を
介して交差する少なくとも１本のクロス配線を配置し、
このクロス配線にプローバーが接触可能な電極部を設け
たので、駆動用ＩＣ搭載後の点灯検査にて線欠陥等の表
示不良が発生した際に、不良発生箇所の出力配線とクロ
ス配線との交差部に基板裏面側からレーザーを照射しそ
れらを接続させ、電極部にプローバーを接触させること
により、出力配線上を流れる駆動用ＩＣからの出力波形
をクロス配線を介して測定することができる。これによ
り、表示不良の原因究明が容易に行えるようになり、生
産性が高く安価な液晶表示装置が得られる。
する二枚の絶縁性基板の間に液晶層を挟んで複数の液晶
表示素子を形成した表示部と、二枚の絶縁性基板のうち
の一方の絶縁性基板について表示部の外周に位置するそ
の周縁部上に搭載され液晶表示素子を駆動する駆動用Ｉ
Ｃとを備えた液晶表示装置において、周縁部に複数の出
力配線を含む出力配線列と、この出力配線列と絶縁膜を
介して交差する少なくとも１本のクロス配線を配置し、
このクロス配線にプローバーが接触可能な電極部を設け
たので、駆動用ＩＣ搭載後の点灯検査にて線欠陥等の表
示不良が発生した際に、不良発生箇所の出力配線とクロ
ス配線との交差部に基板裏面側からレーザーを照射しそ
れらを接続させ、電極部にプローバーを接触させること
により、出力配線上を流れる駆動用ＩＣからの出力波形
をクロス配線を介して測定することができる。これによ
り、表示不良の原因究明が容易に行えるようになり、生
産性が高く安価な液晶表示装置が得られる。
【００２３】また、相対向する二枚の絶縁性基板の間に
液晶層を挟んで複数の液晶表示素子を形成した表示部
と、二枚の絶縁性基板のうちの一方の絶縁性基板につい
て表示部の外周に位置するその周縁部上に搭載され液晶
表示素子を駆動する従属接続された少なくとも２つの第
１、第２の駆動用ＩＣとを備えた液晶表示装置におい
て、第１の駆動用ＩＣは外部回路基板からの入力用信号
を出力するための出力バンプ列を、第２の駆動用ＩＣは
入力用信号を入力するための入力バンプ列をそれぞれ有
し、また周縁部に第１の駆動用ＩＣの出力バンプ列と第
２の駆動用ＩＣの入力バンプ列とを接続する複数の接続
配線を含む接続配線列と、接続配線列と絶縁膜を介して
交差する少なくとも１本のクロス配線を配置し、クロス
配線にはプローバーが接触可能な電極部を設けたので、
駆動用ＩＣ搭載後の点灯検査にて線欠陥等の表示不良が
発生した際に、不良発生箇所の接続配線とクロス配線と
の交差部に基板裏面側からレーザーを照射しそれらを接
続させ、電極部にプローバーを接触させることにより、
接続配線上を流れる第１の駆動用ＩＣからの出力波形を
クロス配線を介して測定することができる。これによ
り、表示不良の原因究明が容易に行えるようになり、生
産性が高く安価な液晶表示装置が得られる。
液晶層を挟んで複数の液晶表示素子を形成した表示部
と、二枚の絶縁性基板のうちの一方の絶縁性基板につい
て表示部の外周に位置するその周縁部上に搭載され液晶
表示素子を駆動する従属接続された少なくとも２つの第
１、第２の駆動用ＩＣとを備えた液晶表示装置におい
て、第１の駆動用ＩＣは外部回路基板からの入力用信号
を出力するための出力バンプ列を、第２の駆動用ＩＣは
入力用信号を入力するための入力バンプ列をそれぞれ有
し、また周縁部に第１の駆動用ＩＣの出力バンプ列と第
２の駆動用ＩＣの入力バンプ列とを接続する複数の接続
配線を含む接続配線列と、接続配線列と絶縁膜を介して
交差する少なくとも１本のクロス配線を配置し、クロス
配線にはプローバーが接触可能な電極部を設けたので、
駆動用ＩＣ搭載後の点灯検査にて線欠陥等の表示不良が
発生した際に、不良発生箇所の接続配線とクロス配線と
の交差部に基板裏面側からレーザーを照射しそれらを接
続させ、電極部にプローバーを接触させることにより、
接続配線上を流れる第１の駆動用ＩＣからの出力波形を
クロス配線を介して測定することができる。これによ
り、表示不良の原因究明が容易に行えるようになり、生
産性が高く安価な液晶表示装置が得られる。
【００２４】また、出力配線列または接続配線列とクロ
ス配線の交差部の配線幅を、それぞれその他の部分より
幅広に形成することにより、表示不良が発生した際のレ
ーザーの照射領域の面積を十分に確保することができ、
レーザーの照射が容易に行える。
ス配線の交差部の配線幅を、それぞれその他の部分より
幅広に形成することにより、表示不良が発生した際のレ
ーザーの照射領域の面積を十分に確保することができ、
レーザーの照射が容易に行える。
【００２５】また、出力配線列または接続配線列とクロ
ス配線の交差部近傍に、各々の出力配線または接続配線
のアドレスを示す数字または記号を表記することによ
り、表示不良が発生した際のレーザーの照射部を容易に
割り出すことができ、正確な位置に確実に照射すること
ができる。
ス配線の交差部近傍に、各々の出力配線または接続配線
のアドレスを示す数字または記号を表記することによ
り、表示不良が発生した際のレーザーの照射部を容易に
割り出すことができ、正確な位置に確実に照射すること
ができる。
【００２６】また、クロス配線を駆動用ＩＣの入力バン
プ列と出力バンプ列の間に配置することにより、クロス
配線を配置する場所を新たに確保する必要がないため、
従来に比べて基板周縁部の面積を広くすることなくクロ
ス配線が配置でき、液晶表示装置の狭額縁化に対応でき
る。
プ列と出力バンプ列の間に配置することにより、クロス
配線を配置する場所を新たに確保する必要がないため、
従来に比べて基板周縁部の面積を広くすることなくクロ
ス配線が配置でき、液晶表示装置の狭額縁化に対応でき
る。
【００２７】また、電極部をクロス配線の配線幅より幅
広に形成することにより、プローバーを接触させる箇所
の面積を十分に確保することができ、検査が容易に行え
る。
広に形成することにより、プローバーを接触させる箇所
の面積を十分に確保することができ、検査が容易に行え
る。
【図１】 本発明の実施の形態１である液晶表示装置の
電極端子部を示す部分平面図である。
電極端子部を示す部分平面図である。
【図２】 本発明の実施の形態１である液晶表示装置の
電極端子部を示す部分断面図である。
電極端子部を示す部分断面図である。
【図３】 本発明の実施の形態１である液晶表示装置の
ドライバーＬＳＩの搭載方法を説明する部分断面図であ
る。
ドライバーＬＳＩの搭載方法を説明する部分断面図であ
る。
【図４】 本発明の実施の形態１である液晶表示装置に
おいて表示不良が発生した際の検査方法を説明する部分
断面図である。
おいて表示不良が発生した際の検査方法を説明する部分
断面図である。
【図５】 本発明の実施の形態１である液晶表示装置に
おいて表示不良が発生した際の検査方法を説明する部分
平面図である。
おいて表示不良が発生した際の検査方法を説明する部分
平面図である。
【図６】 本発明の実施の形態１である液晶表示装置に
おいて複数の表示不良が発生した際の検査方法を説明す
る部分平面図である。
おいて複数の表示不良が発生した際の検査方法を説明す
る部分平面図である。
【図７】 本発明の実施の形態１である液晶表示装置に
おいて２本のクロス配線の配置例を示す部分平面図であ
る。
おいて２本のクロス配線の配置例を示す部分平面図であ
る。
【図８】 本発明の実施の形態２である液晶表示装置の
電極端子部を示す部分平面図である。
電極端子部を示す部分平面図である。
【図９】 一般的な液晶表示装置の電極端子部において
ＣＯＧ工法を用いてドライバーＬＳＩ及び外部回路を接
続する方法を説明する図である。
ＣＯＧ工法を用いてドライバーＬＳＩ及び外部回路を接
続する方法を説明する図である。
１ 電極基板、１ａ ガラス基板、２ 対向基板、２ａ
端部、３ ドライバーＬＳＩ、３１ 第１のドライバ
ーＬＳＩ、３２ 第２のドライバーＬＳＩ、３ａ 入力
バンプ、３ｂ 出力バンプ、３ｃ 電源系のバンプ列、
３ｄ 入力バンプ列、３ｅ 出力バンプ列、３ｆ 入力
バンプ列、４、４００、４０１、４０２、４０３ ソー
ス配線、４ａ ソース配線列、４ｂ、４００ｂ、４０１
ｂ、４０２ｂ、４０３ｂ ソース電極端子、４ｃ ソー
ス電極端子ブロック、５、５１、５２、５３ クロス配
線、５ａ、５ｂ、５１ａ、５１ｂ、５２ａ、５２ｂ、５
３ａ、５３ｂ クロス配線電極、６ ゲート絶縁膜、７
パッシベーション膜、８ 入力用配線、８ａ ＬＳＩ
用電極、８ｂ ＦＰＣ用電極、９ ＦＰＣ、９ａ ポリ
イミドフィルム、９ｂ 銅箔、９ｃ ソルダーレジス
ト、１０ ＡＣＦ、１０ａ 導電粒子、１０ｂ エポキ
シ樹脂、１１ 絶縁性樹脂、１２ 交差部、１３ レー
ザー、１４、１４ａ、１４ｂ 短絡部、１５ アドレス
番号、１６ 接続配線、１６ａ 接続配線列、１７ 電
極端子、１８ 交差部。
端部、３ ドライバーＬＳＩ、３１ 第１のドライバ
ーＬＳＩ、３２ 第２のドライバーＬＳＩ、３ａ 入力
バンプ、３ｂ 出力バンプ、３ｃ 電源系のバンプ列、
３ｄ 入力バンプ列、３ｅ 出力バンプ列、３ｆ 入力
バンプ列、４、４００、４０１、４０２、４０３ ソー
ス配線、４ａ ソース配線列、４ｂ、４００ｂ、４０１
ｂ、４０２ｂ、４０３ｂ ソース電極端子、４ｃ ソー
ス電極端子ブロック、５、５１、５２、５３ クロス配
線、５ａ、５ｂ、５１ａ、５１ｂ、５２ａ、５２ｂ、５
３ａ、５３ｂ クロス配線電極、６ ゲート絶縁膜、７
パッシベーション膜、８ 入力用配線、８ａ ＬＳＩ
用電極、８ｂ ＦＰＣ用電極、９ ＦＰＣ、９ａ ポリ
イミドフィルム、９ｂ 銅箔、９ｃ ソルダーレジス
ト、１０ ＡＣＦ、１０ａ 導電粒子、１０ｂ エポキ
シ樹脂、１１ 絶縁性樹脂、１２ 交差部、１３ レー
ザー、１４、１４ａ、１４ｂ 短絡部、１５ アドレス
番号、１６ 接続配線、１６ａ 接続配線列、１７ 電
極端子、１８ 交差部。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H088 FA13 FA14 HA02 HA08 MA20
2H092 GA33 GA35 GA40 GA42 GA48
GA60 JA24 JB73 JB77 MA57
MA58 NA30 PA06
5C094 AA42 BA03 BA43 CA19 EA03
GB10 HA08
5G435 AA17 CC09 EE37 EE42 EE44
HH12 KK09 LL06 LL07 LL08
Claims (13)
- 【請求項１】 相対向する二枚の絶縁性基板の間に液晶
層を挟んで複数の液晶表示素子を形成した表示部と、前
記二枚の絶縁性基板のうちの一方の絶縁性基板について
前記表示部の外周に位置するその周縁部上に搭載され前
記液晶表示素子を駆動する駆動用ＩＣとを備えた液晶表
示装置であって、前記周縁部には、前記複数の各液晶表
示素子に接続された複数の出力配線を含む出力配線列
と、この出力配線列に絶縁膜を介して交差する少なくと
も１本のクロス配線が配置されており、前記駆動用ＩＣ
は外部回路基板からの入力用信号を入力するための複数
の入力バンプと前記各出力配線に接合された複数の出力
バンプとを有し、また前記クロス配線にはプローバーが
接触可能な電極部が設けられていることを特徴とする液
晶表示装置。 - 【請求項２】 前記クロス配線は、前記出力配線列との
交差部の配線幅がその他の部分より幅広に形成されてい
ることを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記出力配線列は、前記クロス配線との
交差部の配線幅がその他の部分より幅広に形成されてい
ることを特徴とする請求項１または請求項２に記載の液
晶表示装置。 - 【請求項４】 前記出力配線列と前記クロス配線の交差
部近傍に、前記出力配線列の各々の前記出力配線のアド
レスを示す数字または記号を表記したことを特徴とする
請求項１〜請求項３のいずれか一項に記載の液晶表示装
置。 - 【請求項５】 前記クロス配線は、前記駆動用ＩＣの前
記複数の出力バンプを含む出力バンプ列と前記複数の入
力バンプを含む入力バンプ列の間に配置されていること
を特徴とする請求項１〜請求項４のいずれか一項に記載
の液晶表示装置。 - 【請求項６】 相対向する二枚の絶縁性基板の間に液晶
層を挟んで複数の液晶表示素子を形成した表示部と、前
記二枚の絶縁性基板のうちの一方の絶縁性基板について
前記表示部の外周に位置するその周縁部上に搭載され前
記液晶表示素子を駆動する従属接続された少なくとも２
つの第１、第２の駆動用ＩＣとを備えた液晶表示装置で
あって、前記第１の駆動用ＩＣは外部回路基板からの入
力用信号を出力するための出力バンプ列を、前記第２の
駆動用ＩＣは前記入力用信号を入力するための入力バン
プ列をそれぞれ有し、前記周縁部には、前記第１の駆動
用ＩＣの前記出力バンプ列と前記第２の駆動用ＩＣの前
記入力バンプ列を接続する複数の接続配線を含む接続配
線列と、前記接続配線列と絶縁膜を介して交差する少な
くとも１本のクロス配線が配置されており、前記クロス
配線にはプローバーが接触可能な電極部が設けられてい
ることを特徴とする液晶表示装置。 - 【請求項７】 前記クロス配線は、前記接続配線列との
交差部の配線幅がその他の部分より幅広に形成されてい
ることを特徴とする請求項６記載の液晶表示装置。 - 【請求項８】 前記接続配線列は、前記クロス配線との
交差部の配線幅がその他の部分より幅広に形成されてい
ることを特徴とする請求項６または請求項７に記載の液
晶表示装置。 - 【請求項９】 前記接続配線列と前記クロス配線の交差
部近傍に、前記接続配線列の各々の前記接続配線のアド
レスを示す数字または記号を表記したことを特徴とする
請求項６〜請求項８のいずれか一項に記載の液晶表示装
置。 - 【請求項１０】 前記電極部は、前記クロス配線の配線
幅より幅広に形成されていることを特徴とする請求項１
〜請求項９のいずれか一項に記載の液晶表示装置。 - 【請求項１１】 前記電極部は、前記クロス配線の少な
くとも一方の端部に形成されていることを特徴とする請
求項１〜請求項１０のいずれか一項に記載の液晶表示装
置。 - 【請求項１２】 相対向する二枚の絶縁性基板の間に液
晶層を挟んで複数の液晶表示素子を形成した表示部と、
前記二枚の絶縁性基板のうちの一方の絶縁性基板表面の
周縁部上に搭載され前記液晶表示素子を駆動する駆動用
ＩＣとを備え、前記周縁部には、前記複数の各液晶表示
素子に接続された複数の出力配線を含む出力配線列と、
この出力配線列に絶縁膜を介して交差する少なくとも１
本のクロス配線が配置されており、前記駆動用ＩＣは前
記各出力配線に接合された複数の出力バンプを有し、ま
た前記クロス配線にはプローバーが接触可能な電極部が
設けられた液晶表示装置の製造工程において、線欠陥等
の表示不良が発生した際にその原因を特定するための検
査方法であって、前記表示不良発生箇所のアドレスを特
定しそのアドレスに該当する前記出力配線と前記クロス
配線との交差部に前記基板裏面側からレーザーを照射し
前記出力配線と前記クロス配線を接続させる工程、前記
クロス配線の前記電極部にオシロスコープに接続された
プローバーを接触させ前記出力配線上を流れる前記駆動
用ＩＣからの出力波形を前記クロス配線を介して前記電
極部より測定する工程を備えたことを特徴とする液晶表
示装置の検査方法。 - 【請求項１３】 相対向する二枚の絶縁性基板の間に液
晶層を挟んで複数の液晶表示素子を形成した表示部と、
前記二枚の絶縁性基板のうちの一方の絶縁性基板表面の
周縁部上に搭載され前記液晶表示素子を駆動する従属接
続された少なくとも２つの第１、第２の駆動用ＩＣとを
備え、前記第１の駆動用ＩＣは外部回路基板からの入力
用信号を出力するための出力バンプ列を、前記第２の駆
動用ＩＣは前記入力用信号を入力するための入力バンプ
列をそれぞれ有し、前記周縁部には、前記第１の駆動用
ＩＣの前記出力バンプ列と前記第２の駆動用ＩＣの前記
入力バンプ列とを接続する複数の接続配線を含む接続配
線列と、前記接続配線列と絶縁膜を介して交差する少な
くとも１本のクロス配線が配置されており、前記クロス
配線にはプローバーが接触可能な電極部が設けられた液
晶表示装置の製造工程において、線欠陥等の表示不良が
発生した際にその原因を特定するための検査方法であっ
て、前記表示不良発生箇所に関係する前記第１の駆動用
ＩＣの前記出力バンプと前記第２の駆動用ＩＣの前記入
力バンプとを接続する前記接続配線を特定し、この接続
配線と前記クロス配線との交差部に前記基板裏面側から
レーザーを照射し前記接続配線と前記クロス配線を接続
させる工程、前記クロス配線の前記電極部にオシロスコ
ープに接続されたプローバーを接触させ前記接続配線上
を流れる前記第１の駆動用ＩＣからの出力波形を前記ク
ロス配線を介して前記電極部より測定する工程を備えた
ことを特徴とする液晶表示装置の検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370384A JP3943919B2 (ja) | 2001-12-04 | 2001-12-04 | 液晶表示装置及びその検査方法 |
| TW091133603A TWI263825B (en) | 2001-12-04 | 2002-11-18 | Liquid crystal display device and its testing method |
| US10/309,340 US6777973B2 (en) | 2001-12-04 | 2002-12-04 | Liquid crystal display device and its testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370384A JP3943919B2 (ja) | 2001-12-04 | 2001-12-04 | 液晶表示装置及びその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003167265A true JP2003167265A (ja) | 2003-06-13 |
| JP3943919B2 JP3943919B2 (ja) | 2007-07-11 |
Family
ID=19179619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370384A Expired - Fee Related JP3943919B2 (ja) | 2001-12-04 | 2001-12-04 | 液晶表示装置及びその検査方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6777973B2 (ja) |
| JP (1) | JP3943919B2 (ja) |
| TW (1) | TWI263825B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381890C (zh) * | 2004-06-24 | 2008-04-16 | 三菱电机株式会社 | 液晶显示装置及液晶显示装置的检查方法 |
| US7518601B2 (en) | 2004-01-29 | 2009-04-14 | Mitsubishi Denki Kabushiki Kaisha | Array substrate and display apparatus and method for manufacturing display apparatus |
| WO2010035543A1 (ja) * | 2008-09-26 | 2010-04-01 | シャープ株式会社 | 回路基板及び表示装置 |
| KR100973820B1 (ko) * | 2003-12-04 | 2010-08-03 | 삼성전자주식회사 | 액정 표시 장치의 블록 편차 분석 방법 |
| WO2011061989A1 (ja) * | 2009-11-20 | 2011-05-26 | シャープ株式会社 | デバイス基板およびその製造方法 |
| CN103377607A (zh) * | 2012-04-28 | 2013-10-30 | 联咏科技股份有限公司 | 桥接集成电路 |
| CN111681545A (zh) * | 2020-05-27 | 2020-09-18 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN115290950A (zh) * | 2022-08-10 | 2022-11-04 | 普源精电科技股份有限公司 | 示波器探头和示波器 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095756A (ja) * | 2002-08-30 | 2004-03-25 | Seiko Instruments Inc | 半導体パッケージおよびその製造方法、並びに電子装置 |
| KR100640208B1 (ko) * | 2002-12-28 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 검사용 범프 구조 |
| TWI220931B (en) * | 2003-04-23 | 2004-09-11 | Toppoly Optoelectronics Corp | Method of testing FPC bonding yield and FPC having testing pads thereon |
| JP3767607B2 (ja) * | 2003-05-02 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7408189B2 (en) * | 2003-08-08 | 2008-08-05 | Tpo Displays Corp. | Method of testing FPC bonding yield and FPC having testing pads thereon |
| US6940301B2 (en) * | 2003-12-12 | 2005-09-06 | Au Optronics Corporation | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel |
| JP4412143B2 (ja) * | 2004-01-14 | 2010-02-10 | セイコーエプソン株式会社 | 検査用治具の製造方法 |
| US8013816B2 (en) * | 2004-06-30 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Light emitting display |
| KR100642765B1 (ko) * | 2004-09-15 | 2006-11-10 | 삼성전자주식회사 | 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법 |
| JP2008164289A (ja) * | 2005-05-18 | 2008-07-17 | Koninkl Philips Electronics Nv | 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法 |
| TWI284762B (en) * | 2005-10-03 | 2007-08-01 | Au Optronics Corp | A liquid crystal display panel |
| TW200737109A (en) * | 2006-03-30 | 2007-10-01 | Au Optronics Corp | Display module |
| JP2009192572A (ja) * | 2008-02-12 | 2009-08-27 | Mitsubishi Electric Corp | 液晶表示装置およびその検査方法 |
| KR101518457B1 (ko) * | 2008-06-12 | 2015-05-12 | 서울반도체 주식회사 | 발광 다이오드 실장용 연성인쇄회로기판 |
| TWI395037B (zh) * | 2008-10-13 | 2013-05-01 | Prime View Int Co Ltd | 主動元件陣列基板及其檢測方法 |
| TWI383235B (zh) * | 2009-03-26 | 2013-01-21 | 中華映管股份有限公司 | 主動元件陣列基板 |
| KR101765656B1 (ko) * | 2010-12-23 | 2017-08-08 | 삼성디스플레이 주식회사 | 구동 집적회로 및 이를 포함하는 표시장치 |
| CN103208248B (zh) * | 2012-01-17 | 2016-02-24 | 元太科技工业股份有限公司 | 显示面板 |
| JP6521610B2 (ja) * | 2014-11-10 | 2019-05-29 | 株式会社ジャパンディスプレイ | 画像表示装置 |
| CN114582545B (zh) * | 2015-03-20 | 2024-10-29 | 迪睿合株式会社 | 各向异性导电性膜及连接构造体 |
| CN109741699B (zh) * | 2019-01-22 | 2022-03-08 | Tcl华星光电技术有限公司 | 用于显示面板的检测设备 |
| CN115119521A (zh) | 2021-01-08 | 2022-09-27 | 京东方科技集团股份有限公司 | 阵列基板、其驱动方法及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538086B2 (ja) * | 1990-01-11 | 1996-09-25 | 松下電器産業株式会社 | 液晶表示デバイスおよびその製造方法 |
| KR920702779A (ko) * | 1990-04-24 | 1992-10-06 | 아이지와 스스무 | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 |
| JP3366496B2 (ja) | 1995-07-11 | 2003-01-14 | 株式会社日立製作所 | 液晶表示装置 |
| WO1997006465A1 (en) * | 1995-08-07 | 1997-02-20 | Hitachi, Ltd. | Active matrix type liquid crystal display device resistant to static electricity |
-
2001
- 2001-12-04 JP JP2001370384A patent/JP3943919B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-18 TW TW091133603A patent/TWI263825B/zh not_active IP Right Cessation
- 2002-12-04 US US10/309,340 patent/US6777973B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973820B1 (ko) * | 2003-12-04 | 2010-08-03 | 삼성전자주식회사 | 액정 표시 장치의 블록 편차 분석 방법 |
| US7518601B2 (en) | 2004-01-29 | 2009-04-14 | Mitsubishi Denki Kabushiki Kaisha | Array substrate and display apparatus and method for manufacturing display apparatus |
| CN100381890C (zh) * | 2004-06-24 | 2008-04-16 | 三菱电机株式会社 | 液晶显示装置及液晶显示装置的检查方法 |
| US7535522B2 (en) | 2004-06-24 | 2009-05-19 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display and method of inspecting the same |
| WO2010035543A1 (ja) * | 2008-09-26 | 2010-04-01 | シャープ株式会社 | 回路基板及び表示装置 |
| US9164342B2 (en) | 2008-09-26 | 2015-10-20 | Sharp Kabushiki Kaisha | Circuit substrate and display device |
| WO2011061989A1 (ja) * | 2009-11-20 | 2011-05-26 | シャープ株式会社 | デバイス基板およびその製造方法 |
| CN103377607A (zh) * | 2012-04-28 | 2013-10-30 | 联咏科技股份有限公司 | 桥接集成电路 |
| CN111681545A (zh) * | 2020-05-27 | 2020-09-18 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN115290950A (zh) * | 2022-08-10 | 2022-11-04 | 普源精电科技股份有限公司 | 示波器探头和示波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200300853A (en) | 2003-06-16 |
| US6777973B2 (en) | 2004-08-17 |
| TWI263825B (en) | 2006-10-11 |
| US20030155943A1 (en) | 2003-08-21 |
| JP3943919B2 (ja) | 2007-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003167265A (ja) | 液晶表示装置及びその検査方法 | |
| JP4202300B2 (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
| JP2000321591A (ja) | 液晶表示装置 | |
| JPH04233514A (ja) | アクティブマトリクス基板 | |
| CN100501539C (zh) | 平面显示器及其制造方法 | |
| JP4177222B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| JP2872274B2 (ja) | 液晶表示装置 | |
| KR101682363B1 (ko) | 평판 표시장치 및 그의 제조 방법 | |
| US20090201456A1 (en) | Liquid crystal display device and inspection method thereof | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JP2011008051A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
| KR100965095B1 (ko) | 액정표시장치 | |
| KR100816335B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법 | |
| JP2007226001A (ja) | 電気光学装置 | |
| JP2006072032A (ja) | 表示装置および表示装置の検査方法 | |
| CN114578594B (zh) | 阵列基板及其显示模组、制作方法 | |
| KR101010470B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| JP3553864B2 (ja) | Ｌｃｄパネル促進テスト方法およびそのための構造物 | |
| CN100399175C (zh) | 主动组件阵列基板 | |
| KR100870662B1 (ko) | 액정표시패널의 검사방법 | |
| KR20050050278A (ko) | Ｃｏｇ 방식의 액정패널 검사방법 | |
| JP2007148209A (ja) | 画像表示装置およびその表示駆動波形の観察方法 | |
| JP2000089685A (ja) | 液晶表示装置及びその製造方法 | |
| KR20070075161A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |