JP2003029299A - Substrate device and manufacturing method thereof, electro-optical device, and electronic equipment - Google Patents
Substrate device and manufacturing method thereof, electro-optical device, and electronic equipmentInfo
- Publication number
- JP2003029299A JP2003029299A JP2001220588A JP2001220588A JP2003029299A JP 2003029299 A JP2003029299 A JP 2003029299A JP 2001220588 A JP2001220588 A JP 2001220588A JP 2001220588 A JP2001220588 A JP 2001220588A JP 2003029299 A JP2003029299 A JP 2003029299A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- semiconductor layer
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 184
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 92
- 230000002093 peripheral effect Effects 0.000 claims abstract description 60
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims description 117
- 150000004767 nitrides Chemical class 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 229960001730 nitrous oxide Drugs 0.000 claims description 2
- 235000013842 nitrous oxide Nutrition 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 16
- 239000010408 film Substances 0.000 description 309
- 239000010410 layer Substances 0.000 description 97
- 125000004433 nitrogen atom Chemical group N* 0.000 description 22
- 238000010586 diagram Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000009279 wet oxidation reaction Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 102100029777 Eukaryotic translation initiation factor 3 subunit M Human genes 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101001012700 Homo sapiens Eukaryotic translation initiation factor 3 subunit M Proteins 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素スイッチング用のトランジスタと、トラ
ンジスタを含んでなる駆動回路とを備える駆動回路内蔵
型の液晶装置等に好適に用いられる基板装置の寿命を長
くすると共に、高品位の画像表示を行なう。
【解決手段】 基板上における画像表示領域に、画素電
極及び該画素電極に接続された第1トランジスタを備
え、基板上における周辺領域に、第1トランジスタを駆
動するための配線及び該配線に接続された駆動回路の一
部を構成する第2トランジスタを備える。第1トランジ
スタを構成する第1ゲート絶縁膜を、窒素が導入されて
いない酸化膜から形成する。第2トランジスタを構成す
る第2ゲート絶縁膜を、窒素が導入された酸窒化膜から
形成する。
PROBLEM TO BE SOLVED: To prolong the life of a substrate device suitably used for a liquid crystal device with a built-in drive circuit including a transistor for pixel switching and a drive circuit including the transistor, and to provide high quality. Is displayed. An image display area on a substrate includes a pixel electrode and a first transistor connected to the pixel electrode, and a peripheral area on the substrate includes a wiring for driving the first transistor and a wiring connected to the wiring. And a second transistor forming a part of the driving circuit. A first gate insulating film constituting the first transistor is formed from an oxide film into which nitrogen has not been introduced. A second gate insulating film forming the second transistor is formed from an oxynitride film into which nitrogen has been introduced.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像表示領域に画
素スイッチング用のトランジスタを有すると共に、周辺
領域にトランジスタを含んで構成される駆動回路を内蔵
する駆動回路内蔵型の液晶装置等の電気光学装置におい
て、素子アレイ基板等として好適に用いられる基板装置
及びそのような基板装置の製造方法、そのような基板装
置を備えてなる液晶装置等の電気光学装置、並びに該電
気光学装置を備えてなる投射型表示装置等の各種電子機
器の技術分野に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro-optical device such as a liquid crystal device having a built-in drive circuit, which has a pixel switching transistor in an image display region and a drive circuit including the transistor in a peripheral region. In the device, a substrate device preferably used as an element array substrate and the like, a method of manufacturing such a substrate device, an electro-optical device such as a liquid crystal device including such a substrate device, and the electro-optical device are provided. It belongs to the technical field of various electronic devices such as a projection display device.
【0002】[0002]
【背景技術】この種の基板装置は例えば、石英基板等の
基板上に、ソース領域、ドレイン領域及びチャネル領域
を含むポリシリコン膜等又はアモルファスシリコン等の
半導体膜を備える。この半導体膜表面には、ドライ酸化
又はウエット酸化による熱酸化膜等、又は、HTO膜、
TEOS膜、プラズマ酸化膜からゲート絶縁膜が形成さ
れる。更に、このゲート絶縁膜上にゲート電極膜が形成
されることにより、基板上に薄膜トランジスタ(以下適
宜、TFT(Thin Film Transistor)と称す)が構築さ
れる。この場合、TFTは、上述した駆動回路内蔵型の
基板装置においては、画像表示領域内における各画素に
作り込まれることにより、画素スイッチング用素子とし
て用いられる。更に、画像表示領域外の周辺に位置する
周辺領域に作り込まれることにより、該基板装置の内蔵
駆動回路の一部として用いられる。2. Description of the Related Art A substrate device of this type is provided with a semiconductor film such as a polysilicon film including a source region, a drain region and a channel region, or a semiconductor film such as amorphous silicon on a substrate such as a quartz substrate. On the surface of this semiconductor film, a thermal oxide film by dry oxidation or wet oxidation, an HTO film,
A gate insulating film is formed from the TEOS film and the plasma oxide film. Further, by forming a gate electrode film on the gate insulating film, a thin film transistor (hereinafter appropriately referred to as TFT (Thin Film Transistor)) is constructed on the substrate. In this case, the TFT is used as a pixel switching element by being built in each pixel in the image display area in the above-described substrate device with a built-in drive circuit. Further, it is used as a part of the built-in drive circuit of the substrate device by being built in the peripheral region located outside the image display region.
【0003】このようにTFTが画像表示領域及び周辺
領域の両者に作り込まれた駆動回路内蔵型の基板装置
は、TFTアクティブマトリクス駆動方式の液晶装置等
を初めとする各種電気光学装置に広く用いられている。Such a substrate device having a built-in driving circuit in which TFTs are formed in both the image display region and the peripheral region is widely used in various electro-optical devices such as a liquid crystal device of a TFT active matrix driving system. Has been.
【0004】[0004]
【発明が解決しようとする課題】この種の基板装置にお
いては、良好なトランジスタ特性を長期に亘って維持す
ると共に表示画像の品位を高めるという一般的要請があ
る。In this type of substrate device, there is a general demand for maintaining good transistor characteristics for a long period of time and enhancing the quality of a display image.
【0005】しかしながら、本願発明者らによる研究に
よれば、前述の駆動回路内蔵型の基板装置の場合には、
本願発明者らによる研究によれば、前述の駆動回路内蔵
型の基板装置の場合には、時間的に見てトランジスタ特
性を維持することが課題として顕在化してきた。そして
特に、駆動回路を構成するPチャネル型のTFTの劣化
が、コントラスト比や明るさ低下等の画像品位の低下を
招いて、装置全体の寿命を短くすることが判明してい
る。例えば、駆動回路を構成するTFTにおける閾値電
圧が高まって通常の駆動電圧ではスイッチング素子とし
て機能しなくなったり、TFTにおけるオフ電流(即ち
リーク電流)が増加して規定のデューティー比に対処で
きなくなったりする。この結果、同一基板上における同
一製造プロセス等により作り込まれた画像表示領域内の
TFTについては正常に動作していても、駆動回路内の
TFTの経時劣化により装置全体としては不良化してし
まうという問題点がある。However, according to the research conducted by the inventors of the present application, in the case of the above-described substrate device having a built-in drive circuit,
According to the study by the inventors of the present application, in the case of the above-described substrate device with a built-in drive circuit, maintaining the transistor characteristics in terms of time has become a problem. In particular, it has been found that the deterioration of the P-channel type TFT that constitutes the drive circuit leads to the deterioration of the image quality such as the decrease of the contrast ratio and the brightness, and the life of the entire device is shortened. For example, the threshold voltage of the TFT constituting the drive circuit increases and the TFT does not function as a switching element at a normal drive voltage, or the off current (ie, leak current) of the TFT increases and the prescribed duty ratio cannot be dealt with. . As a result, even if the TFTs in the image display area formed by the same manufacturing process on the same substrate are operating normally, the deterioration of the TFTs in the drive circuit over time causes the entire device to become defective. There is a problem.
【0006】これに対し、本願発明者らによる研究では、
半導体製造技術におけるゲート酸化膜に対する窒素ドー
プ技術を応用して、TFTの寿命を長くすることについ
ても検討したが、このように窒素ドープを実施すると、
画素スイッチング用TFTにおけるトランジスタ特性の
ばらつきやキャリア移動度の低下が顕在化して、表示ム
ラやチラツキが顕著に発生する事実が確認されており、
結局、この窒素ドープ技術を単純に応用したのでは、今
度は、高品位の画像表示を行なうことが非常に困難にな
るという問題点がある。On the other hand, in the research conducted by the present inventors,
We have also examined the use of nitrogen doping technology for gate oxide films in semiconductor manufacturing technology to extend the life of TFTs.
It has been confirmed that variations in transistor characteristics and a decrease in carrier mobility in the pixel switching TFT become apparent, resulting in significant display unevenness and flickering.
After all, if this nitrogen doping technique is simply applied, then it becomes very difficult to display a high-quality image.
【0007】本発明は上述した問題点に鑑みなされたも
のであり、長寿命であり、しかも高品位の画像表示を長
期に亘って可能ならしめる基板装置及びその製造方法を
提供すること、並びにそのような基板装置を備えた電気
光学装置及び該電気光学装置を備えた電子機器を提供す
ることを課題とする。The present invention has been made in view of the above-mentioned problems, and provides a substrate device having a long life and capable of displaying a high-quality image for a long period of time, and a method of manufacturing the same. An object of the present invention is to provide an electro-optical device including such a substrate device and an electronic device including the electro-optical device.
【0008】[0008]
【課題を解決するための手段】本発明の基板装置は上記
課題を解決するために、基板と、該基板上における画像
表示領域に、画素電極及び該画素電極に接続された第1
トランジスタを備えており、前記基板上における前記画
像表示領域の周辺に位置する周辺領域に、前記第1トラ
ンジスタを駆動するための配線及び該配線に接続された
駆動回路の一部を構成する第2トランジスタを備えてお
り、前記第1トランジスタを構成する第1ゲート絶縁膜
は、窒素が導入されていない酸化膜からなり、前記第2
トランジスタを構成する第2ゲート絶縁膜は、窒素が導
入された酸窒化膜からなる。In order to solve the above-mentioned problems, the substrate device of the present invention includes a substrate, a pixel electrode in the image display region on the substrate, and a first electrode connected to the pixel electrode.
A second region which includes a transistor and which forms a part of a wiring for driving the first transistor and a driving circuit connected to the wiring in a peripheral region located around the image display region on the substrate; A first gate insulating film forming a first transistor, the first gate insulating film comprising an oxide film into which nitrogen is not introduced;
The second gate insulating film forming the transistor is made of an oxynitride film into which nitrogen is introduced.
【0009】本発明の基板装置によれば、周辺領域にお
いて第2トランジスタを含んで構成されている、例えば
走査線駆動回路、データ線駆動回路等の駆動回路によ
り、走査線、データ線等の配線を介して、画像表示領域
に配置された第1トランジスタが駆動される。更に、第
1トランジスタにより画素電極が駆動制御或いはスイッ
チング制御されることにより、画像表示領域においてア
クティブマトリクス駆動が行なわれる。According to the substrate device of the present invention, the wiring such as the scanning line and the data line is formed by the driving circuit such as the scanning line driving circuit and the data line driving circuit which is configured to include the second transistor in the peripheral region. The first transistor arranged in the image display area is driven via. Further, the pixel electrodes are drive-controlled or switching-controlled by the first transistor, so that active matrix driving is performed in the image display region.
【0010】ここで特に、第1トランジスタを構成する
第1ゲート絶縁膜は、窒素が導入されていない酸化膜か
らなるので、ゲート絶縁膜への窒素導入に起因するトラ
ンジスタ特性のばらつきやキャリア移動度の劣化による
表示ムラやチラツキが生じることは無い。そして、ゲー
ト絶縁膜に窒素が導入されないため窒素を導入した場合
と比べて、トランジスタの寿命は延びないものの、一般に
装置寿命を律則していない画素スイッチング用のトラン
ジスタとして用いられる限りにおいて、特に当該トラン
ジスタ自体の寿命が延びなくとも装置寿命に対する影響
は少ないか又は全く無いと論理付けられる。即ち、第1
ゲート絶縁膜を酸化膜から構成することで、装置寿命に
ついての実用上の問題は殆ど又は全く生じない。Here, in particular, since the first gate insulating film forming the first transistor is made of an oxide film into which nitrogen is not introduced, variations in transistor characteristics due to introduction of nitrogen into the gate insulating film and carrier mobility. There is no display unevenness or flicker due to deterioration. Then, since nitrogen is not introduced into the gate insulating film, the life of the transistor is not extended as compared with the case where nitrogen is introduced, but as long as it is used as a pixel switching transistor which does not generally regulate the device life, It is theorized that even if the life of the transistor itself is not extended, it has little or no effect on the life of the device. That is, the first
By forming the gate insulating film from an oxide film, there are practically no problems with regard to device life.
【0011】他方、一般に装置寿命を律則する駆動回路
の第2トランジスタを構成する第2ゲート絶縁膜は、窒
素が導入された酸窒化膜からなるので、ゲート絶縁膜が
窒素導入のない酸化膜からなる場合と比べて、トランジ
スタの寿命は顕著に延びるので、装置全体の寿命を非常
に効率的に伸ばすことが可能となる。即ち、当該第2ト
ランジスタの寿命が延びる分だけ、そのまま装置寿命を
延ばすことも可能となる。そして、画素スイッチング用
の第1トランジスタの場合と異なり、画素ピッチに合わ
せたり各画素の開口領域を狭めないようにするという制
約が課されない駆動回路の第2トランジスタの場合に
は、チャネル幅やチャネル長等のトランジスタ構造自体
に若干の修正や変更を加えることが可能であり、これに
よりゲート絶縁膜への窒素導入に起因するトランジスタ
特性のばらつきやキャリア移動度の劣化が、駆動回路の
動作に悪影響を与えるのを効果的に防止できる。On the other hand, since the second gate insulating film which constitutes the second transistor of the drive circuit which generally controls the life of the device is composed of an oxynitride film into which nitrogen is introduced, the gate insulating film is an oxide film into which nitrogen is not introduced. Since the life of the transistor is remarkably extended as compared with the case of, the life of the entire device can be extended very efficiently. That is, it is possible to extend the life of the device as it is by the extension of the life of the second transistor. Then, unlike the case of the first transistor for pixel switching, in the case of the second transistor of the drive circuit, which is not subject to the constraint of matching the pixel pitch and not narrowing the aperture area of each pixel, the channel width and the channel It is possible to make slight modifications or changes to the transistor structure itself, such as the length, so that variations in transistor characteristics and deterioration of carrier mobility due to the introduction of nitrogen into the gate insulating film adversely affect the operation of the drive circuit. Can be effectively prevented.
【0012】以上の結果、本発明の基板装置を用いて液
晶装置等の電気光学装置を構成すれば、画像表示領域に
おける第1ゲート絶縁膜が酸化膜からなると共に周辺領
域における第2ゲート絶縁膜が酸窒化膜からなる本発明
独自の構成によって、装置寿命を顕著に延ばすことが可
能となると同時に、高品位の画像表示を長期に亘って維
持することが可能となる。As a result, when an electro-optical device such as a liquid crystal device is constructed using the substrate device of the present invention, the first gate insulating film in the image display area is made of an oxide film and the second gate insulating film in the peripheral area is formed. With the unique structure of the present invention, which is composed of an oxynitride film, the life of the device can be remarkably extended, and at the same time, high-quality image display can be maintained for a long time.
【0013】本発明の基板装置の一態様では、前記第2
トランジスタは、Pチャネル型TFT又はCMOS(Com
plementary MOS)型TFTからなる。In one aspect of the substrate device of the present invention, the second
The transistor is a P-channel TFT or CMOS (Com
Complementary MOS) type TFT.
【0014】この態様によれば、第2トランジスタは、P
チャネル型TFTを含んでなる。ここで、本発明者らに
よる研究によれば、Pチャネル型TFTの寿命は、Nチ
ャネル型TFTの寿命と比べて、基本的に短いことが判
明している。従って、Pチャネル型TFTにおける第2
ゲート絶縁膜を酸窒化膜から構成して当該Pチャネル型
のTFTの寿命を延ばすことにより、装置寿命を延ばす
上で絶大な効果が得られる。特に、駆動回路の少なくと
も一部をCMOS型TFTから構成する場合、キャリア
移動度や装置寿命等の基本性能に優れたNチャネル型T
FTのみから構成することはできず、Pチャネル型TF
Tを作り込まざるを得ないので、この態様の如き構成は
実用上非常に優れている。According to this aspect, the second transistor is P
It comprises a channel type TFT. Here, according to the study by the present inventors, it has been found that the life of the P-channel TFT is basically shorter than that of the N-channel TFT. Therefore, in the P-channel TFT, the second
By forming the gate insulating film from an oxynitride film and extending the life of the P-channel TFT, a great effect can be obtained in extending the life of the device. In particular, when at least a part of the driving circuit is composed of a CMOS type TFT, an N-channel type T excellent in basic performance such as carrier mobility and device life.
It cannot be composed of FT only, and is a P-channel TF
Since there is no choice but to build T, the configuration like this embodiment is very excellent in practical use.
【0015】本発明の基板装置の他の態様では、前記第
1トランジスタは、Nチャネル型である。In another aspect of the substrate device of the present invention, the first transistor is an N-channel type.
【0016】この態様によれば、画素スイッチング用に
は、キャリア移動度や装置寿命等の基本性能においてよ
り優れたNチャネル型TFTを用いることにより、高品
位の画像表示を可能とし得、しかも、駆動回路までも含
めた装置全体の長寿命化が図られる。According to this aspect, by using the N-channel TFT which is more excellent in basic performance such as carrier mobility and device life for pixel switching, high quality image display can be made possible, and moreover, The life of the entire device including the drive circuit can be extended.
【0017】本発明の基板装置の他の態様では、前記第
1及び第2トランジスタを構成する半導体層は、低温又
は高温ポリシリコン若しくはアモルファスシリコンから
なるこの態様によれば、基板上には、低温ポリシリコン
TFT又は高温ポリシリコンTFT又はアモルファスシ
リコンTFTが構築されるが、駆動回路における第2ゲ
ート絶縁膜を酸窒化膜から構成することにより、ポリシ
リコンTFT又はアモルファスシリコンTFTを備えて
なる基板装置全体を長寿命化できる。In another aspect of the substrate device of the present invention, the semiconductor layers forming the first and second transistors are made of low temperature or high temperature polysilicon or amorphous silicon. Although a polysilicon TFT, a high-temperature polysilicon TFT, or an amorphous silicon TFT is constructed, by forming the second gate insulating film in the drive circuit from an oxynitride film, the whole substrate device including the polysilicon TFT or the amorphous silicon TFT Can have a long life.
【0018】本発明の基板装置の他の態様では、前記第
2トランジスタは、ゲート電圧が閾値を超えることでオ
ンオフ動作するスイッチング素子として前記駆動回路内
に設けられている。In another aspect of the substrate device of the present invention, the second transistor is provided in the drive circuit as a switching element that is turned on / off when the gate voltage exceeds a threshold value.
【0019】この態様によれば、第2トランジスタは、
ゲート電圧が閾値を超えることでオンオフ動作するスイ
ッチング素子として設けられているので、即ちトランジ
スタとして極めて単純な動作を行なうものとして設けら
れているので、ゲート絶縁膜を酸窒化膜から構成するこ
とに起因する、トランジスタ特性のばらつきやキャリア
移動度の劣化が、悪影響として殆ど表面化しないように
できる本発明の基板装置の他の態様では、前記第2トラ
ンジスタは、他の基板上に形成された後に前記周辺領域
に貼り付けられている。According to this aspect, the second transistor is
Since it is provided as a switching element that is turned on and off when the gate voltage exceeds a threshold value, that is, because it is provided as an extremely simple operation as a transistor, it is caused by forming the gate insulating film from an oxynitride film. In another aspect of the substrate device of the present invention, in which variations in transistor characteristics and deterioration of carrier mobility can be prevented from being exposed to the surface as an adverse effect, the second transistor is formed on another substrate, and then the periphery of the second transistor is reduced. Pasted in the area.
【0020】この態様によれば、他の基板上において酸
窒化膜をゲート絶縁膜として持つ第2トランジスタを構
成した後、これを周辺領域に貼り付ければよいので、装
置構成及び製造プロセスの単純化を図れる。According to this aspect, after forming the second transistor having the oxynitride film as the gate insulating film on the other substrate, the second transistor can be attached to the peripheral region, so that the device structure and the manufacturing process can be simplified. Can be achieved.
【0021】本発明の基板装置の第1製造方法は上記課
題を解決するために、上述した本発明の基板装置(但し、
その各種態様を含む)を製造する基板装置の製造方法で
あって、前記基板上に、前記第1トランジスタを構成す
る第1半導体層及び前記第2トランジスタを構成する第
2半導体層を形成する半導体層形成工程と、前記第1及
び第2半導体層に酸窒化膜を形成する酸窒化膜形成工程
と、該形成された酸窒化膜のうち前記第2半導体層上に
形成された部分をマスクしつつ該形成された酸窒化膜の
うち前記第1半導体層上に形成された部分を選択的に除
去する除去工程と、前記酸窒化膜が除去された第1半導
体層上に、前記酸化膜を形成する酸化膜形成工程と、前
記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極
を形成するゲート電極形成工程とを含む。In order to solve the above problems, the first method of manufacturing a substrate device according to the present invention is directed to the above-described substrate device of the present invention (however,
(Including various aspects thereof), a method for manufacturing a substrate device, wherein a semiconductor having a first semiconductor layer forming the first transistor and a second semiconductor layer forming the second transistor is formed on the substrate. A layer forming step, an oxynitride film forming step of forming an oxynitride film on the first and second semiconductor layers, and masking a portion of the formed oxynitride film formed on the second semiconductor layer. Meanwhile, a removal step of selectively removing a portion of the formed oxynitride film formed on the first semiconductor layer, and the oxide film on the first semiconductor layer from which the oxynitride film is removed. The method includes a step of forming an oxide film and a step of forming a gate electrode on each of the oxynitride film and the oxide film thus formed.
【0022】本発明の第1製造方法によれば、第1及び
第2半導体層を形成後に、これらに酸窒化膜を形成す
る。そして、この酸窒化膜のうち第2半導体層上に形成
された部分をマスクしつつ、第1半導体層上に形成され
た部分を選択的に除去する。従って、第2半導体層上に
酸窒化膜が形成されたことになる。更に、この酸窒化膜
が除去された第1半導体層上に、酸化膜を形成するの
で、第1半導体層上に酸化膜が形成されたことになる。
その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート
電極を形成するので、上述した本発明の基板装置を比較
的簡単に製造できる。According to the first manufacturing method of the present invention, the oxynitride film is formed on the first and second semiconductor layers after they are formed. Then, while masking the portion of the oxynitride film formed on the second semiconductor layer, the portion formed on the first semiconductor layer is selectively removed. Therefore, the oxynitride film is formed on the second semiconductor layer. Further, since the oxide film is formed on the first semiconductor layer from which the oxynitride film is removed, the oxide film is formed on the first semiconductor layer.
After that, since the gate electrodes are formed on the oxynitride film and the oxide film, respectively, the substrate device of the present invention described above can be manufactured relatively easily.
【0023】本発明の基板装置の第2製造方法は上記課
題を解決するために、上述した本発明の基板装置(但し、
その各種態様を含む)を製造する基板装置の製造方法で
あって、前記基板上に、前記第1トランジスタを構成す
る第1半導体層及び前記第2トランジスタを構成する第
2半導体層を形成する半導体層形成工程と、前記第2半
導体層をマスクしつつ前記第1半導体層に窒化膜を選択
的に形成する窒化膜形成工程と、前記窒化膜が形成され
ていない第2半導体層上に酸窒化膜を選択的に形成する
酸窒化膜形成工程と、前記窒化膜を除去する除去工程と、
前記窒化膜が除去された第1半導体層上に酸化膜を形成
する酸化膜形成工程と、前記形成された酸窒化膜及び酸
化膜上に夫々、ゲート電極を形成するゲート電極形成工
程とを含む。In order to solve the above problems, a second method of manufacturing a substrate device according to the present invention is directed to the above-described substrate device of the present invention (however,
(Including various aspects thereof), a method for manufacturing a substrate device, wherein a semiconductor having a first semiconductor layer forming the first transistor and a second semiconductor layer forming the second transistor is formed on the substrate. A layer forming step, a nitride film forming step of selectively forming a nitride film on the first semiconductor layer while masking the second semiconductor layer, and an oxynitride on the second semiconductor layer on which the nitride film is not formed. An oxynitride film forming step of selectively forming a film, and a removing step of removing the nitride film,
An oxide film forming step of forming an oxide film on the first semiconductor layer from which the nitride film is removed, and a gate electrode forming step of forming a gate electrode on each of the formed oxynitride film and oxide film are included. .
【0024】本発明の第2製造方法によれば、第1及び
第2半導体層を形成後に、これらのうち第2半導体層を
マスクしつつ、第1半導体層に窒化膜を形成する。そし
て、今度はこの窒化膜をマスクとして、この窒化膜が形
成されていない第2半導体層上に酸窒化膜を形成する。
従って、第2半導体層上に酸窒化膜が形成されたことに
なる。更に、この窒化膜が除去された第1半導体層上に、
酸化膜を形成するので、第1半導体層上に酸化膜が形成
されたことになる。その後、これらの酸窒化膜及び酸化
膜上に夫々、ゲート電極を形成するので、上述した本発
明の基板装置を比較的簡単に製造できる。According to the second manufacturing method of the present invention, after forming the first and second semiconductor layers, a nitride film is formed on the first semiconductor layer while masking the second semiconductor layer among them. Then, this time, using the nitride film as a mask, an oxynitride film is formed on the second semiconductor layer on which the nitride film is not formed.
Therefore, the oxynitride film is formed on the second semiconductor layer. Further, on the first semiconductor layer from which the nitride film is removed,
Since the oxide film is formed, the oxide film is formed on the first semiconductor layer. After that, since the gate electrodes are formed on the oxynitride film and the oxide film, respectively, the substrate device of the present invention described above can be manufactured relatively easily.
【0025】本発明の基板装置の第3製造方法は上記課
題を解決するために、上述した本発明の基板装置(但し、
その各種態様を含む)を製造する基板装置の製造方法で
あって、前記基板上に、前記第1トランジスタを構成す
る第1半導体層及び前記第2トランジスタを構成する第
2半導体層を形成する半導体層形成工程と、前記第1及
び第2半導体層に酸化膜を形成する酸化膜形成工程と、
前記第1半導体層上に形成された酸化膜を窒化膜でマス
クしつつ前記第2半導体層上に形成された酸化膜に酸窒
化膜を選択的に形成する酸窒化膜形成工程と、前記窒化
膜を除去後に前記形成された酸窒化膜及び酸化膜上に夫
々、ゲート電極を形成するゲート電極形成工程とを含
む。In order to solve the above problems, the third method of manufacturing a substrate device according to the present invention is directed to the above-described substrate device of the present invention (however,
(Including various aspects thereof), a method for manufacturing a substrate device, wherein a semiconductor having a first semiconductor layer forming the first transistor and a second semiconductor layer forming the second transistor is formed on the substrate. A layer forming step, an oxide film forming step of forming an oxide film on the first and second semiconductor layers,
An oxynitride film forming step of selectively forming an oxynitride film on the oxide film formed on the second semiconductor layer while masking the oxide film formed on the first semiconductor layer with a nitride film; And a gate electrode forming step of forming gate electrodes on the oxynitride film and the oxide film, respectively, after the film is removed.
【0026】本発明の第3製造方法によれば、第1及び
第2半導体層を形成後に、これら両者に酸化膜を形成す
る。そして、これらのうち第1半導体層上に形成された
酸化膜については窒化膜でマスクして、第2半導体層上
に形成された酸化膜に対しては更に酸窒化膜を形成す
る。この際、例えば、酸化膜に対して窒素を注入してもよ
いし、酸化膜上に酸窒化膜を積層形成してもよいし、N
2O、NONH2ガスでアニールすることで酸化膜に窒
素導入してもよい。従って、第2半導体層上に酸窒化膜
が形成されたことになる。更に、この酸窒化膜が形成さ
れた後に、窒化膜を除去すれば、第1半導体層上には、
酸窒化膜ではなく、酸化膜が形成されたことになる。そ
の後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電
極を形成するので、上述した本発明の基板装置を比較的
簡単に製造できる。According to the third manufacturing method of the present invention, after forming the first and second semiconductor layers, an oxide film is formed on both of them. Then, among these, the oxide film formed on the first semiconductor layer is masked by the nitride film, and the oxynitride film is further formed on the oxide film formed on the second semiconductor layer. At this time, for example, nitrogen may be injected into the oxide film, an oxynitride film may be stacked on the oxide film, or N may be formed.
Nitrogen may be introduced into the oxide film by annealing with 2 O or NONH 2 gas. Therefore, the oxynitride film is formed on the second semiconductor layer. Further, if the nitride film is removed after the oxynitride film is formed,
This means that the oxide film is formed instead of the oxynitride film. After that, since the gate electrodes are formed on the oxynitride film and the oxide film, respectively, the substrate device of the present invention described above can be manufactured relatively easily.
【0027】第4製造方法は上記課題を解決するため
に、上述した本発明の基板装置(但し、その各種態様を含
む)を製造する基板装置の製造方法であって、前記基板
上に、前記第1トランジスタを構成する第1半導体層及
び前記第2トランジスタを構成する第2半導体層を形成
する半導体層形成工程と、前記第2半導体層を窒化膜又
はレジストでマスクしつつ前記第1半導体層上に酸窒化
膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜
を除去後に前記第2半導体層上に酸窒化膜を選択的に形
成する酸窒化膜形成工程と、前記形成された酸窒化膜及
び酸化膜上に夫々、ゲート電極を形成するゲート電極形
成工程とを含む。In order to solve the above problems, a fourth manufacturing method is a method for manufacturing a substrate device of the present invention described above (however, including various aspects thereof), in which the above-mentioned substrate is formed on the substrate. A semiconductor layer forming step of forming a first semiconductor layer forming a first transistor and a second semiconductor layer forming the second transistor; and the first semiconductor layer while masking the second semiconductor layer with a nitride film or a resist. An oxynitride film forming step of selectively forming an oxynitride film thereon; and an oxynitride film forming step of selectively forming an oxynitride film on the second semiconductor layer after removing the nitride film. And forming a gate electrode on the oxynitride film and the oxide film, respectively.
【0028】本発明の第4製造方法によれば、第1及び
第2半導体層を形成後に、第2半導体層を窒化膜又はレ
ジストでマスクしつつ、第1半導体層上に酸化膜を形成
する。そして、この酸化膜が形成された後に、窒化膜を除
去し、更に第2半導体層に酸窒化膜を形成する。従っ
て、第2半導体層上に酸窒化膜が形成されたことになる
と共に第1半導体層上には、酸窒化膜ではなく、酸化膜
が形成されたことになる。その後、これらの酸窒化膜及
び酸化膜上に夫々、ゲート電極を形成するので、上述し
た本発明の基板装置を比較的簡単に製造できる。According to the fourth manufacturing method of the present invention, after forming the first and second semiconductor layers, an oxide film is formed on the first semiconductor layer while masking the second semiconductor layer with a nitride film or a resist. . Then, after the oxide film is formed, the nitride film is removed, and an oxynitride film is further formed on the second semiconductor layer. Therefore, the oxynitride film is formed on the second semiconductor layer, and the oxide film, not the oxynitride film, is formed on the first semiconductor layer. After that, since the gate electrodes are formed on the oxynitride film and the oxide film, respectively, the substrate device of the present invention described above can be manufactured relatively easily.
【0029】本発明の第1から第4製造方法の一態様で
は、前記酸窒化膜形成工程は、窒素を含む雰囲気で酸化
する工程を含む。In one aspect of the first to fourth manufacturing methods of the present invention, the oxynitride film forming step includes a step of oxidizing in an atmosphere containing nitrogen.
【0030】この態様によれば、既存のファーネス(拡
散炉)等を用いて、窒素原子を含むガスの雰囲気中でア
ニールすることにより、酸窒化膜形成工程を比較的簡単
に行える。According to this aspect, the oxynitride film forming step can be performed relatively easily by annealing in an atmosphere of a gas containing nitrogen atoms using an existing furnace (diffusion furnace) or the like.
【0031】この態様では、前記酸窒化膜形成工程は、N
2O(一酸化二窒素)ガス、NO(一酸化一窒素)ガス
及びNH4(アンモニア)ガスのうち少なくとも一つを
含む雰囲気中でアニールする工程を含んでもよい。In this aspect, the oxynitride film forming step is performed with N
It may include a step of annealing in an atmosphere containing at least one of a 2 O (dinitrogen monoxide) gas, a NO (mononitrogen monoxide) gas, and an NH 4 (ammonia) gas.
【0032】このように製造すれば、比較的簡単且つ安
価に、酸窒化膜形成工程を行える。If manufactured in this way, the oxynitride film forming step can be performed relatively easily and inexpensively.
【0033】本発明の第1から第4製造方法の他の態様
では、前記酸窒化膜形成工程は、縦型あるいは横型拡散
炉、プラズマを使用した窒化、ランプアニール又はイオ
ン注入のいずれか1つの工程を含む。In another aspect of the first to fourth manufacturing methods of the present invention, the oxynitride film forming step is any one of vertical or horizontal diffusion furnace, nitriding using plasma, lamp annealing or ion implantation. Including steps.
【0034】この態様によれば、既存のプラズマ技術、
ランプアニール又はイオン注入により、酸窒化膜形成工
程を比較的簡単に行える。According to this aspect, existing plasma technology,
By lamp annealing or ion implantation, the oxynitride film forming step can be performed relatively easily.
【0035】本発明の第1から第4製造方法の他の態様
では、前記酸窒化膜形成工程は、酸化膜を形成後に窒素
をドープする工程を含む。In another aspect of the first to fourth manufacturing methods of the present invention, the oxynitride film forming step includes a step of doping nitrogen after forming an oxide film.
【0036】この態様によれば、一旦、酸化膜を形成した
後に、窒素をドープ或いは注入することにより、酸窒化
膜形成工程を行なえるので、酸化膜形成工程と酸窒化膜
形成工程とを相前後して連続して行なうことも可能とな
る。According to this aspect, since the oxynitride film forming step can be performed by once forming the oxide film and then doping or injecting nitrogen, the oxide film forming step and the oxynitride film forming step are performed in phase with each other. It is also possible to carry out continuously before and after.
【0037】本発明の第1から第4製造方法の他の態様
では、前記第1及び第2半導体層上に形成された酸化膜
或いは酸窒化膜を薄膜化する薄膜化工程を更に含む。Another aspect of the first to fourth manufacturing methods of the present invention further includes a thinning step of thinning the oxide film or the oxynitride film formed on the first and second semiconductor layers.
【0038】この態様によれば、第2半導体層上に一旦
形成した酸化膜或いは酸窒化膜を、薄膜化することによ
り、所望膜厚の酸窒化膜を比較的容易に形成できる。According to this aspect, by thinning the oxide film or the oxynitride film once formed on the second semiconductor layer, the oxynitride film having a desired film thickness can be formed relatively easily.
【0039】本発明の電子機器は上記課題を解決するた
めに、上述した本発明の電気光学装置(但し、その各種態
様を含む)を具備する。In order to solve the above problems, the electronic equipment of the present invention comprises the above-described electro-optical device of the present invention (however, including various aspects thereof).
【0040】本発明の電子機器によれば、上述した本発
明の電気光学装置を具備するので、長寿命であり、しか
も高品位の画像表示を長期に亘って行なえる投射型表示
装置等の各種電子機器を実現できる。According to the electronic apparatus of the present invention, since it is equipped with the electro-optical device of the present invention described above, various types of projection type display devices, etc., which have a long life and can display a high-quality image for a long period of time. Electronic devices can be realized.
【0041】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。The operation and other advantages of the present invention will be apparent from the embodiments described below.
【0042】[0042]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0043】(基板装置の第1実施形態)先ず第1実施
形態の基板装置の製造方法及び構成について図1から図
4を参照して説明する。図1及び図2は、第1実施形態
の製造方法を順を追って示す工程図であり、画素部に設
けられる画素スイッチング用のTFT(図中、左半面)
及び周辺駆動回路を構成するTFT(図中、右半面)に
ついて夫々、工程毎のTFT付近における断面構造を示
している。図3は、工程(2)で形成された、ゲート絶
縁膜から半導体層に至る部分における酸素及びケイ素の
2次強度と、窒素濃度とをゲート絶縁膜表面からの深度
に対して示す特性図である。また、図4は、窒素原子の
導入量を変化させた複数の実施例及び窒素原子を導入し
ない比較例における動作時間に対する閾値Vthの初期
値からのずれ量Vdd(V)を示す特性図である。(First Embodiment of Substrate Device) First, a manufacturing method and a structure of a substrate device of the first embodiment will be described with reference to FIGS. 1 and 2 are process diagrams sequentially showing the manufacturing method of the first embodiment, in which a pixel switching TFT (left half surface in the drawings) provided in a pixel portion is provided.
Also, regarding the TFT (right half surface in the drawing) that constitutes the peripheral drive circuit, the cross-sectional structure in the vicinity of the TFT for each process is shown. FIG. 3 is a characteristic diagram showing the secondary strength of oxygen and silicon and the nitrogen concentration in the portion from the gate insulating film to the semiconductor layer formed in step (2) with respect to the depth from the surface of the gate insulating film. is there. FIG. 4 is a characteristic diagram showing the deviation amount Vdd (V) from the initial value of the threshold value Vth with respect to the operating time in a plurality of examples in which the introduction amount of nitrogen atoms is changed and a comparative example in which the nitrogen atom is not introduced. .
【0044】図1において工程(1)では、石英基板1
0及び石英基板10上に形成された酸化膜が用意され、
その上にポリシリコン膜が形成された後、フォトリソグ
ラフィ及びエッチングにより、画素部及び周辺駆動回路
部の夫々において、TFTのソース領域、チャネル領域
及びドレイン領域を含む所定パターンの半導体層1aが
形成される。このような半導体層1aとしては、低温ポ
リシリコン膜でもよいし、高温ポリシリコン膜、または
アモルファスシリコンでもよい。また、石英基板10に
代えて、プラスチック基板や、ガラス基板等を用いても
よい。In step (1) of FIG. 1, the quartz substrate 1 is used.
0 and an oxide film formed on the quartz substrate 10 are prepared,
After the polysilicon film is formed thereon, the semiconductor layer 1a having a predetermined pattern including the source region, the channel region and the drain region of the TFT is formed in each of the pixel portion and the peripheral drive circuit portion by photolithography and etching. It Such a semiconductor layer 1a may be a low temperature polysilicon film, a high temperature polysilicon film, or amorphous silicon. Further, instead of the quartz substrate 10, a plastic substrate, a glass substrate or the like may be used.
【0045】次に、工程(2)では、ドライ酸化又はウエ
ット酸化により、半導体層1aの表面に、先ず熱酸化シ
リコン膜を形成し、続いて、ファーネス(拡散炉)内に
て、窒素原子を含むガスの雰囲気中でアニールすること
により、窒素原子を導入したゲート絶縁膜2bを形成す
る。係るガスは、N2Oガス、NOガス、NH4ガス等
の窒素ガスが用いられる。尚、このゲート絶縁膜2bの
形成と同時に、同一基板上における画素部にも、ゲート絶
縁膜2bと同一膜2b’が形成される。Next, in step (2), a thermally oxidized silicon film is first formed on the surface of the semiconductor layer 1a by dry oxidation or wet oxidation, and then nitrogen atoms are added in a furnace (diffusion furnace). By annealing in an atmosphere of a gas containing nitrogen, a gate insulating film 2b into which nitrogen atoms are introduced is formed. As such a gas, nitrogen gas such as N 2 O gas, NO gas, and NH 4 gas is used. Simultaneously with the formation of the gate insulating film 2b, the same film 2b 'as the gate insulating film 2b is formed in the pixel portion on the same substrate.
【0046】こうして窒素原子を導入すると、例えば窒
素原子は図3の特性図に示したような濃度分布を持つよ
うになる。By introducing nitrogen atoms in this way, for example, nitrogen atoms have a concentration distribution as shown in the characteristic diagram of FIG.
【0047】その後、工程(3)では、ゲート絶縁膜2
b上を、レジスト601でマスクした状態で、反応性ガ
スを用いた反応性エッチング、反応性イオンビームエッ
チング等のドライエッチング或いはウエットエッチング
とを組み合わせたエッチングにより、エッチャント50
1により、ゲート絶縁膜2bと同一膜2b’を画素部に
おいて除去する。これにより、画素部では、半導体層1
aが再び露出した状態になる。そして、工程(4)にお
いて、このレジスト601を剥離除去すれば、周辺駆動
回路部にのみ、窒素が導入された酸窒化膜からなるゲー
ト絶縁膜2bが形成された状態が得られる。Then, in step (3), the gate insulating film 2 is formed.
With the resist b being masked on b, the etchant 50 is etched by dry etching such as reactive etching using a reactive gas, dry etching such as reactive ion beam etching, or etching combined with wet etching.
1, the film 2b ′ identical to the gate insulating film 2b is removed in the pixel portion. As a result, in the pixel portion, the semiconductor layer 1
a is exposed again. Then, in step (4), if the resist 601 is peeled and removed, a state in which the gate insulating film 2b made of an oxynitride film into which nitrogen is introduced is formed only in the peripheral drive circuit portion.
【0048】次に、工程(5)では、ドライ酸化、ウエ
ット酸化、又はHTO膜により、画素部におけるゲート
絶縁膜2aとして、半導体層1aの表面に熱酸化シリコ
ン膜が形成される。尚、このゲート絶縁膜2aの形成と
同時に、同一基板上における周辺回路部にも、ゲート絶縁
膜2aと同一膜2a’が形成される。Next, in step (5), a thermally oxidized silicon film is formed on the surface of the semiconductor layer 1a as a gate insulating film 2a in the pixel portion by dry oxidation, wet oxidation, or an HTO film. Simultaneously with the formation of the gate insulating film 2a, the same film 2a 'as the gate insulating film 2a is formed in the peripheral circuit portion on the same substrate.
【0049】次に、工程(6)では、画素部におけるゲ
ート絶縁膜2a上を、レジスト602でマスクした状態
で、反応性ガスを用いた反応性エッチング、反応性イオ
ンビームエッチング等のドライエッチング或いはウエッ
トエッチングとを組み合わせたエッチングにより、エッ
チャント502より、ゲート絶縁膜2aと同一膜2a’
を周辺駆動回路部において除去する。そして、図2の工
程(7)において、このレジスト602を剥離除去すれ
ば、画素部にのみ、窒素が導入されていない酸化膜から
なるゲート絶縁膜2aが形成された状態が得られる。し
かも、周辺駆動回路部においては、工程(4)と同じく、
窒素が導入された酸窒化膜からなるゲート絶縁膜2bが
形成された状態が維持されている。Next, in step (6), the gate insulating film 2a in the pixel portion is masked with the resist 602, and dry etching such as reactive etching using a reactive gas or reactive ion beam etching is performed. By etching combined with wet etching, the same film 2a ′ as the gate insulating film 2a is obtained from the etchant 502.
Are removed in the peripheral drive circuit section. Then, in step (7) of FIG. 2, the resist 602 is peeled and removed, so that a state in which the gate insulating film 2a made of an oxide film into which nitrogen is not introduced is formed only in the pixel portion is obtained. Moreover, in the peripheral drive circuit section, as in the step (4),
The state in which the gate insulating film 2b made of an oxynitride film into which nitrogen is introduced is formed is maintained.
【0050】次に、工程(8)では、導電性のポリシリ
コン膜等からなるゲート電極3a及び3bが、ゲート絶
縁膜2a及び2b上に夫々形成される。更に、工程
(9)では、ゲート絶縁膜2a及び2bに夫々、ソース
電極及びドレイン電極接続用のコンタクトホールをドラ
イエッチング、ウエットエッチング又は両者の組み合わ
せにより開孔する。そして、これらのコンタクトホール
を介して、図中破線で示したように画素部では、Al
(アルミニウム)等からなるデータ線6aの端部及びI
TO(インジウムティンオキサイド)等からなる画素電
極9aの端部を、ソース電極及びドレイン電極として接
続する。これと相前後或いは並行して、周辺駆動回路部
では、Al等からなる配線6b及び6cをソース電極及
びドレイン電極として接続する。Next, in step (8), gate electrodes 3a and 3b made of a conductive polysilicon film or the like are formed on the gate insulating films 2a and 2b, respectively. Further, in step (9), contact holes for connecting the source electrode and the drain electrode are formed in the gate insulating films 2a and 2b by dry etching, wet etching, or a combination of both. Then, through these contact holes, in the pixel portion as shown by the broken line in the figure, Al
The end of the data line 6a made of (aluminum) or the like and I
The ends of the pixel electrode 9a made of TO (indium tin oxide) or the like are connected as a source electrode and a drain electrode. Before or after this, or in parallel with this, in the peripheral drive circuit section, the wirings 6b and 6c made of Al or the like are connected as a source electrode and a drain electrode.
【0051】以上の工程(1)〜(9)により、基板1
0上における画素部及び周辺駆動回路部にTFTが夫々
構築される。Through the above steps (1) to (9), the substrate 1
TFTs are respectively constructed in the pixel portion and the peripheral drive circuit portion on the 0.
【0052】このように周辺駆動回路部においては、ゲ
ート絶縁膜2bへの窒素導入により、TFTの閾値のず
れの主要因である、界面における正孔トラップ及び正電
荷の発生並びに界面準位の増加を低減する。そして、窒
素導入により、窒化膜結合を混在させて耐湿性を向上さ
せる。これにより、半導体層1aに入る水分量を低減で
き、Si−H結合やS−OH結合の発生を低減させて正
電荷の発生並びに界面準位の増加を低減できる。加えて
窒素原子の導入により、この領域における原子と原子と
のネットワーク中に窒素原子を入り込ませることで、界
面の歪みを緩和でき、更に結合の弱い部分を補強可能と
なる。ここで、結合エネルギーの安定度についての大小
関係は、次の通りである。As described above, in the peripheral drive circuit portion, the introduction of nitrogen into the gate insulating film 2b causes the trapping of positive holes and positive charges at the interface, which is the main cause of the deviation of the threshold value of the TFT, and the increase of the interface level. To reduce. Then, by introducing nitrogen, the nitride film bonding is mixed and the moisture resistance is improved. As a result, the amount of water entering the semiconductor layer 1a can be reduced, the generation of Si—H bonds and S—OH bonds can be reduced, and the generation of positive charges and the increase of interface states can be reduced. In addition, the introduction of nitrogen atoms allows the nitrogen atoms to enter the atom-to-atom network in this region, whereby the strain at the interface can be relaxed and the portion where the bond is weak can be reinforced. Here, the magnitude relation regarding the stability of the binding energy is as follows.
【0053】
Si−Oの結合エネルギー(4.8eV)
>Si−Nの結合エネルギー(3.5eV)
>Si−Hの結合エネルギー(3.2eV)
>Si−Siの結合エネルギー(2.0eV)
このうち比較的高いSi−Oの結合エネルギーは、結合
状態が歪むことで小さくなっていると考えられるので、
窒素原子を存在させることにより、Si−Si結合や歪
んだSi−O−Si結合、Si−H結合、Si−OH結
合を減少できる。ホットキャリアによる酸化膜の界面準
位やトラップ中心ができるのを防止できる。Si—O bond energy (4.8 eV)> Si—N bond energy (3.5 eV)> Si—H bond energy (3.2 eV)> Si—Si bond energy (2.0 eV) Among them, the relatively high Si—O bond energy is considered to be small due to the distortion of the bond state.
The presence of nitrogen atoms can reduce Si—Si bonds, distorted Si—O—Si bonds, Si—H bonds, and Si—OH bonds. It is possible to prevent formation of interface states and trap centers in the oxide film due to hot carriers.
【0054】因みに、耐湿性については酸化膜(SiO
2膜)と比べて、窒化膜(Si3N 4膜)が優れてい
る。しかしながら仮に、本発明の如き基板装置において
窒化膜でゲート絶縁膜を構成したのでは、TFTのIV
特性は、プールフレンケル電流が流れることによりスイ
ッチング素子として利用できない特性となってしまう。
更に、窒化膜からゲート絶縁膜を構成したのでは、半導
体層とのコンタクトをとるためのコンタクトホールを既
存のエッチング技術により開孔することが極めて困難と
なってしまう。Incidentally, regarding the moisture resistance, an oxide film (SiO 2
TwoNitride film (SiThreeN FourExcellent)
It However, in the case of the substrate device as in the present invention,
If the gate insulating film is composed of the nitride film,
The characteristics of the switch are that the pool Frenkel current flows.
The characteristics cannot be used as a switching element.
Furthermore, if the gate insulating film is composed of a nitride film,
A contact hole for making contact with the body layer has already been
It is extremely difficult to open holes with existing etching technology.
turn into.
【0055】そこで、周辺駆動回路部において、ゲート
絶縁膜2bは、窒化膜(窒化シリコン膜)からではなく
酸化シリコン膜で形成しつつ、この酸化シリコン膜内に
窒素原子を導入することにより、このTFTのIV特性
は、ゲート絶縁膜として通常の酸化膜を用いたTFTと
同様にFN電流が流れるIV特性とすることができ、ス
イッチング素子として好適に利用できる。更に、図1の
工程(9)でコンタクトホールを開孔する際に、窒化膜
のようにエッチングし難いことはなく、既存のドライエ
ッチング技術やウエットエッチング技術により比較的容
易に且つ高精度でコンタクトホールを開孔可能となる。Therefore, in the peripheral drive circuit portion, the gate insulating film 2b is formed not by a nitride film (silicon nitride film) but by a silicon oxide film, and nitrogen atoms are introduced into the silicon oxide film to form the gate insulating film 2b. The IV characteristic of the TFT can be the IV characteristic in which an FN current flows, similarly to a TFT using a normal oxide film as a gate insulating film, and can be suitably used as a switching element. Further, when the contact hole is opened in the step (9) of FIG. 1, it is not difficult to etch like a nitride film, and the existing dry etching technique or wet etching technique is used to make contact relatively easily and with high precision. The hole can be opened.
【0056】このように本実施形態によれば周辺回路部
においては、ゲート絶縁膜2bは、窒素が導入された酸
窒化膜からなるので、窒素導入のない酸化膜からなるゲ
ート絶縁膜2aと比べて、TFTの寿命は顕著に延びる
ので、装置全体の寿命を非常に効率的に伸ばすことが可
能となる。即ち、例えば数千時間から一万数千時間或い
は数万時間のオーダーにおいては、周辺駆動回路部にお
けるTFTの寿命が延びる分だけ、そのまま基板装置全
体の装置寿命を延ばすことも可能となる。加えて、チャ
ネル幅やチャネル長等のトランジスタ構造自体に若干の
修正や変更を加えることで、ゲート絶縁膜2bへの窒素
導入に起因するトランジスタ特性のばらつきやキャリア
移動度の劣化が、駆動回路の動作に悪影響を与えるのを
防止できる。As described above, according to this embodiment, in the peripheral circuit portion, the gate insulating film 2b is made of an oxynitride film into which nitrogen is introduced, and therefore, compared with the gate insulating film 2a made of an oxide film in which nitrogen is not introduced. Since the life of the TFT is remarkably extended, it is possible to extend the life of the entire device very efficiently. That is, for example, in the order of several thousand hours to ten thousand thousands hours or tens of thousands hours, it is possible to extend the device life of the entire substrate device as it is by the extension of the life of the TFT in the peripheral drive circuit section. In addition, by slightly modifying or changing the transistor structure itself such as the channel width and the channel length, variations in transistor characteristics and deterioration in carrier mobility due to introduction of nitrogen into the gate insulating film 2b may occur. It is possible to prevent the operation from being adversely affected.
【0057】尚、窒素原子を僅かに入れただけでも、同
傾向の効果が確認されている。また、技術的には比較的
容易に、窒素を20重量%位まで導入することが可能で
あるが、窒素濃度を高めることにより更なる効果が期待
できる。The effect of the same tendency has been confirmed even by adding a small amount of nitrogen atoms. Further, although it is technically possible to introduce nitrogen up to about 20% by weight with relative ease, further effects can be expected by increasing the nitrogen concentration.
【0058】他方、本実施形態によれば画素部において
は、ゲート絶縁膜2aに対し、窒素導入を行なわないの
で、ゲート絶縁膜2aは、酸化膜からなる。従って、ゲ
ート絶縁膜への窒素導入に起因するトランジスタ特性の
ばらつきやキャリア移動度の劣化による表示ムラやチラ
ツキが生じることは無い。そして、ゲート絶縁膜2aに
窒素が導入されないため窒素を導入したゲート絶縁膜2
bと比べて、TFTの寿命は延びないものの、装置寿命を
律則していない画素スイッチング用のTFTとして用い
られるので、基板装置全体の装置寿命についての実用上
の問題は殆ど生じない。On the other hand, according to the present embodiment, in the pixel portion, since nitrogen is not introduced into the gate insulating film 2a, the gate insulating film 2a is made of an oxide film. Therefore, display unevenness and flickering due to variations in transistor characteristics due to introduction of nitrogen into the gate insulating film and deterioration of carrier mobility do not occur. Then, since nitrogen is not introduced into the gate insulating film 2a, the gate insulating film 2 containing nitrogen is introduced.
Although the life of the TFT does not extend as compared with b, since it is used as a pixel switching TFT that does not regulate the life of the device, practical problems of the device life of the whole substrate device do not occur.
【0059】ここで、ゲート絶縁膜に対する窒素原子の
導入量を変化させた複数の実施例及び窒素原子を導入し
ない比較例における動作時間に対する閾値Vthの初期
値からのずれ量Vdd(V)を図4に示す。図4では、
ファーネス内温度を1000℃又は1150℃とし、フ
ァーネス内の雰囲気中におけるN2Oガス濃度を20流
量%又は5流量%とし、拡散時間を20分又は10分に
した各実施例についてのVddと、比較例(Referenc
e)についての電圧Vddとを示してある。Here, the deviation amount Vdd (V) from the initial value of the threshold value Vth with respect to the operating time in a plurality of examples in which the introduction amount of nitrogen atoms to the gate insulating film is changed and a comparative example in which nitrogen atoms are not introduced is shown. 4 shows. In Figure 4,
Vdd for each example in which the temperature inside the furnace was 1000 ° C. or 1150 ° C., the N 2 O gas concentration in the atmosphere inside the furnace was 20 flow% or 5 flow%, and the diffusion time was 20 minutes or 10 minutes. Comparative example (Referenc
The voltage Vdd for e) is shown.
【0060】図4において比較例として示すように、従
来のゲート絶縁膜としてドライ酸化膜が用いられている
基板装置の場合、通常動作を続けていくと、TFTをオ
ンするためのゲート電圧の閾値Vthが、エンハンス側
にずれていき、1000時間程度で、ずれ量Vddが例
えば電源回路における供給電圧増加により対処可能な電
圧を超えてしまう。これに対して、窒素原子を界面付近
203に導入した各実施例では、導入量に応じてずれ量
Vddが減少している。特に、窒素ガス濃度を高くする
程、ずれ量Vddの増加は抑制されることが分かる。As shown as a comparative example in FIG. 4, in the case of the conventional substrate device using the dry oxide film as the gate insulating film, when the normal operation is continued, the threshold voltage of the gate voltage for turning on the TFT is increased. The Vth shifts to the enhancement side, and the shift amount Vdd exceeds a voltage that can be dealt with due to an increase in the supply voltage in the power supply circuit, for example, in about 1000 hours. On the other hand, in each of the examples in which nitrogen atoms are introduced into the vicinity 203 of the interface, the deviation amount Vdd decreases in accordance with the introduction amount. In particular, it can be seen that the higher the nitrogen gas concentration, the more the increase in the deviation amount Vdd is suppressed.
【0061】以上詳細に説明したように第1実施形態の
基板装置によれば、周辺駆動回路部を構成するTFTに
おけるトランジスタ特性の経時劣化や、特に高湿、高温
等の使用環境下におけるトランジスタ特性の劣化を低減
できる。これにより、長期に亘って且つ使用環境によら
ずに安定した性能を保持し得るTFTを周辺駆動回路部
に備えることにより、基板装置を長寿命化できる。そし
て、図1及び図2に示したように、第1実施形態によれ
ば、このような構成を有する基板装置を比較的簡単に製
造できる。As described in detail above, according to the substrate device of the first embodiment, the transistor characteristics of the TFTs forming the peripheral drive circuit section are deteriorated with time, and the transistor characteristics are particularly high in operating environments such as high humidity and high temperature. Can be reduced. As a result, by providing the peripheral drive circuit unit with a TFT capable of maintaining stable performance over a long period of time regardless of the use environment, the life of the substrate device can be extended. Then, as shown in FIGS. 1 and 2, according to the first embodiment, a substrate device having such a configuration can be manufactured relatively easily.
【0062】尚、以上説明した実施形態における当該基
板装置の仕様に応じて、半導体層1aにドープする不純
物の種類を代えて、Nチャネル型のTFTを構築しても
よいし、Pチャネル型のTFTを構築してもよい。例え
ば、画素部におけるTFTを、キャリア移動度や装置寿
命等の基本性能においてより優れたNチャネル型とする
ことで、高品位の画像表示を可能とし得る。他方、周辺
駆動回路におけるTFTを、CMOS(Complementary
MOS)型TFTとすることで、画素部におけるTFTと
同時に、Nチャネル型TFT部分を形成でき、製造プロ
セスの簡略化を図ることができる。更に、Pチャネル型
TFT部分については、ゲート絶縁膜2bを酸窒化膜か
ら構成することで、その寿命を延ばせことにより、全体
として装置寿命を延ばせる。特にこの場合、周辺駆動回
路部におけるPチャネル型TFTについては、ゲート電
圧が閾値を超えることでオンオフ動作するスイッチング
素子として当該周辺駆動回路内に設ければ、ゲート絶縁
膜2bを酸窒化膜から構成することに起因する、トラン
ジスタ特性のばらつきやキャリア移動度の劣化が、悪影
響として殆ど表面化しないようにできる。いずれにせ
よ、周辺駆動回路部におけるPチャネル型TFTのゲー
ト絶縁膜2bに窒素導入を行なうことで、TFTの顕著
な長寿命化が確認されており、Pチャネル型TFTの場
合にも、ゲート絶縁膜に対する窒素導入によりトランジ
スタ特性の超寿命化の効果が得られる。Depending on the specifications of the substrate device in the above-described embodiment, the type of impurities doped into the semiconductor layer 1a may be changed to construct an N-channel type TFT or a P-channel type TFT. A TFT may be constructed. For example, when the TFT in the pixel portion is an N-channel type which is more excellent in basic performance such as carrier mobility and device life, high-quality image display can be possible. On the other hand, the TFT in the peripheral drive circuit is replaced by a CMOS (Complementary
By using the MOS type TFT, the N-channel type TFT portion can be formed at the same time as the TFT in the pixel portion, and the manufacturing process can be simplified. Further, regarding the P-channel type TFT portion, the gate insulating film 2b is made of an oxynitride film, so that the life of the device can be extended, thereby extending the device life as a whole. In this case, in particular, in the case of the P-channel TFT in the peripheral drive circuit section, the gate insulating film 2b is made of an oxynitride film if it is provided in the peripheral drive circuit as a switching element that is turned on / off when the gate voltage exceeds the threshold value. It is possible to prevent the variations in transistor characteristics and the deterioration of carrier mobility due to the above from being surfaced as an adverse effect. In any case, it has been confirmed that introduction of nitrogen into the gate insulating film 2b of the P-channel type TFT in the peripheral drive circuit section prolongs the life of the TFT remarkably. By introducing nitrogen into the film, the effect of extending the life of transistor characteristics can be obtained.
【0063】また本実施形態では、図1の工程(2)に
おいてファーネス内で窒素原子を含むガス雰囲気中でア
ニールを行なうことによりゲート絶縁膜2bに対する窒
素導入したが、この工程は、既存技術であるプラズマ技
術、ランプアニール、レーザーアニール又はイオン注入
で行ってもよい。特に、酸化と窒素導入を一つの酸窒化
工程として同時に行なってもよいし、酸化工程の後に窒
素導入工程を連続して行なってもよい。Further, in this embodiment, in the step (2) of FIG. 1, nitrogen is introduced into the gate insulating film 2b by performing annealing in a furnace in a gas atmosphere containing nitrogen atoms. It may be done by some plasma technique, lamp annealing, laser annealing or ion implantation. In particular, the oxidation and the introduction of nitrogen may be simultaneously performed as one oxynitriding step, or the nitrogen introduction step may be continuously performed after the oxidation step.
【0064】(基板装置の第2実施形態)次に図5及び
図6を参照して本発明の第2実施形態の基板装置の製造
方法及び構成について説明する。図5及び図6は、第2
実施形態の製造方法を順を追って示す工程図であり、画
素部に設けられる画素スイッチング用のTFT(図中、
左半面)及び周辺駆動回路を構成するTFT(図中、右
半面)について夫々、工程毎のTFT付近における断面
構造を示している。尚、図5及び図6において、図1及
び図2に示した第1実施形態と同様の構成要素には同様
の参照符号を付し、それらの説明は省略する。(Second Embodiment of Substrate Device) Next, with reference to FIGS. 5 and 6, a manufacturing method and a structure of a substrate device according to a second embodiment of the present invention will be described. 5 and 6 show the second
FIG. 6 is a process chart showing the manufacturing method of the embodiment in order, which is a pixel switching TFT provided in the pixel portion (in the figure,
The left half surface) and the TFT (right half surface in the drawing) forming the peripheral drive circuit are respectively shown in cross sectional structures in the vicinity of the TFT for each step. 5 and 6, the same components as those of the first embodiment shown in FIGS. 1 and 2 are designated by the same reference numerals, and the description thereof will be omitted.
【0065】図5において第1実施形態と同様に工程
(1)が行なわれた後、工程(2)では、例えば減圧C
VD(Chemical Vapor Deposition:化学蒸着)等によ
り、窒化膜700を周辺回路部及び画素部における半導
体層1aの表面全体に形成する。In FIG. 5, after the step (1) is performed as in the first embodiment, in step (2), for example, a reduced pressure C
The nitride film 700 is formed on the entire surface of the semiconductor layer 1a in the peripheral circuit portion and the pixel portion by VD (Chemical Vapor Deposition) or the like.
【0066】次に工程(3)では、画素部における半導
体層1a上をレジスト604でマスクし、工程(4)で
は、レジスト604でマスクされていない部分における
窒化膜700をエッチング除去する。この結果、画素部
における半導体層1aが、窒化膜700からなるマスク
で覆われている構造が得られる。Next, in step (3), the semiconductor layer 1a in the pixel portion is masked with the resist 604, and in step (4), the nitride film 700 in the portion not masked with the resist 604 is removed by etching. As a result, a structure is obtained in which the semiconductor layer 1a in the pixel portion is covered with the mask made of the nitride film 700.
【0067】次に工程(5)では、ドライ酸化又はウエ
ット酸化により、周辺駆動回路部の半導体層1aの表面
に、先ず熱酸化シリコン膜を形成し、続いて、ファーネ
ス(拡散炉)内にて、窒素原子を含むガスの雰囲気中で
アニールすることにより、窒素原子を導入したゲート絶
縁膜2bを形成する。尚、窒化膜は酸化され難いという
性質上、このゲート絶縁膜2bの形成と同時には、窒化膜
700上に酸化膜は殆ど形成されない。Next, in step (5), a thermally oxidized silicon film is first formed on the surface of the semiconductor layer 1a of the peripheral drive circuit section by dry oxidation or wet oxidation, and then in a furnace (diffusion furnace). By annealing in a gas atmosphere containing nitrogen atoms, the gate insulating film 2b having nitrogen atoms introduced therein is formed. Since the nitride film is hard to be oxidized, almost no oxide film is formed on the nitride film 700 at the same time when the gate insulating film 2b is formed.
【0068】その後、工程(6)では、140〜170
℃程度の熱燐酸等のエッチャント503を用いて、窒化
膜700を選択的にエッチング除去する。この際、酸窒
化膜からなるゲート絶縁膜2bについては、熱燐酸等に
よっては殆どエッチング除去されない。これにより、画
素部では、半導体層1aが再び露出した状態になる。他
方、周辺回路部の半導体層1a上に酸窒化膜からなるゲ
ート絶縁膜2bが形成された構造は維持される。Then, in step (6), 140 to 170
The nitride film 700 is selectively removed by etching using an etchant 503 of hot phosphoric acid or the like at about ℃. At this time, the gate insulating film 2b made of an oxynitride film is hardly etched and removed by hot phosphoric acid or the like. As a result, in the pixel portion, the semiconductor layer 1a is exposed again. On the other hand, the structure in which the gate insulating film 2b made of an oxynitride film is formed on the semiconductor layer 1a of the peripheral circuit portion is maintained.
【0069】そして、図6の工程(7)において、ドラ
イ酸化、ウエット酸化、又はHTO膜により、画素部の
半導体層1aの表面に、熱酸化シリコン膜等からなるゲ
ート絶縁膜2aを形成する。Then, in step (7) of FIG. 6, a gate insulating film 2a made of a thermally oxidized silicon film or the like is formed on the surface of the semiconductor layer 1a in the pixel portion by dry oxidation, wet oxidation, or an HTO film.
【0070】次に、工程(8)では、導電性のポリシリ
コン膜等からなるゲート電極3a及び3bが、ゲート絶
縁膜上に夫々形成され、更に工程(9)では、ソース電
極及びドレイン電極接続用のコンタクトホールをドライ
エッチング、ウエットエッチング又は両者の組み合わせ
により開孔し、これらを介して、図中破線で示したよう
に画素部では、Al等からなるデータ線6aの端部及び
ITO等からなる画素電極9aの端部を、ソース電極及
びドレイン電極として接続する。これと相前後或いは並
行して、周辺駆動回路部では、Al等からなる配線6b及
び6cをソース電極及びドレイン電極として接続する。Next, in the step (8), the gate electrodes 3a and 3b made of a conductive polysilicon film or the like are formed on the gate insulating film, respectively, and in the step (9), the source electrode and the drain electrode are connected. Contact holes are formed by dry etching, wet etching, or a combination of the two. Through these holes, as shown by the broken line in the figure, in the pixel portion, from the end portion of the data line 6a made of Al or the like and from the ITO or the like. The end portion of the pixel electrode 9a is connected as a source electrode and a drain electrode. Before or after this, or in parallel with this, in the peripheral drive circuit section, the wirings 6b and 6c made of Al or the like are connected as a source electrode and a drain electrode.
【0071】以上の工程(1)〜(9)により、基板1
0上における画素部及び周辺駆動回路部にTFTが夫々
構築される。Through the above steps (1) to (9), the substrate 1
TFTs are respectively constructed in the pixel portion and the peripheral drive circuit portion on the 0.
【0072】以上詳細に説明したように第2実施形態の
基板装置によれば、周辺駆動回路部を構成するTFTに
おけるトランジスタ特性の経時劣化や、特に高湿、高温
等の使用環境下におけるトランジスタ特性の劣化を低減
できる。これにより、長期に亘って且つ使用環境によら
ずに安定した性能を保持し得るTFTを周辺駆動回路部
に備えることにより、基板装置を長寿命化できる。そし
て、図5及び図6に示したように、第2実施形態によれ
ば、このような構成を有する基板装置を比較的簡単に製
造できる。As described in detail above, according to the substrate device of the second embodiment, the transistor characteristics of the TFTs forming the peripheral drive circuit portion are deteriorated with time, and the transistor characteristics are particularly high in operating environments such as high humidity and high temperature. Can be reduced. As a result, by providing the peripheral drive circuit unit with a TFT capable of maintaining stable performance over a long period of time regardless of the use environment, the life of the substrate device can be extended. Then, as shown in FIGS. 5 and 6, according to the second embodiment, the substrate device having such a configuration can be manufactured relatively easily.
【0073】(基板装置の第3実施形態)次に図7を参
照して本発明の第3実施形態の基板装置の製造方法及び
構成について説明する。図7は、第3実施形態の製造方
法を順を追って示す工程図であり、画素部に設けられる
画素スイッチング用のTFT(図中、左半面)及び周辺
駆動回路を構成するTFT(図中、右半面)について夫
々、工程毎のTFT付近における断面構造を示してい
る。尚、図7において、図1及び図2に示した第1実施
形態と同様の構成要素には同様の参照符号を付し、それ
らの説明は省略する。(Third Embodiment of Substrate Device) Next, a manufacturing method and a structure of a substrate device according to a third embodiment of the present invention will be described with reference to FIG. 7A to 7C are process diagrams sequentially showing the manufacturing method of the third embodiment. The pixel switching TFT (left half surface in the drawing) provided in the pixel portion and the TFT configuring the peripheral drive circuit (in the drawing, The right half surface) shows the cross-sectional structure near the TFT in each step. In FIG. 7, the same components as those of the first embodiment shown in FIGS. 1 and 2 are designated by the same reference numerals, and the description thereof will be omitted.
【0074】図7において第1実施形態と同様に工程
(1)が行なわれた後、工程(2)では、ドライ酸化又は
ウエット酸化により、画素部の半導体層1aの表面に、
先ず熱酸化シリコン膜からなるゲート絶縁膜2aとす
る。同時に周辺駆動回路部にも、ゲート絶縁膜2bと同
一膜2a’が形成される。In FIG. 7, after the step (1) is performed as in the first embodiment, in the step (2), the surface of the semiconductor layer 1a in the pixel portion is formed by dry oxidation or wet oxidation.
First, the gate insulating film 2a made of a thermally oxidized silicon film is formed. At the same time, the same film 2a 'as the gate insulating film 2b is formed also in the peripheral drive circuit section.
【0075】次に工程(3)では、係る画素部における
ゲート絶縁膜2aを窒化膜からなるマスク605でマス
クする。続いて、工程(4)では、ファーネス(拡散
炉)内にて、窒素原子を含むガス505の雰囲気中でア
ニールすることにより、マスク605により覆われてい
ない周辺駆動回路部における絶縁膜2a’に窒素原子を
導入したゲート絶縁膜2bを形成する。Next, in step (3), the gate insulating film 2a in the pixel portion is masked with the mask 605 made of a nitride film. Subsequently, in step (4), by annealing in a furnace (diffusion furnace) in an atmosphere of a gas 505 containing nitrogen atoms, an insulating film 2a ′ in the peripheral drive circuit portion not covered with the mask 605 is formed. A gate insulating film 2b into which nitrogen atoms are introduced is formed.
【0076】次に、マスク605を剥離除去することに
より、画素部の半導体層1a上に、酸化膜からなるゲー
ト絶縁膜2aが形成されており、周辺回路部の半導体層
1a上に、酸窒化膜からなるゲート絶縁膜2bが形成さ
れている構造が得られる。Then, the mask 605 is peeled off to form the gate insulating film 2a made of an oxide film on the semiconductor layer 1a in the pixel portion, and the oxynitride is formed on the semiconductor layer 1a in the peripheral circuit portion. A structure in which the gate insulating film 2b made of a film is formed is obtained.
【0077】その後は、図2に示した第1実施形態にお
ける工程(7)から(9)と同様の製造プロセスを行な
うことで、基板10上における画素部及び周辺駆動回路
部にTFTが夫々構築される。Thereafter, the same manufacturing process as steps (7) to (9) in the first embodiment shown in FIG. 2 is performed, whereby TFTs are constructed in the pixel section and the peripheral drive circuit section on the substrate 10, respectively. To be done.
【0078】以上詳細に説明したように第3実施形態の
基板装置によれば、周辺駆動回路部を構成するTFTに
おけるトランジスタ特性の経時劣化や、特に高湿、高温
等の使用環境下におけるトランジスタ特性の劣化を低減
できる。これにより、長期に亘って且つ使用環境によら
ずに安定した性能を保持し得るTFTを周辺駆動回路部
に備えることにより、基板装置を長寿命化できる。そし
て、図7に示したように、第3実施形態によれば、このよ
うな構成を有する基板装置を比較的簡単に製造できる。As described in detail above, according to the substrate device of the third embodiment, the transistor characteristics of the TFTs forming the peripheral drive circuit portion are deteriorated with time, and the transistor characteristics are particularly high in operating environments such as high humidity and high temperature. Can be reduced. As a result, by providing the peripheral drive circuit unit with a TFT capable of maintaining stable performance over a long period of time regardless of the use environment, the life of the substrate device can be extended. Then, as shown in FIG. 7, according to the third embodiment, a substrate device having such a configuration can be manufactured relatively easily.
【0079】尚、上述した第1から第3実施形態では、周
辺駆動回路を基板10上に薄膜形成プロセスにより直接
形成するようにしたが、周辺駆動回路部を他の基板上に
形成した後に、基板10の周辺領域に貼り付けることに
よって、駆動回路内蔵型の基板装置を製造することも可
能である。In the above-described first to third embodiments, the peripheral drive circuit is formed directly on the substrate 10 by the thin film forming process. However, after the peripheral drive circuit section is formed on another substrate, It is also possible to manufacture a drive circuit built-in type substrate device by adhering it to the peripheral region of the substrate 10.
【0080】(電気光学装置の実施形態における画素部
の構成例)次に図8から図10を参照して本発明の基板
装置を備えた電気光学装置の実施形態について説明す
る。本実施形態は、上述した基板装置の第1から第3実
施形態のいずれかをTFTアレイ基板として備えたもの
であり、該TFTアレイ基板と対向基板とを対向配置し
て、両者間に液晶等の電気光学物質を挟持してなる電気
光学装置に係る実施形態である。ここに、図8は、電気
光学装置の画像表示領域を構成するマトリクス状に形成
された複数の画素における各種素子、配線等の等価回路
である。図9は、データ線、走査線、画素電極等が形成
されたTFTアレイ基板の相隣接する複数の画素群の平
面図であり、図10は、図9のA−A’断面図である。
尚、図10においては、各層や各部材を図面上で認識可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。(Example of Configuration of Pixel Section in Embodiment of Electro-Optical Device) Next, an embodiment of an electro-optical device including the substrate device of the present invention will be described with reference to FIGS. This embodiment is provided with any one of the first to third embodiments of the above-mentioned substrate device as a TFT array substrate, and the TFT array substrate and the counter substrate are arranged so as to face each other, and a liquid crystal or the like is provided therebetween. It is an embodiment according to an electro-optical device in which the electro-optical substance is sandwiched. Here, FIG. 8 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels that are formed in a matrix and form an image display region of the electro-optical device. 9 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, etc. are formed, and FIG. 10 is a sectional view taken along line AA ′ of FIG.
Note that, in FIG. 10, the scales of the layers and members are made different in order to make the layers and members recognizable in the drawing.
【0081】図8において、特に上述した基板装置の第
1から第3実施形態をTFTアレイ基板として備えてな
る本実施形態の電気光学装置では、その画像表示領域を
構成するマトリクス状に形成された複数の画素は、画素
電極9aと当該画素電極9aを制御するためのTFT3
0とがマトリクス状に複数形成されており、画像信号が
供給されるデータ線6aが当該TFT30のソースに電
気的に接続されている。また、TFT30のゲートに走
査線3aが電気的に接続されており、所定のタイミング
で、走査線3aにパルス的に走査信号G1、G2、…、
Gmを、この順に線順次で印加するように構成されてい
る。画素電極9aは、TFT30のドレインに電気的に
接続されており、スイッチング素子であるTFT30を
一定期間だけそのスイッチを閉じることにより、データ
線6aから供給される画像信号S1、S2、…、Snを
所定のタイミングで書き込む。画素電極9aを介して電
気光学物質に書き込まれた所定レベルの画像信号S1、
S2、…、Snは、対向基板(後述する)に形成された
対向電極(後述する)との間で一定期間保持される。電
気光学物質は、印加される電圧レベルにより分子集合の
配向や秩序が変化することにより、光を変調し、階調表
示を可能にする。ここで、保持された画像信号がリーク
するのを防ぐために、画素電極9aと対向電極との間に
形成される電気光学物質容量と並列に蓄積容量70を付
加する。In FIG. 8, in particular, in the electro-optical device of the present embodiment including the first to third embodiments of the above-mentioned substrate device as a TFT array substrate, the electro-optical device is formed in a matrix forming the image display area. The plurality of pixels includes a pixel electrode 9a and a TFT 3 for controlling the pixel electrode 9a.
A plurality of 0s are formed in a matrix, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2, ...
Gm is line-sequentially applied in this order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30, which is a switching element, for a certain period, the image signals S1, S2, ..., Sn supplied from the data line 6a are transmitted. Write at a predetermined timing. An image signal S1 of a predetermined level written in the electro-optical material via the pixel electrode 9a,
S2, ..., Sn are held for a certain period of time between a counter electrode (described later) formed on a counter substrate (described later). The electro-optical material modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, and enables gradation display. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the electro-optical material capacitor formed between the pixel electrode 9a and the counter electrode.
【0082】図9において、特に上述した基板装置の第
1から第3実施形態をTFTアレイ基板として備えてな
る本実施形態の電気光学装置においては、TFTアレイ
基板上に、マトリクス状に複数の透明な画素電極9a
(点線部9a’により輪郭が示されている)が設けられ
ており、画素電極9aの縦横の境界に各々沿ってデータ
線6a、走査線3a及び容量線3bが設けられている。
データ線6aは、コンタクトホール5を介してポリシリ
コン膜等からなる半導体層1aのうち後述のソース領域
に電気的接続されており、画素電極9aは、コンタクト
ホール8を介して半導体層1aのうち後述のドレイン領
域に電気的接続されている。また、半導体層1aのうち
チャネル領域(図中右下がりの斜線の領域)に対向する
ように走査線3aが配置されており、走査線3aはゲー
ト電極として機能する。容量線3bは、走査線3aに沿
ってほぼ直線状に伸びる本線部と、データ線6aと交差
する箇所からデータ線6aに沿って前段側(図中、上向
き)に突出した突出部とを有する。また、図中太線で示
した矩形の島状領域には夫々、各TFTの少なくともチ
ャネル領域をTFTアレイ基板側から見て一画素毎に夫
々覆う位置に、島状の第1遮光膜11aが設けられてい
る。In FIG. 9, in particular, in the electro-optical device of the present embodiment which is provided with the first to third embodiments of the above-described substrate device as a TFT array substrate, a plurality of transparent substrates arranged in a matrix on the TFT array substrate. Pixel electrode 9a
The data line 6a, the scanning line 3a and the capacitance line 3b are provided along the vertical and horizontal boundaries of the pixel electrode 9a.
The data line 6a is electrically connected to a later-described source region of the semiconductor layer 1a made of a polysilicon film or the like via the contact hole 5, and the pixel electrode 9a is connected to the source layer of the semiconductor layer 1a via the contact hole 8. It is electrically connected to a drain region described later. In addition, the scanning line 3a is arranged so as to face the channel region (the region of the oblique line that is slanted to the lower right in the drawing) of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. The capacitance line 3b has a main line portion that extends substantially linearly along the scanning line 3a, and a protruding portion that protrudes from the position intersecting the data line 6a to the front side (upward in the figure) along the data line 6a. . In addition, the island-shaped first light-shielding film 11a is provided in each of the rectangular island-shaped regions indicated by the thick lines in the drawing at a position that covers at least the channel region of each TFT for each pixel when viewed from the TFT array substrate side. Has been.
【0083】次に図10の断面図に示すように、電気光
学装置は、透明なTFTアレイ基板10と、これに対向
配置される透明な対向基板20とを備えている。TFT
アレイ基板10は、例えば石英基板からなり、対向基板
20は、例えばガラス基板や石英基板からなる。TFT
アレイ基板10には、画素電極9aが設けられており、
その上側には、ラビング処理等の所定の配向処理が施さ
れた配向膜16が設けられている。画素電極9aは例え
ば、ITO膜(Indium Tin Oxide膜)などの透明導電性
膜からなる。また配向膜16は例えば、ポリイミド膜な
どの有機膜からなる。他方、対向基板20には、その全
面に渡って対向電極(共通電極)21が設けられてお
り、その下側には、ラビング処理等の所定の配向処理が
施された配向膜22が設けられている。TFTアレイ基
板10には、図10に示すように、各画素電極9aに隣
接する位置に、各画素電極9aをスイッチング制御する
画素スイッチング用TFT30が設けられている。対向
基板20には、更に図10に示すように、各画素の開口
領域(即ち、画像表示領域内において実際に入射光が透
過して表示に有効に寄与する領域)以外の領域に、第2
遮光膜23が設けられている。Next, as shown in the sectional view of FIG. 10, the electro-optical device comprises a transparent TFT array substrate 10 and a transparent counter substrate 20 arranged to face the TFT array substrate 10. TFT
The array substrate 10 is made of, for example, a quartz substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. TFT
The array substrate 10 is provided with the pixel electrodes 9a,
An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided on the upper side thereof. The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO film (Indium Tin Oxide film). The alignment film 16 is made of, for example, an organic film such as a polyimide film. On the other hand, the counter substrate 20 is provided with a counter electrode (common electrode) 21 over the entire surface thereof, and an alignment film 22 subjected to a predetermined alignment treatment such as a rubbing treatment is provided below the counter electrode 21. ing. As shown in FIG. 10, the TFT array substrate 10 is provided with a pixel switching TFT 30 for controlling switching of each pixel electrode 9a at a position adjacent to each pixel electrode 9a. As shown in FIG. 10, the counter substrate 20 further includes a second area in the area other than the opening area of each pixel (that is, an area in the image display area where incident light is actually transmitted and contributes effectively to the display).
A light shielding film 23 is provided.
【0084】このように構成され、画素電極9aと対向
電極21とが対面するように配置されたTFTアレイ基
板10と対向基板20との間には、後述のシール材(図
17及び図18参照)により囲まれた空間に液晶等の電
気光学物質が封入され、電気光学物質層50が形成され
る。電気光学物質層50は、画素電極9aからの電界が
印加されていない状態で配向膜16及び22により所定
の配向状態をとる。電気光学物質層50は、例えば一種
又は数種類のネマティック液晶を混合した電気光学物質
からなる。シール材は、TFT基板10及び対向基板2
0をそれらの周辺で貼り合わせるための、例えば光硬化
性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー或いはガ
ラスビーズ等のスペーサが混入されている。A sealing material described later (see FIGS. 17 and 18) is provided between the TFT array substrate 10 and the counter substrate 20 which are arranged as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. The electro-optical material such as liquid crystal is enclosed in the space surrounded by the parentheses to form the electro-optical material layer 50. The electro-optical material layer 50 has a predetermined alignment state by the alignment films 16 and 22 in a state where the electric field from the pixel electrode 9a is not applied. The electro-optical material layer 50 is made of, for example, an electro-optical material in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is the TFT substrate 10 and the counter substrate 2
It is an adhesive made of, for example, a photo-curable resin or a thermo-curable resin for bonding 0 around them, and a spacer such as glass fiber or glass beads for mixing a predetermined distance between both substrates is mixed. Has been done.
【0085】図9及び図10において本実施の形態で
は、データ線6a、走査線3a及び容量線3b並びにT
FT30を含む図7中右上がりの斜線が引かれた網目状
の領域においては、TFTアレイ基板10が凹状に窪ん
でおり、画像表示領域の平坦化用の溝が形成されてい
る。9 and 10, in the present embodiment, the data line 6a, the scanning line 3a, the capacitance line 3b, and the T line.
7, the TFT array substrate 10 is recessed in a mesh-shaped region including the FT 30 and which is hatched in the upper right direction in FIG. 7, and a groove for flattening the image display region is formed.
【0086】図10に示すように、画素スイッチング用
TFT30に各々対向する位置においてTFTアレイ基
板10と各画素スイッチング用TFT30との間には、
一画素毎に島状に第1遮光膜11aが設けられている。
第1遮光膜11aは、好ましくは不透明な高融点金属で
あるTi、Cr、W、Ta、Mo及びPbのうちの少な
くとも一つを含む、金属単体、合金、金属シリサイド等
から構成される。As shown in FIG. 10, between the TFT array substrate 10 and the pixel switching TFTs 30 at positions facing the pixel switching TFTs 30, respectively,
The first light shielding film 11a is provided in an island shape for each pixel.
The first light-shielding film 11a is preferably composed of a simple metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pb which are opaque refractory metals.
【0087】更に、第1遮光膜11aと複数の画素スイ
ッチング用TFT30との間には、第1層間絶縁膜12
が設けられている。第1層間絶縁膜12は、画素スイッ
チング用TFT30を構成する半導体層1aを第1遮光
膜11aから電気的絶縁するために設けられるものであ
る。更に、第1層間絶縁膜12は、TFTアレイ基板1
0の全面に形成されることにより、画素スイッチング用
TFT30のための下地膜としての機能をも有する。Further, the first interlayer insulating film 12 is provided between the first light shielding film 11a and the plurality of pixel switching TFTs 30.
Is provided. The first interlayer insulating film 12 is provided to electrically insulate the semiconductor layer 1a forming the pixel switching TFT 30 from the first light shielding film 11a. Further, the first interlayer insulating film 12 is formed on the TFT array substrate 1
When it is formed on the entire surface of 0, it also functions as a base film for the pixel switching TFT 30.
【0088】本実施の形態では、ゲート絶縁膜2を走査
線3aに対向する位置から延設して誘電体膜として用
い、半導体層1aを延設して第1蓄積容量電極1fと
し、更にこれらに対向する容量線3bの一部を第2蓄積
容量電極とすることにより、蓄積容量70が構成されて
いる。In the present embodiment, the gate insulating film 2 is extended from the position facing the scanning line 3a and used as a dielectric film, and the semiconductor layer 1a is extended to form the first storage capacitor electrode 1f. The storage capacitor 70 is configured by using a part of the capacitance line 3b facing the second storage capacitor electrode as a second storage capacitor electrode.
【0089】図10において、画素スイッチング用TF
T30は、LDD(Lightly DopedDrain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜2、データ線6a、半導体層1aの低濃度ソース領
域1b及び低濃度ドレイン領域1c、半導体層1aの高
濃度ソース領域1d並びに高濃度ドレイン領域1eを備
えている。高濃度ドレイン領域1eには、複数の画素電
極9aのうちの対応する一つが接続されている。本実施
の形態では特にデータ線6aは、Al等の低抵抗な金属
膜や金属シリサイド等の合金膜などの遮光性の薄膜から
構成されている。また、走査線3a、ゲート絶縁膜2及
び第1層間絶縁膜12の上には、高濃度ソース領域1d
へ通じるコンタクトホール5及び高濃度ドレイン領域1
eへ通じるコンタクトホール8が各々形成された第2層
間絶縁膜4が形成されている。更に、データ線6a及び
第2層間絶縁膜4の上には、高濃度ドレイン領域1eへ
のコンタクトホール8が形成された第3層間絶縁膜7が
形成されている。In FIG. 10, the pixel switching TF is used.
T30 has an LDD (Lightly Doped Drain) structure, and includes the scanning line 3a and the channel region 1 of the semiconductor layer 1a in which a channel is formed by the electric field from the scanning line 3a.
a ′, the gate insulating film 2 that insulates the scanning line 3a from the semiconductor layer 1a, the data line 6a, the low-concentration source region 1b and the low-concentration drain region 1c of the semiconductor layer 1a, the high-concentration source region 1d of the semiconductor layer 1a, and the high-concentration source region 1d. It has a concentration drain region 1e. A corresponding one of the plurality of pixel electrodes 9a is connected to the high concentration drain region 1e. In the present embodiment, especially the data line 6a is composed of a light-shielding thin film such as a low resistance metal film such as Al or an alloy film such as metal silicide. The high-concentration source region 1d is formed on the scan line 3a, the gate insulating film 2, and the first interlayer insulating film 12.
Contact hole 5 and high-concentration drain region 1 leading to
The second interlayer insulating film 4 in which the contact holes 8 leading to e are formed is formed. Furthermore, on the data line 6a and the second interlayer insulating film 4, a third interlayer insulating film 7 in which a contact hole 8 to the high concentration drain region 1e is formed is formed.
【0090】画素スイッチング用TFT30は、好まし
くは上述のようにLDD構造を持つが、低濃度ソース領
域1b及び低濃度ドレイン領域1cに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、走査
線3aの一部であるゲート電極をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のTFTで
あってもよい。また本実施の形態では、画素スイッチン
グ用TFT30のゲート電極をソース−ドレイン領域間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
際、各々のゲート電極には同一の信号が印加されるよう
にする。The pixel switching TFT 30 preferably has the LDD structure as described above, but may have the offset structure in which the impurity ions are not implanted into the low concentration source region 1b and the low concentration drain region 1c, or the scanning line. A self-aligned TFT in which high-concentration source and drain regions are formed in a self-aligned manner by implanting impurity ions at a high concentration using the gate electrode that is a part of 3a as a mask may be used. Further, in the present embodiment, the single gate structure in which only one gate electrode of the pixel switching TFT 30 is arranged between the source-drain regions is adopted, but two or more gate electrodes may be arranged between them. At this time, the same signal is applied to each gate electrode.
【0091】(電気光学装置の実施形態における周辺駆
動回路部の構成例)次に、図11から図16を参照して、
周辺駆動回路の構成例について説明する。(Structural Example of Peripheral Driving Circuit Section in Embodiment of Electro-Optical Device) Next, referring to FIG. 11 to FIG.
A configuration example of the peripheral drive circuit will be described.
【0092】先ず、図11から図13を参照して、電気光
学装置の周辺領域における駆動回路の一部として作り込
まれるシフトレジスタ回路について説明する。ここに、
図11は、このシフトレジスタ回路の等価回路の一例を
示す等価回路図である。図12(A)は、図11のシフ
トレジスタ回路のS部分の基板上におけるレイアウト平
面図の一例を示しており、12(B)は、図12(A)
のC−C’断面図である。図13(A)は、図11のシ
フトレジスタ回路のS部分の基板上におけるレイアウト
平面図の他の例を示しており、図13(B)は、図13
(A)のD−D’断面図である。尚、図11から図13
において、前述した図8から図10に示した電気光学装
置の画素部に係る実施形態の場合と、同様の構成要素に
は同様の参照符号を付し、それらの説明については省略
する。更に、図13では、図12と同様の構成要素には
同様の参照符号を付し、それらの説明については省略す
る。First, with reference to FIGS. 11 to 13, a shift register circuit built as a part of the drive circuit in the peripheral region of the electro-optical device will be described. here,
FIG. 11 is an equivalent circuit diagram showing an example of an equivalent circuit of this shift register circuit. 12A shows an example of a layout plan view of the S portion of the shift register circuit of FIG. 11 on the substrate, and FIG. 12B shows FIG. 12A.
FIG. 9 is a sectional view taken along line CC ′ of FIG. 13A shows another example of a layout plan view on the substrate of the S portion of the shift register circuit of FIG. 11, and FIG. 13B shows FIG.
It is a DD 'sectional view of (A). 11 to 13
In the above, in the case of the embodiment relating to the pixel section of the electro-optical device shown in FIG. 8 to FIG. 10 described above, the same constituent elements are designated by the same reference numerals, and the description thereof will be omitted. Further, in FIG. 13, the same components as those in FIG. 12 are designated by the same reference numerals, and the description thereof will be omitted.
【0093】図11において、シフトレジスタ回路は、
多数のCMOS型TFTを含んで構成されている。これ
らのうち少なくともPチャネル型TFTについては、そ
のゲート絶縁膜が、前述した第1から第3実施形態の如
く、窒素導入された酸窒化膜から構成されている。ま
た、この例において、転送信号をラッチする回路は、ト
ランスミッションゲート回路で構成してもよいし、クロ
ックドインバータ回路等で構成してもよい。In FIG. 11, the shift register circuit is
It is configured to include a large number of CMOS type TFTs. Of these, at least for the P-channel TFT, the gate insulating film is composed of an oxynitride film introduced with nitrogen as in the first to third embodiments described above. Further, in this example, the circuit that latches the transfer signal may be configured by a transmission gate circuit, a clocked inverter circuit, or the like.
【0094】図12(A)及び図12(B)に示した例
は、P型領域250及びN型領域251を有し、駆動回
路を構成するPチャネル型TFT246を備えて構成さ
れている。本段のシフトレジスタ回路と次段のシフトレ
ジスタ回路との接続部N4に配線を通すために、トラン
スミッションゲート回路を制御するクロック信号線CL
の表面に形成した第2層間絶縁膜4の上で、データ線と
同一工程で形成した同一層間のAl等の金属膜等からな
る配線240が、用いられている。そして、トランスミ
ッションゲート回路のソース・ドレイン電極241、2
42は、配線240と同一層で形成される。The example shown in FIGS. 12A and 12B has a P-type region 250 and an N-type region 251, and is provided with a P-channel TFT 246 which constitutes a drive circuit. A clock signal line CL for controlling the transmission gate circuit in order to pass the wiring through a connection portion N4 between the shift register circuit of the main stage and the shift register circuit of the next stage.
On the second interlayer insulating film 4 formed on the surface of the wiring, the wiring 240 made of a metal film of Al or the like between the same layers formed in the same step as the data line is used. Then, the source / drain electrodes 241 and 2 of the transmission gate circuit
42 is formed in the same layer as the wiring 240.
【0095】図13(A)及び図13(B)に示した例
は、基板10と下地絶縁膜12との間には、導電性の遮
光膜11aが形成されており、シフトレジスタ回路と次
段のシフトレジスタ回路との接続部N4の配線材料とし
て用いられている。これにより、トランスミッションゲ
ート回路のソース及びドレイン電極241、242と同
一層間には配線がなくなる。In the examples shown in FIGS. 13A and 13B, a conductive light-shielding film 11a is formed between the substrate 10 and the base insulating film 12, and the shift register circuit and It is used as the wiring material of the connection portion N4 with the shift register circuit of the stage. This eliminates wiring between the same layers as the source and drain electrodes 241 and 242 of the transmission gate circuit.
【0096】次に、図14から図16を参照して、周辺駆
動回路を構成するクロックドインバータ回路、トランス
ミッションゲート回路及びインバータ回路について説明
する。ここに、図14(A)は、周辺駆動回路で用いて
いる等価回路の一例で、クロックドインバータ回路を示
し、図14(B)は、トランスミッションゲート回路を
示し、図14(C)は、インバータ回路を示している。
図15(A)は、図14(C)のインバータ回路の一具
体例における液晶装置用基板上でのレイアウトを示す平
面図であり、図15(B)は、図15(A)のE−E'
間の断面図を示している。また、図16(A)は、図1
4(C)のインバータ回路の他の具体例における液晶装
置用基板300上におけるレイアウトの平面図であり、
図16(B)は図16(A)のF−F'間の断面図を示
し、図16(C)は、図16(A)におけるG−G'間
の断面図を示している。尚、図14から図16におい
て、上述した図11から図13と同様の構成要素には同
様の参照符号を付し、それらの説明は省略する。Next, with reference to FIGS. 14 to 16, the clocked inverter circuit, the transmission gate circuit and the inverter circuit forming the peripheral drive circuit will be described. Here, FIG. 14A shows an example of an equivalent circuit used in a peripheral driver circuit, which shows a clocked inverter circuit, FIG. 14B shows a transmission gate circuit, and FIG. The inverter circuit is shown.
15A is a plan view showing a layout on a substrate for a liquid crystal device in a specific example of the inverter circuit of FIG. 14C, and FIG. 15B is a line E- of FIG. E '
The cross-sectional view in between is shown. In addition, FIG.
4C is a plan view of the layout on the liquid crystal device substrate 300 in another specific example of the inverter circuit of FIG.
16B shows a cross-sectional view taken along the line FF 'in FIG. 16A, and FIG. 16C shows a cross-sectional view taken along the line GG' in FIG. 16A. 14 to 16, the same components as those in FIGS. 11 to 13 described above are designated by the same reference numerals, and the description thereof will be omitted.
【0097】図14(A)、図14(B)及び図14
(C)に夫々示すように、各々の等価回路は、Pチャネ
ル型TFT246及びNチャネル型TFT247を含ん
でなるCMOS型TFTにより構成されている。これら
の図において、CLはクロック信号、CLBは前記クロ
ック信号の反転信号、VDDは周辺駆動回路の高電位側
の定電圧電源、VSSは周辺駆動回路の低電位側の定電
圧電源をそれぞれ示している。これらのうち少なくとも
Pチャネル型TFT246は、第1実施形態から第3実
施形態で説明したように窒素が導入された窒素酸化膜か
らなるゲート絶縁膜を有する。14 (A), 14 (B) and 14
As shown in (C), each equivalent circuit is composed of a CMOS TFT including a P-channel TFT 246 and an N-channel TFT 247. In these figures, CL is a clock signal, CLB is an inverted signal of the clock signal, VDD is a constant voltage power supply on the high potential side of the peripheral drive circuit, and VSS is a constant voltage power supply on the low potential side of the peripheral drive circuit. There is. Of these, at least the P-channel TFT 246 has a gate insulating film made of a nitrogen oxide film into which nitrogen is introduced as described in the first to third embodiments.
【0098】図15(A)及び図15(B)に示す一の
具体例では、インバータ回路を構成するPチャネル型T
FT246及びNチャネル型TFT247の各々のソー
ス電極244に対して、下地絶縁膜12のコンタクトホ
ール205を経由して遮光膜11aを接続する。この遮
光膜11aはPチャネル型TFT246及びNチャネル
型TFT247のゲート電極243下部のチャネル領域
252、253を下地絶縁膜12を介して完全に覆うよ
うに形成されている。従って、Pチャネル型TFT24
6のソース電極248(周辺駆動回路の高電位側の定電
圧電源VDD)及びNチャネル型TFT247のソース
電極249(周辺駆動回路の低電位側の定電圧電源VS
S)から印加される電圧で、遮光膜11aが擬似的な第
2のゲート電極としての機能を果たす。このため、Nチ
ャネル型TFT247では、そのチャネル領域253に
おいて空乏層のゲート絶縁膜2に接する部分の電位が従
来より大きく上昇し、電子に対するポテンシャルエネル
ギーが低下する。その結果、空乏層のゲート絶縁膜2に
接する部分に電子が集まり反転層ができやすくなるた
め、半導体層の抵抗が下がり、TFT特性が向上する。
Pチャネル型TFT246のチャネル領域252では、
前記電子を正孔に置き換えた現象が生じる。In one specific example shown in FIGS. 15A and 15B, a P-channel type T which constitutes an inverter circuit is used.
The light-shielding film 11a is connected to the source electrode 244 of each of the FT 246 and the N-channel TFT 247 via the contact hole 205 of the base insulating film 12. The light-shielding film 11 a is formed so as to completely cover the channel regions 252 and 253 below the gate electrodes 243 of the P-channel TFT 246 and the N-channel TFT 247 via the underlying insulating film 12. Therefore, the P-channel TFT 24
6 of the source electrode 248 (constant voltage power supply VDD on the high potential side of the peripheral drive circuit) and the source electrode 249 of the N-channel TFT 247 (constant voltage power supply VS on the low potential side of the peripheral drive circuit).
The light shielding film 11a functions as a pseudo second gate electrode by the voltage applied from S). Therefore, in the N-channel TFT 247, the potential of the portion of the depletion layer that is in contact with the gate insulating film 2 in the channel region 253 rises more than before, and the potential energy for electrons decreases. As a result, electrons gather at the portion of the depletion layer in contact with the gate insulating film 2 and an inversion layer is easily formed, so that the resistance of the semiconductor layer is lowered and the TFT characteristics are improved.
In the channel region 252 of the P-channel TFT 246,
A phenomenon occurs in which the electrons are replaced with holes.
【0099】図15(B)では、周辺駆動回路のPチャ
ネル型TFT246及びNチャネル型TFT247はゲ
ートセルフアライン構造で表してあるが、製造プロセス
で説明したように、TFTの耐圧を向上し、信頼性を高
めるために、該周辺駆動回路のPチャネル型TFT24
6及びNチャネル型TFT247をLDD構造やオフセ
ットゲート構造で形成してもよい。In FIG. 15B, the P-channel type TFT 246 and the N-channel type TFT 247 of the peripheral drive circuit are represented by the gate self-aligned structure, but as described in the manufacturing process, the withstand voltage of the TFT is improved and the reliability is improved. P-channel TFT 24 of the peripheral drive circuit for improving
The 6 and N-channel TFTs 247 may be formed with an LDD structure or an offset gate structure.
【0100】図16(A)及び図16(B)に示す他の
具体例では、インバータ回路を構成するPチャネル型T
FT246及びNチャネル型TFT247の各々のゲー
ト電極243に重なるように形成した遮光膜11aをゲ
ート電極243に接続する。また、遮光膜11aをゲー
ト電極243と同一かあるいは幅を狭くして、チャネル
領域252、253の上下をゲート絶縁膜2及び下地絶
縁膜12を介してゲート電極243及び遮光膜11aで
挟むようにしてダブルゲート構造のTFTを構成する。
また、インバータ回路の入力側の配線244は、データ
線と同一層で形成されており、下地絶縁膜12のコンタ
クトホール205を経由してゲート電極243と接続さ
れ、下地絶縁膜12のコンタクトホール205を経由し
て遮光膜11aと接続される。コンタクトホール205
の開孔は同一工程により行う。したがって、このダブル
ゲート構造のTFTは遮光膜11aが第2のゲート電極
の働きをするため、バックチャネル効果により、TFT
特性の更なる向上を図ることができる。In another concrete example shown in FIGS. 16A and 16B, a P-channel type T constituting an inverter circuit is used.
The light-shielding film 11a formed so as to overlap the gate electrodes 243 of the FT 246 and the N-channel TFT 247 is connected to the gate electrode 243. Further, the light-shielding film 11a is the same as or narrower in width than the gate electrode 243, and the upper and lower portions of the channel regions 252, 253 are sandwiched by the gate electrode 243 and the light-shielding film 11a with the gate insulating film 2 and the underlying insulating film 12 interposed therebetween. A gate structure TFT is constructed.
Further, the input side wiring 244 of the inverter circuit is formed in the same layer as the data line, is connected to the gate electrode 243 through the contact hole 205 of the base insulating film 12, and contacts the contact hole 205 of the base insulating film 12. Is connected to the light-shielding film 11a via. Contact hole 205
The same step is used to open the holes. Therefore, in this double-gate structure TFT, the light-shielding film 11a functions as the second gate electrode, and the back channel effect causes the TFT
It is possible to further improve the characteristics.
【0101】(電気光学装置の実施形態における全体構
成例)次に図17及び図18を参照して、以上のように
構成された電気光学装置の全体構成を説明する。尚、図
17は、TFTアレイ基板10をその上に形成された各
構成要素と共に対向基板20の側から見た平面図であ
り、図18は、対向基板20を含めて示す図17のH−
H’断面図である。(Example of Overall Configuration in Embodiment of Electro-Optical Device) Next, with reference to FIGS. 17 and 18, an overall configuration of the electro-optical device configured as described above will be described. Note that FIG. 17 is a plan view of the TFT array substrate 10 together with the components formed thereon as viewed from the side of the counter substrate 20, and FIG. 18 is a plan view taken along line H- of FIG.
It is a H'sectional view.
【0102】図17において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、例えば第2遮光膜23と同じ
或いは異なる材料から成る額縁としての第3遮光膜53
が設けられている。シール材52の外側の領域には、デ
ータ線駆動回路101及び外部回路接続端子102がT
FTアレイ基板10の一辺に沿って設けられており、走
査線駆動回路104が、この一辺に隣接する2辺に沿っ
て設けられている。更にTFTアレイ基板10の残る一
辺には、画像表示領域の両側に設けられた走査線駆動回
路104間をつなぐための複数の配線105が設けられ
ている。また、対向基板20のコーナー部の少なくとも
1箇所においては、TFTアレイ基板10と対向基板2
0との間で電気的導通をとるための上下導通材106が
設けられている。そして、図18に示すように、図17
に示したシール材52とほぼ同じ輪郭を持つ対向基板2
0が当該シール材52によりTFTアレイ基板10に固
着されている。In FIG. 17, the sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and in parallel with the inside thereof, for example, is made of the same or different material as the second light-shielding film 23. Third light-shielding film 53 as a frame
Is provided. The data line driving circuit 101 and the external circuit connecting terminal 102 are provided in a region outside the sealing material 52.
The scanning line driving circuit 104 is provided along one side of the FT array substrate 10, and the scanning line driving circuit 104 is provided along two sides adjacent to the one side. Furthermore, on the remaining one side of the TFT array substrate 10, a plurality of wirings 105 for connecting the scanning line driving circuits 104 provided on both sides of the image display area are provided. The TFT array substrate 10 and the counter substrate 2 are provided at least at one corner of the counter substrate 20.
An upper and lower conducting member 106 is provided to establish electrical conduction with 0. Then, as shown in FIG.
Counter substrate 2 having substantially the same contour as the sealing material 52 shown in FIG.
0 is fixed to the TFT array substrate 10 by the sealing material 52.
【0103】以上図17から図18を参照して説明した
電気光学装置の実施形態では、データ線駆動回路101
及び走査線駆動回路104をTFTアレイ基板10の上
に設ける代わりに、例えばTAB(テープオートメイテ
ッドボンディング基板)上に実装された駆動用LSI
に、TFTアレイ基板10の周辺部に設けられた異方性
導電フィルムを介して電気的及び機械的に接続するよう
にしてもよい。また、本願発明をTFTアクティブマト
リクス駆動方式以外の、TFDアクティブマトリクス方
式、パッシブマトリクス駆動方式などいずれの方式に適
用しても高品位の画像表示が可能な電気光学装置を実現
できる。更にまた、上述の電気光学装置では、対向基板
20の外面及びTFTアレイ基板10の外面には各々、
例えば、TN(Twisted Nematic)モード、VA(Vertic
ally Aligned)モード、PDLC(Polymer Dispersed Li
quid Crystal)モード等の動作モードや、ノーマリーホ
ワイトモード/ノーマリーブラックモードの別に応じ
て、偏光フィルム、位相差フィルム、偏光板などが所定
の方向で配置される。In the embodiment of the electro-optical device described above with reference to FIGS. 17 to 18, the data line driving circuit 101 is provided.
Instead of providing the scanning line driving circuit 104 on the TFT array substrate 10, a driving LSI mounted on, for example, a TAB (tape automated bonding substrate).
In addition, the TFT array substrate 10 may be electrically and mechanically connected via an anisotropic conductive film provided in the peripheral portion. Further, an electro-optical device capable of high-quality image display can be realized by applying the present invention to any system such as a TFD active matrix system and a passive matrix drive system other than the TFT active matrix drive system. Furthermore, in the electro-optical device described above, the outer surface of the counter substrate 20 and the outer surface of the TFT array substrate 10 are respectively
For example, TN (Twisted Nematic) mode, VA (Vertic
ally aligned mode, PDLC (Polymer Dispersed Li)
A polarizing film, a retardation film, a polarizing plate, etc. are arranged in a predetermined direction according to an operation mode such as a quid crystal mode or a normally white mode / a normally black mode.
【0104】(電子機器の実施形態)次に、以上詳細に
説明した電気光学装置をライトバルブとして用いた電子
機器の一例たる投射型カラー表示装置の実施形態につい
て、その全体構成、特に光学的な構成について説明す
る。ここに図19は、投射型カラー表示装置の図式的断
面図である。(Embodiment of Electronic Equipment) Next, with respect to an embodiment of a projection type color display device which is an example of an electronic equipment using the electro-optical device described in detail above as a light valve, its entire configuration, particularly optical The configuration will be described. FIG. 19 is a schematic sectional view of the projection type color display device.
【0105】図19において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ1100
は、駆動回路がTFTアレイ基板上に搭載された液晶装
置100を含む液晶モジュールを3個用意し、夫々RG
B用のライトバルブ100R、100G及び100Bと
して用いたプロジェクタとして構成されている。液晶プ
ロジェクタ1100では、メタルハライドランプ等の白
色光源のランプユニット1102から投射光が発せられ
ると、3枚のミラー1106及び2枚のダイクロイック
ミラー1108によって、RGBの3原色に対応する光
成分R、G、Bに分けられ、各色に対応するライトバル
ブ100R、100G及び100Bに夫々導かれる。こ
の際特にB光は、長い光路による光損失を防ぐために、
入射レンズ1122、リレーレンズ1123及び出射レ
ンズ1124からなるリレーレンズ系1121を介して
導かれる。そして、ライトバルブ100R、100G及
び100Bにより夫々変調された3原色に対応する光成
分は、ダイクロイックプリズム1112により再度合成
された後、投射レンズ1114を介してスクリーン11
20にカラー画像として投射される。In FIG. 19, a liquid crystal projector 1100 which is an example of the projection type color display device in this embodiment.
Prepares three liquid crystal modules including the liquid crystal device 100 in which the driving circuit is mounted on the TFT array substrate.
It is configured as a projector used as the B light valves 100R, 100G, and 100B. In the liquid crystal projector 1100, when the projection light is emitted from the lamp unit 1102 of the white light source such as a metal halide lamp, the three mirrors 1106 and the two dichroic mirrors 1108 cause the light components R, G corresponding to the three primary colors of RGB, It is divided into B and is led to the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is
It is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are recombined by the dichroic prism 1112, and then the screen 11 via the projection lens 1114.
20 is projected as a color image.
【0106】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう基板装置及びその製造
方法並びに電気光学装置もまた本発明の技術的範囲に含
まれるものである。The present invention is not limited to the above-described embodiments, but may be modified as appropriate without departing from the scope or spirit of the invention that can be read from the claims and the entire specification, and such modifications are accompanied. The substrate device, the manufacturing method thereof, and the electro-optical device are also included in the technical scope of the present invention.
【図1】本発明の基板装置の第1実施形態の製造方法を
順を追って示す工程図(その1)である。FIG. 1 is a process chart (1) sequentially showing a manufacturing method of a first embodiment of a substrate device of the present invention.
【図2】本発明の基板装置の第1実施形態の製造方法を
順を追って示す工程図(その2)である。2A to 2C are process diagrams (2) sequentially showing the manufacturing method of the first embodiment of the substrate device of the present invention.
【図3】図1の工程(2)で導入された窒素濃度と、ゲ
ート絶縁膜から半導体層に至る部分における酸素及びケ
イ素の2次強度とをゲート絶縁膜表面からの深度に対し
て示す特性図である。3 is a characteristic showing the nitrogen concentration introduced in the step (2) of FIG. 1 and the secondary strengths of oxygen and silicon in the portion from the gate insulating film to the semiconductor layer with respect to the depth from the surface of the gate insulating film. It is a figure.
【図4】窒素原子の導入量を変化させた複数の実施例及
び窒素原子を導入しない比較例における動作時間に対す
る閾値Vthの初期値からのずれ量Vdd(V)を示す
特性図である。FIG. 4 is a characteristic diagram showing a deviation amount Vdd (V) from an initial value of a threshold value Vth with respect to an operating time in a plurality of examples in which the introduction amount of nitrogen atoms is changed and a comparative example in which a nitrogen atom is not introduced.
【図5】本発明の基板装置の第2実施形態の製造方法を
順を追って示す工程図(その1)である。5A to 5C are process diagrams (1) sequentially showing the manufacturing method of the second embodiment of the substrate device of the present invention.
【図6】本発明の基板装置の第2実施形態の製造方法を
順を追って示す工程図(その2)である。FIG. 6 is a process diagram (No. 2) sequentially showing the manufacturing method of the second embodiment of the substrate device of the present invention.
【図7】本発明の基板装置の第3実施形態の製造方法を
順を追って示す工程図である。7A to 7C are process diagrams sequentially showing a manufacturing method of a third embodiment of the substrate device of the present invention.
【図8】本発明の電気光学装置の実施形態における画像
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。FIG. 8 is an equivalent circuit of various elements, wirings and the like provided in a plurality of pixels in a matrix forming an image display area in the embodiment of the electro-optical device of the invention.
【図9】図8の電気光学装置におけるデータ線、走査
線、画素電極等が形成されたTFTアレイ基板の相隣接
する複数の画素群の平面図である。9 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device of FIG.
【図10】図9のA−A’断面図である。10 is a cross-sectional view taken along the line A-A ′ of FIG.
【図11】実施形態において周辺駆動回路を構成するシ
フトレジスタ回路の一例を示した等価回路図である。FIG. 11 is an equivalent circuit diagram showing an example of a shift register circuit that constitutes a peripheral drive circuit in the embodiment.
【図12】(A)は、図11のシフトレジスタ回路のS
部分の一例の、基板上におけるレイアウト平面図であ
り、(B)は(A)のC−C’断面図である。12A is an S diagram of the shift register circuit of FIG.
It is a layout top view on a board | substrate of an example of a part, (B) is CC 'sectional drawing of (A).
【図13】(A)は、図11のシフトレジスタ回路のS
部分の他の例の、基板上におけるレイアウト平面図であ
り、(B)は(A)のD−D’断面図である。13A is an S diagram of the shift register circuit of FIG.
It is a layout top view on the board of the other example of a portion, and (B) is a DD 'sectional view of (A).
【図14】(A)は、周辺駆動回路で用いている等価回
路の一例で、クロックドインバータ回路の回路図であ
り、(B)は、トランスミッションゲート回路を示す回
路図であり、(C)は、インバータ回路を示す回路図で
ある。14A is a circuit diagram of a clocked inverter circuit, which is an example of an equivalent circuit used in a peripheral drive circuit, FIG. 14B is a circuit diagram showing a transmission gate circuit, and FIG. FIG. 3 is a circuit diagram showing an inverter circuit.
【図15】(A)は、図14(C)のインバータ回路の
一具体例における液晶装置用基板上でのレイアウトを示
す平面図であり、(B)は、(A)のE−E'断面図で
ある。15A is a plan view showing a layout on a substrate for a liquid crystal device in a specific example of the inverter circuit of FIG. 14C, and FIG. 15B is a cross-sectional view taken along line EE ′ of FIG. FIG.
【図16】(A)は、図14(C)のインバータ回路の
他の具体例における液晶装置用基板300上におけるレ
イアウトの平面図であり、(B)は(A)のF−F'断
面図であり、(C)は(A)のG−G'断面図である。16A is a plan view of a layout on a liquid crystal device substrate 300 in another specific example of the inverter circuit of FIG. 14C, and FIG. 16B is a FF ′ cross section of FIG. It is a figure and (C) is a GG 'sectional view of (A).
【図17】本発明の電気光学装置の実施形態におけるT
FTアレイ基板をその上に形成された各構成要素と共に
対向基板の側から見た平面図である。FIG. 17 shows T in the embodiment of the electro-optical device of the present invention.
It is the top view which looked at the FT array substrate with each component formed on it from the counter substrate side.
【図18】図17のH−H’断面図である。18 is a cross-sectional view taken along the line H-H ′ of FIG.
【図19】本発明の電子機器の実施形態である投射型カ
ラー表示装置の一例たるカラー液晶プロジェクタを示す
図式的断面図である。FIG. 19 is a schematic cross-sectional view showing a color liquid crystal projector which is an example of a projection type color display device which is an embodiment of an electronic apparatus of the invention.
1a…半導体層 2a…ゲート絶縁膜(酸化膜) 2b…ゲート絶縁膜(酸窒化膜) 3a…走査線 3b…容量線 5…コンタクトホール 6a…データ線 8…コンタクトホール 9a…画素電極 10…TFTアレイ基板 10a…画像表示領域 11a…第1遮光膜 20…対向基板 21…対向電極 23…第2遮光膜 30…画素スイッチング用TFT 50…電気光学物質層 52…シール材 70…蓄積容量 101…データ線駆動回路 104…走査線駆動回路 601〜604…マスク 700…窒化膜 1a ... semiconductor layer 2a ... Gate insulating film (oxide film) 2b ... Gate insulating film (oxynitride film) 3a ... scanning line 3b ... Capacity line 5 ... Contact hole 6a ... Data line 8 ... Contact hole 9a ... Pixel electrode 10 ... TFT array substrate 10a ... Image display area 11a ... First light-shielding film 20 ... Counter substrate 21 ... Counter electrode 23 ... Second light-shielding film 30 ... Pixel switching TFT 50 ... Electro-optical material layer 52 ... Sealing material 70 ... Storage capacity 101 ... Data line drive circuit 104 ... Scan line drive circuit 601 to 604 ... Mask 700 ... Nitride film
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8238 H01L 29/78 612B 5G435 27/08 331 617T 27/092 617V 29/786 627F 27/08 321D Fターム(参考) 2H092 GA11 GA17 GA31 GA35 GA43 GA59 GA60 HA00 HA01 HA11 JA00 JA24 JA34 KA04 KA05 KA11 KA12 MA02 MA06 MA08 MA14 MA15 MA26 MA27 MA30 NA01 NA21 NA30 2H093 NC09 NC11 NC32 NC34 NC67 ND07 ND10 ND47 ND48 ND52 NE02 NG01 NG02 5C094 AA31 AA37 BA03 BA43 CA19 DA15 EA04 EA07 FB15 GB10 5F048 AC04 BA16 BB09 BB11 BE08 BG07 5F110 AA14 BB02 BB04 CC02 DD01 DD02 DD03 DD13 EE02 EE04 EE05 EE06 EE09 EE27 EE30 FF02 FF04 FF21 FF23 FF26 GG02 GG13 GG15 HL03 HL05 HL06 HL07 HM14 HM15 NN03 NN44 NN46 NN72 NN73 NN78 QQ11 5G435 AA14 AA17 BB12 CC09 EE37 HH13 HH14 KK05 KK09 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/8238 H01L 29/78 612B 5G435 27/08 331 617T 27/092 617V 29/786 627F 27/08 321D F term ( (Reference) 2H092 GA11 GA17 GA31 GA35 GA43 GA59 GA60 HA00 HA01 HA11 JA00 JA24 JA34 KA04 KA05 KA11 KA12 MA02 MA06 MA08 MA14 MA15 MA26 MA27 MA30 NA01 NA21 NA30 2H093 NC09 NC11 NC32 NC34 NC67 ND07 ND48 ND A01 A02 ND4801 ND52 A02 CA19 DA15 EA04 EA07 FB15 GB10 5F048 AC04 BA16 BB09 BB11 BE08 BG07 5F110 AA14 BB02 BB04 CC02 DD01 DD02 DD03 DD13 EE02 EE04 EE05 EE06 EE09 EE27 EE30 FF02 FF04 FF21 FF23 FF26 GG02 GG13 GG15 HL03 HL05 HL06 HL07 HM14 HM15 NN03 NN44 NN46 NN72 NN73 NN78 QQ11 5G435 AA14 AA17 BB12 CC09 EE37 HH13 HH14 KK05 KK09
Claims (17)
電極に接続された第1トランジスタを備えており、 前記基板上における前記画像表示領域の周辺に位置する
周辺領域に、前記第1トランジスタを駆動するための配
線及び該配線に接続された駆動回路の一部を構成する第
2トランジスタを備えており、前記第1トランジスタを
構成する第1ゲート絶縁膜は、窒素が導入されていない
酸化膜からなり、 前記第2トランジスタを構成する第2ゲート絶縁膜は、
窒素が導入された酸窒化膜からなることを特徴とする基
板装置。1. A substrate, a pixel electrode and a first transistor connected to the pixel electrode in an image display region on the substrate, and a peripheral region located around the image display region on the substrate. A wiring for driving the first transistor and a second transistor forming a part of a drive circuit connected to the wiring, wherein the first gate insulating film forming the first transistor is nitrogen. And a second gate insulating film that constitutes the second transistor,
A substrate device comprising an oxynitride film into which nitrogen is introduced.
TFT又はCMOS(Complementary MOS)型TFTか
らなることを特徴とする請求項1に記載の基板装置。2. The substrate device according to claim 1, wherein the second transistor is a P-channel type TFT or a CMOS (Complementary MOS) type TFT.
TFTからなることを特徴とする請求項1又は2に記載
の基板装置。3. The substrate device according to claim 1, wherein the first transistor is an N-channel TFT.
る半導体層は、低温又は高温ポリシリコン若しくはアモ
ルファスシリコンからなることを特徴とする請求項1か
ら3のいずれか一項に記載の基板装置。4. The substrate device according to claim 1, wherein the semiconductor layers forming the first and second transistors are made of low temperature or high temperature polysilicon or amorphous silicon.
閾値を超えることでオンオフ動作するスイッチング素子
として前記駆動回路内に設けられていることを特徴とす
る請求項1から4のいずれか一項に記載の基板装置。5. The second transistor is provided in the drive circuit as a switching element which is turned on / off when a gate voltage thereof exceeds a threshold value, according to any one of claims 1 to 4. The substrate device described.
形成された後に前記周辺領域に貼り付けられていること
を特徴とする請求項1から5のいずれか一項に記載の基
板装置。6. The substrate device according to claim 1, wherein the second transistor is formed on another substrate and then attached to the peripheral region.
基板装置を製造する基板装置の製造方法であって、 前記基板上に、前記第1トランジスタを構成する第1半
導体層及び前記第2トランジスタを構成する第2半導体
層を形成する半導体層形成工程と、 前記第1及び第2半導体層に酸窒化膜を形成する酸窒化
膜形成工程と、該形成された酸窒化膜のうち前記第2半
導体層上に形成された部分をマスクしつつ該形成された
酸窒化膜のうち前記第1半導体層上に形成された部分を
選択的に除去する除去工程と、前記酸窒化膜が除去され
た第1半導体層上に、前記酸化膜を形成する酸化膜形成
工程と、 前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電
極を形成するゲート電極形成工程とを含むことを特徴と
する基板装置の製造方法。7. A substrate device manufacturing method for manufacturing the substrate device according to claim 1, wherein the first semiconductor layer and the first semiconductor layer forming the first transistor are provided on the substrate. A semiconductor layer forming step of forming a second semiconductor layer forming a second transistor; an oxynitride film forming step of forming an oxynitride film on the first and second semiconductor layers; and a step of forming the oxynitride film. A removing step of selectively removing a portion of the oxynitride film formed on the first semiconductor layer while masking a portion of the oxynitride film formed on the second semiconductor layer; An oxide film forming step of forming the oxide film on the removed first semiconductor layer; and a gate electrode forming step of forming gate electrodes on the formed oxynitride film and oxide film, respectively. A method of manufacturing a characteristic substrate device.
基板装置を製造する基板装置の製造方法であって、 前記基板上に、前記第1トランジスタを構成する第1半
導体層及び前記第2トランジスタを構成する第2半導体
層を形成する半導体層形成工程と、 前記第2半導体層をマスクしつつ前記第1半導体層に窒
化膜を選択的に形成する窒化膜形成工程と、前記窒化膜
が形成されていない第2半導体層上に酸窒化膜を選択的
に形成する酸窒化膜形成工程と、前記窒化膜を除去する
除去工程と、前記窒化膜が除去された第1半導体層上に
酸化膜を形成する酸化膜形成工程と、 前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電
極を形成するゲート電極形成工程とを含むことを特徴と
する基板装置の製造方法。8. A method of manufacturing a substrate device according to any one of claims 1 to 6, wherein the first semiconductor layer forming the first transistor and the first semiconductor layer are formed on the substrate. A semiconductor layer forming step of forming a second semiconductor layer forming a second transistor; a nitride film forming step of selectively forming a nitride film on the first semiconductor layer while masking the second semiconductor layer; An oxynitride film forming step of selectively forming an oxynitride film on the second semiconductor layer on which no film is formed, a removing step of removing the nitride film, and a first semiconductor layer on which the nitride film is removed And a gate electrode forming step of forming a gate electrode on the formed oxynitride film and the oxide film, respectively.
基板装置を製造する基板装置の製造方法であって、 前記基板上に、前記第1トランジスタを構成する第1半
導体層及び前記第2トランジスタを構成する第2半導体
層を形成する半導体層形成工程と、 前記第1及び第2半導体層に酸化膜を形成する酸化膜形
成工程と、前記第1半導体層上に形成された酸化膜を窒
化膜でマスクしつつ前記第2半導体層上に形成された酸
化膜に酸窒化膜を選択的に形成する酸窒化膜形成工程
と、 前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電
極を形成するゲート電極形成工程とを含むことを特徴と
する基板装置の製造方法。9. A method of manufacturing a substrate device according to any one of claims 1 to 6, comprising: a first semiconductor layer forming the first transistor on the substrate; A semiconductor layer forming step of forming a second semiconductor layer forming a second transistor; an oxide film forming step of forming an oxide film on the first and second semiconductor layers; and an oxide formed on the first semiconductor layer. An oxynitride film forming step of selectively forming an oxynitride film on an oxide film formed on the second semiconductor layer while masking the film with a nitride film; and forming the oxynitride film and the oxide film on the formed oxide film, respectively. And a gate electrode forming step of forming a gate electrode.
の基板装置を製造する基板装置の製造方法であって、 前記基板上に、前記第1トランジスタを構成する第1半
導体層及び前記第2トランジスタを構成する第2半導体
層を形成する半導体層形成工程と、 前記第2半導体層を窒化膜又はレジストでマスクしつつ
前記第1半導体層上に酸化膜を選択的に形成する酸化膜
形成工程と、 前記窒化膜を除去後に前記第2半導体層上に酸窒化膜を
選択的に形成する酸窒化膜形成工程と、 前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電
極を形成するゲート電極形成工程とを含むことを特徴と
する基板装置の製造方法。10. A method of manufacturing a substrate device according to any one of claims 1 to 6, wherein the first semiconductor layer forming the first transistor and the first semiconductor layer are formed on the substrate. A semiconductor layer forming step of forming a second semiconductor layer forming a second transistor; and an oxide film for selectively forming an oxide film on the first semiconductor layer while masking the second semiconductor layer with a nitride film or a resist. A forming step, an oxynitride film forming step of selectively forming an oxynitride film on the second semiconductor layer after removing the nitride film, and a gate electrode on the formed oxynitride film and oxide film, respectively. And a gate electrode forming step of forming the substrate electrode.
雰囲気で酸化する工程を含むことを特徴とする請求項7
から10のいずれか一項に記載の基板装置の製造方法。11. The oxynitride film forming step includes a step of oxidizing in an atmosphere containing nitrogen.
11. The method for manufacturing a substrate device according to claim 10.
酸化二窒素)ガス、NO(一酸化一窒素)ガス及びNH
4(アンモニア)ガスのうち少なくとも一つを含む雰囲
気中でアニールする工程を含むことを特徴とする請求項
11に記載の基板装置の製造方法。12. The oxynitride film forming step comprises N 2 O (dinitrogen monoxide) gas, NO (mononitrogen monoxide) gas and NH.
The method for manufacturing a substrate device according to claim 11, further comprising a step of annealing in an atmosphere containing at least one of 4 (ammonia) gas.
は横型拡散炉、プラズマを使用した窒化、ランプアニー
ル、レーザーアニール又はイオン注入のいずれか1つの
工程を含むことを特徴とする請求項7から12のいずれ
か一項に記載の基板装置の製造方法。13. The oxynitride film forming step includes any one step of vertical or horizontal diffusion furnace, nitriding using plasma, lamp annealing, laser annealing, or ion implantation. 13. The method for manufacturing a substrate device according to any one of 1 to 12.
成後に窒素をドープする工程を含むことを特徴とする請
求項7から13のいずれか一項に記載の基板装置の製造
方法。14. The method of manufacturing a substrate device according to claim 7, wherein the oxynitride film forming step includes a step of doping nitrogen after forming an oxide film.
れた酸化膜或いは酸窒化膜を薄膜化する薄膜化工程を更
に含むことを特徴とする請求項7から14のいずれか一
項に記載の基板装置の製造方法。15. The method according to claim 7, further comprising a thinning step of thinning an oxide film or an oxynitride film formed on the first and second semiconductor layers. A method for manufacturing the substrate device described.
の基板装置を具備してなることを特徴とする電気光学装
置。16. An electro-optical device comprising the substrate device according to claim 1. Description:
備してなることを特徴とする電子機器。17. An electronic apparatus comprising the electro-optical device according to claim 16.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220588A JP3965946B2 (en) | 2001-07-19 | 2001-07-19 | Substrate device and manufacturing method thereof, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220588A JP3965946B2 (en) | 2001-07-19 | 2001-07-19 | Substrate device and manufacturing method thereof, electro-optical device, and electronic apparatus |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003029299A true JP2003029299A (en) | 2003-01-29 |
| JP2003029299A5 JP2003029299A5 (en) | 2004-12-24 |
| JP3965946B2 JP3965946B2 (en) | 2007-08-29 |
Family
ID=19054387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220588A Expired - Fee Related JP3965946B2 (en) | 2001-07-19 | 2001-07-19 | Substrate device and manufacturing method thereof, electro-optical device, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965946B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332172A (en) * | 2005-05-24 | 2006-12-07 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of semiconductor device |
| WO2008038635A1 (en) * | 2006-09-26 | 2008-04-03 | Sharp Kabushiki Kaisha | Active matrix substrate |
| JP2008146069A (en) * | 2006-12-06 | 2008-06-26 | Keiho Kagi Yugenkoshi | Display apparatus and manufacturing method thereof |
| US7863602B2 (en) | 2005-11-25 | 2011-01-04 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| CN113053982A (en) * | 2021-03-16 | 2021-06-29 | 京东方科技集团股份有限公司 | Display panel and display device |
-
2001
- 2001-07-19 JP JP2001220588A patent/JP3965946B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332172A (en) * | 2005-05-24 | 2006-12-07 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of semiconductor device |
| US7863602B2 (en) | 2005-11-25 | 2011-01-04 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| WO2008038635A1 (en) * | 2006-09-26 | 2008-04-03 | Sharp Kabushiki Kaisha | Active matrix substrate |
| JPWO2008038635A1 (en) * | 2006-09-26 | 2010-01-28 | シャープ株式会社 | Active matrix substrate |
| US8093601B2 (en) | 2006-09-26 | 2012-01-10 | Sharp Kabushiki Kaisha | Active matrix substrate |
| JP2008146069A (en) * | 2006-12-06 | 2008-06-26 | Keiho Kagi Yugenkoshi | Display apparatus and manufacturing method thereof |
| CN113053982A (en) * | 2021-03-16 | 2021-06-29 | 京东方科技集团股份有限公司 | Display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3965946B2 (en) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700495B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
| KR20030017428A (en) | A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment | |
| JP2003152193A (en) | Electro-optical device, method of manufacturing electro-optical device, projection display device, and electronic apparatus | |
| KR100471954B1 (en) | Capacitor, semiconductor device, electro-optical device, method of manufacturing a capacitor, method of manufacturing a semiconductor device and electronic apparatus | |
| US20040155244A1 (en) | Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus | |
| JP2001036087A (en) | Active matrix substrate, electro-optical device and electronic equipment | |
| JP2003172950A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP3336900B2 (en) | Liquid crystal display panel and projection display device using the same | |
| JP2002076364A (en) | Substrate device, method of manufacturing the same, and electro-optical device | |
| JP3965946B2 (en) | Substrate device and manufacturing method thereof, electro-optical device, and electronic apparatus | |
| KR200334631Y1 (en) | Substrate device, electro-optical device, and electronic apparatus | |
| JP2003017502A (en) | Semiconductor device and manufacturing method therefor | |
| JP2003243658A (en) | Semiconductor device, electro-optical device, electronic device, method of manufacturing semiconductor device, method of manufacturing electro-optical device | |
| JP3835068B2 (en) | Active matrix substrate, electro-optical device, and electronic apparatus | |
| JP4631250B2 (en) | Semiconductor device manufacturing method, semiconductor device, and electro-optical device and electronic apparatus including the same | |
| JP3714022B2 (en) | Active matrix substrate, display device, and electronic device | |
| JP2000305107A (en) | Semiconductor device and manufacturing method thereof | |
| JP2002164543A (en) | Semiconductor device, electro-optical device, and manufacturing method thereof | |
| JP2003209253A (en) | Substrate device, manufacturing method thereof, electro-optical device, and electronic apparatus | |
| JP3726567B2 (en) | Active matrix substrate, electro-optical device, and electronic apparatus | |
| JP2004146788A (en) | Method for manufacturing resin insulating layer, substrate for electro-optical device, method for manufacturing electro-optical device, and electro-optical device | |
| JP2006253173A (en) | Electro-optical device, manufacturing method thereof, and electronic apparatus | |
| JP2003270665A (en) | Electro-optical device and electronic equipment | |
| JP2002221738A (en) | Substrate with display area, liquid crystal device, and projection display device | |
| JP3858539B2 (en) | Liquid crystal device and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |