JP2003017701A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003017701A JP2003017701A JP2001203590A JP2001203590A JP2003017701A JP 2003017701 A JP2003017701 A JP 2003017701A JP 2001203590 A JP2001203590 A JP 2001203590A JP 2001203590 A JP2001203590 A JP 2001203590A JP 2003017701 A JP2003017701 A JP 2003017701A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- drift layer
- type base
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】小型化と低コスト化を実現することができる半
導体装置を提供する。 【解決手段】半導体基板1におけるN-ドリフト層3の
表層部にセル毎のP型ベース領域5が形成されるととも
に、P型ベース領域5での表層部にN+ソース領域10
が形成され、さらに、P型ベース領域5の一部領域およ
びソース領域10の一部領域に対しゲート絶縁膜6を介
してゲート電極7a,7bが配置されるとともに、P型
ベース領域5の一部領域およびソース領域10の一部領
域と接するソース電極8が設けられている。セル毎のP
型ベース領域5の間において半導体基板1の上面にドリ
フト層3が露出しており、ソース電極8とショットキー
接触してボディダイオード13を形成している。
導体装置を提供する。 【解決手段】半導体基板1におけるN-ドリフト層3の
表層部にセル毎のP型ベース領域5が形成されるととも
に、P型ベース領域5での表層部にN+ソース領域10
が形成され、さらに、P型ベース領域5の一部領域およ
びソース領域10の一部領域に対しゲート絶縁膜6を介
してゲート電極7a,7bが配置されるとともに、P型
ベース領域5の一部領域およびソース領域10の一部領
域と接するソース電極8が設けられている。セル毎のP
型ベース領域5の間において半導体基板1の上面にドリ
フト層3が露出しており、ソース電極8とショットキー
接触してボディダイオード13を形成している。
Description
【0001】
【発明の属する技術分野】この発明は半導体装置に係
り、詳しくはパワーMOSトランジスタに関するもので
ある。
り、詳しくはパワーMOSトランジスタに関するもので
ある。
【0002】
【従来の技術】従来、図7に示すように、縦型パワーM
OSFETを形成したチップ100とは別に、当該MO
SFETの電流容量に適したショットキーバリアダイオ
ードを形成したチップ200を用意し、図8に示すよう
に、基板の上にパワーMOSFETを形成したチップ1
00とショットキーバリアダイオードを形成したチップ
200を配置し、パワーMOSFETに対し配線30
1,302によりショットキーバリアダイオードを外付
けにて接続していた。
OSFETを形成したチップ100とは別に、当該MO
SFETの電流容量に適したショットキーバリアダイオ
ードを形成したチップ200を用意し、図8に示すよう
に、基板の上にパワーMOSFETを形成したチップ1
00とショットキーバリアダイオードを形成したチップ
200を配置し、パワーMOSFETに対し配線30
1,302によりショットキーバリアダイオードを外付
けにて接続していた。
【0003】しかし、この場合には2チップであるので
基板の占有面積が大きくなり、部品コスト及び組み付け
コストを含めたトータルコストが高くなる。特に、10
0アンペア以上の大電流システムでは、チップサイズが
特に大きくなるために、この問題が顕在化する。
基板の占有面積が大きくなり、部品コスト及び組み付け
コストを含めたトータルコストが高くなる。特に、10
0アンペア以上の大電流システムでは、チップサイズが
特に大きくなるために、この問題が顕在化する。
【0004】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、小型化と低
コスト化を実現することができる半導体装置を提供する
ことにある。
景の下になされたものであり、その目的は、小型化と低
コスト化を実現することができる半導体装置を提供する
ことにある。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、セル毎のベース領域の間において半導体基板の上面
にドリフト層を露出させ、露出させたドリフト層とソー
スまたはエミッタ電極をショットキー接触させてボディ
ダイオードを形成したことを特徴としている。よって、
ワンチップ内に、パワーMOSFETに加えてショット
キーバリアダイオードがボディダイオードとして形成さ
れ、小型化と低コスト化を実現することができる。
は、セル毎のベース領域の間において半導体基板の上面
にドリフト層を露出させ、露出させたドリフト層とソー
スまたはエミッタ電極をショットキー接触させてボディ
ダイオードを形成したことを特徴としている。よって、
ワンチップ内に、パワーMOSFETに加えてショット
キーバリアダイオードがボディダイオードとして形成さ
れ、小型化と低コスト化を実現することができる。
【0006】また、請求項2に記載のように、セル間に
おいてトランジスタ・オフ時に形成される空乏層が重な
る部位でドリフト層とソースまたはエミッタ電極をショ
ットキー接触させることにより、逆バイアス印加時には
PN接合の空乏層が広がり、電界緩和効果によりダイオ
ードには高電圧が印加されないようにすることができ
る。
おいてトランジスタ・オフ時に形成される空乏層が重な
る部位でドリフト層とソースまたはエミッタ電極をショ
ットキー接触させることにより、逆バイアス印加時には
PN接合の空乏層が広がり、電界緩和効果によりダイオ
ードには高電圧が印加されないようにすることができ
る。
【0007】さらに、請求項3に記載のように、半導体
基板の上面に凹部を形成し、この凹部の底面においてド
リフト層とソースまたはエミッタ電極をショットキー接
触させると、セルサイズ拡大と寄生バイポーラトランジ
スタ動作を抑制することができる。
基板の上面に凹部を形成し、この凹部の底面においてド
リフト層とソースまたはエミッタ電極をショットキー接
触させると、セルサイズ拡大と寄生バイポーラトランジ
スタ動作を抑制することができる。
【0008】
【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した第1の実施の形態を図面に従って説明
する。
発明を具体化した第1の実施の形態を図面に従って説明
する。
【0009】図1には、本実施の形態における半導体装
置の縦断面を示す。本例ではトレンチゲートタイプの縦
型パワーMOSFETに適用している。N+シリコン基
板2の上にN-ドリフト層(N-シリコン層)3が形成さ
れ、半導体基板1を構成している。N-ドリフト層3
(半導体基板1)の上面表層部にはセル毎のP型ベース
領域5が離間して形成されている。換言すると、N-ド
リフト層3の表層部においてセル間にP型ベース領域5
を形成しない領域を設けている。
置の縦断面を示す。本例ではトレンチゲートタイプの縦
型パワーMOSFETに適用している。N+シリコン基
板2の上にN-ドリフト層(N-シリコン層)3が形成さ
れ、半導体基板1を構成している。N-ドリフト層3
(半導体基板1)の上面表層部にはセル毎のP型ベース
領域5が離間して形成されている。換言すると、N-ド
リフト層3の表層部においてセル間にP型ベース領域5
を形成しない領域を設けている。
【0010】各セルでのP型ベース領域5の表層部には
N+ソース領域10がP型ベース領域5よりも浅く形成
されている。また、半導体基板1の上面にはトレンチ4
が形成され、トレンチ4はN+ソース領域10およびP
型ベース領域5を貫通してN-ドリフト層3に達してい
る。
N+ソース領域10がP型ベース領域5よりも浅く形成
されている。また、半導体基板1の上面にはトレンチ4
が形成され、トレンチ4はN+ソース領域10およびP
型ベース領域5を貫通してN-ドリフト層3に達してい
る。
【0011】トレンチ4の内壁面にはゲート酸化膜(ゲ
ート絶縁膜)6が形成され、その内部にはゲート電極7
aが埋め込まれている。さらに、トレンチ4の開口部に
おいてゲート電極7aの上にはゲート電極7bが形成さ
れている。このようにして、P型ベース領域5の一部領
域およびN+ソース領域10の一部領域に対しゲート絶
縁膜6を介してゲート電極7a,7bが配置されてい
る。
ート絶縁膜)6が形成され、その内部にはゲート電極7
aが埋め込まれている。さらに、トレンチ4の開口部に
おいてゲート電極7aの上にはゲート電極7bが形成さ
れている。このようにして、P型ベース領域5の一部領
域およびN+ソース領域10の一部領域に対しゲート絶
縁膜6を介してゲート電極7a,7bが配置されてい
る。
【0012】半導体基板1の上面にはソース電極8が設
けられ、ソース電極8はP型ベース領域5の一部領域お
よびN+ソース領域10の一部領域と接している。同時
に、半導体基板1の上面におけるセル間のN-ドリフト
層3が露出する部位において、ソース電極8をショット
キー接触させている。これにより、ショットキーバリア
ダイオード13が形成されている。このように縦型パワ
ーMOSFETのセル間にP型ベース領域5を拡散しな
い部分を形成し、この部分(N-ドリフト層3が露出す
る部分)にショットキーバリアダイオード13を形成し
ている。
けられ、ソース電極8はP型ベース領域5の一部領域お
よびN+ソース領域10の一部領域と接している。同時
に、半導体基板1の上面におけるセル間のN-ドリフト
層3が露出する部位において、ソース電極8をショット
キー接触させている。これにより、ショットキーバリア
ダイオード13が形成されている。このように縦型パワ
ーMOSFETのセル間にP型ベース領域5を拡散しな
い部分を形成し、この部分(N-ドリフト層3が露出す
る部分)にショットキーバリアダイオード13を形成し
ている。
【0013】また、基板1の下面において全面にドレイ
ン電極9が形成されている。この素子の等価回路は、図
2に示すように、ワンチップ内において縦型パワーMO
SFET12に対しショットキーバリアダイオード(内
蔵ショットキーバリアダイオード)13が並列に接続さ
れた構成となる。
ン電極9が形成されている。この素子の等価回路は、図
2に示すように、ワンチップ内において縦型パワーMO
SFET12に対しショットキーバリアダイオード(内
蔵ショットキーバリアダイオード)13が並列に接続さ
れた構成となる。
【0014】以上のように本実施形態においては、セル
毎のP型ベース領域5の間において半導体基板1の上面
にN-ドリフト層3を露出させ、露出させたN-ドリフト
層3とソース電極8をショットキー接触させてボディダ
イオード13を形成した。よって、ワンチップ内に、縦
型パワーMOSFET12に加えてショットキーバリア
ダイオード13がボディダイオードとして形成され、小
型化と低コスト化を実現することができる。また、ショ
ットキーバリアダイオード13は高速フライホイールダ
イオードとして優れた性能を持ち、L負荷スイッチング
性能に優れた縦型パワーMOSFETとなる。さらに、
図1のセル間においてトランジスタ・オフ時に形成され
る空乏層が重なる部位でN-ドリフト層3とソース電極
8をショットキー接触させている。よって、ショットキ
ーバリアダイオードは、逆バイアス印加時に電流が漏れ
やすいが、本実施形態の構造ではショットキーバリアダ
イオード13は狭い間隔W1でP型ベース領域(P型拡
散層)5,5間で囲まれ、逆バイアス印加時に広がった
空乏層が左右に重なることになり、電界緩和効果により
印加電圧が低減され、漏れ電流が抑えられる。つまり、
逆バイアス印加時にはPN接合の空乏層が広がり、電界
緩和効果によりダイオードには高電圧が印加されない。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
毎のP型ベース領域5の間において半導体基板1の上面
にN-ドリフト層3を露出させ、露出させたN-ドリフト
層3とソース電極8をショットキー接触させてボディダ
イオード13を形成した。よって、ワンチップ内に、縦
型パワーMOSFET12に加えてショットキーバリア
ダイオード13がボディダイオードとして形成され、小
型化と低コスト化を実現することができる。また、ショ
ットキーバリアダイオード13は高速フライホイールダ
イオードとして優れた性能を持ち、L負荷スイッチング
性能に優れた縦型パワーMOSFETとなる。さらに、
図1のセル間においてトランジスタ・オフ時に形成され
る空乏層が重なる部位でN-ドリフト層3とソース電極
8をショットキー接触させている。よって、ショットキ
ーバリアダイオードは、逆バイアス印加時に電流が漏れ
やすいが、本実施形態の構造ではショットキーバリアダ
イオード13は狭い間隔W1でP型ベース領域(P型拡
散層)5,5間で囲まれ、逆バイアス印加時に広がった
空乏層が左右に重なることになり、電界緩和効果により
印加電圧が低減され、漏れ電流が抑えられる。つまり、
逆バイアス印加時にはPN接合の空乏層が広がり、電界
緩和効果によりダイオードには高電圧が印加されない。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0015】図3には、図1に代わる本実施の形態での
構造を示す。図1に示した第1の実施形態のように基板
1の表面にP型ベース領域5を形成しない領域を作る
と、このためのP型ベース領域(拡散領域)5の抵抗成
分(R分)が余分に必要となり、セルサイズが大きくな
り、DMOSのオン抵抗が大きくなってしまう。セルサ
イズがどの程度拡大するか見積もってみると、例えば、
P型ベース領域5の拡散深さを1.5μmとすると、こ
れによるセルサイズの増加は1.5μm×0.9(横広
がり係数)×2=2.7μmとなる。従来構造で4μm
の場合、この構造では6.7μmとなり、計算の結果、
オン抵抗は約20%増加する。また、ショットキーバリ
アダイオード接続部近傍でのNPN寄生トランジスタの
ベース長さが短いため、寄生動作し易い構造となってい
る。
構造を示す。図1に示した第1の実施形態のように基板
1の表面にP型ベース領域5を形成しない領域を作る
と、このためのP型ベース領域(拡散領域)5の抵抗成
分(R分)が余分に必要となり、セルサイズが大きくな
り、DMOSのオン抵抗が大きくなってしまう。セルサ
イズがどの程度拡大するか見積もってみると、例えば、
P型ベース領域5の拡散深さを1.5μmとすると、こ
れによるセルサイズの増加は1.5μm×0.9(横広
がり係数)×2=2.7μmとなる。従来構造で4μm
の場合、この構造では6.7μmとなり、計算の結果、
オン抵抗は約20%増加する。また、ショットキーバリ
アダイオード接続部近傍でのNPN寄生トランジスタの
ベース長さが短いため、寄生動作し易い構造となってい
る。
【0016】そこで、図3に示す本実施の形態の構造で
は、半導体基板1の上面でのショットキーバリアダイオ
ード形成箇所に凹部20を形成し、この凹部20の底面
においてN-ドリフト層3とソース電極8をショットキ
ー接触させている。これにより、P型ベース領域5は深
さ方向において深くなるほど隣接するP型ベース領域5
との距離が大きくなり、上記のセルサイズ拡大を抑制す
ることができるとともに、N+ソース領域10とN-ドリ
フト層3を離間させてNPN寄生トランジスタのベース
長さを長くしてNPN寄生トランジスタ動作を抑制する
ことができる。
は、半導体基板1の上面でのショットキーバリアダイオ
ード形成箇所に凹部20を形成し、この凹部20の底面
においてN-ドリフト層3とソース電極8をショットキ
ー接触させている。これにより、P型ベース領域5は深
さ方向において深くなるほど隣接するP型ベース領域5
との距離が大きくなり、上記のセルサイズ拡大を抑制す
ることができるとともに、N+ソース領域10とN-ドリ
フト層3を離間させてNPN寄生トランジスタのベース
長さを長くしてNPN寄生トランジスタ動作を抑制する
ことができる。
【0017】なお、凹部20の深さについては、トラン
ジスタ・オフ時に形成される空乏層が重なる部分(高さ
H1)よりも深くすると前述の電界緩和効果が得られに
くいので、空乏層が重なる部分(H1)よりも浅くする
のが望ましい。
ジスタ・オフ時に形成される空乏層が重なる部分(高さ
H1)よりも深くすると前述の電界緩和効果が得られに
くいので、空乏層が重なる部分(H1)よりも浅くする
のが望ましい。
【0018】第1,2の実施形態以外にも、図4に示す
ようにアップドレイン型のDMOSトランジスタに適用
してもよい。図4のアップドレイン型のDMOSトラン
ジスタの場合、セル群の外周部にディープN+領域(ド
レイン領域)14が形成されている。
ようにアップドレイン型のDMOSトランジスタに適用
してもよい。図4のアップドレイン型のDMOSトラン
ジスタの場合、セル群の外周部にディープN+領域(ド
レイン領域)14が形成されている。
【0019】あるいは、図5に示すようにLDMOSト
ランジスタや図6に示すようにIGBTに適用してもよ
い。図5のLDMOSトランジスタの場合、半導体基板
29のN-ドリフト層30の上面表層部にはP型ベース
領域31が形成されている。P型ベース領域31の表層
部にはN+ソース領域33がP型ベース領域31よりも
浅く形成されている。半導体基板29の上面においてP
型ベース領域31の一部領域およびN+ソース領域33
の一部領域に対しゲート絶縁膜35を介してゲート電極
36が配置されている。また、基板29の上面において
P型ベース領域31の一部領域およびN+ソース領域3
3の一部領域と接するソース電極37が設けられてい
る。一方、半導体基板29の上面の表層部にP領域32
が形成されるとともにP領域32の表層部にN+領域3
4が形成され、半導体基板29の上面においてN+領域
34に接触するようにドレイン電極38が形成されてい
る。半導体基板29の上面におけるセル間(P型ベース
領域31,31の間)においてトレンチ39が形成さ
れ、トレンチ39の内部にはソース電極37が配置され
ている。よって、トレンチ39の底面においてソース電
極37がN-ドリフト層30とショットキーバリア接触
している。このようにして、セル毎のP型ベース領域3
1の間において半導体基板29の上面にドリフト層30
が露出してソース電極37とN-ドリフト層30をショ
ットキー接触させている。
ランジスタや図6に示すようにIGBTに適用してもよ
い。図5のLDMOSトランジスタの場合、半導体基板
29のN-ドリフト層30の上面表層部にはP型ベース
領域31が形成されている。P型ベース領域31の表層
部にはN+ソース領域33がP型ベース領域31よりも
浅く形成されている。半導体基板29の上面においてP
型ベース領域31の一部領域およびN+ソース領域33
の一部領域に対しゲート絶縁膜35を介してゲート電極
36が配置されている。また、基板29の上面において
P型ベース領域31の一部領域およびN+ソース領域3
3の一部領域と接するソース電極37が設けられてい
る。一方、半導体基板29の上面の表層部にP領域32
が形成されるとともにP領域32の表層部にN+領域3
4が形成され、半導体基板29の上面においてN+領域
34に接触するようにドレイン電極38が形成されてい
る。半導体基板29の上面におけるセル間(P型ベース
領域31,31の間)においてトレンチ39が形成さ
れ、トレンチ39の内部にはソース電極37が配置され
ている。よって、トレンチ39の底面においてソース電
極37がN-ドリフト層30とショットキーバリア接触
している。このようにして、セル毎のP型ベース領域3
1の間において半導体基板29の上面にドリフト層30
が露出してソース電極37とN-ドリフト層30をショ
ットキー接触させている。
【0020】このようにLDMOSトランジスタのセル
間にP型ベース領域31を拡散しない部分を形成し、こ
の部分にショットキーバリアダイオード40を形成す
る。また、図6のIGBTの場合、セルの間(P型ベー
ス領域5,5間)にショットキーバリアダイオード13
が形成されている。図6のようにIGBTに適用する場
合においては、図1でのソース電極(ソース領域)がエ
ミッタ電極(エミッタ領域)となり、ドレイン電極がコ
レクタ電極となる。また、図6において、チップ外周縁
(セル群の外周部)には等電位リング(EQR)41が
配置され、等電位リング(EQR)41はその下のN+
領域42を介して基板側と電気的に接続されるとともに
コレクタ電極9とワイヤを介して接続されている。
間にP型ベース領域31を拡散しない部分を形成し、こ
の部分にショットキーバリアダイオード40を形成す
る。また、図6のIGBTの場合、セルの間(P型ベー
ス領域5,5間)にショットキーバリアダイオード13
が形成されている。図6のようにIGBTに適用する場
合においては、図1でのソース電極(ソース領域)がエ
ミッタ電極(エミッタ領域)となり、ドレイン電極がコ
レクタ電極となる。また、図6において、チップ外周縁
(セル群の外周部)には等電位リング(EQR)41が
配置され、等電位リング(EQR)41はその下のN+
領域42を介して基板側と電気的に接続されるとともに
コレクタ電極9とワイヤを介して接続されている。
【図1】第1の実施の形態における半導体装置の縦断面
図。
図。
【図2】第1の実施の形態における半導体装置の等価回
路図。
路図。
【図3】第2の実施の形態における半導体装置の縦断面
図。
図。
【図4】別例における半導体装置の縦断面図。
【図5】別例における半導体装置の縦断面図。
【図6】別例における半導体装置の縦断面図。
【図7】従来技術を説明するための半導体装置の縦断面
図。
図。
【図8】従来技術を説明するための半導体装置の等価回
路図。
路図。
1…半導体基板、3…ドリフト層、5…P型ベース領
域、6…ゲート絶縁膜、7a,7b…ゲート電極、8…
ソース電極、10…ソース領域、20…凹部、29…半
導体基板、30…ドリフト層、31…P型ベース領域、
33…ソース領域、35…ゲート絶縁膜、36…ゲート
電極、37…ソース電極
域、6…ゲート絶縁膜、7a,7b…ゲート電極、8…
ソース電極、10…ソース領域、20…凹部、29…半
導体基板、30…ドリフト層、31…P型ベース領域、
33…ソース領域、35…ゲート絶縁膜、36…ゲート
電極、37…ソース電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
H01L 29/872 H01L 29/78 301D
29/48 P
Fターム(参考) 4M104 AA01 CC03 GG09 GG10 GG14
GG18 HH14 HH20
5F140 AA00 AA17 AA25 AB05 AB06
AC21 AC23 AC24 BD19 BF43
BF44 BH30 BJ25 BJ26 BJ30
CB07
Claims (3)
- 【請求項1】 半導体基板(1,29)における第1導
電型のドリフト層(3,30)の表層部にセル毎の第2
導電型のベース領域(5,31)が形成されるととも
に、当該ベース領域(5,31)での表層部に第1導電
型のソースまたはエミッタ領域(10,33)が形成さ
れ、さらに、ベース領域(5,31)の一部領域および
ソースまたはエミッタ領域(10,33)の一部領域に
対しゲート絶縁膜(6,35)を介してゲート電極(7
a,7b,36)が配置されるとともに、ベース領域
(5,31)の一部領域およびソースまたはエミッタ領
域(10,33)の一部領域と接するソースまたはエミ
ッタ電極(8,37)が設けられたパワーMOSトラン
ジスタであって、 セル毎のベース領域(5,31)の間において半導体基
板(1,29)の上面にドリフト層(3,30)を露出
させ、露出させたドリフト層(3,30)とソースまた
はエミッタ電極(8,37)をショットキー接触させて
ボディダイオード(13,40)を形成したことを特徴
とする半導体装置。 - 【請求項2】 セル間においてトランジスタ・オフ時に
形成される空乏層が重なる部位でドリフト層(3)とソ
ースまたはエミッタ電極(8)をショットキー接触させ
たことを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記半導体基板(1)の上面に凹部(2
0)を形成し、この凹部(20)の底面においてドリフ
ト層(3)とソースまたはエミッタ電極(8)をショッ
トキー接触させたことを特徴とする請求項1または2に
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203590A JP2003017701A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203590A JP2003017701A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017701A true JP2003017701A (ja) | 2003-01-17 |
Family
ID=19040199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001203590A Pending JP2003017701A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017701A (ja) |
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101514A (ja) * | 2003-08-27 | 2005-04-14 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ及びインバータ回路 |
| US7157785B2 (en) | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| US7230297B2 (en) | 2004-05-14 | 2007-06-12 | Kabushiki Kaisha Toshiba | Trench-gated MOSFET including schottky diode therein |
| JP2007173783A (ja) * | 2005-11-25 | 2007-07-05 | Denso Corp | 半導体装置およびその製造方法 |
| JP2008504680A (ja) * | 2004-06-23 | 2008-02-14 | フリースケール セミコンダクター インコーポレイテッド | Ldmosトランジスタ |
| JP2008145899A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 半導体装置およびそれを用いたプラズマディスプレイ装置 |
| JP2009531836A (ja) * | 2006-03-24 | 2009-09-03 | フェアチャイルド・セミコンダクター・コーポレーション | 集積化ショットキーダイオードに設けられた高密度トレンチとその製造方法 |
| WO2009147996A1 (ja) * | 2008-06-02 | 2009-12-10 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| JP2010010583A (ja) * | 2008-06-30 | 2010-01-14 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2012049562A (ja) * | 2011-11-04 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
| WO2012056720A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | インバータ |
| WO2012105609A1 (ja) * | 2011-02-02 | 2012-08-09 | ローム株式会社 | 半導体装置 |
| US8350549B2 (en) | 2010-10-29 | 2013-01-08 | Panasonic Corporation | Converter with switches having a diode region that is unipolar-conductive only in the reverse direction |
| JP2014090179A (ja) * | 2013-11-20 | 2014-05-15 | Hitachi Ltd | フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置 |
| US8928071B2 (en) | 2001-10-26 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device including a MOSFET and Schottky junction |
| US9214458B2 (en) | 2012-09-06 | 2015-12-15 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2016006891A (ja) * | 2011-07-27 | 2016-01-14 | トヨタ自動車株式会社 | ダイオード、半導体装置およびmosfet |
| WO2016194419A1 (ja) * | 2015-06-04 | 2016-12-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9577086B2 (en) | 2013-04-03 | 2017-02-21 | Mitsubishi Electric Corporation | Semiconductor device |
| CN107452618A (zh) * | 2017-06-19 | 2017-12-08 | 西安电子科技大学 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
| US10128370B2 (en) | 2014-10-01 | 2018-11-13 | Mitsubishi Electric Corporation | Semiconductor device |
| DE112016006723T5 (de) | 2016-04-11 | 2018-12-20 | Mitsubishi Electric Corporation | Halbleitereinrichtung |
| CN109390336A (zh) * | 2018-12-10 | 2019-02-26 | 西安电子科技大学 | 一种新型宽禁带功率半导体器件及其制作方法 |
| DE112017004237T5 (de) | 2016-08-25 | 2019-05-09 | Mitsubishi Electric Corporation | Halbleitereinheit |
| CN109742148A (zh) * | 2019-01-16 | 2019-05-10 | 厦门芯光润泽科技有限公司 | 碳化硅umosfet器件及其制备方法 |
| WO2019123717A1 (ja) * | 2017-12-19 | 2019-06-27 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| US10475920B2 (en) | 2015-04-22 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
| CN111354794A (zh) * | 2018-12-24 | 2020-06-30 | 东南大学 | 功率半导体器件及其制造方法 |
| WO2020139968A1 (en) * | 2018-12-28 | 2020-07-02 | General Electric Company | Systems and methods for integrated diode field-effect transistor semiconductor devices |
| US10991822B2 (en) | 2017-02-24 | 2021-04-27 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
| US11049963B2 (en) | 2017-12-19 | 2021-06-29 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| US11189720B2 (en) | 2017-02-24 | 2021-11-30 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| KR20210154371A (ko) * | 2020-06-12 | 2021-12-21 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220039253A (ko) * | 2020-09-22 | 2022-03-29 | 현대모비스 주식회사 | 전력 반도체 소자 |
| KR20220059221A (ko) * | 2020-11-02 | 2022-05-10 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| DE112019007687T5 (de) | 2019-09-06 | 2022-06-15 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit und leistungswandler |
| DE112018006467B4 (de) | 2017-12-19 | 2022-11-17 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleiteranordnung und leistungswandler |
| JP2023105484A (ja) * | 2022-01-19 | 2023-07-31 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| US11961903B2 (en) | 2020-05-26 | 2024-04-16 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
| JP2024166366A (ja) * | 2022-05-12 | 2024-11-28 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296474A (ja) * | 1986-06-17 | 1987-12-23 | Nissan Motor Co Ltd | 縦形mosfet |
| JPH03110867A (ja) * | 1989-09-26 | 1991-05-10 | Nippon Inter Electronics Corp | 縦型電界効果トランジスタ |
| JPH04261065A (ja) * | 1991-01-29 | 1992-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
| JPH09102602A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Mosfet |
| JPH09107097A (ja) * | 1995-10-11 | 1997-04-22 | Fuji Electric Co Ltd | 整流素子およびその駆動方法 |
| JPH11154748A (ja) * | 1997-08-27 | 1999-06-08 | Siliconix Inc | 双方向電圧クランピングを有するトレンチゲート形mosfet |
| JP2000106435A (ja) * | 1998-09-29 | 2000-04-11 | Toshiba Corp | 電力用素子 |
-
2001
- 2001-07-04 JP JP2001203590A patent/JP2003017701A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296474A (ja) * | 1986-06-17 | 1987-12-23 | Nissan Motor Co Ltd | 縦形mosfet |
| JPH03110867A (ja) * | 1989-09-26 | 1991-05-10 | Nippon Inter Electronics Corp | 縦型電界効果トランジスタ |
| JPH04261065A (ja) * | 1991-01-29 | 1992-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
| JPH09102602A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Mosfet |
| JPH09107097A (ja) * | 1995-10-11 | 1997-04-22 | Fuji Electric Co Ltd | 整流素子およびその駆動方法 |
| JPH11154748A (ja) * | 1997-08-27 | 1999-06-08 | Siliconix Inc | 双方向電圧クランピングを有するトレンチゲート形mosfet |
| JP2000106435A (ja) * | 1998-09-29 | 2000-04-11 | Toshiba Corp | 電力用素子 |
Cited By (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099550B2 (en) | 2001-10-26 | 2015-08-04 | Renesas Electronics Corporation | Semiconductor device including a MOSFET |
| US8928071B2 (en) | 2001-10-26 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device including a MOSFET and Schottky junction |
| JP2005101514A (ja) * | 2003-08-27 | 2005-04-14 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ及びインバータ回路 |
| US8008711B2 (en) | 2003-08-27 | 2011-08-30 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor incorporating diode |
| US7572683B2 (en) | 2003-08-29 | 2009-08-11 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| US7157785B2 (en) | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| US7564097B2 (en) | 2004-05-14 | 2009-07-21 | Kabushiki Kaisha Toshiba | Trench-gated MOSFET including schottky diode therein |
| US7230297B2 (en) | 2004-05-14 | 2007-06-12 | Kabushiki Kaisha Toshiba | Trench-gated MOSFET including schottky diode therein |
| JP2008504680A (ja) * | 2004-06-23 | 2008-02-14 | フリースケール セミコンダクター インコーポレイテッド | Ldmosトランジスタ |
| JP2007173783A (ja) * | 2005-11-25 | 2007-07-05 | Denso Corp | 半導体装置およびその製造方法 |
| JP2009531836A (ja) * | 2006-03-24 | 2009-09-03 | フェアチャイルド・セミコンダクター・コーポレーション | 集積化ショットキーダイオードに設けられた高密度トレンチとその製造方法 |
| KR101361239B1 (ko) * | 2006-03-24 | 2014-02-11 | 페어차일드 세미컨덕터 코포레이션 | 집적된 쇼트키 다이오드를 포함하는 고밀도 트랜치 전계 효과 트랜지스터 및 그 제조 방법 |
| JP2008145899A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 半導体装置およびそれを用いたプラズマディスプレイ装置 |
| WO2009147996A1 (ja) * | 2008-06-02 | 2009-12-10 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| US8334563B2 (en) | 2008-06-02 | 2012-12-18 | Sanken Electric Co., Ltd. | Field-effect semiconductor device and method of producing the same |
| JP2010010583A (ja) * | 2008-06-30 | 2010-01-14 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2012056720A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | インバータ |
| JP5108996B2 (ja) * | 2010-10-29 | 2012-12-26 | パナソニック株式会社 | インバータ |
| US8350549B2 (en) | 2010-10-29 | 2013-01-08 | Panasonic Corporation | Converter with switches having a diode region that is unipolar-conductive only in the reverse direction |
| CN103222178A (zh) * | 2010-10-29 | 2013-07-24 | 松下电器产业株式会社 | 逆变器 |
| US8693226B2 (en) | 2010-10-29 | 2014-04-08 | Panasonic Corporation | Synchronous rectification type inverter |
| WO2012105609A1 (ja) * | 2011-02-02 | 2012-08-09 | ローム株式会社 | 半導体装置 |
| US9698216B2 (en) | 2011-02-02 | 2017-07-04 | Rohm Co., Ltd. | Semiconductor device having a breakdown voltage holding region |
| US9184286B2 (en) | 2011-02-02 | 2015-11-10 | Rohm Co., Ltd. | Semiconductor device having a breakdown voltage holding region |
| US9406744B2 (en) | 2011-02-02 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device having a breakdown voltage holding region |
| JP2016006890A (ja) * | 2011-07-27 | 2016-01-14 | 株式会社豊田中央研究所 | Mosfet |
| JP2016006891A (ja) * | 2011-07-27 | 2016-01-14 | トヨタ自動車株式会社 | ダイオード、半導体装置およびmosfet |
| JP2012049562A (ja) * | 2011-11-04 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
| DE112013004362B4 (de) | 2012-09-06 | 2018-06-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US9214458B2 (en) | 2012-09-06 | 2015-12-15 | Mitsubishi Electric Corporation | Semiconductor device |
| DE112014001838B4 (de) | 2013-04-03 | 2024-09-26 | Mitsubishi Electric Corporation | Halbleitervorrichtung mit zwei Schottky-Übergängen |
| US9577086B2 (en) | 2013-04-03 | 2017-02-21 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2014090179A (ja) * | 2013-11-20 | 2014-05-15 | Hitachi Ltd | フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置 |
| US10128370B2 (en) | 2014-10-01 | 2018-11-13 | Mitsubishi Electric Corporation | Semiconductor device |
| DE112015004515B4 (de) | 2014-10-01 | 2021-11-18 | Mitsubishi Electric Corporation | Halbleitervorrichtungen |
| US10475920B2 (en) | 2015-04-22 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
| WO2016194419A1 (ja) * | 2015-06-04 | 2016-12-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112016006723T5 (de) | 2016-04-11 | 2018-12-20 | Mitsubishi Electric Corporation | Halbleitereinrichtung |
| DE112016006723B4 (de) | 2016-04-11 | 2024-12-12 | Mitsubishi Electric Corporation | Halbleitereinrichtung |
| US11222973B2 (en) | 2016-04-11 | 2022-01-11 | Mitsubishi Electric Corporation | Semiconductor device |
| DE112017004237T5 (de) | 2016-08-25 | 2019-05-09 | Mitsubishi Electric Corporation | Halbleitereinheit |
| US10707341B2 (en) | 2016-08-25 | 2020-07-07 | Mitsubishi Electric Corporation | Semiconductor device |
| DE112018001001B4 (de) | 2017-02-24 | 2024-06-13 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit und leistungswandler |
| US11682723B2 (en) | 2017-02-24 | 2023-06-20 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| US11646369B2 (en) | 2017-02-24 | 2023-05-09 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
| US10991822B2 (en) | 2017-02-24 | 2021-04-27 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
| US11189720B2 (en) | 2017-02-24 | 2021-11-30 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| CN107452618A (zh) * | 2017-06-19 | 2017-12-08 | 西安电子科技大学 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
| WO2019123717A1 (ja) * | 2017-12-19 | 2019-06-27 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| US11355627B2 (en) | 2017-12-19 | 2022-06-07 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| US11049963B2 (en) | 2017-12-19 | 2021-06-29 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| DE112018006456B4 (de) | 2017-12-19 | 2024-09-05 | Mitsubishi Electric Corporation | Siliciumcarbid-Halbleitereinheit und Leistungswandler |
| JPWO2019123717A1 (ja) * | 2017-12-19 | 2019-12-19 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| CN111466031A (zh) * | 2017-12-19 | 2020-07-28 | 三菱电机株式会社 | 碳化硅半导体装置以及电力变换装置 |
| CN111466031B (zh) * | 2017-12-19 | 2023-06-30 | 三菱电机株式会社 | 碳化硅半导体装置以及电力变换装置 |
| US11508840B2 (en) | 2017-12-19 | 2022-11-22 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| DE112018006467B4 (de) | 2017-12-19 | 2022-11-17 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleiteranordnung und leistungswandler |
| CN109390336A (zh) * | 2018-12-10 | 2019-02-26 | 西安电子科技大学 | 一种新型宽禁带功率半导体器件及其制作方法 |
| CN109390336B (zh) * | 2018-12-10 | 2024-03-26 | 西安电子科技大学 | 一种新型宽禁带功率半导体器件及其制作方法 |
| CN111354794A (zh) * | 2018-12-24 | 2020-06-30 | 东南大学 | 功率半导体器件及其制造方法 |
| US12183818B2 (en) | 2018-12-24 | 2024-12-31 | Southeast University | Power semiconductor device and manufacturing method therefor |
| CN111354794B (zh) * | 2018-12-24 | 2021-11-05 | 东南大学 | 功率半导体器件及其制造方法 |
| CN113491013B (zh) * | 2018-12-28 | 2025-02-14 | 通用电气公司 | 用于集成二极管场效应晶体管半导体器件的系统和方法 |
| WO2020139968A1 (en) * | 2018-12-28 | 2020-07-02 | General Electric Company | Systems and methods for integrated diode field-effect transistor semiconductor devices |
| CN113491013A (zh) * | 2018-12-28 | 2021-10-08 | 通用电气公司 | 用于集成二极管场效应晶体管半导体器件的系统和方法 |
| US11031472B2 (en) | 2018-12-28 | 2021-06-08 | General Electric Company | Systems and methods for integrated diode field-effect transistor semiconductor devices |
| CN109742148A (zh) * | 2019-01-16 | 2019-05-10 | 厦门芯光润泽科技有限公司 | 碳化硅umosfet器件及其制备方法 |
| CN109742148B (zh) * | 2019-01-16 | 2024-04-02 | 厦门芯光润泽科技有限公司 | 碳化硅umosfet器件及其制备方法 |
| US12057496B2 (en) | 2019-09-06 | 2024-08-06 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
| DE112019007687T5 (de) | 2019-09-06 | 2022-06-15 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit und leistungswandler |
| US11961903B2 (en) | 2020-05-26 | 2024-04-16 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
| US12191386B2 (en) | 2020-05-26 | 2025-01-07 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
| KR20210154371A (ko) * | 2020-06-12 | 2021-12-21 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102369053B1 (ko) * | 2020-06-12 | 2022-03-02 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220039253A (ko) * | 2020-09-22 | 2022-03-29 | 현대모비스 주식회사 | 전력 반도체 소자 |
| KR102387574B1 (ko) * | 2020-09-22 | 2022-04-19 | 현대모비스 주식회사 | 전력 반도체 소자 |
| KR102399429B1 (ko) * | 2020-11-02 | 2022-05-19 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR20220059221A (ko) * | 2020-11-02 | 2022-05-10 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| JP2023105484A (ja) * | 2022-01-19 | 2023-07-31 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP2024166366A (ja) * | 2022-05-12 | 2024-11-28 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
| JP7798144B2 (ja) | 2022-05-12 | 2026-01-14 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003017701A (ja) | 半導体装置 | |
| US10714603B2 (en) | Semiconductor device | |
| JP4097417B2 (ja) | 半導体装置 | |
| JP4761644B2 (ja) | 半導体装置 | |
| US7863685B2 (en) | Trench MOSFET with embedded junction barrier Schottky diode | |
| KR101056221B1 (ko) | 집적 저누설 쇼트키 다이오드 | |
| CN102104039B (zh) | 高耐压半导体装置 | |
| US7629631B2 (en) | High voltage semiconductor devices with JFET regions containing dielectrically isolated junctions | |
| US6864533B2 (en) | MOS field effect transistor with reduced on-resistance | |
| US8536042B2 (en) | Method of forming a topside contact to a backside terminal of a semiconductor device | |
| CN111668212B (zh) | 半导体装置 | |
| JP2003224244A (ja) | 半導体装置 | |
| JPH09102607A (ja) | トレンチゲートパワーmosfet | |
| WO2005076364A1 (en) | Isolated high-voltage ldmos transistor having a split well structure | |
| JP3906213B2 (ja) | 半導体装置 | |
| JP2008251923A (ja) | 半導体装置 | |
| EP0494597A1 (en) | Trench-gate power semiconductor device | |
| CN102347353B (zh) | 半导体装置 | |
| JP4488660B2 (ja) | Mos電界効果トランジスタ | |
| JP2002164541A (ja) | 半導体装置およびその製造方法 | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JP7517218B2 (ja) | 半導体装置 | |
| JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
| JP3293603B2 (ja) | 電力用半導体装置 | |
| JP2797688B2 (ja) | 伝導度変調型misfetを備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |