JP2003017689A - 半導体装置とその製造方法及びその製造装置 - Google Patents
半導体装置とその製造方法及びその製造装置Info
- Publication number
- JP2003017689A JP2003017689A JP2001197844A JP2001197844A JP2003017689A JP 2003017689 A JP2003017689 A JP 2003017689A JP 2001197844 A JP2001197844 A JP 2001197844A JP 2001197844 A JP2001197844 A JP 2001197844A JP 2003017689 A JP2003017689 A JP 2003017689A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- forming
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、ゲート絶縁膜中への不純物混
入の抑制と元素欠陥を除去することができ、ゲート絶縁
膜の固定電荷フリーとリークの発生等を抑制できる半導
体装置とその製造方法及びその製造装置を提供すること
にある。 【解決手段】本発明は、シリコン単結晶基板上に、ゲー
ト絶縁膜を有する半導体装置において、前記ゲート絶縁
膜は金属酸化物の水酸化物からなることを特徴とする。
又、本発明は、シリコン単結晶基板上に、ゲート絶縁膜
を形成する半導体装置の製造法において、前記ゲート絶
縁膜を形成する際、前記シリコン単結晶基板表面をアル
カリ性ガスによってアルカリ処理する工程と、金属化合
物ガスによって成膜する成膜工程とを有し、その成膜室
にアルカリ性ガスと、金属化合物ガスを供給する導入口
を有することを特徴とする。
入の抑制と元素欠陥を除去することができ、ゲート絶縁
膜の固定電荷フリーとリークの発生等を抑制できる半導
体装置とその製造方法及びその製造装置を提供すること
にある。 【解決手段】本発明は、シリコン単結晶基板上に、ゲー
ト絶縁膜を有する半導体装置において、前記ゲート絶縁
膜は金属酸化物の水酸化物からなることを特徴とする。
又、本発明は、シリコン単結晶基板上に、ゲート絶縁膜
を形成する半導体装置の製造法において、前記ゲート絶
縁膜を形成する際、前記シリコン単結晶基板表面をアル
カリ性ガスによってアルカリ処理する工程と、金属化合
物ガスによって成膜する成膜工程とを有し、その成膜室
にアルカリ性ガスと、金属化合物ガスを供給する導入口
を有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、新規な半導体装置
とその製造方法及びその製造装置に係わり、特にゲート
絶縁膜を有するＭＩＳ型トランジスタ素子とその製造方
法及びその製造装置に関する。
とその製造方法及びその製造装置に係わり、特にゲート
絶縁膜を有するＭＩＳ型トランジスタ素子とその製造方
法及びその製造装置に関する。
【０００２】
【従来の技術】近年、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌ
ａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジス
タ素子の微細化は０．１μｍ以下のゲート長まで目前に
迫っている状況である。このような微細化に伴ってＭＩ
Ｓトランジスタ素子のゲート絶縁膜の材料として、比誘
電率が３．９のＳｉＯ２に代って約２５のＺｒＯ２、１
０のＡｌ２Ｏ３、８０のＴｉＯ２等を用いることが検討
されている。これらの材料は比誘電率が高いためにＳｉ
Ｏ２と同一のゲート容量を得るために物理膜厚を約６
倍、２．５倍、２０倍程度厚くすることができる。この
ためにスケーリング則に従って素子を微細化した場合に
も、ゲート絶縁膜中の直接トンネリングによるゲート／
Ｓｉ基板間のリーク電流を抑えられると考えられてい
る。
ａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジス
タ素子の微細化は０．１μｍ以下のゲート長まで目前に
迫っている状況である。このような微細化に伴ってＭＩ
Ｓトランジスタ素子のゲート絶縁膜の材料として、比誘
電率が３．９のＳｉＯ２に代って約２５のＺｒＯ２、１
０のＡｌ２Ｏ３、８０のＴｉＯ２等を用いることが検討
されている。これらの材料は比誘電率が高いためにＳｉ
Ｏ２と同一のゲート容量を得るために物理膜厚を約６
倍、２．５倍、２０倍程度厚くすることができる。この
ためにスケーリング則に従って素子を微細化した場合に
も、ゲート絶縁膜中の直接トンネリングによるゲート／
Ｓｉ基板間のリーク電流を抑えられると考えられてい
る。
【０００３】
【発明が解決しようとする課題】ところが、Ａｌ２Ｏ３
の高誘電体材料を原子・分子レベルでの成膜が可能なＡ
ＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を用いて形成する事がＮＩＫＫＥＩ ＭＩＣＲＯ
ＤＥＶＩＣＥＳ ２０００年１０月号、ｐ．１０２−１
０５．に記載されている。図２に示すように、この成膜
方法によれば、図２（ａ）Ｈ２Ｏガスで反応サイトのＯ
Ｈ基を形成した後に、図２（ｂ）金属化合物の配位子の
交換反応によってＡｌ２Ｏ３膜を形成しているが、どう
してもＨ２ＯガスによるＯＨ基の生成を面内全体に均一
に行うことが難しく、その結果ゲート絶縁膜中に元素欠
陥を含む膜質となる。この元素欠陥を含むゲート絶縁膜
は、固定電荷、リークを容易に発生する問題点があっ
た。
の高誘電体材料を原子・分子レベルでの成膜が可能なＡ
ＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を用いて形成する事がＮＩＫＫＥＩ ＭＩＣＲＯ
ＤＥＶＩＣＥＳ ２０００年１０月号、ｐ．１０２−１
０５．に記載されている。図２に示すように、この成膜
方法によれば、図２（ａ）Ｈ２Ｏガスで反応サイトのＯ
Ｈ基を形成した後に、図２（ｂ）金属化合物の配位子の
交換反応によってＡｌ２Ｏ３膜を形成しているが、どう
してもＨ２ＯガスによるＯＨ基の生成を面内全体に均一
に行うことが難しく、その結果ゲート絶縁膜中に元素欠
陥を含む膜質となる。この元素欠陥を含むゲート絶縁膜
は、固定電荷、リークを容易に発生する問題点があっ
た。
【０００４】本発明の目的は、ゲート絶縁膜中への不純
物混入の抑制と元素欠陥を除去することができ、ゲート
絶縁膜の固定電荷フリーとリークの発生等を抑制できる
半導体装置とその製造方法及びその製造装置を提供する
ことにある。
物混入の抑制と元素欠陥を除去することができ、ゲート
絶縁膜の固定電荷フリーとリークの発生等を抑制できる
半導体装置とその製造方法及びその製造装置を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明は、シリコン単結
晶基板上に、ゲート絶縁膜を有する半導体装置におい
て、前記ゲート絶縁膜は金属の酸化−水酸化物から変換
された金属酸化物からなることを特徴とする。
晶基板上に、ゲート絶縁膜を有する半導体装置におい
て、前記ゲート絶縁膜は金属の酸化−水酸化物から変換
された金属酸化物からなることを特徴とする。
【０００６】又、本発明は、シリコン単結晶基板上に、
素子分離絶縁膜と、ゲート絶縁膜と、該ゲート絶縁膜上
に形成されたゲート電極と、前記素子分離絶縁膜と前記
ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側に
形成されたソース及びドレイン領域と、前記素子分離絶
縁膜とゲート絶縁膜とゲート電極とソース及びドレイン
領域とを保護する保護膜と、前記ソース及びドレイン領
域の各々に接して前記保護膜を貫通して形成されたプラ
グ電極と、該プラグ電極に接して前記保護膜上に形成さ
れた配線とを有する半導体装置において、前記ゲート絶
縁膜は金属の酸化−水酸化物から変換された金属酸化物
からなることを特徴とする。
素子分離絶縁膜と、ゲート絶縁膜と、該ゲート絶縁膜上
に形成されたゲート電極と、前記素子分離絶縁膜と前記
ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側に
形成されたソース及びドレイン領域と、前記素子分離絶
縁膜とゲート絶縁膜とゲート電極とソース及びドレイン
領域とを保護する保護膜と、前記ソース及びドレイン領
域の各々に接して前記保護膜を貫通して形成されたプラ
グ電極と、該プラグ電極に接して前記保護膜上に形成さ
れた配線とを有する半導体装置において、前記ゲート絶
縁膜は金属の酸化−水酸化物から変換された金属酸化物
からなることを特徴とする。
【０００７】本発明の特徴は、シリコン単結晶基板を母
材とした特に、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子に
おいて、ゲート絶縁膜を水酸化アンモニウムガスを供給
するアルカリ処理工程と金属化合物ＣＶＤガスを利用し
て形成する成膜工程とを組合せて形成することにある。
この特徴によれば、アルカリ処理工程で、Ｈ２Ｏガスに
比べてアルカリ性が強い水酸化アンモニウムは、（１）
式に表す分解反応で図１（ａ）のＳｉ最表面をＯＨ基に
交換できる。 ＮＨ４ＯＨ ＋Ｓｉ−Ｈ → ＮＨ3 ＋Ｈ２ ＋ Ｓｉ−ＯＨ …（１）
材とした特に、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子に
おいて、ゲート絶縁膜を水酸化アンモニウムガスを供給
するアルカリ処理工程と金属化合物ＣＶＤガスを利用し
て形成する成膜工程とを組合せて形成することにある。
この特徴によれば、アルカリ処理工程で、Ｈ２Ｏガスに
比べてアルカリ性が強い水酸化アンモニウムは、（１）
式に表す分解反応で図１（ａ）のＳｉ最表面をＯＨ基に
交換できる。 ＮＨ４ＯＨ ＋Ｓｉ−Ｈ → ＮＨ3 ＋Ｈ２ ＋ Ｓｉ−ＯＨ …（１）
【０００８】次に図１（ｂ）に示す様に金属化合物ガス
による成膜工程でＯＨ基のプロトン（Ｈ＋）とイオン交
換反応により、金属化合物が配位する。さらに図１
（ｃ）に示すように水酸化アンモニウムガスを供給する
アルカリ処理工程で金属化合物の終端をＯＨ基に変え
る。又、アルカリ処理工程と成膜工程を交互に行うこと
で、元素欠陥を抑制した均質なゲート絶縁膜を作製でき
る。さらに、水酸化アンモニウムガスと金属化合物ＣＶ
Ｄ原料ガスを同時に供給した場合においても、（１）式
に示すイオン交換反応で反応性の高いＯＨ-ガスが生成
するために、ＣＶＤ原料ガスを分解して絶縁膜を形成し
やすくなる。この金属化合物ＣＶＤガスと水酸化アンモ
ニウムガスを同時供給するＣＶＤ法においても、アルカ
リ性による成膜機構のためにゲート絶縁膜中への不純物
を抑制でき、前述と同様の素子が得られる。尚、水酸化
アンモニウム反応ガスを用いて記述したが、アルカリ性
を示す他の反応ガスを用いても良く、特に強いアルカリ
性を有する水酸化アンモニウムガスが好ましい。又、ア
ンモニアガスと水を別々に供給してもよい。
による成膜工程でＯＨ基のプロトン（Ｈ＋）とイオン交
換反応により、金属化合物が配位する。さらに図１
（ｃ）に示すように水酸化アンモニウムガスを供給する
アルカリ処理工程で金属化合物の終端をＯＨ基に変え
る。又、アルカリ処理工程と成膜工程を交互に行うこと
で、元素欠陥を抑制した均質なゲート絶縁膜を作製でき
る。さらに、水酸化アンモニウムガスと金属化合物ＣＶ
Ｄ原料ガスを同時に供給した場合においても、（１）式
に示すイオン交換反応で反応性の高いＯＨ-ガスが生成
するために、ＣＶＤ原料ガスを分解して絶縁膜を形成し
やすくなる。この金属化合物ＣＶＤガスと水酸化アンモ
ニウムガスを同時供給するＣＶＤ法においても、アルカ
リ性による成膜機構のためにゲート絶縁膜中への不純物
を抑制でき、前述と同様の素子が得られる。尚、水酸化
アンモニウム反応ガスを用いて記述したが、アルカリ性
を示す他の反応ガスを用いても良く、特に強いアルカリ
性を有する水酸化アンモニウムガスが好ましい。又、ア
ンモニアガスと水を別々に供給してもよい。
【０００９】即ち、本発明は、シリコン単結晶基板上
に、ゲート絶縁膜を形成する工程を有する半導体装置の
製造法において、前記ゲート絶縁膜を形成する工程が、
前記シリコン単結晶基板表面をアルカリ性ガスによって
アルカリ処理する工程と、金属化合物ガスによって成膜
する成膜工程とを有することを特徴とする。
に、ゲート絶縁膜を形成する工程を有する半導体装置の
製造法において、前記ゲート絶縁膜を形成する工程が、
前記シリコン単結晶基板表面をアルカリ性ガスによって
アルカリ処理する工程と、金属化合物ガスによって成膜
する成膜工程とを有することを特徴とする。
【００１０】又、シリコン単結晶基板上に、ゲート絶縁
膜を形成する半導体装置の製造法において、前記ゲート
絶縁膜を、前記シリコン単結晶基板表面をアルカリ性ガ
スと金属化合物ガスとによって成膜する成膜工程を有す
ることを特徴とする。
膜を形成する半導体装置の製造法において、前記ゲート
絶縁膜を、前記シリコン単結晶基板表面をアルカリ性ガ
スと金属化合物ガスとによって成膜する成膜工程を有す
ることを特徴とする。
【００１１】更に、本発明は、より具体的には、前述の
製造法において、前記ゲート絶縁膜を形成する工程の前
に、素子分離絶縁膜を形成する工程を有し、前記ゲート
絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲ
ート電極を形成する工程と、前記素子分離絶縁膜と前記
ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側に
ソース及びドレイン領域を形成する工程と、前記素子分
離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレ
イン領域とを保護する保護膜を形成する工程と、前記ソ
ース及びドレイン領域の各々に接して前記保護膜を貫通
させてプラグ電極を形成する工程と、該プラグ電極に接
して前記保護膜上に配線を形成する工程とを順次有する
ことが好ましい。
製造法において、前記ゲート絶縁膜を形成する工程の前
に、素子分離絶縁膜を形成する工程を有し、前記ゲート
絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲ
ート電極を形成する工程と、前記素子分離絶縁膜と前記
ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側に
ソース及びドレイン領域を形成する工程と、前記素子分
離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレ
イン領域とを保護する保護膜を形成する工程と、前記ソ
ース及びドレイン領域の各々に接して前記保護膜を貫通
させてプラグ電極を形成する工程と、該プラグ電極に接
して前記保護膜上に配線を形成する工程とを順次有する
ことが好ましい。
【００１２】アルカリ雰囲気のために、Ｓｉ最表面及び
金属化合物のＯＨ基終端処理を均一に行えるために、ゲ
ート絶縁膜で元素欠陥を抑制できる。したがって、固定
電荷フリーでかつリーク電流を抑えた微細化されたＭＩ
Ｓ型トランジスタ素子を得ることができる。
金属化合物のＯＨ基終端処理を均一に行えるために、ゲ
ート絶縁膜で元素欠陥を抑制できる。したがって、固定
電荷フリーでかつリーク電流を抑えた微細化されたＭＩ
Ｓ型トランジスタ素子を得ることができる。
【００１３】また、ゲート絶縁膜はＴｉＯ２（ε＝８
０），ＨｆＯ２（ε＝１５−４０），ＺｒＯ２（ε＝２
５），Ａｌ２Ｏ３（ε＝１０），Ｔａ２Ｏ５（ε＝２
２），Ｓｃ２Ｏ３（ε＝１２），Ｙ２Ｏ３（ε＝１２−
１６），Ｌｎ２Ｏ３（ε＝８−２７）（Ｌｎ：Ｌａ，Ｃ
ｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄ
ｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）のうち少なくとも
１種類以上からなる材料は、ＳｉＯ２に比べて比誘電率
が高いために高容量を得られる特徴がある。
０），ＨｆＯ２（ε＝１５−４０），ＺｒＯ２（ε＝２
５），Ａｌ２Ｏ３（ε＝１０），Ｔａ２Ｏ５（ε＝２
２），Ｓｃ２Ｏ３（ε＝１２），Ｙ２Ｏ３（ε＝１２−
１６），Ｌｎ２Ｏ３（ε＝８−２７）（Ｌｎ：Ｌａ，Ｃ
ｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄ
ｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）のうち少なくとも
１種類以上からなる材料は、ＳｉＯ２に比べて比誘電率
が高いために高容量を得られる特徴がある。
【００１４】以上本発明によれば、アルカリ性を強くす
ることでイオン交換反応を促進できるために、ゲート絶
縁膜中の元素欠陥を抑制でき、その結果ゲート絶縁膜全
体の固定電荷フリーとリークの発生等を抑制して作製で
きるために、０．１μｍ以下のゲート長さのＭＩＳ型ト
ランジスタ素子を得ることができるものである。
ることでイオン交換反応を促進できるために、ゲート絶
縁膜中の元素欠陥を抑制でき、その結果ゲート絶縁膜全
体の固定電荷フリーとリークの発生等を抑制して作製で
きるために、０．１μｍ以下のゲート長さのＭＩＳ型ト
ランジスタ素子を得ることができるものである。
【００１５】更に、本発明は、シリコン単結晶基板上に
ゲート絶縁膜を形成する半導体装置の製造装置おいて、
前記ゲート絶縁膜を形成する成膜室は、金属化合物ガス
とアルカリ性ガスとを導入するガス導入口、前記シリコ
ン単結晶基板を載置し加熱する基板加熱用ヒータ及び前
記成膜室を排気する真空排気装置を有することを特徴と
し、前述の優れたゲート絶縁膜を形成することができ
る。
ゲート絶縁膜を形成する半導体装置の製造装置おいて、
前記ゲート絶縁膜を形成する成膜室は、金属化合物ガス
とアルカリ性ガスとを導入するガス導入口、前記シリコ
ン単結晶基板を載置し加熱する基板加熱用ヒータ及び前
記成膜室を排気する真空排気装置を有することを特徴と
し、前述の優れたゲート絶縁膜を形成することができ
る。
【００１６】
【発明の実施の形態】（実施例１）図３は本発明に係る
ＭＩＳトランジスタの製造工程を示す工程図である。Ｓ
ｉ単結晶基板１０１は、ｐ−ｔｙｐｅで（１００）面方
位、抵抗率１０〜１５Ω・ｃｍの基板である。素子分離
領域１０２はＳｉ単結晶基板１０１に深さ約０．４μｍ
の溝を形成した後にＣＶＤ−ＳｉＯ２膜を全面成膜し、
次にＣＭＰで平坦化させて作製した。
ＭＩＳトランジスタの製造工程を示す工程図である。Ｓ
ｉ単結晶基板１０１は、ｐ−ｔｙｐｅで（１００）面方
位、抵抗率１０〜１５Ω・ｃｍの基板である。素子分離
領域１０２はＳｉ単結晶基板１０１に深さ約０．４μｍ
の溝を形成した後にＣＶＤ−ＳｉＯ２膜を全面成膜し、
次にＣＭＰで平坦化させて作製した。
【００１７】次にゲート絶縁膜１０３となるＨｆＯ２膜
を作製するために、先ず水酸化アンモニウムガスをＡｒ
キャリアガスで５〜２００ｓｃｃｍで成膜室にシャワー
ヘッドを通して加熱用ヒータに載置したＳｉ単結晶基板
上に搬送した。成膜室には、真空排気装置が接続されて
いる。これによって図１（ａ）に示すようにＳｉ最表面
を飽和させてＳｉ−ＯＨ基を置換させるアルカリ処理工
程を行う。次に図１（ｂ）に示すように気化したＨｆＣ
ｌ４（Ｈａｆｎｉｕｍ Ｃｈｌｏｒｉｄｅ）ＣＶＤ原料
ガスをＡｒガス１９８〜５００ｓｃｃｍで成膜室へ搬送
した。これによって、次式のイオン交換反応が行なわれ
る。 Ｓｉ−ＯＨ ＋ ＨｆＣｌ４ → Ｓｉ−Ｏ−ＨｆＣｌ３ ＋ ＨＣｌ …（２）
を作製するために、先ず水酸化アンモニウムガスをＡｒ
キャリアガスで５〜２００ｓｃｃｍで成膜室にシャワー
ヘッドを通して加熱用ヒータに載置したＳｉ単結晶基板
上に搬送した。成膜室には、真空排気装置が接続されて
いる。これによって図１（ａ）に示すようにＳｉ最表面
を飽和させてＳｉ−ＯＨ基を置換させるアルカリ処理工
程を行う。次に図１（ｂ）に示すように気化したＨｆＣ
ｌ４（Ｈａｆｎｉｕｍ Ｃｈｌｏｒｉｄｅ）ＣＶＤ原料
ガスをＡｒガス１９８〜５００ｓｃｃｍで成膜室へ搬送
した。これによって、次式のイオン交換反応が行なわれ
る。 Ｓｉ−ＯＨ ＋ ＨｆＣｌ４ → Ｓｉ−Ｏ−ＨｆＣｌ３ ＋ ＨＣｌ …（２）
【００１８】さらに図１（ｃ）に示すように水酸化アン
モニウム／Ａｒガスを５〜２００ｓｃｃｍで成膜室に搬
送した。これによって、（３）式に示すようなイオン交
換反応がアルカリ性雰囲気のために容易に進行する。 ３ＮＨ４ＯＨ＋Ｓｉ−Ｏ−ＨｆＣｌ３ → ３ＮＨ４Ｃｌ＋Ｓｉ−Ｏ−Ｈｆ −ＯＨ …（３）
モニウム／Ａｒガスを５〜２００ｓｃｃｍで成膜室に搬
送した。これによって、（３）式に示すようなイオン交
換反応がアルカリ性雰囲気のために容易に進行する。 ３ＮＨ４ＯＨ＋Ｓｉ−Ｏ−ＨｆＣｌ３ → ３ＮＨ４Ｃｌ＋Ｓｉ−Ｏ−Ｈｆ −ＯＨ …（３）
【００１９】上記の（２）、（３）式のイオン交換反応
を逐次交互に行い、Ｓｉ−Ｈｆの酸化−水酸化物を形成
した後、不活性雰囲気又は還元性雰囲気中で５００〜８
００℃に加熱し、次いで酸化性雰囲気中で３００〜５０
０℃の熱処理を行い、膜厚２〜５ｎｍのＳｉ−Ｈｆ複合
酸化物を得た。上記のイオン交換反応は、反応容器の圧
力が０．０１〜５０ｔｏｒｒ、成膜温度が３００〜４５
０℃で行なわれた。
を逐次交互に行い、Ｓｉ−Ｈｆの酸化−水酸化物を形成
した後、不活性雰囲気又は還元性雰囲気中で５００〜８
００℃に加熱し、次いで酸化性雰囲気中で３００〜５０
０℃の熱処理を行い、膜厚２〜５ｎｍのＳｉ−Ｈｆ複合
酸化物を得た。上記のイオン交換反応は、反応容器の圧
力が０．０１〜５０ｔｏｒｒ、成膜温度が３００〜４５
０℃で行なわれた。
【００２０】また、有機金属の種類がＨｆ（ｉ−ＯＣ３
Ｈ７）４（Ｔｅｔｒａｉｓｏｐｒｏｐｏｘｙ ｈａｆｎ
ｉｕｍ）、Ｈｆ（ｎ−ＯＣ４Ｈ９）４（Ｔｅｔｒａｎｏ
ｒｍａｌｂｕｔｏｘｙ ｈａｆｎｉｕｍ）、Ｈｆ［Ｎ
（ＣＨ３）２］４（Ｔｅｔｒａｋｉｓｄｉｍｅｔｈｙｌ
ａｍｉｎｏ ｈａｆｎｉｕｍ）、Ｈｆ［Ｎ（Ｃ２Ｈ５）
２］４（Ｔｅｔｒａｋｉｓｄｉｅｔｈｙｌａｍｉｎｏ
ｈａｆｎｉｕｍ）を用いてもＨｆＯ２膜を形成すること
が可能である。特に室温で液体であるＨｆ（ｎ−ＯＣ４
Ｈ９）４及びＨｆ［Ｎ（Ｃ２Ｈ５）２］４は装置ハンド
リングの観点から好ましい。
Ｈ７）４（Ｔｅｔｒａｉｓｏｐｒｏｐｏｘｙ ｈａｆｎ
ｉｕｍ）、Ｈｆ（ｎ−ＯＣ４Ｈ９）４（Ｔｅｔｒａｎｏ
ｒｍａｌｂｕｔｏｘｙ ｈａｆｎｉｕｍ）、Ｈｆ［Ｎ
（ＣＨ３）２］４（Ｔｅｔｒａｋｉｓｄｉｍｅｔｈｙｌ
ａｍｉｎｏ ｈａｆｎｉｕｍ）、Ｈｆ［Ｎ（Ｃ２Ｈ５）
２］４（Ｔｅｔｒａｋｉｓｄｉｅｔｈｙｌａｍｉｎｏ
ｈａｆｎｉｕｍ）を用いてもＨｆＯ２膜を形成すること
が可能である。特に室温で液体であるＨｆ（ｎ−ＯＣ４
Ｈ９）４及びＨｆ［Ｎ（Ｃ２Ｈ５）２］４は装置ハンド
リングの観点から好ましい。
【００２１】次に１０４ゲート電極となる多結晶Ｓｉ膜
を３００ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐ
チャンネル領域にはボロンをそれぞれ注入し、８００
℃、１０〜３０ｍｉｎの窒素雰囲気中熱処理して活性化
した。ゲート電極１０４は多結晶Ｓｉ膜を通常のホトリ
ソグラフィー法を用いてパターニングし、セルフアライ
ンにてＲＩＥによりエッチングして形成した。また同様
にゲート絶縁膜１０３もＨｆＯ２を加工して形成した。
次にゲート電極１０４をマスクしてソース/ドレイン領
域１０５に周期率表の第５族の原子（Ｐ，Ａｓ，Ｓｂ）
或いは第３族の原子（Ｂ，Ａｌ，Ｇａ，Ｉｎ）のイオン
注入を行い、８００℃、３０ｓｅｃのＡｒ中熱処理を施
す事により低抵抗の拡散域を形成した。次にＣＶＤ法に
よりＳｉＯ ２保護膜１０６を形成した。さらにソース/
ドレイン領域１０５上にスルーホールを作製した後、Ｃ
ＶＤ法によりＷ−プラグ電極１０７を作製した。最後に
Ａｌ配線１０８をＷ−プラグ上に作製してＭＩＳ型トラ
ンジスタ素子を作製した。片方のＡｌ配線１０８をアー
スにして、ゲート電極１０４に−２〜２Ｖ変化させた場
合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ２換算膜厚）を算出
した。その結果を図４にまとめて示す。１０〜３０ｎｍ
膜厚間でＨｆＯ２データの最小２乗法から求めた勾配は
誘電率を意味し、約２０であった。また物理膜厚がゼロ
の場合にＥＯＴが約ゼロを示す事より、ゲート絶縁膜１
０３であるＨｆＯ２とＳｉ単結晶基板１０１界面に低誘
電率なＳｉＯ２層の形成を抑制できたことが分かる。
を３００ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐ
チャンネル領域にはボロンをそれぞれ注入し、８００
℃、１０〜３０ｍｉｎの窒素雰囲気中熱処理して活性化
した。ゲート電極１０４は多結晶Ｓｉ膜を通常のホトリ
ソグラフィー法を用いてパターニングし、セルフアライ
ンにてＲＩＥによりエッチングして形成した。また同様
にゲート絶縁膜１０３もＨｆＯ２を加工して形成した。
次にゲート電極１０４をマスクしてソース/ドレイン領
域１０５に周期率表の第５族の原子（Ｐ，Ａｓ，Ｓｂ）
或いは第３族の原子（Ｂ，Ａｌ，Ｇａ，Ｉｎ）のイオン
注入を行い、８００℃、３０ｓｅｃのＡｒ中熱処理を施
す事により低抵抗の拡散域を形成した。次にＣＶＤ法に
よりＳｉＯ ２保護膜１０６を形成した。さらにソース/
ドレイン領域１０５上にスルーホールを作製した後、Ｃ
ＶＤ法によりＷ−プラグ電極１０７を作製した。最後に
Ａｌ配線１０８をＷ−プラグ上に作製してＭＩＳ型トラ
ンジスタ素子を作製した。片方のＡｌ配線１０８をアー
スにして、ゲート電極１０４に−２〜２Ｖ変化させた場
合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ２換算膜厚）を算出
した。その結果を図４にまとめて示す。１０〜３０ｎｍ
膜厚間でＨｆＯ２データの最小２乗法から求めた勾配は
誘電率を意味し、約２０であった。また物理膜厚がゼロ
の場合にＥＯＴが約ゼロを示す事より、ゲート絶縁膜１
０３であるＨｆＯ２とＳｉ単結晶基板１０１界面に低誘
電率なＳｉＯ２層の形成を抑制できたことが分かる。
【００２２】以上の本実施例に示すように、アルカリ性
を強くすることでイオン交換反応を促進できるために、
ゲート絶縁膜中への不純物の混入が抑制され、又元素欠
陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フ
リーとリークの発生等を抑制して作製できるために、
０．１μｍ以下のゲート長さのＭＩＳトランジスタ素子
を製造することができた。
を強くすることでイオン交換反応を促進できるために、
ゲート絶縁膜中への不純物の混入が抑制され、又元素欠
陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フ
リーとリークの発生等を抑制して作製できるために、
０．１μｍ以下のゲート長さのＭＩＳトランジスタ素子
を製造することができた。
【００２３】また、本実施例ではゲート絶縁膜としてＨ
ｆＯ２を用いたが、ＴｉＯ２，ＺｒＯ２，Ａｌ２Ｏ３，
Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌ
ｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇ
ｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）のう
ち少なくとも１種類以上からなる誘電体材料でも可能で
ある。またゲート電極として多結晶Ｓｉを用いている
が、上記誘電体材料と反応しない金属、例えばＷ，Ｍ
ｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多
結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明し
たが、低抵抗な金属材料ならよく、例えばＣｕ材料を用
いてもよい。
ｆＯ２を用いたが、ＴｉＯ２，ＺｒＯ２，Ａｌ２Ｏ３，
Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌ
ｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇ
ｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）のう
ち少なくとも１種類以上からなる誘電体材料でも可能で
ある。またゲート電極として多結晶Ｓｉを用いている
が、上記誘電体材料と反応しない金属、例えばＷ，Ｍ
ｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多
結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明し
たが、低抵抗な金属材料ならよく、例えばＣｕ材料を用
いてもよい。
【００２４】（実施例２）実施例１と同様に、素子分離
領域１０２はＳｉ単結晶基板１０１に深さ約０．４μｍ
の溝を形成した後にＣＶＤ−ＳｉＯ２膜を全面成膜し、
次にＣＭＰで平坦化させて作製した。
領域１０２はＳｉ単結晶基板１０１に深さ約０．４μｍ
の溝を形成した後にＣＶＤ−ＳｉＯ２膜を全面成膜し、
次にＣＭＰで平坦化させて作製した。
【００２５】次にゲート絶縁膜１０３となるＨｆＯ２膜
を作製するために、実施例１と同様に、Ｈｆ（ｔ−ＯＣ
４Ｈ９）４有機金属ガスと水酸化アンモニウムガスをＡ
ｒキャリアガスを用いて成膜室へ同時供給した。アルカ
リ性雰囲気ガスのために、気相中及びＳｉ最表面で
（４）式のイオン交換反応が逐次進行している。 Ｓｉ−Ｈ＋ Ｈｆ（ｔ−ＯＣ４Ｈ９）４ ＋ ＮＨ４ＯＨ → Ｓｉ−Ｏ−Ｈｆ −ＯＨ ＋ ＮＨ３ ＋ Ｈ２Ｏ ＋ ＣＨ４ ＋ ＣＯ２ …（４）
を作製するために、実施例１と同様に、Ｈｆ（ｔ−ＯＣ
４Ｈ９）４有機金属ガスと水酸化アンモニウムガスをＡ
ｒキャリアガスを用いて成膜室へ同時供給した。アルカ
リ性雰囲気ガスのために、気相中及びＳｉ最表面で
（４）式のイオン交換反応が逐次進行している。 Ｓｉ−Ｈ＋ Ｈｆ（ｔ−ＯＣ４Ｈ９）４ ＋ ＮＨ４ＯＨ → Ｓｉ−Ｏ−Ｈｆ −ＯＨ ＋ ＮＨ３ ＋ Ｈ２Ｏ ＋ ＣＨ４ ＋ ＣＯ２ …（４）
【００２６】反応容器の圧力を０．０１〜５０ｔｏｒｒ
とし、成膜温度を３００℃以上４５０℃以下として１ｍ
ｉｎ成膜して、膜厚５ｎｍを得た。片方のＡｌ配線１０
８をアースにして、ゲート電極１０４に−２〜２Ｖ変化
させた場合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ２換算膜
厚）を算出した。１０〜３０ｎｍ膜厚間でＨｆＯ２デー
タの最小２乗法から求めた勾配は誘電率を意味し、約２
０であった。また物理膜厚がゼロの場合にＥＯＴが約ゼ
ロを示す事より、ゲート絶縁膜１０３であるＳｉ−Ｈｆ
酸化物が形成され、Ｓｉ単結晶基板１０１界面に低誘電
率なＳｉＯ２層の形成が抑制できたことが分かる。
とし、成膜温度を３００℃以上４５０℃以下として１ｍ
ｉｎ成膜して、膜厚５ｎｍを得た。片方のＡｌ配線１０
８をアースにして、ゲート電極１０４に−２〜２Ｖ変化
させた場合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ２換算膜
厚）を算出した。１０〜３０ｎｍ膜厚間でＨｆＯ２デー
タの最小２乗法から求めた勾配は誘電率を意味し、約２
０であった。また物理膜厚がゼロの場合にＥＯＴが約ゼ
ロを示す事より、ゲート絶縁膜１０３であるＳｉ−Ｈｆ
酸化物が形成され、Ｓｉ単結晶基板１０１界面に低誘電
率なＳｉＯ２層の形成が抑制できたことが分かる。
【００２７】以上の本実施例においても、アルカリ性を
強くすることでイオン交換反応を促進できるために、ゲ
ート絶縁膜中への不純物の混入が抑制され、又元素欠陥
を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリ
ーとリークの発生等を抑制して作製できるために、０．
１μｍ以下のゲート長さのＭＩＳトランジスタ素子を製
造することができた。
強くすることでイオン交換反応を促進できるために、ゲ
ート絶縁膜中への不純物の混入が抑制され、又元素欠陥
を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリ
ーとリークの発生等を抑制して作製できるために、０．
１μｍ以下のゲート長さのＭＩＳトランジスタ素子を製
造することができた。
【００２８】
【発明の効果】以上詳述したように本発明によれば、ア
ルカリ性を強くすることでイオン交換反応を促進できる
ために、ゲート絶縁膜中の元素欠陥を抑制でき、その結
果ゲート絶縁膜全体の固定電荷フリーとリークの発生等
を抑制して作製できるために、０．１μｍ以下のゲート
長さのＭＩＳトランジスタ素子を提供することができ
た。
ルカリ性を強くすることでイオン交換反応を促進できる
ために、ゲート絶縁膜中の元素欠陥を抑制でき、その結
果ゲート絶縁膜全体の固定電荷フリーとリークの発生等
を抑制して作製できるために、０．１μｍ以下のゲート
長さのＭＩＳトランジスタ素子を提供することができ
た。
【図１】 本発明に係るアルカリ処理工程と成膜工程の
製造工程を示すフロー図。
製造工程を示すフロー図。
【図２】 一般的な原子層成長法のＨ２Ｏ吸着工程と成
膜工程の製造工程を示すフロー図。
膜工程の製造工程を示すフロー図。
【図３】 本発明のＭＯＳＦＥＴの断面図。
【図４】 本発明のＺｒＯ２物理膜厚とＥＯＴ膜厚との
関係を示す線図。
関係を示す線図。
１０１…Ｓｉ単結晶基板、１０２…素子分離領域、１０
３…ゲート絶縁膜、１０４…ゲート電極、１０５…ソー
ス・ドレイン領域、１０６…ＳｉＯ２保護膜、１０７…
プラグ電極、１０８…Ａｌ配線。
３…ゲート絶縁膜、１０４…ゲート電極、１０５…ソー
ス・ドレイン領域、１０６…ＳｉＯ２保護膜、１０７…
プラグ電極、１０８…Ａｌ配線。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鈴木 孝明
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 村田 康彦
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
Ｆターム(参考） 4K030 AA11 BA10 BA17 BA22 BA42
BA43 BA46 BA59 CA04 CA12
DA02 LA02
5F058 BA20 BC02 BC03 BE10 BF02
BF24 BJ01
5F140 AA06 AA24 BA01 BA20 BD04
BD06 BD11 BD12 BD13 BE01
BE09 BF01 BF04 BF07 BF08
BF10 BG38 BH21 BJ01 BJ07
BJ27 BK13 BK21 BK25 BK30
CA03 CB04 CC03 CE07
Claims (10)
- 【請求項１】シリコン単結晶基板上に、ゲート絶縁膜を
有する半導体装置において、前記ゲート絶縁膜は金属の
酸化−水酸化物から変換された金属酸化物からなること
を特徴とする半導体装置。 - 【請求項２】請求項１において、前記ゲート絶縁膜はそ
の長さが０．１μｍ以下であることを特徴とする半導体
装置。 - 【請求項３】請求項１又は２において、前記半導体装置
が、シリコン単結晶基板上に、素子分離絶縁膜と、ゲー
ト絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極
と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前
記ゲート絶縁膜を挟んで両側に形成されたソース及びド
レイン領域と、前記素子分離絶縁膜とゲート絶縁膜とゲ
ート電極とソース及びドレイン領域とを保護する保護膜
と、前記ソース及びドレイン領域の各々に接して前記保
護膜を貫通して形成されたプラグ電極と、該プラグ電極
に接して前記保護膜上に形成された配線とを有すること
を特徴とする半導体装置。 - 【請求項４】請求項１〜３のいずれかにおいて、前記ゲ
ート絶縁膜が、ＳｉＯ２，ＴｉＯ２，ＨｆＯ２，ＺｒＯ
２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，
Ｌｎ ２Ｏ３（Ｌｎは希土類元素）の１種類以上からなる
ことを特徴とする半導体装置。 - 【請求項５】シリコン単結晶基板上に、ゲート絶縁膜を
形成する工程を有する半導体装置の製造法において、前
記ゲート絶縁膜を形成する工程が、前記シリコン単結晶
基板表面をアルカリ性ガスによってアルカリ処理する工
程と、金属化合物ガスによって成膜する成膜工程とを有
することを特徴とする半導体装置の製造法。 - 【請求項６】シリコン単結晶基板上に、ゲート絶縁膜を
形成する半導体装置の製造法において、前記ゲート絶縁
膜を、前記シリコン単結晶基板表面をアルカリ性ガスと
金属化合物ガスとによって成膜する成膜工程を有するこ
とを特徴とする半導体装置の製造法。 - 【請求項７】請求項５又は６において、前記ゲート絶縁
膜を形成する工程の前に、素子分離絶縁膜を形成する工
程を有し、前記ゲート絶縁膜を形成する工程の後に、前
記ゲート絶縁膜上にゲート電極を形成する工程と、前記
素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート
絶縁膜を挟んで両側にソース及びドレイン領域を形成す
る工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート
電極とソース及びドレイン領域とを保護する保護膜を形
成する工程と、前記ソース及びドレイン領域の各々に接
して前記保護膜を貫通させてプラグ電極を形成する工程
と、該プラグ電極に接して前記保護膜上に配線を形成す
る工程とを順次有することを特徴とする半導体装置の製
造法。 - 【請求項８】請求項５〜７のいずれかにおいて、前記ア
ルカリ性ガスが水酸化アンモニウムガスであることを特
徴とする半導体装置の製造法。 - 【請求項９】請求項５〜８のいずれかにおいて、前記ゲ
ート絶縁膜がＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ
３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ
３（Ｌｎは希土類元素）の１種類以上からなることを特
徴とする半導体装置の製造方法。 - 【請求項１０】シリコン単結晶基板上にゲート絶縁膜を
形成する半導体装置の製造装置おいて、前記ゲート絶縁
膜を形成する成膜室は、金属化合物ガスとアルカリ性ガ
スとを導入するガス導入口、前記シリコン単結晶基板を
載置し加熱する基板加熱用ヒータ及び前記成膜室を排気
する真空排気装置を有することを特徴とする半導体製造
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197844A JP4434519B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197844A JP4434519B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007029871A Division JP2007204851A (ja) | 2007-02-09 | 2007-02-09 | 半導体装置の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017689A true JP2003017689A (ja) | 2003-01-17 |
| JP4434519B2 JP4434519B2 (ja) | 2010-03-17 |
Family
ID=19035382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197844A Expired - Fee Related JP4434519B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4434519B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188171A (ja) * | 2001-12-19 | 2003-07-04 | Sony Corp | 薄膜形成方法 |
| JP2005005406A (ja) * | 2003-06-10 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| US7057244B2 (en) | 2002-07-19 | 2006-06-06 | International Business Machines Corporation | Dielectric materials |
| JP2007521658A (ja) * | 2003-07-07 | 2007-08-02 | マイクロン テクノロジー，インコーポレイテッド | リンでドープした二酸化ケイ素含有層の形成方法及び集積回路の作製におけるトレンチ分離の形成方法 |
| JP2010206137A (ja) * | 2009-03-06 | 2010-09-16 | Toshiba Corp | 半導体装置の製造方法 |
| JP2018021244A (ja) * | 2016-08-05 | 2018-02-08 | 東京エレクトロン株式会社 | 成膜方法および成膜システム、ならびに表面処理方法 |
-
2001
- 2001-06-29 JP JP2001197844A patent/JP4434519B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188171A (ja) * | 2001-12-19 | 2003-07-04 | Sony Corp | 薄膜形成方法 |
| US7057244B2 (en) | 2002-07-19 | 2006-06-06 | International Business Machines Corporation | Dielectric materials |
| JP2005005406A (ja) * | 2003-06-10 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2007521658A (ja) * | 2003-07-07 | 2007-08-02 | マイクロン テクノロジー，インコーポレイテッド | リンでドープした二酸化ケイ素含有層の形成方法及び集積回路の作製におけるトレンチ分離の形成方法 |
| JP2010206137A (ja) * | 2009-03-06 | 2010-09-16 | Toshiba Corp | 半導体装置の製造方法 |
| JP2018021244A (ja) * | 2016-08-05 | 2018-02-08 | 東京エレクトロン株式会社 | 成膜方法および成膜システム、ならびに表面処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4434519B2 (ja) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101327923B1 (ko) | 보론 니트라이드 및 보론 니트라이드-유도된 물질 증착 방법 | |
| TWI541898B (zh) | 用於半導體整合之非敏性乾式移除製程 | |
| US7704896B2 (en) | Atomic layer deposition of thin films on germanium | |
| US7923336B2 (en) | High-k dielectric film, method of forming the same and related semiconductor device | |
| US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
| US20080087945A1 (en) | Silicon lanthanide oxynitride films | |
| JP2003204061A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008277844A (ja) | 絶縁膜の形成方法 | |
| CN101425457A (zh) | 高介电常数栅极介电材料的形成方法与半导体元件 | |
| JP4554446B2 (ja) | 半導体装置の製造方法 | |
| TW202246575A (zh) | 用於填充間隙之方法以及相關半導體處理設備 | |
| JP2003017689A (ja) | 半導体装置とその製造方法及びその製造装置 | |
| JP2005032908A (ja) | 薄膜の形成方法 | |
| JP3931647B2 (ja) | 半導体装置の製造方法 | |
| JP2004247474A (ja) | 半導体装置及びその製造方法並びに成膜方法 | |
| JP4416354B2 (ja) | 半導体装置の製造方法とその製造装置 | |
| JP2003017683A (ja) | 半導体装置の製造方法とその製造用ｃｖｄ原料 | |
| JP2004289082A (ja) | 高誘電率ゲート絶縁膜の形成方法 | |
| JP2007204851A (ja) | 半導体装置の製造法 | |
| WO2013074339A1 (en) | Doping aluminum in tantalum silicide | |
| Obeng et al. | Dielectric materials for advanced VLSI and ULSI technologies | |
| JP5141321B2 (ja) | 半導体装置の製造方法 | |
| US20060172489A1 (en) | Method for producing a dielectric material on a semiconductor device and semiconductor device | |
| JP2001244259A (ja) | 絶縁体薄膜を製造する方法 | |
| JP2003017685A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070313 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |