JP2003007649A - Semiconductor wafer splitting method - Google Patents
Semiconductor wafer splitting methodInfo
- Publication number
- JP2003007649A JP2003007649A JP2001183607A JP2001183607A JP2003007649A JP 2003007649 A JP2003007649 A JP 2003007649A JP 2001183607 A JP2001183607 A JP 2001183607A JP 2001183607 A JP2001183607 A JP 2001183607A JP 2003007649 A JP2003007649 A JP 2003007649A
- Authority
- JP
- Japan
- Prior art keywords
- grinding
- semiconductor wafer
- back surface
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Weting (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハの表面に裏面まで貫通しない
切削溝を形成した後、裏面を研削及びエッチングして切
削溝を表出させることにより個々の半導体チップに分割
するいわゆる先ダイシングにおいて、エッチング処理剤
によって回路面が損傷するのを防止する。
【解決手段】 半導体ウェーハの表面に形成されたスト
リートに裏面まで貫通しない切削溝を形成するハーフカ
ット工程11と、切削溝が形成された半導体ウェーハの
表面を保護部材によって支持させた状態で裏面を研削す
る研削工程12と、研削により裏面に生じた研削歪み層
をエッチング処理剤によってエッチング除去するエッチ
ング工程13とを少なくとも含み、研削工程12におい
て、半導体ウェーハが個々の半導体チップに分割される
前に裏面の研削を終了して5μm〜50μm程度の厚さ
の研削残り層を形成し、エッチング工程においてその研
削残り層をエッチング除去して個々の半導体チップに分
割する。
(57) Abstract: A so-called pre-dicing, in which after forming a cutting groove that does not penetrate to the back surface on a front surface of a semiconductor wafer, the back surface is ground and etched to expose the cutting groove, thereby dividing into individual semiconductor chips. In this case, the circuit surface is prevented from being damaged by the etching agent. SOLUTION: A half-cutting step 11 for forming a cutting groove that does not penetrate to the back surface in a street formed on the front surface of the semiconductor wafer, and the back surface in a state where the front surface of the semiconductor wafer having the cutting groove is supported by a protective member. A grinding step 12 for grinding and an etching step 13 for etching and removing a grinding distortion layer generated on the back surface by grinding with an etching agent are included in the grinding step 12 before the semiconductor wafer is divided into individual semiconductor chips. The grinding of the back surface is completed to form a remaining grinding layer having a thickness of about 5 μm to 50 μm. In the etching step, the remaining grinding layer is removed by etching and divided into individual semiconductor chips.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体ウェーハの
表面に裏面まで貫通しない切削溝を形成した後、裏面を
研削して切削溝を表出させることにより個々の半導体チ
ップに分割する半導体ウェーハ分割方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer dividing method in which a cutting groove that does not penetrate to the back surface is formed on the front surface of a semiconductor wafer, and then the back surface is ground to expose the cutting groove to divide the semiconductor wafer into individual semiconductor chips. Regarding the method.
【0002】[0002]
【従来の技術】半導体チップを薄く形成するための技術
として、半導体ウェーハの表面に形成された複数の半導
体回路を区画するストリートに裏面まで貫通しない比較
的浅い切削溝を形成した後、その半導体ウェーハの裏面
を研削することにより裏面側から切削溝を表出させて個
々の半導体チップに分割する先ダイシングと呼ばれる技
術が本出願人等によって開発されている。2. Description of the Related Art As a technique for thinly forming a semiconductor chip, a relatively shallow cutting groove that does not penetrate to the back surface is formed in a street that divides a plurality of semiconductor circuits formed on the front surface of the semiconductor wafer, and then the semiconductor wafer is formed. The present applicant has developed a technique called pre-dicing in which a cutting groove is exposed from the back surface side by grinding the back surface and is divided into individual semiconductor chips.
【0003】この先ダイシング技術によれば、チップの
厚みが100μm以下となるように加工することも可能
となるため、携帯電話機等の各種機器の小型化、薄型化
の要求に応えることができる。According to the above-mentioned dicing technique, it is possible to process the chip so as to have a thickness of 100 μm or less, so that it is possible to meet the demand for miniaturization and thinning of various devices such as a mobile phone.
【0004】ところが、半導体ウェーハの裏面の研削に
よって、半導体チップの裏面には研削痕が形成されると
共に、内部には0.1〜10μm程の厚さの研削歪み層
が形成されるため、個々の半導体チップの抗折強度が低
下し、破損しやすくなるという問題がある。However, by grinding the back surface of the semiconductor wafer, grinding marks are formed on the back surface of the semiconductor chip, and a grinding strain layer having a thickness of about 0.1 to 10 μm is formed inside. However, there is a problem in that the bending strength of the semiconductor chip is reduced and the semiconductor chip is easily damaged.
【0005】そこで、研削後の個々の半導体チップの裏
面の研削痕及び研削歪み層を化学的エッチング等により
トリートメント処理して除去し、抗折強度を向上させる
という工夫もなされている。In view of this, an attempt has been made to improve the bending strength by removing the grinding marks and the grinding strain layer on the back surface of each semiconductor chip after grinding by treatment by chemical etching or the like.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、研削に
より個々の半導体チップに分割されてから研削面にエッ
チング液を供給してエッチングを行うと、裏面に表出し
た切削溝からエッチング液が侵入して回り込み、表面に
形成された回路を損傷させるという問題がある。また、
エッチングガスを供給して行うドライエッチングの場合
にも切削溝からエッチングガスが侵入して同様の問題を
引き起こすことがある。更に、半導体チップの側面が研
削屑で汚染されるという問題もある。However, when the semiconductor wafer is divided into individual semiconductor chips by grinding and then the etching solution is supplied to the ground surface for etching, the etching solution enters from the cutting groove exposed on the back surface. There is a problem that it wraps around and damages the circuit formed on the surface. Also,
Even in the case of dry etching performed by supplying the etching gas, the etching gas may enter from the cutting groove to cause the same problem. Further, there is a problem that the side surface of the semiconductor chip is contaminated with grinding dust.
【0007】従って、いわゆる先ダイシングにおいて
は、エッチング処理剤によって回路面を損傷させないよ
うにすること、半導体チップの側面を汚染しないことに
課題を有している。Therefore, in so-called pre-dicing, there are problems in that the circuit surface is not damaged by the etching treatment agent and the side surface of the semiconductor chip is not contaminated.
【0008】[0008]
【課題を解決するための手段】上記課題を解決するため
の具体的手段として本発明は、複数の半導体回路がスト
リートによって区画されて形成された半導体ウェーハを
半導体回路ごとに個々の半導体チップに分割する半導体
ウェーハの分割方法であって、半導体ウェーハの表面に
形成されたストリートに裏面まで貫通しない切削溝を形
成するハーフカット工程と、切削溝が形成された半導体
ウェーハの表面を保護部材によって支持させた状態で裏
面を研削する研削工程と、研削により裏面に生じた研削
歪み層をトリートメント処理によって除去するトリート
メント工程とを少なくとも含み、研削工程においては、
切削溝が表出して半導体ウェーハが個々の半導体チップ
に分割される前に裏面の研削を終了して研削残り層を形
成し、トリートメント工程において、研削残り層を除去
して個々の半導体チップに分割する半導体ウェーハの分
割方法を提供する。As a concrete means for solving the above-mentioned problems, the present invention divides a semiconductor wafer formed by dividing a plurality of semiconductor circuits by streets into individual semiconductor chips for each semiconductor circuit. A method of dividing a semiconductor wafer, comprising: a half-cutting step of forming a cutting groove that does not penetrate to a back surface on a street formed on the front surface of the semiconductor wafer; and a surface of the semiconductor wafer on which the cutting groove is formed is supported by a protective member. In a grinding step, at least a grinding step of grinding the back surface, and a treatment step of removing a grinding strain layer generated on the back surface by grinding by a treatment process.
Before the cutting groove is exposed and the semiconductor wafer is divided into individual semiconductor chips, grinding of the back surface is completed to form a residual grinding layer, and in the treatment process, the residual grinding layer is removed and divided into individual semiconductor chips. A method for dividing a semiconductor wafer is provided.
【0009】そしてこの半導体ウェーハの分割方法は、
研削工程において研削残り層を研削歪み層より厚く形成
し、トリートメント工程において研削歪み層を完全に除
去すること、研削残り層の厚さが5μm〜50μmであ
ることを付加的な要件とする。The method of dividing the semiconductor wafer is
In the grinding step, the grinding residual layer is formed to be thicker than the grinding distortion layer, the grinding distortion layer is completely removed in the treatment step, and the thickness of the grinding residual layer is 5 μm to 50 μm as additional requirements.
【0010】このように構成される半導体ウェーハの分
割方法においては、研削工程において半導体ウェーハが
個々の半導体チップに分割される前に研削を終了して研
削残り層を形成し、エッチング工程において研削残り層
をエッチング除去して半導体チップに分割するように構
成したので、エッチング液が研削残り層によって遮断さ
れ、切削溝から半導体ウェーハの表面に侵入して回路を
損傷させるのを防止することができる。In the method of dividing a semiconductor wafer configured as described above, the grinding is completed to form a grinding residual layer before the semiconductor wafer is divided into individual semiconductor chips in the grinding step, and the grinding residual is left in the etching step. Since the layers are configured to be removed by etching and divided into semiconductor chips, it is possible to prevent the etching solution from being blocked by the unground layer and from penetrating into the surface of the semiconductor wafer through the cutting grooves to damage the circuit.
【0011】また、研削工程において研削残り層を研削
歪み層より厚く形成し、エッチング工程において研削残
り層を完全に除去することで、研削歪み層も完全に除去
することができる。Further, the grinding-strained layer can be completely removed by forming the grinding-residual layer to be thicker than the grinding-strained layer in the grinding step and completely removing the grinding-residual layer in the etching step.
【0012】[0012]
【発明の実施の形態】本発明の実施の形態について、図
1のフローチャートを参照して説明する。図2に示す半
導体ウェーハWは、本発明により分割される半導体ウェ
ーハの一例を示したもので、表面に複数形成された半導
体回路CがストリートSによって区画された構成となっ
ている。まずハーフカット工程11においては、例えば
図3に示すダイシング装置20を用いて半導体ウェーハ
WのストリートSをハーフカットすることにより、裏面
まで貫通しない切削溝を形成する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described with reference to the flowchart of FIG. The semiconductor wafer W shown in FIG. 2 is an example of a semiconductor wafer divided according to the present invention, and has a configuration in which a plurality of semiconductor circuits C formed on the surface are divided by streets S. First, in the half-cut step 11, for example, the street S of the semiconductor wafer W is half-cut using the dicing device 20 shown in FIG. 3 to form a cutting groove that does not penetrate to the back surface.
【0013】図3のダイシング装置20において、ハー
フカットしようとする半導体ウェーハWは、カセット2
1に複数収容され、搬出入手段22によって1枚ずつ仮
置き領域23に取り出されてから第一の搬送手段24に
よってチャックテーブル25に搬送され、吸引保持され
る。In the dicing apparatus 20 of FIG. 3, the semiconductor wafer W to be half-cut is the cassette 2
A plurality of sheets are stored in one unit, and the sheets are taken out one by one by the carry-in / carry-out means 22 to the temporary placement area 23, and then transported to the chuck table 25 by the first transport means 24, and suction-held.
【0014】次に、チャックテーブル25が+X方向に
移動することによって半導体ウェーハWがアライメント
手段26の直下に位置付けられ、ここで切削溝を形成す
べきストリートが検出され、そのストリートと回転ブレ
ード27とのY軸方向の位置合わせが行われる。Next, by moving the chuck table 25 in the + X direction, the semiconductor wafer W is positioned immediately below the alignment means 26, and the street where the cutting groove is to be formed is detected here, and the street and the rotary blade 27 are detected. Is aligned in the Y-axis direction.
【0015】そして更に、半導体ウェーハWを保持した
チャックテーブル25が+X方向に移動し、高速回転す
る回転ブレード27を備えた切削手段28が下降して半
導体ウェーハWの表面のストリートに切り込む。このと
き、回転ブレード27の先端部が裏面まで達しないよう
に切り込み深さを精密に制御して切削することにより、
表面に切削溝を形成する。Further, the chuck table 25 holding the semiconductor wafer W moves in the + X direction, and the cutting means 28 provided with the rotating blade 27 rotating at a high speed descends to cut into the street on the surface of the semiconductor wafer W. At this time, the cutting depth is precisely controlled so that the tip portion of the rotary blade 27 does not reach the back surface.
Form a cutting groove on the surface.
【0016】また、切削手段28をストリート間隔だけ
Y軸方向に割り出し送りしながらチャックテーブル25
をX軸方向に往復移動させることによって、同方向のす
べてのストリートにほぼ一定の深さの切削溝が形成され
る。The chuck table 25 is fed while the cutting means 28 is indexed and fed in the Y-axis direction by the street distance.
By reciprocally moving in the X-axis direction, cutting grooves having a substantially constant depth are formed on all streets in the same direction.
【0017】更に、チャックテーブル25を90度回転
させてから上記と同様の切削を行うことにより、図4に
示すように、縦横に設けられたすべてのストリートにチ
ップの仕上がり厚さよりわずかに深い切削溝29が形成
される。Further, by rotating the chuck table 25 by 90 degrees and then performing the same cutting as described above, as shown in FIG. 4, all the streets provided in the vertical and horizontal directions are slightly deeper than the finished thickness of the chip. The groove 29 is formed.
【0018】こうしてハーフカットされた半導体ウェー
ハWは、図5及び図6に示すように、保護部材30に支
持させる。この保護部材30は、中央に開口部31を有
するリング状のフレーム32と、フレーム32の裏面に
貼着され開口部31を塞ぐテープ33とから構成され、
テープ33の粘着面に半導体ウェーハWの表面を貼着す
ることにより、図5及び図6に示すように、ハーフカッ
トされた半導体ウェーハWが保護部材30と一体となっ
て支持される。The semiconductor wafer W thus half-cut is supported by the protective member 30 as shown in FIGS. The protection member 30 is composed of a ring-shaped frame 32 having an opening 31 in the center and a tape 33 attached to the back surface of the frame 32 to close the opening 31.
By sticking the surface of the semiconductor wafer W to the adhesive surface of the tape 33, the half-cut semiconductor wafer W is supported integrally with the protection member 30, as shown in FIGS. 5 and 6.
【0019】ここで、半導体ウェーハWと保護部材30
との一体化には、例えば図7(A)、(B)に示すよう
なテープ貼着装置35を用いる。まず、テープ貼着装置
35の載置台36にフレーム32を裏面を上にして載置
し、更にその開口部31に表面を上にして半導体ウェー
ハWを載置する。そして、図7(A)に示すように、ロ
ーラー37を用いてテープ33をフレーム32及び半導
体ウェーハWに同時に貼着し、次に、図7(B)に示す
ように、カッター38を回転させながら粘着テープ33
をフレーム32の裏面にあてがって円形にカットする。Here, the semiconductor wafer W and the protection member 30.
For the integration with the, a tape attaching device 35 as shown in FIGS. 7A and 7B is used, for example. First, the frame 32 is mounted on the mounting table 36 of the tape adhering device 35 with the back surface facing upward, and the semiconductor wafer W is mounted on the opening 31 with the surface facing upward. Then, as shown in FIG. 7A, the tape 33 is simultaneously attached to the frame 32 and the semiconductor wafer W by using the roller 37, and then the cutter 38 is rotated as shown in FIG. 7B. While adhesive tape 33
Is applied to the back surface of the frame 32 and cut into a circle.
【0020】こうして保護部材30に支持されたハーフ
カット済みの半導体ウェーハWに対しては、例えば図8
に示す研削装置40を用いて研削工程12を遂行する。
この研削装置40において、保護部材30に支持された
ハーフカット済みの半導体ウェーハWは、裏面を上にし
てカセット41aに収容されている。そして、搬出入手
段42によって1枚ずつ取り出され、中心合わせテーブ
ル43に載置されて一定の位置に位置合わせされる。For the half-cut semiconductor wafer W supported by the protective member 30 in this manner, for example, FIG.
The grinding process 12 is performed using the grinding device 40 shown in FIG.
In this grinding device 40, the half-cut semiconductor wafer W supported by the protection member 30 is housed in the cassette 41a with the back surface thereof facing upward. Then, the sheets are taken out one by one by the carry-in / out means 42, placed on the centering table 43, and aligned at a fixed position.
【0021】ターンテーブル44は、自身が回転可能で
あると共に、4つのチャックテーブル45、46、4
7、48を自転可能に支持しており、ターンテーブル4
4の回転によってチャックテーブル45、46、47、
48を所要の位置に位置付けることができる。The turntable 44 is rotatable and has four chuck tables 45, 46, 4
7 and 48 are rotatably supported, and turntable 4
By the rotation of 4, the chuck tables 45, 46, 47,
48 can be positioned in any desired position.
【0022】中心合わせテーブル43において位置合わ
せされた半導体ウェーハWは、第一の搬送手段49によ
ってチャックテーブル45に搬送される。そして、ター
ンテーブル44が左回りに90度回転することによって
半導体ウェーハWが第一の研削手段50の直下に位置付
けられる。The semiconductor wafer W aligned on the centering table 43 is transferred to the chuck table 45 by the first transfer means 49. Then, the semiconductor wafer W is positioned immediately below the first grinding means 50 by rotating the turntable 44 counterclockwise by 90 degrees.
【0023】ここで、第一の研削手段50は、壁部51
に垂直方向に配設された一対のガイドレール52にガイ
ドされて駆動源53の駆動により上下動する支持部54
に支持され、支持部54の上下動に伴って上下動する構
成となっている。この第一の研削手段50においては、
回転可能に支持されたスピンドル55の先端にマウンタ
56を介して研削砥石57が装着されている。この研削
砥石57は、図9に示すように、ホイール基台58の下
部に粗研削用の砥石片59が円環状に固着された構成と
なっている。Here, the first grinding means 50 has a wall portion 51.
A support portion 54 which is vertically moved by the driving of a drive source 53 while being guided by a pair of guide rails 52 arranged in the vertical direction.
It is configured to move up and down as the support portion 54 moves up and down. In this first grinding means 50,
A grindstone 57 is mounted on the tip of a rotatably supported spindle 55 via a mounter 56. As shown in FIG. 9, the grindstone 57 has a structure in which a grindstone piece 59 for rough grinding is annularly fixed to a lower portion of a wheel base 58.
【0024】一方、第二の研削手段60は、壁部51に
垂直方向に配設された一対のガイドレール61にガイド
されて駆動源62の駆動により上下動する支持部63に
支持され、支持部63の上下動に伴って上下動する構成
となっている。この第二の研削手段60においては、回
転可能に支持されたスピンドル64の先端にマウンタ6
5を介して研削砥石66が装着されている。この研削砥
石66は、図9に示すように、ホイール基台67の下部
に仕上げ研削用の砥石片68が円環状に固着された構成
となっている。On the other hand, the second grinding means 60 is supported by a pair of guide rails 61 arranged vertically on the wall portion 51 and supported by a support portion 63 which moves up and down by the driving of a drive source 62. It is configured to move up and down as the portion 63 moves up and down. In the second grinding means 60, the mounter 6 is attached to the tip of a spindle 64 rotatably supported.
A grinding wheel 66 is attached via 5. As shown in FIG. 9, the grindstone 66 has a structure in which a grindstone piece 68 for finish grinding is fixed in an annular shape to a lower portion of a wheel base 67.
【0025】第一の研削手段50の直下に位置付けられ
た半導体ウェーハWの裏面は、第一の研削手段50がス
ピンドル55の回転を伴って下降し、回転する砥石片5
9が裏面に接触することにより粗研削される。On the back surface of the semiconductor wafer W positioned directly below the first grinding means 50, the first grinding means 50 descends as the spindle 55 rotates, and the whetstone piece 5 rotates.
When 9 comes into contact with the back surface, rough grinding is performed.
【0026】次に、ターンテーブル44が左回りに90
度回転し、半導体ウェーハWが第二の研削手段60の直
下に位置付けられる。そして、第二の研削手段60がス
ピンドル64の回転を伴って下降し、回転する砥石片6
8が裏面に接触することにより仕上げ研削が行われる。
ここでは切削溝29が表出する直前まで研削する。具体
的には、図10に示すように、切削溝29の底部から裏
面までの層を研削残り層71とすると、例えば研削残り
層71の厚さTが5μm〜50μmとなるように仕上げ
研削を行う。Next, the turntable 44 is rotated counterclockwise by 90.
The semiconductor wafer W is positioned immediately below the second grinding means 60 by rotating once. Then, the second grinding means 60 descends with the rotation of the spindle 64 to rotate the grindstone piece 6
Finish grinding is performed by the contact of 8 with the back surface.
Here, grinding is performed until just before the cutting groove 29 is exposed. Specifically, as shown in FIG. 10, when the layer from the bottom of the cutting groove 29 to the back surface is the residual grinding layer 71, for example, finish grinding is performed so that the thickness T of the residual grinding layer 71 is 5 μm to 50 μm. To do.
【0027】このようにして粗研削及び仕上げ研削を行
うと、半導体ウェーハWの裏面には、砥石片59、68
の回転方向にならって研削痕が形成され、更にその内部
には0.1〜10μm程度の厚さの研削歪み層が形成さ
れる。即ち、研削残り層71には研削歪み層が含まれて
いる。When the rough grinding and the finish grinding are performed in this manner, the grinding stone pieces 59, 68 are formed on the back surface of the semiconductor wafer W.
Grinding marks are formed along the direction of rotation, and a grinding strain layer having a thickness of about 0.1 to 10 μm is further formed therein. That is, the grinding residual layer 71 includes a grinding strain layer.
【0028】なお、図8の研削装置40は研削手段を2
つ有するため、ここでは研削工程において粗研削、仕上
げ研削という2段階の研削を行う場合について説明した
が、研削手段を1つのみ有する研削装置の場合には、1
回の研削で所望の厚さの研削残り層Tが形成されるまで
研削を行う。The grinding device 40 of FIG. 8 has two grinding means.
Therefore, the case where two steps of grinding, rough grinding and finish grinding, are performed in the grinding process has been described here. However, in the case of a grinding apparatus having only one grinding means, one grinding unit is used.
The grinding is performed until the unfinished grinding layer T having a desired thickness is formed by grinding once.
【0029】裏面の研削により研削残り層71が形成さ
れた半導体ウェーハWは、ターンテーブル44が90度
回転することにより、図8におけるチャックテーブル4
6の位置に位置付けられ、保護部材30によって支持さ
れたままの状態で、第二の搬送手段69によって洗浄手
段70に搬送される。そして洗浄により研削屑が除去さ
れた後、搬出入手段42によってカセット41bに収容
される。The semiconductor wafer W on which the unremoved layer 71 has been formed by grinding the back surface of the semiconductor wafer W rotates the turntable 44 by 90 degrees, so that the chuck table 4 in FIG.
In the state of being positioned at the position 6 and being supported by the protection member 30, it is conveyed to the cleaning means 70 by the second conveying means 69. Then, after the grinding dust is removed by cleaning, the carry-in / out means 42 stores the waste in the cassette 41b.
【0030】カセット41bに収容され保護部材30に
支持された半導体ウェーハWに対しては、例えば図11
に示すウェットエッチング装置80を用いてエッチング
等のトリートメント工程13を遂行する。For the semiconductor wafer W housed in the cassette 41b and supported by the protection member 30, for example, FIG.
The treatment process 13 such as etching is performed using the wet etching apparatus 80 shown in FIG.
【0031】図11のウェットエッチング装置80にお
いて、半導体ウェーハWが保持される保持テーブル81
は、駆動部82に駆動されて回転可能となっており、保
護部材30に支持された半導体ウェーハWの裏面を上に
向けて保持テーブル81において保持し、保持テーブル
81を回転させながら、滴下部83からエッチング処理
剤としてフッ化水素酸、硝酸等のエッチング液を半導体
ウェーハWの裏面に滴下することにより、裏面一面が所
定量エッチングされる。そして、当該裏面の研削残り層
がすべて除去されると、図12に示すように、切削溝2
9が表出して個々の半導体チップCに分割される。In the wet etching apparatus 80 of FIG. 11, a holding table 81 holding the semiconductor wafer W is held.
Is driven by a drive unit 82 to be rotatable, and is held on a holding table 81 with the back surface of the semiconductor wafer W supported by the protection member 30 facing upward. By etching solution such as hydrofluoric acid or nitric acid as an etching treatment agent from 83 onto the back surface of the semiconductor wafer W, a predetermined amount of the entire back surface is etched. Then, when all of the grinding residual layer on the back surface is removed, as shown in FIG.
9 is exposed and divided into individual semiconductor chips C.
【0032】このようにして行うウェットエッチングの
際は、切削溝29が裏面まで貫通していないため、従来
のようにエッチング液が切削溝29から侵入して回路が
形成された表面に回り込むことにより回路が損傷すると
いうことがない。In the wet etching performed in this way, the cutting groove 29 does not penetrate to the back surface, so that the etching liquid enters from the cutting groove 29 and wraps around to the surface where the circuit is formed unlike the conventional case. The circuit will not be damaged.
【0033】なお、本実施の形態においては、トリート
メント工程としてウェットエッチングを行う場合を例に
挙げて説明したが、ドライエッチングの場合も同様に、
切削溝29からエッチング処理剤であるエッチングガス
が表面に侵入するのを防止することができる。In this embodiment, the case of performing wet etching as the treatment process has been described as an example, but the same applies to the case of dry etching.
It is possible to prevent the etching gas, which is an etching treatment agent, from entering the surface through the cutting grooves 29.
【0034】また、フェルトに砥粒を含浸させたフェル
ト砥石によって研削残り層を除去するトリートメント処
理においては表面の回路を損傷させるおそれはないもの
の、半導体チップの側面の汚染を助長するおそれがあっ
たが、本発明によれば、そのような汚染を防止すること
ができる。Further, in the treatment process for removing the unground layer by a felt grindstone in which felt is impregnated with abrasive grains, there is no risk of damaging the circuit on the surface, but there is a risk of promoting contamination of the side surface of the semiconductor chip. However, according to the present invention, such contamination can be prevented.
【0035】また、研削残り層を研削歪み層より厚く形
成しておけば、研削残り層を除去することで研削歪み層
も完全に除去することができるため、回路面を損傷させ
ることなく抗折強度も向上させることができる。If the grinding residual layer is formed thicker than the grinding distortion layer, the grinding distortion layer can be completely removed by removing the grinding residual layer. The strength can also be improved.
【0036】更に、従来は研削工程において切削溝が表
出するまで研削していたために研削屑が切削溝に入り込
んで半導体チップの品質に悪影響を及ぼすことがあった
が、本発明では研削工程では切削溝が表出するまで研削
を行わないため、切削溝に研削屑が入り込むことがな
く、半導体チップの品質の低下を防止することができ
る。Further, in the past, since grinding was performed until the cutting groove was exposed in the grinding process, grinding debris could enter the cutting groove and adversely affect the quality of the semiconductor chip. Since the grinding is not performed until the cutting groove is exposed, the grinding dust does not enter the cutting groove, and the deterioration of the quality of the semiconductor chip can be prevented.
【0037】[0037]
【発明の効果】以上説明したように、本発明に係る半導
体ウェーハの分割方法では、研削工程において半導体ウ
ェーハが個々の半導体チップに分割される前に研削を終
了して研削残り層を形成し、エッチング工程において研
削残り層をエッチング除去して半導体チップに分割する
ように構成したので、エッチング液が研削残り層によっ
て遮断され、切削溝から半導体ウェーハの表面に侵入す
るのを防止することができる。従って、エッチング液に
よって回路を損傷させることがないため、歩留まりを向
上させることができる。As described above, in the method of dividing a semiconductor wafer according to the present invention, the grinding is completed to form a residual grinding layer before the semiconductor wafer is divided into individual semiconductor chips in the grinding step, Since the residual grind layer is removed by etching in the etching step and divided into the semiconductor chips, it is possible to prevent the etching solution from being blocked by the residual grind layer and entering the surface of the semiconductor wafer through the cutting groove. Therefore, since the circuit is not damaged by the etching solution, the yield can be improved.
【0038】また、研削工程において半導体ウェーハの
裏面に形成される研削歪み層の厚さは0.1〜10μm
程度であるから、この研削歪み層の厚さより厚く5μm
〜50μm程度の研削残り層を形成しておけば、エッチ
ング工程において研削残り層を除去することによって研
削歪み層も完全に除去することができる。従って、回路
を損傷させないと共に、抗折強度も高めることができ
る。The thickness of the grinding strain layer formed on the back surface of the semiconductor wafer in the grinding process is 0.1 to 10 μm.
5 μm thicker than the thickness of this grinding strain layer
If a grinding residue layer of about 50 μm is formed, the grinding distortion layer can be completely removed by removing the grinding residue layer in the etching step. Therefore, the bending strength can be increased while not damaging the circuit.
【0039】更に、研削屑によって半導体チップの側面
が汚染されないので、品質の高い半導体チップを生産す
ることができる。Further, since the side surface of the semiconductor chip is not contaminated by the grinding dust, it is possible to produce a high quality semiconductor chip.
【図1】本発明に係る半導体ウェーハの分割方法を示す
フローチャート図である。FIG. 1 is a flowchart showing a method for dividing a semiconductor wafer according to the present invention.
【図2】同半導体ウェーハの分割方法によって分割され
る半導体ウェーハを示す平面図である。FIG. 2 is a plan view showing a semiconductor wafer divided by the same semiconductor wafer dividing method.
【図3】同半導体ウェーハの分割方法のハーフカット工
程に用いるダイシング装置の一例を示す斜視図である。FIG. 3 is a perspective view showing an example of a dicing apparatus used in a half-cutting step of the semiconductor wafer dividing method.
【図4】同ハーフカット工程により表面がハーフカット
された半導体ウェーハを示す正面図である。FIG. 4 is a front view showing a semiconductor wafer whose surface is half-cut by the same half-cutting step.
【図5】表面がハーフカットされ裏面が保護部材によっ
て支持された半導体ウェーハを示す略示的断面図であ
る。FIG. 5 is a schematic cross-sectional view showing a semiconductor wafer whose front surface is half-cut and whose back surface is supported by a protective member.
【図6】同半導体ウェーハを示す斜視図である。FIG. 6 is a perspective view showing the semiconductor wafer.
【図7】(A)は半導体ウェーハ及びフレームにテープ
を貼着する様子を示す正面図であり、(B)は貼着した
テープをカットする様子を示す正面図である。FIG. 7A is a front view showing how the tape is attached to the semiconductor wafer and the frame, and FIG. 7B is a front view showing how the attached tape is cut.
【図8】本発明に係る半導体ウェーハの分割方法の研削
工程に用いる研削装置の一例を示す斜視図である。FIG. 8 is a perspective view showing an example of a grinding apparatus used in a grinding step of the semiconductor wafer dividing method according to the present invention.
【図9】同研削装置を構成する研削砥石を示す斜視図で
ある。FIG. 9 is a perspective view showing a grinding wheel that constitutes the grinding apparatus.
【図10】研削により研削された半導体ウェーハを示す
略示的断面図である。FIG. 10 is a schematic sectional view showing a semiconductor wafer ground by grinding.
【図11】本発明に係る半導体ウェーハの分割方法のエ
ッチング工程に用いるウェットエッチング装置の一例を
示す斜視図である。FIG. 11 is a perspective view showing an example of a wet etching apparatus used in the etching step of the method for dividing a semiconductor wafer according to the present invention.
【図12】同エッチング工程によって分割され形成され
た半導体チップを示す略示的断面図である。FIG. 12 is a schematic cross-sectional view showing a semiconductor chip divided and formed by the same etching process.
11…ハーフカット工程 12…研削工程 13…エッチング工程 20…ダイシング装置 21…カセット 22…搬出入手段 23…仮置き領域 24…第一の搬送手段 25…チャックテーブル 26…アライメント手段 27…回転ブレード 28…切削手段 29…切削溝 30…保護部材 31…開口部 32…フレーム 33…テープ 35…テープ貼着装置 36…載置台 37…ローラー 38…カッター 40…研削装置 41a、41b…カセット 42…搬出入手段 43…中心合わせテーブル 44…ターンテーブル 45、46、47、48…チャックテーブル 49…第一の搬送手段 50…第一の研削手段 51…壁部 52…ガイドレール 53…駆動源 54…支持部 55…スピンドル 56…マウンタ 57…研削砥石 58…ホイール基台 59…砥石片 60…第二の研削手段 61…ガイドレール 62…駆動源 63…支持部 64…スピンドル 65…マウンタ 66…研削砥石 67…ホイール基台 68…砥石片 69…第二の搬送手段 70…洗浄手段 80…ウェットエッチング装置 81…保持テーブル 82…駆動部 83…滴下部 11 ... Half-cut process 12 ... Grinding process 13 ... Etching process 20 ... Dicing device 21 ... Cassette 22 ... Carry-in / out means 23 ... Temporary storage area 24 ... 1st conveyance means 25 ... Chuck table 26 ... Alignment means 27 ... Rotating blade 28 ... Cutting means 29 ... Cutting groove 30 ... Protective member 31 ... Opening 32 ... Frame 33 ... Tape 35 ... Tape sticking device 36 ... Mounting table 37 ... Roller 38 ... Cutter 40 ... Grinding device 41a, 41b ... Cassette 42 ... Carry-in / out means 43 ... Centering table 44 ... Turntable 45, 46, 47, 48 ... Chuck table 49 ... First conveying means 50 ... First grinding means 51 ... Wall part 52 ... Guide rail 53 ... Drive source 54 ... Support part 55 ... Spindle 56 ... Mounter 57 ... Grinding wheel 58 ... Wheel base 59 ... Wheel piece 60 ... Second grinding means 61 ... Guide rail 62 ... Drive source 63 ... Support part 64 ... Spindle 65 ... Mounter 66 ... Grinding wheel 67 ... Wheel base 68 ... Whetstone piece 69 ... Second conveying means 70 ... Cleaning means 80 ... Wet etching device 81 ... Holding table 82 ... driving unit 83 ... dripping unit
Claims (3)
区画されて形成された半導体ウェーハを該半導体回路ご
とに個々の半導体チップに分割する半導体ウェーハの分
割方法であって、 半導体ウェーハの表面に形成されたストリートに裏面ま
で貫通しない切削溝を形成するハーフカット工程と、 該切削溝が形成された半導体ウェーハの表面を保護部材
によって支持させた状態で裏面を研削する研削工程と、 該研削により該裏面に生じた研削歪み層をトリートメン
ト処理によって除去するトリートメント工程とを少なく
とも含み、 該研削工程においては、該切削溝が表出して該半導体ウ
ェーハが個々の半導体チップに分割される前に裏面の研
削を終了して研削残り層を形成し、 該トリートメント工程において、該研削残り層を除去し
て個々の半導体チップに分割する半導体ウェーハの分割
方法。1. A method of dividing a semiconductor wafer, which is formed by dividing a plurality of semiconductor circuits by streets into individual semiconductor chips for each semiconductor circuit, which is formed on a surface of a semiconductor wafer. A half-cutting step of forming a cutting groove that does not penetrate to the back surface on the street, a grinding step of grinding the back surface with the front surface of the semiconductor wafer having the cutting groove formed supported by a protective member, and a grinding step of grinding the back surface to the back surface. And a treatment step of removing the generated grinding strain layer by a treatment treatment, in which the grinding of the back surface is finished before the cutting grooves are exposed and the semiconductor wafer is divided into individual semiconductor chips. To form a residual grinding layer, and in the treatment step, the residual grinding layer is removed to Semiconductor wafer dividing method for dividing the conductor chip.
歪み層より厚く形成し、トリートメント工程において該
研削残り層を完全に除去する請求項1に記載の半導体ウ
ェーハの分割方法。2. The method for dividing a semiconductor wafer according to claim 1, wherein in the grinding step, the grinding residual layer is formed thicker than the grinding strain layer, and the grinding residual layer is completely removed in the treatment step.
ある請求項1または2に記載の半導体ウェーハの分割方
法。3. The method for dividing a semiconductor wafer according to claim 1, wherein the thickness of the unground layer is 5 μm to 50 μm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183607A JP2003007649A (en) | 2001-06-18 | 2001-06-18 | Semiconductor wafer splitting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183607A JP2003007649A (en) | 2001-06-18 | 2001-06-18 | Semiconductor wafer splitting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007649A true JP2003007649A (en) | 2003-01-10 |
Family
ID=19023535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183607A Pending JP2003007649A (en) | 2001-06-18 | 2001-06-18 | Semiconductor wafer splitting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007649A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017442A (en) * | 2001-06-28 | 2003-01-17 | Disco Abrasive Syst Ltd | Semiconductor wafer dividing system and dividing method |
| WO2004107423A1 (en) * | 2003-05-29 | 2004-12-09 | The Furukawa Electric Co. Ltd. | Method of producing film-thinning circuit board having penetrated structure and protecting adhesive tape |
| JP2005263876A (en) * | 2004-03-16 | 2005-09-29 | Lintec Corp | Double-sided pressure-sensitive adhesive sheet and transfer method for brittle member |
| JPWO2004065510A1 (en) * | 2003-01-22 | 2006-05-18 | リンテック株式会社 | Adhesive sheet, semiconductor wafer surface protection method and workpiece processing method |
| JP2006186234A (en) * | 2004-12-28 | 2006-07-13 | Matsushita Electric Ind Co Ltd | Semiconductor wafer dividing method, grinding apparatus, and semiconductor wafer dividing system |
| US9142457B2 (en) | 2010-10-01 | 2015-09-22 | Nitto Denko Corporation | Dicing die bond film and method of manufacturing semiconductor device |
| KR20150113877A (en) | 2014-03-31 | 2015-10-08 | 닛토덴코 가부시키가이샤 | A thermosetting die-bonding film, a dicing die-bonding film and a manufacturing method of a semiconductor device |
| CN105590835A (en) * | 2014-11-06 | 2016-05-18 | 富士施乐株式会社 | Method for manufacturing semiconductor piece |
| KR20180037115A (en) | 2016-10-03 | 2018-04-11 | 닛토덴코 가부시키가이샤 | Dicing tape integrated adhesive sheet |
| KR20180127183A (en) | 2017-05-19 | 2018-11-28 | 닛토덴코 가부시키가이샤 | Dicing die bond film |
| KR20190004655A (en) | 2017-07-04 | 2019-01-14 | 닛토덴코 가부시키가이샤 | Dicing tape, dicing die bond film and method of manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106285A (en) * | 1993-10-08 | 1995-04-21 | Oki Electric Ind Co Ltd | Semiconductor manufacturing method |
| JP2000228389A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Method for manufacturing semiconductor device |
| JP2002319554A (en) * | 2001-02-14 | 2002-10-31 | Tokyo Seimitsu Co Ltd | Method and device for dividing wafer |
-
2001
- 2001-06-18 JP JP2001183607A patent/JP2003007649A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106285A (en) * | 1993-10-08 | 1995-04-21 | Oki Electric Ind Co Ltd | Semiconductor manufacturing method |
| JP2000228389A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Method for manufacturing semiconductor device |
| JP2002319554A (en) * | 2001-02-14 | 2002-10-31 | Tokyo Seimitsu Co Ltd | Method and device for dividing wafer |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017442A (en) * | 2001-06-28 | 2003-01-17 | Disco Abrasive Syst Ltd | Semiconductor wafer dividing system and dividing method |
| JPWO2004065510A1 (en) * | 2003-01-22 | 2006-05-18 | リンテック株式会社 | Adhesive sheet, semiconductor wafer surface protection method and workpiece processing method |
| JP4804921B2 (en) * | 2003-01-22 | 2011-11-02 | リンテック株式会社 | Adhesive sheet, semiconductor wafer surface protection method and workpiece processing method |
| KR101034438B1 (en) * | 2003-05-29 | 2011-05-12 | 후루카와 덴키 고교 가부시키가이샤 | Manufacturing Method of Thin Film Circuit Board with Through Structure and Protective Adhesive Tape |
| US7413965B2 (en) | 2003-05-29 | 2008-08-19 | The Furukawa Electric Co., Ltd. | Method of manufacturing a thin-film circuit substrate having penetrating structure, and protecting adhesive tape |
| WO2004107423A1 (en) * | 2003-05-29 | 2004-12-09 | The Furukawa Electric Co. Ltd. | Method of producing film-thinning circuit board having penetrated structure and protecting adhesive tape |
| JP2005263876A (en) * | 2004-03-16 | 2005-09-29 | Lintec Corp | Double-sided pressure-sensitive adhesive sheet and transfer method for brittle member |
| JP2006186234A (en) * | 2004-12-28 | 2006-07-13 | Matsushita Electric Ind Co Ltd | Semiconductor wafer dividing method, grinding apparatus, and semiconductor wafer dividing system |
| US9142457B2 (en) | 2010-10-01 | 2015-09-22 | Nitto Denko Corporation | Dicing die bond film and method of manufacturing semiconductor device |
| KR20150113877A (en) | 2014-03-31 | 2015-10-08 | 닛토덴코 가부시키가이샤 | A thermosetting die-bonding film, a dicing die-bonding film and a manufacturing method of a semiconductor device |
| CN105590835A (en) * | 2014-11-06 | 2016-05-18 | 富士施乐株式会社 | Method for manufacturing semiconductor piece |
| KR20180037115A (en) | 2016-10-03 | 2018-04-11 | 닛토덴코 가부시키가이샤 | Dicing tape integrated adhesive sheet |
| KR20180127183A (en) | 2017-05-19 | 2018-11-28 | 닛토덴코 가부시키가이샤 | Dicing die bond film |
| KR20190004655A (en) | 2017-07-04 | 2019-01-14 | 닛토덴코 가부시키가이샤 | Dicing tape, dicing die bond film and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103084950B (en) | Wafer processing method | |
| US6852608B2 (en) | Production method for semiconductor chip | |
| JP2004207606A (en) | Wafer support plate | |
| US20070155131A1 (en) | Method of singulating a microelectronic wafer | |
| TWI649158B (en) | Processing device | |
| US7384859B2 (en) | Cutting method for substrate and cutting apparatus therefor | |
| US20040072388A1 (en) | Method of manufacturing semiconductor chip | |
| KR20170016285A (en) | Workpiece processing method | |
| KR20200014196A (en) | Method for processing wafer | |
| JP2003007649A (en) | Semiconductor wafer splitting method | |
| US7560362B2 (en) | Cutting method for substrate | |
| JP2012146889A (en) | Method for grinding wafer | |
| CN107919274B (en) | Processing method | |
| JP2011054808A (en) | Method of processing wafer, and wafer processed by the same | |
| CN102468207B (en) | The using method of wafer supporting plate and wafer supporting plate | |
| JP2010074003A (en) | Grinder and wafer grinding method | |
| JP2003007648A (en) | Semiconductor wafer splitting system | |
| JP2010021330A (en) | Method of processing wafer | |
| JP2011238818A (en) | Wafer processing method | |
| JP2011124265A (en) | Method of processing wafer | |
| JP7313775B2 (en) | Wafer processing method | |
| JP2002353170A (en) | Semiconductor wafer separation system, separation method and dicing apparatus | |
| JP2012039039A (en) | Processing method | |
| JP2011071289A (en) | Method of processing wafer | |
| JP2002307286A (en) | Grinding equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110201 |