JP2003096561A

JP2003096561A - スパッタ装置

Info

Publication number: JP2003096561A
Application number: JP2001290678A
Authority: JP
Inventors: Hirohiko Nishiki; 博彦錦; Osamu Sakai; 道酒井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-09-25
Filing date: 2001-09-25
Publication date: 2003-04-03

Abstract

(57)【要約】【課題】装置を大型化することなく、厚さや膜質が均
一な膜を堆積することができるスパッタ装置を提供す
る。【解決手段】少なくとも表面部分がターゲット材料か
ら形成された放電電極９および１０を有しており、向き
が周期的に変化する電界を第１放電電極９と第２放電電
極１０との間に形成することにより、第１放電電極９お
よび第２放電電極１０を交互にスパッタする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜堆積に用いら
れるスパッタ装置に関するものであり、特に、プラズマ
を用いて、金属、半導体、および／または絶縁物などの
薄膜を堆積することができるスパッタ装置に関してい
る。

【０００２】

【従来の技術】半導体薄膜トランジスタ（ＴＦＴ：Ｔｈ
ｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）を駆動素子に使
用したアクティブマトリクス液晶表示装置（ＴＦＴ−Ｌ
ＣＤ、ＴＦＴ−ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐ
ｌａｙ）は、従来のＣＲＴ（ＣａｔｈｏｄｅＲａｙＴ
ｕｂｅ）と比較して、同等以上の表示品質を示すだけで
はなく、薄型化、軽量化、高精細化、低消費電力化、大
画面化が可能であるという点に特徴を有している。この
ため、ＴＦＴ−ＬＣＤは、ＣＲＴに替わる次世代表示装
置として、現在あらゆる分野で使用されている。

【０００３】しかしながら、ＴＦＴ−ＬＣＤを大画面化
する際に挙げられる問題の一つが配線抵抗の高さにあ
る。配線抵抗が高いと、配線上の信号伝達に遅れが生じ
るため、表示品位が低下するという問題がある。ＴＦＴ
−ＬＣＤを大画面化すると、当然、配線が長くなり、配
線抵抗が増加してしまう。

【０００４】このような配線抵抗の増加を抑えるには、
より低い抵抗を持つ金属材料を配線に使用することが有
効である。配線抵抗の低抵抗化を目指して、低抵抗金属
の研究が盛んに行われている。

【０００５】低抵抗金属の中でも、特にアルミニウム
（Ａｌ）や銀（Ａｇ）などに他の元素を混入したＡｌ合
金やＡｇ合金は、他のプロセスとの整合性の良い低抵抗
材料として研究されている。現在のところ、これら合金
膜の堆積には、スパッタリング法使用されている。スパ
ッタリングのターゲット材料としては、堆積すべき合金
が使用され、基板などの被処理物上にターゲット合金の
膜が堆積される。

【０００６】以下、図１を参照しながら、従来のスパッ
タ装置の構成を説明する。

【０００７】図１の装置は、ターゲット材料をスパッタ
することにより、ターゲット材料から離れて配置された
基板（被処理物）６上にターゲット材料を堆積すること
ができる。

【０００８】このスパッタ装置は、内部を減圧（０．５
〜１．５Ｐａ）状態に保持できるチャンバ４を備えてお
り、チャンバ４内には、ターゲット材料から形成された
カソード電極２と、アノード電極３と、基板６を載せる
ステージ７とが配置されている。カソード電極２には電
圧印加装置８から所定の負電位が与えられ、アノード電
極３には電圧印加装置８によって接地電位が与えられ
る。チャンバ４も導電性材料から形成されており、アノ
ード電極３と同様に接地され、アノード電極３と同様に
電極として機能し得る。

【０００９】カソード電極２とアノード電極３は、チャ
ンバ４内に導入されたガスの放電を形成する。この放電
より、プラズマが形成され、正イオンが生成される。こ
の正イオンが負電位のカソード電極２に衝突することに
より、カソード電極２の表面がスパッタされ、カソード
電極２に対向する基板６の表面にカソード電極２を校正
する材料の膜が成長することになる。

【００１０】図示されている装置では、マグネット１が
カソード電極２の背面を水平横方向に移動することがで
きる。マグネット１が形成する磁場は、プラズマ中の荷
電粒子を狭い範囲に閉じ込めるため、プラズマ中の電子
密度およびイオン密度が上昇し、ターゲットのスパッタ
率が増加する。このマグネット１で広いカソード電極２
の背面を走査することにより、均一な堆積膜を基板６上
に形成しやすくなる。このようなスパッタ装置を用いて
金属膜を堆積する場合、その金属からなるカソード電極
２をスパッタ装置内に取り付けて、スパッタリングを行
なうことになる。

【００１１】近年、上記の金属膜以外に、ポリシリコン
ＴＦＴ用のアモルファスシリコン膜をスパッタ法によっ
て堆積することが検討されている。スパッタリング法で
シリコン膜を堆積する場合、シリコンからなるターゲッ
トをスパッタ装置内に取り付けることになる。

【００１２】スパッタリング法で堆積したアモルファス
シリコン膜は、堆積直後（ａｓ−ｄｅｐｏｓｉｔｅｄ）
に多くの欠陥を含むが、ポリシリコンＴＦＴプロセスで
は、堆積後のアモルファスシリコンをレーザーなどによ
って再結晶化するため、ポリシリコンＴＦＴの特性は、
再結晶化前のアモルファスの膜質にはあまり拠らない。
むしろ、ＣＶＤ法に比較して、アモルファスシリコン膜
中の水素濃度を自由に制御できるスパッタリング法の方
が、プロセス面から適している可能性がある。

【００１３】また、スパッタリング法は、プラズマＣＶ
Ｄとは異なり、危険なガスを使用しないため、安全面や
コスト面からも優れていると考えられている。更に、ス
パッタリングプロセスの応用範囲は、絶縁膜の堆積プロ
セスにも適用され得る。シリコン窒化膜や酸化膜の堆積
には、高周波（例えば１３．５６ＭＨｚ）を用いるＲＦ
スパッタリングや、比較的低周波（１ｋＨｚ〜５００ｋ
Ｈｚなど）を使用するパルスＤＣスパッタリングが用い
られている。

【００１４】このように、近年では、表示装置や半導体
装置の製造プロセスにおいて、スパッタリング法による
薄膜堆積技術が重要な位置を示してきている。また、表
示装置や半導体装置の製造以外の用途でも、スパッタリ
ング法は幅広く利用されてきている。例えば、プラステ
ィックフィルムやガラスなどの表面を保護したり、反射
を防止するために、様々な薄膜がスパッタリング法によ
り体積されている。

【００１５】しかしながら、上記のスパッタ装置に合金
ターゲットを取り付けて、合金を基板上に堆積すると、
合金ターゲットからスパッタされる原子の割合（スパッ
タ率）が元素によって異なるため、ターゲットの表面に
露出している部分に含まれる合金の組成が経時的に変化
しやすいという問題がある。このため、堆積される合金
膜に含まれる原子の組成比を一定に保つのが困難であ
り、スパッタ処理ごとに合金膜の組成が異なる可能性も
ある。配線材料として合金を用いる場合、その合金の膜
質は組成比によって大きく変化するため、堆積膜の組成
比は可能な限り一定に保たれるべきである。

【００１６】このような合金の組成ずれを防止する画期
的な方法は無く、十分長い時間をかけてダミー堆積を行
い、経時変化が十分小さくなってから生産に使用すると
いう方法がとられている。

【００１７】また、ポリシリコンＴＦＴに使用するアモ
ルファスシリコン膜を上記のスパッタ装置で堆積する場
合、あらかじめターゲット材料に不純物を導入しておく
必要がある。ＴＦＴの閾値を最適値に調整するために、
リン（Ｐ）やボロン（Ｂ）などの不純物がアモルファス
シリコン膜中に導入（ドープ）されることが多いため、
スパッタリング法で不純物導入を行なうには、ターゲッ
ト材料に不純物を導入しておく必要があるからである。
従って、堆積膜中の不純物濃度は、ターゲット中の不純
物濃度で既定され、プロセス条件の変更のみで不純物添
加量を調整することが困難である。その結果、堆積膜中
の不純物濃度を変更するには、ターゲットを交換する必
要があった。

【００１８】上記のような問題は、１種類のターゲット
を用いて膜を堆積することに起因して生じる。このよう
な問題を解決するため、複数のターゲットを用いるデュ
アルスパッタリング法や多元スパッタリング法が提案さ
れている。

【００１９】以下、図２を参照しながら、デュアルスパ
ッタリング法を説明する。

【００２０】図示さているスパッタリング装置では、独
立した２つのターゲットとして機能するカソード電極２
０および２１が用いられている。カソード電極２０およ
び２１の対向する位置には基板搬送用トレイ２２が存在
し、この基板搬送用と例２２は、表面に薄膜が堆積され
る基板６を支持している。

【００２１】ターゲット材料から形成されているカソー
ド電極２０および２１をスパッタするためよ必要なイオ
ンの供給源は、スパッタ装置内で形成されるプラズマで
あるプラズマは、カソード電極２０と基板６との間、お
よびカソード電極２１と基板６との間に発生する。プラ
ズマの形成には、アノード電極が必要である。チャンバ
の壁自体がアノード電極として機能し得るが、不図示の
アノード電極が設けられていることもある。

【００２２】図２の装置では、堆積する膜の厚さや成分
の基板面内における均一性を向上させるため、基板６を
ターゲット（カソード電極２０および２１）に対して走
査する。搬送トレイ２２に固定された基板６は、堆積プ
ロセス中、カソード電極２０および２１に対して水平横
方向に走査される。このようなスパッタ装置は、例え
ば、特開昭６０−２９４６７号公報に記載されている。

【００２３】次に、図３を参照しながら多元スパッタリ
ング法を説明する。

【００２４】図３のスパッタ装置は、複数のチャンバを
備えており、３つのチャンバの各々にターゲットとして
機能するカソード電極２０、２１、および２３が配置さ
れている。回転式ステージ２４に固定された基板６が高
速で回転し、３つの独立したチャンバのカソード電極か
らスパッタされた粒子が基板６上に堆積され、合金など
の膜が形成される。このようなスパッタ装置は、特開平
１−３１９６７１号公報に記載されている。

【００２５】

【発明が解決しようとする課題】従来のデュアルマグネ
トロンスパッタリング法や多元スパッタリング法によれ
ば、堆積領域に比べてターゲットが大きいため、堆積プ
ロセスを均一に行なうのは困難であり、堆積される膜の
組成を制御する能力も限られていた。

【００２６】また、成膜プロセスの均一性を改善するた
めに、基板を移動させたり、高速で回転させる場合に
は、装置が非常に大きくなり、しかも、プロセス装置内
での発塵を引き起こすなどの欠点がある。

【００２７】このため、デュアルマグネトロンスパッタ
リング法や多元スパッタリング法は、半導体プロセスや
ＴＦＴ−ＬＣＤプロセスでは、あまり用いられていな
い。

【００２８】本発明は、上記問題に鑑みてなされたもの
であり、その目的とするところは、ターゲットを大型化
することになく、成膜プロセスの均一性を向上すること
のできるスパッタ装置を提供することにある。

【００２９】

【課題を解決するための手段】本発明によるスパッタ装
置は、ターゲット材料をスパッタすることにより、前記
ターゲット材料から離れて配置された被処理物上に前記
ターゲット材料の少なくとも一部を堆積するスパッタ装
置であって、少なくとも表面部分がターゲット材料から
形成された複数の放電電極と、被処理物を載せるステー
ジとを備え、前記放電電極は、少なくとも１つの第１放
電電極と、少なくとも１つの第２放電電極とを有してお
り、向きが周期的に変化する電界を前記第１放電電極と
前記第２放電電極との間に形成することにより、前記第
１放電電極および第２放電電極を交互にスパッタする。

【００３０】好ましい実施形態では、第１周期で変化す
る第１電圧を前記第１放電電極に印加し、第２周期で変
化する第２電圧を前記第２放電電極に印加する。

【００３１】好ましい実施形態において、前記第１周期
および前記第２周期の大きさは、いずれも、１ＭＨｚ以
下である。

【００３２】好ましい実施形態において、前記第１周期
は前記第２周期に等しく、前記第１電圧の位相と前記第
２電圧の位相は略１８０°ずれている。

【００３３】好ましい実施形態において、前記第１放電
電極および前記第２放電電極は、相互に異なるターゲッ
ト材料から形成されている。

【００３４】好ましい実施形態において、前記第１放電
電極および前記第２放電電極の各々は、導電体部分と、
前記導電体部分の表面に形成されたターゲット材料部分
とを有している。

【００３５】好ましい実施形態において、前記第１放電
電極と前記第２放電電極の内、少なくとも一方の放電電
極の断面形状は、三角形または半円である。

【００３６】好ましい実施形態において、ガス導入口が
前記第１放電電極と前記第２放電電極との間に設けられ
ている。

【００３７】好ましい実施形態において、前記放電電極
の間隔は可変である。

【００３８】好ましい実施形態において、前記第１放電
電極および前記第２放電電極は、前記ステージに対して
移動可能である。

【００３９】好ましい実施形態において、前記第１放電
電極および前記第２放電電極とともに移動可能なマグネ
ットを備えている。

【００４０】好ましい実施形態において、前記第１放電
電極および前記第２放電電極以外に、ターゲットとして
機能する表面を有する第３放電電極を更に備えている。

【００４１】好ましい実施形態において、前記第１放電
電極および前記第２放電電極は、前記被処理物に対向す
る面内においてドット状に配列されている。

【００４２】好ましい実施形態において、前記第１放
電電極および前記第２放電電極が配置されている面と前
記被処理物との距離は、位置によって異なっている。

【００４３】本発明による薄膜作製方法は、ターゲット
材料をスパッタすることにより、前記ターゲット材料か
ら離れて配置された被処理物上に前記ターゲット材料の
少なくとも一部を堆積するスパッタする薄膜作製方法で
あって、少なくとも表面部分がターゲット材料から形成
された複数の放電電極間の間において、向きが周期的に
変化する電界を形成し、それによって、各放電電極を周
期的にスパッタする。

【００４４】

【発明の実施の形態】（実施形態１）図４を参照しなが
ら本発明によるスパッタ装置の第１の実施形態を説明す
る。

【００４５】本実施形態のスパッタ装置は、交互にカソ
ードまたはアノードとして機能する複数のターゲットを
スパッタすることにより、これらのターゲットから離れ
て配置された基板（被処理物）６上にターゲット材料を
堆積することができる。

【００４６】このスパッタ装置は、内部を真空（例えば
０．５〜１．５Ｐａ）に保持できる気密性を有するチャ
ンバ４を備えており、チャンバ４内には、少なくとも表
面部分がターゲット材料から形成された複数の放電電極
（９、１０）と、基板６を載せるステージ（またはホル
ダ）７とが配置されている。上記の放電電極（９、１
０）は、第１放電電極９と第２放電電極１０とから構成
されている。

【００４７】本実施形態におけるステージ７は、アルミ
ナで覆われたアルミニウムから形成されており、そのサ
イズは、縦：４００×横：５００×厚さ：５０ｍｍであ
る。このステージ７に支持される基板６のサイズは、例
えば、縦：３２０×横：４００×厚さ：０．７ｍｍであ
る。ステージ７は、放電のための電極として機能する必
要はないが、バイアス電圧などが印加される構造を有し
ていてよい。

【００４８】本実施形態において、第１放電電極９は、
例えばアルミニウムからなる材料Ｍ（第１の薄膜形成材
料）のターゲットを兼ねており、第２放電電極１０は、
例えばチタンからなる材料Ｎ（第２の薄膜形成材料）の
ターゲットを兼ねている。放電電極９および１０は、セ
ラミックなどから形成された絶縁体１１の表面におい
て、例えば１０ｍｍの間隔で互いに平行に配置されてい
る。本実施形態では、絶縁体１１において、放電電極
（９、１０）が形成されている面とは反対側の面上に
は、水平方向に移動し得るマグネット１が設けられてい
る。

【００４９】絶縁体１１上に配列された複数の第１放電
電極９は、相互に電気的に接続されており、全体とし
て、ひとつの放電電極群を構成している。第１放電電極
９は、チャンバ４の外部に位置する電圧印加装置５と接
続されている。同様に、絶縁体１１上に配列された複数
の第２１０も、相互に電気的に接続された電極群を構成
し、電圧印加装置５に接続されている。第１放電電極９
と、第２放電電極１０とは電気的に分離されており、異
なる電位が与えられ得る。

【００５０】電圧印加装置５は、第１放電電極９および
第２放電電極１０を交互にスパッタさせるように所定の
電圧を第１放電電極９および第２放電電極１０に対して
印加することができる。

【００５１】本実施形態のスパッタ装置が従来のスパッ
タ装置から大きく異なっている点のひとつは、基板６に
対向する位置に、複数組の第１放電電極９および第２放
電電極１０を交互に配置した点にある。

【００５２】このような構造において、基板サイズが３
２０×４００ｍｍに堆積を行なう場合、例えば以下の条
件を採用することができる。

【００５３】スパッタに必要なプラズマを形成すめた、
本実施形態では、Ａｒガスを放電ガスとして用いる。Ａ
ｒガスは、例えば流量１００ｓｃｃｍでチャンバ４内に
供給され、チャンバ４内の圧力を１Ｐａに維持するよう
に排気が行われる。

【００５４】第１放電電極９のサイズは、例えば、縦：
４００ｍｍ、横：１０ｍｍ、厚さ：５ｍｍであり、第２
放電電極１０のサイズは、例えば、縦：４００ｍｍ、
横：１０ｍｍ、厚さ：５ｍｍである。

【００５５】第１放電電極９と第２放電電極１０との間
に、５００Ｖのパルス状もしくは交流の電圧が形成され
るように、両電極に所定の電圧が印加される。これによ
り、材料Ｍのスパッタと材料Ｎのスパッタが交互に起こ
り、基板６上に材料Ｍおよび材料Ｎの合金（Ｍ_xＮ_1-x：
０＜ｘ＜１）が堆積される。

【００５６】第１放電電極９および第２放電電極１０に
印加する電圧の波形や大きさを調節することにより、第
１放電電極９および第２放電電極１０のスパッタ率をそ
れぞれ制御することが可能である。このため、基板６上
に堆積される合金の組成比ｘを自由に変化させることが
可能になる。例えば、ある時刻において、第１放電電極
９を−５００Ｖの負電位にするとともに、第２放電電極
１０を接地電位にすると、第１放電電極９のみから材料
Ｍがスパッタされ、基板６上に堆積されることになる。
また、次の瞬間に第１放電電極９を接地電位に、第２放
電電極１０を−４００Ｖの負電位にすると、材料Ｎのみ
がスパッタされ堆積に寄与する。このようにして、各放
電電極９および１０に印加する電圧および印加時間を調
節することにより、堆積される膜の組成を自由に制御す
ることができる。

【００５７】本実施形態によれば、組成がＭ_xＮ_1-x：
（ｘは正の数）で表現される合金だけではなく、材料Ｍ
からなる層と材料Ｎからなる層の積層膜を堆積すること
も可能である。そのような積層膜を堆積するには、第１
放電電極９および第２放電電極１０のスパッタを切り替
える周期を長くすればよい。

【００５８】マグネット１が形成する磁界により、第１
放電電極９と第２放電電極１０の近傍に高密度のプラズ
マが形成される。このプラズマ中に存在するイオン（本
実施形態では、Ａｒ⁺）が効率的に第１放電電極９また
は第２放電電極１０に衝突する。たたき出された材料Ｍ
または材料Ｎの粒子は、被堆積基板である基板６上に均
一に堆積される。

【００５９】本実施形態では、上記マグネット１が水平
方向に移動することかできる。マグネット１は、スパッ
タリング工程中に例えば１０〜１００ｍｍ／秒の速度で
水平方向に走査駆動される。マグネット１の移動に伴
い、放電電極近傍の高密度プラズマも水平方向に移動
し、高い率でスパッタが生じる放電電極も変化してゆ
く。マグネット１の移動を適切に行なうことにより、均
一な膜の堆積が可能になる。また、マグネット１の移動
パターンを調節することにより、場所によって厚さの異
なる膜を堆積することも可能になる。

【００６０】本実施形態のスパッタ装置によれば、ター
ゲットや装置構造などのハード面を変更することなく、
プロセス条件などのソフトウェア部分の変更だけで膜の
組成制御を行なうことができる。更に、装置を大型化す
ることなく、膜厚、膜質、合金の組成比を均一にするこ
とができる。また、合金、複合膜を堆積することも可能
となる。

【００６１】図５および図６を参照しながら、本実施形
態における堆積プロセスの詳細を説明する。図５および
図６は、放電電極付近を拡大して示している。

【００６２】第１放電電極９および第２放電電極１０に
は、それぞれ、例えば１０〜１００ｋＨｚのパルス電圧
が交互に印加される。すなわち、第１放電電極９にパル
ス状電圧が印加されるとき、第２放電電極１０にはパル
ス状電圧が印加されない。パルス的な電圧の印加タイミ
ング（位相）は、本実施形態では、第１放電電極９と第
２放電電極１０との間で約１８０°ずれている。本実施
形態で放電電極９、１０に周的に印加する電圧の周波数
は、通常の高周波帯域から外れており、従来のパルスＤ
Ｃスパッタリングで用いられる周波数帯域に属してい
る。この周波数が高すぎると、プラズマ中のイオンが電
界の向きの変化に対して充分に追従できず、放電電極を
交互にスパッタすることが困難になる。イオンの追従と
いう観点から、印加電圧の周波数は１Ｍ（メガ）Ｈｚ以
下に設定することが好ましい。また、合金などの複合材
料を堆積する場合、周波数が低いほど、組成の調節が容
易になる。

【００６３】図５の状態では、第１放電電極９に負の電
圧が印加され、第２放電電極１０から第１放電電極９に
向かう強い電界Ｅが形成されている。この電界Ｅによ
り、Ａｒ⁺イオンが第１放電電極９の表面に高いエネル
ギで衝突し、第１放電電極９の表面をスパッタする。ス
パッタされた材料Ｍは基板６の表面に到達し、材料Ｍが
凝集した島１３が形成され、膜１２が基板６上に成長す
る。

【００６４】一方、図６の状態では、第２放電電極１０
に負の電圧が印加され、第１放電電極９から第２放電電
極１０に向かう強い電界Ｅが形成されている。この電界
Ｅの向きは、図５の状態における電界Ｅの向きと反対で
ある。この電界Ｅにより、Ａｒ⁺イオンが第２放電電極
１０の表面に高いエネルギで衝突し、第１放電電極１０
の表面をスパッタする。スパッタされた材料Ｎは基板６
の表面に到達し、材料みが凝集した島１４が形成され
る。こうして、スパッタされた材料ＭおよびＮからなる
膜１２が基板６上に成長する。

【００６５】第１放電電極９に印加する電圧のレベルと
第２放電電極１０へ印加する電圧のレベルをそれぞれ調
節することにより、第１放電電極９および第２放電電極
１０のスパッタ率を等しくすることができる。例えば、
スパッタ率が０．３に達する電圧が材料Ｍでは３００
Ｖ、材料Ｎでは６００Ｖ、またプラズマポテンシャルが
＋２０Ｖであるとする。この場合、第１放電電極９の負
電位が−２８０Ｖ、アノード電極である第２放電電極１
０の負電位が−５８０Ｖとなるように電圧を印加すれば
よい。また、パルス半周期（１０マイクロ秒）に相当す
る期間だけ、第１放電電極９を負電位にし、残りの半周
期（１０マイクロ秒）の期間だけ、第２放電電極１０を
負電位にする。このようにすれば、材料Ｍと材料Ｎを半
分ずつ含んだ膜が得られる。

【００６６】図７は、各放電電極９、１０に印加される
電圧（電極電位）の時間変化を示している。図７からわ
かるように、この例では、第１放電電極９に−２８０Ｖ
のパルス電圧が周期的に印加され、第２放電電極１０に
は−５８０Ｖのパルス電圧が周期的に印加されている。
本明細書では、一周期に占める第１放電電極９への負電
位印加時間の比率を「デューティ比」と定義する。デュ
ーティ比がｘのとき、堆積させる膜組成は、Ｍ_xＮ_1-xと
なる。

【００６７】材料のスパッタ率は不明である場合が多い
ため、所望の膜組成を得るために、各放電電極に印加す
る電圧とデューティ比を変化させた場合の膜組成の変化
を前もって調べておく。そして、印加電圧およびデュー
ティ比の値と膜促成との間にある相関に基づいて、求め
る膜組成に応じて最適な電圧とデューティ比を決定すれ
ばよい。

【００６８】なお、本願明細書における「パルス電圧」
は、電圧波形が矩形である必要はない。通常の交流電圧
のように、電圧値が正弦波的に変化するものであっても
よい。

【００６９】重要な点は、カソード電極として機能する
放電電極が交互に変化するような電圧が放電電極に印加
される点にある。

【００７０】図７に示すような波形の電圧を放電電極に
印加するには、共通の電圧源から第１放電電極用の電圧
信号を形成する回路と、第２放電電極用の電圧信号を形
成する回路とを用いればよい。両電圧信号の位相差を所
定の関係に維持するため、位相の調整が行われる。上記
の回路は電圧印加装置５内に含まれている。

【００７１】本実施形態では、第１放電電極９と第２放
電電極１０の各々の全体がターゲット材から形成されて
いる。しかし、原理的には、プラズマにさらされる各電
極の表面から十分深い部分までがターゲット材で形成さ
れていれば良い。従って、絶縁体のターゲット材料で表
面が覆われた導電部材を電極として用いてもよい。

【００７２】図４の例では、第１放電電極９と第２放電
電極１０がそれぞれ４つずつ配置され、４対の電極が交
互に配置されている。第１放電電極９と第２放電電極１
０の対が多いほど、堆積プロセスの均一性が向上する。
これは、第１放電電極９と第２放電電極１０の対を複数
設けることによって、第１放電電極９と第２放電電極１
０の対の各々の近傍にプラズマ発生領域を形成すること
ができるからである。プラズマ発生領域中のＡｒ⁺は、
ターゲットを兼ねる第１放電電極９または第２放電電極
１０と衝突する。このため、第１放電電極９または第２
放電電極１０の形成面内でのイオンと第１放電電極９ま
たは第２放電電極１０との衝突の確率が略等しくなる。
言いかえると、イオンによって、第１放電電極９または
第２放電電極１０からスパッタされる物質Ｍまたは物質
Ｎが、基板６上に到達する確率も略等しくなる。

【００７３】以上のことから、本実施形態のスパッタ装
置によれば、従来のデュアルマグネトロンスパッタリン
グ法や多元スパッタリング法と比較して、膜厚、膜質、
および合金の組成比を均一にすることが容易である。

【００７４】本実施形態では、放電電極９、１０の対の
数を増加させても、放電電極９、１０自体を小型化する
ことにより、スパッタ装置の大型化を防ぐことができ
る。言いかえると、放電電極９、１０は、従来のデュア
ルマグネトロンスパッタリング装置などで使用されてい
る電極よりも小さく、その数が多いため、堆積プロセス
を均一に行なうことが可能となり、装置も小型化でき
る。

【００７５】［プラズマの自己安定化現象］第１放電電
極９と第２放電電極１０は、必ずしも同数ずつ設置され
ていなければならないわけではない。例えば、第１放電
電極９が２つ、第２放電電極１０が１つという組み合わ
せを多数設置しても良い。プロセス圧力が変化した場合
でも、複数組の小さな放電電極群が配設されている場合
には、プラズマの自己安定化現象が起きるため、堆積プ
ロセスがより均一かつ安定に進行しやすい。

【００７６】プラズマの自己安定化現象とは、多数の放
電電極が配設されている状態で、プロセス条件が変化し
て放電状態が不安定になった場合に、最も安定に放電が
発生するように放電電極の組み合わせが変化するという
現象である。一般に、プラズマ放電では、圧力ｐと電極
間隔ｄの積ｐｄが重要なパラメータとなる。これはプラ
ズマ中で発生した電子やイオンが基板や電極などに入射
する確率がｐｄの関数となるためである。最適なｐｄの
値を選択すると、プラズマを最も安定に発生させること
ができる。

【００７７】本実施形態では、放電電極の組み合わせが
多数存在し得るため、最適なｐｄ値を満たすように、プ
ラズマの発生する放電電極の組み合わせが自然に決ま
る。以下、図８および図９参照しながら、この点を詳細
に説明する。

【００７８】まず、図８を参照する。圧力ｐが高い場
合、放電は隣接した放電電極９、１０間で発生する。例
えば圧力ｐが３００Ｐａの場合、例えば間隔１０ｍｍと
なる２つの電極間でプラズマが形成される。

【００７９】一方、圧力ｐが低い場合、図９に示すよう
に、放電は、より離れた放電電極９、１０間で発生する
ようになる。このときの圧力ｐが例えば１００Ｐａの場
合、例えば間隔３０ｍｍとなる電極間でプラズマが形成
される。

【００８０】このようなプラズマの自己安定化現象によ
り、従来のデュアルマグネトロンスパッタリングや多元
スパッタリングによるプロセスと比べて、より広いプロ
セス条件範囲で安定な堆積プロセスを実現することがで
きる。

【００８１】プラズマの自己安定化現象は、放電電極
９，１０が小型で、その数が多いほど、電極間隔が広い
範囲で自己調整されるため、好ましい。

【００８２】［マグネトロンスパッタリング］本発明
は、マグネトロンスパッタリングに応用することも可能
である。走査型のマグネット１を用いる場合、マグネッ
ト１の大きさを放電電極９、１０に対して十分大きく設
定することが好ましい。マグネット１の大きさを放電電
極９、１０より大きく設定すると、放電電極９、１０の
近傍に均一な磁場を発生させやすいからである。例え
ば、１つの放電電極の幅が１ｃｍ、電極間隔が１ｃｍ、
３種類の放電電極が交互に並んでいるとする。この場
合、マグネットの幅を６ｃｍ以上、望ましくは１２ｃｍ
以上に設定すれば、常にマグネットの影響を均等に３種
類のターゲットが受けることができるため、堆積プロセ
スの均一性が向上する。

【００８３】［シリコンスパッタリング］本施形態のス
パッタ装置は、シリコンのスパッタリングへ応用するこ
ともできる。以下、この場合を説明する。

【００８４】図４のスパッタ装置において、放電電極
９、１０の材料をシリコンに変更するだけで、ポリシリ
コンＴＦＴのチャネル半導体層を基板６上に堆積するこ
とができる。本発明によるスパッタ装置によれば、チャ
ネル半導体層中のボロン添加量を５×１０¹⁴〜５×１０
¹⁵ｃｍ^-3の間で調整するこどかできる。以下、この点を
詳細に説明する。

【００８５】まず、ボロンが１×１０¹⁴ｃｍ^-3で添加さ
れているシリコン（ターゲット材料Ｍ）で第１放電電極
９を構成し、ボロンが１×１０¹⁶ｃｍ^-3で添加されてい
るシリコン（ターゲット材料Ｎ）で第２放電電極１０を
構成する。

【００８６】上記構成の装置を用いると、図１０に示す
ように、第１放電電極９への負電位印加時間で定義され
るデューティ比を０から１まで変化させることにより、
堆積されるシリコン膜へのボロン添加量を１×１０¹⁴か
ら１×１０¹⁶ｃｍ^-3の間で制御することができる。

【００８７】これにより、ポリシリコンＴＦＴプロセス
へのシリコンスパッタリングプロセスの適用が可能とな
る。第１放電電極９の電極材料に含まれるボロン添加量
と第２放電電極１０の電極材料に含まれるボロン添加量
との差をより大きくすれば、より幅広い範囲でのボロン
濃度制御が可能になる。本実施形態によれば、ターゲッ
トを物理的に交換することなく、ポリシリコンＴＦＴの
製造上重要な不純物添加量の制御が可能となる。

【００８８】なお、本実施形態におけるプラズマ発生領
域と基板との距離は、従来の平行平板型スパッタ装置に
おけるプラズマ発生領域と基板との距離に比べて大きく
できるため、プラズマからのイオン照射による基板ダメ
ージが少ない。また、本実施形態の場合、必要であれ
ば、プラズマの状態を変化させることなく、プラズマと
基板間の距離を変化させることができる。これにより、
プラズマからのイオン照射ダメージを制御することがで
きる。

【００８９】また、基板にバイアス電圧を印加すること
によって基板に入射するイオンのエネルギを制御するこ
とも可能である。イオンのエネルギを積極的に利用する
イオンアシスト法によって膜質を向上させることもでき
る。

【００９０】また、半導体をターゲットとする場合、半
導体の種類はシリコンに限定されない。ＳｉＧｅの堆積
や化合物半導体の堆積に本発明を適用することもでき
る。

【００９１】［３組の放電電極］次に、図１１を参照し
ながら、３組の放電電極を用いる場合を説明する。

【００９２】図１１の装置は、第１放電電極９、第２放
電電極１０、第３放電電極１６を備えている。これらの
３組の電極間にプラズマが形成される。

【００９３】各電極９、１０、および１６の各々が異な
る材料Ｍ、Ｎ、およびＫから形成されている場合、堆積
される薄膜に材料Ｍ、Ｎ、Ｋを所望の組成比で導入する
ことができる。各電極への電圧印加の例は、図１２に示
される。この例では、周波数が約３３ｋＨｚのパルス電
圧が印加される。各電極への印加時間は１０マイクロ秒
であり、電極Ｍ、Ｎ、およびＫへの最大印加負電圧は、
それぞれ、−５８０、−２８０、および−３８０Ｖであ
る。上記の電圧における材料Ｍ、Ｎ、Ｋのスパッタ率
が０．３、０．３、０．４であるとすると、形成される
薄膜の組成は、Ｍ₃Ｎ₃Ｋ₄となる。

【００９４】なお、図１２の例では、３種類の放電電極
のうち、１種類の放電電極にパルス的な負電圧が印加さ
れているとき、他の２種類の放電電極の電位はゼロであ
る。３種類の放電電極への電圧印加の位相は約１２０°
ずつシフトしている。

【００９５】このように本実施形態によれば、装置を大
型化、複雑化させることなく、堆積膜の組成の均一で精
密な制御を実現できる。このことは、従来のデュアルマ
グネトロンスパッタリングや多元スパッタリング法では
困難であった、シリコン中への不純物濃度を制御する場
合でも、３種類の異なる不純物濃度を持ったターゲット
を使用することにより、２種類のターゲットを使用する
場合よりも広い範囲で精度良く不純物濃度を制御するこ
とが可能となる。

【００９６】なお、アルミニウムは低抵抗材料として知
られているが、半導体プロセスに適用するには高温プロ
セス時に発生するヒロックと呼ばれる膜の突起を防ぐ必
要がある。これは、ある一定量の不純物をアルミニウム
に添加することで防ぐことができるが、不純物の添加量
が多すぎる場合には抵抗が高くなってしまう。そのた
め、その添加量を精密に制御する必要がある。２組の放
電電極群をそれぞれ純アルミニウムと２０％の不純物を
含むアルミニウムで形成した場合と、純アルミニウムと
１０％の不純物を含むアルミニウムで形成した場合を比
較すると、前者は不純物濃度を０〜２０％の広い範囲で
制御することが可能であるが、制御精度は後者の半分で
ある。ところが純アルミニウムと１０％、２０％それぞ
れの不純物を含むアルミニウムの３組の放電電極群を使
用することにより、０〜２０％の広範囲で、しかも制御
精度を落とすことなく、不純物濃度を制御することが可
能となる。

【００９７】本実施形態では、３組の放電電極への入力
電圧を変化させることにより、３種類のターゲット材料
から組成を自由に変えて薄膜を形成できる。３組以上の
放電電極を使用してもよい。

【００９８】［放電電極の平面レイアウト］図１３に示
すように、第１放電電極９および第２放電電極１０は、
櫛形電極パターンを有するように配置され得る。第１放
電電極９および第２放電電極１０には、別々の出力信号
が印加される。複数の第１放電電極９は、相互接続部に
よって一体的に形成されている。同様に、複数の第２放
電電極１０も、相互接続部によって一体的に形成されて
いる。

【００９９】図１１に示すように、第１放電電極９、第
２放電電極１０、第３放電電極１６に３種類以上の出力
信号を印加する場合には、図１４に示すように、放電電
極９、１０、および１６を構成する３種類の矩形電極部
分を並行して配置してもよい。この場合、これら矩形電
極部分は、それぞれ、絶縁体１１に空けられたコンタク
トホール１８を介して信号配線１９に接続されている。
具体的には、中央部を走る信号配線１９は第１放電電極
９を相互接続し、一方の端付近を走る信号配線１９は第
２放電電極１０を相互接続し、他方の端付近を走る信号
配線１９は、第３放電電極１６を相互接続している。各
信号配線１９には、ターゲット面の周辺部に配設された
信号入力部１７から出力信号（所定の電圧）が入力され
る。

【０１００】堆積プロセスの均一性を向上するには、放
電電極をより細分化するのも効果的である。図１５に示
すように、第１放電電極９および第２放電電極１０がド
ットパターンを有するように配置され、隣接する放電電
極に互いに異なる出力信号が入力されるようにしてもよ
い。

【０１０１】また、図１６に示すように、第１放電電極
９、第２放電電極１０、および第３放電電極１６がドッ
トパターンを有するように配置され、最近接の放電電極
には全て異なる出力信号が入力されるようにしてもよ
い。近接した３つの電極には、全て異なる信号が入力さ
れる。

【０１０２】このような放電電極の配置は、液晶表示装
置の絵素配列について「デルタ配列」と呼ばれる配置に
類似している。図１５及び図１６に示す放電電極の配設
によれば、基板表面に対向する面の広い範囲にわたって
プラズマが均一に形成されるため、堆積膜の面内均一性
を向上させることができる。

【０１０３】［反応性スパッタリング］次に、図１７を
参照しながら、反応性スパッタリング法により、基板上
に酸化シリコン膜のような絶縁膜を形成する場合を説明
する。この場合、同１の材料（材料Ｍ）から第１放電電
極９及び第２放電電極１０を使用することができる。

【０１０４】まず、反応性ガスであるＯ²ガスなどが導
入されたチャンバ内に基板６と対向して配置されるセラ
ミックなどからなる絶縁体１１が備えられている。材料
Ｍ（例えばシリコンなど）から形成された第１放電電極
９および第２放電電極１０が絶縁膜１１内もしくは表面
に取り付けられている。

【０１０５】反応性スパッタリング法は、通常のスパッ
タリング法において使用するアルゴンガス等の放電ガス
に窒素ガスや酸素ガス等の反応性ガスを付加することに
より、反応性ガスとターゲット材より放出されるスパッ
タ粒子とを反応させて化合物薄膜を生成する方法であ
る。

【０１０６】第１放電電極９が、より低い負電位にある
場合、第１放電電極９の表面でスパッタリング現象が起
き、堆積プロセスが進行する。これと同時に、第２放電
電極１０の表面は、化学反応で生成された絶縁膜（例え
ば酸化シリコンなど）で覆われていく。

【０１０７】しかし、放電電極９および１０の電位を周
期的に反転させると、第２放電電極１０が、より低い負
電位になるときに第２放電電極１０の表面を覆っていた
絶縁膜がスパッタされ、取り除かれる。このため、ター
ゲットクリーニングのために、堆積プロセスを中断する
ことなく、プラズマを安定的に形成できる。

【０１０８】上記の現象は一対のターゲットを使用した
デュアルマグネトロンスパッタリングでも起こり得る。
しかし、本発明によるスパッタ装置では、上記の現象
が、複数の放電電極９、１０間で同時に発生する。ま
た、前述したように、プラズマ状態がより安定化させる
ようにプラズマを発生させる電極の組み合わせが自然に
決定される（プラズマ自己安定化現象）ために、堆積プ
ロセスをより均一に、より安定に行なうことが可能とな
る。このプラズマの自己安定化現象は、異種ターゲット
間でも起こりうる。

【０１０９】従来、反応性スパッタリングによる絶縁膜
堆積プロセスは、ターゲット材が絶縁膜によって容易に
被覆されるために困難であったが、本発明によれば、こ
れを容易に実現できる。

【０１１０】［放電電極間距離］次に、図１８を参照す
る。

【０１１１】図１８に示す構成では、第１放電電極９と
第２放電電極１０との距離（ギャップ）が狭く設計され
ている。放電電極９、１０の間隔が広くなるほど、高エ
ネルギのイオンが絶縁体１１の表面にも衝突する機会が
増えるため、絶縁体１１を形成する材料が堆積した膜に
混入する可能性が高まる。通常、絶縁体１１のスパッタ
リング率は、金属や半導体のターゲットにおけるスパッ
タリング率に比べて十分小さい。しかし、堆積膜中の不
純物混入が膜の性質を劣化させる場合には、図１８に示
すように、放電電極９、１０の間隔（隙間）を十分に小
さくすることが好ましい。このように放電電極間隔が縮
小すれば、高エネルギイオンによって絶縁体からスパッ
タされた粒子が堆積中の膜への混入することを防ぐこと
ができる。

【０１１２】放電電極９、１０の間隔は、放電電極間の
ギャップ部分で放電が生じない程度に小さくすればよ
い。放電電極間のギャップ部分で放電が発生しないと、
一方の放電電極材料が他の放電電極に付着することを抑
制しやすくなるため、電極間汚染を効果的に防止でき
る。

【０１１３】（実施形態２）図１９、図２０、および図
２１を参照しながら、本発明によるスパッタ装置の第２
の実施形態を説明する。

【０１１４】本実施形態と最初の実施形態との主要な差
異は、放電電極の形状にある。本実施形態では、放電電
極９、１０が絶縁体１１から突出するように配置されて
いる。この場合、第１放電電極９と第２放電電極１０の
間には、図１７などに示す湾曲した電界だけでなく、絶
縁体１１の表面に平行な強い電界Ｅが発生する。放電電
極９、１０の断面が矩形ある場合、上記の電界Ｅによっ
て加速されたＡｒ⁺イオンが、放電電極９、１０の側面
に略垂直に衝突することになる。その結果、スパッタさ
れたターゲット材料は、基板６に向かう方向へではな
く、隣接する他の放電電極の方向へ弾き飛ばされる。こ
のため、放電電極９および１０の表面に他放電電極の材
料が付着し、汚染されてしまう。

【０１１５】これを防ぐために本実施形態では、絶縁体
１１の表面から突出する各放電電極９、１０の側面が、
第１放電電極９と第２放電電極１０を結ぶ線（絶縁体１
０の表面に平行な線）に対して傾斜し、各放電電極の側
面と基板６の表面との間に形成される角度が９０°未満
になっている。

【０１１６】図１９および図２０の例では、放電電極
９、１０の断面が三角形をしており、放電電極９、１０
の側面が絶縁体１１の表面に対して約４５度の角度を形
成している。このため、上記電界Ｅによって図中水平方
向から飛んできたＡｒ⁺イオンによつてスパッタされた
ターゲット粒子は、図１９および図２０に示すように、
基板６の方向に向かうことになる。

【０１１７】放電電極９、１０の側面は平面である必要
はなく、図２１に示すように、放電電極９、１０の表面
は曲面であってもよい。図２１の例では、放電電極９の
断面形状は半円である。このため、放電電極９の表面と
図２１の電界Ｅとの角度が放電電極６の表面における位
置によって異なっており、電界Ｅに沿って飛来したＡｒ
⁺イオンの衝突位置に応じて、スパッタ粒子の弾き飛ば
される方向が変わる。このため、堆積膜の厚さや特性が
基板６の全体にわてった均一化されやすくなる本実施形
態においては、放電電極自体が図１９〜図２１に示す断
面形状を持っているが、このような断面形状をもつ導電
部材上に略均一な厚さを持つターゲット材料層が設けら
れていても良い。その場合、ターゲット材料層は、必ず
も導電性材料である必要はない。また、芯となる導電部
材の断面形状を任意とし、その表面を覆うターゲット材
料の表面が上記のような断面形状の外形を持つものであ
ってもよい。

【０１１８】本実施形態によれば、放電電極の断面形状
を変化させることにより、堆積膜の厚さや成分比などの
基板面内均一性を向上させることができ、また、放電電
極同士の相互汚染を防ぐことができる。従来のスパッタ
装置であれば、同様のことは、プロセスガス導入口の位
置変更や、ターゲット電極を面内で移動させるなどの特
別の走査機構を付与しなければ実現できなかった。

【０１１９】なお、本実施形態においても、放電電極
９、１０の平面的な配置は、実施形態１のように、櫛歯
電極構造やドットパターン構造を有し得ることは言うま
でもない。

【０１２０】放電電極９、１０への出力信号の入力は、
絶縁体１１の放電電極９、１０が設けられる面と異なる
面に設ける、或いは絶縁体１１の内部に信号配線を設け
の信号配線を介して入力してやればよい。

【０１２１】（実施形態３）図２２および図２３を参照
しながら、本発明によるスパッタ装置の第３の実施形態
を説明する。

【０１２２】本実施形態のスパッタ装置の基本構成は、
実施形態１の構成と同様である。異なる点は、本実施形
態のスパッタ装置では、第１放電電極９と第２放電電極
１０との間に、少なくとも１つのガス導入口１５が形成
され、そこからＡｒガスが基板６に流れ出す点にある。
ガス導入口１５は、例えば直径０．１〜１ｍｍの孔また
は幅０．１〜１ｍｍ程度の溝状開口部である。

【０１２３】より具体的には、ターゲットを兼ねたの第
１放電電極９および第２放電電極１０が、例えば１０ｍ
ｍ間隔で絶縁体１１の表面に平行に配置されている。各
放電電極９、１０は、いずれも、直方体形状（縦：４０
０ｍｍ、横：１０ｍｍ、厚さ：５ｍｍ）を有している。
第１放電電極９と第２放電電極１０との間（中央部）に
は、直径０．５ｍｍのガス導入口１５が２ｍｍの間隔で
複数個配置されている。このガス導入口１５からは、キ
ャリアガスであるＡｒガスが例えば１０００ｓｃｃｍの
流量で導入される。チャンバ内容積が６０リットルの場
合、圧力は例えば１Ｐａに調節される。

【０１２４】本実施形態では、第１放電電極９および第
２放電電極１０とステージ（図示せず）との距離が５０
ｍｍに設定されており、ガス導入口１５とステージ（図
示せず）との距離は５５ｍｍである。

【０１２５】本実施形態では、材料ＭとしてＡｌ、材料
ＮとしてＴｉを用いている。本発明で採用し得るターゲ
ット材料は、これらに限定されず、Ｔａ（タンタル）、
Ｍｏ（モリブデン）、Ｃｕ（銅）、ＩＴＯ等のスパッタ
可能な材料であれば良い。また、キャリアガスとして
は、Ａｒ以外のガス（例えば不活性ガス）を用いてもよ
い。不活性ガスに代えて、または、不活性ガスととも
に、化学的に活性なガスを使用し、反応性スパッタリン
グを行なうことも可能である。

【０１２６】本実施形態のスパッタ装置において、第１
放電電極９の材料Ｍがスパッタされることにより、第２
放電電極１０の表面が材料Ｍで厚く覆われると、その後
に第２放電電極１０の表面をスパッタしたとき、堆積さ
れる膜の組成比が変化する可能性がある。このため、こ
れら放電電極９、１０間で相互に他方の材料が付着する
ことをできる限り防止する必要がある。

【０１２７】本実施形態では、図２２に示すように、第
１放電電極９からスパッタされた粒子は、ガス導入口１
５から導入されたキャリアガスによって基板６上へ輸送
される。第１放電電極９からスパッタされた粒子は、プ
ロセスガス流に阻まれて第２放電電極１０に到達しにく
くなる。すなわち、第１放電電極９から第２放電電極１
０に向けてスパッタされた粒子があっても、途中のガス
導入口１５から導入されたプロセスガスと衝突し、飛行
方向を基板側へと変えられるため、第２放電電極１０に
到達することが困難になる。同様に、第２放電電極１０
からのスパッタが生じているときには、図２３に示すよ
うに、スパッタ粒子がプロセスガス流に阻まれて第１放
電電極９に到達しにくくなる。こうして、放電電極間の
相互膜付着を抑制することが可能となる。

【０１２８】本実施形態においては、異なる材料Ｍおよ
びＮの合金膜、積層膜、または単一の材料からなる膜の
いずれについても、ターゲット交換等を行なわずに容易
に堆積することができる。

【０１２９】なお、反応性スパッタリングを行なう場合
は、ターゲット材と反応しやすいガス（酸素など）は、
電極材料から出来るだけ遠い位置（例えば、基板付近）
に別途設けられた他のガス導入口から導入し、Ａｒガス
などのターゲット材と反応しないガスのみを電極間のガ
ス導入口から導入するようにしてもよい。これにより、
酸素ラジカルなどのターゲット表面を変質される粒子
は、第１放電電極９や第２放電電極１０に到達しにくく
なる。また、堆積プロセスの均一性も、ガス流量および
圧力を最適化することにより改善することができる。

【０１３０】（実施形態４）図２４を参照しながら、本
発明によるスパッタ装置の第４の実施形態を説明する。
本実施形態では、堆積膜の均一性を向上させるために、
絶縁体１１の表面上で第１放電電極９や第２放電電極１
０およびマグネット１が基板６に対向する面内を横方向
に走査さできる（移動できる）構造を採用している。

【０１３１】具体的には、本実施形態のスパッタ装置
は、容積６０リットルのチャンバ４内に、縦：４００ｍ
ｍ、横：５００ｍｍ、厚さ：５０ｍｍのステージ７を備
え、ステージ７上に縦：３２０ｍｍ、横：４００ｍｍ、
厚さ：０．７ｍｍの基板６が載置されている。基板６と
対向して配置される例えば永久磁石からなる縦：４２０
ｍｍ、横：１００ｍｍ、厚さ：５０ｍｍのマグネット１
上に、ターゲット材を兼ねた縦：４００ｍｍ、横：１０
ｍｍ、厚さ：５ｍｍの直方体形状の第１放電電極９およ
び第２放電電極１０が１０ｍｍ間隔で互いに平行に複数
配置されている。

【０１３２】第１放電電極９および第２放電電極１０
は、各々、材料Ｍ（アルミニウム）および材料Ｎ（チタ
ン）から形成されており、チャンバ４の外部に設けられ
た出力電源５と接続されている。

【０１３３】出力電源５から第１放電電極９と第２放電
電極１０にパルス状ＤＣ電圧（−５００Ｖ）またはＲＦ
電圧が印加される。第１放電電極９の材料ＭはＡｌであ
り、第２放電電極１０の材料ＮはＴｉである。

【０１３４】堆積時には、各放電電極９、１０を基板６
に対して所定速度で移動させる結果、放電電極９、１０
からスパッタされる材料Ｍおよび材料Ｎの粒子を基板６
の広い範囲にわたって一様に堆積することができ、基板
面内における堆積膜の厚さおよび成分比などを均一化で
きる。

【０１３５】本実施形態においては、マグネット１を起
動させ、マグネトロンスパッタリングを行なうこともで
きる。この場合、放電電極９、１０の付近に高密度のプ
ラズマが形成される。本実施形態では、このマグネット
１が放電電極９、１０とともに移動するため、基板を移
動させたり、高速で回転させることなく、放電電極から
スパッタされた堆積物質の粒子を基板上に均一に堆積す
ることができる。

【０１３６】図２４では、２つの放電電極が示されてい
るが、放電電極の数は３つ以上でもよい。

【０１３７】（実施形態５）図２５を参照しながら、本
発明によるスパッタ装置の第５の実施形態を説明する。

【０１３８】本実施形態と前述の各実施形態との主要な
差異は、本実施形態では放電電極の間隔を変化させるこ
とを可能にした点にある。このような構造によれば、チ
ャンバ内の圧力を所定のレベルに保ちながら、安定した
プラズマを形成することが可能となる。

【０１３９】一般に、プラズマの状態を表す指標の一つ
に、電極間隔と圧力の積が挙げられる。従来のスパッタ
装置では、電極間隔を大きく変化させることが物理的に
不可能であったが、本発明では電極間隔を大きく変化さ
せることが可能である。このため、プラズマ状態を変え
ずに、プロセス圧力（チャンバ内の圧力）を従来より大
きく変化させることが可能となる。

【０１４０】例えば、薄膜材料への不純物汚染を低減す
るために、非常に高真空で堆積することが要求される場
合がある。また反応性スパッタリングプロセスで反応性
ガスとターゲットからスパッタされる粒子の反応性を向
上するためには、プロセス圧力を増加する必要がある。
しかし、従来のスパッタリング装置ではプロセス圧力を
変化させることが非常に困難であった。原理的には圧力
を１桁変化させるには、電極間隔も１桁変化させる必要
があるからである。例えば、１Ｐａの圧力で５０ｍｍと
いう電極間隔で放電を行なっていた場合、圧力を０．１
Ｐａに減少させるには、電極間隔を５００ｍｍに広げる
必要がある。また、圧力を５０Ｐａに増加させるには、
電極間隔を１ｍｍにする必要がある。このように大きく
電極間隔を変更することは、従来のスパッタリング装置
では、実質的に不可能である。

【０１４１】本実施形態のスパッタ装置では、放電電極
の間隔が電極−基板間隔と独立して調節され、しかも、
かなり広い範囲（例えば０．５ｍｍ〜５００ｍｍなど）
で自由に変更することができる。また、本実施形態によ
れば、電極間隔を変更しなくても、放電が最も安定に発
生する電極のペアで放電が選択的に発生する（放電の自
己安定化現象）ため、電極間隔の稼動範囲がガス圧力の
変化に対して十分でない場合でも、プラズマを安定して
発生させることができる。

【０１４２】（実施形態６）図２６を参照しながら、本
発明によるスパッタ装置の第６の実施形態を説明する。

【０１４３】放電電極は、必ずしも基板６やステージ７
に対して常に平行に配設される必要はない。本実施形態
では、図２６に示すように、絶縁体１１の表面が湾曲
し、曲面を構成している。このような絶縁体１１上に第
１放電電極９および第２放電電極１０が形成されると、
基板６の中央部と周辺部でターゲット−基板間距離が異
なる。基板の位置によってターゲット−基板間距離を最
適化すれば、堆積した膜の均一性を更に向上させること
が可能になる場合もある。

【０１４４】絶縁体１１の表面は、曲面から構成されて
いる必要はなく、複数の平面から項構成されていても良
い。この場合、各平面は、ステージ７の表面に対して異
なる傾斜角度を有していもよいし、また、各平面からス
テージ７までの距離が位置によって異なっていてもい。

【０１４５】上記の構成を採用することにより、放電電
極で基板の走査しなくても、従来のデュアルマグネトロ
ンスパッタリングや多元スパッタリング法に比べて堆積
膜の組成の均一性を高めることができる。

【０１４６】（実施形態７）図２７を参照しながら、本
発明によるスパッタ装置の第７の実施形態を説明する。

【０１４７】本実施形態では、２種類の放電電極群の他
に、従来のスパッタリング装置に用いられているアノー
ド電極（接地電極）３が設けられている。接地電極３を
用いることにより、第１放電電極９および第２放電電極
１０からのスパッタ粒子を同時に堆積にさせることがで
きるため、堆積速度を向上することができる。

【０１４８】本実施形態によれば、第１放電電極９およ
び第２放電電極１０のそれぞれには、異なった電圧を異
なった期間で印加できる。例えば、電圧−３００Ｖの印
加時に、材料Ｍからなるターゲット材のスパッタ率が
０．３、電圧−２００Ｖ印加時に材料Ｎからなるターゲ
ット材のスパッタ率が０．１であるとする。この場合、
材料Ｍから形成された第１放電電極９に−３００Ｖ、材
料Ｎから形成された第２放電電極１０に−２００Ｖを印
加して堆積を行なえば、Ｍ₃Ｎ複合膜が形成される。接
地電極３を設けず、第１放電電極９および第２放電電極
１０からのスパッタを交互に行う場合と比較して、本実
施形態では両放電電極からのスパッタを同時に行なうこ
とが可能であるため、より速い堆積速度で複合膜や合金
膜を堆積できる。アノード電極と放電電極群に印加する
電圧は、直流電圧でもよい。

【０１４９】以上説明してきたように、本発明の実施形
態１〜７によれば、装置を大型化することなく、厚さや
膜質が均一な膜を堆積することが可能となる。

【０１５０】（実施形態８）以下、放電電極の間隔やサ
イズについて、その詳細を説明する。

【０１５１】図２８は、電極間隔（カソード電極とアノ
ード電極との間の距離）を示す断面図であり、図２８
（ａ）は従来の平行平板型ＤＣスパッタ装置の場合を示
し、図２８（ｂ）は、本発明による実施形態の場合を示
している。

【０１５２】前述したように、プラズマの状態は圧力ｐ
と電極間隔ｄの積に依存する。図２８（ａ）に示す電極
を持つＤＣスパッタリング装置の場合、カソード電極３
０とアノード電極３２との距離をｄとすると、１ｍＴｏ
ｒｒ・ｃｍ＜ｐｄ＜１００ｍＴｏｒｒ・ｃｍの関係式が
満たされる場合に、電極３０と電極３２との間に安定し
たプラズマが形成される。

【０１５３】一方、本発明による場合は、放電電極９お
よび１０が交互にカソード電極またはアノード電極とし
て機能する。このため、放電電極９および１０の間隔を
Ｄとすると、１ｍＴｏｒｒ・ｃｍ＜ｐＤ＜１００ｍＴｏ
ｒｒ・ｃｍの関係式を満たせすとき、放電電極間でプラ
ズマが安定的に形成される。プラズマの安定度を高める
には、５ｍＴｏｒｒ・ｃｍ＜ｐＤ＜５０ｍＴｏｒｒ・ｃ
ｍであることが好ましい。

【０１５４】以上のことから、例えばｐ＝１０ｍＴｏｒ
ｒの場合、電極間隔Ｄは０．５ｃｍ＜Ｄ＜５ｃｍとなる
ように調節されることが好ましい。

【０１５５】更に、放電電極間だけではなく、放電電極
の全面でプラズマを安定的に形成するには、１ｍＴｏｒ
ｒ・ｃｍ＜ｐ（Ｌ₁／２＋Ｄ＋Ｌ₂／２）＜１００ｍＴｏ
ｒｒ・ｃｍの関係式が満たされることが好ましい。ここ
で、Ｌ₁は放電電極９の幅、Ｌ₂は放電電極１０の幅を示
している。この場合、プラズマの安定度を高めるには、
５ｍＴｏｒｒ・ｃｍ＜ｐ（Ｌ₁／２＋Ｄ＋Ｌ₂／２）＜５
０ｍＴｏｒｒ・ｃｍであることがより好ましい。

【０１５６】以上のことから、例えば、ｐ＝１０ｍＴｏ
ｒｒ、Ｄ＝０．５ｃｍに設定した場合、Ｌ₁＋Ｌ₂＜９ｃ
ｍを満足することが好ましい。なお、ターゲット（放電
電極）のスパッタによる基板上での成膜レートは、放電
電極９の幅Ｌ₁および放電電極９Ｌ₂にも依存し、Ｌ₁お
よびＬ₂が大きいほど、成膜レートも大きくなる。従っ
て、成膜レートを大きくするためには、上記関係式を満
足する範囲で、Ｄを小さくし、Ｌ₁およびＬ₂を大きくす
ることが望ましい。

【０１５７】次に、図２９（ａ）および（ｂ）を参照し
ながら、放電電極に電圧を印加する装置の構成を詳細に
説明する。

【０１５８】図２９（ａ）は、本発明のスパッタ装置に
用いられる電圧印加装置の構成例を示すブロック図であ
る。この電圧印加装置によれば、パルス的な電圧を第１
および第２の放電電極に交互に印加することができる。

【０１５９】図２９（ａ）の電圧印加装置は、２つの直
流電源４１および４２を備えている。直流電源４１の出
力電位Ｖ１および接地電位は、２つのスイッチング回路
４３および４４を介して出力端子４９に出力される。同
様に、直流電源４２の出力電位Ｖ２および接地電位は、
２つのスイッチング回路４５および４６を介して出力端
子５０に出力される。スイッチング回路４３〜４６は、
例えば、リレーや半導体スイッチによって構成される。

【０１６０】これらのスイッチング回路４３〜４６の動
作は、制御信号発生器４０が出力する制御信号Ｃ１およ
びＣ２によって制御される。制御信号Ｃ１およびＣ２
は、図２９（ｂ）に示すような波形を有している。

【０１６１】スイッチング回路４４には信号反転回路４
７によって反転した制御信号Ｃ１が入力されるため、ス
イッチング回路４３およびスイッチング回路４４は１８
０°ずれた位相で導通状態／非導通状態の間を切り替え
られることになる。このため、出力端子４９に表れる電
位は、制御信号Ｃ１の波形に同期して直流電源４１の出
力電位Ｖ１と接地電位との間で周期的に変化する。同様
に、スイッチング回路４６には信号反転回路４８によっ
て反転した制御信号Ｃ２が入力されるため、出力端子５
０に表れる電位は、制御信号Ｃ２の波形に同期して直流
電源４２の出力電位Ｖ２と接地電位との間で周期的に変
化する。

【０１６２】制御信号Ｃ１およびＣ２は、図２９（ｂ）
に示すように１８０°の位相差を有しているため、出力
端子４９にＶ１の電位が出力されているとき、出力端子
５０には接地電位が出力される。一方、出力端子４９に
接地電位が出力されているとき、出力端子５０には電位
Ｖ２が出力される。

【０１６３】直流電源４１および４２が出力する電位の
レベルや制御信号Ｃ１およびＣ２の波形を調節すること
により、各放電電極に対する電圧印加を制御することが
可能になる。３種類以上の放電電極（ターゲット）に電
圧を印加するには、図２９（ａ）の構成に対して、直流
電源およびスイッチング回路などの組を更に付加すれば
よい。

【０１６４】

【発明の効果】本発明によれば、少なくとも一組の放電
電極（ターゲット）を基板に対向する位置に配置し、交
互にスパッタするため、装置を大型化することなく、厚
さや膜質が均一な膜を堆積することが可能となる。

【０１６５】また、ターゲットとして機能する複数の放
電電極間で放電を行なうため、ターゲット材や装置構造
などのハード面を変更することなく、プロセス条件など
のソフト面だけの変更で複合膜の膜組成の制御を行なう
ことができる。更に、放電電極の電極形状を制御するだ
けで、基板面内における堆積膜の厚さや成分比の均一性
を向上させることができ、放電電極同士の相互汚染を防
ぐこともできる。

【図面の簡単な説明】

【図１】従来のスパッタ装置（マグネトロンスパッタ装
置）である。

【図２】従来のデュアルマグネトロンスパッタリング装
置の概略図である。

【図３】従来の多元スパッタリング装置の概略図であ
る。

【図４】本発明による実施形態１のスパッタ装置の概略
断面図である。

【図５】図４の一部を拡大した図（第１放電電極９が負
電位）である。

【図６】図４の一部を拡大した図（第２放電電極１０が
負電位）である。

【図７】実施形態１の電極への印加電圧の時間変化を示
す図である。

【図８】実施形態１のスパッタ装置の放電状態（高圧力
時）を示す図である。

【図９】実施形態１のスパッタ装置の放電状態（低圧力
時）を示す図である。

【図１０】実施形態１のシリコン膜へのボロン添加量
と、第１放電電極９への印加電圧時間依存性を示す図で
ある。

【図１１】実施形態１において、３組の放電電極を用い
る場合を示す図である。

【図１２】実施形態１の電極への印加電圧の時間変化を
示す図である。

【図１３】実施形態１のスパッタ装置の電極構造を示す
概略平面図である。

【図１４】実施形態１のスパッタ装置の電極構造を示す
概略平面図である。

【図１５】実施形態１のスパッタ装置の電極構造を示す
概略平面図である。

【図１６】実施形態１のスパッタ装置の電極構造を示す
概略平面図である。

【図１７】実施形態１において、反応性スパッタリング
法を行なう場合を示す図である。

【図１８】実施形態１において、放電電極間隔を短くし
た状態を示す図である。

【図１９】実施形態２において、放電電極の断面を三角
形としたときのスパッタリングの様子を示す概略断面図
（第１放電電極９が負電位）である。

【図２０】実施形態２において、放電電極の断面を三角
形としたときのスパッタリングの様子を示す概略断面図
（第２放電電極１０が負電位）である。

【図２１】実施形態２において、放電電極の断面を半円
としたときのスパッタリングの様子を示す図（第１放電
電極９が負電位）である。

【図２２】実施形態３における電極構造および膜形成の
様子を示す概略断面図（第１放電電極９が負電位）であ
る。

【図２３】実施形態３における電極構造および膜形成の
様子を示す概略断面図（第２放電電極１０が負電位）で
ある。

【図２４】実施形態４におけるスパッタ装置の概略断面
図である。

【図２５】実施形態５におけるスパッタ装置の概略断面
図である。

【図２６】実施形態６におけるスパッタ装置の概略断面
図である。

【図２７】実施形態７のスパッタ装置の概略断面図であ
る。

【図２８】電極間隔（アノード電極とカソード電極との
間の距離）を示す断面図であり、（ａ）は従来の平行平
板型ＤＣスパッタ装置の場合を示し、（ｂ）は、本発明
による実施形態の場合を示している。

【図２９】（ａ）は本発明のスパッタ装置に用いられる
電圧印加装置の構成例を示すブロック図であり、（ｂ）
は制御信号の波形図である。

【符号の説明】

１マグネット２カソード電極（ターゲット）３アノード電極（接地電極）４チャンバ５、８電圧印加装置６基板７ステージ９第１放電電極１０第２放電電極１１絶縁体１２成膜された複合膜ＭｘＮｙ１５プロセスガス導入口１６第３放電電極１７信号入力部１８コンタクトホール１９信号配線２０第１カソード電極２１第２カソード電極２２基板搬送用トレイ２３第３カソード電極２４回転式基板ステージ４０制御信号発生器４１、４２直流電源４３〜４６スイッチング回路４７、４８信号反転回路４９、５０出力端子Ｃ１、Ｃ２制御信号

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H088 FA17 FA18 FA30 HA01 MA20 4K029 BA23 BA35 BD02 CA05 CA06 DA06 DC03 DC04 DC12 DC16 DC28 DC35 DC46 EA09 4M104 BB02 BB04 BB14 BB16 BB17 BB36 DD39 DD40 DD42 HH20 5F103 AA08 BB09 BB14 BB22 BB23 DD16 RR04

Claims

【特許請求の範囲】

【請求項１】ターゲット材料をスパッタすることによ
り、前記ターゲット材料から離れて配置された被処理物
上に前記ターゲット材料の少なくとも一部を堆積するス
パッタ装置であって、少なくとも表面部分がターゲット材料から形成された複
数の放電電極と、被処理物を載せるステージと、を備え、前記放電電極は、少なくとも１つの第１放電電極と、少なくとも１つの第２放電電極と、を有しており、向きが周期的に変化する電界を前記第１放電電極と前記
第２放電電極との間に形成することにより、前記第１放
電電極および第２放電電極を交互にスパッタする、スパ
ッタ装置。
【請求項２】第１周期で変化する第１電圧を前記第１
放電電極に印加し、第２周期で変化する第２電圧を前記
第２放電電極に印加する、請求項１に記載のスパッタ装
置。
【請求項３】前記第１周期および前記第２周期の大き
さは、いずれも、１ＭＨｚ以下である請求項２に記載の
スパッタ装置。
【請求項４】前記第１周期は前記第２周期に等しく、
前記第１電圧の位相と前記第２電圧の位相は略１８０°
ずれている請求項３に記載のスパッタ装置。
【請求項５】前記第１放電電極および前記第２放電電
極は、相互に異なるターゲット材料から形成されている
請求項１から４のいずれかに記載のスパッタ装置。
【請求項６】前記第１放電電極および前記第２放電電
極の各々は、導電体部分と、前記導電体部分の表面に形成されたターゲット材料部分
と、を有している請求項１から４のいずれかに記載のス
パッタ装置。
【請求項７】前記第１放電電極と前記第２放電電極の
内、少なくとも一方の放電電極の断面形状は、三角形ま
たは半円である請求項１から６のいずれかに記載のスパ
ッタ装置。
【請求項８】ガス導入口が前記第１放電電極と前記第
２放電電極との間に設けられている請求項１から７のい
ずれかに記載のスパッタ装置。
【請求項９】前記放電電極の間隔は可変である請求項
１から８のいずれかにに記載のスパッタ装置。
【請求項１０】前記第１放電電極および前記第２放電
電極は、前記ステージに対して移動可能である請求項１
から７のいずれかに記載のスパッタ装置。
【請求項１１】前記第１放電電極および前記第２放電
電極とともに移動可能なマグネットを備えている請求項
１０に記載のスパッタ装置。
【請求項１２】前記第１放電電極および前記第２放電
電極以外に、ターゲットとして機能する表面を有する第
３放電電極を更に備えている請求項１から１１のいずれ
かに記載のスパッタ装置。
【請求項１３】前記第１放電電極および前記第２放電
電極は、前記被処理物に対向する面内においてドット状
に配列されている請求項１から１２のいずれかに記載の
スパッタ装置。
【請求項１４】前記第１放電電極および前記第２放電
電極が配置されている面と前記被処理物との距離は、位
置によって異なっている請求項１から１２のいずれかに
記載のスパッタ装置。
【請求項１５】ターゲット材料をスパッタすることに
より、前記ターゲット材料から離れて配置された被処理
物上に前記ターゲット材料の少なくとも一部を堆積する
スパッタする薄膜作製方法であって、少なくとも表面部分がターゲット材料から形成された複
数の放電電極間の間において、向きが周期的に変化する
電界を形成し、それによって、各放電電極を周期的にス
パッタする、薄膜作製方法。