[go: up one dir, main page]

JP2003078062A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP2003078062A
JP2003078062A JP2001268720A JP2001268720A JP2003078062A JP 2003078062 A JP2003078062 A JP 2003078062A JP 2001268720 A JP2001268720 A JP 2001268720A JP 2001268720 A JP2001268720 A JP 2001268720A JP 2003078062 A JP2003078062 A JP 2003078062A
Authority
JP
Japan
Prior art keywords
conductor
wiring
layer
terminal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001268720A
Other languages
English (en)
Other versions
JP3879461B2 (ja
Inventor
Hiroshi Sugimoto
洋 杉本
Tatsuya Otaka
達也 大高
Shigeji Takahagi
茂治 高萩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001268720A priority Critical patent/JP3879461B2/ja
Priority to US10/232,661 priority patent/US6924987B2/en
Publication of JP2003078062A publication Critical patent/JP2003078062A/ja
Priority to US11/073,615 priority patent/US7217370B2/en
Application granted granted Critical
Publication of JP3879461B2 publication Critical patent/JP3879461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H10W70/65—
    • H10W70/685—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H10W70/655—
    • H10W72/07251—
    • H10W72/20—
    • H10W72/90—
    • H10W72/923—
    • H10W72/9415—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 （修正有） 【課題】マイクロストリップ構造の配線基板において、
特性インピーダンスの制御を容易にする。 【解決手段】第１絶縁層１０１の表面に第１導体層２０
１が設けられ、前記第１絶縁層の前記第１導体層が設け
られた面と対向する面に第２導体層２０２が設けられ、
前記第１絶縁層１０１に設けられた前記第２導体層２０
２上に、第２絶縁層１０２を介在させて第３導体層３０
２が設けられた配線基板であって、第２導体層２０２に
は、第１導体層２０１に設けられた前記導体配線のう
ち、半導体チップにグラウンド電位の電源を供給するグ
ラウンド用配線２０１Ａとビア３０２Ａにより接続され
た導体パターン２０１Ａのみが設けられ、第２導体層２
０２に設けられた導体パターンは、電源用配線２０１Ｂ
と前記電源用端子を接続するビア３０３Ｂ及び信号用配
線２０１Ｃと信号用配線２０１Ｃを接続するビア３０３
Ｃの周辺を除く領域の全面に広がっている配線基板であ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板及びその
製造方法に関し、特に、絶縁層の一主面に信号用配線層
を設け、前記絶縁層の前記信号用配線層が設けられた主
面と対向する主面にグラウンド層あるいは電源層を設け
たマイクロストリップ構造の配線基板に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】従来、BGA（Ball Grid Array）型の半導
体装置は、図１９（ａ）及び図１９（ｂ）に示すよう
に、絶縁基板１の表面に所定のパターンの導体配線２０
１が設けられた配線基板（インターポーザ）上に半導体
チップ７が搭載（実装）されている。
【０００３】また、図１９（ａ）及び図１９（ｂ）に示
したような半導体装置の場合、前記配線基板には、例え
ば、厚さが２０μｍから５０μｍ程度の薄いポリイミド
テープなどの絶縁基板１上に前記導体配線２０１を形成
しているため、強度が弱く、前記半導体チップ７を搭載
した領域の外側の領域で変形しやすい。そのため、例え
ば、図１９（ｂ）に示すように、金属製のカバープレー
ト１０などにより補強している。
【０００４】また、前記BGA型の半導体装置に用いられ
る配線基板は、例えば、前記半導体チップ７の外部端子
（ボンディングパッド）と、前記半導体装置を実装する
実装基板上の端子（配線）との整合、あるいはグリッド
変換を行うために用いられており、図２０に示すよう
に、前記絶縁基板１からなる絶縁層Ｂ１の、前記半導体
チップ７が搭載される面に第１導体層Ｍ１が設けられ、
前記絶縁基板１の前記第１導体層Ｍ１が設けられた面と
対向する面に第２導体層Ｍ２が設けられている。このと
き、前記第１導体層Ｍ１には、図２０及び図２１に示す
ように、前記半導体チップ７にグラウンド電位の電源を
供給する導体配線２０１Ａ（以下、グラウンド用配線と
称する）、前記半導体チップ７に前記グラウンド電位以
外の電位の動作電源を供給する導体配線２０１Ｂ（以
下、電源用配線と称する）、及び電気的信号を伝達する
導体配線２０１Ｃ（以下、信号用配線と称する）が設け
られている。またこのとき、前記グラウンド電位は接地
基準電位であり、０ボルト（Ｖ）あるいは任意の電位の
電源が供給される。
【０００５】また、前記第１導体層Ｍ１の表面は、前記
グラウンド用配線２０１Ａ、前記電源用配線２０１Ｂ、
及び前記信号用配線２０１Ｃの、前記半導体チップ７の
外部電極と接続される部分が開口するようにはんだ保護
膜（ソルダレジスト）５が設けられており、前記はんだ
保護膜５の開口部には、金めっき等の端子めっき６が設
けられている。
【０００６】また、前記絶縁基板１の、前記半導体チッ
プ７を搭載する面と対向する面の第２導体層Ｍ２には、
前記実装基板上の端子と接続するための外部接続端子と
して、図２０及び図２２に示すように、前記グラウンド
用配線２０１Ａと接続される接続端子２０２Ａ（以下、
グラウンド用端子と称する）、前記電源用配線２０１Ｂ
と接続される接続端子２０２Ｂ（以下、電源用端子と称
する）、前記信号用配線２０１Ｃと接続される接続端子
２０２Ｃ（以下、信号用端子と称する）のそれぞれが設
けられ、前記グラウンド用端子２０２Ａ、前記電源用端
子２０２Ｂ、及び前記信号用端子２０２Ｃのそれぞれの
表面には、電解銅めっき膜３が設けられている。また、
前記電解銅めっき膜３は、前記絶縁基板１の所定位置に
設けられた開口部（ビア穴）ＶＨの内壁にも設けられて
おり、前記第１導体層Ｍ１の各導体配線は、前記ビア穴
ＶＨ内の電解銅めっき膜（ビア）により前記第２導体層
Ｍ２の所定の外部接続端子と電気的に接続されている。
すなわち、前記グラウンド用配線２０１Ａと前記グラウ
ンド用端子２０２Ａはビア３Ａで接続され、前記電源用
配線２０１Ｂは前記電源用端子２０２Ｂとビア３Ｂで接
続され、前記信号用配線２０１Ｃは前記信号用端子２０
２Ｃとビア３Ｃで接続されている。
【０００７】またこのとき、前記グラウンド用端子２０
２Ａ及び前記電源用端子２０２Ｂは、前記半導体チップ
７の対応する外部端子までの経路が長くなることによる
電圧降下等の影響をできるだけ少なくするよう、配線長
が短くなるように設けられ、例えば、前記信号用端子２
０２Ｃの内側、前記半導体チップ７が搭載される領域内
に設けられる。
【０００８】また、前記第２導体層Ｍ２の表面は、前記
グラウンド用端子２０２Ａ、前記電源用端子２０２Ｂ、
及び前記信号用端子２０２Ｃ上の、ボール状端子１１が
接続される領域Ｌ３が開口するようにはんだ保護膜（ソ
ルダレジスト）５が設けられており、前記ボール状端子
１１が接続される領域Ｌ３には、図２０に示したよう
に、金めっきなどの端子めっき６が設けられている。
【０００９】また、図１９（ａ）、及び図１９（ｂ）に
示したようなBGA型の半導体装置は、近年の動作の高速
化（高周波化）が進んでおり、前記半導体装置に用いら
れる配線基板上に設けられた各導体配線、特に、前記信
号用配線２０１Ｃのインピーダンスコントロールが重要
になってきているため、図２０及び図２２に示したよう
に、前記グラウンド用端子２０２Ａを、他の前記電源用
端子２０２Ｂ及び前記信号用端子２０２Ｃの周囲を除く
領域の全面に広がるように設けて、マイクロストリップ
構造にしている。
【００１０】前記信号用配線２０１Ｃが微細化され、導
体ピッチや導体間隙が狭くなると、高周波信号を伝達し
たときに、隣接する信号用配線間での共振、あるいは相
互インダクタンスにより前記信号用配線２０１Ｃを伝達
する信号にノイズが発生し、信号波形が崩れてしまう
が、前記グラウンド用端子２０２Ａを前記絶縁基板１の
全面に広げてマイクロストリップ構造にすることによ
り、前記グラウンド用端子２０２Ａに、前記各信号用配
線を流れる電流により発生する磁束を打ち消すような方
向に渦電流が流れ、前記信号用配線の自己インダクタン
ス及び信号用配線間の相互インダクタンス、あるいは誘
導性クロストークを見かけ上低減することができ、電気
的信号の高周波特性が劣化することを防げる。
【００１１】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、前記グラウンド用端子２０２Ａを前記絶
縁基板１の全面に広げてマイクロストリップ構造にする
場合、前記第２導体層Ｍ２、すなわち、前記絶縁基板１
の前記グラウンド用端子２０２Ａが設けられた面には、
前記電源用端子２０２Ｂ及び前記信号用端子２０２Ｃも
設けられている。そのため、前記グラウンド用端子２０
２Ａは、図２２に示したように、前記電源用端子２０２
Ｂ及び前記電源用配線２０１Ｂと前記電源用端子２０２
Ｂを接続するビア３Ｂ、前記信号用端子２０２Ｃ及び前
記信号用配線２０１Ｃと前記信号用端子２０２Ｃを接続
するビア３Ｃの周辺が開口するようなパターンになる。
【００１２】前記配線基板の小型化や前記配線基板上に
設けられる導体配線を微細化する場合、あるいは半導体
チップの高機能化などにより前記外部接続端子の数が増
加した場合、前記電源用端子２０２Ｂ及び前記信号用端
子２０２Ｃは、可能な限り接近させるため、図２１に示
すように、前記信号用配線２０１Ｃに、前記電源用端子
２０２Ｂあるいは前記信号用端子２０２Ｃ上を通過する
区間Ｌ４ができてしまう。
【００１３】このように、前記信号用配線２０１Ｃに、
部分的に前記電源用端子２０２Ｂあるいは前記信号用配
線２０２Ｃ上を通過する区間Ｌ４があることにより、前
記区間Ｌ４では、前記グラウンド用端子２０２Ａ上を通
る区間と異なり、マイクロストリップの効果が十分に得
られない。そのため、前記信号用配線２０１Ｃの特性イ
ンピーダンスを制御する際に、前記区間Ｌ４の分布を考
慮しなければならず、制御が難しくなるという問題があ
った。
【００１４】また、前記信号用配線２０１Ｃに、前記電
源用端子２０２Ｂあるいは前記信号用端子２０２Ｃ上を
通過する区間Ｌ４があると、前記区間Ｌ４において前記
信号用配線２０１Ｃを伝達する電気的信号にノイズが発
生しやすくなり、前記信号用配線２０１Ｃを伝達する高
周波信号の特性が劣化しやすいという問題があった。
【００１５】本発明の目的は、マイクロストリップ構造
の配線基板において、特性インピーダンスの制御を容易
にすることが可能な技術を提供することにある。
【００１６】本発明の他の目的は、マイクロストリップ
構造の配線基板において、電気的信号の高周波特性の劣
化を防ぐことが可能な技術を提供することにある。
【００１７】本発明の他の目的は、マイクロストリップ
構造の配線基板において、微細化を容易にすることが可
能な技術を提供することにある。
【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【００１９】
【課題を解決するための手段】本発明において開示され
る発明の概要を説明すれば、以下のとおりである。
【００２０】（１）第１絶縁層の表面に第１導体層が設
けられ、前記第１絶縁層の前記第１導体層が設けられた
面と対向する面に第２導体層が設けられ、前記第１絶縁
層に設けられた前記第２導体層上に、第２絶縁層を介在
させて第３導体層が設けられた配線基板であって、前記
第１導体層には、半導体チップの外部端子（ボンディン
グパッド）と接続される導体配線が設けられ、前記第２
導体層には、前記第１導体層に設けられた前記導体配線
のうち、半導体チップにグラウンド電位の電源を供給す
るグラウンド用配線とビアにより接続された導体パター
ンのみが設けられ、前記第３導体層には、前記第１導体
層に設けられた前記導体配線のうち、前記半導体チップ
に前記グラウンド電位以外の電位の動作電源を供給する
電源用配線とビアにより接続される電源用端子、及び前
記電気的信号を伝達する信号用配線とビアにより接続さ
れる信号用端子、ならびに前記第２導体層の前記導体パ
ターンとビアにより接続されるグラウンド用端子が設け
られており、前記第2導体層に設けられた導体パターン
は、前記電源用配線と前記電源用端子を接続するビア及
び前記信号用配線と前記信号用配線を接続するビアの周
辺を除く領域の全面に広がっている配線基板である。
【００２１】前記（１）の手段によれば、前記第２導体
層に前記グラウンド用配線と接続される導体パターンを
設け、前記グラウンド用端子、前記電源用端子、及び前
記信号用端子を前記第３導体層に設けることにより、前
記第２導体層に設けられた前記導体パターンの面積を広
くすることができる。そのため、前記第１導体層に設け
られた前記導体配線、特に、前記信号用配線が、前記導
体パターンのない領域上を通らないようにすることがで
き、前記信号用配線、前記第１絶縁層、及び前記導体パ
ターンのマイクロストリップによる特性インピーダンス
の制御が容易になる。
【００２２】また、前記信号用配線が、常に前記導体パ
ターン上を通るようにできるため、前記導体配線間の相
互インピーダンスによるノイズを低減でき、伝達する信
号の高周波特性が劣化するのを防げる。
【００２３】また、前記信号用配線は、信号速度の増
加、すなわち、信号が高周波化するに伴い、インダクタ
としての作用が発生してくるため、前記（１）の手段の
配線基板において、前記電源用端子を、前記グラウンド
用端子及び前記信号用端子の周囲を除く領域の全面に広
げることにより、前記信号用配線のインダクタとしての
作用を低減することができる。
【００２４】また、前記（１）の手段の配線基板におい
て、前記第１導体層の導体配線と前記第３導体層の端子
をビアにより接続する方法としては、前記第１絶縁層及
び前記第２絶縁層を貫通するビア穴の内壁に沿って設け
たビアにより直接接続する方法と、スタックビア、すな
わち、前記第１絶縁層を貫通するビア及び前記第２絶縁
層を貫通するビアの２段のビアで接続する場合が考えら
れるが、前記第１絶縁層及び前記第２絶縁層を貫通する
ビアで直接接続することにより、前記第２導体層に設け
られた導体パターンの、前記ビアの周辺に設ける開口部
（クリアランスホール）の面積を小さくすることができ
る。そのため、前記導体配線が前記第２導体層の導体パ
ターンの外部を通る可能性をさらに低減し、特性インピ
ーダンスの制御が容易になる。
【００２５】また、前記第１導体層の導体配線と前記第
２端子を、前記第１絶縁層及び前記第２絶縁層を貫通す
るビアで接続することにより、例えば、スタックビアで
接続した場合に比べ、ビアのランド幅の分だけ、前記第
２導体層（グラウンド層）の導体パターンの開口部の面
積を小さくすることができるため、前記ビア同士の間隔
を狭くすることが容易になり、配線基板を微細化が容易
になる。
【００２６】（２）第１絶縁層の表面に第１導体層が設
けられ、前記第１絶縁層の前記第１導体層が設けられた
面と対向する面に第２導体層が設けられ、前記第１絶縁
層に設けられた前記第２導体層の表面に、第２絶縁層を
介在させて第３導体層が設けられ、前記第３導体層の表
面に、第３絶縁層を介在させて第４導体層が設けられた
配線基板であって、前記第１導体層には、半導体チップ
の外部端子（ボンディングパッド）と接続される導体配
線が設けられ、前記第２導体層には、前記第１導体層に
設けられた前記導体配線のうち、半導体チップにグラウ
ンド電位の電源を供給するグラウンド用配線とビアによ
り接続された導体パターンのみが設けられ、前記第３導
体層には、前記第１導体層に設けられた前記導体配線の
うち、前記半導体チップに前記グラウンド電位とは異な
る第１電位の動作電源を供給する第1電源用配線とビア
により接続された導体パターンが設けられ、前記第４導
体層には、前記第１導体層に設けられた前記導体配線の
うち、前記半導体チップに前記グラウンド電位及び前記
第１電位とは異なる第２電位の動作電源を供給する第２
電源用配線とビアにより接続される第２電源用端子、電
気的信号を伝達する信号用配線とビアにより接続される
信号用端子、前記第２導体層の前記導体パターンとビア
により接続されるグラウンド用端子、及び前記第３導体
層の前記導体パターンとビアにより接続される第１電源
用端子が設けられており、前記第２導体層に設けられた
前記導体パターンは、前記第２電源用配線と前記第２電
源用端子を接続するビア、前記第１電源用端子と前記第
３導体層の導体パターンを接続するビア、前記信号用配
線と前記信号用端子を接続するビアの周辺を除く領域の
全面に広がっている配線基板である。
【００２７】前記（２）の手段によれば、前記（１）の
手段の配線基板と同様で、前記第２導体層に前記グラウ
ンド用配線と接続される導体パターンを設け、前記グラ
ウンド用端子、前記電源用端子、及び前記信号用端子を
前記第４導体層に設けることにより、前記第２導体層に
設けられた前記導体パターンの面積を広くすることがで
きる。そのため、前記第１導体層に設けられた前記導体
配線、特に、前記信号用配線が、前記導体パターンのな
い領域上を通らないようにすることができ、前記信号用
配線、前記第１絶縁層、及び前記導体パターンのマイク
ロストリップによる特性インピーダンスの制御が容易に
なる。
【００２８】また、前記信号用配線が、常に前記導体パ
ターン上を通るようにできるため、前記導体配線間の相
互インピーダンスによるノイズを低減でき、伝達する信
号の高周波特性が劣化するのを防げる。
【００２９】また、前記信号用配線は、信号速度の増
加、すなわち、信号が高周波化するに伴い、インダクタ
としての作用が発生してくるため、前記（２）の手段の
配線基板において、前記電源用端子を、前記グラウンド
用端子及び前記信号用端子の周囲を除く領域の全面に広
げることにより、前記信号用配線のインダクタとしての
作用を低減することができる。
【００３０】また、近年の配線基板では、搭載する半導
体チップの高機能化、システムＬＳＩ化等により、前記
グラウンド電位以外の電位の動作電源が２種類以上の場
合があるが、この場合には、前記手段（２）のように、
第１動作電源の導体パターンを設ける導体層と、前記第
２動作電源の導体パターンを設ける導体層を別の層に
し、且つ前記第１動作電源の導体パターン及び前記第２
動作電源の導体パターンそれぞれの面積を可能な限り広
くすることにより、信号の高速化によりインダクタとし
ての作用を低減することができる。
【００３１】また、前記（２）の手段の配線基板におい
て、前記第１導体層の導体配線と前記第３導体層の導体
パターンをビアにより接続する場合、前記第１絶縁層及
び前記第２絶縁層を貫通するビア穴の内壁に沿って設け
たビアにより直接接続する方法と、スタックビア、すな
わち、前記第１絶縁層を貫通するビア及び前記第２絶縁
層を貫通するビアの２段のビアで接続する場合が考えら
れるが、前記第１絶縁層及び前記第２絶縁層を貫通する
ビアで直接接続することにより、前記第２導体層に設け
られた導体パターンの、前記ビアの周辺に設ける開口部
（クリアランスホール）の面積を小さくすることができ
る。そのため、前記導体配線が前記第２導体層の導体パ
ターンの外部を通る可能性をさらに低減し、特性インピ
ーダンスの制御が容易になる。
【００３２】また、前記第１導体層の導体配線と前記第
２端子を、前記第１絶縁層及び前記第２絶縁層を貫通す
るビアで接続することにより、例えば、スタックビアで
接続した場合に比べ、ビアのランド幅の分だけ、前記第
２導体層（グラウンド層）の導体パターンの開口部の面
積を小さくすることができるため、前記ビア同士の間隔
を狭くすることが容易になり、配線基板を微細化が容易
になる。前記第２端子を、前記第１絶縁層、前記第２絶
縁層及び前記第３絶縁層を貫通するビアにより直接接続
することにより、前記グラウンド層の導体パターンの開
口部（クリアランスホール）の面積を小さくすることが
でき、微細化が容易になる。
【００３３】同様に、前記第１導体層の導体配線と第４
導体層の端子をビアにより接続する場合も、前記第１絶
縁層、前記第２絶縁層、及び前記第３絶縁層を貫通する
ビアで直接接続することにより、スタックビアで接続す
る場合に比べ、前記第２導体層の導体パターンの開口部
の面積を小さくでき、マイクロストリップの効果を得や
すく、特性インピーダンスの制御が容易になる。
【００３４】（３）第１絶縁基板の第１主面に第１導体
膜を形成するとともに前記第１絶縁基板の前記第１主面
と対向する第２主面に第２導体膜を形成し、前記第１絶
縁基板の所定位置に、前記第２導体膜側から第１ビア穴
を形成し、前記第２導体膜の表面及び前記第１ビア穴内
に第３導体膜を形成し、前記第２導体膜及び前記第３導
体膜をエッチング処理して、所定位置が開口した導体パ
ターンを形成し、前記導体パターンの表面に、第２絶縁
基板を介在して第４導体膜を形成し、前記第４導体膜側
から、前記第２絶縁基板を貫通して前記導体パターンに
達する第２ビア穴、及び前記第２絶縁基板及び前記第１
絶縁基板を貫通して前記第１導体膜まで達に第３ビア穴
を形成し、前記第４導体膜の表面及び前記第２ビア穴な
らびに前記第３ビア穴内に第５導体膜を形成し、前記第
１導体膜をエッチング処理して、半導体チップの外部端
子（ボンディングパッド）と接続される導体配線を形成
するとともに、前記第４導体膜及び前記第５導体膜をエ
ッチング処理して、前記導体配線あるいは前記導体パタ
ーンとビアにより接続される接続端子を形成する配線基
板の製造方法である。
【００３５】前記（３）の手段によれば、前記第４導体
膜側から、前記第２絶縁基板及び前記第１絶縁基板を貫
通して前記第１導体膜に達する第３ビア穴を形成し、前
記第３ビア穴の内壁に第５導体膜（ビア）を形成するこ
とにより、前記第１導体膜をエッチング処理した導体配
線と前記第４導体膜をエッチング処理した接続端子を、
前記第５導体膜のみで接続することができる。そのた
め、従来のスタックビアのように２段以上のビアを重ね
たときのビアの位置ずれによる導通不良を低減すること
ができる。
【００３６】また、前記第２ビア穴と前記第３ビア穴
は、例えば、炭酸ガスレーザのように、絶縁体を選択的
にエッチングできるレーザを用いて一度に形成するのが
好ましい。この場合、前記第３ビア穴の深さを基準に時
間等の制御を行うが、前記炭酸ガスレーザが前記絶縁体
のみを選択的にエッチングするため、前記第２ビア穴の
エッチングは前記導体パターンに達したときに終了し、
深さの異なるビア穴を一度に形成することができる。
【００３７】（４）第１絶縁基板の第１主面に第１導体
膜を形成するとともに前記第１絶縁基板の第１主面と対
向する第２主面に第２導体膜を形成し、前記第１絶縁基
板の所定位置に、前記第２導体膜側から第１ビア穴を形
成し、前記第２導体膜の表面及び前記第１ビア穴内に第
３導体膜を形成し、前記第２導体膜及び前記第３導体膜
をエッチング処理して、所定位置が開口した導体パター
ンを形成し、前記第２導体膜及び前記第３導体膜をエッ
チング処理して形成した導体パターンの表面に、第２絶
縁基板を介在して第４導体膜を形成し、前記第４導体膜
側から、前記第２絶縁層及び前記第１絶縁層を貫通して
前記第１導体膜に達する第２ビア穴を形成し、前記第４
導体膜の表面及び前記第２ビア穴内に第５導体膜を形成
し、前記第４導体膜及び前記第５導体膜をエッチング処
理して、所定位置が開口した導体パターンを形成し、前
記第４導体膜及び前記第５導体膜をエッチング処理して
形成した導体パターン層上に、第３絶縁基板を介在して
第６導体膜を形成し、前記第６導体膜側から、前記第３
絶縁層及び前記第２絶縁層を貫通して前記第２導体膜及
び前記第３導体膜をエッチング処理して形成した導体パ
ターンに達する第３ビア穴、及び前記第３絶縁層を貫通
して前記第４導体膜及び前記第５導体膜をエッチング処
理して形成した導体パターンに達する第４ビア穴、なら
びに前記第３絶縁層、前記第２絶縁層、及び前記第１絶
縁層を貫通して前記第１導体膜に達する第５ビア穴を形
成し、前記第６導体膜の表面及び前記第３ビア穴、前記
第４ビア穴、及び前記第５ビア穴内に第７導体膜を形成
した後、前記第１導体膜をエッチング処理して、半導体
チップの外部端子（ボンディングパッド）と接続される
導体配線を形成するとともに、前記第６導体膜及び前記
第７導体膜をエッチング処理して、前記導体配線、前記
第２導体膜及び前記第３導体膜をエッチング処理して形
成した導体パターン、前記第４導体膜及び前記第５導体
膜をエッチング処理して形成した導体パターンのいずれ
かとビアにより接続される接続端子を形成する配線基板
の製造方法である。
【００３８】前記（４）の手段によれば、前記第６導体
膜側から、前記第３絶縁層、前記第２絶縁層、及び前記
第１絶縁層を貫通して前記第１導体膜に達する第３ビア
穴、及び前記第３絶縁層及び前記第２絶縁層を貫通して
前記第２導体膜及び前記第３導体膜をエッチング処理し
て形成した導体パターンに達する第４ビア穴、ならびに
前記第３絶縁層を貫通して前記第４導体膜及び前記第５
導体膜をエッチング処理して形成した導体パターンに達
する第５ビア穴を形成することにより、前記第１導体膜
をエッチング処理した導体配線と前記第６導体膜をエッ
チング処理した接続端子と、前記導体配線、前記第２導
体膜及び前記第３導体膜をエッチング処理して形成した
導体パターン、及び前記第４導体膜及び前記第５導体膜
をエッチング処理して形成した導体パターンとを、前記
第７導体膜のみで接続することができる。そのため、従
来のスタックビアのように２段以上のビアを重ねたとき
のビアの位置ずれによる導通不良を低減することができ
る。
【００３９】また、前記第３ビア穴、前記第４ビア穴、
及び前記第５ビア穴は、例えば、炭酸ガスレーザのよう
に、絶縁体を選択的にエッチングできるレーザを用いて
一度に形成するのが好ましい。この場合、もっとも深い
前記第５ビア穴の深さを基準に時間等の制御を行うが、
前記炭酸ガスレーザが前記絶縁体のみを選択的にエッチ
ングするため、前記第３ビア穴及び前記第４ビア穴のエ
ッチングは、所定の導体パターンに達したときに終了
し、深さの異なるビア穴を一度に形成することができ
る。
【００４０】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。
【００４１】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【００４２】
【発明の実施の形態】（実施例１）図１乃至図５は、本
発明による実施例１の配線基板の概略構成を示す模式図
であり、図１は本実施例１の配線基板の特徴を説明する
ための断面図、図２は本実施例１の配線基板を第１導体
層側から見たときの平面図、図３は図２に示した配線基
板の領域Ｌ１の拡大平面図、図４は図２に示した配線基
板の領域Ｌ１の第２導体層を示す平面図、図５は図２に
示した配線基板の領域Ｌ１の第３導体層を示す平面図で
ある。また、図１は、図３のＡ−Ａ’線での断面を示し
ている。
【００４３】図１、図２、図３、図４、及び図５の各図
において、Ｍ１は第１導体層、Ｍ２は第２導体層、Ｍ３
は第３導体層、Ｂ１は第１絶縁層、Ｂ２は第２絶縁層、
１０１は第１絶縁基板、１０２は第２絶縁基板、２０１
Ａはグラウンド用配線、２０１Ｂは電源用配線、２０１
Ｃは信号用配線、２０２Ａはグラウンドパターン、２０
３Ａはグラウンド用端子、２０３Ｂは電源用端子、２０
３Ｃは信号用端子、３０２，３０３は電解銅めっき膜、
３０２Ａ，３０３Ａ，３０３Ｂ，３０３Ｃはビア、４は
埋め込み絶縁体、５ははんだ保護膜（ソルダレジス
ト）、６は端子めっきである。
【００４４】本実施例１の配線基板は、図１に示すよう
に、第１絶縁体１０１からなる第１絶縁層Ｂ１の表面、
言い換えると、半導体チップが搭載される面に第１導体
層Ｍ１が設けられ、前記第１絶縁層Ｂ１の前記第１導体
層Ｍ１が設けられた面と対向する面に第２導体層Ｍ２が
設けられ、前記第１絶縁層Ｍ１に設けられた前記第２導
体層Ｍ２の表面上に、第２絶縁体１０２からなる第２絶
縁層Ｂ２を介在させて第３導体層Ｍ３が設けられた配線
基板である。
【００４５】また、本実施例１の配線基板は、BGA（Bal
l Grid Array）やCSP（Chip Size Package）などの半導
体装置に用いられるインターポーザであり、前記第１導
体層Ｍ１には、図１、図２、及び図３に示すように、搭
載される前記半導体チップの外部端子（ボンディングパ
ッド）と接続される導体配線が設けられている。このと
き、前記導体配線は、前記半導体チップにグラウンド電
位の電源を供給する導体配線２０１Ａ（以下、グラウン
ド用配線と称する）、前記半導体チップに、前記グラウ
ンド電位と異なる電位の動作電源を供給する導体配線２
０１Ｂ（以下、電源用配線と称する）、及び電気的信号
を伝達する導体配線２０１Ｃ（以下、信号用配線と称す
る）がある。
【００４６】また、前記第２導体層Ｍ２には、図１に示
したように、前記グラウンド用配線２０１Ａと接続され
る導体パターン２０２Ａ（以下、グラウンドパターンと
称する）が設けられている。このとき、前記第１絶縁基
板１の、前記グラウンドパターン２０２Ａと前記グラウ
ンド用配線２０１Ａを接続する位置には、前記第１絶縁
基板１０１を貫通する第１ビア穴ＶＨ１が設けられてお
り、前記グラウンドパターン２０２Ａの表面及び前記第
１ビア穴ＶＨ１の内壁には、電解銅めっき膜３０２が設
けられている。すなわち、前記グラウンドパターン２０
２Ａと前記グラウンド用配線２０１Ａは、前記第１ビア
穴ＶＨ１の内壁に設けられた電解銅めっき膜（ビア）３
０２Ａにより接続されている。
【００４７】また、前記第３導体層Ｍ３には、マザーボ
ード等の実装基板の端子（配線）と接続される接続端子
が設けられている。このとき、前記接続端子は、図１に
示したように、前記グラウンドパターン２０２Ａと接続
される接続端子２０３Ａ（以下、グラウンド用端子と称
する）、前記電源用配線２０１Ｂと接続される接続端子
２０３Ｂ（以下、電源用端子と称する）、及び前記信号
用配線２０１Ｃと接続される接続端子２０３Ｃ（以下、
信号用端子と称する）がある。
【００４８】またこのとき、前記グラウンド用端子２０
３Ａと前記グラウンドパターン２０２Ａを接続する位置
には、前記第２絶縁基板１０２を貫通する第２ビア穴Ｖ
Ｈ２が設けられており、前記グラウンド用端子２０３Ａ
の表面及び前記第２ビア穴ＶＨ２の内壁には、電解銅め
っき膜３０３が設けられている。すなわち、前記グラウ
ンド用端子２０３Ａと前記グラウンドパターン２０２Ａ
は、前記第２ビア穴ＶＨ２の内壁に設けられたビア３０
３Ａにより接続されている。
【００４９】また、前記電源用端子２０３Ｂと前記電源
用配線２０１Ｂを接続する位置、及び前記信号用端子２
０３Ｃと前記信号用配線２０１Ｃを接続する位置にはそ
れぞれ、前記第２絶縁基板１０２及び前記第１絶縁基板
１０１を貫通する第３ビア穴ＶＨ３が設けられており、
前記電源用端子２０３Ｂ及び前記信号用端子２０３Ｃの
表面、ならびに前記第３ビア穴ＶＨ３の内壁にも前記電
解銅めっき膜３０３が設けられている。すなわち、前記
電源用端子２０３Ｂと前記電源用配線２０１Ｂは、前記
第３ビア穴ＶＨ３の内壁に設けられたビア３０３Ｂによ
り直接接続されており、前記信号用端子２０３Ｃと前記
信号用配線２０１Ｃは、前記第３ビア穴ＶＨ３の内壁に
設けられたビア３０３Ｃにより直接接続されている。
【００５０】また、前記第２導体層Ｍ２に設けられた前
記グラウンドパターン２０２Ａは、図４に示すように、
前記電源用配線２０１Ｂと前記電源用端子２０３Ｂを接
続するビア３０３Ｂ、及び前記信号用配線２０１Ｃと前
記信号用端子２０３Ｃを接続するビア３０３Ｃが通る周
辺の領域を除く全面に広がっており、前記信号用配線２
０１Ａ、前記第１絶縁基板１０１、及び前記グラウンド
パターン２０２Ａによるマイクロストリップが構成され
ている。このとき、前記電源用端子２０３Ｂと前記電源
用配線２０１Ｂを接続するビア３０３Ｂ、及び前記信号
用端子２０３Ｃと前記信号用配線２０１Ｃを接続するビ
ア３０３Ｃのそれぞれと、前記グラウンドパターン２０
２Ａの間は、図１及び図４に示したように、絶縁体４が
埋め込まれ分離されている。また、前記グラウンドパタ
ーン２０２Ａと前記グラウンド用配線２０１Ａを接続す
るビア３０２Ａの内部も、同様の絶縁体４が埋め込まれ
ている。
【００５１】また、前記第３導体層Ｍ３に設けられた前
記電源用端子２０３Ｂは、図５に示すように、前記グラ
ウンド用端子２０３Ａ、前記信号用端子２０３Ｃの周辺
を除く全面に広がっている。
【００５２】また、前記第１導体層Ｍ１の表面（露出
面）は、図１に示したように、前記各導体配線の、前記
半導体チップの外部端子と接続される領域が開口するよ
うにはんだ保護膜（ソルダレジスト）５が設けられてお
り、前記各導体配線の露出面上には、例えば、金めっき
などの端子めっき６が設けられている。また、同様に、
前記第３導体層Ｍ３の表面は、図１及び図５に示したよ
うに、マザーボード等の実装基板や他の外部装置の接続
端子（配線）と接続される領域Ｌ３が開口するように、
前記はんだ保護膜５が設けられており、前記各接続端子
の露出面上に、前記端子めっき６が設けられている。
【００５３】また、本実施例１の配線基板は、BGA（Bal
l Grid Array）、CSP（Chip Size Package）などの半導
体装置（パッケージ）において、前記半導体チップの外
部端子と前記実装基板の接続端子（配線）の整合、ある
いはグリッド変換を行うための配線基板（インターポー
ザ）であり、図５に示したような、前記電源層の前記端
子めっき６が設けられた領域Ｌ３には、Sn-Pb系はんだ
等のボール状端子が設けられる。
【００５４】また、本実施例１の配線基板では、前記グ
ラウンド用端子２０３Ａ及び前記電源用端子２０３Ｂ
を、前記信号用端子２０３Ｃの内側に設けて配線長を短
くし、電圧降下などによる動作不良が起こりにくいよう
にしている。
【００５５】図６乃至図１０は、本実施例１の配線基板
の製造方法を説明するための模式断面図であり、図６
（ａ）、図６（ｂ）、図６（ｃ）、図７（ａ）、図７
（ｂ）、図７（ｃ）、図８（ａ）、図８（ｂ）、図９
（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）はそ
れぞれ、図３の断面図で見たときの各製造工程の断面図
を示している。
【００５６】以下、図６乃至図１０に沿って、本実施例
１の配線基板の製造方法について説明する。
【００５７】まず、図６（ａ）に示すように、第１絶縁
体１０１の第１主面に第１導体膜２０１’を形成し、前
記第１絶縁体１０１の第２主面に第２導体膜２０２’を
形成した積層板（両面銅張積層板）を準備する。このと
き、前記第１絶縁体１０１は、マイクロストリップの効
果を十分に得られるよう、誘電率が低く、且つ薄い材料
であることが好ましく、例えば、厚さが２５μｍ程度の
ポリイミドテープを用いる。また、前記第１導体膜２０
１’及び前記第２導体膜２０２’は、例えば、前記第１
絶縁体１０１の表面に、電解銅箔あるいは圧延銅箔など
の銅箔を接着する方法や、前記第１絶縁層の表面に、ス
パッタリング等で薄膜を形成する方法などがある。また
このとき、前記第１導体膜２０１’及び前記第２導体膜
２０２’は、例えば、厚さが１２μｍ程度になるように
形成する。
【００５８】次に、図６（ｂ）に示すように、前記第２
導体膜２０２’の所定位置を開口し、図６（ｃ）に示す
ように、前記第１絶縁体１０１に第１ビア穴ＶＨ１を形
成する。このとき、前記第１ビア穴ＶＨ１を形成する位
置は、図１に示した、前記グラウンド用配線２０１Ａと
前記グラウンドパターン２０２Ａを接続する位置であ
り、例えば、炭酸ガスレーザやエキシマレーザ等を用い
たレーザ加工、あるいはエッチング処理により形成す
る。
【００５９】次に、図７（ａ）に示すように、前記第２
導体膜２０２’の表面及び前記第１ビア穴ＶＨ１の内部
に、例えば、厚さが約１０μｍの第３導体膜３０２を形
成する。このとき、前記第３導体膜３０２は、例えば、
電解銅めっきにより形成される。
【００６０】次に、図７（ｂ）に示すように、前記第３
導体膜（電解銅めっき膜）３０２及び前記第２導体膜２
０２’をエッチング処理して前記グラウンドパターン２
０２Ａを形成した後、図７（ｃ）に示すように、前記グ
ラウンドパターン２０２の開口部及びビア内に絶縁体４
を埋め込み、表面を平坦化する。このとき、前記グラウ
ンドパターン２０２Ａは、図４に示したように、前記電
源用配線２０１Ｂと前記電源用端子２０３Ｂを接続する
ビア３０３Ｂ、及び前記信号用配線２０１Ｃと前記信号
用端子２０３Ｃを接続するビア３０３Ｃを形成する領域
の周辺が開口するようにエッチングする。
【００６１】次に、図８（ａ）に示すように、前記グラ
ウンドパターン２０２Ａの表面上に、第２絶縁体１０２
を介在させて第４導体膜２０３’を形成する。このと
き、例えば、第４導体膜２０３’として、電解銅箔ある
いは圧延銅箔などの厚さが約１２μｍの銅箔を用い、前
記第４導体膜（銅箔）２０３’の表面に、前記第２絶縁
体１０２として、例えば、ポリイミドなどの未硬化の熱
硬化性樹脂を塗布して硬化反応を中間段階まで進めたも
のを用意して接着する。
【００６２】次に、図８（ｂ）に示すように、前記第４
導体膜２０３’の所定位置を開口し、図９（ａ）に示す
ように、前記第２絶縁体１０２を貫通して前記グラウン
ドパターン２０２Ａに達する第２ビア穴ＶＨ２と、前記
第２絶縁体１０２、前記埋め込み絶縁体４、及び前記第
１絶縁体１０１を貫通して前記第１導体膜２０１’に達
する第３ビア穴ＶＨ３を形成する。このとき、前記第２
ビア穴ＶＨ２と前記第３ビア穴ＶＨ３を形成する方法と
しては、例えば、図８（ｂ）に示したように、所定位置
を開口した前記第４導体膜２０３’をマスクとし、炭酸
ガスレーザを用いて開口する方法が好ましい。前記炭酸
ガスレーザによるエッチングは、絶縁体を選択的にエッ
チングし金属膜などはエッチングされないため、前記第
１絶縁体１０１及び前記第２絶縁体、ならびに前記埋め
込み絶縁体４を選択的にエッチングすることができる。
そのため、深い方の前記第３ビア穴ＶＨ３の深さを基準
にしてエッチングすると、前記第２ビア穴ＶＨ２は前記
グラウンドパターン２０２Ａ（第３導体膜３０２）に達
したところでエッチングが終了し、前記第２ビア穴ＶＨ
２及び前記第３ビア穴ＶＨ３の、深さの異なるビア穴を
一度に形成することができる。
【００６３】次に、図９（ｂ）に示すように、前記第４
導体膜２０３’の表面、前記第２ビア穴ＶＨ２、及び前
記第３ビア穴ＶＨ３の内壁に、厚さが約１０μｍ程度の
第５導体膜３０３を形成する。このとき、前記第５導体
膜３０３は、例えば、電解銅めっきにより形成する。
【００６４】次に、図１０に示すように、前記第１導体
膜２０１’をエッチング処理して、前記グラウンド用配
線２０１Ａ、前記電源用配線２０１Ｂ、及び前記電源用
配線２０１Ｃを形成し、前記第４導体２０３’及びその
表面の第５導体膜（電解銅めっき膜）３０３をエッチン
グ処理して、前記グラウンド用端子２０３Ａ、電源用端
子２０３Ｂ、及び信号用端子２０３Ｃを形成する。
【００６５】このとき、前記電源用端子２０３Ｂは、図
５に示したように、前記グラウンド用端子２０３Ａおよ
び信号用端子２０３Ｃの周辺を除く領域の全面に広がっ
ている。
【００６６】その後、図３に示したように、前記第１導
体層Ｍ１の各導体配線上、及び前記第３導体層Ｍ３の各
接続端子の所定領域Ｌ３が開口するように、はんだ保護
膜５を形成し、前記各導体配線及び前記各接続端子露出
面に、例えば、金めっきなどの端子めっき６を形成する
と、本実施例１の配線基板となる。
【００６７】図１１は、本実施例１の配線基板の作用効
果を説明するための模式平面図である。
【００６８】本実施例１の配線基板は、図１に示したよ
うに、前記第１導体層Ｍ１、前記第２導体層Ｍ２、及び
前記第３導体層Ｍ３の３層の導体層を有する配線基板で
あり、前記第２導体層Ｍ２は、図４に示したように、前
記電源用配線２０１Ｂと前記電源用端子２０３Ｂを接続
するビア３０３Ｂ、及び前記信号用配線２０１Ｃと前記
信号用端子２０３Ｃを接続するビア３０３Ｃの周辺のみ
が開口した平板状の導体パターン（グラウンドパター
ン）２０２Ａからなる。
【００６９】前記グラウンドパターン２０２Ａに形成さ
れた開口部は、前記グラウンドパターン２０２Ａと前記
各ビア３０３Ｂ，３０３Ｃが接触しない程度の大きさで
あればよいため、図１１に示したように、前記第１導体
層Ｍ１に形成された前記導体配線、特に、前記信号用配
線２０１Ｃが、前記グラウンドパターン２０２Ａの開口
部上、すなわち、埋め込み用の絶縁体４上を通らないよ
うに形成することができる。そのため、前記図２３に示
した、従来の導体層が２層の配線基板のように、前記信
号用配線２０１Ｃが前記電源用端子２０２Ｂ及び前記信
号用端子２０２Ｃ上を通ることを防げ、前記信号用配線
２０１Ｃの全区間において、前記信号用配線２０１Ｃ、
前記第１絶縁体１０１、及び前記グラウンドパターン２
０２Ａからなるマイクロストリップの効果を十分に得ら
れ、特性インピーダンスの制御が容易になる。また、マ
イクロストリップの効果を十分に得られ、特性インピー
ダンスの制御が容易になることにより、前記信号用配線
２０１Ｃを流れる電気的信号にノイズが発生しにくくな
るため、高周波特性の劣化を低減することができる。
【００７０】図１２乃至図１３は、本実施例１の配線基
板を用いた半導体装置の概略構成を示す模式図であり、
図１２（ａ）は半導体装置の平面図、図１２（ｂ）は図
１１（ａ）の側面図、図１３は図１２（ａ）の半導体装
置の内部構成を示す断面図である。
【００７１】本実施例１の配線基板は、BGA、CSP等の半
導体装置のインターポーザとして用いられ、図１２
（ａ）、図１２（ｂ）、及び図１３に示すように、前記
配線基板の第１導体層Ｍ１側、すなわち、前記グラウン
ド用配線２０１Ａ、前記電源用配線２０１Ｂ、及び前記
信号用配線２０１Ｃが設けられた面に、半導体チップ７
がフリップチップ接続される。このときの接続には、前
記半導体チップ７の外部端子（ボンディングパッド）７
０１に、例えば、高融点はんだのバンプ８を形成してお
き、前記配線基板の前記各導体配線上に設けられた端子
めっき６の表面に、低融点はんだ（図示しない）を塗布
しておいて熱圧着する方法がとられる。
【００７２】また、前記配線基板と半導体チップ７の間
には、例えば、未硬化の熱硬化性樹脂のような封止絶縁
体９を流し込んだ後、硬化させてアンダーフィル封止さ
れている。また、前記配線基板は、非常に薄く強度が弱
いため、前記半導体チップ７が搭載された領域の外側が
変形しやすいので、図１２（ｂ）に示したように、金属
製のカバープレート１０で前記半導体チップ７を覆うと
ともに、前記配線基板の補強をする。
【００７３】また、前記配線基板の第３導体層Ｍ３に設
けられた前記グラウンド用端子２０１Ａ、前記電源用端
子２０１Ｂ、及び前記信号用端子２０１Ｃのそれぞれに
は、図１２（ｂ）に示したように、例えば、Sn-Pb系は
んだなどのボール状端子１１が接続される。
【００７４】以上説明したように、本実施例１の配線基
板によれば、前記第１導体層Ｍ１、前記第２導体層Ｍ
２、及び前記第３導体層Ｍ３の３層の導体層を設け、前
記第１導体層Ｍ１に、半導体チップの外部端子と接続さ
れる導体配線を設け、前記第２導体層Ｍ２に前記第１導
体層の導体配線のうち、グラウンド電位の電源を供給す
る導体配線（グラウンド用配線）２０１Ａと接続される
導体パターン（グラウンドパターン）２０２Ａを設け、
前記第３導体層に実装基板の端子（配線）と接続される
接続端子を設けることにより、前記第２導体層Ｍ２に設
けられた前記グラウンドパターン２０２Ａの面積を広く
することができる。そのため、前記第１導体層Ｍ１の電
気的信号を伝達する導体配線（信号用配線）２０１Ｃ
が、全区間で前記グラウンドパターン２０２Ａ上を通る
ようにすることができ、前記信号用配線２０１Ｃ、前記
第１絶縁体１０１、及び前記グラウンドパターン２０２
Ａからなるマイクロストリップの効果を十分に得られ、
特性インピーダンスの制御が容易になる。また、特性イ
ンピーダンスの制御が容易になるため、前記信号用配線
２０１Ｃを流れる電気的信号にノイズが発生しにくくな
り、高周波特性が劣化するのを防げる。
【００７５】またこのとき、前記第１導体層Ｍ１に設け
られた前記電源用配線２０１Ｂと前記第３導体層Ｍ３に
設けられた前記電源用端子２０１Ｂを接続するビア３０
３Ｂ、及び前記第１導体層Ｍ１に設けられた前記信号用
配線２０１Ｃと前記第３導体層Ｍ３に設けられた前記信
号用端子２０１Ｃを接続するビア３０３Ｃを、前記第１
絶縁体１０１、前記埋め込み絶縁体４、及び前記第２絶
縁体１０２を貫通する前記第３ビア穴ＶＨ３の内壁に設
けて直接接続することにより、例えば、スタックビアで
接続する場合に比べて製造工程が少なくなるとともに、
２段以上のビアを重ねたときの位置ずれなどによる接続
信頼性の低下がなくなり、接続信頼性の高い配線基板を
安価で得ることができる。
【００７６】また、前記第１導体層Ｍ１に設けられた前
記電源用配線２０１Ｂと前記第３導体層Ｍ３に設けられ
た前記電源用端子２０１Ｂを接続するビア３０３Ｂ、及
び前記第１導体層Ｍ１に設けられた前記信号用配線２０
１Ｃと前記第３導体層Ｍ３に設けられた前記信号用端子
２０１Ｃを接続するビア３０３Ｃを、前記第１絶縁体１
０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０
２を貫通する前記第３ビア穴ＶＨ３の内壁に設けて直接
接続することにより、スタックビアで接続する場合に比
べ、前記グラウンドパターン２０２Ａに形成する開口部
の面積を小さくすることができ、前記信号用配線２０１
Ｃが前記グラウンドパターン２０２Ａの開口部上を通る
可能性がさらに低減し、電気的信号の高周波特性が劣化
することを防げる。
【００７７】また、前記第１導体層Ｍ１に設けられた前
記電源用配線２０１Ｂと前記第３導体層Ｍ３に設けられ
た前記電源用端子２０３Ｂを接続するビア３０３Ｂ、及
び前記第１導体層Ｍ１に設けられた前記信号用配線２０
１Ｃと前記第３導体層Ｍ３に設けられた前記信号用端子
２０３Ｃを接続するビア３０３Ｃを、前記第１絶縁体１
０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０
２を貫通する前記第３ビア穴ＶＨ３の内壁に設けて直接
接続し、前記グラウンドパターン２０２Ａの開口部の面
積を小さくすることにより、前記各ビア３０３Ｂ，３０
３Ｃの間隔を狭めることができ、配線基板の小型化、前
記導体配線の微細化が容易になる。
【００７８】また、前記第３導体層Ｍ３に設けられた各
接続端子のうち、前記電源用端子２０３Ｂを、前記グラ
ウンド用端子２０３Ａ及び前記信号用端子２０３Ｃの周
辺を除く領域の全面に広げることにより、前記信号用配
線２０１Ｃに高周波信号が流れたときのインダクタとし
ての作用を低減させることができる。
【００７９】図１４は、前記実施例１の配線基板の変形
例を説明するための模式断面図であり、図１の断面と同
じ断面を示している。
【００８０】前記実施例１の配線基板では、図１０に示
したように、前記第１導体層Ｍ１の前記グラウンド用配
線２０１Ａ、前記電源用配線２０１Ｂ、及び前記信号用
配線２０１Ｃを形成し、前記第３導体層Ｍ３の前記グラ
ウンド用端子２０３Ａ、前記電源用端子２０３Ｂ、及び
前記信号用端子２０３Ｃを形成した後、前記第１導体層
Ｍ１の表面及び前記第３導体層Ｍ３の表面にはんだ保護
膜５を形成しているが、これに限らず、例えば、前記第
３導体層Ｍ３の表面に前記はんだ保護膜５を形成する前
に、前記第３導体層Ｍ３の各接続端子を分離する部分及
び前記各ビアの内部に絶縁体４を埋め込んでもよい。
【００８１】例えば、前記実施例１の配線基板のよう
に、前記第３導体層Ｍ３の各接続端子を形成した後、直
接前記はんだ保護膜５を形成した場合、前記電源用配線
２０１Ｂと前記電源用端子２０３Ｂを接続するビア３０
３Ｂや、前記信号用配線２０１Ｃと前記信号用端子２０
３Ｃを接続するビア３０３Ｃのように深いビアの内部
に、気泡ができてしまう可能性がある。このとき、例え
ば、前記半導体装置を動作させ、半導体チップや配線基
板が高熱になり、例えば、図１２（ｂ）に示したような
前記カバープレート１０からの放熱が間に合わないと、
前記気泡が膨張して、前記各ビアにクラックが生じた
り、断線したりして電気的特性が悪くなる可能性があ
る。そのため、図１４に示したように、絶縁体４を埋め
込むことにより、前記各ビア内に気泡ができるのを防
ぎ、電気的特性が悪くなることを防げる。
【００８２】（実施例２）図１５は、本発明による実施
例２の配線基板の概略構成を示す模式断面図である。
【００８３】図１５において、Ｍ１は第１導体層、Ｍ２
は第２導体層、Ｍ３は第３導体層、Ｍ４は第４導体層、
Ｂ１は第１絶縁層、Ｂ２は第２絶縁層、Ｂ３は第３絶縁
層、１０１は第１絶縁基板、１０２は第２絶縁基板、１
０３は第３絶縁基板、２０１Ａはグラウンド用配線、２
０１Ｃは信号用配線、２０１Ｄは第１電源用配線、２０
１Ｅは第２電源用配線、２０２Ａはグラウンドパター
ン、２０３Ｄは第１電源パターン、２０４Ａはグラウン
ド用端子、２０４Ｃは信号用端子、２０４Ｄは第１電源
用端子、２０４Ｅは第２電源用端子、３０２，３０３，
３０４は電解銅めっき膜、３０２Ａ，３０３Ｄ，３０４
Ａ，３０４Ｃ，３０４Ｄ，３０４Ｅはビア、４は埋め込
み絶縁体、５ははんだ保護膜（ソルダレジスト）、６は
端子めっきである。
【００８４】本実施例２の配線基板は、図１５に示すよ
うに、第１絶縁体１０１からなる第１絶縁層Ｂ１の表
面、言い換えると、半導体チップが搭載される面に第１
導体層Ｍ１が設けられ、前記第１絶縁層Ｂ１の前記第１
導体層Ｍ１が設けられた面と対向する面に第２導体層Ｍ
２が設けられ、前記第１絶縁層Ｍ１に設けられた前記第
２導体層Ｍ２の表面上に、第２絶縁体１０２からなる第
２絶縁層Ｂ２を介在させて第３導体層Ｍ３が設けられ、
前記第３導体層Ｍ３の表面上に、第３絶縁体１０３から
なる第４導体層Ｍ４が設けられた配線基板である。
【００８５】また、本実施例２の配線基板も、前記実施
例１の配線基板と同様で、BGAやCSPなどの半導体装置に
用いられるインターポーザであり、前記第１導体層Ｍ１
には、図１５に示したように、搭載される前記半導体チ
ップの外部端子（ボンディングパッド）と接続される導
体配線が設けられている。このとき、前記導体配線は、
前記半導体チップにグラウンド電位の電源を供給する導
体配線２０１Ａ（以下、グラウンド用配線と称する）、
前記半導体チップに前記グラウンド電位と異なる第１電
位の動作電源を供給する導体配線２０１Ｄ（以下、第１
電源用配線と称する）、前記半導体チップに前記グラウ
ンド電位及び第１電位と異なる第２電位の動作電源を供
給する導体配線２０１Ｅ（以下、第２電源用配線と称す
る）、及び電気的信号を伝達する導体配線２０１Ｃ（以
下、信号用配線と称する）がある。またこのとき、前記
第１電源用配線２０１Ｄで供給する動作電源の電位は、
例えば、１．８Ｖ（ボルト）であり、前記第２電源用配
線２０１Ｅで供給する動作電源の電位は、例えば、３．
３Ｖ（ボルト）とする。
【００８６】また、前記第２導体層Ｍ２には、図１５に
示したように、前記グラウンド用配線２０１Ａと接続さ
れる導体パターン２０２Ａ（以下、グラウンドパターン
と称する）が設けられている。また、前記第１絶縁基板
１の、前記グラウンドパターン２０２Ａと前記グラウン
ド用配線２０１Ａを接続する位置には、前記第１絶縁基
板１０１を貫通する第１ビア穴ＶＨ１が設けられてお
り、前記グラウンドパターン２０２Ａの表面及び前記第
１ビア穴ＶＨ１の内壁には、電解銅めっき膜３０２が設
けられている。すなわち、前記グラウンドパターン２０
２Ａと前記グラウンド用配線２０１Ａは、前記第１ビア
穴ＶＨ１の内壁に設けられた電解銅めっき膜（ビア）３
０２Ａにより接続されている。
【００８７】また、前記第３導体層Ｍ３には、図１５に
示したように、前記第１電源用配線２０１Ｄと接続され
る導体パターン２０３Ｄ（以下、第１電源パターンと称
する）が設けられている。このとき、前記第１電源パタ
ーン２０３Ｄと前記第１電源用配線２０１Ｄを接続する
位置には、前記第１絶縁基板１０１及び前記第２絶縁基
板１０２を貫通する第２ビア穴ＶＨ２が設けられてお
り、前記第１電源パターン２０３Ｄの表面及び前記第２
ビア穴ＶＨ２の内壁には、電解銅めっき膜３０３が設け
られている。すなわち、前記第１電源パターン２０３Ｄ
と前記第１電源用配線２０１Ｄは、前記第２ビア穴ＶＨ
２の内壁に設けられた電解銅めっき膜（ビア）３０３Ｄ
により接続されている。
【００８８】また、前記第４導体層Ｍ４には、マザーボ
ード等の実装基板の端子（配線）と接続される接続端子
が設けられている。このとき、前記接続端子は、図１５
に示したように、前記グラウンドパターン２０２Ａと接
続される接続端子２０４Ａ（以下、グラウンド用端子と
称する）、前記第１電源用配線２０１Ｄと接続される接
続端子２０４Ｄ（以下、第１電源用端子と称する）、前
記第２電源用配線２０１Ｅと接続される接続端子２０４
Ｅ（以下、第２電源用端子と称する）、及び前記信号用
配線２０１Ｃと接続される接続端子２０４Ｃ（以下、信
号用端子と称する）がある。
【００８９】このとき、前記グラウンド用端子２０４Ａ
と前記グラウンドパターン２０２Ａを接続する位置に
は、前記第２絶縁基板１０２及び前記第３絶縁基板１０
３を貫通する第３ビア穴ＶＨ３が設けられており、前記
グラウンド用端子２０４Ａの表面及び前記第３ビア穴Ｖ
Ｈ３の内壁には、電解銅めっき膜３０４が設けられてい
る。すなわち、前記グラウンド用端子２０４Ａと前記グ
ラウンドパターン２０２Ａは、前記第３ビア穴ＶＨ３の
内壁に設けられたビア３０４Ａにより接続されている。
【００９０】また、前記第１電源用端子２０４Ｄと前記
第１電源パターン２０３Ｄを接続する位置には、前記第
３絶縁基板１０３を貫通する第４ビア穴ＶＨ４が設けら
れており、前記第１電源用端子２０４Ｄの表面及び前記
第４ビア穴ＶＨ４の内壁には、電解銅めっき膜３０４が
設けられている。すなわち、前記第１電源用端子２０４
Ｄと前記第１電源パターン２０３Ｄは、前記第４ビア穴
ＶＨ４の内壁に設けられたビア３０４Ｄにより接続され
ている。
【００９１】また、前記第２電源用端子２０４Ｅと前記
第２電源信号２０１Ｅを接続する位置、及び前記信号用
端子２０４Ｃと前記信号用配線２０１Ｃを接続する位置
にはそれぞれ、前記第３絶縁基板１０３、前記第２絶縁
基板１０２、及び前記第１絶縁基板１０１を貫通する第
５ビア穴ＶＨ５が設けられており、前記第２電源用端子
２０４Ｅ及び前記信号用端子２０４Ｃの表面、ならびに
前記第５ビア穴ＶＨ５の内壁にも前記電解銅めっき膜３
０４が設けられている。すなわち、前記第２電源用端子
２０４Ｅと前記第２電源用配線２０１Ｅは、前記第５ビ
ア穴ＶＨ５の内壁に設けられたビア３０４Ｅにより接続
されており、前記信号用端子２０４Ｃと前記信号用配線
２０１Ｃは、前記第５ビア穴ＶＨ５の内壁に設けられた
ビア３０４Ｃにより接続されている。
【００９２】また、前記第２導体層Ｍ２に設けられた前
記グラウンドパターン２０２Ａは、前記実施例１の配線
基板のグラウンドパターンと同様であり、前記第１電源
用配線２０１Ｄと前記第１電源パターン２０３Ｄを接続
するビア３０３Ｄ、前記第２電源用配線２０１Ｅと前記
第２電源用端子２０４Ｄを接続するビア３０４Ｅ、及び
前記信号用配線２０１Ｃと前記信号用端子２０４Ｃを接
続するビア３０４Ｃが通る周辺の領域を除く全面に広が
っており、前記信号用配線２０１Ｃ、前記第１絶縁基板
１０１、及び前記グラウンドパターン２０２Ａからなる
マイクロストリップが構成されている。
【００９３】またこのとき、前記第１電源パターン２０
３Ｄと前記第１電源用配線２０１Ｄを接続するビア３０
３Ｄ、前記第２電源用端子２０４Ｅと前記第２電源用配
線２０１Ｅを接続するビア３０４Ｅ、及び前記信号用端
子２０４Ｃと前記信号用配線２０１Ｃを接続するビア３
０４Ｃのそれぞれと、前記グラウンドパターン２０２Ａ
の間は、図１５に示したように、絶縁体４が埋め込まれ
分離されている。また、前記グラウンドパターン２０２
Ａと前記グラウンド用配線２０１Ａを接続するビア３０
２Ａの内部も、同様の絶縁体４が埋め込まれている。
【００９４】また、前記第４導体層Ｍ４に設けられた前
記第２電源用端子２０４Ｅは、前記実施例１の配線基板
の電源用端子２０３Ｂと同様に、前記グラウンド用端子
２０４Ａ、前記第１電源用端子２０４Ｄ、及び前記信号
用端子２０４Ｃの周辺を除く全面に広がっている。
【００９５】また、前記第１導体層Ｍ１の表面（露出
面）は、図１５に示したように、前記各導体配線の、前
記半導体チップの外部端子と接続される領域の外部が、
はんだ保護膜（ソルダレジスト）５により保護されてお
り、前記各導体配線の露出面上には、例えば、金めっき
などの端子めっき６が設けられている。また、同様に、
前記第４導体層Ｍ４の表面は、マザーボード等の実装基
板や他の外部装置の接続端子（配線）と接続される領域
の外部が、前記はんだ保護膜５により保護されており、
前記各接続端子の露出面上に、前記端子めっき６が設け
られている。
【００９６】また、本実施例２の配線基板は、BGA、CSP
などの半導体装置（パッケージ）において、前記半導体
チップの外部端子と前記実装基板の接続端子（配線）の
整合、あるいはグリッド変換を行うための配線基板（イ
ンターポーザ）であるため、図１５に示したような、前
記第４導体層Ｍ４の各接続端子の、前記端子めっき６が
設けられた部分には、Sn-Pb系はんだ等のボール端子が
設けられる。
【００９７】また、本実施例２の配線基板でも、前記実
施例１の配線基板と同様で、電圧降下などによる特性の
劣化を防ぐために、前記グラウンド用端子２０４Ａ、前
記第１電源用端子２０４Ｄ及び前記第２電源用端子２０
４Ｅを、前記信号用端子２０４Ｃの内側に設け、配線長
が短くなるようにしている。
【００９８】図１６乃至図１８は、本実施例２の配線基
板の製造方法を説明するための模式断面図であり、図１
６（ａ）、図１６（ｂ）、図１７（ａ）、図１７
（ｂ）、図１８（ａ）、図１８（ｂ）はそれぞれ、図１
５の断面と同じ断面で見たときの各製造工程の断面図を
示している。
【００９９】以下、図１６乃至図１８に沿って、本実施
例２の配線基板の製造方法について説明するが、前記実
施例の配線基板の製造方法と同様の工程については、そ
の詳細な説明を省略する。
【０１００】まず、前記実施例１で説明した手順に沿っ
て、図１６（ａ）に示すような、第１絶縁基板１０１の
表面に第１導体膜２０１’が形成され、前記第１絶縁基
板１０１の前記第１導体膜２０１’が形成された面と対
向する面に、前記グラウンドパターン２０２Ａが形成さ
れた積層体の、前記グラウンドパターン２０２Ａ上に、
第２絶縁体１０２を介在させて第４導体膜２０３’を形
成する。
【０１０１】次に、前記第４導体膜２０３’側から、前
記第２絶縁体１０２、前記埋め込み絶縁体４、及び前記
第１絶縁体１０１を貫通して前記第１導体膜２０１’に
達する第２ビア穴ＶＨ２を開口した後、図１６（ｂ）に
示すように、前記第４導体膜２０３’の表面、及び前記
第２ビア穴ＶＨ２の内壁に第５導体膜（電解銅めっき
膜）３０３を形成する。
【０１０２】次に、前記第４導体膜２０３’及びその表
面の電解銅めっき膜３０３をエッチング処理して、前記
第１電源パターン２０３Ｄを形成した後、図１７（ａ）
に示すように、前記第１電源パターン２０３Ｄの開口部
内、及び前記ビア３０３Ｄ内に絶縁体４を埋め込み、表
面を平坦化する。このとき、前記第１電源パターン２０
２Ｄは、前記グラウンド用端子２０４Ａと前記グラウン
ドパターン２０２Ａを接続するビア３０４Ａ、前記第２
電源用端子２０４Ｅと前記第２電源用端子２０１Ｅを接
続するビア３０４Ｅ、及び前記信号用端子２０４Ｃと前
記信号用配線２０１Ａを接続するビア３０４Ｃを形成す
る領域の周辺のみが開口するようにエッチングされる。
【０１０３】次に、図１７（ｂ）に示すように、前記第
１電源パターン２０３Ｄの表面上に、第３絶縁体１０３
を介在させて第６導体膜２０４’を形成する。
【０１０４】次に、前記第６導体膜２０４’側から、前
記第３絶縁基板１０３、前記埋め込み絶縁体４、及び前
記第２絶縁体１０２を貫通して前記グラウンドパターン
２０２Ａに達する第３ビア穴ＶＨ３、前記第３絶縁基板
１０３を貫通して前記第１電源パターン２０３Ｄに達す
る第４ビア穴ＶＨ４、及び前記第３絶縁基板１０３、前
記埋め込み絶縁体４、前記第２絶縁基板１０２、前記埋
め込み絶縁体４、前記第１絶縁基板１０１を貫通して前
記第１導体膜２０１’に達する第５ビア穴ＶＨ５を形成
した後、図１８（ａ）に示すように、前記第６導体膜２
０４’の表面、及び前記第３ビア穴ＶＨ３、前記第４ビ
ア穴ＶＨ４、前記第５ビア穴ＶＨ５の内壁に第７導体膜
（電解銅めっき膜）３０４を形成する。
【０１０５】このとき、前記第３ビア穴ＶＨ３、前記第
４ビア穴ＶＨ４、及び前記第５ビア穴ＶＨ５を形成する
方法としては、前記実施例１の配線基板の製造方法にお
ける前記第２ビア穴ＶＨ２及び前記第３ビア穴ＶＨ３の
形成方法と同じく、所定位置を開口した前記第６導体膜
２０４’をマスクとし、炭酸ガスレーザを用いて開口す
る方法が好ましい。前記炭酸ガスレーザによるエッチン
グは、絶縁体を選択的にエッチングし金属膜などはエッ
チングされないため、前記第１絶縁体１０１、前記第２
絶縁体１０２、及び前記第３絶縁体１０３、ならびに前
記埋め込み絶縁体４を選択的にエッチングすることがで
きる。すなわち、最も深い前記第５ビア穴ＶＨ５の深さ
を基準にしてエッチングすると、まず、前記第４ビア穴
ＶＨ４が前記第１電源パターン２０３Ｄ（第５導体膜３
０３）に達してエッチングの進行がとまり、次に、前記
第３ビア穴ＶＨ３が前記グラウンドパターン２０２Ａ
（第３導体膜３０２）に達してエッチングの進行がとま
る。そして最後に、前記第５ビア穴ＶＨ５が前記第１導
体膜２０１’に達したところで全体のエッチング処理が
終了する。そのため、前記第３ビア穴ＶＨ３、前記第４
ビア穴ＶＨ４、及び前記第５ビア穴ＶＨ５の、深さの異
なるビア穴を一度に形成することができる。
【０１０６】次に、図１８（ｂ）に示したように、前記
第１導体膜２０１’をエッチング処理して、前記グラウ
ンド用配線２０１Ａ、前記第１電源用配線２０１Ｄ、前
記第２電源用配線２０１Ｅ、及び前記信号用配線２０１
Ｃを形成し、前記第６導体膜２０４’及びその表面の前
記第７導体膜３０４をエッチング処理して、前記グラウ
ンド用端子２０４Ａ、前記第１電源用端子２０４Ｄ、前
記第２電源用端子２０４Ｅ、及び前記信号用端子２０４
Ｃを形成する。
【０１０７】その後、図１５に示したように、前記第１
導体層Ｍ１の各導体配線上、及び前記第４導体層Ｍ４の
各接続端子の所定領域が開口するように、はんだ保護膜
５を形成し、前記各導体配線及び前記各接続端子露出面
に、例えば、金めっきなどの端子めっき６を形成する
と、本実施例２の配線基板となる。
【０１０８】本実施例２の配線基板においても、前記実
施例１の配線基板と同様で、前記第１導体層Ｍ１の導体
配線、特に、前記信号用配線２０１Ｃは全区間にわた
り、図１１に示したように、前記第２導体層Ｍ２に設け
られた前記グラウンドパターン上を通るように形成する
ことができ、前記信号用配線２０１Ｃ、前記第１絶縁基
板１０１、及び前記グラウンドパターン２０２Ａからな
るマイクロストリップの効果を十分に得ることができ
る。
【０１０９】以上説明したように、本実施例２の配線基
板によれば、前記第１導体層Ｍ１、前記第２導体層Ｍ
２、前記第３導体層Ｍ３、及び前記第４導体層Ｍ４の４
層の導体層を設け、前記第１導体層Ｍ１に、半導体チッ
プの外部端子と接続される導体配線を設け、前記第２導
体層Ｍ２に前記第１導体層の導体配線のうち、グラウン
ド電位の電源を供給する導体配線（グラウンド用配線）
２０１Ａと接続される導体パターン（グラウンドパター
ン）２０２Ａを設け、前記第４導体層に実装基板の端子
（配線）と接続される接続端子を設けることにより、前
記第２導体層Ｍ２に設けられた前記グラウンドパターン
２０２Ａの面積を広くすることができる。そのため、前
記第１導体層Ｍ１の電気的信号を伝達する導体配線（信
号用配線）２０１Ｃが、全区間で前記グラウンドパター
ン２０２Ａ上を通るようにすることができ、前記信号用
配線２０１Ｃ、前記第１絶縁体１０１、及び前記グラウ
ンドパターン２０２Ａからなるマイクロストリップの効
果を十分に得られ、特性インピーダンスの制御が容易に
なる。また、特性インピーダンスの制御が容易になるた
め、前記信号用配線２０１Ｃを流れる電気的信号にノイ
ズが発生しにくくなり、高周波特性が劣化するのを防げ
る。
【０１１０】また、前記第３導体層Ｍ３に前記第１電源
パターン２０３Ｄを設け、前記第４導体層Ｍ４に、他の
端子の周辺を除く領域の全面に広がる第２電源用端子２
０４Ｅを設けることにより、電位の異なる２種類の動作
電源を供給する場合でも、書く電位の電源間の干渉や高
周波信号による電気的特性の劣化を低減することができ
る。
【０１１１】またこのとき、前記第１導体層Ｍ１に設け
られた前記第１電源用配線２０１Ｄと前記第３導体層Ｍ
３に設けられた前記第１電源パターン２０３Ｄを接続す
るビア３０３Ｄを前記第１絶縁基板１０１、前記埋め込
み絶縁体４、及び前記第２絶縁体１０２を貫通する第２
ビア穴ＶＨ２の内壁に設けて直接接続し、前記第１導体
層Ｍ１に設けられた前記第２電源用配線２０１Ｅと前記
第４導体層Ｍ４に設けられた前記第２電源用端子２０４
Ｅを接続するビア３０４Ｅ、及び前記第１導体層Ｍ１に
設けられた前記信号用配線２０１Ｃと前記第４導体層Ｍ
４に設けられた前記信号用端子２０４Ｃを接続するビア
３０４Ｃを、前記第１絶縁体１０１、前記埋め込み絶縁
体４、及び前記第２絶縁体１０２を貫通する前記第５ビ
ア穴ＶＨ５の内壁に設けて直接接続することにより、例
えば、スタックビアで接続する場合に比べて製造工程が
少なくなるとともに、２段以上のビアを重ねたときの位
置ずれなどによる接続信頼性の低下がなくなり、接続信
頼性の高い配線基板を得ることができる。
【０１１２】また、前記第１導体層Ｍ１に設けられた前
記第１電源用配線２０１Ｄと前記第３導体層Ｍ３に設け
られた前記第１電源パターン２０３Ｄを接続するビア３
０３Ｄを前記第１絶縁基板１０１、前記埋め込み絶縁体
４、及び前記第２絶縁体１０２を貫通する第２ビア穴Ｖ
Ｈ２の内壁に設けて直接接続し、前記第１導体層Ｍ１に
設けられた前記第２電源用配線２０１Ｅと前記第４導体
層Ｍ４に設けられた前記第２電源用端子２０４Ｅを接続
するビア３０４Ｅ、及び前記第１導体層Ｍ１に設けられ
た前記信号用配線２０１Ｃと前記第４導体層Ｍ４に設け
られた前記信号用端子２０４Ｃを接続するビア３０４Ｃ
を、前記第１絶縁体１０１、前記埋め込み絶縁体４、及
び前記第２絶縁体１０２を貫通する前記第５ビア穴ＶＨ
５の内壁に設けて直接接続することにより、前記グラウ
ンドパターン２０２Ａに形成する開口部の面積を小さく
することができ、前記信号用配線２０１Ｃが前記グラウ
ンドパターン２０２Ａの開口部上を通る可能性がさらに
低減し、電気的信号の高周波特性が劣化することを防げ
る。
【０１１３】またこのとき、前記グラウンドパターン２
０２Ａの開口部の面積を小さくすることにより、前記実
施例１の配線基板と同様に、前記各ビアの間隔を狭める
ことができ、配線基板の小型化、前記導体配線の微細化
が容易になる。
【０１１４】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【０１１５】
【発明の効果】本発明において開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【０１１６】（１）マイクロストリップ構造の配線基板
において、特性インピーダンスの制御を容易にすること
ができる。
【０１１７】（２）マイクロストリップ構造の配線基板
において、電気的信号の高周波特性の劣化を防ぐことが
できる。
【０１１８】（３）マイクロストリップ構造の配線基板
において、微細化を容易にすることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の配線基板の概略構成を
示す模式図であり、配線基板の特徴を示す断面図であ
る。
【図２】本実施例１の配線基板の概略構成を示す模式図
であり、配線基板全体の平面図である。
【図３】本実施例１の配線基板の概略構成を示す模式図
であり、図２に示した配線基板の領域Ｌ１の拡大平面図
である。
【図４】本実施例１の配線基板の概略構成を示す模式図
であり、図３に示した平面図の第２導体層の構成を示す
平面図である。
【図５】本実施例１の配線基板の概略構成を示す模式図
であり、図３に示した平面図の第３導体層の構成を示す
平面図である。
【図６】本実施例１の配線基板の製造方法を説明するた
めの模式図であり、図６（ａ）、図６（ｂ）、図６
（ｃ）はそれぞれ、図１に示した断面と同じ断面で見た
ときの、各工程での断面図である。
【図７】本実施例１の配線基板の製造方法を説明するた
めの模式図であり、図７（ａ）、図７（ｂ）、図７
（ｃ）はそれぞれ、図１に示した断面と同じ断面で見た
ときの、各工程での断面図である。
【図８】本実施例１の配線基板の製造方法を説明するた
めの模式図であり、図８（ａ）、図８（ｂ）はそれぞ
れ、図１に示した断面と同じ断面で見たときの、各工程
での断面図である。
【図９】本実施例１の配線基板の製造方法を説明するた
めの模式図であり、図９（ａ）、図９（ｂ）はそれぞ
れ、図１に示した断面と同じ断面で見たときの、各工程
での断面図である。
【図１０】本実施例１の配線基板の製造方法を説明する
ための模式図であり、図１０（ａ）、図１０（ｂ）はそ
れぞれ、図１に示した断面と同じ断面で見たときの、各
工程での断面図である。
【図１１】本実施例１の配線基板の作用効果を説明する
ための模式平面図である。
【図１２】本実施例１の配線基板を用いた半導体装置の
概略構成を示す模式図であり、図１２（ａ）は半導体装
置全体の平面図、図１２（ｂ）は図１２（ａ）に示した
半導体装置の正面図である。
【図１３】本実施例１の配線基板を用いた半導体装置の
概略構成を示す模式図であり、図１２（ａ）に示した半
導体装置の内部構成を示す断面図である。
【図１４】前記実施例１の配線基板の変形例を示す模式
断面図である。
【図１５】本発明による実施例２の配線基板の概略構成
を示す模式断面図である。
【図１６】本実施例２の配線基板の製造方法を説明する
ための模式図であり、図１６（ａ）、図１６（ｂ）はそ
れぞれ、図１５に示した断面と同じ断面で見たときの、
各工程での断面図である。
【図１７】本実施例２の配線基板の製造方法を説明する
ための模式図であり、図１７（ａ）、図１７（ｂ）はそ
れぞれ、図１５に示した断面と同じ断面で見たときの、
各工程での断面図である。
【図１８】本実施例２の配線基板の製造方法を説明する
ための模式図であり、図１８（ａ）、図１８（ｂ）はそ
れぞれ、図１５に示した断面と同じ断面で見たときの、
各工程での断面図である。
【図１９】従来の半導体装置の概略構成を示す模式図で
あり、図１９（ａ）は半導体装置全体の平面図、図１９
（ｂ）は図１９（ａ）に示した半導体装置の正面図であ
る。
【図２０】従来の半導体装置に用いられる配線基板の概
略構成を示す模式断面図である。
【図２１】従来の半導体装置に用いられる配線基板の概
略構成を示す模式平面図である。
【図２２】従来の半導体装置に用いられる配線基板の概
略構成を示す模式平面図である。
【符号の説明】
１ 絶縁基板 １０１ 第１絶縁基板 １０２ 第２絶縁基板 １０３ 第３絶縁基板 ２０１Ａ グラウンド用配線 ２０１Ｂ 電源用配線 ２０１Ｃ 信号用配線 ２０１Ｄ 第１電源用配線 ２０１Ｅ 第２電源用配線 ２０２Ａ，２０３Ａ，２０４Ａ グラウンドパターン
（グラウンド用端子） ２０２Ｂ，２０３Ｂ，２０４Ｂ 電源用端子 ２０２Ｃ，２０３Ｃ，２０４Ｃ 信号用端子 ２０３Ｄ 第１電源パターン ２０４Ｄ 第１電源用端子 ２０４Ｅ 第２電源用端子 ２０１’ 第１導体膜 ２０２’ 第２導体膜 ２０３’ 第４導体膜 ２０４’ 第６導体膜 ３０２ 第３導体膜（電解銅めっき膜） ３０３ 第５導体膜（電解銅めっき膜） ３０４ 第７導体膜（電解銅めっき膜） ３０２Ａ，３０３Ａ，３０３Ｂ，３０３Ｃ，３０３Ｄ，
３０４Ａ，３０４Ｃ，３０４Ｄ，３０４Ｅ ビア ４ 埋め込み絶縁体 ５ はんだ保護膜 ６ 端子めっき ７ 半導体チップ ７０１ 半導体チップの外部端子 ８ バンプ ９ 封止絶縁体 １０ カバープレート １１ ボール状端子 Ｍ１ 第１導体層 Ｍ２ 第２導体層 Ｍ３ 第３導体層 Ｍ４ 第４導体層 Ｂ１ 第１絶縁層 Ｂ２ 第２絶縁層 Ｂ３ 第３絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/06 Ｈ０５Ｋ 3/46 Ｂ 3/46 Ｎ Ｑ Ｘ Ｚ Ｂ２３Ｋ 101:42 // Ｂ２３Ｋ 101:42 Ｈ０１Ｌ 23/12 Ｅ (72)発明者 高萩 茂治 茨城県日立市日高町５丁目１番１号 日立 電線株式会社総合技術研究所内 Ｆターム(参考） 4E068 AF01 DA11 5E338 AA03 BB13 BB25 BB28 CC02 CC04 CC06 CD32 EE11 5E339 AB02 AC01 AD05 AE01 BC02 BE13 5E346 AA12 AA15 AA32 AA43 AA51 BB02 BB03 BB04 BB07 BB11 BB16 CC08 CC32 DD22 DD24 DD32 EE31 EE33 FF01 FF04 FF07 FF14 FF45 GG15 GG17 GG18 GG22 GG28 HH01 HH03

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】第１絶縁層の表面に第１導体層が設けら
    れ、前記第１絶縁層の前記第１導体層が設けられた面と
    対向する面に第２導体層が設けられ、前記第１絶縁層に
    設けられた前記第２導体層上に、第２絶縁層を介在させ
    て第３導体層が設けられた配線基板であって、 前記第１導体層には、半導体チップの外部端子（ボンデ
    ィングパッド）と接続される導体配線が設けられ、 前記第２導体層には、前記第１導体層に設けられた前記
    導体配線のうち、半導体チップにグラウンド電位の電源
    を供給するグラウンド用配線とビアにより接続された導
    体パターンのみが設けられ、 前記第３導体層には、前記第１導体層に設けられた前記
    導体配線のうち、前記半導体チップに前記グラウンド電
    位以外の電位の動作電源を供給する電源用配線とビアに
    より接続された電源用端子、及び前記電気的信号を伝達
    する信号用配線とビアにより接続された信号用端子、な
    らびに前記第２導体層の前記導体パターンとビアにより
    接続されたグラウンド用端子が設けられており、 前記第2導体層に設けられた導体パターンは、前記電源
    用配線と前記電源用端子を接続するビア及び前記信号用
    配線と前記信号用端子を接続するビアの周辺を除く領域
    の全面に広がっていることを特徴とする配線基板。
  2. 【請求項２】前記電源用端子は、前記グラウンド用端子
    及び前記信号用端子の周囲を除く領域の全面に広がって
    いることを特徴とする請求項１に記載の配線基板。
  3. 【請求項３】前記電源用配線と前記電源用端子、及び前
    記信号用配線と前記信号用端子は、前記第１絶縁層及び
    前記第２絶縁層を貫通するビアにより直接接続されてい
    ることを特徴とする請求項１又は請求項２に記載の配線
    基板。
  4. 【請求項４】第１絶縁層の表面に第１導体層が設けら
    れ、前記第１絶縁層の前記第１導体層が設けられた面と
    対向する面に第２導体層が設けられ、前記第１絶縁層に
    設けられた前記第２導体層の表面に、第２絶縁層を介在
    させて第３導体層が設けられ、前記第３導体層の表面
    に、第３絶縁層を介在させて第４導体層が設けられた配
    線基板であって、 前記第１導体層には、半導体チップの外部端子（ボンデ
    ィングパッド）と接続される導体配線が設けられ、 前記第２導体層には、前記第１導体層に設けられた前記
    導体配線のうち、半導体チップにグラウンド電位の電源
    を供給するグラウンド用配線とビアにより接続された導
    体パターンのみが設けられ、 前記第３導体層には、前記第１導体層に設けられた前記
    導体配線のうち、前記半導体チップに前記グラウンド電
    位とは異なる第１電位の動作電源を供給する第1電源用
    配線とビアにより接続された導体パターンが設けられ、 前記第４導体層には、前記第１導体層に設けられた前記
    導体配線のうち、前記半導体チップに前記グラウンド電
    位及び前記第１電位とは異なる第２電位の動作電源を供
    給する第２電源用配線とビアにより接続された第２電源
    用端子、電気的信号を伝達する信号用配線とビアにより
    接続された信号用端子、前記第２導体層の前記導体パタ
    ーンとビアにより接続されたグラウンド用端子、及び前
    記第３導体層の前記導体パターンとビアにより接続され
    た第１電源用端子が設けられており、 前記第２導体層に設けられた前記導体パターンは、前記
    第２電源用配線と前記第２電源用端子を接続するビア、
    前記第１電源用端子と前記第３導体層の導体パターンを
    接続するビア、及び前記信号用配線と前記信号用端子を
    接続するビアの周辺を除く領域の全面に広がっているこ
    とを特徴とする配線基板。
  5. 【請求項５】前記第３導体層に設けられた導体パターン
    は、前記第２電源用配線と前記第２電源用端子を接続す
    るビア、前記第２導体層の導体パターンと前記グラウン
    ド用端子を接続するビア、及び前記信号用配線と前記信
    号用端子とを接続するビアの周辺を除く領域の全面に広
    がっていることを特徴とする請求項４に記載の配線基
    板。
  6. 【請求項６】前記第２電源用端子は、前記グラウンド用
    端子、前記第１電源用端子、及び前記信号用端子の周辺
    を除く領域の全面に広がっていることを特徴とする請求
    項４又は請求項５に記載の配線基板。
  7. 【請求項７】前記第２電源用配線と前記第２電源用端
    子、及び前記信号用配線と前記信号用端子は、前記第１
    絶縁層、前記第２絶縁層、及び前記第３絶縁層を貫通す
    るビアにより直接接続され、前記第１電源用端子と前記
    第３導体層に設けられた導体パターンは、前記第１導体
    層及び前記第２絶縁層を貫通するビアにより直接接続さ
    れていることを特徴とする請求項４乃至請求項６のいず
    れか１項に記載の配線基板。
  8. 【請求項８】前記第２導体層の導体パターンと前記グラ
    ウンド用端子は、前記第２絶縁層及び前記第３絶縁層を
    貫通するビアにより直接接続されていることを特徴とす
    る請求項４乃至請求項７のいずれか１項に記載の配線基
    板。
  9. 【請求項９】第１絶縁基板の第１主面に第１導体膜を形
    成するとともに前記第１絶縁基板の前記第１主面と対向
    する第２主面に第２導体膜を形成し、 前記第１絶縁基板の所定位置に、前記第２導体膜側から
    第１ビア穴を形成し、 前記第２導体膜の表面及び前記第１ビア穴内に第３導体
    膜を形成し、 前記第２導体膜及び前記第３導体膜をエッチング処理し
    て、所定位置が開口した導体パターンを形成し、 前記導体パターンの表面に、第２絶縁基板を介在して第
    ４導体膜を形成し、 前記第４導体膜側から、前記第２絶縁基板を貫通して前
    記導体パターンに達する第２ビア穴、及び前記第２絶縁
    基板及び前記第１絶縁基板を貫通して前記第１導体膜に
    達する第３ビア穴を形成し、 前記第４導体膜の表面及び前記第２ビア穴ならびに前記
    第３ビア穴内に第５導体膜を形成し、 前記第１導体膜をエッチング処理して、半導体チップの
    外部端子（ボンディングパッド）と接続される導体配線
    を形成するとともに、 前記第４導体膜及び前記第５導体膜をエッチング処理し
    て、前記導体配線あるいは前記導体パターンとビアによ
    り接続される接続端子を形成することを特徴とする配線
    基板の製造方法。
  10. 【請求項１０】前記第２ビア穴及び前記第３ビア穴は、
    絶縁体を選択的にエッチングするレーザを用いて一度に
    形成することを特徴とする請求項９に記載の配線基板の
    製造方法。
  11. 【請求項１１】第１絶縁基板の第１主面に第１導体膜を
    形成するとともに前記第１絶縁基板の第１主面と対向す
    る第２主面に第２導体膜を形成し、 前記第１絶縁基板の所定位置に、前記第２導体膜側から
    第１ビア穴を形成し、 前記第２導体膜の表面及び前記第１ビア穴内に第３導体
    膜を形成し、 前記第２導体膜及び前記第３導体膜をエッチング処理し
    て、所定位置が開口した導体パターンを形成し、 前記第２導体膜及び前記第３導体膜をエッチング処理し
    て形成した導体パターンの表面に、第２絶縁基板を介在
    して第４導体膜を形成し、 前記第４導体膜側から、前記第２絶縁層及び前記第１絶
    縁層を貫通して前記第１導体膜に達する第２ビア穴を形
    成し、 前記第４導体膜の表面及び前記第２ビア穴内に第５導体
    膜を形成し、 前記第４導体膜及び前記第５導体膜をエッチング処理し
    て、所定位置が開口した導体パターンを形成し、 前記第４導体膜及び前記第５導体膜をエッチング処理し
    て形成した導体パターン層上に、第３絶縁基板を介在し
    て第６導体膜を形成し、 前記第６導体膜側から、前記第３絶縁層及び前記第２絶
    縁層を貫通して前記第２導体膜及び前記第３導体膜をエ
    ッチング処理して形成した導体パターンに達する第３ビ
    ア穴、及び前記第３絶縁層を貫通して前記第４導体膜及
    び前記第５導体膜をエッチング処理して形成した導体パ
    ターンに達する第４ビア穴、ならびに前記第３絶縁層、
    前記第２絶縁層、及び前記第１絶縁層を貫通して前記第
    １導体膜に達する第５ビア穴を形成し、 前記第６導体膜の表面及び前記第３ビア穴、前記第４ビ
    ア穴、及び前記第５ビア穴内に第７導体膜を形成した
    後、 前記第１導体膜をエッチング処理して、半導体チップの
    外部端子（ボンディングパッド）と接続される導体配線
    を形成するとともに、 前記第６導体膜及び前記第７導体膜をエッチング処理し
    て、前記導体配線、前記第２導体膜及び前記第３導体膜
    をエッチング処理して形成した導体パターン、前記第４
    導体膜及び前記第５導体膜をエッチング処理して形成し
    た導体パターンのいずれかとビアにより接続される接続
    端子を形成することを特徴とする配線基板の製造方法。
  12. 【請求項１２】前記第３ビア穴、前記第４ビア穴、及び
    前記第５ビア穴は、絶縁体を選択的にエッチングするレ
    ーザを用いて一度に形成することを特徴とする請求項１
    １に記載の配線基板の製造方法。
JP2001268720A 2001-09-05 2001-09-05 配線基板及びその製造方法 Expired - Fee Related JP3879461B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001268720A JP3879461B2 (ja) 2001-09-05 2001-09-05 配線基板及びその製造方法
US10/232,661 US6924987B2 (en) 2001-09-05 2002-09-03 Wiring board and process for producing the same
US11/073,615 US7217370B2 (en) 2001-09-05 2005-03-08 Wiring board and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001268720A JP3879461B2 (ja) 2001-09-05 2001-09-05 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003078062A true JP2003078062A (ja) 2003-03-14
JP3879461B2 JP3879461B2 (ja) 2007-02-14

Family

ID=19094661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001268720A Expired - Fee Related JP3879461B2 (ja) 2001-09-05 2001-09-05 配線基板及びその製造方法

Country Status (2)

Country Link
US (2) US6924987B2 (ja)
JP (1) JP3879461B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260186A (ja) * 2008-04-21 2009-11-05 Nippon Mektron Ltd 多層フレキシブルプリント配線板およびその製造方法
JP2010080595A (ja) * 2008-09-25 2010-04-08 Hitachi Chem Co Ltd 三層配線基板の製造方法
JP2010087037A (ja) * 2008-09-29 2010-04-15 Kyocera Corp 差動伝送用多層配線基板
JP2013504894A (ja) * 2009-09-15 2013-02-07 アール アンド ディー サーキッツ インコーポレイテッド 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品
KR101500318B1 (ko) * 2013-03-21 2015-03-09 (주)지로엠케이 레이저를 이용한 다층패턴 pcb의 제조방법
CN107210267A (zh) * 2015-07-03 2017-09-26 瑞萨电子株式会社 半导体器件

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539246A (en) * 2004-05-26 2005-12-01 Matsushita Electric Industrial Co Ltd Semiconductor device and method for manufacturing the same
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2007036315A (ja) * 2005-07-22 2007-02-08 Tdk Corp 高周波電子部品
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7646082B2 (en) 2007-05-22 2010-01-12 International Business Machines Corporation Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density
US7863724B2 (en) * 2008-02-12 2011-01-04 International Business Machines Corporation Circuit substrate having post-fed die side power supply connections
JP5260083B2 (ja) * 2008-02-27 2013-08-14 ローム株式会社 半導体集積回路
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
CN102144291B (zh) * 2008-11-17 2015-11-25 先进封装技术私人有限公司 半导体基板、封装与装置
US9059050B2 (en) 2008-11-17 2015-06-16 Advanpack Solutions Pte. Ltd. Manufacturing methods of semiconductor substrate, package and device
JP2010251707A (ja) * 2009-03-27 2010-11-04 Fujitsu Ltd 配線基板及び半導体装置
JP4844904B2 (ja) * 2009-03-27 2011-12-28 Ｔｄｋ株式会社 多層配線板及びその製造方法
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2011243790A (ja) * 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
US8227903B2 (en) * 2010-09-15 2012-07-24 Stats Chippac Ltd Integrated circuit packaging system with encapsulant containment and method of manufacture thereof
JP5891585B2 (ja) * 2011-01-24 2016-03-23 株式会社ソシオネクスト 半導体装置及び配線基板
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置
CN107170679B (zh) * 2017-05-19 2020-02-07 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
KR102819686B1 (ko) * 2020-04-16 2025-06-12 에스케이하이닉스 주식회사 디커플링 캐패시터를 포함하는 반도체 패키지
TWI889335B (zh) * 2024-05-13 2025-07-01 矽品精密工業股份有限公司 承載結構及具有該承載結構之電子封裝件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283866A (ja) 1993-03-30 1994-10-07 Nitto Denko Corp 多層回路基板およびその製造方法
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5476719A (en) * 1994-08-17 1995-12-19 Trw Inc. Superconducting multi-layer microstrip structure for multi-chip modules and microwave circuits
US5889413A (en) * 1996-11-22 1999-03-30 Xilinx, Inc. Lookup tables which double as shift registers
JPH1167827A (ja) 1997-08-22 1999-03-09 Toshiba Corp フリップチップ接続用半導体装置
JPH11284347A (ja) 1998-03-27 1999-10-15 Ibiden Co Ltd 多層プリント配線板
CN1180667C (zh) * 1998-07-20 2004-12-15 三星电子株式会社 无线电-电子部件
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
JP2000260893A (ja) 1999-03-08 2000-09-22 Sumitomo Metal Electronics Devices Inc 半導体パッケージおよびその製造方法
JP2001077238A (ja) 1999-09-08 2001-03-23 Hitachi Ltd 半導体装置
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260186A (ja) * 2008-04-21 2009-11-05 Nippon Mektron Ltd 多層フレキシブルプリント配線板およびその製造方法
TWI479972B (zh) * 2008-04-21 2015-04-01 日本美可多龍股份有限公司 Multi - layer flexible printed wiring board and manufacturing method thereof
JP2010080595A (ja) * 2008-09-25 2010-04-08 Hitachi Chem Co Ltd 三層配線基板の製造方法
JP2010087037A (ja) * 2008-09-29 2010-04-15 Kyocera Corp 差動伝送用多層配線基板
JP2013504894A (ja) * 2009-09-15 2013-02-07 アール アンド ディー サーキッツ インコーポレイテッド 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品
KR101500318B1 (ko) * 2013-03-21 2015-03-09 (주)지로엠케이 레이저를 이용한 다층패턴 pcb의 제조방법
CN107210267A (zh) * 2015-07-03 2017-09-26 瑞萨电子株式会社 半导体器件
JPWO2017006391A1 (ja) * 2015-07-03 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US10134665B2 (en) 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US7217370B2 (en) 2007-05-15
US6924987B2 (en) 2005-08-02
US20050205516A1 (en) 2005-09-22
JP3879461B2 (ja) 2007-02-14
US20030043556A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP3879461B2 (ja) 配線基板及びその製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
CN102881680B (zh) 半导体器件及其制造方法
TW200401598A (en) Metal core substrate and process for manufacturing same
JP2001196525A (ja) 半導体装置及びその製造方法
USRE49970E1 (en) Manufacturing method and electronic module with new routing possibilities
US20030014863A1 (en) Method for manufacturing a printed circuit board
JP2002016175A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
TWI356479B (en) Package structure with embedded die and method of
JP3356122B2 (ja) システム半導体装置及びシステム半導体装置の製造方法
JP3731378B2 (ja) 半導体素子の製造方法、および半導体素子、ならびに実装モジュール
JP3907845B2 (ja) 半導体装置
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JPH09148739A (ja) 多層回路板およびその製造方法
JP2003258196A (ja) 半導体装置及びその製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP4023082B2 (ja) 半導体装置およびその製造方法
JP3112885B2 (ja) 半導体部品実装モジュール
JP3324472B2 (ja) Ｂｇａ用ｔａｂテープの製造方法
JP2002222894A (ja) 半導体用パッケージ
JP2004140160A (ja) 配線板の製造方法及び配線板、ならびに半導体装置
JP4056671B2 (ja) 回路基板の製造方法及び半導体装置の製造方法
JP2001102488A (ja) 半導体装置
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees