JP2003043114A - スキャン用フリップフロップおよびスキャンテスト回路 - Google Patents
スキャン用フリップフロップおよびスキャンテスト回路Info
- Publication number
- JP2003043114A JP2003043114A JP2001233483A JP2001233483A JP2003043114A JP 2003043114 A JP2003043114 A JP 2003043114A JP 2001233483 A JP2001233483 A JP 2001233483A JP 2001233483 A JP2001233483 A JP 2001233483A JP 2003043114 A JP2003043114 A JP 2003043114A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- level
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】スキャンテスト回路での誤動作の発生を防止す
る。 【解決手段】スキャン用フリップフロップ１を縦列接続
してスキャンテスト回路を構成する。スキャン用フリッ
プフロップ１では、スキャンデータの取り込みがクロッ
クＣＬＫのローレベルからハイレベルへの変化（時刻ｔ
１２，ｔ１６）に同期して行われ、スキャンデータ出力
の変化がテスト制御信号ＳＥＮのハイレベルからローレ
ベルへの変化（時刻ｔ１３，ｔ１７）に同期して行われ
る。このため、このスキャン用フリップフロップ１を縦
列接続したスキャンテスト回路では、次段のスキャン用
フリップフロップがスキャンデータを取り込んだのちも
スキャンデータ出力を維持するのでデータホールド時間
を確保できる
る。 【解決手段】スキャン用フリップフロップ１を縦列接続
してスキャンテスト回路を構成する。スキャン用フリッ
プフロップ１では、スキャンデータの取り込みがクロッ
クＣＬＫのローレベルからハイレベルへの変化（時刻ｔ
１２，ｔ１６）に同期して行われ、スキャンデータ出力
の変化がテスト制御信号ＳＥＮのハイレベルからローレ
ベルへの変化（時刻ｔ１３，ｔ１７）に同期して行われ
る。このため、このスキャン用フリップフロップ１を縦
列接続したスキャンテスト回路では、次段のスキャン用
フリップフロップがスキャンデータを取り込んだのちも
スキャンデータ出力を維持するのでデータホールド時間
を確保できる
Description
【０００１】
【発明の属する技術分野】本発明は、スキャン用フリッ
プフロップおよびスキャンテスト回路に関し、特に、ス
キャン用フリップフロップが近接して配置されてスキャ
ン用フリップフロップ間のスキャンデータの信号遅延が
極めて小さいときにも誤動作を防止できるスキャン用フ
リップフロップと、これを縦列に接続して構成されたス
キャンテスト回路に関する。
プフロップおよびスキャンテスト回路に関し、特に、ス
キャン用フリップフロップが近接して配置されてスキャ
ン用フリップフロップ間のスキャンデータの信号遅延が
極めて小さいときにも誤動作を防止できるスキャン用フ
リップフロップと、これを縦列に接続して構成されたス
キャンテスト回路に関する。
【０００２】
【従来の技術】ＬＳＩの製造工程で発生した故障を効率
よく検出するために、スキャンパス方式と呼ばれるテス
ト方式が広く用いられている。図５は、スキャンパス方
式の模式図である。スキャンテスト回路２０は、スキャ
ン用フリップフロップ２１−１〜２１−ｎにより構成さ
れ、テスト制御信号ＳＥＮがハイレベルであるスキャン
モードのときには１個のシフトレジスタとして動作し、
テスト制御信号ＳＥＮがローレベルの通常動作モードの
ときには被テスト回路１０の一部として動作する。スキ
ャンテストでは、先ず、スキャンテスト回路２０にスキ
ャンデータを設定する。テスト制御信号ＳＥＮをハイレ
ベルとしてスキャンモードとし、スキャンデータをクロ
ックＣＬＫがローレベルからハイレベルへ変化する毎に
スキャンデータ入力ＳＣＩＮからシリアルに入力すると
ともに順次シフトしてスキャン用フリップフロップ２１
−１〜２１−ｎのすべてにスキャンデータを設定する。
これにより、各スキャン用フリップフロップの出力ＳＣ
１〜ＳＣｎに接続された被テスト回路１０の内部節点の
初期値が決められる。次に、テスト制御信号ＳＥＮをロ
ーレベルとして通常動作モードとし、被テスト回路１０
に回路入力を与えて動作させ回路出力を観測したのち、
被テスト回路１０の内部節点の動作応答結果をデータ信
号Ｄ１〜Ｄｎとしてスキャン用フリップフロップ２１−
１〜２１−ｎに取り込んで保持する。次に、テスト制御
信号ＳＥＮを再びハイレベルとしてスキャンモードと
し、クロックＣＬＫを与えて順次シフトしてスキャン用
フリップフロップ２１−ｎの出力ＳＣｎを観測すること
により被テスト回路１０の内部節点の動作応答結果を知
ることができ、被テスト回路１０の故障を効率よく検出
することができる。
よく検出するために、スキャンパス方式と呼ばれるテス
ト方式が広く用いられている。図５は、スキャンパス方
式の模式図である。スキャンテスト回路２０は、スキャ
ン用フリップフロップ２１−１〜２１−ｎにより構成さ
れ、テスト制御信号ＳＥＮがハイレベルであるスキャン
モードのときには１個のシフトレジスタとして動作し、
テスト制御信号ＳＥＮがローレベルの通常動作モードの
ときには被テスト回路１０の一部として動作する。スキ
ャンテストでは、先ず、スキャンテスト回路２０にスキ
ャンデータを設定する。テスト制御信号ＳＥＮをハイレ
ベルとしてスキャンモードとし、スキャンデータをクロ
ックＣＬＫがローレベルからハイレベルへ変化する毎に
スキャンデータ入力ＳＣＩＮからシリアルに入力すると
ともに順次シフトしてスキャン用フリップフロップ２１
−１〜２１−ｎのすべてにスキャンデータを設定する。
これにより、各スキャン用フリップフロップの出力ＳＣ
１〜ＳＣｎに接続された被テスト回路１０の内部節点の
初期値が決められる。次に、テスト制御信号ＳＥＮをロ
ーレベルとして通常動作モードとし、被テスト回路１０
に回路入力を与えて動作させ回路出力を観測したのち、
被テスト回路１０の内部節点の動作応答結果をデータ信
号Ｄ１〜Ｄｎとしてスキャン用フリップフロップ２１−
１〜２１−ｎに取り込んで保持する。次に、テスト制御
信号ＳＥＮを再びハイレベルとしてスキャンモードと
し、クロックＣＬＫを与えて順次シフトしてスキャン用
フリップフロップ２１−ｎの出力ＳＣｎを観測すること
により被テスト回路１０の内部節点の動作応答結果を知
ることができ、被テスト回路１０の故障を効率よく検出
することができる。
【０００３】図６（ａ）は、特開平４−７２５８３号公
報に記載された第１の従来例のスキャン用フリップフロ
ップの回路図である。スキャン用フリップフロップ２１
は、テスト制御信号ＳＥＮがハイレベル（論理値１に対
応）のときにスキャン入力信号ＳＩＮを選択して出力
し、テスト制御信号ＳＥＮがローレベル（論理値０に対
応）のときにデータ入力信号ＤＩＮを選択して出力する
マルチプレクサ（ＭＵＸ）２２と、クロックＣＬＫがロ
ーレベルのときにマルチプレクサ２２の出力を入力して
そのまま出力し、クロックＣＬＫがハイレベルのときに
はラッチしたデータを出力するラッチ回路２３と、クロ
ックＣＬＫがハイレベルのときにラッチ回路２３のＱ出
力を入力してそのままスキャン用フリップフロップ２１
のデータ出力信号ＱＯとして出力し、クロックＣＬＫが
ローレベルのときにはラッチしたデータを出力するラッ
チ回路２５とにより構成される。ラッチ回路２３は、ラ
ッチ回路２５と同様なラッチ回路２６とそのトリガ入力
端ＧにクロックＣＬＫの反転クロックＣＬＫＢを供給す
るインバータ回路２７とを含んでいる。
報に記載された第１の従来例のスキャン用フリップフロ
ップの回路図である。スキャン用フリップフロップ２１
は、テスト制御信号ＳＥＮがハイレベル（論理値１に対
応）のときにスキャン入力信号ＳＩＮを選択して出力
し、テスト制御信号ＳＥＮがローレベル（論理値０に対
応）のときにデータ入力信号ＤＩＮを選択して出力する
マルチプレクサ（ＭＵＸ）２２と、クロックＣＬＫがロ
ーレベルのときにマルチプレクサ２２の出力を入力して
そのまま出力し、クロックＣＬＫがハイレベルのときに
はラッチしたデータを出力するラッチ回路２３と、クロ
ックＣＬＫがハイレベルのときにラッチ回路２３のＱ出
力を入力してそのままスキャン用フリップフロップ２１
のデータ出力信号ＱＯとして出力し、クロックＣＬＫが
ローレベルのときにはラッチしたデータを出力するラッ
チ回路２５とにより構成される。ラッチ回路２３は、ラ
ッチ回路２５と同様なラッチ回路２６とそのトリガ入力
端ＧにクロックＣＬＫの反転クロックＣＬＫＢを供給す
るインバータ回路２７とを含んでいる。
【０００４】図６（ｂ）は、スキャン用フリップフロッ
プ２１の動作タイミング図である。テスト制御信号ＳＥ
Ｎがハイレベルで、マルチプレクサ２２はスキャン入力
信号ＳＩＮを選択している場合を示している。ラッチ回
路２３の出力は、クロックＣＬＫのハイレベルからロー
レベルへの変化に同期してスキャンデータＳＤ１，ＳＤ
２を順次出力し、ラッチ回路２５の出力すなわちスキャ
ン用フリップフロップ２１のデータ出力信号ＱＯは、半
クロックサイクル遅れてクロックＣＬＫのハイレベルか
らローレベルへの変化に同期してスキャンデータＳＤ
０，ＳＤ１，ＳＤ２を順次出力する。
プ２１の動作タイミング図である。テスト制御信号ＳＥ
Ｎがハイレベルで、マルチプレクサ２２はスキャン入力
信号ＳＩＮを選択している場合を示している。ラッチ回
路２３の出力は、クロックＣＬＫのハイレベルからロー
レベルへの変化に同期してスキャンデータＳＤ１，ＳＤ
２を順次出力し、ラッチ回路２５の出力すなわちスキャ
ン用フリップフロップ２１のデータ出力信号ＱＯは、半
クロックサイクル遅れてクロックＣＬＫのハイレベルか
らローレベルへの変化に同期してスキャンデータＳＤ
０，ＳＤ１，ＳＤ２を順次出力する。
【０００５】
【発明が解決しようとする課題】図６（ａ）のスキャン
用フリップフロップ２１を用いてスキャンテスト回路２
０を構成した場合に、スキャン用フリップフロップのデ
ータ出力信号ＱＯを出力するデータ出力端から次段のス
キャン用フリップフロップのスキャンＳＩＮを入力する
スキャン入力端までの配線負荷容量が小さく、且つ、次
段のスキャン用フリップフロップのクロックＣＬＫが遅
延しているときには誤動作することがある。これについ
て図７を用いて説明する。
用フリップフロップ２１を用いてスキャンテスト回路２
０を構成した場合に、スキャン用フリップフロップのデ
ータ出力信号ＱＯを出力するデータ出力端から次段のス
キャン用フリップフロップのスキャンＳＩＮを入力する
スキャン入力端までの配線負荷容量が小さく、且つ、次
段のスキャン用フリップフロップのクロックＣＬＫが遅
延しているときには誤動作することがある。これについ
て図７を用いて説明する。
【０００６】図７（ａ）は、誤動作が生じ易い配置を示
す図であり、スキャン用フリップフロップ２１−１とス
キャン用フリップフロップ２１−２とは近接して配置さ
れているのでスキャン用フリップフロップ２１−１のデ
ータ出力端からスキャン用フリップフロップ２１−２の
スキャン入力端までの配線が短く、一方、クロックＣＬ
Ｋはクロックツリー配線において互いに別系統のツリー
を経て供給されスキャン用フリップフロップ２１−１に
供給されるクロックＣＬＫ−Ｘに対してスキャン用フリ
ップフロップ２１−２に供給されるクロックＣＬＫ−Ｙ
が遅延しているものとする。
す図であり、スキャン用フリップフロップ２１−１とス
キャン用フリップフロップ２１−２とは近接して配置さ
れているのでスキャン用フリップフロップ２１−１のデ
ータ出力端からスキャン用フリップフロップ２１−２の
スキャン入力端までの配線が短く、一方、クロックＣＬ
Ｋはクロックツリー配線において互いに別系統のツリー
を経て供給されスキャン用フリップフロップ２１−１に
供給されるクロックＣＬＫ−Ｘに対してスキャン用フリ
ップフロップ２１−２に供給されるクロックＣＬＫ−Ｙ
が遅延しているものとする。
【０００７】このような場合には、図７（ｂ）の動作タ
イミング図に示すように、スキャン用フリップフロップ
（図ではＦＦと略す）２１−１のデータ出力信号ＱＯが
スキャンデータＳＤ０から次のスキャンデータＳＤ１に
変化してからクロックＣＬＫ−Ｙが立ち上がるので、時
刻ｔ３１ではスキャン用フリップフロップ２１−２は本
来取り込むべきスキャンデータＳＤ０ではなくスキャン
データＳＤ１を取り込んでしまい誤動作することにな
る。時刻ｔ３３においても同様にスキャン用フリップフ
ロップ２１−２は本来取り込むべきスキャンデータＳＤ
１ではなくスキャンデータＳＤ２を取り込んでしまう。
このため、正常な動作であればシフトレジスタとして動
作するので、図７（ｃ）のように、時刻ｔ３２ではスキ
ャン用フリップフロップ２１−１からスキャンデータＳ
Ｄ１が出力され、スキャン用フリップフロップ２１−２
からスキャンデータＳＤ０が出力されるべきところであ
るが、図７（ｂ）に示すように、時刻ｔ３２ではスキャ
ン用フリップフロップ２１−１とスキャン用フリップフ
ロップ２１−２との両方からスキャンデータＳＤ０が出
力され、シフトレジスタとして動作しない。
イミング図に示すように、スキャン用フリップフロップ
（図ではＦＦと略す）２１−１のデータ出力信号ＱＯが
スキャンデータＳＤ０から次のスキャンデータＳＤ１に
変化してからクロックＣＬＫ−Ｙが立ち上がるので、時
刻ｔ３１ではスキャン用フリップフロップ２１−２は本
来取り込むべきスキャンデータＳＤ０ではなくスキャン
データＳＤ１を取り込んでしまい誤動作することにな
る。時刻ｔ３３においても同様にスキャン用フリップフ
ロップ２１−２は本来取り込むべきスキャンデータＳＤ
１ではなくスキャンデータＳＤ２を取り込んでしまう。
このため、正常な動作であればシフトレジスタとして動
作するので、図７（ｃ）のように、時刻ｔ３２ではスキ
ャン用フリップフロップ２１−１からスキャンデータＳ
Ｄ１が出力され、スキャン用フリップフロップ２１−２
からスキャンデータＳＤ０が出力されるべきところであ
るが、図７（ｂ）に示すように、時刻ｔ３２ではスキャ
ン用フリップフロップ２１−１とスキャン用フリップフ
ロップ２１−２との両方からスキャンデータＳＤ０が出
力され、シフトレジスタとして動作しない。
【０００８】図７では、問題点を明確にするために極端
な配置状態に単純化して説明したが実際にこのような配
置となることは稀である。しかしながら、このような極
端な配置をとらない場合においても、実際の動作ではス
キャン用フリップフロップが正常にデータを取り込むた
めにはトリガ入力（すなわちクロック）が変化したのち
も入力データの状態を一定期間（データホールド時間）
維持する必要があるので、クロックとスキャンデータと
の時間関係の条件はさらに厳しくなる。レイアウト設計
に自動配置配線を用いる場合にはスキャン用フリップフ
ロップ同士が近隣して配置配線されないように制御する
ことが困難なため、データホールド時間違反による誤動
作が頻繁に発生する。図７（ｂ）のようなデータホール
ド時間違反による誤動作が発生した場合にはスキャン用
フリップフロップ２１−１のデータ出力端（ＱＯ）とス
キャン用フリップフロップ２１−２のスキャン入力端
（ＳＩＮ）との間に遅延回路を挿入すればよいが、配置
配線のやり直しを伴うために設計期間が増大する。前述
の特開平４−７２５８３号公報にはデータの受け渡しタ
イミングを制御する信号を別に設けてスキャンパスに含
まれるスキャン用フリップフロップのすべてに供給する
ことによりデータホールド時間違反による誤動作の発生
を回避する技術（第２の従来例）が同時に開示されてい
るが、この技術を適用した場合には余分な配線を必要と
するので配線性が低下するという新たな問題点が生じ
る。
な配置状態に単純化して説明したが実際にこのような配
置となることは稀である。しかしながら、このような極
端な配置をとらない場合においても、実際の動作ではス
キャン用フリップフロップが正常にデータを取り込むた
めにはトリガ入力（すなわちクロック）が変化したのち
も入力データの状態を一定期間（データホールド時間）
維持する必要があるので、クロックとスキャンデータと
の時間関係の条件はさらに厳しくなる。レイアウト設計
に自動配置配線を用いる場合にはスキャン用フリップフ
ロップ同士が近隣して配置配線されないように制御する
ことが困難なため、データホールド時間違反による誤動
作が頻繁に発生する。図７（ｂ）のようなデータホール
ド時間違反による誤動作が発生した場合にはスキャン用
フリップフロップ２１−１のデータ出力端（ＱＯ）とス
キャン用フリップフロップ２１−２のスキャン入力端
（ＳＩＮ）との間に遅延回路を挿入すればよいが、配置
配線のやり直しを伴うために設計期間が増大する。前述
の特開平４−７２５８３号公報にはデータの受け渡しタ
イミングを制御する信号を別に設けてスキャンパスに含
まれるスキャン用フリップフロップのすべてに供給する
ことによりデータホールド時間違反による誤動作の発生
を回避する技術（第２の従来例）が同時に開示されてい
るが、この技術を適用した場合には余分な配線を必要と
するので配線性が低下するという新たな問題点が生じ
る。
【０００９】本発明の目的は、自動配置配線を用いた場
合にもデータホールド時間違反による誤動作の発生を回
避でき、且つ余分な制御信号配線を必要としないスキャ
ンテスト用のスキャン用フリップフロップを提供するこ
とであり、スキャンテスト回路を提供することである。
合にもデータホールド時間違反による誤動作の発生を回
避でき、且つ余分な制御信号配線を必要としないスキャ
ンテスト用のスキャン用フリップフロップを提供するこ
とであり、スキャンテスト回路を提供することである。
【００１０】
【課題を解決するための手段】本発明のスキャン用フリ
ップフロップは、スキャン入力信号を入力するスキャン
入力端子と、データ入力信号を入力するデータ入力端子
と、テスト制御信号を入力するテスト制御端子と、クロ
ック信号を入力するクロック端子と、データ出力信号を
出力するデータ出力端子とを有し、テストモードでは、
前記テスト制御信号が第１の信号レベルのときに前記ク
ロック信号が第１のクロックレベルから第２のクロック
レベルへ変化し、前記クロック信号が第２のクロックレ
ベルのときに前記テスト制御信号が第１の信号レベルか
ら第２の信号レベルに変化し、前記テスト制御信号が第
２の信号レベルのときに前記クロック信号が第２のクロ
ックレベルから第１のクロックレベルへ変化し、前記ク
ロック信号が第１のクロックレベルのときに前記テスト
制御信号が第２の信号レベルから第１の信号レベルに変
化するように設定された前記テスト制御信号および前記
クロック信号を入力し、前記テスト制御信号が第１の信
号レベルにあるときは前記データ出力信号の信号レベル
を維持し、前記クロック信号の第１のクロックレベルか
ら第２のクロックレベルへの変化に同期して前記スキャ
ン入力信号の論理値データを取り込み、該論理値データ
を次の前記テスト制御信号の第１の信号レベルから第２
の信号レベルへの変化に同期して前記データ出力信号と
して出力して、通常動作モードでは、テスト制御信号を
第２の信号レベルに固定し前記クロック信号を所定の時
間周期で第１のクロックレベルと第２のクロックレベル
との間で変化させ、前記クロック信号の第１のクロック
レベルから第２のクロックレベルへの変化に同期して前
記データ出力信号の論理値データを取り込むとともに該
論理値データを前記データ出力端子からデータ出力信号
として出力することを特徴とする。
ップフロップは、スキャン入力信号を入力するスキャン
入力端子と、データ入力信号を入力するデータ入力端子
と、テスト制御信号を入力するテスト制御端子と、クロ
ック信号を入力するクロック端子と、データ出力信号を
出力するデータ出力端子とを有し、テストモードでは、
前記テスト制御信号が第１の信号レベルのときに前記ク
ロック信号が第１のクロックレベルから第２のクロック
レベルへ変化し、前記クロック信号が第２のクロックレ
ベルのときに前記テスト制御信号が第１の信号レベルか
ら第２の信号レベルに変化し、前記テスト制御信号が第
２の信号レベルのときに前記クロック信号が第２のクロ
ックレベルから第１のクロックレベルへ変化し、前記ク
ロック信号が第１のクロックレベルのときに前記テスト
制御信号が第２の信号レベルから第１の信号レベルに変
化するように設定された前記テスト制御信号および前記
クロック信号を入力し、前記テスト制御信号が第１の信
号レベルにあるときは前記データ出力信号の信号レベル
を維持し、前記クロック信号の第１のクロックレベルか
ら第２のクロックレベルへの変化に同期して前記スキャ
ン入力信号の論理値データを取り込み、該論理値データ
を次の前記テスト制御信号の第１の信号レベルから第２
の信号レベルへの変化に同期して前記データ出力信号と
して出力して、通常動作モードでは、テスト制御信号を
第２の信号レベルに固定し前記クロック信号を所定の時
間周期で第１のクロックレベルと第２のクロックレベル
との間で変化させ、前記クロック信号の第１のクロック
レベルから第２のクロックレベルへの変化に同期して前
記データ出力信号の論理値データを取り込むとともに該
論理値データを前記データ出力端子からデータ出力信号
として出力することを特徴とする。
【００１１】また、本発明のスキャン用フリップフロッ
プは、スキャン入力信号を入力するスキャン入力端子
と、データ入力信号を入力するデータ入力端子と、テス
ト制御信号を入力するテスト制御端子と、クロック信号
を入力するクロック端子と、データ出力信号を出力する
データ出力端子と、前記スキャン入力端子と接続された
第１の入力端と前記データ入力端子と接続された第２の
入力端と前記クロック端子と接続された選択入力端と出
力端とを備え選択入力端に入力する前記テスト制御信号
が第１の信号レベルのときに前記スキャン入力信号を選
択して出力端から出力し前記テスト制御信号が第２の信
号レベルのときに前記データ入力信号を選択して出力端
から出力する第１のマルチプレクサと、前記第１のマル
チプレクサの出力端に接続されたデータ入力端と前記ク
ロック端子に接続されたトリガ入力端と出力端とを備
え、前記クロック信号が第１のクロックレベルのときに
前記第１のマルチプレクサの出力データを入力して実質
的にそのまま出力端から出力し、前記クロック信号が第
１のクロックレベルから第２のクロックレベルに変化し
たときに入力中のデータをラッチして前記クロック信号
が第２のクロックレベルになるとラッチしたデータを出
力端から出力する第１のラッチ回路と、第１の入力端と
前記第１のラッチ回路の出力端と接続された第２の入力
端と前記テスト制御端子に接続された選択入力端と出力
端とを備え前記テスト制御信号が第１の信号レベルのと
きに第１の入力端の入力信号を選択して出力端から出力
し、前記テスト制御信号が第２の信号レベルのときに第
２の入力端に入力する信号を選択して出力端から出力す
る第２のマルチプレクサと、前記第２のマルチプレクサ
の出力端に接続されたデータ入力端と前記クロック端子
に接続されたトリガ入力端と出力端とを備え出力端が前
記データ出力端子に接続されるとともに前記第２のマル
チプレクサの第１の入力端に接続され、前記クロック信
号が第２のクロックレベルのときに前記第２のマルチプ
レクサの出力データを入力して実質的にそのまま出力端
から出力し、前記クロック信号が第２のクロックレベル
から第１のクロックレベルに変化したときに入力中のデ
ータをラッチして前記クロック信号が第１のクロックレ
ベルになるとラッチしたデータを出力端から出力する第
２のラッチ回路とを備え、通常動作モードでは、前記テ
スト制御信号が第２の信号レベルに固定され前記クロッ
ク信号が所定の時間周期で第１のクロックレベルと第２
のクロックレベルとの間で変化して入力され、テストモ
ードでは、前記テスト制御信号が第１の信号レベルのと
きに前記クロック信号が第１のクロックレベルから第２
のクロックレベルへ変化し、前記クロック信号が第２の
クロックレベルのときに前記テスト制御信号が第１の信
号レベルから第２の信号レベルに変化し、前記テスト制
御信号が第２の信号レベルのときに前記クロック信号が
第２のクロックレベルから第１のクロックレベルへ変化
し、前記クロック信号が第１のクロックレベルのときに
前記テスト制御信号が第２の信号レベルから第１の信号
レベルに変化して入力されるようにして構成してもよ
い。
プは、スキャン入力信号を入力するスキャン入力端子
と、データ入力信号を入力するデータ入力端子と、テス
ト制御信号を入力するテスト制御端子と、クロック信号
を入力するクロック端子と、データ出力信号を出力する
データ出力端子と、前記スキャン入力端子と接続された
第１の入力端と前記データ入力端子と接続された第２の
入力端と前記クロック端子と接続された選択入力端と出
力端とを備え選択入力端に入力する前記テスト制御信号
が第１の信号レベルのときに前記スキャン入力信号を選
択して出力端から出力し前記テスト制御信号が第２の信
号レベルのときに前記データ入力信号を選択して出力端
から出力する第１のマルチプレクサと、前記第１のマル
チプレクサの出力端に接続されたデータ入力端と前記ク
ロック端子に接続されたトリガ入力端と出力端とを備
え、前記クロック信号が第１のクロックレベルのときに
前記第１のマルチプレクサの出力データを入力して実質
的にそのまま出力端から出力し、前記クロック信号が第
１のクロックレベルから第２のクロックレベルに変化し
たときに入力中のデータをラッチして前記クロック信号
が第２のクロックレベルになるとラッチしたデータを出
力端から出力する第１のラッチ回路と、第１の入力端と
前記第１のラッチ回路の出力端と接続された第２の入力
端と前記テスト制御端子に接続された選択入力端と出力
端とを備え前記テスト制御信号が第１の信号レベルのと
きに第１の入力端の入力信号を選択して出力端から出力
し、前記テスト制御信号が第２の信号レベルのときに第
２の入力端に入力する信号を選択して出力端から出力す
る第２のマルチプレクサと、前記第２のマルチプレクサ
の出力端に接続されたデータ入力端と前記クロック端子
に接続されたトリガ入力端と出力端とを備え出力端が前
記データ出力端子に接続されるとともに前記第２のマル
チプレクサの第１の入力端に接続され、前記クロック信
号が第２のクロックレベルのときに前記第２のマルチプ
レクサの出力データを入力して実質的にそのまま出力端
から出力し、前記クロック信号が第２のクロックレベル
から第１のクロックレベルに変化したときに入力中のデ
ータをラッチして前記クロック信号が第１のクロックレ
ベルになるとラッチしたデータを出力端から出力する第
２のラッチ回路とを備え、通常動作モードでは、前記テ
スト制御信号が第２の信号レベルに固定され前記クロッ
ク信号が所定の時間周期で第１のクロックレベルと第２
のクロックレベルとの間で変化して入力され、テストモ
ードでは、前記テスト制御信号が第１の信号レベルのと
きに前記クロック信号が第１のクロックレベルから第２
のクロックレベルへ変化し、前記クロック信号が第２の
クロックレベルのときに前記テスト制御信号が第１の信
号レベルから第２の信号レベルに変化し、前記テスト制
御信号が第２の信号レベルのときに前記クロック信号が
第２のクロックレベルから第１のクロックレベルへ変化
し、前記クロック信号が第１のクロックレベルのときに
前記テスト制御信号が第２の信号レベルから第１の信号
レベルに変化して入力されるようにして構成してもよ
い。
【００１２】本発明のスキャンテスト回路は、スキャン
入力信号を入力するスキャン入力端子と、データ入力信
号を入力するデータ入力端子と、テスト制御信号を入力
するテスト制御端子と、クロック信号を入力するクロッ
ク端子と、データ出力信号を出力するデータ出力端子と
を有し、テストモードでは、前記テスト制御信号が第１
の信号レベルのときに前記クロック信号が第１のクロッ
クレベルから第２のクロックレベルへ変化し、前記クロ
ック信号が第２のクロックレベルのときに前記テスト制
御信号が第１の信号レベルから第２の信号レベルに変化
し、前記テスト制御信号が第２の信号レベルのときに前
記クロック信号が第２のクロックレベルから第１のクロ
ックレベルへ変化し、前記クロック信号が第１のクロッ
クレベルのときに前記テスト制御信号が第２の信号レベ
ルから第１の信号レベルに変化するように設定された前
記テスト制御信号および前記クロック信号を入力し、前
記テスト制御信号が第１の信号レベルにあるときは前記
データ出力信号の信号レベルを維持し、前記クロック信
号の第１のクロックレベルから第２のクロックレベルへ
の変化に同期して前記スキャン入力信号の論理値データ
を取り込み、該論理値データを次の前記テスト制御信号
の第１の信号レベルから第２の信号レベルへの変化に同
期して前記データ出力信号として出力して、通常動作モ
ードでは、テスト制御信号を第２の信号レベルに固定し
前記クロック信号を所定の時間周期で第１のクロックレ
ベルと第２のクロックレベルとの間で変化させ、前記ク
ロック信号の第１のクロックレベルから第２のクロック
レベルへの変化に同期して前記データ出力信号の論理値
データを取り込むとともに該論理値データを前記データ
出力端子からデータ出力信号として出力するスキャン用
フリップフロップをｎ（ｎ≧２の正整数）個含み、第１
のスキャン用フリップフロップのスキャン入力端子をＬ
ＳＩの外部からスキャンデータの入力が可能な外部入力
用端子に接続し、第ｉ（ｉは、１≦ｉ≦（ｎ−１）の正
整数）のスキャン用フリップフロップのデータ出力端子
を第（ｉ＋１）のスキャン用フリップフロップのスキャ
ン信号入力端子と接続してｎ個のスキャン用フリップフ
ロップを縦列に接続し、第ｎのスキャン用フリップフロ
ップのデータ出力端子をＬＳＩの外部へ出力が可能な外
部出力用端子に接続して構成されている。
入力信号を入力するスキャン入力端子と、データ入力信
号を入力するデータ入力端子と、テスト制御信号を入力
するテスト制御端子と、クロック信号を入力するクロッ
ク端子と、データ出力信号を出力するデータ出力端子と
を有し、テストモードでは、前記テスト制御信号が第１
の信号レベルのときに前記クロック信号が第１のクロッ
クレベルから第２のクロックレベルへ変化し、前記クロ
ック信号が第２のクロックレベルのときに前記テスト制
御信号が第１の信号レベルから第２の信号レベルに変化
し、前記テスト制御信号が第２の信号レベルのときに前
記クロック信号が第２のクロックレベルから第１のクロ
ックレベルへ変化し、前記クロック信号が第１のクロッ
クレベルのときに前記テスト制御信号が第２の信号レベ
ルから第１の信号レベルに変化するように設定された前
記テスト制御信号および前記クロック信号を入力し、前
記テスト制御信号が第１の信号レベルにあるときは前記
データ出力信号の信号レベルを維持し、前記クロック信
号の第１のクロックレベルから第２のクロックレベルへ
の変化に同期して前記スキャン入力信号の論理値データ
を取り込み、該論理値データを次の前記テスト制御信号
の第１の信号レベルから第２の信号レベルへの変化に同
期して前記データ出力信号として出力して、通常動作モ
ードでは、テスト制御信号を第２の信号レベルに固定し
前記クロック信号を所定の時間周期で第１のクロックレ
ベルと第２のクロックレベルとの間で変化させ、前記ク
ロック信号の第１のクロックレベルから第２のクロック
レベルへの変化に同期して前記データ出力信号の論理値
データを取り込むとともに該論理値データを前記データ
出力端子からデータ出力信号として出力するスキャン用
フリップフロップをｎ（ｎ≧２の正整数）個含み、第１
のスキャン用フリップフロップのスキャン入力端子をＬ
ＳＩの外部からスキャンデータの入力が可能な外部入力
用端子に接続し、第ｉ（ｉは、１≦ｉ≦（ｎ−１）の正
整数）のスキャン用フリップフロップのデータ出力端子
を第（ｉ＋１）のスキャン用フリップフロップのスキャ
ン信号入力端子と接続してｎ個のスキャン用フリップフ
ロップを縦列に接続し、第ｎのスキャン用フリップフロ
ップのデータ出力端子をＬＳＩの外部へ出力が可能な外
部出力用端子に接続して構成されている。
【００１３】
【発明の実施の形態】以下、本発明について図面を用い
て説明する。図１（ａ）は本発明の一実施形態のスキャ
ン用フリップフロップの回路図である。スキャン用フリ
ップフロップ回路１は、スキャン入力信号ＳＩＮを入力
するスキャン入力端子と、データ入力信号ＤＩＮを入力
するデータ入力端子と、テスト制御信号ＳＥＮを入力す
るテスト制御端子と、クロックＣＬＫを入力するクロッ
ク端子と、データ出力信号ＱＯを出力するデータ出力端
子とを有している。
て説明する。図１（ａ）は本発明の一実施形態のスキャ
ン用フリップフロップの回路図である。スキャン用フリ
ップフロップ回路１は、スキャン入力信号ＳＩＮを入力
するスキャン入力端子と、データ入力信号ＤＩＮを入力
するデータ入力端子と、テスト制御信号ＳＥＮを入力す
るテスト制御端子と、クロックＣＬＫを入力するクロッ
ク端子と、データ出力信号ＱＯを出力するデータ出力端
子とを有している。
【００１４】スキャンテストモードでは、テスト制御信
号ＳＥＮが第１の信号レベルであるハイレベルのときに
クロックＣＬＫが第１のクロックレベルであるローレベ
ルから第２のクロックレベルであるハイレベルへ変化
し、クロックＣＬＫがハイレベルのときにテスト制御信
号ＳＥＮが第１の信号レベルであるハイレベルから第２
の信号レベルであるローレベルに変化し、テスト制御信
号ＳＥＮがローレベルのときにクロックＣＬＫがハイレ
ベルからローレベルへ変化し、クロックＣＬＫがローレ
ベルのときにテスト制御信号ＳＥＮがローレベルからハ
イレベルに変化するように設定されたテスト制御信号Ｓ
ＥＮおよびクロックＣＬＫを入力する。スキャンテスト
モードでは、クロックＣＬＫが第１のクロックレベルで
あるローレベルから第２のクロックレベルであるハイレ
ベルへの変化に同期してスキャン入力信号ＳＩＮの論理
値データを取り込み、この論理値データを次にテスト制
御信号ＳＥＮが第１の信号レベルであるハイレベルから
第２の信号レベルであるローレベルへの変化に同期し
て、データ出力信号ＱＯとして出力する。テスト制御信
号ＳＥＮがハイレベルにあるときはデータ出力信号ＱＯ
の信号レベルを変化させずに維持する。
号ＳＥＮが第１の信号レベルであるハイレベルのときに
クロックＣＬＫが第１のクロックレベルであるローレベ
ルから第２のクロックレベルであるハイレベルへ変化
し、クロックＣＬＫがハイレベルのときにテスト制御信
号ＳＥＮが第１の信号レベルであるハイレベルから第２
の信号レベルであるローレベルに変化し、テスト制御信
号ＳＥＮがローレベルのときにクロックＣＬＫがハイレ
ベルからローレベルへ変化し、クロックＣＬＫがローレ
ベルのときにテスト制御信号ＳＥＮがローレベルからハ
イレベルに変化するように設定されたテスト制御信号Ｓ
ＥＮおよびクロックＣＬＫを入力する。スキャンテスト
モードでは、クロックＣＬＫが第１のクロックレベルで
あるローレベルから第２のクロックレベルであるハイレ
ベルへの変化に同期してスキャン入力信号ＳＩＮの論理
値データを取り込み、この論理値データを次にテスト制
御信号ＳＥＮが第１の信号レベルであるハイレベルから
第２の信号レベルであるローレベルへの変化に同期し
て、データ出力信号ＱＯとして出力する。テスト制御信
号ＳＥＮがハイレベルにあるときはデータ出力信号ＱＯ
の信号レベルを変化させずに維持する。
【００１５】通常動作モードでは、テスト制御信号ＳＥ
Ｎを第２の信号レベルであるローレベルに固定しクロッ
クＣＬＫを所定の時間周期でローレベルとハイレベルと
の間で変化させ、クロックＣＬＫのローレベルからハイ
レベルへの変化に同期してデータ入力信号ＤＩＮの論理
値データを取り込むとともに、この論理値データをデー
タ出力端子からデータ出力信号ＱＯとして出力する。
Ｎを第２の信号レベルであるローレベルに固定しクロッ
クＣＬＫを所定の時間周期でローレベルとハイレベルと
の間で変化させ、クロックＣＬＫのローレベルからハイ
レベルへの変化に同期してデータ入力信号ＤＩＮの論理
値データを取り込むとともに、この論理値データをデー
タ出力端子からデータ出力信号ＱＯとして出力する。
【００１６】スキャン用フリップフロップ１の具体的な
実施例について図１（ａ）の回路図を参照して詳細に説
明する。スキャン用フリップフロップ１は、第１の入力
端と第２の入力端と選択入力端と出力端とを備え、選択
入力端に入力するテスト制御信号ＳＥＮが第１の信号レ
ベルであるハイレベル（論理値１に対応）のときに第１
の入力端から入力するスキャン入力信号ＳＩＮを選択し
て信号Ｓ１として出力端から出力し、テスト制御信号Ｓ
ＥＮが第２の信号レベルであるローレベル（論理値０に
対応）のときに第２の入力端から入力するデータ入力信
号ＤＩＮを選択して信号Ｓ１として出力端から出力する
第１のマルチプレクサ（ＭＵＸ）２と、データ入力端Ｄ
１とトリガ入力端Ｇ１と出力端Ｑ１とを備え、データ入
力端Ｄ１が第１のマルチプレクサ２の出力端に接続され
トリガ入力端Ｇ１にクロックＣＬＫが入力され、クロッ
クＣＬＫが第１のクロックレベルであるローレベルのと
きに第１のマルチプレクサ２の出力である信号Ｓ１を入
力して信号Ｓ２として出力端Ｑ１から出力し、クロック
ＣＬＫがローレベルから第２のクロックレベルであるハ
イレベルに変化したときに入力中のデータをラッチし、
クロックＣＬＫがハイレベルの間はラッチしたデータを
信号Ｓ２として出力端Ｑ１から出力する第１のラッチ回
路３と、第１の入力端と第２の入力端と選択入力端と出
力端とを備え、選択入力端に入力するテスト制御信号Ｓ
ＥＮがハイレベルのときに第１の入力端の入力信号を選
択して信号Ｓ３として出力端から出力し、選択入力端に
入力するテスト制御信号ＳＥＮがローレベルのときに第
２の入力端に入力する信号Ｓ２を選択して信号Ｓ３とし
て出力端から出力する第２のマルチプレクサ４と、デー
タ入力端Ｄとトリガ入力端Ｇと出力端Ｑとを備え、デー
タ入力端Ｄが第２のマルチプレクサ４の出力端に接続さ
れトリガ入力端ＧにクロックＣＬＫが入力され出力端Ｑ
は第２のマルチプレクサ４の第１の入力端に接続され、
クロックＣＬＫがハイレベルのときに信号３を入力して
出力端Ｑからスキャン用フリップフロップ１のデータ出
力信号ＱＯとして出力し、クロックＣＬＫがハイレベル
からローレベルに変化したときに入力中のデータをラッ
チしてクロックＣＬＫがローレベルになるとラッチした
データを出力端Ｑからスキャン用フリップフロップ１の
データ出力信号ＱＯとして出力する第２のラッチ回路５
とにより構成される。第１のラッチ回路３は、例えば、
第２のラッチ回路５と同様なラッチ回路６と、そのトリ
ガ入力端ＧにクロックＣＬＫの反転クロックＣＬＫＢを
供給するインバータ回路７とで構成される。
実施例について図１（ａ）の回路図を参照して詳細に説
明する。スキャン用フリップフロップ１は、第１の入力
端と第２の入力端と選択入力端と出力端とを備え、選択
入力端に入力するテスト制御信号ＳＥＮが第１の信号レ
ベルであるハイレベル（論理値１に対応）のときに第１
の入力端から入力するスキャン入力信号ＳＩＮを選択し
て信号Ｓ１として出力端から出力し、テスト制御信号Ｓ
ＥＮが第２の信号レベルであるローレベル（論理値０に
対応）のときに第２の入力端から入力するデータ入力信
号ＤＩＮを選択して信号Ｓ１として出力端から出力する
第１のマルチプレクサ（ＭＵＸ）２と、データ入力端Ｄ
１とトリガ入力端Ｇ１と出力端Ｑ１とを備え、データ入
力端Ｄ１が第１のマルチプレクサ２の出力端に接続され
トリガ入力端Ｇ１にクロックＣＬＫが入力され、クロッ
クＣＬＫが第１のクロックレベルであるローレベルのと
きに第１のマルチプレクサ２の出力である信号Ｓ１を入
力して信号Ｓ２として出力端Ｑ１から出力し、クロック
ＣＬＫがローレベルから第２のクロックレベルであるハ
イレベルに変化したときに入力中のデータをラッチし、
クロックＣＬＫがハイレベルの間はラッチしたデータを
信号Ｓ２として出力端Ｑ１から出力する第１のラッチ回
路３と、第１の入力端と第２の入力端と選択入力端と出
力端とを備え、選択入力端に入力するテスト制御信号Ｓ
ＥＮがハイレベルのときに第１の入力端の入力信号を選
択して信号Ｓ３として出力端から出力し、選択入力端に
入力するテスト制御信号ＳＥＮがローレベルのときに第
２の入力端に入力する信号Ｓ２を選択して信号Ｓ３とし
て出力端から出力する第２のマルチプレクサ４と、デー
タ入力端Ｄとトリガ入力端Ｇと出力端Ｑとを備え、デー
タ入力端Ｄが第２のマルチプレクサ４の出力端に接続さ
れトリガ入力端ＧにクロックＣＬＫが入力され出力端Ｑ
は第２のマルチプレクサ４の第１の入力端に接続され、
クロックＣＬＫがハイレベルのときに信号３を入力して
出力端Ｑからスキャン用フリップフロップ１のデータ出
力信号ＱＯとして出力し、クロックＣＬＫがハイレベル
からローレベルに変化したときに入力中のデータをラッ
チしてクロックＣＬＫがローレベルになるとラッチした
データを出力端Ｑからスキャン用フリップフロップ１の
データ出力信号ＱＯとして出力する第２のラッチ回路５
とにより構成される。第１のラッチ回路３は、例えば、
第２のラッチ回路５と同様なラッチ回路６と、そのトリ
ガ入力端ＧにクロックＣＬＫの反転クロックＣＬＫＢを
供給するインバータ回路７とで構成される。
【００１７】スキャン用フリップフロップ１では、スキ
ャンデータを設定するスキャンモードではテスト制御信
号ＳＥＮをハイレベルとローレベルに交互に変化させる
点が図６（ａ）のスキャン用フリップフロップ２１と異
なる。テスト制御信号ＳＥＮを第２の信号レベルである
ローレベルに固定した場合には通常操作モードとなり、
データ入力信号ＤＩＮが信号Ｓ１として選択され、信号
Ｓ２が信号Ｓ３として選択されるので、図６（ａ）のス
キャン用フリップフロップ２１と同様に、通常のスキャ
ン用フリップフロップとして動作する。
ャンデータを設定するスキャンモードではテスト制御信
号ＳＥＮをハイレベルとローレベルに交互に変化させる
点が図６（ａ）のスキャン用フリップフロップ２１と異
なる。テスト制御信号ＳＥＮを第２の信号レベルである
ローレベルに固定した場合には通常操作モードとなり、
データ入力信号ＤＩＮが信号Ｓ１として選択され、信号
Ｓ２が信号Ｓ３として選択されるので、図６（ａ）のス
キャン用フリップフロップ２１と同様に、通常のスキャ
ン用フリップフロップとして動作する。
【００１８】次に、図１（ｂ）を参照してスキャンデー
タ設定動作について説明する。時刻ｔ１１でテスト制御
信号ＳＥＮがハイレベルに変化すると、第１のマルチプ
レクサ２はスキャン入力信号ＳＩＮを選択して信号Ｓ１
として出力する。スキャン入力信号ＳＩＮはスキャンデ
ータＳＤ１を送信しているので、信号Ｓ１はスキャンデ
ータＳＤ１となる。また、時刻ｔ１１ではクロックＣＬ
Ｋはローレベルであるので第１のラッチ回路３は入力を
論理操作がなく実質的にそのまま出力する導通状態にあ
り、信号Ｓ２もスキャンデータＳＤ１に変化する。第２
のマルチプレクサ４は、第２のラッチ回路５の出力すな
わちスキャン用フリップフロップ１のデータ出力信号Ｑ
ＯであるスキャンデータＳＤ０を信号Ｓ３として選択す
る。第２のラッチ回路５はクロックＣＬＫがローレベル
であるので入力を受け付けないラッチ状態となってスキ
ャンデータＳＤ０を保持している。
タ設定動作について説明する。時刻ｔ１１でテスト制御
信号ＳＥＮがハイレベルに変化すると、第１のマルチプ
レクサ２はスキャン入力信号ＳＩＮを選択して信号Ｓ１
として出力する。スキャン入力信号ＳＩＮはスキャンデ
ータＳＤ１を送信しているので、信号Ｓ１はスキャンデ
ータＳＤ１となる。また、時刻ｔ１１ではクロックＣＬ
Ｋはローレベルであるので第１のラッチ回路３は入力を
論理操作がなく実質的にそのまま出力する導通状態にあ
り、信号Ｓ２もスキャンデータＳＤ１に変化する。第２
のマルチプレクサ４は、第２のラッチ回路５の出力すな
わちスキャン用フリップフロップ１のデータ出力信号Ｑ
ＯであるスキャンデータＳＤ０を信号Ｓ３として選択す
る。第２のラッチ回路５はクロックＣＬＫがローレベル
であるので入力を受け付けないラッチ状態となってスキ
ャンデータＳＤ０を保持している。
【００１９】次に、時刻ｔ１２でクロックＣＬＫがロー
レベルからハイレベルに変化し、第１のラッチ回路３が
ラッチ状態になる。第２のラッチ回路５は導通状態にな
るが、第２のマルチプレクサ４がラッチ回路５の出力を
選択しているので、第２のラッチ回路５の出力は変化せ
ずスキャンデータＳＤ０を維持する。
レベルからハイレベルに変化し、第１のラッチ回路３が
ラッチ状態になる。第２のラッチ回路５は導通状態にな
るが、第２のマルチプレクサ４がラッチ回路５の出力を
選択しているので、第２のラッチ回路５の出力は変化せ
ずスキャンデータＳＤ０を維持する。
【００２０】時刻ｔ１３でテスト制御信号ＳＥＮがハイ
レベルからローレベルに変化すると、第１のマルチプレ
クサ２はデータ入力信号ＤＩＮを信号Ｓ１として出力す
る。データ入力信号ＤＩＮはスキャンデータとしては無
効のデータであるので、信号Ｓ１のデータは無効となる
が、第１のラッチ回路３はラッチ状態にあるため無効デ
ータを読み込むことはない。したがって、信号Ｓ２は変
化せずスキャンデータＳＤ１のままである。時刻ｔ１２
のテスト制御信号ＳＥＮのローレベルへの変化により第
２のマルチプレクサ４が信号Ｓ２を選択して信号Ｓ３と
して出力するので信号Ｓ３はスキャンデータＳＤ１に変
わり、第２のラッチ回路５が導通状態にあるのでスキャ
ン用フリップフロップ１のデータ出力信号ＱＯはスキャ
ンデータＳＤ１を出力する。
レベルからローレベルに変化すると、第１のマルチプレ
クサ２はデータ入力信号ＤＩＮを信号Ｓ１として出力す
る。データ入力信号ＤＩＮはスキャンデータとしては無
効のデータであるので、信号Ｓ１のデータは無効となる
が、第１のラッチ回路３はラッチ状態にあるため無効デ
ータを読み込むことはない。したがって、信号Ｓ２は変
化せずスキャンデータＳＤ１のままである。時刻ｔ１２
のテスト制御信号ＳＥＮのローレベルへの変化により第
２のマルチプレクサ４が信号Ｓ２を選択して信号Ｓ３と
して出力するので信号Ｓ３はスキャンデータＳＤ１に変
わり、第２のラッチ回路５が導通状態にあるのでスキャ
ン用フリップフロップ１のデータ出力信号ＱＯはスキャ
ンデータＳＤ１を出力する。
【００２１】次に、時刻ｔ１４でクロックＣＬＫがハイ
レベルからローレベルに変化すると、第１のラッチ回路
３が導通状態になり、第２のラッチ回路５がラッチ状態
になる。このため、第１のラッチ回路３は、信号Ｓ１の
無効データを入力して信号Ｓ２として出力する。第２の
マルチプレクサ４が信号Ｓ２を選択しているので信号Ｓ
３も無効データに変化する。しかしながら、第２のラッ
チ回路５がラッチ状態にあるので信号Ｓ３を読み込ま
ず、スキャン用フリップフロップ１のデータ出力信号Ｑ
ＯはスキャンデータＳＤ１を維持する。
レベルからローレベルに変化すると、第１のラッチ回路
３が導通状態になり、第２のラッチ回路５がラッチ状態
になる。このため、第１のラッチ回路３は、信号Ｓ１の
無効データを入力して信号Ｓ２として出力する。第２の
マルチプレクサ４が信号Ｓ２を選択しているので信号Ｓ
３も無効データに変化する。しかしながら、第２のラッ
チ回路５がラッチ状態にあるので信号Ｓ３を読み込ま
ず、スキャン用フリップフロップ１のデータ出力信号Ｑ
ＯはスキャンデータＳＤ１を維持する。
【００２２】時刻ｔ１５でテスト制御信号ＳＥＮが再び
ハイレベルに変化すると、第１のマルチプレクサ２はス
キャン入力信号ＳＩＮを選択して信号Ｓ１として出力す
る。スキャン入力信号ＳＩＮはスキャンデータＳＤ２を
送信しているので、信号Ｓ１はスキャンデータＳＤ２と
なる。第１のラッチ回路３は導通状態にあるので信号Ｓ
２はスキャンデータＳＤ２に変化する。第２のマルチプ
レクサ４は、第２のラッチ回路５の出力であるスキャン
データＳＤ１を信号Ｓ３として選択する。第２のラッチ
回路５はラッチ状態でスキャン用フリップフロップ１の
データ出力信号ＱＯとしてスキャンデータＳＤ１を出力
として維持し続ける。
ハイレベルに変化すると、第１のマルチプレクサ２はス
キャン入力信号ＳＩＮを選択して信号Ｓ１として出力す
る。スキャン入力信号ＳＩＮはスキャンデータＳＤ２を
送信しているので、信号Ｓ１はスキャンデータＳＤ２と
なる。第１のラッチ回路３は導通状態にあるので信号Ｓ
２はスキャンデータＳＤ２に変化する。第２のマルチプ
レクサ４は、第２のラッチ回路５の出力であるスキャン
データＳＤ１を信号Ｓ３として選択する。第２のラッチ
回路５はラッチ状態でスキャン用フリップフロップ１の
データ出力信号ＱＯとしてスキャンデータＳＤ１を出力
として維持し続ける。
【００２３】時刻ｔ１５以降の動作は、スキャンデータ
が変更されたことを除けば時刻ｔ１１から時刻ｔ１５ま
での動作を繰り返すだけであるので詳細な説明を省略す
る。図１（ｂ）で、時刻ｔ１４でクロックＣＬＫがロー
レベルに変化してから信号Ｓ３のデータがスキャンデー
タから無効データに変化するまでの時間Ｔｄとして、第
２のラッチ回路５の動作特性により定まっているデータ
ホールド時間以上の時間を確保することが必要である。
例えばインバータ回路７による反転クロックＣＬＫＢ生
成の遅延時間および第２のマルチプレクサ４の動作遅延
時間により時間Ｔｄを確保できるように留意して設計す
る必要がある。
が変更されたことを除けば時刻ｔ１１から時刻ｔ１５ま
での動作を繰り返すだけであるので詳細な説明を省略す
る。図１（ｂ）で、時刻ｔ１４でクロックＣＬＫがロー
レベルに変化してから信号Ｓ３のデータがスキャンデー
タから無効データに変化するまでの時間Ｔｄとして、第
２のラッチ回路５の動作特性により定まっているデータ
ホールド時間以上の時間を確保することが必要である。
例えばインバータ回路７による反転クロックＣＬＫＢ生
成の遅延時間および第２のマルチプレクサ４の動作遅延
時間により時間Ｔｄを確保できるように留意して設計す
る必要がある。
【００２４】図２（ａ）は、本発明の第２の実施形態の
スキャンテスト回路１１によるスキャンパス方式の模式
図である。スキャンテスト回路１１では図５のスキャン
用フリップフロップ２１−１〜２１−ｎに換えて本発明
のスキャン用フリップフロップ１−１〜１−ｎを用いて
いる。スキャンテスト回路１１は、第１番目のスキャン
用フリップフロップ１−１のスキャン入力端にＬＳＩの
外部入力であるスキャンデータ入力ＳＣＩＮを接続し、
第ｉ（ｉは、１≦ｉ≦（ｎ−１）の正整数）番目のスキ
ャン用フリップフロップ１−ｉの出力端を第（ｉ＋１）
番目のスキャン用フリップフロップのスキャン信号入力
端と接続し、第ｎ番目のスキャン用フリップフロップ１
−ｎの出力端がスキャンテスト回路１１のスキャン出力
ＳＣｎとなっている。テスト制御信号ＳＥＮがハイレベ
ルとローレベルを交互に繰り返すスキャンモードのとき
にはスキャンテスト回路１１が１個のシフトレジスタと
して動作し、テスト制御信号ＳＥＮがローレベルに固定
の通常動作モードのときには被テスト回路１０の一部の
複数の独立したスキャン用フリップフロップとして動作
する。テスト制御信号ＳＥＮをハイレベルとローレベル
を交互に繰り返すスキャンモードとし、スキャンデータ
をクロックＣＬＫのローレベルからハイレベルへの変化
毎にスキャンデータ入力ＳＣＩＮからシリアルに入力し
たデータを取り込んで保持し、テスト制御信号ＳＥＮの
ハイレベルからローレベルへの変化毎に次段のスキャン
用フリップフロップへ出力してスキャンデータを順次シ
フトし、スキャン用フリップフロップ１−１〜１−ｎの
すべてにスキャンデータを設定する。これにより、各ス
キャン用フリップフロップの出力ＳＣ１〜ＳＣｎに接続
された被テスト回路１０の内部節点の初期値が決められ
る。次に、テスト制御信号ＳＥＮをローレベルに固定し
て通常動作モードとし、被テスト回路１０に回路入力を
与えて動作させ回路出力を観測したのち、各節点の動作
応答結果をデータ信号Ｄ１〜Ｄｎとしてスキャン用フリ
ップフロップ１−１〜１−ｎに取り込んで保持する。次
に、テスト制御信号ＳＥＮを再びハイレベルとローレベ
ルを交互に繰り返すスキャンモードとし、前段のスキャ
ン用フリップフロップの出力を入力しクロックＣＬＫの
ローレベルからハイレベルへの変化毎に入力データを取
り込んで保持し、テスト制御信号ＳＥＮのハイレベルか
らローレベルへの変化毎に次段のスキャン用フリップフ
ロップへ出力して動作応答結果データを順次シフトして
スキャン用フリップフロップ２１−ｎの出力ＳＣｎをＬ
ＳＩの外部に出力して観測することにより、図５の従来
のスキャンテスト回路２０と同様に被テスト回路１０の
内部節点の動作応答結果を知ることができる。
スキャンテスト回路１１によるスキャンパス方式の模式
図である。スキャンテスト回路１１では図５のスキャン
用フリップフロップ２１−１〜２１−ｎに換えて本発明
のスキャン用フリップフロップ１−１〜１−ｎを用いて
いる。スキャンテスト回路１１は、第１番目のスキャン
用フリップフロップ１−１のスキャン入力端にＬＳＩの
外部入力であるスキャンデータ入力ＳＣＩＮを接続し、
第ｉ（ｉは、１≦ｉ≦（ｎ−１）の正整数）番目のスキ
ャン用フリップフロップ１−ｉの出力端を第（ｉ＋１）
番目のスキャン用フリップフロップのスキャン信号入力
端と接続し、第ｎ番目のスキャン用フリップフロップ１
−ｎの出力端がスキャンテスト回路１１のスキャン出力
ＳＣｎとなっている。テスト制御信号ＳＥＮがハイレベ
ルとローレベルを交互に繰り返すスキャンモードのとき
にはスキャンテスト回路１１が１個のシフトレジスタと
して動作し、テスト制御信号ＳＥＮがローレベルに固定
の通常動作モードのときには被テスト回路１０の一部の
複数の独立したスキャン用フリップフロップとして動作
する。テスト制御信号ＳＥＮをハイレベルとローレベル
を交互に繰り返すスキャンモードとし、スキャンデータ
をクロックＣＬＫのローレベルからハイレベルへの変化
毎にスキャンデータ入力ＳＣＩＮからシリアルに入力し
たデータを取り込んで保持し、テスト制御信号ＳＥＮの
ハイレベルからローレベルへの変化毎に次段のスキャン
用フリップフロップへ出力してスキャンデータを順次シ
フトし、スキャン用フリップフロップ１−１〜１−ｎの
すべてにスキャンデータを設定する。これにより、各ス
キャン用フリップフロップの出力ＳＣ１〜ＳＣｎに接続
された被テスト回路１０の内部節点の初期値が決められ
る。次に、テスト制御信号ＳＥＮをローレベルに固定し
て通常動作モードとし、被テスト回路１０に回路入力を
与えて動作させ回路出力を観測したのち、各節点の動作
応答結果をデータ信号Ｄ１〜Ｄｎとしてスキャン用フリ
ップフロップ１−１〜１−ｎに取り込んで保持する。次
に、テスト制御信号ＳＥＮを再びハイレベルとローレベ
ルを交互に繰り返すスキャンモードとし、前段のスキャ
ン用フリップフロップの出力を入力しクロックＣＬＫの
ローレベルからハイレベルへの変化毎に入力データを取
り込んで保持し、テスト制御信号ＳＥＮのハイレベルか
らローレベルへの変化毎に次段のスキャン用フリップフ
ロップへ出力して動作応答結果データを順次シフトして
スキャン用フリップフロップ２１−ｎの出力ＳＣｎをＬ
ＳＩの外部に出力して観測することにより、図５の従来
のスキャンテスト回路２０と同様に被テスト回路１０の
内部節点の動作応答結果を知ることができる。
【００２５】図２（ｂ）は、図２（ａ）のスキャン用フ
リップフロップ１−１に供給されるクロックＣＬＫ−Ｘ
とスキャン用フリップフロップ１−２に供給されるクロ
ックＣＬＫ−Ｙとの間でクロック遅延による位相差が生
じた場合の動作タイミング図である。時刻ｔ２１でテス
ト制御信号ＳＥＮのハイレベルからローレベルへの変化
により、スキャン用フリップフロップ１−１はスキャン
データＳＤ１の出力を開始し、スキャン用フリップフロ
ップ１−２はスキャンデータＳＤ０の出力を開始する。
時刻ｔ２２でテスト制御信号ＳＥＮがハイレベルに復帰
したのち、時刻ｔ２３でスキャン用フリップフロップ１
−１に供給されるクロックＣＬＫ−Ｘがローレベルから
ハイレベルへ変化し、これより遅れて時刻ｔ２４でスキ
ャン用フリップフロップ１−２に供給されるクロックＣ
ＬＫ−Ｙがローレベルからハイレベルへ変化してスキャ
ン入力信号ＳＣＩＮのスキャンデータＳＤ１を取り込ん
で保持する。こののち時刻ｔ２５でテスト制御信号ＳＥ
Ｎのハイレベルからローレベルへの変化により、スキャ
ン用フリップフロップ１−１はスキャンデータＳＤ１の
出力を開始し、スキャン用フリップフロップ１−２はス
キャンデータＳＤ０の出力を開始する。
リップフロップ１−１に供給されるクロックＣＬＫ−Ｘ
とスキャン用フリップフロップ１−２に供給されるクロ
ックＣＬＫ−Ｙとの間でクロック遅延による位相差が生
じた場合の動作タイミング図である。時刻ｔ２１でテス
ト制御信号ＳＥＮのハイレベルからローレベルへの変化
により、スキャン用フリップフロップ１−１はスキャン
データＳＤ１の出力を開始し、スキャン用フリップフロ
ップ１−２はスキャンデータＳＤ０の出力を開始する。
時刻ｔ２２でテスト制御信号ＳＥＮがハイレベルに復帰
したのち、時刻ｔ２３でスキャン用フリップフロップ１
−１に供給されるクロックＣＬＫ−Ｘがローレベルから
ハイレベルへ変化し、これより遅れて時刻ｔ２４でスキ
ャン用フリップフロップ１−２に供給されるクロックＣ
ＬＫ−Ｙがローレベルからハイレベルへ変化してスキャ
ン入力信号ＳＣＩＮのスキャンデータＳＤ１を取り込ん
で保持する。こののち時刻ｔ２５でテスト制御信号ＳＥ
Ｎのハイレベルからローレベルへの変化により、スキャ
ン用フリップフロップ１−１はスキャンデータＳＤ１の
出力を開始し、スキャン用フリップフロップ１−２はス
キャンデータＳＤ０の出力を開始する。
【００２６】このように、クロックＣＬＫ−Ｘとクロッ
クＣＬＫ−Ｙとの間でクロック遅延による位相差が生じ
ても、時刻ｔ２４でスキャン用フリップフロップ１−２
のクロックがハイレベルになりスキャンデータＳＤ１を
取り込みんだのちも時刻ｔ２５までスキャン用フリップ
フロップ１−２のスキャン入力信号ＳＩＮすなわちスキ
ャン用フリップフロップ１−１のデータ出力信号ＱＯは
スキャンデータＳＤ１を維持するため、スキャン用フリ
ップフロップ１−２のデータホールド時間を確保できる
ので誤動作が生じることがない。すなわち、クロックＣ
ＬＫ−Ｘのローレベルからハイレベルへの変化点とクロ
ックＣＬＫ−Ｙのローレベルからハイレベルへの変化点
とがいずれも制御信号ＳＥＮのハイレベル期間内であれ
ば誤動作が生じることはない。また、スキャンテスト回
路１１では、図５の従来のスキャンテスト回路２０と比
較して余分な配線が付加されることがない。
クＣＬＫ−Ｙとの間でクロック遅延による位相差が生じ
ても、時刻ｔ２４でスキャン用フリップフロップ１−２
のクロックがハイレベルになりスキャンデータＳＤ１を
取り込みんだのちも時刻ｔ２５までスキャン用フリップ
フロップ１−２のスキャン入力信号ＳＩＮすなわちスキ
ャン用フリップフロップ１−１のデータ出力信号ＱＯは
スキャンデータＳＤ１を維持するため、スキャン用フリ
ップフロップ１−２のデータホールド時間を確保できる
ので誤動作が生じることがない。すなわち、クロックＣ
ＬＫ−Ｘのローレベルからハイレベルへの変化点とクロ
ックＣＬＫ−Ｙのローレベルからハイレベルへの変化点
とがいずれも制御信号ＳＥＮのハイレベル期間内であれ
ば誤動作が生じることはない。また、スキャンテスト回
路１１では、図５の従来のスキャンテスト回路２０と比
較して余分な配線が付加されることがない。
【００２７】図１（ｂ）の説明で、図１（ａ）スキャン
用フリップフロップ１では、時刻ｔ１４でクロックＣＬ
Ｋがローレベルに変化してから信号Ｓ３のデータがスキ
ャンデータから無効データに変化するまでの時間Ｔｄと
して第２のラッチ回路５のデータホールド時間を確保す
ることが必要なことを述べた。図３（ａ）、図３（ｂ）
および図４は、データホールド時間をより容易かつ確実
に確保できるようにした他の実施例の回路図である。
用フリップフロップ１では、時刻ｔ１４でクロックＣＬ
Ｋがローレベルに変化してから信号Ｓ３のデータがスキ
ャンデータから無効データに変化するまでの時間Ｔｄと
して第２のラッチ回路５のデータホールド時間を確保す
ることが必要なことを述べた。図３（ａ）、図３（ｂ）
および図４は、データホールド時間をより容易かつ確実
に確保できるようにした他の実施例の回路図である。
【００２８】図３（ａ）のスキャン用フリップフロップ
１ａでは、第１のラッチ回路３の出力端Ｑ１と第２のマ
ルチプレクサ４の第２の入力端との間に遅延回路１２を
挿入設置することにより、ラッチ回路５のデータ入力端
に入力する信号のスキャンデータから無効データへの変
化タイミングを遅らせてデータホールド時間を確保す
る。
１ａでは、第１のラッチ回路３の出力端Ｑ１と第２のマ
ルチプレクサ４の第２の入力端との間に遅延回路１２を
挿入設置することにより、ラッチ回路５のデータ入力端
に入力する信号のスキャンデータから無効データへの変
化タイミングを遅らせてデータホールド時間を確保す
る。
【００２９】図３（ｂ）のスキャン用フリップフロップ
１ｂでは、第２のマルチプレクサ４の出力端と第２のラ
ッチ回路５のデータ入力端Ｄとの間に遅延回路１３を挿
入設置することにより、ラッチ回路５のデータ入力端に
入力する信号のスキャンデータから無効データへの変化
タイミングを遅らせてデータホールド時間を確保する。
１ｂでは、第２のマルチプレクサ４の出力端と第２のラ
ッチ回路５のデータ入力端Ｄとの間に遅延回路１３を挿
入設置することにより、ラッチ回路５のデータ入力端に
入力する信号のスキャンデータから無効データへの変化
タイミングを遅らせてデータホールド時間を確保する。
【００３０】図４のスキャン用フリップフロップ１ｃで
は、クロックＣＬＫを遅延回路１４を通して遅延させて
から第１のラッチ回路３のトリガ入力端Ｇ１に入力する
ことにより、ラッチ回路５のデータ入力端に入力する信
号のスキャンデータから無効データへの変化タイミング
を遅らせてデータホールド時間を確保する。なお、遅延
回路１２，１３，１４は、例えば偶数個のインバータ回
路を縦列接続することより容易に実現できる。
は、クロックＣＬＫを遅延回路１４を通して遅延させて
から第１のラッチ回路３のトリガ入力端Ｇ１に入力する
ことにより、ラッチ回路５のデータ入力端に入力する信
号のスキャンデータから無効データへの変化タイミング
を遅らせてデータホールド時間を確保する。なお、遅延
回路１２，１３，１４は、例えば偶数個のインバータ回
路を縦列接続することより容易に実現できる。
【００３１】
【発明の効果】以上に説明したように、本発明のスキャ
ン用フリップフロップでは、スキャンデータの取り込み
がクロックのローレベルからハイレベルへの変化に同期
して行われ、データ出力の変化がテスト制御信号のハイ
レベルからローレベルへの変化に同期して行われる。こ
のため、このスキャン用フリップフロップを縦列接続し
た本発明のスキャンテスト回路では、次段のスキャン用
フリップフロップがスキャンデータを取り込んだのちも
スキャンデータの出力を維持するようにしてデータホー
ルド時間を確保できるので、スキャン用フリップフロッ
プ同士が近隣して配置配線されないように制御すること
が困難な自動配置配線を用いてレイアウト設計する場合
においてもデータホールド時間違反による誤動作の発生
を防止することが可能となる。また、余分な配線が付加
されることがないので、第２の従来例のように配線性の
低下が生じることはない。
ン用フリップフロップでは、スキャンデータの取り込み
がクロックのローレベルからハイレベルへの変化に同期
して行われ、データ出力の変化がテスト制御信号のハイ
レベルからローレベルへの変化に同期して行われる。こ
のため、このスキャン用フリップフロップを縦列接続し
た本発明のスキャンテスト回路では、次段のスキャン用
フリップフロップがスキャンデータを取り込んだのちも
スキャンデータの出力を維持するようにしてデータホー
ルド時間を確保できるので、スキャン用フリップフロッ
プ同士が近隣して配置配線されないように制御すること
が困難な自動配置配線を用いてレイアウト設計する場合
においてもデータホールド時間違反による誤動作の発生
を防止することが可能となる。また、余分な配線が付加
されることがないので、第２の従来例のように配線性の
低下が生じることはない。
【図１】（ａ）は、本発明のスキャン用フリップフロッ
プの回路図であり、（ｂ）は、動作タイミング図であ
る。
プの回路図であり、（ｂ）は、動作タイミング図であ
る。
【図２】（ａ）は、本発明のスキャンテスト回路による
スキャンパス方式の模式図であり、（ｂ）は、動作タイ
ミング図である。
スキャンパス方式の模式図であり、（ｂ）は、動作タイ
ミング図である。
【図３】スキャン用フリップフロップの他の実施例の回
路図である。
路図である。
【図４】スキャン用フリップフロップの他の実施例の回
路図である。
路図である。
【図５】スキャンパス方式の模式図であ
【図６】従来のスキャン用フリップフロップの回路図と
動作タイミング図である。
動作タイミング図である。
【図７】誤動作の発生を説明する図であり、（ｂ）が誤
動作で、（ｃ）が正常動作を示す。
動作で、（ｃ）が正常動作を示す。
１，１ａ，１ｂ，１ｃ，１−１，１−ｎ スキャン用
フリップフロップ ２，４ マルチプレクサ ３，５ ラッチ回路 １１ スキャンテスト回路 １２，１３，１４ 遅延回路 ＣＬＫ クロック ＤＩＮ データ入力信号 ＳＥＮ テスト制御信号 ＳＩＮ スキャン入力信号
フリップフロップ ２，４ マルチプレクサ ３，５ ラッチ回路 １１ スキャンテスト回路 １２，１３，１４ 遅延回路 ＣＬＫ クロック ＤＩＮ データ入力信号 ＳＥＮ テスト制御信号 ＳＩＮ スキャン入力信号
Claims (6)
- 【請求項１】 スキャン入力信号を入力するスキャン入
力端子と、データ入力信号を入力するデータ入力端子
と、テスト制御信号を入力するテスト制御端子と、クロ
ック信号を入力するクロック端子と、データ出力信号を
出力するデータ出力端子とを有し、 テストモードでは、前記テスト制御信号が第１の信号レ
ベルのときに前記クロック信号が第１のクロックレベル
から第２のクロックレベルへ変化し、前記クロック信号
が第２のクロックレベルのときに前記テスト制御信号が
第１の信号レベルから第２の信号レベルに変化し、前記
テスト制御信号が第２の信号レベルのときに前記クロッ
ク信号が第２のクロックレベルから第１のクロックレベ
ルへ変化し、前記クロック信号が第１のクロックレベル
のときに前記テスト制御信号が第２の信号レベルから第
１の信号レベルに変化するように設定された前記テスト
制御信号および前記クロック信号を入力し、前記テスト
制御信号が第１の信号レベルにあるときは前記データ出
力信号の信号レベルを維持し、前記クロック信号の第１
のクロックレベルから第２のクロックレベルへの変化に
同期して前記スキャン入力信号の論理値データを取り込
み、該論理値データを次の前記テスト制御信号の第１の
信号レベルから第２の信号レベルへの変化に同期して前
記データ出力信号として出力して、 通常動作モードでは、テスト制御信号を第２の信号レベ
ルに固定し前記クロック信号を所定の時間周期で第１の
クロックレベルと第２のクロックレベルとの間で変化さ
せ、前記クロック信号の第１のクロックレベルから第２
のクロックレベルへの変化に同期して前記データ出力信
号の論理値データを取り込むとともに該論理値データを
前記データ出力端子からデータ出力信号として出力する
ことを特徴とするスキャン用フリップフロップ。 - 【請求項２】 スキャン入力信号を入力するスキャン入
力端子と、データ入力信号を入力するデータ入力端子
と、テスト制御信号を入力するテスト制御端子と、クロ
ック信号を入力するクロック端子と、データ出力信号を
出力するデータ出力端子と、 前記スキャン入力端子と接続された第１の入力端と前記
データ入力端子と接続された第２の入力端と前記クロッ
ク端子と接続された選択入力端と出力端とを備え選択入
力端に入力する前記テスト制御信号が第１の信号レベル
のときに前記スキャン入力信号を選択して出力端から出
力し前記テスト制御信号が第２の信号レベルのときに前
記データ入力信号を選択して出力端から出力する第１の
マルチプレクサと、 前記第１のマルチプレクサの出力端に接続されたデータ
入力端と前記クロック端子に接続されたトリガ入力端と
出力端とを備え、前記クロック信号が第１のクロックレ
ベルのときに前記第１のマルチプレクサの出力データを
入力して実質的にそのまま出力端から出力し、前記クロ
ック信号が第１のクロックレベルから第２のクロックレ
ベルに変化したときに入力中のデータをラッチして前記
クロック信号が第２のクロックレベルになるとラッチし
たデータを出力端から出力する第１のラッチ回路と、 第１の入力端と前記第１のラッチ回路の出力端と接続さ
れた第２の入力端と前記テスト制御端子に接続された選
択入力端と出力端とを備え前記テスト制御信号が第１の
信号レベルのときに第１の入力端の入力信号を選択して
出力端から出力し、前記テスト制御信号が第２の信号レ
ベルのときに第２の入力端に入力する信号を選択して出
力端から出力する第２のマルチプレクサと、 前記第２のマルチプレクサの出力端に接続されたデータ
入力端と前記クロック端子に接続されたトリガ入力端と
出力端とを備え出力端が前記データ出力端子に接続され
るとともに前記第２のマルチプレクサの第１の入力端に
接続され、前記クロック信号が第２のクロックレベルの
ときに前記第２のマルチプレクサの出力データを入力し
て実質的にそのまま出力端から出力し、前記クロック信
号が第２のクロックレベルから第１のクロックレベルに
変化したときに入力中のデータをラッチして前記クロッ
ク信号が第１のクロックレベルになるとラッチしたデー
タを出力端から出力する第２のラッチ回路とを備え、 通常動作モードでは、前記テスト制御信号が第２の信号
レベルに固定され前記クロック信号が所定の時間周期で
第１のクロックレベルと第２のクロックレベルとの間で
変化して入力され、テストモードでは、前記テスト制御
信号が第１の信号レベルのときに前記クロック信号が第
１のクロックレベルから第２のクロックレベルへ変化
し、前記クロック信号が第２のクロックレベルのときに
前記テスト制御信号が第１の信号レベルから第２の信号
レベルに変化し、前記テスト制御信号が第２の信号レベ
ルのときに前記クロック信号が第２のクロックレベルか
ら第１のクロックレベルへ変化し、前記クロック信号が
第１のクロックレベルのときに前記テスト制御信号が第
２の信号レベルから第１の信号レベルに変化して入力さ
れることを特徴とするスキャン用フリップフロップ。 - 【請求項３】 前記第１のラッチ回路の出力端と前記第
２のマルチプレクサの第２の入力端との間に遅延回路を
挿入して設けたことを特徴とする請求項２記載のスキャ
ン用フリップフロップ。 - 【請求項４】 前記第２のマルチプレクサの出力端と前
記第２のラッチ回路のデータ入力端との間に遅延回路を
挿入して設けたことを特徴とする請求項２記載のスキャ
ン用フリップフロップ。 - 【請求項５】 前記クロック信号を遅延回路を介して前
記第１のラッチ回路のトリガ入力端に入力することを特
徴とする請求項２記載のスキャン用フリップフロップ。 - 【請求項６】 スキャン入力信号を入力するスキャン入
力端子と、データ入力信号を入力するデータ入力端子
と、テスト制御信号を入力するテスト制御端子と、クロ
ック信号を入力するクロック端子と、データ出力信号を
出力するデータ出力端子とを有し、テストモードでは、
前記テスト制御信号が第１の信号レベルのときに前記ク
ロック信号が第１のクロックレベルから第２のクロック
レベルへ変化し、前記クロック信号が第２のクロックレ
ベルのときに前記テスト制御信号が第１の信号レベルか
ら第２の信号レベルに変化し、前記テスト制御信号が第
２の信号レベルのときに前記クロック信号が第２のクロ
ックレベルから第１のクロックレベルへ変化し、前記ク
ロック信号が第１のクロックレベルのときに前記テスト
制御信号が第２の信号レベルから第１の信号レベルに変
化するように設定された前記テスト制御信号および前記
クロック信号を入力し、前記テスト制御信号が第１の信
号レベルにあるときは前記データ出力信号の信号レベル
を維持し、前記クロック信号の第１のクロックレベルか
ら第２のクロックレベルへの変化に同期して前記スキャ
ン入力信号の論理値データを取り込み、該論理値データ
を次の前記テスト制御信号の第１の信号レベルから第２
の信号レベルへの変化に同期して前記データ出力信号と
して出力して、通常動作モードでは、テスト制御信号を
第２の信号レベルに固定し前記クロック信号を所定の時
間周期で第１のクロックレベルと第２のクロックレベル
との間で変化させ、前記クロック信号の第１のクロック
レベルから第２のクロックレベルへの変化に同期して前
記データ出力信号の論理値データを取り込むとともに該
論理値データを前記データ出力端子からデータ出力信号
として出力するスキャン用フリップフロップをｎ（ｎ≧
２の正整数）個含み、 第１のスキャン用フリップフロップのスキャン入力端子
をＬＳＩの外部からスキャンデータの入力が可能な外部
入力用端子に接続し、第ｉ（ｉは、１≦ｉ≦（ｎ−１）
の正整数）のスキャン用フリップフロップのデータ出力
端子を第（ｉ＋１）のスキャン用フリップフロップのス
キャン信号入力端子と接続してｎ個のスキャン用フリッ
プフロップを縦列に接続し、第ｎのスキャン用フリップ
フロップのデータ出力端子をＬＳＩの外部へ出力が可能
な外部出力用端子に接続したことを特徴とするスキャン
テスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233483A JP3699019B2 (ja) | 2001-08-01 | 2001-08-01 | スキャン用フリップフロップおよびスキャンテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233483A JP3699019B2 (ja) | 2001-08-01 | 2001-08-01 | スキャン用フリップフロップおよびスキャンテスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003043114A true JP2003043114A (ja) | 2003-02-13 |
| JP3699019B2 JP3699019B2 (ja) | 2005-09-28 |
Family
ID=19065252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001233483A Expired - Fee Related JP3699019B2 (ja) | 2001-08-01 | 2001-08-01 | スキャン用フリップフロップおよびスキャンテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3699019B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339948A (ja) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | パルスラッチ回路及び半導体集積回路 |
| JP2009177659A (ja) * | 2008-01-28 | 2009-08-06 | Nec Corp | パルスラッチ回路 |
| US7600167B2 (en) | 2006-03-28 | 2009-10-06 | Nec Corporation | Flip-flop, shift register, and scan test circuit |
| JP2009540302A (ja) * | 2006-06-09 | 2009-11-19 | ライトスピード ロジック インコーポレイテッド | 透過的なテスト法及びスキャンフリップフロップ |
| JP2009288056A (ja) * | 2008-05-29 | 2009-12-10 | Toshiba Corp | スキャン出力信号遮断機能付きスキャンフリップフロップ |
| US8176458B2 (en) | 2005-07-09 | 2012-05-08 | Otrsotech, Limited Liability Company | Increased effective flip-flop density in a structured ASIC |
| US8332793B2 (en) | 2006-05-18 | 2012-12-11 | Otrsotech, Llc | Methods and systems for placement and routing |
-
2001
- 2001-08-01 JP JP2001233483A patent/JP3699019B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339948A (ja) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | パルスラッチ回路及び半導体集積回路 |
| US8176458B2 (en) | 2005-07-09 | 2012-05-08 | Otrsotech, Limited Liability Company | Increased effective flip-flop density in a structured ASIC |
| US7600167B2 (en) | 2006-03-28 | 2009-10-06 | Nec Corporation | Flip-flop, shift register, and scan test circuit |
| US8332793B2 (en) | 2006-05-18 | 2012-12-11 | Otrsotech, Llc | Methods and systems for placement and routing |
| JP2009540302A (ja) * | 2006-06-09 | 2009-11-19 | ライトスピード ロジック インコーポレイテッド | 透過的なテスト法及びスキャンフリップフロップ |
| JP2009177659A (ja) * | 2008-01-28 | 2009-08-06 | Nec Corp | パルスラッチ回路 |
| US7872513B2 (en) | 2008-01-28 | 2011-01-18 | Nec Corporation | Apparatus and circuit including latch circuit, and method of controlling latch circuit |
| JP2009288056A (ja) * | 2008-05-29 | 2009-12-10 | Toshiba Corp | スキャン出力信号遮断機能付きスキャンフリップフロップ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3699019B2 (ja) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7590906B2 (en) | Scan flip-flop circuit and semiconductor integrated circuit device | |
| US6943595B2 (en) | Synchronization circuit | |
| US7436211B2 (en) | Transparent latch circuit | |
| JP2002289776A (ja) | 半導体装置 | |
| US7117381B2 (en) | Control signal generation circuit and data transmission circuit having the same | |
| JP3699019B2 (ja) | スキャン用フリップフロップおよびスキャンテスト回路 | |
| JP2004150933A (ja) | 半導体装置及びその設計方法 | |
| US5848075A (en) | Test device employing scan path having circuitry at switches between a scan in signal transmitted and previously held at a predetermined clock timing | |
| US7134060B2 (en) | Semiconductor integrated circuit including operation test circuit and operation test method thereof | |
| US5793777A (en) | System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle | |
| US20040095166A1 (en) | Clock switching circuit | |
| US6412099B1 (en) | Apparatus and method for converting logical connection information of circuit | |
| US6150861A (en) | Flip-flop | |
| US6671220B2 (en) | Semiconductor device having simplified internal data transfer | |
| JP3368572B2 (ja) | 周期発生装置 | |
| JP2738297B2 (ja) | 半導体集積回路 | |
| JP2000082090A (ja) | 遅延機能付フリップフロップ回路、遅延機能付ラッチ回路、順序回路の設計方法、半導体集積回路におけるクロック信号配線の自動設計装置、及び、半導体集積回路におけるクロック信号配線の自動設計方法 | |
| US7555083B2 (en) | Synchronizing circuit for stably generating an output signal | |
| JP2001257566A (ja) | イネーブル付きラッチ回路 | |
| JP2653945B2 (ja) | 半導体集積回路 | |
| JPH10303874A (ja) | 異クロック間同期エッジ検出方式 | |
| JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 | |
| JP2004037264A (ja) | スキャン機能付きフリップフロップ回路およびスキャンテスト回路 | |
| JP4186559B2 (ja) | スキャンフリップフロップ | |
| JP2002062338A (ja) | 電子装置およびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |