JP2002533015A - データ伝送チャネルのビットエラー構造計測の工程および装置 - Google Patents

Abstract

(57)【要約】 疑似ランダムシーケンスは、デジタル伝送パスにおけるビットエラー計測に使用される。テストエラーシーケンスフォームの疑似ランダムシーケンスラベルがパターンの限定サイトにおいて挿入される。例えば、国際データ交換におけるエンドツーエンド計測において送信側でのラベルフェード・インを疑似ランダムシーケンス計測装置が許可しない場合、送信側にて計測データをマークすることはしばしば不可能である。本発明は疑似ランダムシーケンスラベル提供を行う方法を提供する。本方法により、マーカはビット比較器の前でレシーバ側でスイッチオンされ、疑似ランダムシーケンスラベルは送信側から受取った疑似ランダムシーケンス信号と同期する。レシーバ側での疑似ランダムシーケンスラベリングは、パターンのサイト、頻度、およびクロック周期数に関して、従来の送信側ラベリングに適用される。疑似ランダムシーケンスラベリングは伝送パスにおける滑りと体系的に発生するビットエラーを一定装置にアサインするために必要とされる。本発明はＡＴＭ計測におけるセルのロスの対ビット決定のための方法を提供する。

Description

【発明の詳細な説明】

【０００１】 （技術分野） 本発明は、請求項１の序文によるデジタル伝送リンクの計測装置に関する。

【０００２】 （背景技術） データ計測装置は計測信号として疑似ランダムシーケンスを用いることが知られ
ている。テスト中にある目的で伝送されると（データ伝送リンク）、この伝送さ
れた疑似ランダムシーケンスは、同一発信の疑似ランダムシーケンス基準信号と
データ計測レシーバにて比較される。

【０００３】 この比較の結果は、それが正しく伝送されたか否かを各ビットごとに示す２進
信号シーケンスとなる。このビットエラー信号は、正確にあるいは不正確に伝送
された連続するビットの数値からシーケンスとして記録の可能なビットエラー構
造を表わす。（ｔｅｌｅｋｏｍ ｐｒａｘｉｓ Ｖｏｌ．７４／１９９７年、Ｎ
ｏ．１１にＨｅｒｚｏｇ，Ｗ．により発表された「オペレーションのビットエラ
ー構造計測装置」を参照のこと。）

【０００４】 さらに、疑似ランダムシーケンスの一定サンプルポイントにおけるマーキング
の伝送側入力も知られている。マーキングは、疑似ランダムシーケンスの各サイ
クル上ではなく、規則的に挿入される系統的ビット反転のテストエラー系列から
成る。テストエラー系列は疑似ランダムシーケンス発生シフトレジスタ段よりも
より高いビット数から構成されていなくてはならない。それにより、伝送エラー
を誘導する伝送リンクからそれが明確に区別される。

【０００５】 受信側で、テストエラー系列は従来の疑似ランダムシーケンスのサンプルポイン
トにおいてビットエラーとして現れるため、疑似ランダムシーケンスサンプル計
算のための所定のポイントとして、記録されたビットエラー構造においてこれら
を使用することが出来る。これにより、テスト中の伝送リンクにおける装置故障
を示す系統的エラーパターンを見つけだすことが可能となる。装置故障の検出お
よび削除による品質の改善がビットエラー構造計測の主要目的である。

【０００６】 疑似ランダムシーケンスサイクル長の全体数の倍数と等しくならなくてはいけ
ないクロックパルスである、このテストエラー系列のクロックパルスのインター
バルが受信側においてモニタされる場合、例えば、ＡＴＭ（非同期転送モード）
計測におけるセルのロスの結果として、テストトランスミッタとテストレシーバ
間の文字同期が損失する時に発生する種類の滑りを計算することが出来る。

【０００７】 この高次元の計測方法の利点を使用出来るようにする目的において、このよう
な疑似ランダムシーケンスマーキングによりテストデータを伝送することの可能
な適切な疑似ランダムシーケンステストトランスミッタが伝送側に配備されてい
なくてはならない。しかし、疑似ランダムシーケンスは使用するが上述の種類の
マーキングは伝送しない一般の商業的に普及している計測装置のみが伝送側に配
備されている場合、正確には、これは伝送リンクの計測ケースではないことがし
ばしばある。しかし、他の計測上の利点によりこの計測装置は頻繁に用いられる
。

【０００８】 このような計測上の利点は、ループ計測のかわりにより意義のあるエンドツー
エンド計測が可能であるという事実か、あるいは商業的に普及した計測装置が、
伝送側にて適切な計測インターフェースを分配することから、ビットエラー構造
計測局にて新しいものを開発する必要がないという事実に基づく。

【０００９】 商業的に普及している伝送側計測装置における差違の実際のケースは、まず初
めに、世界的データトラフィックにおけるトランスミッタとレシーバ間の広域地
理的分離（カリフォルニアのトランスミッタ、ベルリンのレシーバ）のケースで
ある。次に、異なるインターフェース（トランスミッタに対して２５．６Ｍｂｉ
ｔ／ｓのインハウスレートにてＡＴＭ（非同期転送モード）伝送、また、レシー
バに対して１５５．５２６Ｍｂｉｔ／ｓの［ＡＴＭ計測に対して］通常ライン側
ＳＴＭ１レートにてＡＴＭ伝送）による接続ポイント間の計測のケースである。

【００１０】 伝送側で使用される計測装置は、プロセスに合う方法で疑似ランダムシーケン
スマーキングが提供される外部テストデータの任意入力をしばしば許可しないた
め、計測装置自身により内部的に提供されるこれらの疑似ランダムシーケンステ
ストデータにて行わせる必要がある。

【００１１】 しかし、受信側にて使用されるビットエラー構造計測局は、ビットエラー構造
レコードの評価において疑似ランダムシーケンスマークとしてのちに緊急に必要
とされるテストエラー系列を有していない。

【００１２】 （発明の開示） 本発明の目的は、ビットエラー構造に対して同等の評価が可能となるような方
法により、伝送側における疑似ランダムシーケンスマーキングの不在をプロセス
によって克服することにある。

【００１３】 本発明の目的は、疑似ランダムシーケンスシンボル検出器、疑似ランダムシー
ケンス開始パルス発生器、およびスイッチ可能疑似ランダムシーケンスマーカー
を、ビット比較器の前のデータ計測装置のレシーバ入力に追加配置することによ
って、ビットエラー構造計測局の受信側に代替マーカーを作り出すことで達成さ
れる。

【００１４】 （発明を実施するための最良の形態） 本発明の実施形態を、計測装置受信部分の拡張に関する詳細と、さらに、従来
の計測設定と本発明による新しい計測設定の原理を提示した図１から図４に基づ
いて開示する。

【００１５】 図１は、疑似ランダムシーケンスマーカーがすでに配備されている疑似ランダ
ムシーケンスデータトランスミッタにおけるビットエラー構造計測の従来の計測
設定である。図２は、データトランスミッタとして疑似ランダムシーケンスマー
カーを含まない、ゆえに、上記の商業的に普及している計測装置の部分である疑
似ランダムシーケンス発生器を示している。

【００１６】 本発明により受信側に挿入される、エラー構造計測に必要な疑似ランダムシー
ケンスマーカーは、入力伝送リンク信号から、すなわち伝送されたテスト疑似ラ
ンダムシーケンスから派生する、マークされるべき疑似ランダムシーケンスサン
プルポイントが必要となる。マークされるべきサンプルポイントは、図２に示す
ように、疑似ランダムシーケンスシンボル検出器と疑似ランダムシーケンス開始
パルスにより供給される。

【００１７】 図２で示したような３ブロックの回路配列である、疑似ランダムシーケンスシ
ンボル検出器、疑似ランダムシーケンス開始パルス、および疑似ランダムシーケ
ンスマーカーを図３において示している。これについてはさらに詳細を後述する
。 この回路の動作原理を図４において５つのラインパルス図に関して示している
。

【００１８】 回路の複雑さを理にかなう制限内におさめるために、遡及受信側疑似ランダム
シーケンスマーキングを少しの重要な疑似ランダムシーケンスタイプに制限する
ことが望ましい。

【００１９】 疑似ランダムシーケンスデータは、レジスタ長とフィードバックタイプがそれ
により結果的に疑似ランダムシーケンスを決定するフィードバックシフトレジス
タを用いて発振される。最も頻繁に用いられる疑似ランダムシーケンスはＩＴＵ
（国際電気電信連合）により標準化されている疑似ランダムシーケンス２３／１
８および疑似ランダムシーケンス１５／１４である。この両方は、反転データシ
ーケンスとして伝送され、計測装置リーディング製造者のデータ計測装置の調整
可能テストパターンとして利用可能である。

【００２０】 図４の第１ラインはデータクロックパルスのパルスシーケンスである。第２ラ
インは、本発明に従って実行される疑似ランダムシーケンスマーキングが示され
た反転疑似ランダムシーケンス１５／１４のパルスシーケンスを示したものであ
る。

【００２１】 非反転疑似ランダムシーケンス１５／１４は、２進法で追加された１５段目と
１４段目の信号が、各クロックパルスにて１段目の入力にフィードバックされる
１５段シフトレジスタにより発振される。スタンディングシフトレジスタの状態
（低信号にて全段）が回路技術の方法により防止される場合、これは、長さ（２ ¹⁵ −１）＝３２７６７ビットの疑似ランダムシーケンスサイクルとなる。

【００２２】 疑似ランダムシーケンスサイクルのクロック実行の間、シフトレジスタは、１
５段により発振可能な異なる全状態を連続的に仮定する。その状態のうちの１つ
が検出され、疑似ランダムシーケンスマーキングの開始ポイントとして決定され
る。

【００２３】 図４の第３ラインは、反転データ状態「全シフトレジスタ段信号ロウ」からの
開始パルスの発振を示したものである。開始パルスのハイパルスは、この簡単に
検出されたシフトレジスタ状態が、第２ラインの疑似ランダムシーケンスデータ
信号において発生したところで正確に現れる。このシフトレジスタ状態は、３２
７６７ビットの疑似ランダムシーケンスサイクル全体において１回だけ発生する
。１ビット長の開始パルスは常にこの疑似ランダムシーケンスサンプルポイント
にて発振される。

【００２４】 疑似ランダムシーケンス開始パルスから、いくつかのクロックパルス周期上に
伸長する長いテストエラー長パルスが展開されている。このテストエラー長パル
スはテストエラーの発生および疑似ランダムシーケンスマークの発生に用いられ
る。テストエラー長パルスを図４の第４ラインにて示している。最長疑似ランダ
ムシーケンスのシフトレジスタ段よりも、さらにクロックパルス周期上に、その
長さを伸長すべきである。すなわち、このケースでは、２３ビットよりも大きく
なるべきである。図４の第４ラインにおいては３６ビットのパルス長が選択され
ている。

【００２５】 図４の第４ラインは、１ビットだけシフトした第２ラインの疑似ランダムシー
ケンスデータを示している。サンプルポイントがマークされ、多くの調整可能疑
似ランダムシーケンスサイクルの後、それがテストエラー長パルス持続時間の間
、反転され、それが、疑似ランダムシーケンスサイクルにおいて限定された同一
ポジションに常にある連続３６ビットエラーのテストエラー長のレシーバとなる
。これらの長さにより、ビットエラーは伝送リンクにおけるビットエラーと混同
されることはない。なぜならば、これらの個々の最大エラー長は常に、疑似ラン
ダムシーケンス基疑似信号発生器のシフトレジスタステージ数によって特徴づけ
がなされるからである。

【００２６】 図３に示す回路配列において、データ伝送リンクから入ってきた受信テスト信
号は疑似ランダムシーケンスデータとクロックパルスにより指示され第一データ
フリップフロップにより受取られる。

【００２７】 回路の技術的方法により、提供された疑似ランダムシーケンスシンボル検出、
疑似ランダムシーケンス開始パルス発生、および疑似ランダムシーケンスマーキ
ングを達成する目的において、疑似ランダムシーケンスデータ（ここでは反転疑
似ランダムシーケンス１５／１４データ形式）、およびデータクロックパルスが
カウンターに供給され、疑似ランダムシーケンスタイプの識別子が加えられる。
このカウンターは、疑似ランダムシーケンス開始パルスの発生に使用される。ま
た、このカウンターは、サイクルで１度だけ発生する１５ビットの低信号長が発
生したか否かを判断して、その検出の出力にて高信号によりこれを知らせるため
に、疑似ランダムシーケンスデータが通過する時、連続的に実行された反転疑似
ランダムシーケンスサイクルの低状態の個々の長さを各ケースごとにチェックす
るという方法において制御される。

【００２８】 従い、単純に構成された疑似ランダムシーケンス開始パルスカウンターは、図
１および図２に示す疑似ランダムシーケンスシンボル検出機能と疑似ランダムシ
ーケンス開始パルス発生機能を既に実行している。しかし、ビット数１５のオー
バカウンティングは回避されなくてはならない。疑似ランダムシーケンス開始パ
ルスカウンターは、考慮されうる１５ビット以上が低信号長として検出される時
は常に、高信号（開始パルスを表す）を発振してはならない。これは、伝送リン
クにおける割り込みの形による伝送フォールトの場合に発生する。

【００２９】 開始パルスが遡及受信側疑似ランダムシーケンスマーキングに使用されるため
、レシーバ入力信号のフォールトを誘導する誤判断は防がれるにちがいない。

【００３０】 レシーバ入力信号の誤判断の回避についても、疑似ランダムシーケンスシフト
レジスタの１５段よりも大きいビットをサンプルポイント検出に含むことにより
さらに改善が可能となる。しかし、これは検出回路の複雑さを増大させることに
なる。完全には除くことの出来ないレシーバ入力信号の誤判断が必ずしも不正確
な計測結果をもたらすとは限らないことを理解されたい。なぜならば、本発明に
よる疑似ランダムシーケンスマーキングは後続するビットエラー構造レコーディ
ングに用いられ、いかなる誤判断もビットエラー構造レコードにおいて検出可能
であり、評価実行中もその補償が可能であるからである。

【００３１】 図３において、第一カウンターにより１サイクルで１回送出される疑似ランダ
ムシーケンス開始パルスは第２カウンターに供給される。この第２カウンターは
、疑似ランダムシーケンスサイクル数識別子の助けをかりて、どれだけの非マー
ク疑似ランダムシーケンスサイクル後に疑似ランダムシーケンスマークが再び挿
入されるかを明示するテストエラー頻度信号を配信する。このテストエラー頻度
のカウンターは、疑似ランダムシーケンス開始パルスにてクロックされ、かつ、
サイクル数識別子に従って、１６，３２，６４，１２８，２５６，．．．３２７
６８疑似ランダムシーケンスサイクルの後に駆動信号を送出するシンプル非同期
２進カウンターである。

【００３２】 例えば、伝送リンクの伝送レートが２．０４８Ｍビット／ｓであり、（２²³−
１）＝８３８８６０７ビットのサイクル長を有する疑似ランダムシーケンス２３
／１８によって計測される場合、疑似ランダムシーケンスサイクルの持続時間は
およそ４秒となる。しかし、計測の経験では、約毎１０分後の疑似ランダムシー
ケンスマーキングにて十分である。

【００３３】 マークされていないサイクルに対する有効な疑似ランダムシーケンスサイクル
数は、ちょうど９分未満の挿入パルスと一致する１２８である。かなり短い疑似
ランダムシーケンスサイクルのため、より頻繁にリピートされる疑似ランダムシ
ーケンス１５／１４の場合、理想的な長さの挿入パルスを達成するために要求さ
れる疑似ランダムシーケンスサイクル数は３２７６８となる。データクロックパ
ルスと同様、第１カウンタ（疑似ランダムシーケンス開始パルス）のパルス信号
と第２カウンタ（テストエラー駆動パルス）のパルス信号は、図４の第４ライン
に従って、テストエラー長に対するパルスを発振する第３カウンターに供給され
る。

【００３４】 テストエラー長に対するこのカウンターの出力信号はＥＸＣＬＵＳＩＶＥ−Ｏ
Ｒゲートの第１入力に供給される。ＥＸＣＬＵＳＩＶＥ−ＯＲゲートの第２入力
は、１ビット遅延にてレシーバ入力データ（反転疑似ランダムシーケンス１５／
１４）を通過する第１データフリップフロップの出力に接続される。

【００３５】 ＥＸＣＬＵＳＩＶＥ−ＯＲゲートの出力は第２データフリップフロップの入力
に接続される。この第２データフリップフロップはデータクロックパルスにより
ＥＸＣＬＵＳＩＶＥ−ＯＲゲートのロジック信号をブランクにして、図４の第５
ラインにて示すマークされた所望の疑似ランダムシーケンスデータ信号をその出
力にて送出する。

【００３６】 マークされた疑似ランダムシーケンスサンプルポイントで、ＥＸＣＬＵＳＩＶ
Ｅ−ＯＲゲートにより通常シーケンスにて送出されたロジック信号に常に従って
、データ信号はその反転ビットシーケンスに取替えられる。

【００３７】 本発明に従い受信側でマークされた疑似ランダムシーケンスは同一疑似ランダ
ムシーケンスサンプルポイントを検出すべきであり、従来の伝送側疑似ランダム
シーケンスマーキングと同一のマーク頻度を有するべきである。それにより、ビ
ットエラー構造レコーディングおよび評価プログラムは通常の方法により使用可
能となる。

【図面の簡単な説明】

【図１】 従来のビットエラー構造計測の設定を表す図である。

【図２】 本発明によるビットエラー構造測定の設定を表す図である。

【図３】 擬似ランダムシーケンスマーカの回路設定を表す図である。

【図４】 擬似ランダムシーケンスマーカのパルスを表す図である。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 伝送された疑似ランダムシーケンスのマーキングが、テスト
   中の伝送リンクを通過した後に受信側で発生し、マーカがビット比較器の前で受
   信側において接続され、そして、マーキングが伝送側から到着する疑似ランダム
   シーケンスと同期することを特徴とする、ビット反転フォームにて限定されたサ
   ンプルポイントで挿入されたマーキングを有する計測信号としての疑似ランダム
   シーケンスによるデータ伝送チャネルのビットエラー構造計測の工程および装置
   。
2. 【請求項２】 −限定されたサンプルポイント −マーク頻度 −ラインビットエラーを区別する目的で疑似ランダムシーケンスの段数を超過す
   べきクロックパルス周期数 に関して、疑似ランダムシーケンスの受信側マーキングは従来の伝送側マーキン
   グに適用されることを特徴とする請求項１に記載の工程および装置。
3. 【請求項３】 受信側マーキングがＩＴＵ（国際電気電信連合）標準に準拠
   する疑似ランダムシーケンスを示すことを特徴とする請求項１に記載の工程およ
   び装置。
4. 【請求項４】 疑似ランダムシーケンスの受信側マーキングが、マーキング
   が伝送側にてすでに使用可能というイベントでスイッチオフ可能であること特徴
   とする請求項１に記載の工程および装置。
5. 【請求項５】 受信側において使用された疑似ランダムシーケンスのマーカ
   は、統合モジュールとして、データ計測装置の構成部分であること特徴とする請
   求項１に記載の工程および装置。