JPH07105786B2

JPH07105786B2 - 擬似ランダム信号の受信装置

Info

Publication number: JPH07105786B2
Application number: JP2075092A
Authority: JP
Inventors: 尚松本
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1990-03-24
Filing date: 1990-03-24
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: JPH03274836A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ転送を行う際に発生するビット誤りを
擬似ランダム信号を用いて検出する信号受信装置におい
て、擬似ランダム信号のパターンの同期はずれを迅速に
検出できる擬次ランダム信号の受信装置に関する。

詳述すれば、送信側に用意されている擬似ランダム信号
のパターンと同一のパターンの信号を発生する擬似ラン
ダム信号発生回路を受信側に２個備え、一方の擬似ラン
ダム信号発生回路をビット誤り検出に用い、他方を同期
はずれ検出に用いることを特徴とする。

〔従来の技術〕デジタル通信回線においてパルスが伝送されるときに、
雑音や漏話等によるジッタやレベル変動等のために、パ
ルスの消滅や不要なパルスが発生することがある。この
場合、送信側から送出したデータが変化して受信側に伝
わることになり、デジタル通信回線の伝送品質が劣化す
る。デジタル通信回線の伝送品質は、ビット誤り率によ
って評価することができる。そのための測定器において
は、送信側に用意されている擬似ランダム信号のパター
ンと同一のパターンの信号を発生するPN信号発生回路を
受信側に備え、PN信号と受信信号とのパターンの同期を
確立した後に、両者の各ビットを比較し、その差異によ
って誤り率を求める。なお、パターンの同期のほかにク
ロックの同期が確立していることも当然に必要である
が、本発明はパターンの同期に関するものであり、クロ
ックの同期に関する説明は省略する。以下、パターンの
同期はずれを単に同期はずれということにする。

ここで、以下の記述で使用される用語の定義をしてお
く。

まず、送信信号とは、本発明による擬似ランダム信号の
受信装置と対をなす送信装置が発生する擬似ランダム信
号である。この信号は或る伝送媒体を介して、受信装置
に導かれる。

次に、受信信号とは、受信装置の入力端に導かれる信号
であり、送信信号が伝送媒体を通ってきたものである。
送信端と受信端との間でビット誤りが全く発生していな
いときは、送信信号と受信信号とは本質的に全く同一で
ある。しかし、ビット誤りが発生しているときは、受信
信号は、あるビットが欠落していたり、或いは余分なビ
ットが重畳さていたりして、送信信号とは異なってい
る。

そして、PN信号とは、受信装置内に設けられたシフトレ
ジスタ11、または41および排他的論理和ゲート12、また
は42で構成されている擬似ランダム信号発生回路によっ
て発生される擬似ランダム信号であり、送信信号のパタ
ーンと全く同一のパターンを有する。

以下、第２図を用いて従来の技術による同期はずれ検出
の動作手順を述べる。

ｉ）Ｍビットのシフトレジスタで（2^M−１）ビットの周
期でくりかえされるPN信号を発生させる場合において、
まず、制御部28からの制御信号により、第１のスイッチ
２で2c−2aの経路を形成し、受信信号がシフトレジスタ
11に読み込まれる状態に切り換える。

ii）シフトレジスタ11は受信信号中のＭビット列を読み
込む。

iii）受信信号のＭビット列をシフトレジスタ11に読み
込んだ後、制御部28の制御信号によって第１のスイッチ
２を切り替え2c−2b間に経路を形成させる。これによ
り、測定用同期回路１は、送信信号のＭビット列以降と
同一パターンで、しかも受信信号と同じ位相のPN信号を
発生する。すなわち、測定用同期回路１の同期が確立す
る。これはシフトレジスタ11に読み込んだＭビット列中
には誤りがないものと仮定した場合である。

iv）一般的には、読み込んだ受信信号のビットに誤りが
あることを考慮し、続けて次の手順を行う。すなわち、
測定用同期回路１の内部で生成された信号と受信信号と
を比較器３でＭビット以上比較し、誤りがない場合同期
が確立したこととする（この動作を同期保護という）。

ｖ）同期が確立した後、受信信号と測定用同期回路１か
ら出力されるPN信号とを比較器３で比較し、その比較し
た回数を第１のカウンタ14で計数しておく。そして、一
定時間内に発生したビット誤り数を第２のカウンタ15で
計数し、予め設定した数を越えたとき、同期はずれが起
こっているとみなす。

以上が従来技術による同期はずれ検出の方法である。

〔発明が解決しようとする課題〕

従来の方法は同期はずれの検出をビット誤りが発生した
回数を数えておき、そのビット誤りの発生回数が前もっ
て設定しておいた数を越えたときに初めて同期はずれで
あると判断しているので、受信信号と受信側のPN信号発
生回路から出力されるPN信号との間で、同期はずれが起
こっていないにもかかわらず、単にビット誤りが発生し
ただけで、同期はずれであると判断してしまうという問
題がある。

また、同期はずれの検出に時間がかかる欠点もある。

また、同期がはずれているとしても、どれほどずれてい
るかを正確に知る方法もなかった。

〔課題を解決するための手段〕

以上の課題を解決するため、本発明では、第１図に示す
ように、シフトレジスタ11と排他的論理和ゲート12とを
有し受信信号の同期引き込みを行う測定用同期回路１を
備え、また、同期はずれが発生しているか否かの判定を
行うための上記測定用同期回路と同一の構成を有する同
期はずれ検出用同期回路４をも備え、両方の同期回路内
のシフトレジスタ11,41の論理状態をパラレルに比較す
るビットパターン比較器７を備えた。

〔作用〕

次に、本発明による同期はずれ検出の動作手順を述べ
る。

受信信号と、測定用同期回路１のシフトレジスタ11と排
他的論理和ゲート12によって生成される受信側のPN信号
との間の同期が確立した後に、受信信号と測定用同期回路１の出力とを比較器３で比
較する。

比較器３がビット誤りを検出した場合に、上記の測定
用同期回路１と同一の構成を有する同期はずれ検出用同
期回路４の側で受信信号をシフトレジスタ41へ読み込
む。そして、受信信号と、同期はずれ検出用同期回路４
で生成された受信側のPN信号との同期を確立する。

測定用同期回路１と同期はずれ検出用同期回路４のそ
れぞれのシフトレジスタ11、41の論理状態をビットパタ
ーン比較器７でパラレルに比較し、双方の論理状態が１
ビットでも異なっていたら、同期はずれであると判断す
る。

〔実施例〕

以下、本発明の実施例を説明する。

まず、第３図で示した本発明の一実施例の構成を説明す
る。

測定用同期回路１は、シフトレジスタ11と排他的論理和
ゲート12で構成される。第１のスイッチ２は、制御部８
からの制御信号によって2c−2a又は2c−2bの経路を形成
する。第１のスイッチ２が2c−2aの経路を形成すると
き、受信信号は該経路が形成されている期間、シフトレ
ジスタ11に入力される。一方、第１のスイッチ２が2c−
2bの経路を形成するとき、排他的論理和ゲート12の出力
はシフトレジスタ11の入力に導かれる。また、シフトレ
ジスタ11の出力及び、シフトレジスタ11の所定のビット
の出力は排他的論理和ゲート12のそれぞれの入力に導か
れる。この状態で、測定用同期回路１は、送信信号と本
質的に同一のパターンを有するPN信号を発生する。比較
器３は受信信号と、測定用同期回路１の内部で生成され
たPN信号とを比較し、もし、食い違っていたらビット誤
りが発生したことを制御部８に知らせる。制御部８は比
較器３からの誤りの告知を受け、第２のスイッチ５に切
り換え信号を出力する。同期はずれ検出用同期回路４は
測定用同期回路１の構成と全く同一構成であり、シフト
レジスタ41と排他的論理和ゲート42とで構成される。ま
た、第２のスイッチ５も、第１のスイッチ２と全く同一
構成になっている。ビットパターン比較器７は二つのシ
フトレジスタ11、41の論理状態をパラレルに比較し、同
期はずれを検出したらその結果を出力する。

次に、本発明の動作手順を説明するが、その動作は従来
技術ｉ）〜iv）で述べた手順を実行し、受信信号と測定
用同期回路１から発生するPN信号との同期が確立し、同
期保護もとれた状態以降から述べる。また、本実施例で
はシフトレジスタは５ビット（Ｍ＝５）とする。

受信信号と、測定用同期回路１から生成されるPN信号と
の間での一度確立された同期も、受信信号からクロック
を抽出するときの抽出ミスや、送信装置と受信装置の中
間に介在する装置あるいは、伝送媒体でのビット落ち等
によって、はずれてしまう場合がある。同期がはずれた
場合、これを検出する方法として次の手順を実施する。

（１）受信信号と測定用同期回路１から生成されるPN信
号とを比較する。

（２）比較器３でビット誤りが検出される。

（３）比較器３で誤りが検出された場合、比較器３は誤
りの発生を制御部８に告知する。

（４）制御部８からの制御信号により、第２のスイッチ
５で5c−5aの経路を形成し、受信信号がシフトレジスタ
41に読み込まれる状態に切り換える。

（５）受信信号中のＭビット列をシフトレジスタ41に読
み込む。

（６）受信信号中のＭビット列をシフトレジスタ41に読
み込んだ後、制御部８の制御信号によって第２のスイッ
チ５を切り替え5c−5b間に経路を形成させる。これによ
り、同期はずれ検出用同期回路４は、送信信号のＭビッ
ト列以降と同一パターンで、しかも受信信号と同じ位相
のPN信号を発生する。すなわち、同期はずれ検出用同期
回路４の同期が確立する。これはシフトレジスタ41に読
み込んだＭビット列中には誤りがないものと仮定した場
合である。

（７）一般的には、読み込んだ受信信号に誤りがあるこ
とを考慮し、続けて次の手順を行う。同期はずれ検出用
同期回路４の内部で生成されたPN信号と受信信号とを比
較器６でＭビット以上比較し、誤りがない場合、同期が
確立したこととする（この動作を同期保護という）。

（８）同期はずれ検出用同期回路４の同期が確立した
後、ビットパターン比較器７によって、測定用同期回路
１と同期はずれ検出用同期回路４の各々のシフトレジス
タ11、41の論理状態をパラレルに比較する。

（９）この比較結果が全て等しい場合、上記手順（１）
で検出したビット誤りは単なるビット誤りであり、同期
はずれによるものではないので、上記手順（１）の状態
に戻り、次のビット誤り検出を待つ。

（10）一方、比較結果が１ビットでも異なっていた場合
は、上記手順（１）で検出されたビット誤りは同期はず
れによるもので、測定用同期回路１が同期はずれを起こ
したと判断する。

この同期はずれの結果を表示部10で表示し、測定器の操
作者に認識させる。または、受信信号と測定用同期回路
１から出力されるPN信号とを比較器３で比較し、その比
較した回数とビット誤り数とをそれぞれ計数する第１、
第２のカウンタ14、15の計数結果を無効にするように処
理をしてもよい。

また、同期はずれが発生したと判断した場合、同期はず
れの発生を制御部８に告知する。通常では、測定用同期
回路１の同期を取り直すのであるが、本発明では、測定
用同期回路１と同期はずれ検出用同期回路４とが全く同
一の構成になっているので、制御部８からの指示によ
り、上記手順（４）から（６）により同期のとれている
同期はずれ検出用同期回路４を測定用同期回路１に代え
て、同期はずれ検出用同期回路４を測定用同期回路１と
して、ビット誤り数の計数を継続することも当然に可能
である。この場合、制御部８からの指示により第３のス
イッチ13は13a−13cとなっている経路を13b−13cに切り
換え、受信信号と同期はずれ検出用同期回路４から出力
されるPN信号とを比較した回数とビット誤り数とをそれ
ぞれ第１のカウンタ14、第２のカウンタ15で計数させ
る。

以上の記述は第４図によって示された流れ図にそのまま
対応する。ステップｉ）からiv）までは従来の技術の手
順であり、ステップｉ）からiv）までに加えて、ステッ
プ（１）から（10）までを合わせて本発明の手順とな
る。

次に、第５図を用いて、従来の技術と本発明の平均同期
はずれの検出時間の差異を説明する。それぞれ、従来技
術の方法による検出時間を破線、本発明の方法による検
出時間を実線で示した。従来技術は、同期はずれを検出
する方法として、受信信号と測定用同期回路１から出力
されるPN信号とを比較器３で比較し、事前に設定してお
いた一定の確率以上のビット誤りが発生した場合に、同
期はずれであるとみなすという手段をとっている。通
常、その確率は予め定めたビット数の受信信号とその中
の予め定めたビット誤り数とにより表わされる。一般的
に確率は1/10から1/5に設定される。受信信号と測定用
同期回路１から出力されるPN信号とを比較した回数を計
数し、その計数結果が予め定めたビット数（ｍ）に達す
る前に、計数したビット誤り数が、予め定めたビット誤
り数（ｎ）を超えたとき、同期はずれとみなす。

第５図は、横軸に予め定めたビット数ｍをとり、縦軸に
平均同期はずれ検出に要する時間Ｔをとる。この従来技
術の方法による同期はずれの検出を行ったとき、同期は
ずれが生じてから、同期はずれであると検出するまでに
要する時間は以下のように求まる。同期がはずれると、
比較器３は平均して２ビットに１度の割合で誤りを検出
する。従って、このビット誤り数の計数値が予め定めた
ビット誤り数ｎに到達するまでには平均２×ｎ×ｔの期
間が必要である。ここで、ｔはクロックの周期である。
また、この方法では、制御部28によって、受信信号と測
定用同期回路１から出力されるPN信号とを比較した回数
とビット誤り数とをそれぞれ第１のカウンタ14、第２の
カウンタ15で計数させ、その計数結果がｍに到達するご
とに両計数値を計数したカウンタ14、15をクリアし、計
数しなおすため、さらに時間を要する場合がある。この
ビット誤り数の計数値がｎに到達する前に受信信号と測
定用同期回路１から出力されるPN信号とを比較した回数
がｍに到達する確率は2n/mで、その場合の同期はずれの
検出に要する時間は平均すると３×ｎ×ｔである。従っ
て同期はずれに要する時間の平均値Ｔは例えば、ｎ＝（1/5）ｍとするとＴ＝0.48mtの時間を要
する。

このように、従来技術の方法では、予め定めたビット数
ｍの数が少なければ、同期はずれの検出に必要な時間は
短くてすむが、同期はずれの検出を正確に行おうとする
と、ビット数ｍの数が多くなり、それに比例して同期は
ずれの検出に要する時間は長くなる。ｍを減らして同期
はずれの検出を早く行おうとすると、ビット誤りと同期
はずれの検出の正確さが低下するという関係になる。

本発明では、測定用同期回路１側の比較器３がビット誤
りを検出したときに、はじめて同期はずれ検出用同期回
路４が検出を開始するので、同期はずれ検出用同期回路
４の側で受信信号をシフトレジスタ42に読み込み、同期
はずれ検出用同期回路４でPN信号を発生させ、その同期
保護を行うまでの時間が必要である。シフトレジスタ42
を５ビットとし、シフトレジスタのビット数の２倍であ
る10ビットの同期保護を行った場合、同期確立までに要
する時間は16Tである。それは次の式Ｔ＝（Mt＋ｔ＋2M
t）で表わされる。この式の右辺第１項のMtはシフトレ
ジスタに読み込むのに必要な時間、同第２項のｔはビッ
ト誤りを検出する時間、同第３項の2Mtは同期保護に要
する時間である。

さらに、その後、測定用同期回路１のシフトレジスタ11
と同期はずれ検出用同期回路４のシフトレジスタ41との
内容を直接ビットごとに比較して同期はずれか否かの判
断をしている。したがって、同期はずれの検出に要する
時間はｍ、ｎに関係なく一定であり、かつ、同期はずれ
検出の正確さは常に保たれる。

上述のビットパターン比較器７は各シフトレジスタ11、
42の論理状態をパラレルに比較し、一致あるいは不一致
のみを検出するものであったが、他の実施例として、ビ
ットパターン比較器７は各シフトレジスタ11、41をパラ
レルに比較し、測定用同期回路１と同期はずれ検出用同
期回路４とからのPN信号出力が何ビットずれたか（スリ
ップ数）を出力することもできる。このビットパターン
のスリップ数の検出方法は第６図、第７図で説明する。

第６図は、予め２つのシフトレジスタ11、41の取りうる
状態に対応したビットパターンのスリップ数を書き込ん
だメモリ81、およびそのメモリ81とシフトレジスタ11、
41との相互関係を示す。このメモリはシフトレジスタ1
1、41からの入力をアドレスとして受け、そのスリップ
数と同期はずれ検出信号（ａ）を出力する。

第７図は、メモリ81の内部状態を表わした図である。こ
のメモリ81では、データの最終の１ビット（ａ）を同期
はずれが発生しているか否かのビットにしている。

このビットパターンのスリップ数の検出は、以下の手順
で行う。まず、シフトレジスタ11の論理状態を上位ビッ
トとし、シフトレジスタ41の論理状態を下位ビットとし
てアドレスを生成する。そして、そのアドレスの指し示
すデータ（スリップ数）をメモリ81から出力する。この
アドレスとデータは、事前に任意の二つのシフトレジス
タの状態とその場合のPN信号のスリップ数との関係にし
ておく。例えば、シフトレジスタ11からの入力が00001
で、シフトレジスタ41からの入力が01001のとき、アド
レスは0000101001となり、そのアドレスが指し示すデー
タは26であり、両PN信号のパターンは26スリップしてい
る。このようなテーブルをメモリ81内に用意してビット
パターン比較器７を構成することにより、単に同期はず
れを検出できるのみではなく、ビットパターンのずれの
個数を併せて簡単に検出できるようになる。

〔発明の効果〕

本発明の擬似ランダム信号の受信装置によれば、測定用
同期回路１と同一の構成をもつ同期はずれ検出用同期回
路４を備え、二つの同期回路内の各シフトレジスタ11、
41の論理状態をパラレルに比較するようにしたビットパ
ターン比較器７を備えたので、単なるビット誤りの発生
と同期はずれの発生とを正確に区別して判断でき、多数
のビット誤りが発生しても同期はずれが発生したと誤認
して測定をやり直したりすることがなくなる。

また、同期はずれを検出する方法として、受信信号と測
定用同期回路１から出力されるPN信号とを比較器３で比
較し、事前に設定しておいた一定の数以上のビット誤り
が発生した場合に同期はずれであるとみなすという従来
の方法に比べて、同期はずれの検出が予め定めたビット
数等に関係なく一定時間で判断できるので、同期はずれ
が発生したとして、すぐに測定をやり直すことも容易に
できる。

また、測定用同期回路１と同期はずれ検出用同期回路４
とが全く同一の構成であり、同期はずれ検出用同期回路
４で測定用同期回路１の同期はずれを検出した場合、同
期はずれ検出用同期回路４でビット誤りの検出を継続す
ることも可能となり、測定用同期回路１で、受信信号と
の同期を取り直す場合に比してビット誤りの検出を開始
できるまでの時間の節約を節約できる。

さらに、従来不可能であったビットパターンのスリップ
数を検出することもできる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は従来
技術の構成を示すブロック図、第３図は本発明の一実施
例のブロック図、第４図はは従来技術と本発明の動作を
示す流れ図、第５図は従来の技術と本発明の平均同期は
ずれ検出時間の差異を表わした図である。また第６図は
ビットパターン比較器７にビットパターンのスリップ数
を検出するメモリ81を持たせた場合の構成を示した図、
第７図はそのメモリの内部を示した図である。１……測定用同期回路、２……第１のスイッチ、３……
比較器、４……同期はずれ検出用同期回路、５……第２
のスイッチ、６……比較器、７……ビットパターン比較
器、８……制御部、９……カウンタ、10……表示部、11
……シフトレジスタ、12……排他的論理和ゲート、 41……シフトレジスタ、42……排他的論理和ゲート、28
……制御部、 14……第１のカウンタ、15……第２のカウンタ、13……
第３のスイッチ、 81……メモリ。

Claims

【特許請求の範囲】

【請求項１】シフトレジスタと排他的論理和ゲートを有
する測定用同期回路（１）と、擬似ランダム信号でなる
受信信号と前記排他的論理和ゲートからの出力とを切り
換えシフトレジスタに入力する第１のスイッチ（２）
と、前記受信信号と前記測定用同期回路からの出力とを
比較する比較器（３）とを有する擬似ランダム信号の受
信装置において、前記測定用同期回路と同一の構成を有する同期はずれ検
出用同期回路（４）と、前記受信信号と前記同期はずれ
検出用同期回路の排他的論理和ゲートからの出力とを切
り換えシフトレジスタに入力する第２のスイッチ（５）
と、前記受信信号と前記同期はずれ検出用同期回路から
の出力とを比較する比較器（６）と、前記測定用同期回
路のシフトレジスタと前記同期はずれ検出用同期回路の
シフトレジスタとのビット比較をおこなうビットパター
ン比較器（７）とを備えたことを特徴とする擬似ランダ
ム信号の受信装置。