[go: up one dir, main page]

JP2002524860A - 炭化珪素半導体構造における積層誘電体 - Google Patents

炭化珪素半導体構造における積層誘電体

Info

Publication number
JP2002524860A
JP2002524860A JP2000568128A JP2000568128A JP2002524860A JP 2002524860 A JP2002524860 A JP 2002524860A JP 2000568128 A JP2000568128 A JP 2000568128A JP 2000568128 A JP2000568128 A JP 2000568128A JP 2002524860 A JP2002524860 A JP 2002524860A
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
silicon dioxide
silicon
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000568128A
Other languages
English (en)
Other versions
JP5021860B2 (ja
Inventor
リプキン，ロリ・エイ
パルモア，ジョン・ウィリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2002524860A publication Critical patent/JP2002524860A/ja
Application granted granted Critical
Publication of JP5021860B2 publication Critical patent/JP5021860B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10D64/01366—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/043—Manufacture or treatment of planar diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 炭化珪素ベースの半導体デバイスのための誘電体構造を開示する。ゲートデバイスにおいて、当該構造は、炭化珪素層、当該炭化珪素層の上にある二酸化珪素層、当該二酸化珪素層の上にある、二酸化珪素の誘電率に比べて高い誘電率を有する別の絶縁材料の層、及び当該絶縁材料に対するゲートコンタクトを含む。他のデバイスでは、誘電体構造は、向上したパッシベーション層又は電界絶縁体を形成する。

Description

【発明の詳細な説明】
【０００１】 発明の分野 本発明は、大電力、高電界、又は高温の炭化珪素デバイスに関するものであり
、詳しくは本発明は、絶縁ゲート電界効果トランジスタ、デバイスパッシベーシ
ョン、及びフィールド絶縁に関するものである。
【０００２】 発明の背景 本発明は、炭化珪素デバイス、特に絶縁ゲートデバイスと、デバイスパッシベ
ーション、端縁終端（edge termination）又はフィールド絶縁が組込まれていて
、且つ炭化珪素が有利な物理的特性及び電子特性を有することから、炭化珪素に
よって形成されたデバイスとに関するものである。
【０００３】 電子デバイス、特に電力デバイスに関して、炭化珪素は多くの物理的、化学的
及び電子的利点を提供する。物理的には、当該材料により、非常に硬く、極めて
高い融点を有し、強靭な物理的特性が得られる。化学的には、炭化珪素は、化学
的攻撃に対して高度に耐性があるので、化学安定性ならびに熱安定性を提供する
。しかしながら、恐らく最も重要なことは、炭化珪素が、高いフィールド絶縁破
壊、比較的広いバンドギャップ（６Ｈプロ型に関して室温で約２．９ｅＶ）、高
い飽和電子ドリフト速度を含む優れた電子特性を有するので、大電力動作（high
power operation）、高温動作、放射線硬度（radiation hardness）、及びスペ
クトルの青色領域、紫色領域及び紫外線領域における高エネルギーフォトンの吸
収と放出に関して有意な利点が得られる。
【０００４】 而して、炭化珪素デバイスに対する関心は急速に高まっており、電力デバイス
は関心が持たれている一つの分野である。本明細書で用いる「電力（power）」
デバイスは、電力スイッチング及び電力制御のために、又は高電圧及び大電流を
扱うために設計され意図されるデバイスである。例えば「高電界（high field）
」及び「高温」 のような用語は本質的には相対的なものであり、いくぶん任意
でしばしば用いられるが、「高電界」デバイスは、一般的に、１センチメートル
当たり１メガボルト以上の電界で動作することが意図され、また「高温」デバイ
スは、一般的に、珪素デバイスの動作温度を超える温度；すなわち、少なくとも
２００℃及び好ましくは２５０℃ 〜 ４００℃で動作可能なデバイスを指してい
る。電力デバイスに関して、主たる関心事は、当該デバイスが扱うことができる
（又は扱わなければならない）電力の絶対値と、用いる材料の特性及び信頼性に
よって課されるデバイスの動作限界である。
【０００５】 炭化珪素ベースの絶縁ゲートデバイス、特に酸化物ゲートデバイス、例えばＭ
ＯＳＦＥＴは、もちろん、ＩＧＦＥＴとして動作するために絶縁材料を含んでい
なければならない。同様に、ＭＩＳキャパシタは絶縁体を必要とする。しかしな
がら、絶縁材料を組込むことによって、デバイスの物理的特性及び動作特性のい
くつかが、炭化珪素の特性によってというよりもむしろ絶縁体の特性によって制
限される。特に、炭化珪素ＭＯＳＦＥＴ及び関連デバイスでは、二酸化珪素（Si
O2）は、広範なバンドギャップを有し、また酸化物と炭化珪素半導体材料との間
に好ましい界面を有する優れた絶縁体を提供する。而して、二酸化珪素は炭化珪
素ＩＧＦＥＴにおける絶縁材料として好ましい。にもかかわらず、高温又は高電
界又はその双方において、炭化珪素は、満足に動作することができると考えられ
るが、二酸化珪素は電気的に絶縁破壊する傾向がある；すなわち、ゲート金属か
ら炭化珪素への電流路を創出し得るトラップを含む欠陥を発生する傾向がある。
別な言い方をすれば、二酸化珪素は、比較的長期間に；すなわち何年もの間に施
用される高電界又は高温（２５０℃ 〜 ４００℃）下で信頼性が無くなる。もち
ろん、信頼性のある半導体デバイスは、何万時間もの間正常に動作する統計的確
率を有しているべきことが理解されるだろう。
【０００６】 更に、半導体の特性と半導体デバイスの操作に精通している当業者は、パッシ
ベーションが、絶縁ゲート以外の他の構造にとって難題であることも認めるだろ
う。例えばメサダイオード及びプレーナーダイオードのようなデバイスにおける
接合（又は金属・半導体ＦＥＴにおけるショットキーコンタクト）は、たとえゲ
ートで制御されていないとしても、酸化物層によって典型的にパッシベートされ
る高電界を生起させる。前記酸化物層は、高電界又は高温での動作では、上記し
た短所のすべてに悩まされ得る。
【０００７】 而して、絶縁体として二酸化珪素を用いている炭化珪素で形成されたＩＧＦＥ
Ｔデバイスは、デバイスの二酸化珪素部分のリークと電位絶縁破壊（potential
electrical breakdown）の故に、炭化珪素の理論的な静電容量に達しない傾向が
ある。
【０００８】 炭化珪素ＩＧＦＥＴの絶縁体部分に他の候補材料を利用することができるが、
当該候補材料はそれら自体の短所を有している傾向がある。例えば、バリウムス
トロンチウムチタネート又は二酸化チタンのような高誘電体は、電界が印加され
ると誘電率が劇的に低下する。他の材料は、炭化珪素と低品質の結晶界面を有す
るので、それらの高い誘電率によって解決される問題も多いが、それと同時に多
くの問題（例えば、トラップ及びリーク電流）をも生じさせる。例えば五酸化タ
ンタル（Ta2O5）及び二酸化チタン（TiO2）のような他の材料は、より高い温度
で望ましくない量のリーク電流を示す傾向がある。而して、二酸化珪素の代わり
に単純に他の誘電体を用いると、それら自体が原因となって、完全に新しい範疇
の問題及び短所が生じる。
【０００９】 その問題に取り組んでいる最近の試みとしては、Harris に与えられた米国特
許第５，７６３，９０５号「パッシベーション層を有する半導体デバイス（Semi
conductor Device Having a Passivation Layer）」に記載されている技術が挙
げられる。しかしながら、Harris の‘９０５特許は、いくぶん予測であるよう
に思われ、開示された構造に基づくデバイスをなんら報告していない。
【００１０】 而して、高電界に確実に絶えることができ、電流リークを最小にするか又は排
除し、また炭化珪素の電気的特性を完全に利用するために高温で動作する誘電体
組成物又は誘電体構造に関するニーズが存在する。
【００１１】 本発明の目的及び概要 而して、炭化珪素の電力処理能力を利用することができる炭化珪素ベースのＩ
ＧＦＥＴのための誘電体構造を提供することは、本発明の目的である。
【００１２】 本発明は、炭化珪素の層（又はデバイス）、当該炭化珪素層の上にある二酸化
珪素層、当該二酸化珪素層の上にある別の絶縁材料層（当該絶縁材料は二酸化珪
素の誘電率に比べて高い誘電率を有する）、及び当該絶縁材料に対する（ゲート
デバイスのための）ゲートコンタクトを含む炭化珪素デバイスのための誘電体構
造によって達成される。好ましい態様では、誘電体構造は、高誘電体とゲートと
の間に二酸化珪素のキャピング層（capping layer ）を含む。
【００１３】 別の面では、本発明は、ゲート絶縁体として本発明の誘電体構造を組込んでい
るＭＩＳＦＥＴのような絶縁ゲートデバイスを提供する。 別の面では、本発明は、炭化珪素デバイスに対して、パッシベーション、端縁
終端、又はフィールド絶縁を提供する。
【００１４】 別の面では、本発明は、活性部分が炭化珪素で形成され、且つ印加された電位
下で高電界を経験するパッシベーション部分を含む大電力半導体デバイスを提供
する。これらのパッシベーション部分は、当該炭化珪素部分の上に二酸化珪素層
、当該二酸化珪素層の上に別の絶縁材料層（二酸化珪素に比べて高い誘電率を有
する）、及び当該高誘電体層の上に二酸化珪素のキャッピング層という順序で形
成される。
【００１５】 本発明の上記及び他の目的及び利点と、当該の目的及び利点が達成される方法
は、添付の図面と共に記載した以下の詳細な説明により更に明確になる。詳細な説明 本発明は、広範なバンドギャップを有する半導体材料及び前記材料から形成さ
れる関連デバイスのための誘電体構造である。本発明にしたがうデバイス構造、
特に基本的なＭＩＳキャパシタを図１に示してあり、番号１０で示してある。当
該構造は、基板部分又は炭化珪素のエピタキシャル層であることができる炭化珪
素層１１を含む。前記の単結晶炭化珪素基板及び種々のエピタキシャル層の製造
は、本発明に通常譲渡される（又はライセンスされる）米国特許に記載されてい
る様々な技術にしたがって行うことができる。それらの特許としては、第Ｒｅ３
４，８６１号 ；第４，９１２，０６３号；第４，９１２，０６４号；第４，９
４６，５４７号；第４，９８１，５５１号；及び第５，０８７，５７６号が挙げ
られるが、必ずしもそれらに限定されない。前記特許のすべての開示は参照とし
て本明細書に完全に取り入れられる。基板又はエピタキシャル層は、炭化珪素の
３Ｃ，４Ｈ，６Ｈ及び１５Ｒのポリタイプから選択でき、４Ｈポリタイプは一般
的に大電力デバイスにとって好ましい。特に、４Ｈポリタイプは電子移動度が高
いので、垂直配置デバイスにとって魅力的である。次に、デバイス構造１０は、
炭化珪素層の上に二酸化珪素層１２を含む。二酸化珪素は、極めて広いバンドギ
ャップ（室温で約９ｅＶ）を有し、炭化珪素と優れた物理的及び電子的界面を形
成する。而して、発明の分野及び発明の背景で指摘したように、高電界下、高温
において特性が低下することがある例外を除いて、二酸化珪素は多くの目的にと
って好ましい絶縁体である。
【００１６】 而して、本発明は、更に、二酸化珪素層１２の上に別の絶縁材料の層１３を含
む。層１３は、二酸化珪素に比べてより高い誘電率（ε）を有し、またデバイス
の炭化珪素部分は、意図される高い温度での動作に耐えることができる物理的及
び化学的特性を有するものが選択される。好ましい態様では、高誘電体材料は、
窒化珪素、バリウムストロンチウムチタネート（(Ba,Sr)TiO3）、二酸化チタン
（TiO2）、五酸化タンタル（Ta2O5）、窒化アルミニウム（AlN）、及び酸化され
た窒化アルミニウムから成る群より選択され、特に好ましくは窒化珪素及び酸化
窒化アルミニウムであり、最も好ましくは窒化珪素（Si3N4）であるが、それら
に限定されない。デバイス構造に対して印加されるバイアスを許すために、ゲー
トコンタクト１４を絶縁材料層１３に対して作る。
【００１７】 図２は、番号１５で示してあるデバイスの第二の態様（ＭＩＳキャパシタ）を
示している。図１のように、当該第二の態様は、炭化珪素層１６（エピタキシャ
ル又は基板）、第一の二酸化珪素層１７、上記基準にしたがって選択された絶縁
材料２０、及びゲートコンタクト２２と絶縁層２０との間に第二の二酸化珪素層
２１を含む。第二の二酸化珪素層２１は、ゲート金属と高誘電体材料との間に電
荷が通過するのを防止する障壁を提供する。
【００１８】 好ましい態様では、二酸化珪素層１２又は１７を、熱を用いて形成し、その後
に、化学的気相堆積法（ＣＶＤ）によって絶縁層１３又は２０を堆積させる。し
かしながら、絶縁層は任意の適当な技術によって形成することができ、例えばあ
る種の酸化物は、金属をスパッター堆積し、次にそれを酸化することによって形
成することができる。別の例として、プラズマ・エンハンストＣＶＤ（ＰＥＣＶ
Ｄ）によってSi3N4を堆積させることができる。二酸化珪素層１２又は１７はト
ンネル効果を防止するのに役立つので、特別に厚い必要は無い。むしろ、好まし
くは、二酸化珪素層は、熱酸化の程度を制限できるように薄く保つ。これらの材
料に精通している当業者には理解されるように、注入は、炭化珪素が酸化する様
式に影響を与え得る。而して、注入された炭化珪素部分を有するデバイス又は前
駆物質の上で広範な酸化が行われる場合、生成する酸化部分は、互いに厚さが異
なり、ある種の環境では短所となり得る特性が異なる。而して、酸化の程度を制
限することは、前記問題を最小にするか又は排除するのに役立つ。別法として、
酸化物を堆積させて（例えばＣＶＤによって）、完全に問題を回避することがで
きる。
【００１９】 好ましい態様では、第一の二酸化珪素層１７又は１２は、約１００オングスト
ローム以下の厚さであり、絶縁材料層（１３又は２０）は約５００オングストロ
ームの厚さであることができる。換言すれば、酸化物層のそれぞれは、パッシベ
ーション構造の全体の厚さの約０．５％ 〜 ３３％であり、残りは絶縁材料であ
る。好ましい態様では、酸化物層は、それぞれ、全体の厚さの約２０％であり、
好ましい窒化物絶縁体は全体の厚さの約６０％である。
【００２０】 図３及び図４には、本発明にしたがうＩＧＦＥＴ及びＭＩＳキャパシタがそれ
ぞれ示してある。図３は、第一の導電型を有する第一の炭化珪素部分２５を有す
る、番号２４で示してあるＩＧＦＥＴを示している。本発明にしたがうゲート絶
縁体構造は、第一の炭化珪素部分２５の上にあり、括弧２６で示してある。個々
に見ていくと、ゲート絶縁体は、二酸化珪素層２７と、炭化珪素に比べて高い誘
電率を有する絶縁材料層３０とを含む。図３に示してある態様では、絶縁体２６
は、更に、第二の二酸化珪素層３１を含む。図３のＩＧＦＥＴは、ゲートコンタ
クト３２と、第一の炭化珪素部分２５からの相対している導電型を有する炭化珪
素の各第二及び第三の部分３３及び３４とを更に含む。各オーミックコンタクト
３５及び３６を部分３３及び３４に対して作って、ＦＥＴのソース部分及びドレ
イン部分を形成する。図３において破線で示されているように、例えばＩＧＦＥ
Ｔ２４のようなデバイスを、フィールド酸化物３７を用いて互いに分離すること
ができる。前記デバイス及び前記デバイスから作られた集積回路に精通している
当業者は、フィールド酸化物部分３７が他のデバイスから当該デバイスを分離す
るのに役立つことを認めるだろう。フィールド酸化物はゲート絶縁体部分２６と
直接に電気的に関連していないが、本発明の絶縁体構造はフィールド絶縁体と同
様な利点を提供することができる。
【００２１】 図４は、本発明にしたがうＭＩＳキャパシタ、特に参照として本明細書に取り
入れられる米国特許第４，８７５，０８３号に記載されているのと同様な可変キ
ャパシタンスデバイスを示している。図４のキャパシタは番号４０で示してあり
、ドーピングされた炭化珪素部分４１と、当該ドーピングされた炭化珪素部分の
上にあるキャパシタンス絶縁体を含む。当該キャパシタンス絶縁体部分は、炭化
珪素部分上に二酸化珪素層４２、及び二酸化珪素に比べて高い誘電率を有する他
の絶縁材料の層４３を含む。図４に示した態様では、キャパシタ４０は、他の絶
縁材料層４３とゲートコンタクト４５との間に第二の二酸化珪素層４４も含む。
コンタクト４５は、必要なコンタクト特性を与えるのに充分にドーピングされた
金属又は例えばポリシリコンのような適当な導電性半導体から作ることができる
。金属コンタクト４５に対して印加されるバイアスが、ドーピングされた炭化珪
素部分４１を可変的に空乏化させ、それに対応してキャパシタ４０のキャパシタ
ンスが変化するように、図示してある態様においてリングを形成するオーミック
コンタクト４６（図４の横断面図にはその２つの部分が示してある）を、ドーピ
ングされた炭化珪素部分４１に対して作る。図３の態様において、デバイスをそ
れと隣接しているものから分離させるために、フィールド酸化物部分４７を典型
的に含ませることもできる。上記したように、当該部分４７には本発明の誘電体
構造を組込むこともできる。
【００２２】 半導体に精通した当業者は、図１ 〜 ４及び図６は、種々の絶縁ゲート及び金
属・絶縁体・半導体構造を限定するものでなく、その例示であることを理解する
だろう。而して、図１ 〜 ４及び図６は、一般的に、プレーナー構造及びプレー
ナーデバイスを示しているが、本発明の絶縁体構造は、広範な種々のデバイス配
置、例えばＵＭＩＳＦＥＴに対して施用できることが理解されるだろう。本発明
の誘電体構造が有用である他のゲート構造としては、ＭＩＳＦＥＴ、絶縁ゲート
バイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳターンオフサイリスタ（ＭＴＯ）
、ＭＯＳ制御サイリスタ（ＭＣＴ）、及び蓄積ＦＥＴ（ＡＣＣＵＦＥＴ）が挙げ
られる。本発明が向上したパッシベーション、端縁終端、又はフィールド絶縁を
提供することができる非ゲート構造としては、p-i-nダイオード、ショットキー
整流器、及び金属・半導体電界効果トランジスタ（ＭＥＳＦＥＴ）が挙げられる
。
【００２３】 また、本発明は、横型パワーＭＯＳＦＥＴと 、縦に配置されたデバイス（す
なわち、基板の相対する表面上にソース及びドレインを有する）である二重拡散
ＭＯＳＦＥＴとを含む特定の構造のために同じ利点も提供する。デバイスの例は
、参照として本明細書に完全に取り入れられる米国特許第５，５０６，４２１号
及び第５，７２６，４６３号に記載されている。デバイスの更なる例は、１９９
６年４月１５日に出願された同時継続米国特許出願第０８／６３１，９２６号（
"Silicon Carbide CMOS and Method of Fabrication"）；１９９８年６月８日に
出願された第０９／０９３，２０７号（"Self-Aligned Methods of Fabricating
Silicon Carbide Power Devices by Implantation and Lateral Diffusion"）
；及び１９９８年６月８日に出願された第０９／０９３，２０８号（"Methods o
f Forming Silicon Carbide Power Devices by Controlled Annealing"）に記載
されており、それらの特許の開示内容は参照として本明細書に完全に取り入れら
れる。
【００２４】 図８には、本発明の絶縁体構造を組込んでいる、番号６０で示してある二重拡
散又は二重注入ＭＯＳＦＥＴが示してある。図８に示してあるように、トランジ
スタソースを、上記参照出願に記載されている様式で、エピタキシャル層６３と
して示してある炭化珪素部分の中に組込まれている、ｐ型ウェル６２の内にある
ｎ+領域６１によって形成する。領域６３は、ｎ+ドレイン６４、ドレインコンタ
クト６５、及び適当なワイヤリードを有するトランジスタのドレインドリフト領
域を表している。同様に、ワイヤリード７０を有するソースコンタクトがそれぞ
れ６７で示してある。ゲート絶縁体構造は、本発明にしたがって形成し、好まし
い態様では、当該構造は、第一の二酸化珪素層７１、窒化珪素層７２、及び第二
の二酸化珪素層７３を含む。ゲート金属コンタクト７４及びそのワイヤリード７
５によって当該構造は完成する。動作時において、ゲートコンタクト７４に対し
てバイアスを印加すると、ｐ型領域６２は空乏化して反転層が形成される。これ
らのデバイスに精通している当業者は、ドレイン部分６４が、この構造において
、ｎ+の導電型からＰ型の導電型へと変化する場合、得られる絶縁は絶縁ゲート
バイポーラートランジスト（ＩＧＢＴ）であることも認識するだろう。
【００２５】 図示された構造は、二酸化珪素の上に第二の誘電体材料を重ねることによって
ゲートパッシベーション又はフィールドパッシベーションを向上させる。二酸化
珪素は、炭化珪素上に大きな電子障壁（すなわち、９ｅＶのバンドギャップ）を
提供し、積層誘電体からの電流リークを防止する。補足的な方法では、追加の誘
電体材料（より高い誘電率を有する）によって、単一誘電率層と比較して、高温
及び高電界における信頼性が向上する。而して、積層誘電体を２種類の異なる材
料の機能的強度と組合せ、１種類の材料によって得られる誘電体に比べて、炭化
珪素上においてより良い誘電体を形成させる。更に、二酸化珪素は、任意の他の
誘電体材料に比べて、電気的に充電された状態又は活性な状態に関してより良い
界面を炭化珪素と形成する。
【００２６】 誘電体における電界が、近傍の炭化珪素における電界と直接関係があり、また
更に、積層された誘電体と炭化珪素の誘電率の比と関係があるので、二酸化珪素
と重ねられるべく選択される材料の誘電率は、重要な考慮の対象である。表１で
は、いくつかの一般的な半導体デバイスに関する誘電率がまとめてあり、また効
果尺度として炭化珪素も記載してある。
【００２７】 表１ 材料 誘電率 臨界電界 動作電界 εＥO （MV/cm） （MV/cm） （MV/cm） SiC 10 3 3 30 熱SiO2 3.9 11 2 7.8 堆積SiO2 3.9 11 2 7.8 Si3N4 7.5 11 2 15 ONO 6 11 〜2 〜12 AlN 8.4 10−12 〜3# 〜30 AlO:N 12.4(1) 8# 〜1# 〜12 SixNyOz 4−7 11 〜2 〜8−14 (Ba,Sr)TiO3 75−250* 2# 〜O. 1(2) 〜8 TiO2 30−40 6 〜0.2# 〜4 Ta2O5 25 10(3) 〜0.3(3) 〜7.5 ＊ (Ba,Sr)TiO3 の誘電率は印加電界によって劇的に低下する。
【００２８】 ＃ 推定 表１において、臨界電界とは、材料が直ちに絶縁破壊する電界強度のことであ
る。動作電界（ＥO）とは、十分な期間、例えば少なくとも１０年間、誘電体が
殆ど又は全く劣化しないことが予期される最も高い電界のことである。
【００２９】 本発明は、二酸化珪素に比べて高い誘電率を有する誘電体材料を用いることに
よって、炭化珪素上に存在するゲートパッシベーション又はフィールドパッシベ
ーションの信頼性を向上させる。この点に関して、ガウスの法則は、誘電体にお
ける電界が、半導体における電界に係数（ε半導体／ε誘電体）を乗じたもので
あることを要求する。而して、炭化珪素の誘電率に比べて高い誘電率を有する材
料は、近傍の炭化珪素に比べて低い電界を有する。而して、電力デバイスのため
のゲート誘電体又はパッシベーティング材料としての材料の適用可能性に関する
重要な基準は、電界強度（Ｅ）と誘電率（ε）との積である。理想的には、積ε
Ｅは、炭化珪素のそれを超える。
【００３０】 この点に関して、表１には、２種類の材料のいずれか単独の場合と比べてより
良い電気的特性を有する絶縁体構造を創り出すために、二酸化珪素と潜在的に積
層することができるいくつもの誘電体が列記してある。にもかかわらず、追加の
材料を誘電体構造で用いても良く、その選択は表１の材料に限定されない。
【００３１】 本発明の積層誘電体は、炭化珪素ＭＩＳデバイスが高温において又は高いゲー
ト電圧において動作できるようにする４つの重要な特性を有する：すなわち、第
一には、大量の誘電体を堆積させることができるので、炭化珪素の熱による消費
を防止できる。始めに指摘したように、熱的に成長させた二酸化珪素は、注入さ
れた領域よりもより急速に炭化珪素を消費する傾向があるので、注入領域の端縁
において、物理的工程（physical step）と高い電界とが得られる。第二に、絶
縁体構造の二酸化珪素部分が、炭化珪素と高品質な界面を有する。第三に、多層
構造によって、高温（２５０℃ 〜 ４００℃）でのリーク電流が最小となる。第
四に、非二酸化珪素部分は、比較的高い誘電率をもたらすので、ガウスの法則に
よって規定されるように、非二酸化珪素誘電体における電界を低下させる。
【００３２】 特定の構造を製造する場合、本発明の積層誘電体の物理的厚さは、一般的に、
単一誘電体層のそれに比べて異なり、その差は誘電率の比によって決定される。
更に、現在までのところ、最も好ましくは、積層誘電体は、底層（すなわち、炭
化珪素と接触する層）として二酸化珪素によって構造化される。なぜならば、そ
れは、高温におけるリーク電流を許容できる程度にするために必要とされるから
である。
【００３３】 ＭＩＳキャパシタ キャパシタは、本発明の材料を含む表２の材料を用いて二次加工した。好まし
い態様では、三工程プロセスを用いて、それぞれ、二酸化珪素層、窒化珪素層、
及び二酸化珪素層を製造した。まず最初に、酸化炉において、高品質の二酸化珪
素を、約１００オングストローム（Å）の厚さまで炭化珪素上に熱的に成長させ
た。好ましい酸化技術は、参照として本明細書に完全に取り入れられる、１９９
５年１１月８日に出願された、同時係属していて且つ通常譲渡された出願第０８
／５５４，３１９号 "Process for Reducing Defects in Oxide Layers on Sili
con Carbide" に記載されている。次に、５００Åの窒化層を、ガス源としてシ
ラン（SiH4）及びアンモニア（NH3）を用いて、減圧化学的堆積法（ＬＰＣＶＤ
）で堆積させた。次に、その窒化層を３時間９５０℃で湿潤周囲大気中において
酸化させ、厚さ約５０Å 〜 １００Åの第二の二酸化珪素層を生成させた。
【００３４】 ＤＣリーク電流を、±１５ボルトの範囲にわたって、これらのＭＩＳキャパシ
タに関して測定した。前記電圧は、１センチメートル当たり約３メガボルトの電
界に相当する。表２には、異なるＭＩＳキャパシタに関して測定されたリーク電
流を、１平方センチメートル当たりのマイクロアンペア（μA/cm2）でまとめて
ある。次に、室温で最小のリークを有するキャパシタを、２５０℃で測定した。
この温度でのリークは「ＨＴリーク」として表に記載してある。ダッシュ記号は
測定可能なリークが無いことを示しており（５００ピコアンペア未満）、「非常
に高い」は、室温でのリークが非常に高かったので２５０℃での測定が行われな
かった絶縁体を示している。
【００３５】 表２ ６ＨＰ ６ＨＮ ４ＨＮ
熱SiO2 リーク＝ - - - ＨＴリーク＝ - - - ＬＰＣＶＤ SiO2 リーク＝ - - - ＨＴリーク＝ - - - 窒化珪素 リーク＝ - - - ＨＴリーク＝ 56 1 1 ONO リーク＝ - - - ＨＴリーク＝ - - - AlN リーク＝ 125 250,000 >1000000 ＨＴリーク＝ 非常に高い 非常に高い 非常に高い AlO:N リーク＝ - - - ＨＴリーク＝ 2 >1E6 >1E6
表２が示しているように、いくつもの誘電体は炭化珪素上において充分に絶縁 しておらず、いくつかは、例えば窒化アルミニウムは、室温でさえも満足な特性
を欠いている。二酸化珪素を含む構造のみが、２５０℃で、炭化珪素上において
充分に絶縁した。この事は、炭化珪素と誘電体材料とのバンドギャップと、炭化
珪素に関して生じた低いバンドオフセット（障壁の高さ）と最も関係が有りそう
である。炭化珪素は約３ｅＶのバンドギャップを有し、絶縁する材料にとっては
、少なくとも約２ｅＶの障壁の高さが望まれる。而して、炭化珪素上において、
誘電体材料又は誘電体構造は少なくとも約７ｅＶのバンドギャップを有するべき
である。而して、単独で、６ｅＶのバンドギャップを有する窒化珪素は 表２に
報告されているリーク電流測定で示されているように、問題を実証することが期
待され、また問題を実証した。窒化アルミニウムのバンドギャップ（６．２ｅＶ
）は窒化珪素のそれに比べてあまり差は無く、窒化アルミニウムは実質的により
高いリーク電流を有する。窒化アルミニウム及び窒化珪素によって実証されたリ
ーク電流は、これらの材料が単独でゲート誘電体として有用ではないことを示し
ている。更に、これらの絶縁体の更なる分析は、正味の酸化物の電荷を評価する
ために制限された。
【００３６】 誘電体は高温高電界デバイスパッシベーション用途に関して高い信頼性を有し
ていなければならないが、そのような信頼性は、ＭＩＳデバイスのゲート層に誘
電体を適用可能にするのに必要ではあるが十分な特性ではない。前記用途にとっ
ては、帯電バルク欠陥及び電気的活性界面の欠陥を最小にしなければならない。
帯電バルク欠陥はデバイスにおいて電圧移動を引き起こす傾向があり、電気的活
性界面欠陥はチャネル移動度を低下させる。
【００３７】 帯電バルク欠陥は、伝統的に「固定酸化物の電荷（fixed oxide charge）」と
呼ばれており、室温高周波数キャパシタンス・電圧（ＣＶ）曲線によって決定さ
れるフラットバンド電圧によって測定される。フラットバンドキャパシタンスが
生じる実際の電圧と、理想値との間の任意の差（金属・半導体仕事関数を説明し
ている）は、この固定酸化物の電荷が原因である。しかしながら、例えば炭化珪
素のようなバンドギャップが大きい半導体に関して、「固定」酸化物の電荷とい
う用語は、誤った名称である。この計算された電荷密度は、界面状態からの寄与
を含み、その多くは、室温では固定されていると考えられる。このために、この
計算された電荷密度は本明細書では「正味の」酸化物の電荷と呼ぶ。
【００３８】 誘電体・半導体界面における電気的活性欠陥は界面準位（interface states）
と呼ぶ。これらの準位は、電子の捕獲及び放出のいずれかによって、又は電流に
対して直角に力を施用する帯電部位（charged site）を提供することによって、
ＭＩＳデバイスのチャネル移動度を極度に低下させ得る。これらの効果は、電流
を抑制し、続いてチャネル移動度を低下させる。
【００３９】 而して、表３では、正味の酸化物の電荷密度と、様々なキャパシタの最小の測
定された界面準位密度を比較している。 表３ 正味の酸化物の電荷（１０11cm-2） 絶縁体 ６Ｈ Ｐ型 ６Ｈ Ｎ型 ４Ｈ Ｎ型 熱SiO2 6.9 -10.8 -26 ＬＰＣＶＤ SiO2 7.5 -11.5 -29 窒化珪素 リークし易い -9.7 -51 ONO 130 1.9 5.9 AlN 64 -26 -54AlO:N 8.9 1.3 -5.2 界面準位密度（１０10cm-2eV-1) 絶縁体 ６Ｈ Ｐ型 ６Ｈ Ｎ型 ４Ｈ Ｎ型 熱SiO2 6.2 36 210 ＬＰＣＶＤ SiO2 7.5 18 270 窒化珪素 リーク 240 1500 ONO 74 5.7 14 AlN 650 リーク リークAlO:N 〜50 リーク リーク 正味の酸化物の電荷及び界面準位密度は、熱酸化物及びＬＰＣＶＤ酸化物にお
いて最低であり、それらのサンプルの間には有意な差は認められない。ｎ型サン
プルに関して、正味の酸化物の電荷及び界面準位密度は、二酸化珪素／窒化珪素
／二酸化珪素サンプル（本明細書では「ＯＮＯ」構造と呼称する）に関して有意
に低い。炭化珪素／絶縁体の界面品質は、二酸化珪素が炭化珪素と界面を形成す
るときよりも明らかに優れている。
【００４０】 表４に示してあるように、二酸化珪素層は、二酸化珪素層を成長又は堆積させ
る方法にかかわらず、特に高温において、最も高い絶縁破壊電界（breakdown fi
elds）を有していた。１１００℃で熱的に成長させた酸化物は、最も高い絶縁破
壊電界を有していて、堆積された酸化物も殆ど同じである。
【００４１】 絶縁破壊電界は重要であるが、誘電体も考慮しなければならない。表４には、
３種類のウェーハ型（可能な場合）の平均を取り、次に室温と３５０℃での測定
値の双方に経験的な誘電率（ε）を乗じた絶縁破壊電界（ＥB）が列記してある
。ＥBεの最も大きな積は、ＯＮＯ、熱的に成長させた酸化物、堆積された酸化
物、及びアルミニウムオキシナイトライドに関して測定された。
【００４２】 表４ 最大絶縁破壊電界（MV/cm） 室温 ６Ｈ Ｐ ６Ｈ Ｎ ４Ｈ Ｎ εｘ（ＥBD） 8.0 7.0 8.7 31 12.8 10.6 9.9 43 11.8 9.9 10.0 41 7.4 5.2 5.8 46 9.0 8.0 8.4 51 1 0.5 l 7 8.6 4.0 4.8 38 ３５０℃ ６Ｈ Ｐ ６Ｈ Ｎ ４Ｈ Ｎ εｘ（ＥBD） 8.0 7.6 8.0 31 10.6 7.8 7.5 34 7.2 8.6 5.9 28 3.0 3.9 3.2 25 5.9 6.1 5.9 36 - - - リーク 5 - - 33 ６Ｈ ｎ型 炭化珪素ＭＩＳキャパシタに関する３５０℃における時間・バイ
アス測定を図７に示してある。測定点は記号で示してあり、指数最小二乗フィト
を実線で示してある。これらのデバイスによって示された寿命は短いが、その理
由の一部としてはサンプルサイズが小さいためである。しかしながら、これらの
値は、３５０℃におけるｎ型 炭化珪素上酸化物にとっては例外的な値ではない
。
【００４３】 ＯＮＯキャパシタは、最も長い寿命を有し、所定の印加電界において堆積酸化
物及び熱酸化物の双方で寿命が１０倍超向上している。ＯＮＯキャパシタのｐ型
界面品質は熱酸化物又は堆積酸化物と同じではなく、ｎ型界面品質は他の材料の
いずれかよりも良い。
【００４４】 ＭＩＳＦＥＴ キャパシタに加えて、いくつものプレーナー金属・絶縁体半導体電界効果トラ
ンジスタ（ＭＩＳＦＥＴ）を、熱酸化物及び積層ＯＮＯ誘電体で二次加工した。
異なる誘電体の絶縁破壊電圧を比較することによって、ＭＯＳＦＥＴのロバスト
ネスを更に比較した。誘電体の電界強度を、室温及び３５０℃で測定した。その
結果を表５に示す。
【００４５】 表５ 絶縁体 ＲＴ ＢＤ ＲＴ ＢＤ ３５０℃ ＢＤ ３５０℃ ＢＤ 電圧（Ｖ） 電圧（Ｖ） 電圧（Ｖ） （MV/cm）
熱SiO2 35 7 25 5 LPCVD SiO2 45 9 35 7ＯＮＯ 80# 11.4# 45# 6.4# ＃ 誘電体は この電圧では実際に破壊されなかったが、リークした。
【００４６】 始めに指摘したように、注入されたソース領域及びドレイン領域は未注入チャ
ネル領域に比べてより早く酸化するので、熱酸化は物理工程をもたらす。また、
注入領域上に成長させた熱酸化物は、非注入材料上に成長させたそれに比べて弱
い傾向もある。これらの２つの効果を熱酸化ＭＯＳＦＥＴにおいて組合せる。そ
の工程によって最も弱い酸化物の電界及び領域が向上する。而して、熱酸化され
たＭＯＳＦＥＴの絶縁破壊電界は、ＭＯＳキャパシタによって示された絶縁破壊
電界から有意に低下する。
【００４７】 堆積された酸化物は、熱成長酸化物に比べてより高い絶縁破壊電界を有するが
、最も高い絶縁破壊電圧はＯＮＯ誘電体層によって達成された。当該電界は、３
５０℃でわずかに低いが、窒化珪素ゲート絶縁体は同じゲートキャパシタンスを
有するようにより厚くなければならないので、絶縁破壊電圧はおそらくデバイス
の信頼性に関するより良い指標である。而して、ＯＮＯ構造は、熱酸化デバイス
の高温絶縁破壊電圧を殆ど２倍にする。
【００４８】 ファットＦＥＴ（「ファット（fat）」ＦＥＴは、そのゲート長にほぼ等しい
ゲート幅を有する）のチャネル移動度は、ＭＩＳＦＥＴの線形態（linear regim
e）から決定した：ドレイン電圧は０．２５ボルトに設定し、ゲート電圧は１ボ
ルト毎０ 〜 １０ボルトでステップさせた。様々なゲート電圧間のコンダクタン
ス（当該コンダクタンスはしきい電圧に依存しない）から当該移動度を計算した
。図５は、積層ＯＮＯ誘電体で二次加工したＭＩＳＦＥＴのチャネル移動度を、
熱酸化物で二次加工したＭＩＳＦＥＴのそれと比較している。ＯＮＯ ＭＩＳＦ
ＥＴはわずかに高い移動度を有する。而して、図５から、ＯＮＯ積層誘電体構造
は、これらのデバイスにおいて、少なくとも熱酸化物と同じくらい良好であるこ
とが分かる。
【００４９】 高温におけるＭＩＳＦＥＴデバイスの信頼性に関する評価は、４ ｘ １０００
μm のゲートに対して１５Ｖ（３MV/cm）のゲート電圧を印加し、ソース、ドレ
イン及び基板を接地し、そしてコンプライアンス電流が１nAに達するまでゲート
電流をモニターすることによって行った。このコンプライアンス電流は、０．２
５mA/cm2の電流密度に相当する。ゲート電圧は、この試験を早めるために、予想
される使用電圧の５Ｖを超えて増加させた。
【００５０】 表６は、積層ＯＮＯ誘電体で二次加工したＭＩＳＦＥＴの高温信頼性を、熱二
酸化珪素及び堆積二酸化珪素を有するＭＩＳＦＥＴのそれと比較している。ＯＮ
Ｏ ＭＯＳＦＥＴは、有意により良好な高温寿命、例えば１００倍超の高温寿命
を有する。更に、パッケージされたＭＩＳＦＥＴは２４０時間正常に動作した。
【００５１】 表６ １５Ｖ（３MV/cm）ゲートバイアスによる３５０℃でのデバイスの寿命 絶縁体 寿命 乾燥熱酸化物 0.08 時間 堆積酸化物 0.75 時間 ＯＮＯ > 75 時間 ＯＮＯ（パッケージされ、３３５℃で評価） 240 時間 ＯＮＯサンプルは、破損せずに、７５時間３５０℃でウェーハ試験された。こ
の時、３５０℃で数日間空気に晒されるとデバイスの金属が酸化するので、試験
のためにデバイスをパッケージすることに決めた。次に、パッケージされた部品
を３５０℃で試験した。しかしながら、パッケージされたデバイスの正確な温度
は容易に調節することができないので、推定試験温度は恐らく３５０℃よりも３
３５℃に近い温度であった。にもかかわらず、ＯＮＯサンプルは３３５℃で１０
日間（２４０時間）耐えた。
【００５２】 また図９は、キャパシタと比較したＭＩＳＦＥＴの寿命も示している。乾湿熱
酸化物（dry-wet thermal oxide）を有するＭＩＳＦＥＴは、キャパシタと比較
した場合、劇的に寿命が短かった。これは、注入領域の成長が促進されることに
よってソース領域及びドレイン領域において創出された物理工程が最大の原因で
ありそうである。堆積酸化物ＭＩＳＦＥＴは、予想された時間に極めて近い時間
に破損したが、わずかに破損率は低かった。ＯＮＯ ＭＩＳＦＥＴは、ＭＩＳキ
ャパシタのデータから予想されるように殆ど正確に破損する。
【００５３】 ダイオード ＭＩＳキャパシタに加えて、プレーナーダイオードの４ウェーハロットを二次
加工した。図６には例示デバイス５０の横断面が示してある。上部ｐ層５１を可
変用量で注入した。第一の注入物に隣接させて、接合終端拡張（Junction Termi
nation Extension (JTE) ）５２を第二注入して、電界集中を低減した。ＪＴＥ
注入物によってデバイスの端における電界集中は低減するが、パッシベーション
のために、ウェーハの表面上にある高品質誘電体５３が必要とされる。プレーナ
ーダイオードの形状は円形であった。誘電体５３を、本発明にしたがって酸化物
／窒化物／酸化物から形成する。詳しくは、すべての３つの層はＰＥＣＶＤで堆
積させた。
【００５４】 比較のために、単一層絶縁体としてＰＥＣＶＤ SiN4 及びＰＥＣＶＤ SiO2 で
二次加工を繰返した。 １００ 〜 ５００μmの半径を有するダイオードから成るこのデバイスのため
にマスクセットを用い、ＪＴＥ注入物の幅を５０ 〜 １５０μmで変化させた。
エピタキシャル層は５ｋＶに耐えるべきであるが、これらのデバイスのＪＴＥは
、パッシベーション上に更なる応力を配置するために、ほんの３ｋＶをブロック
するように設計された。ＪＴＥ注入物は、より高い電圧によって発生する電界の
すべてを終端させないので、デバイス性能はパッシベーションにより敏感である
。而して、パッシベーションは、よりずっと大きな電界に耐えなければならない
。而して、当該デバイスは、種々の誘電体材料を評価するのに役立つように慎重
に設計した。
【００５５】 ５種類のウェーハを、高圧P-i-Nダイオードの二次加工のために入手した。こ
れらのデバイスのための４Ｈ ｎ型基板は、約１ x １０15cm-3でドーピングされ
た５０μmのエピタキシャルｎ-層と、約１ x １０18cm-3でドーピングされた１
．２μmのｐ-層とを有していた。
【００５６】 また図６には、デバイス５４、アノード５５、及びカソード５６のｎ型部分が
図示してある。 エッチングの位置合わせから開始されたダイオードの二次加工は、更なるマス
クの位置合わせのために、炭化珪素ウェーハ中にマークする。アノード接合を、
表面の殆どにおいて上部ｐ型層にエッチングすることによって画定し、円形ｐ型
アノード領域は露出させておく。厚い（１．４μm）酸化物マスクを用いて、低
用量ＪＴＥ注入物を受容している領域を画定した。意図された終端領域のみが注
入物を受容し、また当該終端領域が、意図されていない領域から完全にブロック
されるように、酸化物マスクの厚さ及び注入エネルギー及びｐ型ドーパント（ア
ルミニウム）の用量を選択した。また、ｐ型層の表面に高度のドーピングがオー
ミックアノードコンタクトのために形成されるように、接合領域はこの注入工程
も受容した。注入されたアルミニウムをアニールして、イオン注入からの損傷を
最小にし、また注入物を電気的に活性化した。
【００５７】 各型のダイオードに関して絶縁破壊電圧を測定した。窒化珪素はリークが多く
、２．６ｋＶで破損した。酸化物デバイスはリークが少ないか全く無く、約３．
５ｋＶで破損した。本発明の誘電体構造を組込んでいるデバイスは、５ｋＶまで
リークが無く、世界記録レベルの５．９ｋＶで破損した。
【００５８】 以上のことをまとめると、本発明のＯＮＯ誘電体は有意な向上を提供する。Ｏ
ＮＯ積層ＭＩＳＦＥＴの高温寿命は、従来技術の堆積酸化物に比べて１００倍を
超える。この事実は、高温SiC電力デバイス及び回路にとって現在重要である。
１MV/cmの予想定格動作電界では、ＯＮＯ ＭＯＳＦＥＴは３３５℃で２４０，０
００時間を超える寿命を有する。
【００５９】 而して、これらのいくつものデバイスに関して現在までに証明された成功は、
殆どすべてのパッシベーション構造又は絶縁ゲート構造において充分に働くこと
が期待される。
【００６０】 図面及び明細書において、本発明の典型的な態様を開示してきた。また特定の
用語を用いてきたが、それらは一般的及び説明的な意味でのみ用いてきたのであ
って、限定する意味は無く、本発明の範囲は以下の請求の範囲に記載してある。
【図面の簡単な説明】
【図１】 本発明の第一の態様に関する横断面図である。
【図２】 本発明の第二の態様に関する横断面図である。
【図３】 本発明にしたがうＩＧＦＥＴに関する横断面図である。
【図４】 本発明にしたがうＭＩＳキャパシタに関する横断面図である。
【図５】 従来の熱酸化物及び本発明にしたがう絶縁体に関する、ゲート電圧に対する電
子移動度の比較プロットである。
【図６】 本発明にしたがってパッシベートされたプレーナーダイオードに関する横断面
図である。
【図７】 電界に対するデバイス寿命の比較プロットである。
【図８】 本発明にしたがう別の電界効果デバイスに関する横断面図である。
【図９】 電界に対するデバイス寿命の別の比較プロットである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 29/78 ６５５Ａ 29/161 ６５５Ｆ 29/749 ３０１Ｇ 29/78 ３０１Ｂ ６５２ ６５８Ｆ 29/91 Ａ 29/74 ６０１Ａ ６５５ 29/80 Ｂ 27/04 Ｃ 29/812 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＺＡ，ＺＷ (72)発明者 パルモア，ジョン・ウィリアムズ アメリカ合衆国ノース・カロライナ州 27606，ローリ，ハンターズ・ブラフ・ド ライブ 2920 Ｆターム(参考） 5F005 AF02 BB02 CA05 5F038 AC05 AC16 AC17 5F058 BA01 BB01 BD02 BD04 BD05 BD10 BD12 BJ01 5F102 GB01 GC01 GD01 GJ02 GR09 GV05 5F140 AA07 AA19 AA25 AC07 AC23 BA02 BD01 BD02 BD04 BD05 BD06 BD07 BD11 BD12 BD13 BE07 BE10 BF01 BF04 BF05 CB01

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 炭化珪素半導体デバイスのための誘電体構造であって、当該
    誘電体構造が： 炭化珪素層； 当該炭化珪素層の上にある二酸化珪素層；及び 当該二酸化珪素層の上にある、二酸化珪素の誘電率に比べて高い誘電率を有
    する別の絶縁材料の層 を含む前記誘電体構造。
  2. 【請求項２】 当該絶縁材料の上に第二の二酸化珪素層を更に含む請求項１
    記載の誘電体構造。
  3. 【請求項３】 当該誘電体構造に対してゲートコンタクトを更に含む請求項
    １又は２記載の誘電体構造。
  4. 【請求項４】 半導体デバイスのパッシベーション部分又はフィールド絶縁
    体を含む請求項１又は２記載の誘電体構造。
  5. 【請求項５】 当該高誘電体材料を、窒化珪素、窒化アルミニウム、酸化さ
    れた窒化アルミニウム、バリウムストロンチウムチタネート、二酸化チタン、及
    び五酸化タンタルから成る群より選択する請求項１又は２記載の誘電体構造。
  6. 【請求項６】 当該第一の二酸化珪素層の厚さが当該誘電体構造の厚さの０
    ．５％ 〜 ３３％であり、当該第二の二酸化珪素層の厚さが当該誘電体構造の厚
    さの０．５％ 〜 ３３％であり、及び当該絶縁材料層が残りの部分を構成してい
    る請求項２記載の誘電体構造。
  7. 【請求項７】 当該炭化珪素が、炭化珪素の３Ｃ，４Ｈ，６Ｈ及び１５Ｒの
    ポリタイプから成る群より選択されるポリタイプを有する請求項１記載の誘電体
    構造。
  8. 【請求項８】 当該高誘電体絶縁材料が、窒化珪素を含む請求項２記載の誘
    電体構造。
  9. 【請求項９】 当該誘電体構造が、電力デバイスのパッシベーション部分を
    形成する請求項８記載の誘電体構造。
  10. 【請求項１０】 当該パッシベーション部分が、端縁終端部分である請求項
    ９記載の誘電体構造。
  11. 【請求項１１】 当該誘電体構造が、集積回路のフィールド絶縁体部分を形
    成する請求項８記載の誘電体構造。
  12. 【請求項１２】 請求項１記載の誘電体構造を含み、且つＭＩＳＦＥＴ，Ｉ
    ＧＢＴ，ＭＴＯ，ＭＣＴ及びＡＣＣＵＦＥＴから成る群より選択される絶縁ゲー
    ト半導体デバイス。
  13. 【請求項１３】 第一導電型を有する第一炭化珪素部分； 当該第一導電型炭化珪素部分の上にあるゲート絶縁体、当該ゲート絶縁体は
    当該第一炭化珪素部分の上にある二酸化珪素層と、当該二酸化珪素層の上にある
    、二酸化珪素の誘電率に比べて高い誘電率を有する別の絶縁材料の層とを含む； ゲートコンタクトに対して電位を印加するときに、当該第一炭化珪素部分を空
    乏化するための、当該ゲート絶縁体に対する当該ゲートコンタクト； 当該第一炭化珪素部分からの相対している導電型を有し、且つソース部分とド
    レイン部分との間に当該第一炭化珪素部分を有する、炭化珪素のソース部分及び
    ドレイン部分；及び 当該ソース及びドレインに対する各オーミックコンタクト を含む、大電力用途に特に適する絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ
    ）。
  14. 【請求項１４】 当該第一炭化珪素部分が、基板、エピタキシャル層、又は
    注入領域を含む請求項１３記載のＩＧＦＥＴ。
  15. 【請求項１５】 当該高誘電体材料と当該ゲートコンタクトとの間に第二の
    二酸化珪素層を更に含む請求項１３記載のＩＧＦＥＴ。
  16. 【請求項１６】 当該高誘電体材料が窒化珪素を含み、及び当該二酸化珪素
    層が熱酸化物である請求項１５記載のＩＧＦＥＴ。
  17. 【請求項１７】 当該炭化珪素が、炭化珪素の３Ｃ，４Ｈ，６Ｈ及び１５Ｒ
    のポリタイプから成る群より選択されるポリタイプを有する請求項１３記載のＩ
    ＧＦＥＴ。
  18. 【請求項１８】 ドーピングされた炭化珪素部分； 当該ドーピングされた炭化珪素部分の上にあるキャパシタンス絶縁体、当該
    キャパシタンス絶縁体は、当該ドーピングされた炭化珪素部分の上にある二酸化
    珪素層と、当該二酸化珪素層の上にある、二酸化珪素の誘電率に比べて高い誘電
    率を有する別の絶縁材料の層とを含む； 当該ドーピングされた炭化珪素部分の活性領域を画定するための、当該キャ
    パシタンス絶縁体部分に対する金属コンタクト；及び 当該金属コンタクトに対して印加されるバイアスが、当該ドーピングされた
    炭化珪素部分を可変的に空乏化させ、それに対応して当該キャパシタのキャパシ
    タンスを変化させるための、当該ドーピングされた炭化珪素部分に対するオーミ
    ックコンタクト を含む金属・絶縁体・半導体（ＭＩＳ）キャパシタ。
  19. 【請求項１９】 ドーピングされた炭化珪素部分： 当該ドーピングされた炭化珪素部分の上にあるキャパシタンス絶縁体部分、
    当該キャパシタンス絶縁体は、当該ドーピングされた炭化珪素部分の上にある第
    一の二酸化珪素層と、当該第一の二酸化珪素層の上にある窒化珪素層と、及び当
    該窒化珪素層の上にある第二の二酸化珪素層とを含む；及び 当該ドーピングされた炭化珪素部分の活性領域を画定するための、当該キャ
    パシタンス絶縁体部分に対する金属コンタクト を含む、絶縁ゲートデバイスのゲート部分を形成する金属・絶縁体・半導体（Ｍ
    ＩＳ）キャパシタ。
  20. 【請求項２０】 ＭＩＳＦＥＴ，ＩＧＢＴ，ＭＴＯ，ＭＣＴ及びＡＣＣＵＦ
    ＥＴから成る群より選択される請求項１９記載のゲートデバイス。
  21. 【請求項２１】 請求項１８記載のＵ形の金属・絶縁体・半導体電界効果ト
    ランジスタ（ＵＭＩＳＦＥＴ）。
  22. 【請求項２２】 当該高誘電体材料を、窒化アルミニウム、窒化珪素、酸化
    された窒化アルミニウム、チタン酸バリウム、チタン酸ストロンチウム、二酸化
    チタン、及び五酸化タンタルから成る群より選択する請求項２１記載のＵＭＩＳ
    ＦＥＴ。
  23. 【請求項２３】 炭化珪素から形成された活性部分；及び 印加された電位下で高電界を経験するパッシベーション部分 を含む大電力半導体デバイスであって、当該高電界パッシベーション部分が、 炭化珪素部分の上にある二酸化珪素層； 当該二酸化珪素層の上にある、二酸化珪素の誘電率に比べて高い誘電率を有
    する別の絶縁材料の層；及び 当該高誘電体層の上にある二酸化珪素のキャッピング層 から形成される前記大電力半導体デバイス。
  24. 【請求項２４】 当該高誘電体材料が、窒化珪素を含む請求項２３記載の大
    電力炭化珪素半導体デバイス。
  25. 【請求項２５】 p-i-nダイオード、ショットキー整流器、ＭＩＳＦＥＴ、
    ＭＯＳＦＥＴ、サイリスタ、ＩＧＢＴ、ＭＴＯ、ＭＣＴ、ＭＥＳＦＥＴ、及びＡ
    ＣＣＵＦＥＴから成る群より選択される請求項２３記載の大電力炭化珪素半導体
    デバイス。
JP2000568128A 1998-08-28 1999-08-27 炭化珪素半導体構造における積層誘電体 Expired - Lifetime JP5021860B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/141,795 US6246076B1 (en) 1998-08-28 1998-08-28 Layered dielectric on silicon carbide semiconductor structures
US09/141,795 1998-08-28
PCT/US1999/019775 WO2000013236A2 (en) 1998-08-28 1999-08-27 Layered dielectric on silicon carbide semiconductor structures

Publications (2)

Publication Number Publication Date
JP2002524860A true JP2002524860A (ja) 2002-08-06
JP5021860B2 JP5021860B2 (ja) 2012-09-12

Family

ID=22497296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000568128A Expired - Lifetime JP5021860B2 (ja) 1998-08-28 1999-08-27 炭化珪素半導体構造における積層誘電体

Country Status (9)

Country Link
US (2) US6246076B1 (ja)
EP (2) EP1112593A2 (ja)
JP (1) JP5021860B2 (ja)
KR (1) KR100676445B1 (ja)
CN (1) CN1213485C (ja)
AU (1) AU6241199A (ja)
CA (1) CA2340653A1 (ja)
TW (1) TW457627B (ja)
WO (1) WO2000013236A2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257347A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003017504A (ja) * 2001-07-03 2003-01-17 Denso Corp 半導体装置及びその保護膜の膜厚決定方法
JP2007012684A (ja) * 2005-06-28 2007-01-18 Mitsubishi Electric Corp 半導体装置とゲート酸化膜の製造方法
JP2008283202A (ja) * 2008-06-09 2008-11-20 Kobe Steel Ltd 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2008294452A (ja) * 2003-08-22 2008-12-04 Kansai Electric Power Co Inc:The 半導体装置及びその製造方法、動作方法、この半導体装置を用いた電力変換装置
JP2009522823A (ja) * 2006-01-10 2009-06-11 クリー， インコーポレイティッド 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置
JP2013042054A (ja) * 2011-08-19 2013-02-28 Hitachi Ltd 半導体装置
KR20140043879A (ko) * 2012-10-03 2014-04-11 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
WO2014087975A1 (ja) * 2012-12-04 2014-06-12 ローム株式会社 半導体装置
JP2014523131A (ja) * 2011-06-27 2014-09-08 クリー インコーポレイテッド チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
WO2015059986A1 (ja) * 2013-10-22 2015-04-30 独立行政法人産業技術総合研究所 電界効果トランジスタ
JP2015198185A (ja) * 2014-04-02 2015-11-09 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2017147377A (ja) * 2016-02-18 2017-08-24 富士電機株式会社 炭化珪素半導体装置用ゲート絶縁膜の製造方法
JP2017183740A (ja) * 2017-05-15 2017-10-05 ローム株式会社 半導体装置
JP2019201036A (ja) * 2018-05-14 2019-11-21 株式会社東芝 半導体装置
US10833166B2 (en) 2016-07-15 2020-11-10 Rohm Co., Ltd. Semiconductor device including an MIS structure
JP2022504537A (ja) * 2018-10-09 2022-01-13 フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 集積キャパシタおよび集積キャパシタの製造方法
JP2025505860A (ja) * 2022-02-24 2025-02-28 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 半導体デバイス及び半導体デバイス製造方法

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
GB2361244B (en) * 2000-04-14 2004-02-11 Trikon Holdings Ltd A method of depositing dielectric
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
EP1265295A3 (en) * 2001-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Silicon carbide Schottky diode and method for manufacturing the same
WO2003026019A1 (en) * 2001-09-12 2003-03-27 Nec Corporation Semiconductor device and production method therefor
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
US7033950B2 (en) * 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
US6621114B1 (en) * 2002-05-20 2003-09-16 Advanced Micro Devices, Inc. MOS transistors with high-k dielectric gate insulator for reducing remote scattering
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate
US6680130B2 (en) * 2002-05-28 2004-01-20 Agere Systems, Inc. High K dielectric material and method of making a high K dielectric material
US7880173B2 (en) 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
DE10394372B4 (de) * 2002-06-28 2011-07-28 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US6803071B1 (en) * 2003-01-10 2004-10-12 The United States Of America As Represented By The Secretary Of The Army Paraelectric thin film semiconductor material and method for producing the same
JP4252539B2 (ja) * 2003-03-03 2009-04-08 富士通マイクロエレクトロニクス株式会社 Ｍｏｓ型可変容量素子
JP2004336019A (ja) 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7138292B2 (en) * 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (en) * 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8067776B2 (en) * 2007-06-08 2011-11-29 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device and semiconductor device manufactured thereof
US9024327B2 (en) 2007-12-14 2015-05-05 Cree, Inc. Metallization structure for high power microelectronic devices
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
EP2432000A4 (en) * 2009-05-11 2012-11-21 Sumitomo Electric Industries SILICON CARBIDE SUBSTRATE, SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SILICON CARBIDE SUBSTRATE
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
CN102484067A (zh) * 2009-06-26 2012-05-30 康奈尔大学 包括铝-硅氮化物钝化的用于形成iii-v半导体结构的方法
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8471267B2 (en) * 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
DE102010031153A1 (de) * 2010-07-09 2012-01-12 Robert Bosch Gmbh Feldeffekttransistoren für Gassensoren
US9059192B2 (en) * 2011-04-01 2015-06-16 Himax Technologies Limited Metal-insulation-metal device
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9373691B2 (en) * 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
CN103681859A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种碳化硅半导体器件及其制作方法
US20150255362A1 (en) 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
CN103887163B (zh) * 2014-04-03 2016-04-20 中国科学院半导体研究所 用于SiC基MOS器件栅介质薄膜的制备方法
US10181527B2 (en) * 2015-10-16 2019-01-15 Samsung Electronics Co., Ltd. FinFet having dual vertical spacer and method of manufacturing the same
JP6692265B2 (ja) * 2016-09-16 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10355206B2 (en) 2017-02-06 2019-07-16 Nantero, Inc. Sealed resistive change elements
CN111326573A (zh) * 2018-12-14 2020-06-23 深圳比亚迪微电子有限公司 场效应晶体管及制备方法、电子设备
DE102019120692B4 (de) * 2019-07-31 2025-12-11 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7259139B2 (ja) 2020-03-17 2023-04-17 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法
US20220384290A1 (en) 2021-06-01 2022-12-01 Wolfspeed, Inc. Multilayer encapsulation for humidity robustness and highly accelerated stress tests and related fabrication methods
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
CN117766586B (zh) * 2023-12-25 2024-09-27 上海陆芯电子科技有限公司 一种应变碳化硅场效应晶体管
CN117976719B (zh) * 2024-01-29 2025-10-17 湖北九峰山实验室 一种宽禁带半导体器件结构及其制作方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105848A (ja) * 1984-10-30 1986-05-23 Toshiba Corp 半導体装置の製造方法
JPS6465870A (en) * 1987-09-07 1989-03-13 Sharp Kk Semiconductor element of silicon carbide
US4875083A (en) * 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH04134866A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 電界効果トランジスタ装置及びその製造方法
JPH04357879A (ja) * 1991-06-04 1992-12-10 Sharp Corp 不揮発性半導体メモリ
JPH05347299A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 半導体装置
JPH06188431A (ja) * 1992-12-18 1994-07-08 Ricoh Co Ltd 半導体装置とその製造方法
JPH06224416A (ja) * 1993-01-21 1994-08-12 Nippon Steel Corp Ｍｏｓ電界効果型トランジスタ及びその製造方法、並びにそのｍｏｓ電界効果型トランジスタを用いた半導体装置
JPH06265940A (ja) * 1992-09-25 1994-09-22 Sony Corp 液晶表示装置
JPH0831958A (ja) * 1994-07-08 1996-02-02 Ricoh Co Ltd Ｍｏｓ半導体装置とその製造方法
JPH08505492A (ja) * 1992-11-24 1996-06-11 クリー・リサーチ・インコーポレーテッド 炭化ケイ素におけるパワーｍｏｓｆｅｔ
JPH08167599A (ja) * 1994-12-14 1996-06-25 Toshiba Microelectron Corp 半導体装置及びその製造方法
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH08316226A (ja) * 1995-05-17 1996-11-29 Sony Corp 素子分離領域の形成方法及び半導体装置の製造方法
JPH0936359A (ja) * 1995-07-20 1997-02-07 Fuji Electric Co Ltd 炭化けい素縦型ｆｅｔ
WO1997017730A1 (en) * 1995-11-08 1997-05-15 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JPH10163338A (ja) * 1996-11-28 1998-06-19 Ricoh Co Ltd 半導体装置とその製造方法
JPH11297712A (ja) * 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
WO2000022679A1 (en) * 1998-10-09 2000-04-20 The Kansai Electric Power Co., Inc. Field-effect semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924024A (en) * 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5436481A (en) * 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
WO2011109294A1 (en) 2010-03-01 2011-09-09 Dicerna Pharmaceuticals, Inc. Lipid delivery formulations
WO2013115799A1 (en) 2012-01-31 2013-08-08 Advanced Bionics Ag Systems and methods for facilitating apical electrode stimulation by an electro-acoustic stimulation system

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105848A (ja) * 1984-10-30 1986-05-23 Toshiba Corp 半導体装置の製造方法
JPS6465870A (en) * 1987-09-07 1989-03-13 Sharp Kk Semiconductor element of silicon carbide
US4875083A (en) * 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH04134866A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 電界効果トランジスタ装置及びその製造方法
JPH04357879A (ja) * 1991-06-04 1992-12-10 Sharp Corp 不揮発性半導体メモリ
JPH05347299A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 半導体装置
JPH06265940A (ja) * 1992-09-25 1994-09-22 Sony Corp 液晶表示装置
JPH08505492A (ja) * 1992-11-24 1996-06-11 クリー・リサーチ・インコーポレーテッド 炭化ケイ素におけるパワーｍｏｓｆｅｔ
JPH06188431A (ja) * 1992-12-18 1994-07-08 Ricoh Co Ltd 半導体装置とその製造方法
JPH06224416A (ja) * 1993-01-21 1994-08-12 Nippon Steel Corp Ｍｏｓ電界効果型トランジスタ及びその製造方法、並びにそのｍｏｓ電界効果型トランジスタを用いた半導体装置
JPH0831958A (ja) * 1994-07-08 1996-02-02 Ricoh Co Ltd Ｍｏｓ半導体装置とその製造方法
JPH08167599A (ja) * 1994-12-14 1996-06-25 Toshiba Microelectron Corp 半導体装置及びその製造方法
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH08316226A (ja) * 1995-05-17 1996-11-29 Sony Corp 素子分離領域の形成方法及び半導体装置の製造方法
JPH0936359A (ja) * 1995-07-20 1997-02-07 Fuji Electric Co Ltd 炭化けい素縦型ｆｅｔ
WO1997017730A1 (en) * 1995-11-08 1997-05-15 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JPH11505073A (ja) * 1995-11-08 1999-05-11 クリー リサーチ インコーポレイテッド 炭化ケイ素上の酸化物層の欠陥を少なくするための方法
JPH10163338A (ja) * 1996-11-28 1998-06-19 Ricoh Co Ltd 半導体装置とその製造方法
JPH11297712A (ja) * 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
WO2000022679A1 (en) * 1998-10-09 2000-04-20 The Kansai Electric Power Co., Inc. Field-effect semiconductor device

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257347A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003017504A (ja) * 2001-07-03 2003-01-17 Denso Corp 半導体装置及びその保護膜の膜厚決定方法
JP2008294452A (ja) * 2003-08-22 2008-12-04 Kansai Electric Power Co Inc:The 半導体装置及びその製造方法、動作方法、この半導体装置を用いた電力変換装置
JP2007012684A (ja) * 2005-06-28 2007-01-18 Mitsubishi Electric Corp 半導体装置とゲート酸化膜の製造方法
JP2009522823A (ja) * 2006-01-10 2009-06-11 クリー， インコーポレイティッド 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造
JP2008283202A (ja) * 2008-06-09 2008-11-20 Kobe Steel Ltd 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
JP5584823B2 (ja) * 2011-03-29 2014-09-03 株式会社日立製作所 炭化珪素半導体装置
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置
JP2017022388A (ja) * 2011-06-27 2017-01-26 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
JP2014523131A (ja) * 2011-06-27 2014-09-08 クリー インコーポレイテッド チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
JP2013042054A (ja) * 2011-08-19 2013-02-28 Hitachi Ltd 半導体装置
WO2013027471A1 (ja) * 2011-08-19 2013-02-28 株式会社日立製作所 半導体装置
KR20140043879A (ko) * 2012-10-03 2014-04-11 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2014075451A (ja) * 2012-10-03 2014-04-24 Tokyo Electron Ltd 成膜方法及び成膜装置
KR102117127B1 (ko) * 2012-10-03 2020-05-29 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US9397185B2 (en) 2012-12-04 2016-07-19 Rohm Co., Ltd. Semiconductor device
JP2014110402A (ja) * 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
WO2014087975A1 (ja) * 2012-12-04 2014-06-12 ローム株式会社 半導体装置
WO2015059986A1 (ja) * 2013-10-22 2015-04-30 独立行政法人産業技術総合研究所 電界効果トランジスタ
JP6041281B2 (ja) * 2013-10-22 2016-12-07 国立研究開発法人産業技術総合研究所 電界効果トランジスタ
JP2015198185A (ja) * 2014-04-02 2015-11-09 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2017147377A (ja) * 2016-02-18 2017-08-24 富士電機株式会社 炭化珪素半導体装置用ゲート絶縁膜の製造方法
US10833166B2 (en) 2016-07-15 2020-11-10 Rohm Co., Ltd. Semiconductor device including an MIS structure
JP2017183740A (ja) * 2017-05-15 2017-10-05 ローム株式会社 半導体装置
JP2019201036A (ja) * 2018-05-14 2019-11-21 株式会社東芝 半導体装置
JP2022504537A (ja) * 2018-10-09 2022-01-13 フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 集積キャパシタおよび集積キャパシタの製造方法
JP7208373B2 (ja) 2018-10-09 2023-01-18 フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 集積キャパシタおよび集積キャパシタの製造方法
JP2025505860A (ja) * 2022-02-24 2025-02-28 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 半導体デバイス及び半導体デバイス製造方法
JP7780664B2 (ja) 2022-02-24 2025-12-04 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 半導体デバイス及び半導体デバイス製造方法

Also Published As

Publication number Publication date
JP5021860B2 (ja) 2012-09-12
AU6241199A (en) 2000-03-21
EP2267760A2 (en) 2010-12-29
KR20010073055A (ko) 2001-07-31
US6437371B2 (en) 2002-08-20
WO2000013236A3 (en) 2000-08-24
CN1213485C (zh) 2005-08-03
WO2000013236A2 (en) 2000-03-09
EP2267760A3 (en) 2012-08-29
CN1336010A (zh) 2002-02-13
WO2000013236A9 (en) 2001-03-22
KR100676445B1 (ko) 2007-01-30
CA2340653A1 (en) 2000-03-09
TW457627B (en) 2001-10-01
US6246076B1 (en) 2001-06-12
US20010009788A1 (en) 2001-07-26
EP1112593A2 (en) 2001-07-04

Similar Documents

Publication Publication Date Title
JP5021860B2 (ja) 炭化珪素半導体構造における積層誘電体
CA2448006C (en) High voltage, high temperature capacitor structures and methods of fabricating same
US6528373B2 (en) Layered dielectric on silicon carbide semiconductor structures
US5397720A (en) Method of making MOS transistor having improved oxynitride dielectric
US20050202659A1 (en) Ion implantation of high-k materials in semiconductor devices
US8119511B2 (en) Non-volatile memory device with improved immunity to erase saturation and method for manufacturing same
US11222955B2 (en) Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
JP2003179051A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
JP7634726B2 (ja) 半導体装置およびその製造方法
US20240079237A1 (en) Method of manufacturing ohmic contacts of an electronic device, with thermal budget optimization
Suliman et al. Electrical properties of the gate oxide and its interface with Si in U-shaped trench MOS capacitors: The impact of polycrystalline Si doping and oxide composition
Jauss et al. Poly-silicon CMOS compatible gate module for AlGaN/GaN-on-silicon MIS-HEMTs for power electronics applications
KR20070084098A (ko) Ｍｏｓ 디바이스, 그 제조 방법 및 전계 효과 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Ref document number: 5021860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term