JP2002368195A - メモリ材料及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】不揮発性で、高速で、ランダムアクセス可能
で、スタティックで、更新可能なメモリ材料を提供す
る。 【解決手段】強磁性で、圧電性で電気光学的な性質をも
つ組成材料が開示される。好適な実施例において、この
組成材料は、Ｍ_(1-x-y)ＣｄxＳｉyの第１層（ＭはＴｅ
又はＺｎ）、Ｓｅ_(1-z)Ｓzの第２層及びＦｅ_(1-w)Ｃｒw
の第３層からなり、ｘ、ｙ、ｚ及びｗは、０．０９≦ｘ
≦０．１１、０．０９≦ｙ≦０．１１、０．０９≦ｚ≦
０．１１及び０．１８≦ｗ≦０．３０の範囲の値であ
る。さらに、各々の層は、Ａｇ、Ｂｉ、Ｏ及びＮの少な
くとも一つの元素を含有する。また、本発明の組成材料
を用いてつくられたランダムアクセス可能で、非揮発性
のメモリが開示されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強磁性で、圧電性
で、かつ電気光学的な性質を有し、蓄積媒体として用い
られる新規な組成の材料に関する。

【０００２】

【従来の技術】コンピュータ技術は、記憶容量が大きく
てかつ高速のメモリを必要とする。一般的に、近代のコ
ンピュータにおいては、半導体メモリが高速の主メモリ
として用いられ、磁気ディスクが大容量の二次メモリと
して用いられている。

【０００３】半導体メモリの発達に先立ち、磁気コアメ
モリを用いた高速の主メモリが用いられていた。磁気コ
アメモリは、マトリックス状の環状の強磁性体コアから
構成されている。磁気コアメモリの各メモリセルは、コ
アの中心を通る２又はそれ以上のワイヤを有する強磁性
体コア、及びコアの周囲に配置された検知コイルを備え
ている。

【０００４】コアを通るワイヤに電流Ｉが流されると、
磁界が形成され、その磁界強度Ｈは、電流Ｉの関数であ
る。前記電流によって生起された磁界は、コアの永久磁
化を引き起こすが、それは誘導磁気Ｂにより定められ
る。ＢとＨとの関係は実質的にヒステリシス状であり、
その結果、磁化曲線あるいはＢＨループとして知られて
いるＢ−Ｈ線図は実質的に正方形（square）である。

【０００５】コアにおける誘導磁気Ｂは、Ｂrと−Ｂrの
２つの状態を有し、磁界の方向と反対向きである。その
結果、各コアは、“１”である一つの状態と“０”であ
るもう一つの状態を結び付けることにより１ビットの２
進数データを記憶する。実例では、＋Ｂｒは２進数の
“１”に関連つけられ、−Ｂｒは２進数の“０”に結び
付けられる。

【０００６】２進数データはワイヤに適当な電流が流さ
れることにより、一つのコアメモリセルに書き込まれ
る。もしも、コアを通る全電流が臨界電流Ｉcよりも大
きいければ、コアの誘導磁気は−Ｂｒから＋Ｂｒに変わ
る。同様に、前記電流が−Ｉｃよりも小さければ、誘導
磁気は＋Ｂｒから−Ｂｒへ変換される。好ましくは、１
列の磁気コアにおいて、変換は、２つ又はそれ以上のワ
イヤ上の信号の同時印加により実行される。このよう
に、当初、誘導磁気が“０”に対応する−Ｂrの値を持
っていれば、２進数の“１”は２つのワイヤのそれぞれ
にＩ＞Ｉｃ／２の電流が印加されることにより記憶さ
れ、その結果、コアを通る全電流は、＋Ｂｒへの変化を
誘導磁気に起こさせる＋Ｉｃよりも大きくなる。

【０００７】コアに記憶されたデータは、上述した２つ
の磁気状態間の変換によって誘起されるコイル電圧を検
知することにより読み出される。誘起電圧の極性が変換
前のコアの磁気状態を示している。

【０００８】上記の磁気コアメモリはランダムアクセス
可能で不揮発性であるが、このようなメモリは、大き
く、消費電力が大きく、動作が低速で、かつ、高蓄積密
度のものを製造することはできない。これらの問題を克
服するために、磁気薄膜メモリ装置が開発された。磁気
薄膜メモリはストリップ状の強磁性薄膜からなり、デー
タ書き込みのための２又はそれ以上のワイヤが薄膜上
に、また、データ読みとりのためのコイルが薄膜の周囲
に形成されている。

【０００９】薄膜メモリでは、前記膜の磁気モーメント
Ｍが記憶情報を表してる。磁気モーメントＭは、最初は
膜面方向に配列しており、２進数の“１”及び“０”を
表す２つのディスクリートな配列あるいは状態、すなわ
ちＭ及び−Ｍを持っている。１ビットの２進数データを
記憶するために、電流が薄膜上に形成されたワイヤに流
される。これらの電流は、磁気モーメントＭの向きを変
えるのに十分な磁界を誘起させる。記憶された情報は、
ワイヤに電流を流し、コイルに誘起された電圧を測定す
ることにより読み出される。磁気コアメモリにおけるよ
うに、前記電流は、通常、単一の電流では膜の磁気モー
メントを逆向きにすることができない大きさに選択さ
れ、その結果、少なくとも２つの同時印加される電流が
データ記憶のために必要となる。しかしながら、磁気薄
膜メモリ技術には重大な弱点が存在する。第１に、薄膜
装置はオープン磁束構造を有し、そのためにＢＨループ
は自己消磁効果により損なわれる。この効果を減じるた
めに、膜は、通常その長さが幅よりも極端に大きい長方
形に製造される。膜の周囲にあるコイルの誘起電圧は膜
の断面積に比例するために、膜の幅を小さくすることが
誘起電圧も小さくしてしまう。その結果、読み出し信号
はノイズに簡単に影響されてしまう。

【００１０】第２に、現存する磁気膜では、磁気モーメ
ントは、通常、面内（in-plane）配向である。このよう
に、この装置は、その選択された配向においてデータを
記憶及び読み出すために異なる大きさの電流を印加する
必要性によって複雑なものとなっている。さらに、この
薄膜装置は高密度とするには大きすぎる。

【００１１】磁気コアメモリ及び薄膜メモリに比較し
て、半導体メモリはより高速で、消費電力は少なく、蓄
積密度は高い。典型的な半導体メモリには、ダイナミッ
クランダムアクセスメモリ（ＤＲＡＭ）、スタティック
ランダムアクセスメモリ（ＳＲＡＭ）、及びリードオン
リーメモリ（ＲＯＭ）がある。

【００１２】ＤＲＡＭは、高速、高密度、低消費電力
で、かつ、読み出し、書き込み可能である。しかしなが
ら、ＤＲＡＭとＳＲＡＭは共に揮発性であり、電力が遮
断されたら記憶情報は失われる。さらに、ＤＲＡＭは、
複雑な回路を必要とする記憶データの定常的なリフレッ
シュ（refresh）を必要とする。しかるにＳＲＡＭはリ
フレッシュを必要としないが、消費電力が大きく、ま
た、蓄積密度は高くない。

【００１３】ＲＯＭは不揮発性であるが、ＲＯＭ内の蓄
積情報を更新することはできない。すなわち、データを
ＲＯＭに容易に書き込むことができない。

【００１４】典型的なディスク蓄積システムでは、実質
的に正方形なＢＨループを持つ強磁性材がディスク上に
被覆され；そして磁気ヘッドが、ヘッドを横切って回転
するディスク上の情報を読み書きする。ディスクは円周
上のトラックに分割される。各トラックは、さらに、小
領域に分割され、そこでは磁気モーメントは２進数値を
表す２つの状態を有する。読み／書きヘッドによって生
じた外部磁界は、２進数値をその領域に記憶するために
各小領域の磁気モーメントを変換する。このように、デ
ータを書き込むために磁気ヘッドは回転するディスク材
の近接する小領域を磁化する。記憶されたデータは、ヘ
ッドを横切って動く小領域の磁気モーメントによってヘ
ッドに誘起される電圧のかたちで読み出される。

【００１５】磁気ディスク記憶システムは大量のデー
タ、例えば５００メガバイト以上のデータを記憶するこ
とが可能である。しかしながら、磁気ディスク記憶シス
テムは、ランダムアクセス可能ではなく、機械駆動を必
要とするために操作が低速であり、そして、複雑な機械
的かつ電気的な装置を必要とする。

【００１６】

【発明が解決しようとする課題】上記のメモリ技術のい
ずれもが、メモリ記憶システムにおいて必要とされる全
ての特性を提供しないことは明らかである。このよう
に、不揮発性で、高速で、ランダムアクセス可能で、ス
タティックで、更新可能な記憶システム及びメモリ材料
を開発することが現在必要となっている。

【００１７】

【課題を解決するための手段】本発明に係る材料組成
は、好ましくは、Ｐｂ_{（１−ｘ−ｙ）}Ｃｄ_ｘＳｉ_ｙ、Ｓ
ｅ_{（１−ｚ）}Ｓ_ｚ及びＦｅ_{（１−ｗ）}Ｃｒ_ｗの層からな
り、ここでｘ、ｙ、ｚ及びｗはそれぞれの層における組
成比を示している。これらの値は、通常、次の範囲であ
ることが好ましい：０．０９≦ｘ≦０．１１、０．０９
≦ｙ≦０．１１、０．０９≦ｚ≦０．１１、そして０．
２２≦ｗ≦０．３６である。好適な実施例では、この組
成の材料層は、また、次の元素、すなわちＢｉ、Ａｇ、
Ｏ及びＮを含有する。これらの元素はＢｉ_２Ｏ_３及びＡ
ｇＮＯ_３含有溶液の電解により混入される。

【００１８】本発明に係るメモリ装置において、２セッ
トの平行なアドレスラインが、平らな基体の反対側上に
直角に配列されている。上述したように、この新規な組
成材料の層は、一番外側のＦｅＣｒ層と共に、前記アド
レスライン上の基体の両側に設けられ、電極が基体の各
側面の最外部のＦｅＣｒ層に接続されている。それぞれ
のメモリセルは２セットのアドレスラインの各交差点に
置かれている。

【００１９】２つのアドレスラインに適当な電流パルス
を印加することにより、２つの独立した情報ビットが、
単一のメモリセル中に磁気的に記憶される。この情報
は、２つのアドレスラインに印加された適当な電流パル
スに応答して生起した電極間の圧電電圧として読み出さ
れる。

【００２０】より詳細には、あるメモリセル中に第１の
情報ビットを記憶及び読み出すために、同じ強度及び極
性の２つの同期電流パルスが２つの直交したアドレスラ
インに印加される。第２のビットは、同じ強度であるが
極性が反対の２つの同期電流パルスを前記２つのアドレ
スラインに印加することにより、そのメモリセル中に記
憶され、読み出される。２進数情報を記憶するために用
いられる電流パルスは、単一のパルスでは記憶情報を変
更するのにその強度が十分ではないが、２つの同期パル
スでは記憶情報に対し十分なものとなる強度をもつ。記
憶された２進情報を読み出すために用いられる電流パル
スは、記憶情報の変更をもたらさない強度とされる。

【００２１】このようなメモリセルは、不揮発性で、ラ
ンダムアクセス可能で、スタティックで、高速作動し、
低電力ですみ、読みとり書き込み可能で、かつ、高密度
のアレイ状に製作可能である。

【００２２】

【発明の実施の形態】本発明は、強磁性で、電気光学的
な圧電特性を有するメモリ用組成材料に関する。また、
この発明の組成材料を利用したランダムアクセス可能で
不揮発性のメモリ装置が開示される。好ましくは、この
メモリ装置は２つの独立した情報ビットを記憶すること
ができる。

【００２３】この組成材料は、好ましくは、Ｐｂ
_{（１−ｘ−ｙ）}Ｃｄ_ｘＳｉ_ｙ、Ｓｅ_{（１− ｚ）}Ｓ_ｚ、及
びＦｅ_{（１−ｗ）}Ｃｒ_ｗの層からなる。ｘ、ｙ、ｚ及び
ｗの値は、０．０９≦ｘ≦０．１１、０．０９≦ｙ≦
０．１１、０．０９≦ｚ≦０．１１、そして０．２２≦
ｗ≦０．３６の範囲内にあることが好ましい。また、好
ましくは、各層は、Ｂｉ、Ａｇ、Ｏ及びＮの内の１又は
それ以上の元素を含有する。

【００２４】あるいは、Ｐｂ_{（１−ｘ−ｙ）}Ｃｄ_ｘＳｉ
_ｙ層には、ＧｅがＳｉの代わりに用いられ、及び／又
は、ＺｎあるいはＴｅがＰｂの代わりに用いられ得る。
また、Ａｕ、ＰｔあるいはＣｕのような他の導電体がＡ
ｇの代わりに層構造に添加されうる。また、本発明は、
Ｆｅ_{（１−ｗ）}Ｃｒ_ｗにおいて、ｗが０．１８から０．
３０の範囲にあるようなＣｒ濃度を使用しても達成され
る。

【００２５】特に、図１に示されているように、本発明
の組成材料の一つの好適な実施例は、Ｐｂ_０．８０Ｃｄ
_０．１０Ｓｉ_０．１０層１１０、Ｓｅ_０．９０Ｓ
_０．１０層１２０、及びＦｅ_０．７６Ｃｒ_０．２４層１
３０から構成される。このＦｅ_{０． ７６}Ｃｒ_０．２４層
は、主にこの材料組成の強磁性特性についての役割を担
い、Ｐｂ_０．８０Ｃｄ_０．１０Ｓｉ_０．１０及びＳｅ
_０．９０Ｓ_０．１０は、主にその電気光学的な特性の役
割を担う。３つの層は全て圧電特性を有している。

【００２６】後述する装置では、これらの層は基体１０
０上に連続的に形成され、Ｐｂ_{０． ８０}Ｃｄ_０．１０Ｓ
ｉ_０．１０、Ｓｅ_０．９０Ｓ_０．１０、及びＦｅ
_０．７６Ｃｒ_０．２４層はそれぞれ厚さが０．５μｍで
ある。

【００２７】本発明の組成材料の物理的性質は後述され
る。これらの性質を知ることにより、この組成材料を用
いたメモリ装置の動作を理解することができる。

【００２８】背景によれば、強磁性体は、外部磁界が存
在しないところで、永久磁界を形成する。このような材
料は、磁気双極子として知られている多数の極小磁石の
かたちで説明される。強磁性体にかけられた外部磁界
は、印加磁界の方向に材料内の磁気双極子を整列させ、
それによりその材料内の全磁界は外部磁界と整列された
磁気双極子によって生起した磁界の合計となる。外部磁
界が途絶えても、磁気双極子の配列は変わらず、それに
よりその材料内に一定の磁界を生起させる。磁気情報蓄
積は、強磁性体材料のこの性質を基礎としている。

【００２９】図２は、典型的な強磁性材料の磁化曲線例
である。また、磁化曲線はＢＨループとして参照され
る。この図において、ｙ軸は誘導磁気Ｂを表し、ｘ軸は
外部磁界の磁界強度Ｈを表している。このように、ＢＨ
ループは磁界強度Ｈに対する誘導磁気Ｂの変化を示して
いる。

【００３０】さらに詳細に図２のＢＨループを解析す
る。最初、強磁性材料の磁気双極子の方向は全方向に均
一に分散されていると仮定すると、外部磁界がない場
合、Ｂの合計値はゼロ（曲線上のポイント“ａ”）とな
る。強磁性材料に外部磁界がかけられると、Ｈが増加す
るにつれてＢ値は徐々に増加し、誘導磁気Ｂが飽和しは
じめるポイント（曲線上のポイント“ｂ”）に到達す
る。換言すれば、Ｈがある値に到達すると、Ｈが例え増
加しても、Ｂは実質的にＢ_０にとどまる。飽和後、外部
磁界がＨ＝０まで減少しても、誘導磁気Ｂはポイント
“ａ”（Ｂ＝０）には戻らない。かわりに、Ｂ値はほぼ
Ｂ＝Ｂ_０（曲線上のポイント“ｃ”）のままである。

【００３１】ポイント“ｃ”で、外部磁界Ｈの方向が逆
転される。外部磁界は、ほぼＨ＝−Ｈｃに磁界Ｂの極性
を変え、ポイント“ｅ”で、磁界は反対の極性Ｂ＝−Ｂ
_０で飽和する。

【００３２】磁界強度Ｈを増加すると、図１に示されて
いるようにＢはポイント“ｅ”からポイント“ｂ”に変
化する。

【００３３】図３は本発明に係る組成材料のＢＨループ
を図示している。図２と同様に、ｘ軸は外部磁界の磁界
強度Ｈを表し、ｙ軸は誘導磁気Ｂを表している。本発明
に係る組成材料について、ＢＨループの形状は、ｙ軸と
Ｂ＝０でのＢＨループとの間の角度αが１゜以下であ
り、実質的に正方形である点が重要である。磁化曲線が
実質的に正方形であるために、誘導磁気Ｂは、安定的
に、２つのディスクリートで安定な状態＋Ｂ_０及び−Ｂ
_０の一つになる。その結果、この新規な組成材料は２進
数情報を記憶するのに好適である。

【００３４】また、本発明に係る組成材料は圧電特性も
持っている。一般に、圧電材にかかる機械的な圧力が減
少すると、圧電電圧が生起する。本発明では、組成材料
にかかる機械的な圧力が、組成材料内の層平面に実質的
に直角方向で減少すると、圧電電圧が前記層を横切って
生起する。本発明では、機械的な圧力の変化は、組成材
料の磁気状態の変化によって引き起こされる。

【００３５】図４（ａ）に図示の構造は本発明の圧電特
性を示している。その作動についての説明は図４（ｂ）
−（ｊ）に示されている。

【００３６】図４（ａ）において、構造１９０は本発明
の組成材料の２つの層から構成されている。詳しくは、
この構造は、第１のＦｅＣｒ層２００、第１のＳｅＳ層
２１０、第１のＰｂＣｄＳｉ層２２０、第２のＰｂＣｄ
Ｓｉ層２４０、第２のＳｅＳ層２４０、第２のＦｅＣｒ
層２５０から構成される。さらに、ワイヤ２６０が、上
記層に平行に、この構造の中心を通っている。

【００３７】図４（ｂ）に示されているように、電流が
図面ページに入る方向にワイヤに流されると、円Ｂrで
示されているように矢印で示された時計回り方向に、ワ
イヤの周囲に実質的に環状の磁界が生起する。矢印２７
０は、この外部磁界の下でのＦｅＣｒ層２００、２５０
内の磁気双極子の方向を示している。図４（ｂ）に示さ
れているように、この構造を、ワイヤ２６０に直交する
垂直軸２６５について対称な２つの部分２７５、２８０
に分割すれば、２７５、２８０の双極子配列は、図４
（ｃ）において矢印２８２、２８４で示されたＮ極及び
Ｓ極を有する同じ強度の２つの磁石に等しい。各矢印の
長さは対応する磁石の誘導磁気Ｂの大きさを表してい
る。各磁石のＳ極ＳとＮ極Ｎとの間の吸引力によって、
蓄積媒体は、その構造の層の垂直方向に機械的に押圧さ
れる。

【００３８】誘導磁気ＢｒのＢＨループは図４（ｄ）に
示されている。前述したように、ＢＨループは実質的に
正方形で、２つのディスクリートで安定な磁気状態＋Ｂ
_０と−Ｂ_０を示す。

【００３９】さらに、磁界は、＋Ｂ_０と−Ｂ_０との間の
変換を生じさせる、磁界強度の大きさとして定義される
臨界磁界強度Ｈcを有する。その結果、ＨがＨcよりも大
きいければ、誘導磁気Ｂｒは＋Ｂ_０値となる。Ｈが−Ｈ
cよりも小さいときは、Ｂｒは−Ｂ_０値となる。

【００４０】当初、印加外部磁界の下で、磁気状態が、
誘導磁気が＋Ｂ_０である図４（ｄ）の曲線上のポイント
“ａ”であると仮定する。蓄積媒体の磁気状態を＋Ｂ_０
から−Ｂ_０へ変更するために、ワイヤ２６０を通る電流
が磁界強度Ｈを減少させるために小さくされる。電流が
ゼロのとき、磁気強度Ｈもゼロ（ＢＨループ上のポイン
ト“ｂ”）となる。既述したように、強磁性特性のため
に、外部磁界がなくなっても、蓄積媒体の磁気状態はＢ
_０のままである。すなわち、誘導磁気Ｂ_０で表される情
報が保持される。

【００４１】電流の方向が逆転すると、磁界強度は減少
し続ける。ポイント“ｃ”で誘導磁気ＢはＢ_０よりも小
さいＢｃ値に到達する。このポイントで、図４（ｅ）に
示されているように双極子モーメントは、双極子が反対
方向に再配列を始めるために、減少し続ける。その結
果、ＦｅＣｒ層２００、２５０の吸引力により層にかか
る機械的な圧力は減少し続ける。層の圧力変化によっ
て、圧電電圧が層を横切って垂直に生起する。Ｈ＝−Ｈ
ｃ及び誘導磁気Ｂがゼロであるポイント“ｃ”で、層に
かかる圧力は、双極子が逆方向に配列されるために最小
となる。このポイントで、誘起圧電電圧は、層の圧力変
化が最大となるために、最大値に達する。

【００４２】Ｈが−Ｈｃ以下で減少し続けるにつれて、
磁気状態はポイント“ｄ”からポイント“ｅ”へ変換
し、次いで第２の安定状態Ｂ＝−Ｂ_０に到達するポイン
ト“ｆ”へ変換する。図４（ｆ）は、ポイント“ｆ”で
磁極が逆転することを図示している。このように、ポイ
ント“ｆ”で、層上の機械的圧力はその初期値へ戻り、
圧電電圧を減少させる。さらに逆向きの電流を増加させ
ても（ポイント“ｆ”から“ｇ”へ）双極子モーメント
の大きさは増加せず、したがって、層の機械的な圧力は
増加しない。

【００４３】図４（ｇ）は、Ｂ_０が−Ｂ_０に変化する間
の、図４（ｄ）のＢＨループ上の幾つかのポイントに対
応する圧電電圧を示している。図４（ｈ）では、電流パ
ルスに応答して生起した圧電電圧が時間領域で図示され
ている。前記圧電電圧は一つの圧電電圧パルスであり、
電流パルスの印加時点よりも遅延している。ワイヤに印
可される電流パルスはＢ_０から−Ｂ_０へ変換するのに十
分な強度−Ｉを有している。

【００４４】同様に、磁気状態−Ｂ_０からＢ_０への変換
はマイナスの圧電電圧パルスを生起する。

【００４５】図４（ｄ）に図示されているように、Ｈc
よりも大きい強度を持つ磁界を生起する電流が磁気状態
間の変換のために必要である。しかしながら、Ｂを図４
（ｅ）のポイント“ｃ”で示された値とする強度よりも
小さい電流が印加されると、磁気状態は不安定なものと
なる。この場合、誘導磁気ＢはＢ_０値（ポイント
“ｂ”）とＢｃ値（ポイント“ｃ”）との間を振動する
ことになる。このような振動に応じて生じた圧電電圧パ
ルスが図４（ｉ）に示されている。圧電電圧パルスの強
度Ｖ２は＋Ｂ_０から−Ｂ_０（図４（ｇ））への変換によ
って生じるパルス強度よりも小さい。

【００４６】図４（ｊ）はＢをＢｃ値とする電流パルス
を示している。この電流に応じて生起した圧電電圧パル
スが図の下部に示されている。陰影領域は２つの状態
（Ｂｃ及び＋Ｂ_０）の間の振動を反映しており、オシロ
スコープ上で見ることができる。続いて説明されるよう
に、揺乱を与えるが磁気状態の変更はもたらさない前記
電流に応じて生起された圧電電圧が磁気的に記憶された
情報を読み出すために用いられる。

【００４７】図５（ａ）及び（ｂ）は、本発明の好適な
実施例に係るメモリ装置２９０の部分断面図（非縮尺）
及び上面図を示している。このメモリ装置は、シリコン
平面基体３３０、その基体面上に形成された第１のアド
レスライン３２０、前記基体の反対面に形成され第１ラ
インに直交する第２のアドレスライン３４０から構成さ
れる。本発明に係る材料層の第１のセット３１０及び第
２のセット３５０は、基体の反対面にアドレスライン上
に配置される。電極３００、３６０は、この組成材料の
層３１０、３５０にそれぞれ接続される。

【００４８】第１及び第２のアドレスラインは幅約２μ
ｍ、厚さ約１μｍの銀の帯線である。図示したように、
隣接するアドレスラインの間隔は約９−２０μｍで、メ
モリ装置の要求密度に依存する。例えば、一つの実施例
では、その間隔は９．５μｍであり、他の実施例では１
９μｍである。それぞれのセットの材料層３１０、３５
０は、２つのＦｅＣｒ層が最外側となるＳｉ基体上のア
ドレスライン３２０、３４０の一つの上に順番に形成さ
れたＰｂ_０．８０Ｃｄ_０．１０Ｓｉ_０．１０層、Ｓｅ
_０．９０Ｓ_０．１０層、及びＦｅ_０．７６Ｃｒ_０．２４
層からなる。また、各層は好ましくは厚さが０．５μｍ
であり、したがって各セットは１．５μｍとなる。各層
は、Ｂｉ、Ａｇ、Ｏ及びＮが均質に充填されている。好
ましくは、基体は厚さが４０μｍであり、電極は１μｍ
厚さの銀層である。

【００４９】本装置の製造は、まず、厚さ４０μｍシリ
コン平面基体の反対面に厚さ１μｍ金属（好ましくは
銀）層を被覆することから始まる。あるいは、ＢａＦ２
のような別の材料でつくられた基体がＳｉ基体の代わり
に使用されうる。被覆は、熱蒸発、電子線蒸発、スパッ
タリングのような通常の技術を用いて行われる。次い
で、被覆銀層はフォトリソグラフィによりパターン化さ
れ、それぞれが約２μｍの幅となる１組の金属ストリッ
プを形成するようにエッチングされる。Ｓｉ基体の一つ
の側の１組のストリップは他の側のストリップと直交す
る。前記基体の両側のストリップはクロスバー構造とな
っている。次いで、Ｐｂ_０．８０Ｃｄ_{０．１ ０}Ｓｉ
_０．１０、Ｓｅ_０．９０Ｓ_０．１０、及びＦｅ_０．７６
Ｃｒ_０．２４が順に被覆される。被覆に先立ち、前記層
の元素は、それぞれの必要な元素の適正量の粉末を混合
することによりつくられる。各元素の粉末の量は、対応
する層における元素の要求比率に一致している。例え
ば、Ｐｂ_０．８０Ｃｄ_０．１０Ｓｉ_{０ ．１０}の被覆につ
いては、Ｐｂ、Ｃｄ及びＳｉ粉末の層は８０：１０：１
０比で混合される。Ｐｂ、Ｃｄ及びＳｉが十分に混合さ
れた後、その混合物は、選択された被覆技術用の適切な
材料ソースを形成するべく、加圧され、か焼される。Ｓ
ｅ_０．９０Ｓ_０．１０及びＦｅ_０．７６Ｃｒ_０．２４の
被覆ソース材料は、同様につくられる。

【００５０】Ｐｂ_０．８０Ｃｄ_０．１０Ｓｉ_０．１０、
Ｓｅ_０．９０Ｓ_０．１０及びＦｅ_{０ ．７６}Ｃｒ_０．２４
層は、次いで、基体の両側に順に被覆される。この被覆
は、周知の方法により実行される。例えば、好適な実施
例では、プラズマスパッタリング技術が多層構造をつく
るために用いられる。各層がスパッタリングにより被覆
された後、その層の温度が約５００℃まで急速に上昇し
（例えば、約１．５秒）、次いで、つぎの層の被覆のた
めにほぼ室温までに冷却される。通常行われているよう
に、スパッタリングはＡｒガスを用いて真空内で行われ
る。既述したように、Ｐｂ_０．８０Ｃｄ_０．１０Ｓｉ
_０．１０、Ｓｅ_０．９０Ｓ_０．１０及びＦｅ_０．７６Ｃ
ｒ_０．２４層のそれぞれは厚みが０．５μｍであり、２
つのＦｅＣｒ層が最外側にある基体の反対面に厚さ１．
５μｍの２つの構造体が形成される。

【００５１】次いで、Ｂｉ、Ａｇ、０及びＮが、Ｂｉ_２
Ｏ_３及びＡｇＮＯ_３を含有する高温電解液を用いた電解
プロセスによって層に添加される。電解は、容器の底部
に撹拌手段を持つステンレススティール容器内の純水を
９７℃に加熱することにより行われる。添加粉末の重量
比は、好ましくは、Ｂｉ_２Ｏ_３が４０％及びＡｇＮＯ _３
が６０％である。これらの粉末の量は電解液中において
所期の電流が得られるように調整される。粉末を添加し
た後、電解液は９７℃に維持され、均質な溶液を形成す
るように少なくとも１時間連続して撹拌される。

【００５２】電解プロセスに先立ち、基体の両側の全て
の金属ストリップは単一の電極を形成するように接続さ
れる。次いで、基体は温度９７℃に維持された電解液中
に浸され、継続して撹拌される。好ましくは、多数の基
体が同時に電解液中に浸される。例えば、１００個の１
ｃｍ×１ｃｍの基体が同時に処理される。この場合、全
ての基体の金属ストリップは単一の電極に接続されるべ
きである。

【００５３】完全な電解プロセスは４５日要する。毎
日、同じプロセスのサイクルが繰り返される。そのサイ
クルの最初の１０時間の間は、基体に＋６０Ｖの電圧が
印加され、その後の１４時間は−６０Ｖの電圧が基体に
印加される。ステンレススチールの容器はいつも接地電
圧に保たれる。また、電解プロセスの間、１２時間毎
に、容器内の基体群の位置は処理を均一にするために配
置換えされる。前記プロセスの間中、電解液は継続的に
撹拌される。

【００５４】前記プロセスの間中、電解液中の電流強度
はモニターされる。図１２（ａ）は、前記プロセスの初
めの４０日間の電流アンペアＩを図示している。日数が
水平軸“ｔ”上に示されている。図１２（ｂ）は最後の
５日間の電流Ｉの値を図示している。電流ＩはｍＡ単位
である。

【００５５】４５日目の最後に、電極が基体から外さ
れ、基体は電解液から引き出される。この時点で、上述
した元素のイオンは十分に多層構造体に浸透する。異な
る実施例では、イオン注入技術がこれらの元素を多層構
造体に導入するのに用いられることに留意すべきであ
る。基体の両面上のこの組成材料は、その後、その表面
が十分滑らかになるまで、研磨される。続いて、厚さ約
１μｍの銀層が、電極３００、３６０を形成するべく各
基体の表面に被覆される。

【００５６】この手順が終了すると、新規な２次元のメ
モリアレーが製造されたことになる。直交するアドレス
ライン３２０、３４０の各交差部近傍の領域がメモリセ
ルとなる。

【００５７】より詳細には、図５（ａ）と図５（ｂ）に
示されているように、Ｓｉ基体の低面上の１セットの金
属ストリップが第１のセットのアドレスライン（Ｘライ
ン）を形成し、基体の上面上の１セットの金属ストリッ
プが第２のセットのアドレスライン（Ｙライン）を形成
する。２つの電流Ｉｉ及びＩｊが、それぞれＸラインの
あるラインＸｉに及びＹラインのあるＹｊに同時に印加
されると、Ｘｉ及びＹｊの交差部のメモリ装置（ｉ、
ｊ）が選択されることになる。電流Ｉｉ、Ｉｊの強度及
び極性を正しく選ぶことによって、情報がメモリ装置
（ｉ，ｊ）に記憶され、読み出される。このように、本
発明に係るメモリ装置からなるメモリアレーはランダム
アクセス可能である。

【００５８】一つのセル中に情報を記憶するプロセスは
図６（ａ）、６（ｂ）、７（ｃ）、７（ｂ）、８
（ａ）、８（ｂ）、９（ａ）及び９（ｂ）、図１０及び
図１１から明白である。図６（ａ）及び（ｂ）は本メモ
リ装置の単一セルの上面図である。

【００５９】直交するアドレスライン３２５、３４５
は、図６（ａ）に図示のように、セルを４つの区画３７
０、３７５、３８０及び３８５に区画する。後述するよ
うに、第１の情報ビットは区画３７０及び３８０に磁気
的に記憶され、第２ビットは区画３７５及び３８５に磁
気的に記憶される。簡明を期すために、第１の情報ビッ
トが記憶される区画３７０及び３８０は、まとめて担体
“ａ”とされ、第２ビットが記憶される区画３７５及び
３８５はまとめて担体“ｂ”とされる。

【００６０】１ビットの情報をメモリ装置の一つの担体
に記憶するために、特定の強度と極性を有する２つの電
流が第１及び第２のアドレスライン印加される。情報
は、２つの電流を前記アドレスラインに印加し、上下部
電極間に生じた圧電電圧を検知することにより取り出さ
れる。第１のアドレスラインに印加された電流はＩｉと
して表され、第２のアドレスラインに印加された電流は
Ｉｊとして表される。ＩｉとＩｊの向きはアドレスライ
ンに書き込まれた矢印で示されている。好適な実施例で
は、電流ＩｉとＩｊは同じ強度Ｉ_０である。各電流は、
矢印３９０及び３９５で示されているように、アドレス
ラインの周囲に誘導環状磁界を生起させる。

【００６１】各区画においてＩｉ及びＩｊによって生じ
た磁界Ｂｉ及びＢｊの方向は図６（ａ）及び（ｂ）に図
示されている。ドット（・）は前記磁界が上向き方向で
あることを示し、クロス（×）は磁界が逆向きで下向き
であることを示している。

【００６２】図６（ａ）に図示のように、区画４８５及
び４７５（担体“ｂ”）において、Ｂｉ及びＢｊは逆向
きであり、これにより互いに打ち消しあう。このため、
図６（ａ）に図示の電流は、担体“ｂ”内に記憶された
情報に影響を与えない。反対に、区画４７０及び４８０
（担体“ａ”）では、磁界Ｂｉ及びＢｊは同一方向に誘
起される。その結果、これらの磁界は互いに強め合い、
その結果、記憶された情報を変更することが可能とな
る。

【００６３】このように、アドレスラインに印加される
同じ極性で同じ強さの電流は、担体“ａ”の磁気状態だ
けに影響を及ぼし、これによりこの担体を選択すること
になる。同様に、２つの負のパルスも選択し、担体
“ａ”中にデータを記憶する。また、担体“ａ”を選択
する電流の強度は、その合計の効果が担体“ｂ”中の磁
気状態を変えない限り、等しくなくともよいことに留意
すべきである。

【００６４】図６（ｂ）は担体“ｂ”を選択するプロセ
スを図示している。反対の極性Ｉｉ＝＋Ｉ_０及びＩｊ＝
−Ｉ_０を有する電流が第１及び第２のアドレスラインに
それぞれ印加される。上述したドットとクロスを用いて
示すように、担体“ａ”において、この電流によって生
じた磁界は、その磁気状態に影響を及ぼさずに互いに打
ち消し合う。しかしながら、担体“ｂ”においては上記
電流によって生じた磁界は互いに強め合い、その結果担
体“ｂ”が選択される。

【００６５】同様に、２つのアドレスラインに印加され
た電流Ｉｉ＝−Ｉ_０及びＩｊ＝＋Ｉ _０も担体“ｂ”を選
択する。このように、同じ強さであるが極性が反対の２
つの電流は、情報を記憶及び読み出す際に担体“ｂ”を
選択する。

【００６６】情報を記憶するために、合計された２つの
電流の強さは、磁気状態Ｂ_０及び−Ｂ_０間の一つの担体
を磁化するのに十分大きなものとすべきである。さら
に、合計された２つの電流の強さは、単一の電流だけで
一つの担体の磁気状態を変えることができない程度に十
分小さくすべきである。メモリアレーにおいて、一つの
担体だけが一つのアドレスライン上の信号によって選択
されることを保証することが肝要である。

【００６７】情報を読み出すために、合計された２つの
電流の強さは、誘起磁界が担体の磁化状態を変えるほど
強くない程度に、小さくすべきである。しかしながら、
合計強度は、担体の磁気状態を乱す程度とし、これによ
り蓄積媒体を横切って圧電電圧が生起される。上述した
ように、この圧電電圧の方向は、その担体内に記憶され
た２進数データを表している。

【００６８】図７（ａ）は、図示のように、２つのアド
レスライン上の同期電流パルスを用いて、担体“ａ”中
に２進数“１”を書き込むプロセスを示している。最
初、アレーの全てのセルは、−Ｂ_０の誘導磁気に対応す
る“０”状態にあるものと仮定される。２進数“１”を
書き込むために、２つの同期電流パルスＩｉ＝＋２０μ
Ａ及びＩｊ＝＋２０μＡが２つのアドレスラインにそれ
ぞれ印加される。これにより、組成材料のＦｅＣｒ層を
磁化する磁界Ｈが生起される。これらの層の誘導磁気Ｂ
aは、矢印を有する閉ループとして図７（ａ）に示され
ている。既述の寸法を有する図５の構造に関し、２つの
ディスクリートな状態間の変換に要する臨界磁界強度Ｈ
ｃを生起するのに必要な強度の臨界電流Ｉｃは、ほぼ３
５μＡである。２つのパルスが同期するセルでは、２つ
の＋２０μＡの電流が、４０μＡを印加することにより
生起されることになる磁界Ｈをつくりだす。この電流は
Ｉcよりも大きいために、誘導磁気はＢ_０になり、その
結果、２進数“１”が記憶される。前述したように、パ
ルスが閉じた後も、セルＢaにおける誘導磁気はＢ_０に
等しいままで、その結果、２進数“１”は担体“ａ”中
に保持される。

【００６９】図７（ｂ）に示されているように、担体
“ａ”に２進数“０”を記憶するために、２つの同期電
流パルスＩｉ＝−２０μＡ及びＩｊ＝＋２０μＡが２つ
のアドレスラインにそれぞれ印加される。これらの電流
の合計は−Ｉｃよりも小さい−４０μＡであるために、
この電流パルスは磁気状態を＋Ｂ_０から−Ｂ_０に変え
る。

【００７０】＋Ｂ_０と−Ｂ_０との間の変換は、この電流
パルスの印加時からΔｔの遅れで、第１及び第２の電極
間に圧電電圧パルスを生起させる。圧電パルスは、＋Ｂ
_０から−Ｂ_０への変換では正であり、−Ｂ_０から＋Ｂ_０
への変換では負となる。

【００７１】磁気状態が変わらなければ、圧電パルスは
生じない。したがって、生起圧電電圧パルスは、１ビッ
トの２進数データが記憶されていることを証明するため
に用いられる。

【００７２】メモリの担体“ａ”中に記憶された情報を
読み出すために、２つの同期電流パルスＩｉ＝−１５μ
Ａ及びＩｊ＝−１５μＡがアドレスラインに印加され
る。臨界電流はＩｃ＝−３５μＡのために、これらの電
流の合計−３０μＡでは磁気状態を＋Ｂ_０から−Ｂ_０に
変更することができない。しかしながら、この電流は、
変換させることはないが、磁気状態を乱すのに十分であ
る。図８（ａ）に図示のように、２進数“１”が担体に
記憶されていると仮定すると、印加電流パルスはＢａ
を、磁化曲線上の“ａ”のようなポイントに対応する値
から同曲線上のポイント“ｂ”に対応する値まで変化さ
せる。先に説明したセルの圧電特性のために、この誘導
磁気における変化は、約＋１５μＶの正の圧電電圧を生
起し、“１”がその担体中に記憶されていることを示す
ものである。

【００７３】“０”が担体“ａ”中に記憶されたなら
ば、印可電流パルスはＢaを、曲線上のポイント“ｃ”
に対応する値からポイント“ｄ”に対応する値に変化さ
せる。しかしながら、この場合、担体“ａ”の誘導磁気
はＢａ＝−Ｂ_０のままであり、その結果、圧電電圧は全
く生起せず、“０”が記憶されていることを示してい
る。この装置に千種期された情報は、ＩがＩｃよりも小
さいため、読み出しプロセスの間変わらない。

【００７４】このデータ読み出しプロセスは、図８
（ｂ）の時間域で図示されている。圧電電圧パルスと同
期電流パルスとの間の遅れはほぼ０．７５ｎｓである。

【００７５】担体“ｂ”についてのデータの記憶及び読
み出しは同様である。図９（ａ）に図示のように、２つ
の同期電流パルスＩｉ＝−２０μＡ及びＩｊ＝＋２０μ
Ａがアドレスラインに印加され、担体“ｂ”に“１”を
記憶する。上述したように、この電流パルスは担体
“ａ”に影響を及ぼさない。パルスが同期するポイント
で磁界が誘起され、これは４０μＡの電流によって誘起
される磁界に等しい。これはＩｃ＝３５μＡよりも大き
いために、“１”が担体“ｂ”に記憶される。図１０
（ｂ）に示されているように、電流パルスＩｉ＝＋２０
μＡ及びＩｊ＝−２０μＡが担体“ｂ”に“０”を記憶
するために印加される。

【００７６】担体“ｂ”における“１”から“０”への
変換により、Δｔの時間遅れをもって電極間に負の圧電
電圧パルスが生起し、“０”から“１”への変換によっ
て、正の圧電電圧パルスが生起する。状態が変わらなけ
れば、圧電電圧は全く生じない。

【００７７】担体“ｂ”中に記憶されたデータは、担体
“ａ”に関連して説明した同様な方法で読み出される。
図１０に図示のように、担体“ｂ”中に記憶されたデー
タを読み出すために、２つの同期電流パルスＩｉ＝＋１
５μＡ及びＩｊ＝−１５μＡが印加される。これらのパ
ルスの合計は、担体“ｂ”の磁気状態を変えるほど大き
くはない。“０”が記憶されていれば、電流パルスは担
体“ｂ”の誘導磁気Ｂｂを変えることはなく、電極間に
圧電電圧は全く生じない。“１”が記憶されていれば、
印可電流パルスは磁気状態Ｂｂ＝Ｂ_０を乱すが、それを
変更することはなく、Δｔの遅れで正の圧電電圧パルス
を生起する。このように、担体“ｂ”では、いかなる圧
電電圧パルスも“０”が記憶されていることを示すもの
ではなく、正の圧電電圧パルスが“１”が記憶されてい
ることを示す。

【００７８】図１１は、このメモリ装置の担体“ａ”及
び“ｂ”にデータを記憶及び読み出すための上記した方
法をまとめたものである。

【００７９】本発明のメモリ装置から情報を記憶及び読
み出すために他の方法も利用しうる。例えば、２つの同
期電流Ｉｉ＝＋１５μＡ及びＩｊ＝＋１５μＡが担体
“ａ”から情報を読み出すために用いられ得る。同様
に、２つの同期電流Ｉｉ＝−１５μＡ及びＩｊ＝＋１５
μＡが担体“ｂ”から情報を読み出すために用いられ得
る。例えば、担体“ａ”に“１”を書き込む２つの同期
電流パルスＩｉ＝＋２０μＡ及びＩｊ＝＋２０μＡが印
加され、これらのパルスに応じて生起した圧電電圧が直
前の記憶データを認識し、それにより担体“ａ”からデ
ータを消去可能に読み出す。

【００８０】本発明のメモリ装置の長所の一つは、従来
の不揮発性の磁気メモリ装置に比較して低消費電力であ
ることである。すなわち、この装置に用いられた蓄積媒
体は、駆動電流により生じた磁界に対し高感度であるた
めに、各ラインで約２０μＡという比較的小さな駆動電
流で“０”と“１”間の変換が迅速に行われる。その結
果、データを記憶及び読み出すための消費電力が小さい
のである。一つの実施例において、読み出しにほぼ３．
４×１０^−１０ｗ、１ビットの装置への記憶にほぼ６×
１０^−１０ｗ消費する。

【００８１】検知電極間に生じた圧電電圧としての情報
の読み出しは、本質的に従来の磁気メモリ装置における
ような生起誘起圧電電圧よりも高速である。

【００８２】通常、電流パルスと対応する圧電電圧間の
遅れはナノ秒以下のオーダーである。“１”と“０”間
の変換は通常２、３ナノ秒である。

【００８３】このように、ランダムアクセス可能で、不
揮発性で、スタティックに作動するメモリ装置が述べら
れてきた。このメモリ装置は、高速作動、低消費電力の
装置を提供し、かつ、高密度に情報を記憶できる。

【００８４】特許請求の範囲は全ての等価な構造物及び
方法をカバーするものと解される。本発明は、上述の開
示例に限定されるものではなく、特許請求の範囲によっ
てのみ定められる。

【００８５】

【発明の効果】以上、説明したように、本発明によれ
ば、このように、不揮発性で、高速で、ランダムアクセ
ス可能で、スタティックで、更新可能な記憶システム及
びメモリ材料を提供できる。

【図面の簡単な説明】

【図１】本発明に係る組成材料の一つの好適な実施例の
断面図である。

【図２】通常の強磁性材の磁化曲線（ＢＨループ）を示
している図である。

【図３】本発明に係る組成材料の実質的に正方形のＢＨ
ループを示している図である。

【図４】図４（ａ）−（ｊ）は、前記組成材料内で圧電
電圧が生起するプロセスを示している図である。

【図５】図５（ａ）及び（ｂ）は、本発明に係るメモリ
装置の好適な実施例の断面図及び上面図である。

【図６】図６（ａ）及び（ｂ）は、メモリ装置内の担体
を選択するプロセスをしめしている図である。

【図７】図７（ａ）及び（ｂ）は、第１の情報ビットの
メモリ装置内への記憶を示している図である。

【図８】図８（ａ）及び（ｂ）は、記憶された第１の情
報ビットの読み取りプロセスを示している図である。

【図９】図９（ａ）及び（ｂ）は、第２の情報ビットの
メモリ装置内への記憶を示している図である。

【図１０】メモリ装置内に記憶された第２情報ビットを
読み出すために用いられる電流パルスとそれに対応する
アウトプットを示している図である。

【図１１】メモリから情報を記憶及び読み出すための好
適な方法の一覧表である。

【図１２】図１２（ａ）及び（ｂ）は、この組成材料を
製造するための過程で用いられる電解プロセスにおける
プロセス時間に対する電流を示している図である。

【符号の説明】

１００ 基体 １１０ Ｐｂ_０．８０Ｃｄ_０．１０Ｓｉ_０．１０層 １２０ Ｓｅ_０．９０Ｓ_０．１０層 １３０ Ｆｅ_０．７６Ｃｒ_０．２４層 １９０ 圧電構造 ２００ 第１のＦｅＣｒ層 ２１０ 第１のＳｅＳ層 ２２０ 第１のＰｂＣｄＳｉ層 ２３０ 第２のＰｂＣｄＳｉ層 ２４０ 第２のＳｅＳ層 ２５０ 第２のＦｅＣｒ層 ２６０ ワイヤ ２６５ 垂直軸 ２７０ 磁気双極子の方向を示している矢印 ２７５、２８０ 双極子配列 ２９０ メモリ装置 ３００ 電極 ３１０ 材料層の第１のセット ３２０ 第１のアドレスライン ３３０ シリコン平面基体 ３４０ 第２のアドレスライン ３５０ 材料層の第２のセット ３６０ 電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年６月２５日（２００１．６．２
５）

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図５】

【図４】

【図６】

【図７】

【図９】

【図１０】

【図８】

【図１１】

【図１２】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E049 AA00 BA12 CB01 GC01 5F083 FZ10 JA60 LA12 LA16

Claims (2)

【特許請求の範囲】
1. 【請求項１】組成がＭ_{（１−ｘ−ｙ）}Ｃｄ_ｘＲ_ｙであっ
   て、そこではＭがＺｎ及びＴｅからなるグループから選
   択された一つの元素であり、ＲがＳｉ及びＧｅからなる
   グループから選択された一つの元素であり、ｘ及びｙは
   ０．０９≦ｘ≦０．１１、０．０９≦ｙ≦０．１１の範
   囲の値をとる第１の材料層；前記第１の層上に形成さ
   れ、ｚが０．０９≦ｚ≦０．１１の範囲の値をとる第２
   のＳｅ_{（１−ｚ）}Ｓ_ｚ層；前記第２の層上に形成され、
   ｗが０．１８≦ｗ≦０．３６の範囲の値をとる第３のＦ
   ｅ_{（１−ｗ）}Ｃｒ_ｗ層；からなるメモリ用組成材料。
2. 【請求項２】組成がＭ_{（１−ｘ−ｙ）}Ｃｄ_ｘＲ_ｙであっ
   て、そこではＭがＺｎ及びＴｅからなるグループから選
   択された一つの元素であり、ＲがＳｉ及びＧｅからなる
   グループから選択された一つの元素であり、ｘ及びｙは
   ０．０９≦ｘ≦０．１１、０．０９≦ｙ≦０．１１の範
   囲の値をとる第１の材料層；前記第１の層上に、ｚが
   ０．０９≦ｚ≦０．１１の範囲の値をとる第２のＳｅ
   _{（１−ｚ）}Ｓ_ｚ層を形成し；前記第２の層上に、ｗが
   ０．１８≦ｗ≦０．３６の範囲の値をとる第３のＦｅ
   _{（１−ｗ）}Ｃｒ_ｗ層を形成するステップからなる強磁性
   で、電気光学的でかつ圧電特性を有するメモリ用組成材
   料を製造する方法。