JP2002368195A - Memory material and method for manufacturing the same - Google Patents
Memory material and method for manufacturing the sameInfo
- Publication number
- JP2002368195A JP2002368195A JP2001159488A JP2001159488A JP2002368195A JP 2002368195 A JP2002368195 A JP 2002368195A JP 2001159488 A JP2001159488 A JP 2001159488A JP 2001159488 A JP2001159488 A JP 2001159488A JP 2002368195 A JP2002368195 A JP 2002368195A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- magnetic
- carrier
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000015654 memory Effects 0.000 title claims abstract description 41
- 239000000463 material Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title description 31
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000002131 composite material Substances 0.000 claims abstract description 27
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 4
- 239000000203 mixture Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000004615 ingredient Substances 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 abstract description 10
- 230000005294 ferromagnetic effect Effects 0.000 abstract description 8
- 229910052797 bismuth Inorganic materials 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 5
- 230000005291 magnetic effect Effects 0.000 description 120
- 239000000758 substrate Substances 0.000 description 25
- 230000008859 change Effects 0.000 description 23
- 230000008569 process Effects 0.000 description 20
- 238000003860 storage Methods 0.000 description 19
- 230000005389 magnetism Effects 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000001360 synchronised effect Effects 0.000 description 12
- 229910000604 Ferrochrome Inorganic materials 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 8
- 239000003792 electrolyte Substances 0.000 description 8
- 230000005415 magnetization Effects 0.000 description 8
- 239000003302 ferromagnetic material Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006698 induction Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005868 electrolysis reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(I) nitrate Inorganic materials [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 101710134784 Agnoprotein Proteins 0.000 description 1
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 229910016264 Bi2 O3 Inorganic materials 0.000 description 1
- 229910020565 PbCd Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910001632 barium fluoride Inorganic materials 0.000 description 1
- WMWLMWRWZQELOS-UHFFFAOYSA-N bismuth(III) oxide Inorganic materials O=[Bi]O[Bi]=O WMWLMWRWZQELOS-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012456 homogeneous solution Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000011863 silicon-based powder Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、強磁性で、圧電性
で、かつ電気光学的な性質を有し、蓄積媒体として用い
られる新規な組成の材料に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a material having a novel composition which has ferromagnetic, piezoelectric and electro-optical properties and is used as a storage medium.
【0002】[0002]
【従来の技術】コンピュータ技術は、記憶容量が大きく
てかつ高速のメモリを必要とする。一般的に、近代のコ
ンピュータにおいては、半導体メモリが高速の主メモリ
として用いられ、磁気ディスクが大容量の二次メモリと
して用いられている。2. Description of the Related Art Computer technology requires large-capacity and high-speed memories. Generally, in modern computers, a semiconductor memory is used as a high-speed main memory, and a magnetic disk is used as a large-capacity secondary memory.
【0003】半導体メモリの発達に先立ち、磁気コアメ
モリを用いた高速の主メモリが用いられていた。磁気コ
アメモリは、マトリックス状の環状の強磁性体コアから
構成されている。磁気コアメモリの各メモリセルは、コ
アの中心を通る2又はそれ以上のワイヤを有する強磁性
体コア、及びコアの周囲に配置された検知コイルを備え
ている。Prior to the development of semiconductor memories, high-speed main memories using magnetic core memories were used. The magnetic core memory includes a matrix-shaped annular ferromagnetic core. Each memory cell of a magnetic core memory includes a ferromagnetic core having two or more wires passing through the center of the core, and a sensing coil disposed around the core.
【0004】コアを通るワイヤに電流Iが流されると、
磁界が形成され、その磁界強度Hは、電流Iの関数であ
る。前記電流によって生起された磁界は、コアの永久磁
化を引き起こすが、それは誘導磁気Bにより定められ
る。BとHとの関係は実質的にヒステリシス状であり、
その結果、磁化曲線あるいはBHループとして知られて
いるB−H線図は実質的に正方形(square)である。When a current I is applied to a wire passing through a core,
A magnetic field is formed, the magnetic field strength H of which is a function of the current I. The magnetic field generated by the current causes a permanent magnetization of the core, which is determined by the induced magnetism B. The relationship between B and H is substantially hysteretic,
As a result, the BH diagram, known as the magnetization curve or BH loop, is substantially square.
【0005】コアにおける誘導磁気Bは、Brと−Brの
2つの状態を有し、磁界の方向と反対向きである。その
結果、各コアは、“1”である一つの状態と“0”であ
るもう一つの状態を結び付けることにより1ビットの2
進数データを記憶する。実例では、+Brは2進数の
“1”に関連つけられ、−Brは2進数の“0”に結び
付けられる。The induced magnetic field B in the core has two states, Br and -Br, and is opposite to the direction of the magnetic field. As a result, each core combines one state of "1" with another state of "0" to form one bit of 2 bits.
Stores hexadecimal data. In the example, + Br is associated with a binary "1" and -Br is associated with a binary "0".
【0006】2進数データはワイヤに適当な電流が流さ
れることにより、一つのコアメモリセルに書き込まれ
る。もしも、コアを通る全電流が臨界電流Icよりも大
きいければ、コアの誘導磁気は−Brから+Brに変わ
る。同様に、前記電流が−Icよりも小さければ、誘導
磁気は+Brから−Brへ変換される。好ましくは、1
列の磁気コアにおいて、変換は、2つ又はそれ以上のワ
イヤ上の信号の同時印加により実行される。このよう
に、当初、誘導磁気が“0”に対応する−Brの値を持
っていれば、2進数の“1”は2つのワイヤのそれぞれ
にI>Ic/2の電流が印加されることにより記憶さ
れ、その結果、コアを通る全電流は、+Brへの変化を
誘導磁気に起こさせる+Icよりも大きくなる。[0006] Binary data is written into one core memory cell by passing an appropriate current through the wire. If the total current through the core is greater than the critical current Ic, the core induction changes from -Br to + Br. Similarly, if the current is less than -Ic, the induced magnetism is converted from + Br to -Br. Preferably, 1
In the magnetic cores of a row, the conversion is performed by the simultaneous application of signals on two or more wires. Thus, initially, if the induced magnetism has a value of -Br corresponding to "0", a binary "1" means that a current of I> Ic / 2 is applied to each of the two wires. So that the total current through the core is greater than + Ic which causes the induced magnetism to change to + Br.
【0007】コアに記憶されたデータは、上述した2つ
の磁気状態間の変換によって誘起されるコイル電圧を検
知することにより読み出される。誘起電圧の極性が変換
前のコアの磁気状態を示している。[0007] The data stored in the core is read by sensing the coil voltage induced by the conversion between the two magnetic states described above. The polarity of the induced voltage indicates the magnetic state of the core before conversion.
【0008】上記の磁気コアメモリはランダムアクセス
可能で不揮発性であるが、このようなメモリは、大き
く、消費電力が大きく、動作が低速で、かつ、高蓄積密
度のものを製造することはできない。これらの問題を克
服するために、磁気薄膜メモリ装置が開発された。磁気
薄膜メモリはストリップ状の強磁性薄膜からなり、デー
タ書き込みのための2又はそれ以上のワイヤが薄膜上
に、また、データ読みとりのためのコイルが薄膜の周囲
に形成されている。Although the above-mentioned magnetic core memory is randomly accessible and non-volatile, such a memory is large, has high power consumption, operates slowly, and cannot be manufactured with a high storage density. . To overcome these problems, magnetic thin film memory devices have been developed. The magnetic thin film memory is composed of a strip-like ferromagnetic thin film, and two or more wires for writing data are formed on the thin film, and a coil for reading data is formed around the thin film.
【0009】薄膜メモリでは、前記膜の磁気モーメント
Mが記憶情報を表してる。磁気モーメントMは、最初は
膜面方向に配列しており、2進数の“1”及び“0”を
表す2つのディスクリートな配列あるいは状態、すなわ
ちM及び−Mを持っている。1ビットの2進数データを
記憶するために、電流が薄膜上に形成されたワイヤに流
される。これらの電流は、磁気モーメントMの向きを変
えるのに十分な磁界を誘起させる。記憶された情報は、
ワイヤに電流を流し、コイルに誘起された電圧を測定す
ることにより読み出される。磁気コアメモリにおけるよ
うに、前記電流は、通常、単一の電流では膜の磁気モー
メントを逆向きにすることができない大きさに選択さ
れ、その結果、少なくとも2つの同時印加される電流が
データ記憶のために必要となる。しかしながら、磁気薄
膜メモリ技術には重大な弱点が存在する。第1に、薄膜
装置はオープン磁束構造を有し、そのためにBHループ
は自己消磁効果により損なわれる。この効果を減じるた
めに、膜は、通常その長さが幅よりも極端に大きい長方
形に製造される。膜の周囲にあるコイルの誘起電圧は膜
の断面積に比例するために、膜の幅を小さくすることが
誘起電圧も小さくしてしまう。その結果、読み出し信号
はノイズに簡単に影響されてしまう。In a thin film memory, the magnetic moment M of the film represents stored information. The magnetic moment M is initially arranged in the direction of the film surface and has two discrete arrangements or states representing binary "1" and "0", namely M and -M. A current is passed through a wire formed on the thin film to store one bit of binary data. These currents induce a magnetic field sufficient to change the direction of the magnetic moment M. The stored information is
It is read by passing a current through the wire and measuring the voltage induced in the coil. As in a magnetic core memory, the current is usually selected to be large enough that a single current cannot reverse the magnetic moment of the film, so that at least two simultaneously applied currents are used to store data. Needed for However, there are significant weaknesses in magnetic thin film memory technology. First, the thin film device has an open flux structure, so that the BH loop is compromised by the self-demagnetizing effect. To reduce this effect, the membrane is usually manufactured in a rectangle whose length is much larger than its width. Since the induced voltage of the coil around the film is proportional to the cross-sectional area of the film, reducing the width of the film also reduces the induced voltage. As a result, the read signal is easily affected by noise.
【0010】第2に、現存する磁気膜では、磁気モーメ
ントは、通常、面内(in-plane)配向である。このよう
に、この装置は、その選択された配向においてデータを
記憶及び読み出すために異なる大きさの電流を印加する
必要性によって複雑なものとなっている。さらに、この
薄膜装置は高密度とするには大きすぎる。Second, in existing magnetic films, the magnetic moment is usually in-plane. Thus, the device is complicated by the need to apply different magnitudes of current to store and read data in the selected orientation. Moreover, this thin film device is too large for high density.
【0011】磁気コアメモリ及び薄膜メモリに比較し
て、半導体メモリはより高速で、消費電力は少なく、蓄
積密度は高い。典型的な半導体メモリには、ダイナミッ
クランダムアクセスメモリ(DRAM)、スタティック
ランダムアクセスメモリ(SRAM)、及びリードオン
リーメモリ(ROM)がある。[0011] Compared to magnetic core memories and thin film memories, semiconductor memories are faster, consume less power, and have higher storage densities. Typical semiconductor memories include dynamic random access memory (DRAM), static random access memory (SRAM), and read-only memory (ROM).
【0012】DRAMは、高速、高密度、低消費電力
で、かつ、読み出し、書き込み可能である。しかしなが
ら、DRAMとSRAMは共に揮発性であり、電力が遮
断されたら記憶情報は失われる。さらに、DRAMは、
複雑な回路を必要とする記憶データの定常的なリフレッ
シュ(refresh)を必要とする。しかるにSRAMはリ
フレッシュを必要としないが、消費電力が大きく、ま
た、蓄積密度は高くない。A DRAM is high-speed, high-density, low-power consuming, and is readable and writable. However, both DRAM and SRAM are volatile, and stored information is lost when power is cut off. In addition, DRAM
It requires constant refresh of stored data that requires complicated circuits. Although the SRAM does not require refreshing, it consumes a large amount of power and does not have a high storage density.
【0013】ROMは不揮発性であるが、ROM内の蓄
積情報を更新することはできない。すなわち、データを
ROMに容易に書き込むことができない。The ROM is non-volatile, but cannot update the information stored in the ROM. That is, data cannot be easily written to the ROM.
【0014】典型的なディスク蓄積システムでは、実質
的に正方形なBHループを持つ強磁性材がディスク上に
被覆され;そして磁気ヘッドが、ヘッドを横切って回転
するディスク上の情報を読み書きする。ディスクは円周
上のトラックに分割される。各トラックは、さらに、小
領域に分割され、そこでは磁気モーメントは2進数値を
表す2つの状態を有する。読み/書きヘッドによって生
じた外部磁界は、2進数値をその領域に記憶するために
各小領域の磁気モーメントを変換する。このように、デ
ータを書き込むために磁気ヘッドは回転するディスク材
の近接する小領域を磁化する。記憶されたデータは、ヘ
ッドを横切って動く小領域の磁気モーメントによってヘ
ッドに誘起される電圧のかたちで読み出される。In a typical disk storage system, a ferromagnetic material having a substantially square BH loop is coated on the disk; and a magnetic head reads and writes information on the disk rotating across the head. The disk is divided into circumferential tracks. Each track is further divided into sub-regions, where the magnetic moment has two states representing binary values. The external magnetic field generated by the read / write head converts the magnetic moment of each sub-region to store a binary value in that region. Thus, to write data, the magnetic head magnetizes a small area adjacent to the rotating disk material. The stored data is read out in the form of a voltage induced on the head by the magnetic moment of a small area moving across the head.
【0015】磁気ディスク記憶システムは大量のデー
タ、例えば500メガバイト以上のデータを記憶するこ
とが可能である。しかしながら、磁気ディスク記憶シス
テムは、ランダムアクセス可能ではなく、機械駆動を必
要とするために操作が低速であり、そして、複雑な機械
的かつ電気的な装置を必要とする。[0015] Magnetic disk storage systems are capable of storing large amounts of data, for example, 500 megabytes or more. However, magnetic disk storage systems are not randomly accessible, operate slowly because they require mechanical drive, and require complex mechanical and electrical equipment.
【0016】[0016]
【発明が解決しようとする課題】上記のメモリ技術のい
ずれもが、メモリ記憶システムにおいて必要とされる全
ての特性を提供しないことは明らかである。このよう
に、不揮発性で、高速で、ランダムアクセス可能で、ス
タティックで、更新可能な記憶システム及びメモリ材料
を開発することが現在必要となっている。Obviously, none of the above memory technologies provide all the required characteristics in a memory storage system. Thus, there is a current need to develop storage systems and memory materials that are non-volatile, fast, randomly accessible, static, and updatable.
【0017】[0017]
【課題を解決するための手段】本発明に係る材料組成
は、好ましくは、Pb(1−x−y)CdxSiy、S
e(1−z)Sz及びFe(1−w)Crwの層からな
り、ここでx、y、z及びwはそれぞれの層における組
成比を示している。これらの値は、通常、次の範囲であ
ることが好ましい:0.09≦x≦0.11、0.09
≦y≦0.11、0.09≦z≦0.11、そして0.
22≦w≦0.36である。好適な実施例では、この組
成の材料層は、また、次の元素、すなわちBi、Ag、
O及びNを含有する。これらの元素はBi2O3及びA
gNO3含有溶液の電解により混入される。The material composition according to the present invention is preferably composed of Pb (1-xy) Cd x Si y , S
made from a layer of e (1-z) S z, and Fe (1-w) Cr w , where x, y, z and w represents the composition ratio in each layer. These values are usually preferably in the following range: 0.09 ≦ x ≦ 0.11, 0.09
≦ y ≦ 0.11, 0.09 ≦ z ≦ 0.11, and 0.
22 ≦ w ≦ 0.36. In a preferred embodiment, the material layer of this composition also comprises the following elements: Bi, Ag,
Contains O and N. These elements are Bi 2 O 3 and A
It is mixed in by electrolysis of the gNO 3 containing solution.
【0018】本発明に係るメモリ装置において、2セッ
トの平行なアドレスラインが、平らな基体の反対側上に
直角に配列されている。上述したように、この新規な組
成材料の層は、一番外側のFeCr層と共に、前記アド
レスライン上の基体の両側に設けられ、電極が基体の各
側面の最外部のFeCr層に接続されている。それぞれ
のメモリセルは2セットのアドレスラインの各交差点に
置かれている。In a memory device according to the present invention, two sets of parallel address lines are arranged at right angles on opposite sides of a flat substrate. As described above, this layer of the novel composition material, together with the outermost FeCr layer, is provided on both sides of the base on the address line, and the electrodes are connected to the outermost FeCr layers on each side of the base. I have. Each memory cell is located at each intersection of two sets of address lines.
【0019】2つのアドレスラインに適当な電流パルス
を印加することにより、2つの独立した情報ビットが、
単一のメモリセル中に磁気的に記憶される。この情報
は、2つのアドレスラインに印加された適当な電流パル
スに応答して生起した電極間の圧電電圧として読み出さ
れる。By applying appropriate current pulses to the two address lines, two independent information bits are
Magnetically stored in a single memory cell. This information is read out as a piezoelectric voltage between the electrodes generated in response to the appropriate current pulses applied to the two address lines.
【0020】より詳細には、あるメモリセル中に第1の
情報ビットを記憶及び読み出すために、同じ強度及び極
性の2つの同期電流パルスが2つの直交したアドレスラ
インに印加される。第2のビットは、同じ強度であるが
極性が反対の2つの同期電流パルスを前記2つのアドレ
スラインに印加することにより、そのメモリセル中に記
憶され、読み出される。2進数情報を記憶するために用
いられる電流パルスは、単一のパルスでは記憶情報を変
更するのにその強度が十分ではないが、2つの同期パル
スでは記憶情報に対し十分なものとなる強度をもつ。記
憶された2進情報を読み出すために用いられる電流パル
スは、記憶情報の変更をもたらさない強度とされる。More specifically, two synchronous current pulses of the same strength and polarity are applied to two orthogonal address lines to store and read a first bit of information in a memory cell. The second bit is stored and read into the memory cell by applying two synchronous current pulses of the same strength but of opposite polarity to the two address lines. The current pulse used to store the binary information has an intensity which is not sufficient to modify the stored information in a single pulse, but sufficient for the stored information in two synchronization pulses. Have. The current pulse used to read the stored binary information is of an intensity that does not cause a change in the stored information.
【0021】このようなメモリセルは、不揮発性で、ラ
ンダムアクセス可能で、スタティックで、高速作動し、
低電力ですみ、読みとり書き込み可能で、かつ、高密度
のアレイ状に製作可能である。Such a memory cell is non-volatile, randomly accessible, static, operates at high speed,
It requires low power, is readable and writable, and can be manufactured in a high-density array.
【0022】[0022]
【発明の実施の形態】本発明は、強磁性で、電気光学的
な圧電特性を有するメモリ用組成材料に関する。また、
この発明の組成材料を利用したランダムアクセス可能で
不揮発性のメモリ装置が開示される。好ましくは、この
メモリ装置は2つの独立した情報ビットを記憶すること
ができる。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a memory composition material having ferromagnetic and electro-optical piezoelectric properties. Also,
A random accessible non-volatile memory device using the composition material of the present invention is disclosed. Preferably, the memory device is capable of storing two independent information bits.
【0023】この組成材料は、好ましくは、Pb
(1−x−y)CdxSiy、Se(1− z)Sz、及
びFe(1−w)Crwの層からなる。x、y、z及び
wの値は、0.09≦x≦0.11、0.09≦y≦
0.11、0.09≦z≦0.11、そして0.22≦
w≦0.36の範囲内にあることが好ましい。また、好
ましくは、各層は、Bi、Ag、O及びNの内の1又は
それ以上の元素を含有する。The composition material is preferably Pb
(1-xy)CdxSiy, Se(1- z)Sz,
And Fe(1-w)CrwLayers. x, y, z and
The value of w is 0.09 ≦ x ≦ 0.11, 0.09 ≦ y ≦
0.11, 0.09 ≦ z ≦ 0.11, and 0.22 ≦
It is preferable that w is within the range of 0.36. Also good
Preferably, each layer is one of Bi, Ag, O and N or
Contains more elements.
【0024】あるいは、Pb(1−x−y)CdxSi
y層には、GeがSiの代わりに用いられ、及び/又
は、ZnあるいはTeがPbの代わりに用いられ得る。
また、Au、PtあるいはCuのような他の導電体がA
gの代わりに層構造に添加されうる。また、本発明は、
Fe(1−w)Crwにおいて、wが0.18から0.
30の範囲にあるようなCr濃度を使用しても達成され
る。Alternatively, Pb (1-xy) Cd x Si
For the y- layer, Ge may be used instead of Si and / or Zn or Te may be used instead of Pb.
Also, other conductors such as Au, Pt or Cu
It can be added to the layer structure instead of g. Also, the present invention
In the Fe (1-w) Cr w , w is from 0.18 0.
It is also achieved using a Cr concentration such as in the range of 30.
【0025】特に、図1に示されているように、本発明
の組成材料の一つの好適な実施例は、Pb0.80Cd
0.10Si0.10層110、Se0.90S
0.10層120、及びFe0.76Cr0.24層1
30から構成される。このFe0. 76Cr0.24層
は、主にこの材料組成の強磁性特性についての役割を担
い、Pb0.80Cd0.10Si0.10及びSe
0.90S0.10は、主にその電気光学的な特性の役
割を担う。3つの層は全て圧電特性を有している。In particular, as shown in FIG.
One preferred embodiment of the composition material of0.80Cd
0.10Si0.10Layer 110, Se0.90S
0.10Layer 120, and Fe0.76Cr0.24Layer 1
30. This Fe0. 76Cr0.24layer
Plays a major role in the ferromagnetic properties of this material composition.
Yes, Pb0.80Cd0.10Si0.10And Se
0.90S0.10Is mainly due to its electro-optical properties.
Take charge. All three layers have piezoelectric properties.
【0026】後述する装置では、これらの層は基体10
0上に連続的に形成され、Pb0. 80Cd0.10S
i0.10、Se0.90S0.10、及びFe
0.76Cr0.24層はそれぞれ厚さが0.5μmで
ある。In the apparatus described below, these layers are
0, Pb0. 80Cd0.10S
i0.10, Se0.90S0.10, And Fe
0.76Cr0.24Each layer is 0.5 μm thick
is there.
【0027】本発明の組成材料の物理的性質は後述され
る。これらの性質を知ることにより、この組成材料を用
いたメモリ装置の動作を理解することができる。The physical properties of the composition material of the present invention will be described later. By knowing these properties, the operation of a memory device using this composition material can be understood.
【0028】背景によれば、強磁性体は、外部磁界が存
在しないところで、永久磁界を形成する。このような材
料は、磁気双極子として知られている多数の極小磁石の
かたちで説明される。強磁性体にかけられた外部磁界
は、印加磁界の方向に材料内の磁気双極子を整列させ、
それによりその材料内の全磁界は外部磁界と整列された
磁気双極子によって生起した磁界の合計となる。外部磁
界が途絶えても、磁気双極子の配列は変わらず、それに
よりその材料内に一定の磁界を生起させる。磁気情報蓄
積は、強磁性体材料のこの性質を基礎としている。According to the background, a ferromagnetic material forms a permanent magnetic field in the absence of an external magnetic field. Such materials are described in the form of a number of tiny magnets known as magnetic dipoles. An external magnetic field applied to the ferromagnet aligns the magnetic dipoles in the material in the direction of the applied magnetic field,
The total magnetic field in the material is then the sum of the magnetic fields generated by the magnetic dipoles aligned with the external magnetic field. When the external magnetic field is interrupted, the arrangement of the magnetic dipoles does not change, thereby creating a constant magnetic field in the material. Magnetic information storage is based on this property of ferromagnetic materials.
【0029】図2は、典型的な強磁性材料の磁化曲線例
である。また、磁化曲線はBHループとして参照され
る。この図において、y軸は誘導磁気Bを表し、x軸は
外部磁界の磁界強度Hを表している。このように、BH
ループは磁界強度Hに対する誘導磁気Bの変化を示して
いる。FIG. 2 is an example of a magnetization curve of a typical ferromagnetic material. Also, the magnetization curve is referred to as a BH loop. In this figure, the y-axis represents the induction magnetism B, and the x-axis represents the magnetic field strength H of the external magnetic field. Thus, BH
The loop shows the change in the induction magnetism B with respect to the magnetic field strength H.
【0030】さらに詳細に図2のBHループを解析す
る。最初、強磁性材料の磁気双極子の方向は全方向に均
一に分散されていると仮定すると、外部磁界がない場
合、Bの合計値はゼロ(曲線上のポイント“a”)とな
る。強磁性材料に外部磁界がかけられると、Hが増加す
るにつれてB値は徐々に増加し、誘導磁気Bが飽和しは
じめるポイント(曲線上のポイント“b”)に到達す
る。換言すれば、Hがある値に到達すると、Hが例え増
加しても、Bは実質的にB0にとどまる。飽和後、外部
磁界がH=0まで減少しても、誘導磁気Bはポイント
“a”(B=0)には戻らない。かわりに、B値はほぼ
B=B0(曲線上のポイント“c”)のままである。The BH loop of FIG. 2 will be analyzed in further detail. Initially, assuming that the directions of the magnetic dipoles of the ferromagnetic material are uniformly distributed in all directions, the total value of B will be zero (point "a" on the curve) in the absence of an external magnetic field. When an external magnetic field is applied to the ferromagnetic material, the B value gradually increases as H increases, and reaches a point (point “b” on the curve) where the induced magnetic field B starts to saturate. In other words, when H reaches a certain value, B remains substantially at B 0 even if H increases. After saturation, the induced magnetic field B does not return to point "a" (B = 0) even if the external magnetic field decreases to H = 0. Instead, the B value remains approximately at B = B 0 (point “c” on the curve).
【0031】ポイント“c”で、外部磁界Hの方向が逆
転される。外部磁界は、ほぼH=−Hcに磁界Bの極性
を変え、ポイント“e”で、磁界は反対の極性B=−B
0で飽和する。At point "c", the direction of the external magnetic field H is reversed. The external magnetic field changes the polarity of the magnetic field B to approximately H = -Hc, and at point "e" the magnetic field has the opposite polarity B = -B
Saturates at zero .
【0032】磁界強度Hを増加すると、図1に示されて
いるようにBはポイント“e”からポイント“b”に変
化する。As the magnetic field strength H increases, B changes from point "e" to point "b" as shown in FIG.
【0033】図3は本発明に係る組成材料のBHループ
を図示している。図2と同様に、x軸は外部磁界の磁界
強度Hを表し、y軸は誘導磁気Bを表している。本発明
に係る組成材料について、BHループの形状は、y軸と
B=0でのBHループとの間の角度αが1゜以下であ
り、実質的に正方形である点が重要である。磁化曲線が
実質的に正方形であるために、誘導磁気Bは、安定的
に、2つのディスクリートで安定な状態+B0及び−B
0の一つになる。その結果、この新規な組成材料は2進
数情報を記憶するのに好適である。FIG. 3 shows a BH loop of the composition material according to the present invention. 2, the x-axis represents the magnetic field strength H of the external magnetic field, and the y-axis represents the induced magnetism B. It is important for the composition material according to the present invention that the shape of the BH loop is that the angle α between the y-axis and the BH loop at B = 0 is 1 ° or less and is substantially square. Due to the substantially square shape of the magnetization curve, the induced magnetism B is stably stable in two discrete and stable states + B 0 and -B
One of 0 . As a result, the new composition material is suitable for storing binary information.
【0034】また、本発明に係る組成材料は圧電特性も
持っている。一般に、圧電材にかかる機械的な圧力が減
少すると、圧電電圧が生起する。本発明では、組成材料
にかかる機械的な圧力が、組成材料内の層平面に実質的
に直角方向で減少すると、圧電電圧が前記層を横切って
生起する。本発明では、機械的な圧力の変化は、組成材
料の磁気状態の変化によって引き起こされる。The composition material according to the present invention also has piezoelectric characteristics. Generally, when the mechanical pressure on the piezoelectric material decreases, a piezoelectric voltage is generated. In the present invention, when the mechanical pressure on the composition material decreases substantially perpendicular to the plane of the layer in the composition material, a piezoelectric voltage is developed across said layer. In the present invention, the change in mechanical pressure is caused by a change in the magnetic state of the composition material.
【0035】図4(a)に図示の構造は本発明の圧電特
性を示している。その作動についての説明は図4(b)
−(j)に示されている。The structure shown in FIG. 4A shows the piezoelectric characteristics of the present invention. The operation is explained in FIG.
-(J).
【0036】図4(a)において、構造190は本発明
の組成材料の2つの層から構成されている。詳しくは、
この構造は、第1のFeCr層200、第1のSeS層
210、第1のPbCdSi層220、第2のPbCd
Si層240、第2のSeS層240、第2のFeCr
層250から構成される。さらに、ワイヤ260が、上
記層に平行に、この構造の中心を通っている。Referring to FIG. 4A, the structure 190 is composed of two layers of the composition material of the present invention. For more information,
This structure includes a first FeCr layer 200, a first SeS layer 210, a first PbCdSi layer 220, a second PbCd
Si layer 240, second SeS layer 240, second FeCr
It is composed of a layer 250. In addition, a wire 260 passes through the center of the structure, parallel to the layer.
【0037】図4(b)に示されているように、電流が
図面ページに入る方向にワイヤに流されると、円Brで
示されているように矢印で示された時計回り方向に、ワ
イヤの周囲に実質的に環状の磁界が生起する。矢印27
0は、この外部磁界の下でのFeCr層200、250
内の磁気双極子の方向を示している。図4(b)に示さ
れているように、この構造を、ワイヤ260に直交する
垂直軸265について対称な2つの部分275、280
に分割すれば、275、280の双極子配列は、図4
(c)において矢印282、284で示されたN極及び
S極を有する同じ強度の2つの磁石に等しい。各矢印の
長さは対応する磁石の誘導磁気Bの大きさを表してい
る。各磁石のS極SとN極Nとの間の吸引力によって、
蓄積媒体は、その構造の層の垂直方向に機械的に押圧さ
れる。As shown in FIG. 4 (b), when a current is applied to the wire in a direction to enter the drawing page, the wire is moved in a clockwise direction indicated by an arrow as indicated by a circle Br. , A substantially annular magnetic field is generated. Arrow 27
0 indicates that the FeCr layers 200, 250
Shows the direction of the magnetic dipoles inside. As shown in FIG. 4 (b), this structure is divided into two parts 275, 280 symmetric about a vertical axis 265 perpendicular to the wire 260.
275, 280, the dipole arrangement of FIG.
Equivalent to two magnets of the same strength with north and south poles indicated by arrows 282, 284 in (c). The length of each arrow represents the magnitude of the induced magnetism B of the corresponding magnet. By the attractive force between the S pole S and the N pole N of each magnet,
The storage medium is mechanically pressed in the vertical direction of the layers of the structure.
【0038】誘導磁気BrのBHループは図4(d)に
示されている。前述したように、BHループは実質的に
正方形で、2つのディスクリートで安定な磁気状態+B
0と−B0を示す。The BH loop of the induced magnetic Br is shown in FIG. As described above, the BH loop is substantially square and has two discrete and stable magnetic states + B
It represents 0 and -B 0.
【0039】さらに、磁界は、+B0と−B0との間の
変換を生じさせる、磁界強度の大きさとして定義される
臨界磁界強度Hcを有する。その結果、HがHcよりも大
きいければ、誘導磁気Brは+B0値となる。Hが−H
cよりも小さいときは、Brは−B0値となる。Furthermore, the magnetic field has a critical magnetic field strength Hc, defined as the magnitude of the magnetic field strength, which causes a conversion between + B 0 and −B 0 . As a result, if Ikere size than H is Hc, induced magnetism Br becomes + B 0 value. H is -H
is smaller than c is, Br becomes -B 0 value.
【0040】当初、印加外部磁界の下で、磁気状態が、
誘導磁気が+B0である図4(d)の曲線上のポイント
“a”であると仮定する。蓄積媒体の磁気状態を+B0
から−B0へ変更するために、ワイヤ260を通る電流
が磁界強度Hを減少させるために小さくされる。電流が
ゼロのとき、磁気強度Hもゼロ(BHループ上のポイン
ト“b”)となる。既述したように、強磁性特性のため
に、外部磁界がなくなっても、蓄積媒体の磁気状態はB
0のままである。すなわち、誘導磁気B0で表される情
報が保持される。Initially, under an applied external magnetic field, the magnetic state becomes
Assume that the point is “a” on the curve of FIG. 4D where the induced magnetism is + B 0 . Set the magnetic state of the storage medium to + B 0
To change from to −B 0 , the current through wire 260 is reduced to reduce magnetic field strength H. When the current is zero, the magnetic intensity H is also zero (point “b” on the BH loop). As described above, due to the ferromagnetic properties, the magnetic state of the storage medium is B even when the external magnetic field disappears.
It remains at 0 . That is, the information represented by the induced magnetic B 0 is held.
【0041】電流の方向が逆転すると、磁界強度は減少
し続ける。ポイント“c”で誘導磁気BはB0よりも小
さいBc値に到達する。このポイントで、図4(e)に
示されているように双極子モーメントは、双極子が反対
方向に再配列を始めるために、減少し続ける。その結
果、FeCr層200、250の吸引力により層にかか
る機械的な圧力は減少し続ける。層の圧力変化によっ
て、圧電電圧が層を横切って垂直に生起する。H=−H
c及び誘導磁気Bがゼロであるポイント“c”で、層に
かかる圧力は、双極子が逆方向に配列されるために最小
となる。このポイントで、誘起圧電電圧は、層の圧力変
化が最大となるために、最大値に達する。When the direction of the current is reversed, the magnetic field strength continues to decrease. Induced magnetism B at point "c" reaches the smaller Bc value than B 0. At this point, the dipole moment continues to decrease as shown in FIG. 4 (e), as the dipole begins to rearrange in the opposite direction. As a result, the mechanical pressure applied to the FeCr layers 200, 250 by the attraction force of the layers continues to decrease. A change in the pressure of the layer causes a piezoelectric voltage to develop vertically across the layer. H = -H
At point "c" where c and the induced magnetic field B are zero, the pressure on the layer is minimized because the dipoles are arranged in opposite directions. At this point, the induced piezoelectric voltage reaches a maximum because the pressure change in the layer is at a maximum.
【0042】Hが−Hc以下で減少し続けるにつれて、
磁気状態はポイント“d”からポイント“e”へ変換
し、次いで第2の安定状態B=−B0に到達するポイン
ト“f”へ変換する。図4(f)は、ポイント“f”で
磁極が逆転することを図示している。このように、ポイ
ント“f”で、層上の機械的圧力はその初期値へ戻り、
圧電電圧を減少させる。さらに逆向きの電流を増加させ
ても(ポイント“f”から“g”へ)双極子モーメント
の大きさは増加せず、したがって、層の機械的な圧力は
増加しない。As H continues to decrease below -Hc,
Magnetic states is converted into point "e" from the point "d", then converted to a point "f" to reach the second stable state B = -B 0. FIG. 4F illustrates that the magnetic pole is reversed at the point “f”. Thus, at point "f", the mechanical pressure on the layer returns to its initial value,
Decrease the piezoelectric voltage. Increasing the current in the opposite direction (from point "f" to "g") does not increase the magnitude of the dipole moment and therefore does not increase the mechanical pressure of the layer.
【0043】図4(g)は、B0が−B0に変化する間
の、図4(d)のBHループ上の幾つかのポイントに対
応する圧電電圧を示している。図4(h)では、電流パ
ルスに応答して生起した圧電電圧が時間領域で図示され
ている。前記圧電電圧は一つの圧電電圧パルスであり、
電流パルスの印加時点よりも遅延している。ワイヤに印
可される電流パルスはB0から−B0へ変換するのに十
分な強度−Iを有している。[0043] FIG. 4 (g) is between the B 0 changes to -B 0, shows a piezoelectric voltage corresponding to some point on the BH loop of Fig. 4 (d). In FIG. 4H, the piezoelectric voltage generated in response to the current pulse is shown in the time domain. The piezoelectric voltage is one piezoelectric voltage pulse,
It is later than the application point of the current pulse. Current pulse is applied to the wire has a sufficient strength -I to convert from B 0 to -B 0.
【0044】同様に、磁気状態−B0からB0への変換
はマイナスの圧電電圧パルスを生起する。[0044] Similarly, the conversion from the magnetic state -B 0 to B 0 is occurring a negative piezoelectric voltage pulse.
【0045】図4(d)に図示されているように、Hc
よりも大きい強度を持つ磁界を生起する電流が磁気状態
間の変換のために必要である。しかしながら、Bを図4
(e)のポイント“c”で示された値とする強度よりも
小さい電流が印加されると、磁気状態は不安定なものと
なる。この場合、誘導磁気BはB0値(ポイント
“b”)とBc値(ポイント“c”)との間を振動する
ことになる。このような振動に応じて生じた圧電電圧パ
ルスが図4(i)に示されている。圧電電圧パルスの強
度V2は+B0から−B0(図4(g))への変換によ
って生じるパルス強度よりも小さい。As shown in FIG. 4D, Hc
A current that produces a magnetic field with a greater intensity is required for conversion between magnetic states. However, FIG.
If a current smaller than the intensity indicated by the point “c” in (e) is applied, the magnetic state becomes unstable. In this case, the induction magnetic B will oscillate between B 0 value (point "b") Bc value (point "c"). FIG. 4 (i) shows a piezoelectric voltage pulse generated in response to such vibration. Strength of the piezoelectric voltage pulse V2 is from + B 0 -B 0 smaller than the pulse intensity caused by the conversion into (FIG. 4 (g)).
【0046】図4(j)はBをBc値とする電流パルス
を示している。この電流に応じて生起した圧電電圧パル
スが図の下部に示されている。陰影領域は2つの状態
(Bc及び+B0)の間の振動を反映しており、オシロ
スコープ上で見ることができる。続いて説明されるよう
に、揺乱を与えるが磁気状態の変更はもたらさない前記
電流に応じて生起された圧電電圧が磁気的に記憶された
情報を読み出すために用いられる。FIG. 4 (j) shows a current pulse in which B is a Bc value. The piezoelectric voltage pulse generated in response to this current is shown at the bottom of the figure. The shaded area reflects the oscillation between the two states (Bc and + B 0 ) and is visible on an oscilloscope. As will be explained subsequently, a piezoelectric voltage generated in response to the current that perturbs but does not change the magnetic state is used to read magnetically stored information.
【0047】図5(a)及び(b)は、本発明の好適な
実施例に係るメモリ装置290の部分断面図(非縮尺)
及び上面図を示している。このメモリ装置は、シリコン
平面基体330、その基体面上に形成された第1のアド
レスライン320、前記基体の反対面に形成され第1ラ
インに直交する第2のアドレスライン340から構成さ
れる。本発明に係る材料層の第1のセット310及び第
2のセット350は、基体の反対面にアドレスライン上
に配置される。電極300、360は、この組成材料の
層310、350にそれぞれ接続される。FIGS. 5A and 5B are partial cross-sectional views (not to scale) of a memory device 290 according to a preferred embodiment of the present invention.
And a top view. This memory device comprises a silicon planar substrate 330, a first address line 320 formed on the surface of the substrate, and a second address line 340 formed on the opposite surface of the substrate and orthogonal to the first line. A first set 310 and a second set 350 of material layers according to the present invention are disposed on address lines on opposite sides of the substrate. The electrodes 300, 360 are connected to layers 310, 350 of this composition material, respectively.
【0048】第1及び第2のアドレスラインは幅約2μ
m、厚さ約1μmの銀の帯線である。図示したように、
隣接するアドレスラインの間隔は約9−20μmで、メ
モリ装置の要求密度に依存する。例えば、一つの実施例
では、その間隔は9.5μmであり、他の実施例では1
9μmである。それぞれのセットの材料層310、35
0は、2つのFeCr層が最外側となるSi基体上のア
ドレスライン320、340の一つの上に順番に形成さ
れたPb0.80Cd0.10Si0.10層、Se
0.90S0.10層、及びFe0.76Cr0.24
層からなる。また、各層は好ましくは厚さが0.5μm
であり、したがって各セットは1.5μmとなる。各層
は、Bi、Ag、O及びNが均質に充填されている。好
ましくは、基体は厚さが40μmであり、電極は1μm
厚さの銀層である。The first and second address lines have a width of about 2 μm.
m, a silver strip having a thickness of about 1 μm. As shown,
The spacing between adjacent address lines is about 9-20 μm, depending on the required density of the memory device. For example, in one embodiment, the spacing is 9.5 μm;
9 μm. Each set of material layers 310, 35
0 is a Pb 0.80 Cd 0.10 Si 0.10 layer sequentially formed on one of the address lines 320 and 340 on the Si substrate on which the two FeCr layers are outermost, and Se
0.90 S 0.10 layer and Fe 0.76 Cr 0.24
Consists of layers. Each layer preferably has a thickness of 0.5 μm.
And therefore each set is 1.5 μm. Each layer is homogeneously filled with Bi, Ag, O and N. Preferably, the substrate is 40 μm thick and the electrodes are 1 μm
It is a thick silver layer.
【0049】本装置の製造は、まず、厚さ40μmシリ
コン平面基体の反対面に厚さ1μm金属(好ましくは
銀)層を被覆することから始まる。あるいは、BaF2
のような別の材料でつくられた基体がSi基体の代わり
に使用されうる。被覆は、熱蒸発、電子線蒸発、スパッ
タリングのような通常の技術を用いて行われる。次い
で、被覆銀層はフォトリソグラフィによりパターン化さ
れ、それぞれが約2μmの幅となる1組の金属ストリッ
プを形成するようにエッチングされる。Si基体の一つ
の側の1組のストリップは他の側のストリップと直交す
る。前記基体の両側のストリップはクロスバー構造とな
っている。次いで、Pb0.80Cd0.1 0Si
0.10、Se0.90S0.10、及びFe0.76
Cr0.24が順に被覆される。被覆に先立ち、前記層
の元素は、それぞれの必要な元素の適正量の粉末を混合
することによりつくられる。各元素の粉末の量は、対応
する層における元素の要求比率に一致している。例え
ば、Pb0.80Cd0.10Si0 .10の被覆につ
いては、Pb、Cd及びSi粉末の層は80:10:1
0比で混合される。Pb、Cd及びSiが十分に混合さ
れた後、その混合物は、選択された被覆技術用の適切な
材料ソースを形成するべく、加圧され、か焼される。S
e0.90S0.10及びFe0.76Cr0.24の
被覆ソース材料は、同様につくられる。The manufacture of this device was performed first with a 40 μm thick silicon
A 1 μm thick metal (preferably,
Silver) layer. Alternatively, BaF2
Substrate made of another material such as
Can be used for Coating is performed by thermal evaporation, electron beam evaporation,
This is done using conventional techniques such as taring. Next
The coated silver layer is patterned by photolithography.
And a set of metal strips, each about 2 μm wide.
Etched to form a loop. One of Si base
The set of strips on one side is orthogonal to the strips on the other side.
You. The strips on both sides of the base have a crossbar structure.
ing. Then, Pb0.80Cd0.1 0Si
0.10, Se0.90S0.10, And Fe0.76
Cr0.24Are sequentially coated. Prior to coating, the layer
Elements are mixed with the appropriate amount of powder for each required element
It is made by doing. The amount of powder for each element corresponds
The required ratio of the elements in the layer to be formed. example
If Pb0.80Cd0.10Si0 . 10About the coating
The layers of Pb, Cd and Si powder are 80: 10: 1
Mix at 0 ratio. Pb, Cd and Si are well mixed
After being mixed, the mixture is
Pressed and calcined to form a material source. S
e0.90S0.10And Fe0.76Cr0.24of
Coated source materials are similarly made.
【0050】Pb0.80Cd0.10Si0.10、
Se0.90S0.10及びFe0 .76Cr0.24
層は、次いで、基体の両側に順に被覆される。この被覆
は、周知の方法により実行される。例えば、好適な実施
例では、プラズマスパッタリング技術が多層構造をつく
るために用いられる。各層がスパッタリングにより被覆
された後、その層の温度が約500℃まで急速に上昇し
(例えば、約1.5秒)、次いで、つぎの層の被覆のた
めにほぼ室温までに冷却される。通常行われているよう
に、スパッタリングはArガスを用いて真空内で行われ
る。既述したように、Pb0.80Cd0.10Si
0.10、Se0.90S0.10及びFe0.76C
r0.24層のそれぞれは厚みが0.5μmであり、2
つのFeCr層が最外側にある基体の反対面に厚さ1.
5μmの2つの構造体が形成される。Pb0.80Cd0.10Si0.10,
Se0.90S0.10And Fe0 . 76Cr0.24
The layers are then sequentially coated on both sides of the substrate. This coating
Is performed by a known method. For example, the preferred implementation
In the example, plasma sputtering technology creates a multilayer structure
Used to Each layer is coated by sputtering
After that, the temperature of the layer rapidly rises to about 500 ° C.
(Eg, about 1.5 seconds) and then the next layer
To about room temperature. As usual
Sputtering is performed in a vacuum using Ar gas.
You. As described above, Pb0.80Cd0.10Si
0.10, Se0.90S0.10And Fe0.76C
r0.24Each of the layers is 0.5 μm thick and 2
One FeCr layer has a thickness of 1. on the opposite side of the outermost substrate.
Two 5 μm structures are formed.
【0051】次いで、Bi、Ag、0及びNが、Bi2
O3及びAgNO3を含有する高温電解液を用いた電解
プロセスによって層に添加される。電解は、容器の底部
に撹拌手段を持つステンレススティール容器内の純水を
97℃に加熱することにより行われる。添加粉末の重量
比は、好ましくは、Bi2O3が40%及びAgNO 3
が60%である。これらの粉末の量は電解液中において
所期の電流が得られるように調整される。粉末を添加し
た後、電解液は97℃に維持され、均質な溶液を形成す
るように少なくとも1時間連続して撹拌される。Next, Bi, Ag, 0 and N are Bi2
O3And AgNO3Using High Temperature Electrolyte Containing Oxygen
Added to the layer by the process. Electrolysis is at the bottom of the vessel
Pure water in a stainless steel container with stirring means
This is done by heating to 97 ° C. Weight of added powder
The ratio is preferably Bi2O3Is 40% and AgNO 3
Is 60%. The amount of these powders in the electrolyte
It is adjusted to obtain the expected current. Add the powder
After that, the electrolyte is maintained at 97 ° C. to form a homogeneous solution.
Stirring for at least one hour.
【0052】電解プロセスに先立ち、基体の両側の全て
の金属ストリップは単一の電極を形成するように接続さ
れる。次いで、基体は温度97℃に維持された電解液中
に浸され、継続して撹拌される。好ましくは、多数の基
体が同時に電解液中に浸される。例えば、100個の1
cm×1cmの基体が同時に処理される。この場合、全
ての基体の金属ストリップは単一の電極に接続されるべ
きである。Prior to the electrolytic process, all metal strips on both sides of the substrate are connected to form a single electrode. Next, the substrate is immersed in an electrolyte maintained at a temperature of 97 ° C. and continuously stirred. Preferably, multiple substrates are simultaneously immersed in the electrolyte. For example, one hundred
A cm × 1 cm substrate is processed simultaneously. In this case, the metal strips of all the substrates should be connected to a single electrode.
【0053】完全な電解プロセスは45日要する。毎
日、同じプロセスのサイクルが繰り返される。そのサイ
クルの最初の10時間の間は、基体に+60Vの電圧が
印加され、その後の14時間は−60Vの電圧が基体に
印加される。ステンレススチールの容器はいつも接地電
圧に保たれる。また、電解プロセスの間、12時間毎
に、容器内の基体群の位置は処理を均一にするために配
置換えされる。前記プロセスの間中、電解液は継続的に
撹拌される。The complete electrolysis process takes 45 days. Every day, the same process cycle is repeated. During the first 10 hours of the cycle, a voltage of +60 V is applied to the substrate, and for the next 14 hours, a voltage of -60 V is applied to the substrate. Stainless steel containers are always kept at ground voltage. Also, every 12 hours during the electrolysis process, the position of the substrates in the vessel is rearranged to make the process uniform. During the process, the electrolyte is continuously stirred.
【0054】前記プロセスの間中、電解液中の電流強度
はモニターされる。図12(a)は、前記プロセスの初
めの40日間の電流アンペアIを図示している。日数が
水平軸“t”上に示されている。図12(b)は最後の
5日間の電流Iの値を図示している。電流IはmA単位
である。Throughout the process, the current intensity in the electrolyte is monitored. FIG. 12 (a) illustrates the current amperes I for the first 40 days of the process. The number of days is shown on the horizontal axis "t". FIG. 12B illustrates the value of the current I for the last five days. The current I is in mA.
【0055】45日目の最後に、電極が基体から外さ
れ、基体は電解液から引き出される。この時点で、上述
した元素のイオンは十分に多層構造体に浸透する。異な
る実施例では、イオン注入技術がこれらの元素を多層構
造体に導入するのに用いられることに留意すべきであ
る。基体の両面上のこの組成材料は、その後、その表面
が十分滑らかになるまで、研磨される。続いて、厚さ約
1μmの銀層が、電極300、360を形成するべく各
基体の表面に被覆される。At the end of the 45th day, the electrodes are detached from the substrate and the substrate is withdrawn from the electrolyte. At this point, the ions of the above-described elements sufficiently penetrate the multilayer structure. It should be noted that in different embodiments, ion implantation techniques are used to introduce these elements into the multilayer structure. The composition material on both sides of the substrate is then polished until its surface is sufficiently smooth. Subsequently, a silver layer having a thickness of about 1 μm is coated on the surface of each substrate to form the electrodes 300 and 360.
【0056】この手順が終了すると、新規な2次元のメ
モリアレーが製造されたことになる。直交するアドレス
ライン320、340の各交差部近傍の領域がメモリセ
ルとなる。When this procedure is completed, a new two-dimensional memory array is manufactured. A region near each intersection of the orthogonal address lines 320 and 340 becomes a memory cell.
【0057】より詳細には、図5(a)と図5(b)に
示されているように、Si基体の低面上の1セットの金
属ストリップが第1のセットのアドレスライン(Xライ
ン)を形成し、基体の上面上の1セットの金属ストリッ
プが第2のセットのアドレスライン(Yライン)を形成
する。2つの電流Ii及びIjが、それぞれXラインの
あるラインXiに及びYラインのあるYjに同時に印加
されると、Xi及びYjの交差部のメモリ装置(i、
j)が選択されることになる。電流Ii、Ijの強度及
び極性を正しく選ぶことによって、情報がメモリ装置
(i,j)に記憶され、読み出される。このように、本
発明に係るメモリ装置からなるメモリアレーはランダム
アクセス可能である。More specifically, as shown in FIGS. 5 (a) and 5 (b), one set of metal strips on the lower surface of the Si substrate is provided with a first set of address lines (X lines). ), And one set of metal strips on the top surface of the substrate form a second set of address lines (Y lines). When two currents Ii and Ij are applied simultaneously to a line Xi with an X line and to a Yj with a Y line, respectively, the memory device (i, i,
j) will be selected. By properly choosing the intensity and polarity of the currents Ii, Ij, information is stored and read out in the memory device (i, j). As described above, the memory array including the memory device according to the present invention can be randomly accessed.
【0058】一つのセル中に情報を記憶するプロセスは
図6(a)、6(b)、7(c)、7(b)、8
(a)、8(b)、9(a)及び9(b)、図10及び
図11から明白である。図6(a)及び(b)は本メモ
リ装置の単一セルの上面図である。The process of storing information in one cell is shown in FIGS. 6 (a), 6 (b), 7 (c), 7 (b), 8
(A), 8 (b), 9 (a) and 9 (b), which are evident from FIGS. 10 and 11. 6A and 6B are top views of a single cell of the present memory device.
【0059】直交するアドレスライン325、345
は、図6(a)に図示のように、セルを4つの区画37
0、375、380及び385に区画する。後述するよ
うに、第1の情報ビットは区画370及び380に磁気
的に記憶され、第2ビットは区画375及び385に磁
気的に記憶される。簡明を期すために、第1の情報ビッ
トが記憶される区画370及び380は、まとめて担体
“a”とされ、第2ビットが記憶される区画375及び
385はまとめて担体“b”とされる。The orthogonal address lines 325, 345
As shown in FIG. 6A, the cell is divided into four sections 37.
0, 375, 380 and 385. As described below, the first bit of information is magnetically stored in sections 370 and 380, and the second bit is magnetically stored in sections 375 and 385. For simplicity, the sections 370 and 380 where the first information bits are stored are collectively referred to as carrier "a" and the sections 375 and 385 where the second bits are stored are collectively referred to as carrier "b". You.
【0060】1ビットの情報をメモリ装置の一つの担体
に記憶するために、特定の強度と極性を有する2つの電
流が第1及び第2のアドレスライン印加される。情報
は、2つの電流を前記アドレスラインに印加し、上下部
電極間に生じた圧電電圧を検知することにより取り出さ
れる。第1のアドレスラインに印加された電流はIiと
して表され、第2のアドレスラインに印加された電流は
Ijとして表される。IiとIjの向きはアドレスライ
ンに書き込まれた矢印で示されている。好適な実施例で
は、電流IiとIjは同じ強度I0である。各電流は、
矢印390及び395で示されているように、アドレス
ラインの周囲に誘導環状磁界を生起させる。To store one bit of information on one carrier of the memory device, two currents having a particular strength and polarity are applied to the first and second address lines. Information is extracted by applying two currents to the address line and detecting a piezoelectric voltage generated between the upper and lower electrodes. The current applied to the first address line is represented as Ii, and the current applied to the second address line is represented as Ij. The directions of Ii and Ij are indicated by arrows written on the address lines. In the preferred embodiment, current Ii and Ij have the same intensity I 0. Each current is
An induced annular magnetic field is created around the address line, as indicated by arrows 390 and 395.
【0061】各区画においてIi及びIjによって生じ
た磁界Bi及びBjの方向は図6(a)及び(b)に図
示されている。ドット(・)は前記磁界が上向き方向で
あることを示し、クロス(×)は磁界が逆向きで下向き
であることを示している。The directions of the magnetic fields Bi and Bj generated by Ii and Ij in each section are shown in FIGS. 6 (a) and 6 (b). A dot (•) indicates that the magnetic field is in the upward direction, and a cross (x) indicates that the magnetic field is in the opposite direction and is downward.
【0062】図6(a)に図示のように、区画485及
び475(担体“b”)において、Bi及びBjは逆向
きであり、これにより互いに打ち消しあう。このため、
図6(a)に図示の電流は、担体“b”内に記憶された
情報に影響を与えない。反対に、区画470及び480
(担体“a”)では、磁界Bi及びBjは同一方向に誘
起される。その結果、これらの磁界は互いに強め合い、
その結果、記憶された情報を変更することが可能とな
る。As shown in FIG. 6 (a), in compartments 485 and 475 (carrier "b"), Bi and Bj are in opposite directions, thereby canceling each other. For this reason,
The current shown in FIG. 6 (a) does not affect the information stored in the carrier "b". Conversely, compartments 470 and 480
In (carrier "a"), the magnetic fields Bi and Bj are induced in the same direction. As a result, these fields strengthen each other,
As a result, the stored information can be changed.
【0063】このように、アドレスラインに印加される
同じ極性で同じ強さの電流は、担体“a”の磁気状態だ
けに影響を及ぼし、これによりこの担体を選択すること
になる。同様に、2つの負のパルスも選択し、担体
“a”中にデータを記憶する。また、担体“a”を選択
する電流の強度は、その合計の効果が担体“b”中の磁
気状態を変えない限り、等しくなくともよいことに留意
すべきである。Thus, a current of the same polarity and strength applied to the address line affects only the magnetic state of carrier "a", thereby selecting this carrier. Similarly, select the two negative pulses and store the data in carrier "a". It should also be noted that the magnitude of the current selecting carrier "a" may not be equal, as long as the combined effect does not change the magnetic state in carrier "b".
【0064】図6(b)は担体“b”を選択するプロセ
スを図示している。反対の極性Ii=+I0及びIj=
−I0を有する電流が第1及び第2のアドレスラインに
それぞれ印加される。上述したドットとクロスを用いて
示すように、担体“a”において、この電流によって生
じた磁界は、その磁気状態に影響を及ぼさずに互いに打
ち消し合う。しかしながら、担体“b”においては上記
電流によって生じた磁界は互いに強め合い、その結果担
体“b”が選択される。FIG. 6 (b) illustrates the process of selecting carrier "b". Opposite polarity Ii = + I 0 and Ij =
Current having a -I 0 is applied to the first and second address lines. As shown using the dots and crosses described above, in carrier "a", the magnetic fields generated by this current cancel each other out without affecting its magnetic state. However, in carrier "b", the magnetic fields generated by the current reinforce each other, so that carrier "b" is selected.
【0065】同様に、2つのアドレスラインに印加され
た電流Ii=−I0及びIj=+I 0も担体“b”を選
択する。このように、同じ強さであるが極性が反対の2
つの電流は、情報を記憶及び読み出す際に担体“b”を
選択する。Similarly, the signals applied to the two address lines
Current Ii = -I0And Ij = + I 0Also select carrier “b”
Select. Thus, two of the same strength but of opposite polarity
Currents carry the carrier "b" when storing and reading information.
select.
【0066】情報を記憶するために、合計された2つの
電流の強さは、磁気状態B0及び−B0間の一つの担体
を磁化するのに十分大きなものとすべきである。さら
に、合計された2つの電流の強さは、単一の電流だけで
一つの担体の磁気状態を変えることができない程度に十
分小さくすべきである。メモリアレーにおいて、一つの
担体だけが一つのアドレスライン上の信号によって選択
されることを保証することが肝要である。In order to store information, the sum of the two current strengths should be large enough to magnetize one carrier between the magnetic states B 0 and -B 0 . Furthermore, the strength of the two currents combined should be small enough that a single current cannot change the magnetic state of one carrier. In a memory array, it is important to ensure that only one carrier is selected by the signal on one address line.
【0067】情報を読み出すために、合計された2つの
電流の強さは、誘起磁界が担体の磁化状態を変えるほど
強くない程度に、小さくすべきである。しかしながら、
合計強度は、担体の磁気状態を乱す程度とし、これによ
り蓄積媒体を横切って圧電電圧が生起される。上述した
ように、この圧電電圧の方向は、その担体内に記憶され
た2進数データを表している。For reading out the information, the magnitude of the two currents summed should be small enough that the induced magnetic field is not strong enough to change the magnetization state of the carrier. However,
The total strength is such that it disrupts the magnetic state of the carrier, which produces a piezoelectric voltage across the storage medium. As mentioned above, this direction of the piezoelectric voltage represents the binary data stored in the carrier.
【0068】図7(a)は、図示のように、2つのアド
レスライン上の同期電流パルスを用いて、担体“a”中
に2進数“1”を書き込むプロセスを示している。最
初、アレーの全てのセルは、−B0の誘導磁気に対応す
る“0”状態にあるものと仮定される。2進数“1”を
書き込むために、2つの同期電流パルスIi=+20μ
A及びIj=+20μAが2つのアドレスラインにそれ
ぞれ印加される。これにより、組成材料のFeCr層を
磁化する磁界Hが生起される。これらの層の誘導磁気B
aは、矢印を有する閉ループとして図7(a)に示され
ている。既述の寸法を有する図5の構造に関し、2つの
ディスクリートな状態間の変換に要する臨界磁界強度H
cを生起するのに必要な強度の臨界電流Icは、ほぼ3
5μAである。2つのパルスが同期するセルでは、2つ
の+20μAの電流が、40μAを印加することにより
生起されることになる磁界Hをつくりだす。この電流は
Icよりも大きいために、誘導磁気はB0になり、その
結果、2進数“1”が記憶される。前述したように、パ
ルスが閉じた後も、セルBaにおける誘導磁気はB0に
等しいままで、その結果、2進数“1”は担体“a”中
に保持される。FIG. 7 (a) shows the process of writing a binary "1" into carrier "a" using synchronous current pulses on two address lines as shown. First, all cells of the array are assumed to be in the corresponding "0" state to the induced magnetism of -B 0. Two synchronous current pulses Ii = + 20 μm for writing a binary “1”
A and Ij = + 20 μA are applied to the two address lines, respectively. As a result, a magnetic field H for magnetizing the FeCr layer of the composition material is generated. Induction magnetic B of these layers
a is shown in FIG. 7A as a closed loop with an arrow. For the structure of FIG. 5 having the dimensions described above, the critical magnetic field strength H required for conversion between two discrete states
The critical current Ic of the intensity required to produce c is approximately 3
5 μA. In a cell where two pulses are synchronized, two +20 μA currents create a magnetic field H that will be generated by applying 40 μA. This current is larger than Ic, induced magnetism becomes B 0, As a result, binary "1" is stored. As described above, even after the pulse is closed, the induction of cell Ba magnetic remains equal to B 0, As a result, binary "1" is retained in carrier "a".
【0069】図7(b)に示されているように、担体
“a”に2進数“0”を記憶するために、2つの同期電
流パルスIi=−20μA及びIj=+20μAが2つ
のアドレスラインにそれぞれ印加される。これらの電流
の合計は−Icよりも小さい−40μAであるために、
この電流パルスは磁気状態を+B0から−B0に変え
る。As shown in FIG. 7B, in order to store the binary number "0" in the carrier "a", two synchronous current pulses Ii = -20 .mu.A and Ij = + 20 .mu.A correspond to two address lines. Respectively. Since the sum of these currents is −40 μA, which is smaller than −Ic,
The current pulses will change the magnetic state from + B 0 to -B 0.
【0070】+B0と−B0との間の変換は、この電流
パルスの印加時からΔtの遅れで、第1及び第2の電極
間に圧電電圧パルスを生起させる。圧電パルスは、+B
0から−B0への変換では正であり、−B0から+B0
への変換では負となる。The conversion between + B 0 and −B 0 produces a piezoelectric voltage pulse between the first and second electrodes with a delay of Δt from the application of this current pulse. The piezoelectric pulse is + B
0 to -B 0 is positive and -B 0 to + B 0
Conversion to is negative.
【0071】磁気状態が変わらなければ、圧電パルスは
生じない。したがって、生起圧電電圧パルスは、1ビッ
トの2進数データが記憶されていることを証明するため
に用いられる。If the magnetic state does not change, no piezoelectric pulse occurs. Therefore, the generated piezoelectric voltage pulse is used to prove that 1-bit binary data is stored.
【0072】メモリの担体“a”中に記憶された情報を
読み出すために、2つの同期電流パルスIi=−15μ
A及びIj=−15μAがアドレスラインに印加され
る。臨界電流はIc=−35μAのために、これらの電
流の合計−30μAでは磁気状態を+B0から−B0に
変更することができない。しかしながら、この電流は、
変換させることはないが、磁気状態を乱すのに十分であ
る。図8(a)に図示のように、2進数“1”が担体に
記憶されていると仮定すると、印加電流パルスはBa
を、磁化曲線上の“a”のようなポイントに対応する値
から同曲線上のポイント“b”に対応する値まで変化さ
せる。先に説明したセルの圧電特性のために、この誘導
磁気における変化は、約+15μVの正の圧電電圧を生
起し、“1”がその担体中に記憶されていることを示す
ものである。To read the information stored in the carrier "a" of the memory, two synchronous current pulses Ii = -15 μm
A and Ij = −15 μA are applied to the address line. Since the critical current is Ic = −35 μA, the magnetic state cannot be changed from + B 0 to −B 0 with a total of −30 μA of these currents. However, this current
It does not, but is sufficient to disrupt the magnetic state. As shown in FIG. 8 (a), assuming that a binary "1" is stored in the carrier, the applied current pulse is Ba
From the value corresponding to a point such as “a” on the magnetization curve to the value corresponding to the point “b” on the curve. Due to the piezoelectric properties of the cell described above, this change in induced magnetism produces a positive piezoelectric voltage of about +15 μV, indicating that a “1” is stored in the carrier.
【0073】“0”が担体“a”中に記憶されたなら
ば、印可電流パルスはBaを、曲線上のポイント“c”
に対応する値からポイント“d”に対応する値に変化さ
せる。しかしながら、この場合、担体“a”の誘導磁気
はBa=−B0のままであり、その結果、圧電電圧は全
く生起せず、“0”が記憶されていることを示してい
る。この装置に千種期された情報は、IがIcよりも小
さいため、読み出しプロセスの間変わらない。If a "0" is stored in the carrier "a", the applied current pulse moves Ba to the point "c" on the curve.
From the value corresponding to the point “d” to the value corresponding to the point “d”. However, in this case, the induced magnetism of carrier "a" remains Ba = -B 0, the result, the piezoelectric voltage is not at all occur, "0" indicates that it is stored. The information dumped in this device does not change during the read process because I is less than Ic.
【0074】このデータ読み出しプロセスは、図8
(b)の時間域で図示されている。圧電電圧パルスと同
期電流パルスとの間の遅れはほぼ0.75nsである。This data reading process is shown in FIG.
It is illustrated in the time domain of (b). The delay between the piezoelectric voltage pulse and the synchronization current pulse is approximately 0.75 ns.
【0075】担体“b”についてのデータの記憶及び読
み出しは同様である。図9(a)に図示のように、2つ
の同期電流パルスIi=−20μA及びIj=+20μ
Aがアドレスラインに印加され、担体“b”に“1”を
記憶する。上述したように、この電流パルスは担体
“a”に影響を及ぼさない。パルスが同期するポイント
で磁界が誘起され、これは40μAの電流によって誘起
される磁界に等しい。これはIc=35μAよりも大き
いために、“1”が担体“b”に記憶される。図10
(b)に示されているように、電流パルスIi=+20
μA及びIj=−20μAが担体“b”に“0”を記憶
するために印加される。The storage and readout of data for carrier "b" are similar. As shown in FIG. 9A, two synchronous current pulses Ii = −20 μA and Ij = + 20 μA
A is applied to the address line, storing a "1" in the carrier "b". As mentioned above, this current pulse does not affect the carrier "a". A magnetic field is induced at the point where the pulse is synchronized, which is equivalent to the magnetic field induced by a current of 40 μA. Since this is greater than Ic = 35 μA, “1” is stored on the carrier “b”. FIG.
As shown in (b), the current pulse Ii = + 20
μA and Ij = −20 μA are applied to store “0” in carrier “b”.
【0076】担体“b”における“1”から“0”への
変換により、Δtの時間遅れをもって電極間に負の圧電
電圧パルスが生起し、“0”から“1”への変換によっ
て、正の圧電電圧パルスが生起する。状態が変わらなけ
れば、圧電電圧は全く生じない。The conversion from “1” to “0” on the carrier “b” generates a negative piezoelectric voltage pulse between the electrodes with a time delay of Δt, and the conversion from “0” to “1” causes a positive piezoelectric voltage pulse. Of the piezoelectric voltage pulse occurs. If the state does not change, no piezoelectric voltage is generated.
【0077】担体“b”中に記憶されたデータは、担体
“a”に関連して説明した同様な方法で読み出される。
図10に図示のように、担体“b”中に記憶されたデー
タを読み出すために、2つの同期電流パルスIi=+1
5μA及びIj=−15μAが印加される。これらのパ
ルスの合計は、担体“b”の磁気状態を変えるほど大き
くはない。“0”が記憶されていれば、電流パルスは担
体“b”の誘導磁気Bbを変えることはなく、電極間に
圧電電圧は全く生じない。“1”が記憶されていれば、
印可電流パルスは磁気状態Bb=B0を乱すが、それを
変更することはなく、Δtの遅れで正の圧電電圧パルス
を生起する。このように、担体“b”では、いかなる圧
電電圧パルスも“0”が記憶されていることを示すもの
ではなく、正の圧電電圧パルスが“1”が記憶されてい
ることを示す。The data stored in carrier "b" is read out in a similar manner as described in connection with carrier "a".
As shown in FIG. 10, to read the data stored in the carrier "b", two synchronous current pulses Ii = + 1
5 μA and Ij = −15 μA are applied. The sum of these pulses is not large enough to change the magnetic state of carrier "b". If "0" is stored, the current pulse does not change the induced magnetism Bb of the carrier "b" and no piezoelectric voltage is generated between the electrodes. If “1” is stored,
The applied current pulse disturbs the magnetic state Bb = B 0 , but does not change it, producing a positive piezoelectric voltage pulse with a delay of Δt. Thus, on the carrier "b", no piezoelectric voltage pulse indicates that a "0" is stored, but a positive piezoelectric voltage pulse indicates that a "1" is stored.
【0078】図11は、このメモリ装置の担体“a”及
び“b”にデータを記憶及び読み出すための上記した方
法をまとめたものである。FIG. 11 summarizes the above-described method for storing and reading data on the carriers "a" and "b" of the memory device.
【0079】本発明のメモリ装置から情報を記憶及び読
み出すために他の方法も利用しうる。例えば、2つの同
期電流Ii=+15μA及びIj=+15μAが担体
“a”から情報を読み出すために用いられ得る。同様
に、2つの同期電流Ii=−15μA及びIj=+15
μAが担体“b”から情報を読み出すために用いられ得
る。例えば、担体“a”に“1”を書き込む2つの同期
電流パルスIi=+20μA及びIj=+20μAが印
加され、これらのパルスに応じて生起した圧電電圧が直
前の記憶データを認識し、それにより担体“a”からデ
ータを消去可能に読み出す。Other methods for storing and reading information from the memory device of the present invention may be utilized. For example, two synchronization currents Ii = + 15 μA and Ij = + 15 μA can be used to read information from carrier “a”. Similarly, two synchronous currents Ii = −15 μA and Ij = + 15
μA can be used to read information from carrier “b”. For example, two synchronous current pulses Ii = + 20 μA and Ij = + 20 μA for writing “1” to the carrier “a” are applied, and the piezoelectric voltage generated in response to these pulses recognizes the immediately preceding stored data, and Data is read from “a” in an erasable manner.
【0080】本発明のメモリ装置の長所の一つは、従来
の不揮発性の磁気メモリ装置に比較して低消費電力であ
ることである。すなわち、この装置に用いられた蓄積媒
体は、駆動電流により生じた磁界に対し高感度であるた
めに、各ラインで約20μAという比較的小さな駆動電
流で“0”と“1”間の変換が迅速に行われる。その結
果、データを記憶及び読み出すための消費電力が小さい
のである。一つの実施例において、読み出しにほぼ3.
4×10−10w、1ビットの装置への記憶にほぼ6×
10−10w消費する。One of the advantages of the memory device of the present invention is that it consumes less power than a conventional nonvolatile magnetic memory device. That is, since the storage medium used in this device is highly sensitive to the magnetic field generated by the drive current, conversion between "0" and "1" can be performed with a relatively small drive current of about 20 μA in each line. Done quickly. As a result, power consumption for storing and reading data is small. In one embodiment, the read is approximately 3.
4 × 10 −10 w, almost 6 × for storage in 1-bit device
It consumes 10 −10 w.
【0081】検知電極間に生じた圧電電圧としての情報
の読み出しは、本質的に従来の磁気メモリ装置における
ような生起誘起圧電電圧よりも高速である。The reading of information as a piezoelectric voltage generated between the sensing electrodes is essentially faster than the occurrence induced piezoelectric voltage as in a conventional magnetic memory device.
【0082】通常、電流パルスと対応する圧電電圧間の
遅れはナノ秒以下のオーダーである。“1”と“0”間
の変換は通常2、3ナノ秒である。Typically, the delay between the current pulse and the corresponding piezoelectric voltage is on the order of nanoseconds or less. The conversion between "1" and "0" is typically a few nanoseconds.
【0083】このように、ランダムアクセス可能で、不
揮発性で、スタティックに作動するメモリ装置が述べら
れてきた。このメモリ装置は、高速作動、低消費電力の
装置を提供し、かつ、高密度に情報を記憶できる。Thus, a randomly accessible, non-volatile, statically operating memory device has been described. This memory device provides a device that operates at high speed and consumes low power, and can store information at high density.
【0084】特許請求の範囲は全ての等価な構造物及び
方法をカバーするものと解される。本発明は、上述の開
示例に限定されるものではなく、特許請求の範囲によっ
てのみ定められる。It is understood that the appended claims cover all equivalent structures and methods. The present invention is not limited to the above disclosed examples, but is defined only by the appended claims.
【0085】[0085]
【発明の効果】以上、説明したように、本発明によれ
ば、このように、不揮発性で、高速で、ランダムアクセ
ス可能で、スタティックで、更新可能な記憶システム及
びメモリ材料を提供できる。As described above, according to the present invention, it is possible to provide a nonvolatile, high-speed, randomly accessible, static, and updatable storage system and memory material.
【図1】本発明に係る組成材料の一つの好適な実施例の
断面図である。FIG. 1 is a cross-sectional view of one preferred embodiment of a composition material according to the present invention.
【図2】通常の強磁性材の磁化曲線(BHループ)を示
している図である。FIG. 2 is a diagram showing a magnetization curve (BH loop) of a normal ferromagnetic material.
【図3】本発明に係る組成材料の実質的に正方形のBH
ループを示している図である。FIG. 3 shows a substantially square BH of the composition material according to the invention.
It is a figure showing a loop.
【図4】図4(a)−(j)は、前記組成材料内で圧電
電圧が生起するプロセスを示している図である。FIGS. 4A to 4J are views showing a process in which a piezoelectric voltage is generated in the composition material.
【図5】図5(a)及び(b)は、本発明に係るメモリ
装置の好適な実施例の断面図及び上面図である。5 (a) and 5 (b) are a cross-sectional view and a top view of a preferred embodiment of the memory device according to the present invention.
【図6】図6(a)及び(b)は、メモリ装置内の担体
を選択するプロセスをしめしている図である。6 (a) and 6 (b) show a process for selecting a carrier in a memory device.
【図7】図7(a)及び(b)は、第1の情報ビットの
メモリ装置内への記憶を示している図である。FIGS. 7A and 7B are diagrams showing storage of a first information bit in a memory device. FIG.
【図8】図8(a)及び(b)は、記憶された第1の情
報ビットの読み取りプロセスを示している図である。FIGS. 8 (a) and (b) are diagrams illustrating a process of reading stored first information bits.
【図9】図9(a)及び(b)は、第2の情報ビットの
メモリ装置内への記憶を示している図である。FIGS. 9A and 9B are diagrams showing storage of a second information bit in a memory device.
【図10】メモリ装置内に記憶された第2情報ビットを
読み出すために用いられる電流パルスとそれに対応する
アウトプットを示している図である。FIG. 10 shows a current pulse used to read a second information bit stored in a memory device and a corresponding output.
【図11】メモリから情報を記憶及び読み出すための好
適な方法の一覧表である。FIG. 11 is a list of preferred methods for storing and reading information from memory.
【図12】図12(a)及び(b)は、この組成材料を
製造するための過程で用いられる電解プロセスにおける
プロセス時間に対する電流を示している図である。FIGS. 12 (a) and 12 (b) are diagrams showing a current with respect to a process time in an electrolytic process used in a process for manufacturing the composition material.
100 基体 110 Pb0.80Cd0.10Si0.10層 120 Se0.90S0.10層 130 Fe0.76Cr0.24層 190 圧電構造 200 第1のFeCr層 210 第1のSeS層 220 第1のPbCdSi層 230 第2のPbCdSi層 240 第2のSeS層 250 第2のFeCr層 260 ワイヤ 265 垂直軸 270 磁気双極子の方向を示している矢印 275、280 双極子配列 290 メモリ装置 300 電極 310 材料層の第1のセット 320 第1のアドレスライン 330 シリコン平面基体 340 第2のアドレスライン 350 材料層の第2のセット 360 電極Reference Signs List 100 base 110 Pb 0.80 Cd 0.10 Si 0.10 layer 120 Se 0.90 S 0.10 layer 130 Fe 0.76 Cr 0.24 layer 190 Piezoelectric structure 200 First FeCr layer 210 First SeS Layer 220 First PbCdSi layer 230 Second PbCdSi layer 240 Second SeS layer 250 Second FeCr layer 260 Wire 265 Vertical axis 270 Arrow indicating direction of magnetic dipole 275,280 Dipole array 290 Memory device 300 electrode 310 first set of material layer 320 first address line 330 silicon planar substrate 340 second address line 350 second set of material layer 360 electrode
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成13年6月25日(2001.6.2
5)[Submission date] June 25, 2001 (2001.6.2)
5)
【手続補正2】[Procedure amendment 2]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】全図[Correction target item name] All figures
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図1】 FIG.
【図2】 FIG. 2
【図3】 FIG. 3
【図5】 FIG. 5
【図4】 FIG. 4
【図6】 FIG. 6
【図7】 FIG. 7
【図9】 FIG. 9
【図10】 FIG. 10
【図8】 FIG. 8
【図11】 FIG. 11
【図12】 FIG.
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E049 AA00 BA12 CB01 GC01 5F083 FZ10 JA60 LA12 LA16 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E049 AA00 BA12 CB01 GC01 5F083 FZ10 JA60 LA12 LA16
Claims (2)
て、そこではMがZn及びTeからなるグループから選
択された一つの元素であり、RがSi及びGeからなる
グループから選択された一つの元素であり、x及びyは
0.09≦x≦0.11、0.09≦y≦0.11の範
囲の値をとる第1の材料層;前記第1の層上に形成さ
れ、zが0.09≦z≦0.11の範囲の値をとる第2
のSe(1−z)Sz層;前記第2の層上に形成され、
wが0.18≦w≦0.36の範囲の値をとる第3のF
e(1−w)Crw層;からなるメモリ用組成材料。The composition is M (1-xy) Cd x R y , where M is one element selected from the group consisting of Zn and Te, and R consists of Si and Ge. A first material layer selected from the group, wherein x and y each take a value in the range of 0.09 ≦ x ≦ 0.11, 0.09 ≦ y ≦ 0.11; A second layer formed on the layer and having a value of z in a range of 0.09 ≦ z ≦ 0.11.
Of Se (1-z) S z layer; formed on the second layer,
The third F in which w takes a value in the range of 0.18 ≦ w ≦ 0.36
e (1-w) Cr w layer; a composition material for memory.
て、そこではMがZn及びTeからなるグループから選
択された一つの元素であり、RがSi及びGeからなる
グループから選択された一つの元素であり、x及びyは
0.09≦x≦0.11、0.09≦y≦0.11の範
囲の値をとる第1の材料層;前記第1の層上に、zが
0.09≦z≦0.11の範囲の値をとる第2のSe
(1−z)Sz層を形成し;前記第2の層上に、wが
0.18≦w≦0.36の範囲の値をとる第3のFe
(1−w)Crw層を形成するステップからなる強磁性
で、電気光学的でかつ圧電特性を有するメモリ用組成材
料を製造する方法。2. The composition having a composition of M(1-xy)CdxRySo
Where M is selected from the group consisting of Zn and Te.
One selected element, where R is composed of Si and Ge
X and y are one element selected from the group
0.09 ≦ x ≦ 0.11, 0.09 ≦ y ≦ 0.11
A first material layer taking the value of the enclosure; on said first layer, z is
Second Se having a value in the range of 0.09 ≦ z ≦ 0.11
(1-z)SzForming a layer; on said second layer, w is
Third Fe having a value in the range of 0.18 ≦ w ≦ 0.36
(1-w)CrwFerromagnetism consisting of the steps of forming a layer
, Electro-optic and piezoelectric composition material for memory
How to make the ingredients.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159488A JP2002368195A (en) | 2001-05-28 | 2001-05-28 | Memory material and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159488A JP2002368195A (en) | 2001-05-28 | 2001-05-28 | Memory material and method for manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50056995A Division JP3392869B2 (en) | 1992-05-26 | 1993-05-26 | Memory material and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368195A true JP2002368195A (en) | 2002-12-20 |
Family
ID=19003059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001159488A Ceased JP2002368195A (en) | 2001-05-28 | 2001-05-28 | Memory material and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368195A (en) |
-
2001
- 2001-05-28 JP JP2001159488A patent/JP2002368195A/en not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5673220A (en) | Memory material and method for its manufacture | |
| JP3392869B2 (en) | Memory material and method of manufacturing the same | |
| US6430084B1 (en) | Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer | |
| US5741435A (en) | Magnetic memory having shape anisotropic magnetic elements | |
| US7283386B2 (en) | Voltage-controlled magnetization reversal writing type magnetic random access memory device and method of writing and reading information using the same | |
| JP2001028466A (en) | Magnetic functional element and magnetic recording device | |
| CN101609689A (en) | A magnetic recording medium based on multiferroic thin film and its writing method | |
| CN101573759A (en) | Memory storage devices comprising different ferromagnetic material layers, and methods of making and using the same | |
| EP1411525A1 (en) | Magnetic memory array, its fabrication and write/read methods | |
| Hung et al. | High thermal stability and low driven current achieved by vertical domain wall motion memory with artificial ferromagnet | |
| KR20020088386A (en) | Magnetic recording element, magnetic memory, magnetic recording method for fabricating a magnetic recording element, and method for fabricating a magnetic memory | |
| JP2002368195A (en) | Memory material and method for manufacturing the same | |
| CN113540149B (en) | Programmable multi-quantum state memory and preparation method | |
| US5718983A (en) | Thin film composite having ferromagnetic and piezoelectric properties comprising a layer of Pb-Cd-Fe and a layer of Cr-Zn-(Te or Tl) | |
| CN109215705A (en) | A method of the multidomain structure controlling ferromagnetic monofilm realizes the storage of ten state data | |
| EP0738210B1 (en) | Memory material and method for its manufacture | |
| RU2155994C2 (en) | Material for memory unit and method for its production | |
| US3490011A (en) | Read-only memory with an adjacent apertured magnetic plate | |
| JP2687424B2 (en) | Magnetic storage element | |
| CN116096212A (en) | Manufacturing method of multi-bit magnetic storage unit and storage unit | |
| CA2175044A1 (en) | Memory material and method for its manufacture | |
| US5841689A (en) | Non-volatile record carrier with magnetic quantum-optical reading effect and method for its manufacture | |
| Warnar et al. | Computer Science & Technology: Foreign and Domestic Accomplishments in Magnetic Bubble Device Technology | |
| JPS6145311B2 (en) | ||
| CN119559980A (en) | A data writing method and device for a quasi-two-terminal SOT device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040927 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20050628 |