JP2002368032A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2002368032A JP2002368032A JP2001168699A JP2001168699A JP2002368032A JP 2002368032 A JP2002368032 A JP 2002368032A JP 2001168699 A JP2001168699 A JP 2001168699A JP 2001168699 A JP2001168699 A JP 2001168699A JP 2002368032 A JP2002368032 A JP 2002368032A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semiconductor
- substrate
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W70/05—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/29—
-
- H10W72/5366—
-
- H10W72/5522—
-
- H10W74/00—
Landscapes
- Wire Bonding (AREA)
Abstract
提供する。 【解決手段】回路素子が形成された半導体チップ、半導
体ウエハーなどの半導体基体12上に形成された複数の
パッド部12aに、実装基板上に設けられた電極とコン
タクトする電極30を固着すると共に、この電極に対
し、その一部を残して補強層32を被覆することで、ラ
ンドグリッドアレイ状をなす半導体装置10を得る。半
導体基体に形成されたパッド部そのものに外部電極を接
続するが、これはランドグリッドアレイ状をなす電極で
ある。リードフレームを使用していないために、半導体
装置のサイズは、半導体基体つまり半導体チップのチッ
プサイズとなり、チップサイズの半導体装置を提供でき
る。またリードフレームを使用しないために部品点数が
少なくなり、しかも製造構成が簡略化されるため大幅な
コストダウンとなる。
Description
ッケージよりもさらに小型化できる半導体装置に関す
る。詳しくは、半導体基体そのものから、若しくは中間
電極を介して外部電極を導出する構成とすることで、半
導体装置を従来のチップサイズパッケージよりもさらに
小型化できるようにしたものである。
いパッケージ(CSP)が知られている。このCSP型
半導体装置には、周知のようにランドグリッドアレイ
(LGA)や、ボールグリッドアレイ(BGA)などが
知られている。図15はランドグリッドアレイ型の半導
体装置の断面図である。この半導体装置10は半導体チ
ップ12を載せるリードフレーム14として絶縁性基板
16を使用したものが例示されている。絶縁性基板16
の上面には内部電極層16aが被着形成され、その下面
には外部電極層16bが被着形成されている。図示はし
ないが、外部電極層16bはスルーホールを介して内部
電極層16aと導通している。
金線18によって接続され、そしてこれら半導体チップ
12および金線18を覆うように樹脂材20で絶縁性基
板16の上面が封止される。ランドグリッドアレイ型で
は、リードフレーム14に設けられた外部電極層16b
が実装基板(図示はしない)に対する外部電極として使
用される。このように半導体装置10を構成すると、半
導体装置10のサイズはほぼ絶縁性基板16の大きさと
なり、チップサイズに近い半導体装置を実現できる。
であって、この例では半導体チップ12に設けられた電
極層と絶縁性基板16の内部電極層16aとがバンプ2
2によって接続されたもので、接続用金線が省かれたも
のとなっている。図17はボールグリッドアレイ型の半
導体装置10の一例を示す。その構成は図15に示した
ランドグリッドアレイ型の半導体装置10と殆ど同じで
あるが、外部電極層16bにはボール状の外部電極24
が被着形成されている。したがってこのボール状の外部
電極24を介して実装基板に実装されることになる。こ
のボールグリッドアレイ型であっても、半導体装置10
のサイズはほぼ絶縁性基板16の大きさとなるから、チ
ップサイズに近い半導体装置を実現できることになる。
うにCSP型の半導体装置10では、半導体チップ12
と外部電極層16bあるいは外部電極24との間に必ず
リードフレーム14などの中間基板を介して組み立てら
れている。中間基板は最初から図15に示すようなチッ
プサイズに固片化したものが使用されるのではなく、複
数の半導体チップ12を載置できるラージサイズの中間
基板をモールド処理後に裁断することで、図15〜図1
7のような半導体装置10となる。そのため、内部電極
層16aや外部電極層16bを精密に生成する必要があ
るため、ラージサイズの中間基板に対する複雑な品質管
理が要求されると共に、中間基板に対する裁断などの加
工処理工程が必要になる。もちろん、中間基板を使用す
る場合、基板材料に対する品質管理も必要になるし、基
板材料そのもののコストも比較的高価であり、上述した
品質管理や加工処理と相俟ってコストアップの一因とな
っている。
な意味ではチップサイズの半導体装置とはなっていな
い。したがってこの中間基板であるリードフレーム14
のサイズよりも小さいサイズ、つまり究極的には半導体
チップ12そのもののサイズまで小さくすることは不可
能である。これは半導体チップ12とリードフレーム1
4とを電気的に接続するための幅が必要になるからであ
る。そこで、この発明はこのような従来の課題を解決し
たものであって、特にリードフレームを省略した構成と
することで、コストダウンを図ると共に半導体チップと
同一サイズとなされた究極の半導体装置を提案するもの
である。
め、請求項1に記載したこの発明に係るランドグリッド
アレイ状をなす半導体装置の製造方法では、回路素子が
形成された半導体チップ、半導体ウエハーなどの半導体
基体上に形成された複数のパッド部に、実装基板上に設
けられた電極とコンタクトする電極を固着すると共に、
この電極に対し、その一部を残して補強層を被覆するこ
とで、ランドグリッドアレイ状をなす半導体装置を得る
ようにしたことを特徴とする。
グリッドアレイ状をなす半導体装置では、回路素子が形
成された半導体チップ、半導体ウエハーなどの半導体基
体上に形成された複数のパッド部と、これら複数のパッ
ド部上に固着された実装基板用の外部電極とで構成され
たことを特徴とする。
グリッドアレイ状をなす半導体装置の製造方法では、回
路素子が形成された半導体チップ、半導体ウエハーなど
の半導体基体上に形成された複数のパッド部に中間電極
を固着し、この中間電極を覆うように封止層を被着形成
した後、上記中間電極の一部が露呈するように上記封止
層を切削すると共に、露呈した上記中間電極上に、実装
基板上に設けられた電極とコンタクトするボール状をな
す外部電極を被着形成するようにしたことを特徴とする
回路素子が形成された半導体チップ、半導体ウエハーな
どの半導体基体上に形成された複数のパッド部に中間電
極を固着し、この中間電極を覆うように封止層を被着形
成した後、上記中間電極の一部が露呈するように上記封
止層を切削すると共に、露呈した上記中間電極上に、実
装基板上に設けられた電極とコンタクトするボール状を
なす外部電極を被着形成するようにしたことを特徴とす
る。
ドアレイ状をなすこの発明に係る半導体装置では、回路
素子が形成された半導体チップ、半導体ウエハーなどの
半導体基体上に形成された複数のパッド部と、これら複
数のパッド部上に固着された中間電極と、この中間電極
に接続された外部電極と、この外部電極に接合されたパ
ッド部の間隔拡張用中間基板とで構成されたことを特徴
とする。
ッド部そのものに、若しくはこのパッド部に中間電極を
介して外部電極を接続する。外部電極は実装基板と接続
するためのランドグリッドアレイ状をなす電極であり、
またこの外部電極は実装基板と接続するためのボールグ
リッドアレイ状をなす電極である。
合であって、その半導体基体上に形成されるパッド部の
数が多いときには、電極の間隔拡張手段を採用して外部
電極を固着する。その場合に例外的に中間基板を使用し
て外部電極を導出することもできる。この場合において
も中間基板は出来るだけチップサイズに近いサイズとす
るため、多重に外部電極を接続する。このようにするこ
とで限りなくチップサイズに近い半導体装置を提供でき
る。
置の製造方法および半導体装置の一実施形態を図面を参
照して詳細に説明する。図1はこの発明に係る半導体装
置10を、ランドグリッドアレイ型の半導体装置に適用
した場合の実施の形態を示す。図1はその断面図であ
り、図2は半導体装置10の裏面図である。この実施の
形態では半導体基体12としてダイシングされ、固片化
された半導体チップを例示する。半導体基体12の上面
の所定位置には例えば図2に示すように矩形状に配列さ
れた複数のパッド部12aが形成されている。パッド部
12aの個数は任意であり、例えば16ピンタイプの半
導体装置であるときには、チップサイズには制限される
ものではなく、例えば2.7×3.5mmから任意サイ
ズの半導体装置に適用できる。
上面にボール状をなす外部電極30が被着形成されると
共に、これら外部電極30の表面は平坦面となるように
加工されている。さらに、これら外部電極30を除く半
導体基体12の表面には補強層32が被着形成されてい
る。補強層32の表面は外部電極30の平坦面と同一面
か、それよりも僅かに低くい。補強層32は半導体基体
12の表面を封止する封止層としても機能する。
坦面とすることによって、この半導体装置10はランド
グリッドアレイ型の半導体装置となる。この半導体装置
10は半導体基体12そのものに実装基板と接続するた
めの外部電極30が設けられているために、半導体装置
10のサイズは半導体基体12つまり半導体チップのサ
イズそのものとなる。したがって、チップサイズが最小
の半導体装置10を実現できる。
イ状の半導体装置10の製造方法の実施の形態を示す要
部の工程図である。この場合も説明の都合上、半導体基
体12としては半導体チップに固片化されたものを例示
するが、実際にはダイシングする前の半導体ウエハーの
状態でこの発明に係る半導体装置が製造されるものであ
る。
れた半導体基体12を用意する。次にボール状をなす外
部電極30が半導体基体12に形成されたパッド部12
a上に被着形成される(図3B)。パッド部12a上に
固着されたこの外部電極30の大きさはパッド部12a
のサイズによって相違するが、パッド部12aの幅とほ
ぼ同じ径か、これよりも僅かに小さな径のボール電極が
使用される。
2の上面に樹脂を使用した補強層32が充填される(図
3B)。この補強層32は半導体基体12の上面の全て
を被覆するものであるから、半導体基体12の封止層と
しても機能する。その後、外部電極30が露呈し、その
露呈面が平坦面となるように補強層32および外部電極
30が切削加工される(図3C)この例では、外部電極
30が1/3程度切削されるように加工された場合を示
す。切削加工法は任意であるが、エッチング処理が最も
利用し易い。外部電極30の平坦面は実装基板に形成さ
れた配線パターン(電極部)とのなじみがよくなり、強
固に半導体装置10を実装基板に実装できる。このよう
に形成した場合には、補強層32内に埋め込まれた状態
で外部電極30が半導体基体12のパッド部12aに直
接被着形成されたチップサイズの半導体装置10を得る
ことができる。
補強が十分ではないと思われるときには、図4に示すよ
うに補強層32の上面にさらに第2の補強層34を形成
することもできる。この場合には第2の補強層34の面
よりも外部電極30が窪んでしまうので、第2の補強層
34を使用する場合には実装基板にはボール状の電極を
補助電極として被着しておくと、実装が一層確実にな
る。第2の補強層34も第1の補強層32と同じく樹脂
が用いられる。
装できるようにするためには、補強層32の面をさらに
僅かに切削して、外部電極30の平坦面が補強層32よ
り僅かに突出するように形成してもよい。また、補強層
32を半導体基体12の上面に塗布するには、図5に示
すような塗布ケース36を利用し、ここに補強層となる
樹脂を流し込む。そうすると平坦な補強層32を所定の
厚みとなるように半導体基体12の上面に塗布できる。
極の一部を平坦面に切削した構造のものをその実施の形
態として説明したが、図6あるいは図7のように外部電
極を構成することもできる。
部にさらに棒状の電極40を頂部電極として被着したも
のである。この場合には外部電極30と棒状電極40を
それぞれ被着形成した後、補強層32を半導体基体12
の上面に被着し、その後で切削して棒状電極40を露呈
させる。この構成とすると、露呈電極の大きさを非常に
小さくできるので、実装基板の配線パターンの微細化を
実現できる。
矩形状の電極で構成し、その上面に角状の補助電極42
を積層したものである。こうすると、補助電極42の実
装基板に対する接触面積が大きくなるから、より強固に
実装できる。そのため比較的大きなチップサイズの半導
体装置に好適である。この場合においても、外部電極3
0と補助電極42をそれぞれ被着してから補強層32を
充填し、その後補強層32を切削加工することで図7に
示すような電極構造の半導体装置10を得ることができ
る。
示すように外部電極30が矩形状に配列されている場合
を示した。しかし、ピン数が多くなるときには一条配列
では不可能な場合がある。そのような場合には例えば図
8に示すように数条に外部電極30を配列することにな
る。こうすることによって、より多くのピン数の半導体
装置10を構成できる。このような多条配列構造の電極
構造の場合でも、この発明を適用できる。数条に渡って
配列される外部電極30としては、電極をできるだけた
くさん配列できるようにするため、例えば図9に示すよ
うな千鳥状に配列形成することもできることは容易に理
解できる。
リッドアレイ型の半導体装置に適用した。次に述べるの
はこの発明をボールグリッドアレイ型の半導体装置に適
用した場合である。図10はボールグリッドアレイ型の
半導体装置10の実施の形態を示す。図1と対応する部
分には同一の符号を付してその説明を割愛するが、この
実施の形態では、半導体基体12のパッド部12a上に
被着形成された外部電極が中間電極40として使用され
る。この中間電極40と補強層32とが同一面となるよ
うに、しかも中間電極40の面が例えば平坦面となるよ
うに切削加工される。
部電極として利用されるボール状電極46が被着形成さ
れると共に、第2の補強層44がさらに第1の補強層3
2の上面に被着形成される。第2の補強層44はボール
状電極46の2/3程度が覆われるような厚みに選定さ
れる。
ように半導体基体12の外表面12bにはボール状電極
46のみが露出されることになるので、これでボールグ
リッドアレイ型の半導体装置10が得られる。このボー
ルグリッドアレイ型の半導体装置10であってもそのサ
イズは半導体基体12のサイズ、つまりチップサイズと
同じである。
アレイ型の半導体装置10の製造方法の実施の形態を示
す要部の工程図である。この場合も説明の都合上、半導
体基体12としては半導体チップに固片化されたものを
例示するが、実際にはダイシングする前の半導体ウエハ
ーの状態でこの発明に係る半導体装置が製造されるもの
である。
された半導体基体12を用意する。次にボール状をなす
中間電極40が半導体基体12に形成されたパッド部1
2a上に被着形成される(図12B)。中間電極40の
大きさはパッド部12aのサイズによって相違するが、
パッド部12aの幅とほぼ同じ径か、これよりも僅かに
小さな径のボール電極が使用される。
2の上面に樹脂を使用した第1の補強層32が被着形成
される(図12C)。この第1の補強層32は半導体基
体12の上面の全てを被覆するものであるから、半導体
基体12の封止層としても機能する。
面が平坦面となるように第1の補強層32および中間電
極40が切削加工される(図12D)この例では、中間
電極40が1/3程度切削されるように加工された場合
を示す。切削加工法は任意であるが、エッチング処理が
最も利用し易い。中間電極40を平坦面としたのは、次
に被着形成される外部電極46とのなじみをよくするた
めであると共に、接着面積を稼ぐためである。
強層44をエッチングによって選択的に形成する(図1
2E)。その後ボール状電極46が中間電極40の上に
被着形成される(図12F)。これによって、半導体基
体12の表面にはボール状電極46が露呈することにな
る。
層44内にその一部が埋め込まれた状態でボール状電極
46が外部電極として半導体基体12のパッド部12a
に接続されたボールグリッドアレイ型の半導体装置10
を得ることができる。完成後の半導体装置10は図示す
るように、そのサイズはチップサイズである。
部12aの配列ピッチ間隔が非常に狭いときには、図1
3のように電極の間隔拡張手段を用いて構成すればよ
い。図13に示す実施の形態は2条に渡りパッド部12
aが配列形成された半導体基体12に適用した場合で、
この場合には隣接ピッチpaが非常に狭く、そのままで
は外部電極46を被着形成できない。
ルグリッドアレイ型の半導体装置10が構成される。こ
の実施の形態ではボール状電極46に加えて、間隔拡張
用配線パターン層として機能する外部導出層48が使用
される。つまり第2の補強層44に中間電極40とコン
タクトするため、パッド部12aと同じような形状をな
す外部導出層48が被着形成される。外部導出層48
は、図示するように互いにその間隔が広がるように左右
方向に配線される。そしてこの外部導出層48の上に最
終的な外部電極となるボール状電極46が被着形成され
る。このようにすることで、ボール状電極46のピッチ
pbは半導体基体12上に形成されたパッド部12aの
ピッチpaよりも幅広となり、最終的な外部電極として
使用されるボール状電極46を被着形成するに十分な間
隔を得ることができる。
ので、この場合には電極の間隔拡張手段として例外的に
中間基板50を使用した場合である。この場合には中間
基板50の下面には、パッド部12aと同一に配列形成
された電極パターン層50aが設けられ、この電極パタ
ーン層50aによってパッド部12aとのコンタクトが
取られる。
の電極パターン層50aよりはピッチを広くした電極パ
ターン層50bが形成され、この電極パターン層50b
に最終的な外部電極となるボール状の電極52が被着形
成される。このように中間基板50を使用することで、
狭ピッチ化されたパッド部12aであっても、外部電極
52を固着できるので、高密度で多ピン構成の半導体装
置にもこの発明を適用できる。半導体基体12と中間基
板50との間は樹脂などによって封止してもよい。
体装置の製造方法および半導体装置では、半導体基体上
に形成された複数のパッド部そのものに、若しくは中間
電極を介して外部電極を被着形成するようにしたもので
ある。これによれば、半導体装置のサイズは半導体基体
のサイズ、つまり半導体チップのチップサイズと同じに
なるから、チップサイズの最も小さな半導体装置を提供
できる。
で、リードフレームなどの中間基板を使用しないでも済
むから、リードフレームに対する複雑な品質管理を始め
として、中間基板に対する裁断などの加工処理工程を全
て省くことができる。その結果、製造工程の簡略化と相
俟って従来よりも大幅なコストダウンを図ることができ
る。したがってこの発明はランドグリッドアレイ状若し
くはボールグリッドアレイ状の半導体装置などに適用し
て極めて好適である。
体装置の実施の形態を示す断面図である。
体装置の製造方法の実施の形態を示す製造工程の図であ
る。
体装置の他の実施の形態を示す要部の断面図である。
体装置の製造方法の他の例を示す一部の断面図である。
である(その1)。
である(その2)。
ある。
の裏面図である。
導体装置の実施の形態を示す断面図である。
導体装置の製造方法の実施の形態を示す製造工程の図で
ある。
導体装置の他の実施の形態を示す要部の断面図である。
導体装置の他の実施の形態を示す要部の断面図である。
1)。
2)。
3)。
・・リードフレーム、18・・・金線、20・・・封止
層、12a・・・パッド部、30、46、52・・・外
部電極、32、44・・・補強層(電極間隔拡張手
段)、50・・・中間基板
Claims (13)
- 【請求項1】 回路素子が形成された半導体チップ、半
導体ウエハーなどの半導体基体上に形成された複数のパ
ッド部に、実装基板上に設けられた電極とコンタクトす
る電極を固着すると共に、 この電極に対し、その一部を残して補強層を被覆するこ
とで、ランドグリッドアレイ状をなす半導体装置を得る
ようにしたことを特徴とする半導体装置の製造方法。 - 【請求項2】 上記電極の表面を切削して面出しを行う
ことでランド状の外部電極とすることを特徴とする請求
項1記載の半導体装置の製造方法。 - 【請求項3】 上記半導体基体が半導体ウエハーである
ときには、上記電極の面出しを行った後、複数の半導体
チップに固片化することを特徴とする請求項2記載の半
導体装置の製造方法。 - 【請求項4】 回路素子が形成された半導体チップ、半
導体ウエハーなどの半導体基体上に形成された複数のパ
ッド部と、 これら複数のパッド部上に固着された実装基板用の外部
電極とで構成されたことを特徴とするランドグリッドア
レイ状をなす半導体装置。 - 【請求項5】 上記外部電極は補強層によって補強され
たことを特徴とする請求項4記載の半導体装置。 - 【請求項6】 回路素子が形成された半導体チップ、半
導体ウエハーなどの半導体基体上に形成された複数のパ
ッド部に中間電極を固着し、 この中間電極を覆うように封止層を被着形成した後、上
記中間電極の一部が露呈するように上記封止層を切削す
ると共に、 露呈した上記中間電極上に、実装基板上に設けられた電
極とコンタクトするボール状をなす外部電極を被着形成
するようにしたことを特徴とする回路素子が形成された
半導体チップ、半導体ウエハーなどの半導体基体上に形
成された複数のパッド部に中間電極を固着し、 この中間電極を覆うように封止層を被着形成した後、上
記中間電極の一部が露呈するように上記封止層を切削す
ると共に、 露呈した上記中間電極上に、実装基板上に設けられた電
極とコンタクトするボール状をなす外部電極を被着形成
するようにしたことを特徴とするボールグリッドアレイ
状をなす半導体装置の製造方法。 - 【請求項7】 上記半導体基体が半導体ウエハーである
ときには、上記中間電極の面出しを行った後、半導体チ
ップに固片化することを特徴とする請求項6記載の半導
体装置の製造方法。 - 【請求項8】 上記半導体基体の表面に形成された複数
のパッド部と接続可能なパッド部の間隔拡張手段を介在
させ、 この間隔拡張手段の他面に外部電極を固着するようにし
たことを特徴とする請求項6記載の半導体装置の製造方
法。 - 【請求項9】 上記間隔拡張手段は中間基板であって、
この中間基板の上面に外部電極が固着されることを特徴
とする請求項8記載の半導体装置の製造方法。 - 【請求項10】 上記間隔拡張手段は間隔拡張用電極パ
ターン層であり、その上面に形成された間隔拡張用電極
に上記外部電極が固着されることを特徴とする請求項8
記載の半導体装置の製造方法。 - 【請求項11】 回路素子が形成された半導体チップ、
半導体ウエハーなどの半導体基体上に形成された複数の
パッド部と、 これら複数のパッド部上に固着された中間電極と、 この中間電極に接続された外部電極と、 この外部電極に接合されたパッド部の間隔拡張用中間基
板とで構成されたことを特徴とするボールグリッドアレ
イ状をなす半導体装置。 - 【請求項12】 上記複数のパッド部上に固着された中
間電極に接続可能なパッド部の間隔拡張用電極パターン
層が設けられ、 この間隔拡張用電極パターン層の上面に形成された間隔
拡張用電極にボール状をなす上記外部電極を固着するよ
うにしたことを特徴とする請求項11記載の半導体装
置。 - 【請求項13】 上記複数のパッド部に間隔拡張用の中
間基板が接合されると共に、 この中間基板の上面に形成された間隔拡張用の電極にボ
ール状をなす上記外部電極が固着されることを特徴とす
る請求項11記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168699A JP2002368032A (ja) | 2001-06-04 | 2001-06-04 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168699A JP2002368032A (ja) | 2001-06-04 | 2001-06-04 | 半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368032A true JP2002368032A (ja) | 2002-12-20 |
Family
ID=19010886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168699A Pending JP2002368032A (ja) | 2001-06-04 | 2001-06-04 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368032A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251798A (ja) * | 2004-03-01 | 2005-09-15 | Toshiba Mach Co Ltd | バンプ上面平坦化加工装置および加工方法 |
| US7811835B2 (en) | 2004-08-05 | 2010-10-12 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base with an insulating film |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209328A (ja) * | 1997-01-27 | 1998-08-07 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JP2000040773A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
| JP2000068271A (ja) * | 1998-08-20 | 2000-03-03 | Matsushita Electric Ind Co Ltd | ウエハ装置およびチップ装置並びにチップ装置の製造方法 |
| JP2000228417A (ja) * | 1999-02-04 | 2000-08-15 | Sony Corp | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 |
| JP2000306939A (ja) * | 1999-04-21 | 2000-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-06-04 JP JP2001168699A patent/JP2002368032A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209328A (ja) * | 1997-01-27 | 1998-08-07 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JP2000040773A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
| JP2000068271A (ja) * | 1998-08-20 | 2000-03-03 | Matsushita Electric Ind Co Ltd | ウエハ装置およびチップ装置並びにチップ装置の製造方法 |
| JP2000228417A (ja) * | 1999-02-04 | 2000-08-15 | Sony Corp | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 |
| JP2000306939A (ja) * | 1999-04-21 | 2000-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251798A (ja) * | 2004-03-01 | 2005-09-15 | Toshiba Mach Co Ltd | バンプ上面平坦化加工装置および加工方法 |
| US7811835B2 (en) | 2004-08-05 | 2010-10-12 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base with an insulating film |
| US7816180B2 (en) | 2004-08-05 | 2010-10-19 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063032B2 (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| JP4472682B2 (ja) | イメージセンサのウエハレベルチップスケールパッケージの製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| JPH11135663A (ja) | モールドbga型半導体装置及びその製造方法 | |
| JP2006190771A (ja) | 半導体装置 | |
| JP2008098612A (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
| JP2005317998A5 (ja) | ||
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP2002368032A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004153260A (ja) | 半導体装置及びその製造方法 | |
| JP2004335710A (ja) | 半導体装置およびその製造方法 | |
| JP5000877B2 (ja) | 半導体装置 | |
| JP4361828B2 (ja) | 樹脂封止型半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
| JP2005093616A (ja) | 半導体装置およびその製造方法 | |
| JP3643476B2 (ja) | 半導体装置およびその製造方法 | |
| JP4179702B2 (ja) | 半導体装置の製造方法 | |
| JP2001358258A (ja) | Bga型半導体装置 | |
| JP4186894B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |